JP4686637B2 - ジッタ発生装置およびそれを用いるデバイス試験システムならびにジッタ発生方法 - Google Patents

Description

本発明はジッタ発生装置およびそれを用いるデバイス試験システムならびにジッタ発生方法に係り、特に、広帯域なジッタを発生させるための技術を採用したジッタ発生装置およびそれを用いるデバイス試験システムならびにジッタ発生方法に関する。

データ伝送システムに対する測定項目として、データ信号の位相揺らぎ（ジッタ）に対して、どの程度耐えられるかを測定するジッタ耐力測定がある。

伝送機器などで許容されているジッタ耐力は、一般的に、ジッタ周波数が低い領域では大きな振幅のジッタに耐える必要があり、ジッタ周波数が高い領域では比較的小さい振幅のジッタに耐える必要がある。

また、測定対象となるデータ伝送システムは年々高速化されており、ビットレート数１０ＧＨｚの信号で数ＧＨｚのジッタを付与できることが要求されている。

したがって、ジッタ耐力測定に用いるジッタ発生装置としても、低い周波数領域で大きな振幅のジッタを生成でき、且つ、比較的小さい振幅であっても数ＧＨｚまでの高周波領域まで精度よくジッタを発生させる必要がある。

図１８は、上記ジッタ発生装置に要求されるジッタの帯域と大きさの特性を表すジッタマスクの一例を示している。

すなわち、このジッタマスクでは、下限の周波数ｆ１（例えば、９Ｈｚ）から周波数ｆ２（例えば、２２０Ｈｚ）までは、ジッタ振幅の上限は４０００（ＵＩｐ−ｐ）で一定である。

また、周波数ｆ２から周波数ｆ３（例えば、４ＭＨｚ）までは、ジッタ振幅の上限は４０００（ＵＩｐｐ）から０．２２（ＵＩｐ−ｐ）まで単調に減少している。

そして、周波数ｆ３から上限の周波数ｆ４（例えば、２ＧＨｚ）までは、ジッタ振幅の上限は０．２２（ＵＩｐ−ｐ）で一定である。

さらに、ジッタ振幅の下限は、下限の周波数ｆ１から上限の周波数ｆ４までの全帯域で０．００１（ＵＩｐ−ｐ）となっている。

ジッタを広帯域に発生する技術として、従来から位相同期ループ（ＰＬＬ）回路を用いた位相変調による手法が用いられている。

このＰＬＬ回路は、一般的に、電圧制御発振器（ＶＣＯ）の出力信号を分周し、その分周出力と基準信号とを位相比較器に入力して、該位相比較器の出力に基づいて、ＶＣＯからの分周出力を基準信号に同期させるための直流の制御信号を生成してＶＣＯに与える構成となっている。

このＰＬＬ回路で位相変調を行う場合、ＶＣＯに入力される制御信号に変調信号を印加する方式や、ループ内のフィードバック分周比を変動させる方式等がある。

また、ジッタを発生させる方式として、上記のようにＰＬＬ回路を用いる手法のほかに、直交変調器を用いて、該直交変調器のＩ信号とＱ信号に特殊な波形の信号を与えて位相変調された信号を生成する方式も知られている。

この直交変調器を用いる方式は、次の原理を用いている。

なお、ここでは、ジッタの種類として、正弦波ジッタが付与された信号を例にとり説明するものとする。

正弦波ジッタが付与された信号は、正弦波で位相変調された信号であり、これを式に表すと、
Ｙ（ｔ）＝ｓｉｎ［ωｔ＋ｍ・ｓｉｎ（ｐｔ）］
（ただし、ｍは変調指数、ωはキャリア角周波数、ｐは変調信号の角周波数）
と表すことができる。

上式を展開すると、
Ｙ（ｔ）＝ｓｉｎ［ｍ・ｓｉｎ（ｐｔ）］・ｃｏｓ（ωｔ）
＋ｃｏｓ［ｍ・ｓｉｎ（ｐｔ）］・ｓｉｎ（ωｔ）
＝Ｉ（ｔ）・ｃｏｓ（ωｔ）＋Ｑ（ｔ）・ｓｉｎ（ωｔ）
と表される。

したがって、キャリア角周波数ωの正弦波信号に対して、直交変調器に与えるＩ信号とＱ信号として次式
Ｉ（ｔ）＝ｓｉｎ［ｍ・ｓｉｎ（ｐｔ）］
Ｑ（ｔ）＝ｃｏｓ［ｍ・ｓｉｎ（ｐｔ）］
で表される信号を入力することにより、所望の変調周波数（ｐ／２π）および所望の変調深さ（２ｍｒａｄｐ−ｐ）又は（ｍ／πＵＩｐ−ｐ）を有する正弦波のジッタが付与された信号を生成することができる。

なお、ＰＬＬ回路を用い、フィードバック分周比を変動させて位相変調を行う技術は、例えば、特許文献１に開示されている。

また、上記の直交変調器を用いてジッタを発生させるものとしては、非特許文献１に開示されている。

また、ＰＬＬ回路による分周信号に、直交変調器を用いて位相変調をかける技術は、特許文献１に開示されている。
日本国特許第３０８６７０６号公報（国際公開ＷＯ９７／０６６００） 日本国特開２００５−６５２２０号公報 「Ｃａｌｉｂｒａｔｅｄ Ｊｉｔｔｅｒ，Ｊｉｔｔｅｒ Ｔｏｌｅｒａｎｃｅ Ｔｅｓｔ ａｎｄ Ｊｉｔｔｅｒ Ｌａｂｏｒａｔｏｒｙ ｗｉｔｈ ｔｈｅ Ａｇｉｌｅｎｔ Ｊ−ＢＥＲＴ Ｎ４９０３Ａ」ａｐｐｌｉｃａｔｉｏｎ Ｎｏｔｅ（特に第９ページのＦＩＧ１８参照）

しかし、特許文献１のようにＰＬＬ回路を用いて位相を変調する方式では、発振器の周波数変換応答速度、例えば、ＶＣＯならば変調帯域幅（ｍｏｄｕｌａｔｉｏｎ ｂａｎｄ ｗｉｄｔｈ）で制限を受けるため、数ＧＨｚの高い変調周波数のジッタを正確に与えることは困難である。

また、直交変調器に対して、
Ｉ（ｔ）＝ｓｉｎ［ｍ・ｓｉｎ（ｐｔ）］
Ｑ（ｔ）＝ｃｏｓ［ｍ・ｓｉｎ（ｐｔ）］
で表される信号を入力する非特許文献１の方式で、所望の変調周波数と所望の変調深さを有する正弦波のジッタを付与するためには、例えば、図１９の（ａ）〜（ｄ）に示すような複雑な波形のＩ信号とＱ信号（１周期分を図示）とを各別に発生する任意波形生成器が２台必要となる。

このうちＩ信号を発生する任意波形生成器は、信号Ｉ（ｔ）について予め設定された変調指数ｍと変調信号の角周波数ｐとから、上記式Ｉ（ｔ）＝ｓｉｎ［ｍ・ｓｉｎ（ｐ・ｔ）］に基づいて各データを計算する計算部と、この計算部で計算されたデータを格納するメモリと、このメモリから出力されたデータをデジタル／アナログ（Ｄ／Ａ）変換して、アナログの信号Ｉ（ｔ）として出力するＤ／Ａ変換器とを備えている必要がある。

そして、このような任意波形生成器では、メモリとＤ／Ａ変換器とにメモリからの読み出し時間に相当する遅延時間差を与えて共通に入力されるサンプリングクロックを受けて、信号Ｉ（ｔ）を出力するようになされている。

ここで、高い変調周波数、例えば、１ＧＨｚの正弦波ジッタをクロック信号に付与する場合、直交変調器の一方の相に入力される信号Ｉ（ｔ）を、１０個のデータを用いて生成するために必要なサンプリングクロックの周波数は１０ＧＨｚになってしまう。

また、このような任意波形生成器では、低い変調周波数、例えば、１０Ｈｚの正弦波ジッタを付与するために４５ＭＨｚのサンプリングクロックを用いた場合、４５０００００個のデータが必要となるため、計算部からメモリへの転送時間が増大するとともに、メモリの大容量化を招いてしまう。

ここで、サンプリングクロックの周波数４５ＭＨｚを用いたとすると、例えば、４５０ｋＨｚの正弦波ジッタを付与する場合にデータ数が１００個で済むため、前述の１０Ｈｚの正弦波ジッタの場合と異なり、実現性の点で適しているといえる。

以上のように、直交変調器を用いる非特許文献１に開示された方法では、高い変調周波数のジッタを付与することが困難であるとともに、低い変調周波数（数Ｈｚ）から高い変調周波数（〜ＧＨｚ）迄の広範囲に渡るジッタを付与するためには、必要となるデータ数を考慮して複数の周波数のサンプリングクロックが必要になるという問題がある。

なお、このような問題は、信号Ｑ（ｔ）を生成するもう１つの任意波形生成器についても同様である。

本発明の目的は、上述したような問題を解決し、低い変調周波数から高い変調周波数までの広い範囲のジッタを簡易な構成で生成することができるジッタ発生装置およびそれを用いたデバイス試験システムならびにジッタ発生方法を提供することである。

上記目的を達成するために、本発明の第１の態様によると、
電圧制御発振手段（２２ｅ）と、
前記電圧制御発振手段（２２ｅ）から出力される信号の周波数を所定の分周比で分周する分周手段（２２ｆ、２２ｋ）と、
一方の端子に前記分周手段（２２ｆ、２２ｋ）からの出力が入力され、他方の端子に基準クロック信号（Ｒ）が入力され、前記分周手段（２２ｆ、２２ｋ）からの出力と前記基準クロック信号（Ｒ）との位相を比較してその位相差に応じた信号を出力する位相比較手段（２２ｍ）と、
前記位相比較手段（２２ｍ）からの出力信号より所定周波数成分を除去するフィルタ手段（２２ｎ）と、
第１の変調信号が印加されることにより、前記フィルタ手段（２２ｎ）を通過した信号に該第１の変調信号の振幅に応じた所定のジッタを付加して出力するとともに、前記ジッタが付加された出力信号により前記電圧制御発振手段（２２ｅ）から出力される信号の周波数を制御するジッタ付加手段（２２ｄ）と、
前記ジッタ付加手段（２２ｄ）で付加される前記所定のジッタを変動させるために、前記第１の変調信号が印加されることにより、該第１の変調信号の振幅に応じて、前記分周手段（２２ｆ、２２ｋ）の分周比を変動させる分周比変動手段（２２ｈ，２２ｉ，２２ｊ）と、
を備える位相同期ループ（ＰＬＬ）に位相変調をかける構成のジッタ発生装置（２０）であって、
前記第１の変調信号にレベル制御を施して前記ジッタ付加手段（２２ｄ）に印加する第１のレベル制御手段（２２ｃ）と、
前記第１の変調信号にレベル制御を施して前記分周比変動手段（２２ｈ，２２ｉ，２２ｊ）に印加する第２のレベル制御手段（２２ｉ）と、
前記ジッタ発生装置（２０）で発生すべき所望のジッタに関するパラメータを設定するパラメータ設定手段（４０）と、
ローカル信号入力端子と、２つの変調信号入力端子とを有し、前記２つの変調信号入力端子への入力状態に応じて、前記ローカル信号入力端子に入力される前記電圧制御発振手段（２２ｅ）から前記ジッタが付加されて出力されるローカル信号を通過させるとともに、前記ローカル信号入力端子に入力される前記電圧制御発振手段（２２ｅ）から前記ジッタが付加されないで出力される無変調のローカル信号に第２の変調信号に基づいて直交変調をかけて出力する直交変調器（３１）と、
前記直交変調器（３１）からの出力信号の振幅を一定に制限する振幅制限手段（３５）と、
前記直交変調器（３１）の前記２つの変調信号入力端子への入力状態を前記２つの変調信号入力端子の一方に０が入力されるとともに、他方に０以外の固定値が入力される第１の状態と、前記２つの変調信号入力端子の少なくとも一方に前記第２の変調信号が入力される第２の状態とに切り換え可能な切換手段（３４）と、
前記パラメータ設定手段（４０）によって設定されたパラメータに基づいた前記所望のジッタが付加された信号が最終的に前記振幅制限手段（３５）から出力されるように前記ＰＬＬに位相変調をかける構成のジッタ発生装置（２０）を制御するとともに、前記切換手段（３４）を前記第１の状態または第２の状態とに切り換え制御することにより、前記切換手段（３４）が前記第１の状態に切り換えられた場合には前記第１の変調信号の振幅が前記パラメータ設定手段（４０）によって設定されたパラメータに適合する前記所望のジッタが前記電圧制御発振手段（２２ｅ）からの出力信号に付加された前記ローカル信号が前記直交変調器（３１）を通過して前記振幅制限手段（３５）に入力されるように前記第１のレベル制御手段（２２ｃ）および前記第２のレベル制御手段（２２ｉ）をそれぞれ制御し、前記切換手段（３４）が前記第２の状態に切り換えられた場合には、前記電圧制御発振手段（２２ｅ）からの出力信号に前記ジッタが付加されないで前記直交変調器（３１）に入力される前記無変調のローカル信号に前記第２の変調信号に基づいて直交変調をかけた出力が前記振幅制限手段（３５）に入力されるように前記第１のレベル制御手段（２２ｃ）および前記第２のレベル制御手段（２２ｉ）をそれぞれ制御する制御部（４１）と、
をさらに備えたことを特徴とするジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第２の態様によると、
前記電圧制御発振手段（２２ｅ）と前記直交変調器（３１）との間に、出力周波数が前記パラメータ設定手段（４０）によって設定されたパラメータに適合するように前記制御部（４１）によって制御される、周波数変換手段（２５）を挿入したことを特徴とする第１の態様に従うジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第３の態様によると、
前記周波数変換手段（２５）は、ＰＬＬ構成を含むことを特徴とする第２の態様に従うジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第４の態様によると、
前記直交変調器（３１）の前記２つの変調信号入力端子の一方に前記第２の変調信号が入力される前記第２の状態において、前記２つの変調信号入力端子の他方に直流信号を入力することを特徴とする第１の態様に従うジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第５の態様によると、
前記第１の変調信号として使用する第１の変調信号発生手段（２２ａ）を備えることを特徴とする第１の態様に従うジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第６の態様によると、
前記第１の変調信号発生手段（２２ａ）は、前記第１の変調信号の周波数が前記パラメータ設定手段（４０）によって設定されたパラメータに適合するように前記制御部（４１）によって制御される、ダイレクトデジタルシンセサイザ（ＤＤＳ）構成の変調用信号発生器（２２ａ）であることを特徴とする第５の態様に従うジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第７の態様によると、
前記第２の変調信号として使用する変調信号発生手段（３２）を備えることを特徴とする第１の態様に従うジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第８の態様によると、
前記変調信号発生手段（３２）は、正弦波信号発生器（３２ａ）、三角波信号発生器（３２ｂ）、矩形波信号発生器（３２ｃ）、疑似ランダムパターン（ＰＲＢＳ）制御信号発生器（３２ｄ）およびホワイトノイズ発生器（３２ｅ）のいずれか１つまたはそれらのうち少なくとも２種類を重ね合わせた合成波信号を発生する手段を含むことを特徴とする第７の態様に従うジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第９の態様によると、
前記直交変調器（３１）は、第３の状態で前記ローカル信号入力端子に前記電圧制御発振手段（２２ｅ）から入力されるローカル信号に前記２つの変調信号入力端子の一方および他方に任意波形発生器（３８）から出力される２相の任意波形信号（Ｉ，Ｑ）に基づいて直交変調をかけて前記パラメータ設定手段（４０）によって設定されたパラメータに基づいたジッタが付加された信号として出力し、
前記切換手段（３４）は、前記２つの変調信号入力端子の一方および他方に前記任意波形発生器（３８）から前記２相の任意波形信号（Ｉ，Ｑ）が入力される前記第３の状態とに切り換え可能であり、
前記制御部（４１）は、前記パラメータ設定手段（４０）によって設定されたパラメータに基づき前記切換手段（３４）を前記第３の状態に切り換え制御することにより、前記切換手段（３４）が前記第３の状態に切り換えられた場合には、前記電圧制御発振手段（２２ｅ）からの出力信号にジッタが付加されないように前記第１のレベル制御手段（２２ｃ）および前記第２のレベル制御手段（２２ｉ）をそれぞれ制御することを特徴とする第１の態様に従うジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第１０の態様によると、
ローカル信号入力端子と、２つの変調信号入力端子とを有し、前記ローカル信号入力端子に前記電圧制御発振手段（２２ｅ）から入力されるローカル信号に前記２つの変調信号入力端子の一方および他方に任意波形発生器（５２）から出力される２相の任意波形信号（Ｉ，Ｑ）に基づいて直交変調をかけて前記パラメータ設定手段（４０）によって設定されたパラメータに基づいたジッタが付加された信号として出力する第２の直交変調器（５１）と、
前記第１および第２の状態で、前記振幅制限手段（３５）からの出力信号を出力し、前記第３の状態で、前記第２の直交変調器（３１）からの出力信号を出力するように切り換える第２の切換手段（３４）とをさらに備え、
前記制御部（４１）は、前記パラメータ設定手段（４０）によって設定されたパラメータに基づき前記第２の切換手段（３４）を前記第３の状態に切り換え制御することにより、前記第２の切換手段（３４）が前記第３の状態に切り換えられた場合には、前記電圧制御発振手段（２２ｅ）からの出力信号にジッタが付加されないように前記第１のレベル制御手段（２２ｃ）および前記第２のレベル制御手段（２２ｉ）をそれぞれ制御することを特徴とする第１の態様に従うジッタ発生装置が提供される。

また、上記目的を達成するために、本発明の第１１の態様によると、
上限、下限のジッタ周波数と上限、下限のジッタ振幅とにより規定されたジッタマスクの範囲内のジッタが付与された信号を発生するジッタ発生方法であって、
前記ジッタマスクの範囲内で、ジッタ周波数が、前記下限周波数（ｆ１）から前記上限周波数（ｆ４）より低い周波数（ｆ３）までの範囲で、且つジッタ振幅が基準（Ｊｒ）以上となる第１のジッタ領域（Ａ）のジッタが付与された信号（Ｓ５）を発生する第１のジッタ発生部（２１）を準備する段階と、
前記ジッタマスクの範囲内で、ジッタ周波数が、前記上限周波数（ｆ４）から前記下限周波数（ｆ１）までの範囲で、且つジッタ振幅が前記基準（Ｊｒ）以下となる前記第１のジッタ領域と重ならない第２のジッタ領域（Ｂ）のジッタが付与された信号（Ｓ７）を発生する第２のジッタ発生部（３０）を準備する段階と、
前記ジッタマスクの範囲内で発生すべき所望のジッタに関するパラメータを設定するパラメータ設定手段（４０）とを備え、
前記第１のジッタ発生部（２１）は、前記パラメータ設定手段（４０）によって設定されたパラメータに基づいて該第１のジッタ発生部（２１）が前記第１のジッタ領域（Ａ）のジッタが付与された信号（Ｓ５）を発生する際に、第１の変調用信号により位相変調が可能なＰＬＬ回路（２２）によりジッタが付与された信号を生成し、前記第２のジッタ発生部（３０）が前記第２のジッタ領域（Ｂ）のジッタが付与された信号（Ｓ７）を発生する際にジッタが付与されない無変調状態の信号を生成し、
前記第２のジッタ発生部（３０）は、前記パラメータ設定手段（４０）によって設定されたパラメータに基づいて前記第２のジッタ領域（Ｂ）のジッタが付与された信号（Ｓ７）を発生する際に、前記第１のジッタ発生部（２１）の前記ＰＬＬ回路（２２）により生成されるジッタが付与されない無変調状態の信号に対して直交変調をかける直交変調手段（３１）を用いることを特徴とするジッタ発生方法が提供される。

また、上記目的を達成するために、本発明の第１２の態様によると、
前記第２のジッタ発生部（３０）を準備する段階は、
交流の変調用信号（ｍ２）と所定電圧の直流信号（Ｄ）とを発生する変調用信号発生手段（３２、３３）を準備する段階と、
前記変調用信号が一方の相に入力され、前記直流信号が他方の相に入力されることにより、入力信号を直交変調する前記直交変調手段（３１）を準備する段階と、
前記直交変調手段（３１）の出力信号に対して振幅制限処理を行い、前記変調用信号に基づいて位相が変調された変調信号を出力する振幅制限手段（３５）を準備する段階とを備えることを特徴とする第１１の態様に従うジッタ発生方法が提供される。

また、上記目的を達成するために、本発明の第１３の態様によると、
前記ジッタマスクの範囲内で、ジッタ周波数が前記上限周波数（ｆ４）より低い周波数（ｆ３）未満でジッタ振幅が前記基準（Ｊｒ）以下で下限値（Ｊ３）以上の領域を前記第１のジッタ領域に含めることを特徴とする第１１の態様に従うジッタ発生方法が提供される。

また、上記目的を達成するために、本発明の第１４の態様によると、
前記ジッタマスクの範囲内で、ジッタ周波数が前記上限周波数（ｆ４）より低い周波数（ｆ３）から前記上限周波数より低い周波数（ｆ５）までの範囲を第３のジッタ領域（Ｃ）とし、該第３のジッタ領域（Ｃ）についてのジッタが付与された信号（Ｓ８）を発生する第３のジッタ発生部（５０）を準備する段階とをさらに備えることを特徴とする第１１の態様に従うジッタ発生方法が提供される。

また、上記目的を達成するために、本発明の第１５の態様によると、
前記第１乃至第１０の態様のいずれかに従うジッタ発生装置（２０）を用いるデバイス試験システムであって、
前記ジッタ発生装置（２０）から出力された信号をクロック信号として受け、該クロック信号に基づいて位相が変調された所望パターンのデジタル信号列を発生するパルスパターン発生装置（６１）と、
前記パルスパターン発生装置（６１）によって発生された前記デジタル信号列を受けた測定対象物が出力するデジタル信号列のビット誤りを検出するビット誤り検出装置（６２）とを備えたことを特徴とするデバイス試験システムが提供される。

図１は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法の構成を説明するために示すブロック図である。 図２は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法のジッタマスクの領域分割（２分割）の一例を説明するために示す図である。 図３は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いるＰＬＬ回路の要部の構成例を説明するために示すブロック図である。 図４は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いる周波数変換回路の要部の構成例を説明するために示すブロック図である。 図５は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いる直交変調器の要部の構成例を説明するために示すブロック図である。 図６は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いる直交変調器の要部の動作例を説明するために示す図である。 図７は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いる直交変調器の出力の時間波形を説明するために示す図である。 図８は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いる振幅制限器の出力の時間波形を説明するために示す図である。 図９は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いる振幅制限器の出力のスペクトラム波形を説明するために示す図である。 図１０は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いる第２のジッタ発生部で正弦波のジッタを付与した信号の復調波形を説明するために示す図である。 図１１は、本発明の第１の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いる第２のジッタ発生部で三角波のジッタを付与した信号の復調波形を説明するために示す図である。 図１２は、本発明の第２の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いるジッタマスクの領域分割（２分割）の他の例を説明するために示す図である。 図１３は、本発明の第３の実施形態によるジッタ発生装置ならびにジッタ発生方法に用いるジッタマスクの領域分割（４分割）の一例を説明するために示す図である。 図１４は、本発明の第３の実施形態によるジッタ発生装置に用いる任意波形発生器の要部の構成例を説明するために示すブロック図である。 図１５は、本発明の第４の実施形態によるジッタ発生装置に用いる任意波形発生器の要部の構成例を説明するために示すブロック図である。 図１６は、本発明の第６の実施形態によるデバイス試験システムの構成を説明するために示すブロック図である。 図１７は、従来方式のジッタマスクの一例を説明するために示す図である。 図１８は、従来方式の変調用信号の波形例を説明するために示す図である。 図１９の（ａ）〜（ｅ）は、本発明によるジッタ発生装置に用いる第２の変調用信号を発生する変調用信号発生器の具体例を説明するために示すブロック図である。 図２０は、本発明によるジッタ発生装置に用いる第２のジッタ発生部で矩形波のジッタを付与した信号の復調波形を説明するために示す図である。 図２１は、本発明によるジッタ発生装置に用いる第２の変調用信号として合成波を発生する合成信号発生器の具体例を説明するために示すブロック図である。

以下、図面に基づいて本発明によるジッタ発生装置およびそれを用いるデバイス試験システムならびにジッタ発生方法の実施の形態を説明する。

まず、図面に基づいて本発明によるジッタ発生装置ならびにジッタ発生方法の実施の形態を説明する。

（第１の実施形態）
図１は、本発明による第１の実施形態を適用したジッタ発生装置２０ならびにジッタ発生方法の構成および動作を説明するためのブロック図である。

この第１の実施形態によるジッタ発生装置２０は、第１のジッタ発生部２１、第２のジッタ発生部３０、パラメータ設定手段４０および制御部４１により構成されている。

そして、このジッタ発生装置２０は、図２に示すようなジッタマスク内で指定された任意のジッタ周波数、ジッタ振幅を有するジッタが付与された信号を生成出力する。

なお、図２に示すジッタマスクは、前記した図１８のジッタマスクと同様に、下限の周波数ｆ１（例えば、９Ｈｚ）から周波数ｆ２（例えば、２２０Ｈｚ）までは、ジッタ振幅の上限が４０００（ＵＩｐ−ｐ）＝Ｊ１で一定である。

また、周波数ｆ２から周波数ｆ３（例えば、４ＭＨｚ）までは、ジッタ振幅の上限が４０００（ＵＩｐ−ｐ）から０．２２（ＵＩｐ−ｐ）＝Ｊ２まで単調に減少している。

そして、周波数ｆ３から上限周波数ｆ４（例えば、２ＧＨｚ）までは、ジッタ振幅の上限が０．２２（ＵＩｐ−ｐ）で一定である。

さらに、ジッタ振幅の下限は、下限の周波数ｆ１から上限の周波数ｆ４までの全帯域で０．００１（ＵＩｐ−ｐ）となっている。

そして、このジッタ発生装置２０では、図２に示すジッタマスクの範囲内で、ジッタ周波数が、下限周波数ｆ１から、上限周波数ｆ４より低い周波数ｆ３までの範囲で、且つジッタ振幅が基準Ｊｒ＝Ｊ２以上となる第１のジッタ領域Ａと、ジッタ周波数が、上限周波数ｆ４から、その上限周波数ｆ４より低い周波数までの範囲で、且つ第１のジッタ領域Ａと重ならない第２のジッタ領域Ｂとが設けられている。

なお、この実施形態では、ジッタ周波数ｆ３とジッタ振幅Ｊ２がジッタマスク内を２分する領域の境界を成していて、ジッタ周波数ｆ３未満でジッタ振幅Ｊ２を超える領域を第１のジッタ領域Ａ、ジッタ振幅Ｊ２以下の領域を第２のジッタ領域Ｂとしている。

そして、第１のジッタ領域Ａのジッタについては、図１に示す第１のジッタ発生部２１が生成し、第２のジッタ領域Ｂについては、図１に示す第２のジッタ発生部３０が生成するように構成されている。

第１のジッタ発生部２１は、位相変調が可能なＰＬＬ回路２２と、このＰＬＬ回路２２の出力信号Ｓ１に対する周波数変換処理（ヘテロダイン変換、逓倍、分周等を含む）を行って所望の出力周波数を有する信号Ｓ５に変換する周波数変換部２５とを有している。

ＰＬＬ回路２２は、分周帰還型でその分周比を後述するような変調用信号ｍ１にしたがって変動させる動作モードと、該変調用信号ｍ１を制御信号Ｖｃに加えてＶＣＯに与える動作モードとを有し、広い振幅範囲のジッタを生成できるように構成されている。

例えば、図３に示すようなＰＬＬ回路２２では、図２に示す周波数ｆ１（９Ｈｚ）〜ｆ３（４ＭＨｚ）までの帯域において用いられる変調用信号ｍ１は、ダイレクトデジタルシンセサイザ（ＤＤＳ）構成の変調用信号発生器２２ａで発生された後、増幅器２２ｂおよび第１のレベル制御手段としての可変減衰器（ＡＴＴ）２２ｃを経由して変調用信号ｍ１′としてジッタ付加手段としての加算器２２ｄで制御信号Ｖｃと加算される。

このようにして、加算器２２ｄで加算された信号は、ＶＣＯ２２ｅに入力されることにより、ＶＣＯ２２ｅからは上記双方の動作モードでの変調が重畳されたジッタを伴った信号が発生される。

これによって、発生されるジッタを伴った信号は、変調用信号ｍ１の広い周波数帯域にわたってジッタ振幅が一定になる。

この場合、ＶＣＯ２２ｅは、例えば、１８００ＭＨｚを中心周波数ｆｓ１とする信号Ｓ１を発振出力し、その出力信号Ｓ１の周波数ｆｓ１は分周比Ｎ（例えば、Ｎ＝４）の固定分周器２２ｆによりＮ分周されてｆｓ１／Ｎとなる。

また、変調用信号ｍ１は、増幅器２２ｇで増幅された後、アナログ／デジタル（Ａ／Ｄ）変換器２２ｈで２進のデジタル値に変換される。

そして、この２進のデジタル値に変換された変調用信号ｍ１は、第２のレベル制御手段としてのデジタルの可変減衰器（ＡＴＴ）２２ｉを介して１０進変換器２２ｊによって１０進数に変換された後、可変分周器２２ｋに分周データｄとして入力される。

この可変分周器２２ｋは、固定分周器２２ｆの出力信号Ｓ１／ＮをＱ分周して、位相周波数比較型の位相比較器２２ｍに出力する。

この場合、可変分周器２２ｋは、その分周比Ｑを、所定値Ｐ（例えば９０）に、分周データｄで決まる値Δの累積（ΣΔ）値の整数部（±α）を加えて変化させることにより、変調用信号ｍ１に対応した位相変化を与えている（Ｑ＝Ｐ±α）。

位相比較器２２ｍは、周波数ｆｒ（例えば、５ＭＨｚ）の基準信号Ｒと可変分周器２２ｋの出力信号Ｕの位相比較を行い、その位相比較結果に対応した信号をループフィルタ２２ｎに出力する。

ループフィルタ２２ｎは、基準信号Ｒと可変分周器２２ｋの出力信号Ｕとの位相差に応じて電圧が変化する低周波の制御信号Ｖｃを抽出する。

そして、この制御信号Ｖｃは、加算器２２ｄを介してＶＣＯ２２ｅに与えられる。

このような構成のＰＬＬ回路２２では、位相比較器２２ｍに入力される可変分周器２２ｋの出力信号Ｕが基準信号Ｒに同期するようにフィードバック制御がなされる。

また、変調用信号ｍ１、ｍ１′の周波数がループフィルタ２２ｎのループ帯域内である場合、制御信号Ｖｃのジッタ振幅に対する寄与は、変調用信号ｍ１′のそれよりも大きくなる。

逆に、変調用信号ｍ１、ｍ１′の周波数がループフィルタ２２ｎのループ帯域外である高い場合、制御信号Ｖｃのジッタ振幅に対する寄与は、変調用信号ｍ１′のそれよりも小さくなる。

また、変調用信号ｍ１、ｍ１′の周波数がループフィルタ２２ｎのループ帯域のカットオフ周波数と等しい場合、ジッタ振幅に対する寄与は、制御信号Ｖｃと変調用信号ｍ１′との双方で同程度になる。

したがって、前記したように、変調用信号ｍ１の広い周波数帯域にわたってジッタ振幅は一定になる。

なお、ここでは、信号Ｓ１の周波数（キャリア周波数）を固定（１８００ＭＨｚ）としているが、所定ステップで所定範囲内を可変できるように構成してもよい。

この出力信号Ｓ１は、周波数変換部２５に入力され、ヘテロダイン変換、逓倍、分周等により、所望の出力周波数に変換される。

この周波数変換部２５としては、図４に示すように、例えば、２２００〜２６００ＭＨｚの範囲で周波数可変のローカル信号発生器２６ａからのローカル信号Ｌａと信号Ｓ１とをミキサ２６ｂで混合してその差周波数成分をフィルタ２６ｃにより抽出するヘテロダイン構成の周波数変換回路２６が用いられる。

そして、この周波数変換回路２６では、信号Ｓ１を例えば４００〜８００ＭＨｚの範囲の信号Ｓ２に変換する。

次に、この信号Ｓ２は、１／２分周器２７により２００〜４００ＭＨｚの範囲の信号Ｓ３に変換される。

この信号Ｓ３は、ＰＬＬ構成の周波数変換回路２８に入力される。

この周波数変換回路２８は、上限出力周波数を含む６４００〜１２８００ＭＨｚの信号Ｓ４に変換するためのものであり、６４００〜１２８００ＭＨｚの範囲の信号Ｓ４をＶＣＯ２８ａにより発振させる。

そして、この信号Ｓ４は、分周器２８ｂに入力されてＮａ（Ｎａ＝４）分周される。

また、こその分周器２８ｂからの分周出力と、ローカル信号発生器２８ｃから例えば１６００〜３２００ＭＨｚの範囲で出力されるローカル信号Ｌｂとは、ミキサ２８ｄに入力される。

そして、ミキサ２８ｄからの出力は、フィルタ２８ｅに入力されて２００〜４００ＭＨｚの範囲の差周波数成分が抽出される。

また、フィルタ２８ｅからの出力は、位相比較器２８ｆに与えられる。

この位相比較器２８ｆは、フィルタ２８ｅからの出力と，前記１／２分周器２７からの信号Ｓ３との位相比較を行い、その比較結果をループフィルタ２８ｇに与える。

ループフィルタ２８ｇは、位相比較器２８ｆに与えられる両信号を同期させるための制御信号を生成してＶＣＯ２８ａに与える。

このようなＰＬＬ構成の周波数変換回路２８の出力信号Ｓ４の周波数ｆｓ４は、信号Ｓ３の周波数をｆｓ３、ローカル信号Ｌｂの周波数をｆＬとすれば、
ｆｓ４＝Ｎａ（ｆＬ±ｆｓ３）
で表される。

このようにして得られた周波数６４００〜１２８００ＭＨｚを有する信号Ｓ４は、プログラマブル分周器２９に入力されることにより、Ｍ（Ｍ＝１，２，４，…，３２，６４）分周される。

ここで、所望の出力周波数範囲を１００ＭＨｚ〜１２．５ＧＨｚとすると、Ｍの値に応じて、
Ｍ＝６４のとき、１００〜２００ＭＨｚ、
Ｍ＝３２のとき、２００〜４００ＭＨｚ、

……
Ｍ＝２のとき、３．２〜６．４ＧＨｚ、
Ｍ＝１のとき、６．４〜１２．８ＧＨｚ、
の範囲の信号Ｓ５が得られることになる。

このようにして得られた信号Ｓ５には、前記したようにしてＰＬＬ回路２２によりジッタが付与されている。

しかるに、ＰＬＬ回路２２により付与されるジッタ周波数やジッタ振幅は、周波数変換部２５での周波数変換処理により変化する。

したがって、制御部４１は、後述するようにパラメータ設定手段４０によるジッタ周波数やジッタ振幅等のパラメータ設定に応じて周波数変換部２５での周波数変換処理を考慮してＰＬＬ回路２２に位相変調をかけることにより、所望のジッタが付与された信号Ｓ５を得ることができる。

このようにして得られた信号Ｓ５のジッタは、ＰＬＬ回路２２に位相変調をかけることにより付与されたものであるので、低周波帯で比較的大きい振幅の範囲の第１のジッタ領域Ａで正確に与えることができる。

なお、制御部４１は、後述するように、パラメータ設定手段４０によるパラメータ設定に応じてＰＬＬ回路２２による位相変調をかけないように無変調状態に設定した出力信号Ｓ５を第１のジッタ発生部２１から出力するように制御することもできるようになされている。

一方、第２のジッタ領域Ｂのジッタを発生させるための第２のジッタ発生部３０は、数ＧＨｚに及ぶ高速なジッタを簡単な構成で付与できるようにしたものであり、直交変調器３１、変調用信号発生手段を構成する変調用信号発生器３２と直流信号発生器３３、スイッチ３４、振幅制限器３５により構成されている。

また、この第２のジッタ発生部３０では、前述したように無変調状態に設定した第１のジッタ発生部２１からの出力信号Ｓ５を直交変調のローカル用信号として用い、構成を簡素化している。

なお、変調用信号発生器３２は、第１のジッタ発生部２１の変調用信号発生器２２ａと兼用することができる。

直交変調器３１は、図５に示すように、無変調状態に設定した第１のジッタ発生部２１からの出力信号Ｓ５を９０°移相器３１ａに与えて９０゜の位相差を有する２相のローカル信号Ｌ１、Ｌ２を生成する。

そして、これらのこの２相のローカル信号Ｌ１、Ｌ２は、２つのミキサ３１ｂ、３１ｃの各一方の入力端に与えられる。

ミキサ３１ｂ、３１ｃの各他方の入力端には、スイッチ３４を介して一方に変調用信号発生器３２から出力された交流（例えば、正弦波）の第２の変調用信号ｍ２、他方に直流信号発生器３３から出力された０でない所定電圧Ｖｄの直流信号Ｄが入力される場合と、一方に０、他方に０でない固定値が入力される場合とがある。

そして、２つのミキサ３１ｂ、３１ｃの出力は、合成器３１ｄにより加算される。

ここで、ミキサ３１ｂ、３１ｃの各他方の入力端に、スイッチ３４を介して一方に変調用信号発生器３２から出力された交流（例えば、正弦波）の第２の変調用信号ｍ２、他方に直流信号発生器３３から出力された０でない所定電圧Ｖｄの直流信号Ｄが入力される場合においては、ローカル信号Ｌ１、Ｌ２の角周波数をω、第２の変調用信号ｍ２をＫｍ・ｓｉｎ（ｐｔ）とすると、直交変調器３１の出力信号Ｓ６は、次のように表すことができる。

Ｓ６＝Ｋｍ・ｓｉｎ（ｐｔ）・ｃｏｓ（ωｔ）
＋Ｖｄ・ｓｉｎ（ωｔ）（ただし、Ｋｍは振幅係数、ｐは第２の変調用信号ｍ２の角周波数）
上式をＩ−Ｑ平面で表現したベクトル図を図６に示す。

上式の第１項のＫｍ・ｓｉｎ（ｐｔ）はＩ軸上を＋Ｋｍから−Ｋｍの間を偏移するベクトルであり、Ｉ軸と直交するＱ軸には上式の第２項の固定値Ｖｄのベクトルになる。

両ベクトルの和をＡ、ｓｉｎ（ｐｔ）＝１の時のベクトル和をＡ１、ｓｉｎ（ｐｔ）＝−１の時のベクトル和をＡ２とすると、ＡはＡ１からＡ２の間を偏移することになり、この偏移量が出力Ｓ６の位相偏移量になる。

図６に示した角度αは、正弦波ジッタの位相偏移量を表し、αがπ／１０以下の場合には、ｔａｎ（α／２）＝Ｋｍ／Ｖｄの近似式により定量的に求めることができる。

ここで、ＫｍをＶｄに対して十分大きくまたはＶｄをＫｍに対して十分小さくしたとしても、位相偏移量αはπ以上になることはない。

すなわち、この第２のジッタ発生部３０で付与できるジッタの振幅は０．５ＵＩｐ−ｐ未満に制限される。

Ｋｍの大きさは使用する直交変調器の線形領域内で選択され、ＶｄはＫｍと実現する位相偏移量から決定される。

図７は、Ｋｍ＝０．２２×π、Ｖｄ＝１のときの出力信号Ｓ６の信号波形を示している。

この波形は、振幅変調波と位相変調波を合成したものになっている。

第２のジッタ発生部３０では、この直交変調器２３の出力信号Ｓ６を振幅制限器２４に入力して、振幅変調成分を除去することにより、位相変調成分（ジッタ成分）のみが含まれた信号Ｓ７を生成している。

ここで、振幅制限器２４は、例えば、リミッタアンプ等によって簡単に構成することができる。

図８は、信号Ｓ６の振幅を２０倍し、±１でリミットして得られた信号Ｓ７の時間波形であり、図９は、その信号Ｓ７のスペクトラム波形を示しており、いずれの場合も図７の波形と比較して、振幅変調成分がなくなり、位相変調成分だけが現れていることが判る。

この第２のジッタ発生部３０では、直交変調器２３に入力する正弦波の第２の変調用信号ｍ２の振幅（Ｋｍ）と直流信号Ｄの電圧Ｖｄとによってジッタ量を制御することができる。

例えば、第２の変調用信号ｍ２の振幅（Ｋｍ）を大きくすれば、直交変調器２３の出力信号Ｓ６の位相偏移量、つまりジッタ量が大きくなる。

また、直流信号Ｄの電圧Ｖｄを小さくした場合でも出力信号Ｓ６の位相変動量が大きくなるが、信号Ｓ６の振幅が小さくなるので振幅制限処理に余裕をもたせる必要がある。

また、所望のジッタ量の信号を出力させる場合には、直流信号Ｄの電圧Ｖｄを固定とし、第２の変調用信号ｍ２の振幅（Ｋｍ）と振幅制限処理後の信号Ｓ７のジッタ量との関係を予め求めておき、所望のジッタ量に対応した振幅の第２の変調用信号ｍ２を与えればよい。

その場合、例えば、第２の変調用信号ｍ２の振幅を変えながら、信号Ｓ７のキャリアおよび側波帯のスペクトラムパワーを測定し、スペクトラムパワーとジッタ量との関係を表す公知の式を用いて、ジッタ量を算出し、変調用信号ｍ２の振幅とジッタ量との関係を求めればよい。

図１０は、後述するように、第２の変調用信号ｍ２を発生する変調用信号発生器３２として図１９の（ａ）に示すような正弦波信号発生器３２ａを用いる第２のジッタ発生部３０により、ジッタ振幅０．１ＵＩｐ−ｐ、ジッタ周波数１ＧＨｚ（周期１０００ｐｓ）の正弦波ジッタを付与した信号を復調して得られた信号の波形（位相軌跡波形）である。

また、図１１は、後述するように、第２の変調用信号ｍ２を発生する変調用信号発生器３２として図１９の（ｂ）に示すような三角波信号発生器３２ｂを用いる第２のジッタ発生部３０により、前記正弦波ジッタの場合と同一振幅、同一周波数の三角波ジッタを付与した信号を復調して得られた信号の波形（位相軌跡波形）である。

図２０は、後述するように、第２の変調用信号ｍ２を発生する変調用信号発生器３２として図１９の（ｃ）に示すような矩形波信号発生器３２ｃを用いる第２のジッタ発生部３０により、ジッタ振幅０．１ＵＩｐ−ｐ、ジッタ周波数１ＧＨｚ（周期１０００ｐｓ）の矩形波ジッタを付与した信号を復調して得られた信号の波形（位相軌跡波形）である。

すなわち、図１０、図１１および図２０は、Ｋｍ＝０．１π、変調信号の周期＝１０００ｐｓの条件で、正弦波の交流信号を用いた場合、三角波の交流信号を用いた場合および矩形波の交流信号を用いた場合の出力信号Ｙ（ｔ）′の位相軌跡波形をそれぞれ示している。

図１０、図１１および図２０に示したいずれの復調信号波形も低歪で付与した第２の変調用信号の波形に精度よく対応していることが判る。

このように、本実施の形態においては、前記したＰＬＬ回路２２を用いた第１のジッタ発生部２１で、低周波領域（９Ｈｚ〜４ＭＨｚ）で且つ大きな振幅範囲（０．２２ＵＩ以上）の第１ジッタ領域Ａのジッタを生成し、直交変調型の第２のジッタ発生部３０により全周波数帯域（９Ｈｚ〜２ＧＨｚ）で小振幅（０．２２ＵＩ未満）の第２ジッタ領域Ｂのジッタを生成することにより、前記した図２のジッタマスクの全域をカバーすることができる。

なお、スイッチ３４は、前記したように無変調の信号Ｓ５を第２のジッタ発生部３０の直交変調のローカル信号として用いる場合には、変調用信号発生器３２および直流信号発生器３３の出力を直交変調器３１に与えるようにしている。

しかるに、第１のジッタ発生部２１でジッタを付与する場合には、スイッチ３４は、直交変調器３１に対して、少なくとも一方が０で他方が０以外の固定値（例えば、１）の信号を入力させるようにすることにより、第１のジッタ発生部２１の出力信号Ｓ５をそのまま直交変調器３１を通過させた後、振幅制限器３５を介して出力させるようにしてやればよい。

このスイッチ３４の切替えを含み、第１のジッタ発生部２１および第２のジッタ発生部３０の動作は、制御部４１によって制御される。

制御部４１は、パラメータ設定手段４０によって指定されたパラメータ（出力周波数、ジッタ周波数、ジッタ振幅）に基づいて前記した各部の制御を行う。

すなわち、制御部４１は、パラメータ設定手段４０によって指定されたパラメータ（出力周波数、ジッタ周波数、ジッタ振幅）によって決まる位置がジッタマスク内の第１のジッタ領域Ａと第２のジッタ領域Ｂのいずれにあるかを判定する。

そして、制御部４１は、パラメータ設定手段４０によって指定されたジッタが第１のジッタ領域Ａにあると判定した場合には、第１のジッタ発生部２１からの出力信号Ｓ５の周波数が指定された出力周波数となるように、周波数変換部２５の周波数変換回路２６、２８のローカル信号周波数を設定し、信号Ｓ５に付与されるジッタの周波数が指定されたジッタ周波数となるように、ＰＬＬ回路２２の変調用信号発生器２２ａの出力信号周波数を設定し、信号Ｓ５に付与されるジッタの振幅が指定されたジッタ振幅となるように、第１および第２のレベル制御手段としてのＡＴＴ２２ｃ、２２ｉの減衰量を所定の値に設定する。

この処理により、第１のジッタ発生部２１からは、指定されたパラメータに応じたジッタが付与された信号Ｓ５が出力される。

また、このとき、スイッチ３４は制御部４１によって切換制御され、第２のジッタ発生部３０の直交変調器３１には例えば１と０が入力されるため、信号Ｓ５は直交変調器３１を通過し、振幅制限器３５を介して出力されることになる。

また、制御部４１は、パラメータ設定手段４０によって指定されたジッタが第２のジッタ領域Ｂにあると判定した場合には、第１のジッタ発生部２１からの出力信号Ｓ５の周波数が指定された出力周波数となるように、周波数変換部２５の周波数変換回路２６、２８のローカル信号の周波数を設定し、信号Ｓ５に付与されるジッタが０となる（無変調となる）ように、ＰＬＬ回路２２の変調用信号発生器２２ａの出力を停止させ、可変分周器２２ｋの分周比を固定し、第１および第２のレベル制御手段としてのＡＴＴ２２ｃ、２２ｉの減衰量を最大に設定する。

これは、直交変調器３１に入力されるローカル信号としての信号Ｓ５に位相変調がかからないように第１および第２のレベル制御手段としてのＡＴＴ２２ｃ、２２ｉを制御することに相当している。

この処理により、第１のジッタ発生部２１からは、パラメータ設定手段４０によって指定された出力周波数で無変調の信号Ｓ５が出力される。

また、このとき、スイッチ３４は制御部４１によって切換制御され、第２のジッタ発生部３０の直交変調器３１には、パラメータ設定手段４０によって指定されたジッタ周波数とジッタ振幅に対応する第２の変調用信号ｍ２と直流信号Ｄが入力される。

そして、このとき、直交変調器３１からは指定したパラメータに対応するジッタと振幅変調とが付与された信号Ｓ６が出力される。

また、このとき、振幅制限器３５からは、ジッタと振幅変調とが付与された信号Ｓ６の振幅変調分が除去されて所望のジッタが付与された信号Ｓ７が出力されることになる。

このように、第１の実施形態によるジッタ発生装置２０では、小振幅ではあるが広帯域なジッタを簡単な構成で発生できる直交変調方式の第２のジッタ発生部３０が含まれている。

そして、第１の実施形態によるジッタ発生装置２０は、ジッタマスクの範囲のうち、周波数ｆ３未満の低域で振幅Ｊ２を超える、低周波で且つ大振幅の第１のジッタ領域Ａについては、大振幅なジッタの付与が可能なＰＬＬ構成の第１のジッタ発生部２１を用い、少なくとも周波数ｆ３以上で振幅Ｊ２以下の領域を含む第２のジッタ領域Ｂについては、直交変調方式の第２のジッタ発生部３０を用いる構成であるので、数Ｈｚから数ＧＨｚに及ぶジッタマスク内のジッタを簡単な構成で容易に発生させることができる。

なお、上記第１の実施形態では、第１のジッタ発生部２１でジッタが付与された出力信号Ｓ５は、第２のジッタ発生部３０の直交変調器３１を通過して出力されるようにしている。

しかるに、第１のジッタ発生部２１でジッタが付与された出力信号Ｓ５は、スイッチ（図示せず）を介して第２のジッタ発生部３０の直交変調器３１とは独立して出力されるように構成してもよい。

また、上記第１の実施形態では、第２のジッタ発生部３０によりジッタを付与する場合に、第１のジッタ発生部２１の出力信号を無変調にしてローカル信号として用いることにより、構成を簡略化している。

しかるに、第１のジッタ発生部２１とは別の信号発生器からローカル信号を直交変調器３１に与えるように構成してもよい。

また、上記第１の実施形態では、図２に示すジッタマスクによってジッタ周波数がｆ３未満でジッタ振幅Ｊ２以下の領域を第２のジッタ領域Ｂに含めるようにしている。

しかるに、ジッタマスクによる領域Ａ，Ｂの分け方としては、下限周波数ｆ１から上限周波数ｆ４より低い特定周波数（ｆ３に限らない）までの周波数範囲で、特定振幅Ｊｒ（Ｊ２に限らない）より大きい領域を含む第１のジッタ領域Ａと、上限周波数ｆ４からそれより低いある周波数までの周波数範囲で、第１のジッタ領域Ａと重ならない第２のジッタ領域Ｂとが得られる分け方であれば任意である。

（第２の実施形態）
この第２の実施形態では、例えば、図１２に示すようなジッタマスクの範囲内で、ジッタ周波数がｆ３未満でジッタ振幅がＪ２以下Ｊ３以上の領域を第１のジッタ領域Ａに含め、ＰＬＬ構成の第１のジッタ発生部２１でジッタを付与するようにしてもよい。

（第３の実施形態）
また、第３の実施形態では、図１３に示すようなジッタマスクの範囲内で、ジッタ周波数がｆ３から上限周波数より低い周波数ｆ５までの範囲を第３のジッタ領域Ｃとし、この第３のジッタ領域Ｃについてのジッタ付与を、図１８に示した非特許文献１に記載された特殊波形の信号による直交変調方式で行うことも可能である。

この第３の実施形態の場合、図１４に示すように、直交変調器３１に対して、任意波形発生器３８からの任意波形信号Ｉ、Ｑを、３接点型のスイッチ３４′を介して与えればよい。

なお、図１４において、上述した以外の構成は、上記第１の実施形態の図１に示したジッタ発生装置２０と同様に構成されるので、図１と同一部分には同一の参照符号を付してそれらの説明を省略するものとする。

なお、図１３では、第１のジッタ領域Ａのジッタ振幅の下限ＪｒはＪ２（＜０．２２ＵＩｐ−ｐ）より小さく設定されている。

しかるに、この第１のジッタ領域Ａのジッタ振幅の下限ＪｒはＪ２以上に設定しても構わない。

ただし、この場合、第２のジッタ領域Ｂのジッタが付与された信号を発生する第２のジッタ発生部３０の特性上、第１のジッタ領域Ａのジッタ振幅の下限Ｊｒは０．５ＵＩｐ−ｐ未満に設定する必要がある。

（第４の実施形態）
また、図１４では、任意波形発生器３８からの任意波形信号をスイッチ３４′を介して第２のジッタ発生部３０の直交変調器３１に入力するようにしている。

しかるに、この第４の実施形態では、図１５に示すように、第１のジッタ発生部２１の無変調の出力信号Ｓ５をローカル信号として受ける直交変調器５１と、その直交変調器５１に任意波形信号Ｉ、Ｑを入力する任意波形発生器５２とで、第３のジッタ発生部５０を形成し、この第３のジッタ発生部５０で第３のジッタ領域Ｃのジッタを発生させ、その出力信号Ｓ８を、スイッチ５５を介して選択的に出力できるよう構成してもよい。

なお、図１５において、上述した以外の構成は、上記第１の実施形態の図１に示したジッタ発生装置２０と同様に構成されるので、図１と同一部分には同一の参照符号を付してそれらの説明を省略するものとする。

（第５の実施形態）
前記各実施形態では、第２の変調用信号ｍ２を発生する変調用信号発生器３２として図１９の（ａ）に示すような正弦波信号発生器３２ａを用いる第２のジッタ発生部３０により、正弦波のジッタを信号に対して付与する場合を例にとり説明している。

しかるに、この第５の実施形態では、前記したように第２の変調用信号ｍ２を発生する変調用信号発生器３２として図１９の（ｂ）に示すような三角波信号発生器３２ｂを用いる第２のジッタ発生部３０により、三角波のジッタを発生することができるとともに、それらを重ね合わせた合成ジッタも発生することができる。

（第６の実施形態）
また、この第６の実施形態では、第２の変調用信号ｍ２を発生する変調用信号発生器３２として図１９の（ｃ）に示すような矩形波信号発生器３２ｃを用いる第２のジッタ発生部３０により、矩形波のジッタを発生することができる。

（第７の実施形態）
次に、擬似ランダムパターン（以下、ＲＢＳ：Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｂｉｎａｒｙ Ｓｅｑｕｅｎｃｅ）を帯域制限して生成され、ジッタ振幅に対する度数の分布がガウス分布に近い、周期的無相関波のジッタ（ＢＵＪ：Ｂｏｕｎｄｅｄ Ｕｎｃｏｒｒｅｌａｔｅｄ Ｊｉｔｔｅｒ）を発生させる本発明の第７の実施形態を説明する。

前記非特許文献１の第１５ページに開示されているように、ＢＵＪには、規格ＣＥＩ−０２．０準拠の高確率ジッタ（ＨＰＪ：Ｈｉｇｈ Ｐｒｏｂａｂｉｌｉｔｙ Ｊｉｔｔｅｒ）、および、周期的ガウシアンジッタ（ＢＧＪ：Ｂｏｕｎｄｅｄ Ｇａｕｓｓｉａｎ Ｊｉｔｔｅｒ）がある。

ＨＰＪの発生について、以下に説明する。

ＨＰＪを生成するための制御信号は、ＰＲＢＳのビットレートの１／２０〜１／１０のカットオフ周波数を有する少なくとも１次のローパスフィルタ（ＬＰＦ）を用いて帯域制限されたものである。

なお、ＰＲＢＳについては、発生させるシフトレジスタの段数を７〜１１に、ビットレートを試験対象であるＤＵＴのデータレートの１／１０〜１／３に設定する。

ＨＰＪのジッタ振幅に対する度数分布は、ジッタ振幅０ｐｓについて対称となる。

次に、ＢＧＪの発生について、以下に説明する。

ＢＧＪを生成するための制御信号は、段数３１。ビットレート２ＧＨｚのＰＲＢＳをカットオフ周波数１００ＭＨｚのＬＰＦで帯域制限されたものである。

ＨＰＪを発生させるためのＰＲＢＳの周期は高々２^１１−１＝２０４７（ビット）であるが、ＢＧＪを発生させるためのＰＲＢＳ周期は２^３１−１＝２１４７４８３６４７（ビット）であり、ＨＰＪを発生させるためのＰＲＢＳの周期よりも圧倒的に長い。

そのため、ＢＧＪの度数分布は、ＨＰＪの度数分布よりもガウス分布に近くなる。

なお、前記正弦波ジッタ、三角波ジッタ、矩形波ジッタ、周期的無相関波ジッタとはこれらを総称して、周期的ジッタ（ＰＪ：Ｐｅｒｉｏｄｉｃ Ｊｉｔｔｅｒ）と言われている。

また、ＰＪとデータ依存性ジッタ（ＤＤＪ：Ｄａｔａ Ｄｅｐｅｎｄｅｎｔ Ｊｉｔｔｅｒ）とは、これらをあわせて確定的ジッタ（ＤＪ：Ｄｅｔｅｒｍｉｎｉｓｔｉｃ Ｊｉｔｔｅｒ）と言われている。

ＰＲＢＳのマーク率は０．５に近いため（７段の場合のマーク率は０．５０４であり、段数が多くなるほど、マーク率は０．５に近づく）、ＰＲＢＳを帯域制限した制御信号においては、直流成分は交流成分より十分小さくなる。

故に、この第７の実施形態では、第２の変調用信号ｍ２を発生する変調用信号発生器３２として図１９の（ｄ）に示すように、ＰＲＢＳを発生するＰＲＢＳ発生器２１ｅと、このＰＲＢＳ発生器２１ｅから出力されたＰＲＢＳを所望の周波数で帯域制限した制御信号とするフィルタ２１ｆとからなるＰＲＢＳ制御信号発生器３２ｄを第２のジッタ発生部３０に用いるようにすることにより、ジッタ振幅に対する度数の分布がガウス分布に近い、周期的無相関波のジッタ（ＢＵＪ）を発生させることができる。

（第８の実施形態）
また、この第８の実施形態では、第２の変調用信号ｍ２を発生する変調用信号発生器３２として図１９の（ｅ）に示すように、ホワイトノイズを発生するランダムジッタ（ＲＪ：Ｒａｎｄｏｍ Ｊｉｔｔｅｒ）を発生させることが可能である。

（第９の実施形態）
さらに、この第９の実施形態では、第２の変調用信号ｍ２を発生する変調用信号発生器３２として図２１に示すように、前記した正弦波信号発生器３２ａ、三角波信号発生器３２ｂ、矩形波信号発生器３２ｃ、周期的無相関波のジッタ発生させるためのＰＲＢＳ発生器２１ｅと、フィルタ２１ｆとからなるＰＲＢＳ制御信号発生器３２ｄ、ノイズ発生器３２ｇ、合成器３２ｈとを含み、正弦波信号、三角波信号、矩形波信号ｃ、周期的無相関波のジッタ発生させるためのＰＲＢＳ制御信号およびホワイトノイズのうち少なくとも２種類を合成器２１ｈにより重ね合わせた合成信号を発生する合成信号発生器３２ｉを第２のジッタ発生部３０に用いるようにすることにより、それらの合成信号の波形に応じたジッタを発生させることができる。

ただし、前記した第２のジッタ発生部３０のように直交変調器３１に交流の第２の変調用信号ｍ２と直流信号Ｄとを与え、その出力信号に対する振幅制限処理を行う方式では、上記した第１乃至第８の各実施形態または第９の実施形態において合成信号の波形に応じたジッタを発生させる場合、直交変調器３１の一方の相に第２の変調用信号ｍ２として与える正弦波、三角波、矩形波、ＰＲＢＳ制御信号およびホワイトノイズのいずれか１つの直流平均値またはそれらのうち少なくとも２種類を重ね合わせた合成波の直流平均値は零またはそれに十分近いことが必要である。

すなわち、この場合、直流分が大きいと、その直流分の影響を受けて、変調信号波形と実際に付与されるジッタによる位相偏移が対応しなくなるからである。

（第１０の実施形態）
図１６は、第１０の実施形態として上記した第１乃至第９の各実施形態のいずれかのジッタ発生装置２０を用いたデバイス試験システム６０の構成を示している。

このデバイス試験システム６０は、ジッタ発生装置２０、パルスパターン発生装置６１、誤り検出装置６２によって構成されている。

ジッタ発生装置２０は、ジッタが付与された信号Ｓｊ（Ｓ５、Ｓ７またはＳ８のいずれか）を出力する。

パルスパターン発生装置６１は、信号Ｓｊを内部クロック信号として受けて、Ｓｊに基づいて位相変調された所望のパターンのデジタル信号列を発生する。

測定対象物１０は、パルスパターン発生装置６１からのデジタル信号列を受けて、測定信号を出力する。

誤り検出装置６２は、測定対象物１０からの測定信号を受けて、測定信号のビット誤りを検出する。

なお、第６の実施形態によるデバイス試験システム６０では、パルスパターン発生装置６１から出力される電気のデジタル信号列を測定対象物１０に直接入力するようにしている。

しかるに、図１６で点線で示しているように、電気のデジタル信号列を光強度変調器６５に入力させることにより、光強度変調器６５に入射される光に電気のデジタル信号列の情報を載せて（光強度変調して）、生成された光強度変調信号を測定対象物１０に入力させる構成であってもよい。

その場合には、誤り検出装置６２の前に光電変換器（フォトダイオード等）６６を配置して、測定対象物１０から出力される光の信号を電気の信号（測定信号に対応）に変換した後、誤り検出装置６２に入力する必要がある。

本発明によるジッタ発生装置およびそれを用いるデバイス試験システムならびにジッタ発生方法は、データ伝送システムに対する測定項目としてのデータ信号の位相揺らぎ（ジッタ）に対して、どの程度耐えられるかを測定するジッタ耐力測定に適用することができる。

Claims (15)

1. 電圧制御発振手段と、
   前記電圧制御発振手段から出力される信号の周波数を所定の分周比で分周する分周手段と、
   一方の端子に前記分周手段からの出力が入力され、他方の端子に基準クロック信号が入力され、前記分周手段からの出力と前記基準クロック信号との位相を比較してその位相差に応じた信号を出力する位相比較手段と、
   前記位相比較手段からの出力信号より所定周波数成分を除去するフィルタ手段と、
   外部から供給される第１の変調信号が印加されることにより、前記フィルタ手段を通過した信号に該第１の変調信号の振幅に応じた所定のジッタを付加して出力するとともに、前記ジッタが付加された出力信号により前記電圧制御発振手段から出力される信号の周波数を制御するジッタ付加手段と、
   前記ジッタ付加手段で付加される前記所定のジッタを変動させるために、前記第１の変調信号が印加されることにより、該第１の変調信号の振幅に応じて、前記分周手段の分周比を変動させる分周比変動手段と、
   を備える位相同期ループ（ＰＬＬ）に位相変調をかける構成のジッタ発生装置であって、
   第１の変調信号にレベル制御を施して前記ジッタ付加手段に印加する第１のレベル制御手段と、
   前記変調信号にレベル制御を施して前記分周比変動手段に印加する第２のレベル制御手段と、
   前記ジッタ発生装置で発生すべき所望のジッタに関するパラメータを設定するパラメータ設定手段と、
   ローカル信号入力端子と、２つの変調信号入力端子とを有し、前記２つの変調信号入力端子への入力状態に応じて、前記ローカル信号入力端子に入力される前記電圧制御発振手段から前記ジッタが付加されて出力されるローカル信号を通過させるとともに、前記ローカル信号入力端子に入力される前記電圧制御発振手段から前記ジッタが付加されないで出力される無変調のローカル信号に第２の変調信号に基づいて直交変調をかけて出力する直交変調器と、
   前記直交変調器からの出力信号の振幅を一定に制限する振幅制限手段と、
   前記直交変調器の前記２つの変調信号入力端子への入力状態を前記２つの変調信号入力端子の一方に０が入力されるとともに、他方に０以外の固定値が入力される第１の状態と、前記２つの変調信号入力端子の少なくとも一方に前記第２の変調信号が入力される前記第２の状態とに切り換え可能な切換手段と、
   前記パラメータ設定手段によって設定されたパラメータに基づいた前記所望のジッタが付加された信号が最終的に前記振幅制限手段から出力されるように前記ＰＬＬに位相変調をかける構成のジッタ発生装置を制御するとともに、前記切換手段を前記第１の状態または第２の状態とに切り換え制御することにより、前記切換手段が前記第１の状態に切り換えられた場合には前記第１の変調信号の振幅が前記パラメータ設定手段によって設定されたパラメータに適合する前記所望のジッタが前記電圧制御発振手段からの出力信号に付加された前記ローカル信号が前記直交変調器を通過して前記振幅制限手段に入力されるように前記第１のレベル制御手段および前記第２のレベル制御手段をそれぞれ制御し、前記切換手段が前記第２の状態に切り換えられた場合には、前記電圧制御発振手段からの出力信号にジッタが付加されないで前記直交変調器に入力される前記無変調のローカル信号に前記第２の変調信号に基づいて直交変調をかけた出力が前記振幅制限手段に入力されるように前記第１のレベル制御手段および前記第２のレベル制御手段をそれぞれ制御する制御部と、
   をさらに備えたことを特徴とするジッタ発生装置。
2. 前記電圧制御発振手段と前記直交変調器との間に、出力周波数が前記パラメータ設定手段によって設定されたパラメータに適合するように前記制御部によって制御される、周波数変換手段を挿入したことを特徴とする請求項１に記載のジッタ発生装置。
3. 前記周波数変換手段はＰＬＬ構成を含むことを特徴とする請求項２に記載のジッタ発生装置。
4. 前記直交変調器の前記２つの変調信号入力端子の一方に前記第２の変調信号が入力される前記第２の状態において、前記２つの変調信号入力端子の他方に直流信号を入力することを特徴とする請求項１に記載のジッタ発生装置。
5. 前記第１の変調信号として使用する第１の変調信号発生手段を備えることを特徴とする請求項１に記載のジッタ発生装置。
6. 前記第１の変調信号発生手段は、前記第１の変調信号の周波数が前記パラメータ設定手段によって設定されたパラメータに適合するように前記制御部によって制御される、ダイレクトデジタルシンセサイザ（ＤＤＳ）構成の変調用信号発生器であることを特徴とする請求項５に記載のジッタ発生装置。
7. 前記第２の変調信号として使用する変調信号発生手段を備えることを特徴とする請求項１に記載のジッタ発生装置。
8. 前記変調信号発生手段は、正弦波信号発生器、三角波信号発生器、矩形波信号発生器、疑似ランダムパターン（ＰＲＢＳ）制御信号発生器およびホワイトノイズ発生器のいずれか１つまたはそれらのうち少なくとも２種類を重ね合わせた合成波信号を発生する手段を含むことを特徴とする請求項７に記載のジッタ発生装置。
9. 前記直交変調器は、第３の状態で前記ローカル信号入力端子に前記電圧制御発振手段から入力されるローカル信号に前記２つの変調信号入力端子の一方および他方に任意波形発生器から出力される２相の任意波形信号に基づいて直交変調をかけて前記パラメータ設定手段によって設定されたパラメータに基づいた前記所望のジッタが付加された信号として出力し、
   前記切換手段は、前記２つの変調信号入力端子の一方および他方に前記任意波形発生器から前記２相の任意波形信号が入力される前記第３の状態に切り換え可能であり、
   前記制御部は、前記パラメータ設定手段によって設定されたパラメータに基づき前記切換手段を前記第３の状態とに切り換え制御することにより、前記切換手段が前記第３の状態に切り換えられた場合には、前記電圧制御発振手段からの出力信号にジッタが付加されないように前記第１のレベル制御手段および前記第２のレベル制御手段をそれぞれ制御することを特徴とする請求項１に記載のジッタ発生装置。
10. ローカル信号入力端子と、２つの変調信号入力端子とを有し、前記ローカル信号入力端子に前記電圧制御発振手段から入力されるローカル信号に前記２つの変調信号入力端子の一方および他方に任意波形発生器から出力される２相の任意波形信号に基づいて直交変調をかけて前記パラメータ設定手段によって設定されたパラメータに基づいたジッタが付加された信号として出力する第２の直交変調器と、
    前記第１および第２の状態で、前記振幅制限手段からの出力信号を出力し、前記第３の状態で、前記第２の直交変調器からの出力信号を出力するように切り換える第２の切換手段とをさらに備え、
    前記制御部は、前記パラメータ設定手段によって設定されたパラメータに基づき前記第２の切換手段を前記第３の状態に切り換え制御することにより、前記第２の切換手段が前記第３の状態に切り換えられた場合には、前記電圧制御発振手段からの出力信号にジッタが付加されないように前記第１のレベル制御手段および前記第２のレベル制御手段をそれぞれ制御することを特徴とする請求項１に記載のジッタ発生装置。
11. 上限、下限のジッタ周波数と上限、下限のジッタ振幅とにより規定されたジッタマスクの範囲内のジッタが付与された信号を発生するジッタ発生方法であって、
    前記ジッタマスクの範囲内で、ジッタ周波数が、前記下限周波数から前記上限周波数より低い周波数までの範囲で、且つジッタ振幅が基準以上となる第１のジッタ領域のジッタが付与された信号を発生する第１のジッタ発生部を準備する段階と、
    前記ジッタマスクの範囲内で、ジッタ周波数が、前記上限周波数から前記下限周波数までの範囲で、且つジッタ振幅が前記基準以下となる前記第１のジッタ領域と重ならない第２のジッタ領域のジッタが付与された信号を発生する第２のジッタ発生部を準備する段階と、
    前記ジッタマスクの範囲内で発生すべき所望のジッタに関するパラメータを設定するパラメータ設定手段を準備する段階とを備え、
    前記第１のジッタ発生部は、前記パラメータ設定手段によって設定されたパラメータに基づいて該第１のジッタ発生部が前記第１のジッタ領域のジッタが付与された信号を発生する際に、第１の変調用信号により位相変調が可能なＰＬＬ回路によりジッタが付与された信号を生成し、前記第２のジッタ発生部が前記第２のジッタ領域のジッタが付与された信号を発生する際にジッタが付与されない無変調状態の信号を生成し、
    前記第２のジッタ発生部は、前記パラメータ設定手段によって設定されたパラメータに基づいて前記第２のジッタ領域のジッタが付与された信号を発生する際に、前記第１のジッタ発生部の前記ＰＬＬ回路により生成されるジッタが付与されない無変調状態の信号に対して直交変調をかける直交変調手段を用いることを特徴とするジッタ発生方法。
12. 前記第２のジッタ発生部を準備する段階は、
    交流の変調用信号と所定電圧の直流信号とを発生する変調用信号発生手段を準備する段階と、
    前記変調用信号が一方の相に入力され、前記直流信号が他方の相に入力されることにより、入力信号を直交変調する前記直交変調手段を準備する段階と、
    前記直交変調手段の出力信号に対して振幅制限処理を行い、前記変調用信号に基づいて位相が変調された変調信号を出力する振幅制限手段を準備する段階とを備えることを特徴とする請求項１１に記載のジッタ発生方法。
13. 前記ジッタマスクの範囲内で、ジッタ周波数が前記上限周波数より低い周波数未満でジッタ振幅が前記基準以下で下限値以上の領域を前記第１のジッタ領域に含めることを特徴とする請求項１１に記載のジッタ発生方法。
14. 前記ジッタマスクの範囲内で、ジッタ周波数が前記上限周波数より低い第１の周波数から該第１の周波数よりも高く且つ前記上限周波数より低い周波数までの範囲を第３のジッタ領域とし、該第３のジッタ領域についてのジッタが付与された信号を発生する第３のジッタ発生部を準備する段階とをさらに備えることを特徴とする請求項１１に記載のジッタ発生方法。
15. 前記第１乃至第１０の態様のいずれかに従うジッタ発生装置を用いるデバイス試験システムであって、
    前記ジッタ発生装置から出力された信号をクロック信号として受け、該クロック信号に基づいて位相が変調された所望パターンのデジタル信号列を発生するパルスパターン発生装置と、
    前記パルスパターン発生装置によって発生された前記デジタル信号列を受けた測定対象物が出力するデジタル信号列のビット誤りを検出するビット誤り検出装置とを備えたことを特徴とするデバイス試験システム。

Images