KR101610625B1 - 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법 - Google Patents

물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법 Download PDF

Info

Publication number
KR101610625B1
KR101610625B1 KR1020150040451A KR20150040451A KR101610625B1 KR 101610625 B1 KR101610625 B1 KR 101610625B1 KR 1020150040451 A KR1020150040451 A KR 1020150040451A KR 20150040451 A KR20150040451 A KR 20150040451A KR 101610625 B1 KR101610625 B1 KR 101610625B1
Authority
KR
South Korea
Prior art keywords
jitter
signal
locked loop
phase locked
phase
Prior art date
Application number
KR1020150040451A
Other languages
English (en)
Inventor
김현민
홍석희
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020150040451A priority Critical patent/KR101610625B1/ko
Application granted granted Critical
Publication of KR101610625B1 publication Critical patent/KR101610625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법에 관한 것으로서, 보다 바람직하게는 외부로부터 입력받은 기준 입력 신호에 대하여 내부에 구비된 전압제어 발진기를 통해 출력된 출력 신호로부터 분주된 신호의 위상을 동기화시키는 위상 동기 회로; 상기 위상 동기 회로의 댐핑 계수, 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어하는 제어부; 및 상기 제어부로부터 특성이 제어된 상기 지터에 대응하는 응답 신호를 출력하는 응답신호추출회로;를 포함한다.
이러한 구성에 의해, 본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법은 고속으로 동작하는 컴퓨터 시스템 또는 고속의 데이터 전송을 위한 통신 시스템에서 자연스럽게 발생되는 지터를 물리적 복제 방지 기능으로 이용함으로써, 물리적 복제 기능을 구현하기 위한 별도의 신호 생성을 위한 소자를 구현하기 위해 추가 비용이 발생하는 것을 방지할 수 있는 효과가 있다.

Description

물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법{Authentication system and method for device using physically unclonable function}
본 발명은 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법에 관한 것으로, 특히 위상 동기 회로로부터 발생되는 지터를 이용하여 물리적 랜덤한 특성 및 복제 불가능한 특성을 통해 디지털 기기에 대한 기기 인증 및 사용자 인증을 수행할 수 있는 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법에 관한 것이다.
최근 들어, 각종 전자 기기들이 고급화되어 널리 보급됨에 따라, 이러한 전자기기에 대한 인증 방법의 여러 연구가 이루어지고 있다. 특히 이러한 인증 방법 중 하나로서, 물리적 복제 방지 기능에 대한 사용이 점차 증가하고 있다. 이와 같이 사용되는 물리적 복제 방지 기능(PUF, Physically Unclonable Function)이란, 모든 반도체 제품에 존재하는 고유의 지문을 이용하여 암호키를 생성하거나 보호함으로써, 개별 반도체 칩의 데이터 도난 및 설계 유출을 방지하는 기술을 말한다.
이러한 물리적 복제 방지 기능은 물리적으로 랜덤한 특성과 복제 불가능한 특성을 이용하여 현재 주로 안전한 키 스토리지(key storage)와 객체 인증(ID authentication)에 주로 사용되고 있다. 특히, 소프트웨어적으로 생성된 함수를 이용하여 랜덤한 시드(seed)를 추출해 내는 것이 아니라, 물리적으로 칩이나 장비가 제작(manufacturing)될 때 각각의 칩과 장비가 동일하게 제작될 수 밖에 없는 물리적인 특성을 이용하여 진성 랜덤(true random)한 시드(seed)값을 추출한다. 이와 같이 추출한 시드값은 사용자 고유의 값으로 이용하여 객체 인증에 사용할 수 있을 뿐만 아니라, 진성 랜덤한 값이기 때문에 복제 불가능한 칩이나 장비에 적용할 수 있는 코드를 생성하는데 이용할 수 있다.
또한, 고속으로 동작하는 컴퓨터 시스템 또는 고속의 데이터 전송을 위한 통신 시스템의 위상 동기 회로(PLL, Phase-Locked Loop)에서 발생한 지터는 시스템 성능의 근본적인 제한 요소가 되고 있다. 즉, 데이터를 전송하는 도중에, 클럭 및 데이터 복원 회로의 출력 신호에서 발생하는 지터는 데이터 손실을 유발하는 원인이 될 수 있으며, 고속 컴퓨터 시스템에서의 클럭 스큐는 에러를 피하기 위해 컴퓨터의 동작 속도를 늦추는 원인이 된다. 더불어, 시스템의 특성상 발생하는 기생 성분 등에 의해 전원 전압에 잡음이 유입되어 발생되는 지터는 전반적인 시스템 성능에 영향을 미칠 정도로 심각한 문제점을 야기시켰다.
KR 10-2014-0059485호 (PUF를 이용한 기기 인증 장치 및 방법, 숭실대학교 산학협력단) 2014.05.16.
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명은 전자 기기에서 사용되는 위상 동기 회로로부터 발생되는 지터의 특성을 물리적 복제 방지 기능으로서 이용하여 추가 비용없이도 용이하게 기기 인증을 수행할 수 있는 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법을 제공하고자 한다.
위와 같은 과제를 해결하기 위한 본 발명의 한 실시 예에 따른 물리적 복제 방지 기능을 이용한 기기 인증 시스템은 외부로부터 입력받은 기준 입력 신호에 대하여 내부에 구비된 전압제어 발진기를 통해 출력된 출력 신호로부터 분주된 신호의 위상을 동기시키는 위상 동기 회로; 상기 위상 동기 회로의 댐핑 계수, 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어하는 제어부; 및 상기 제어부로부터 특성이 제어된 상기 지터에 대응하는 응답 신호를 출력하는 응답신호추출회로;를 포함한다.
보다 바람직하게는 외부로부터 기준 입력 신호 및 주파수 분주기로부터 분주된 신호를 각각 입력받아 상호 비교하여 에러 신호를 생성하는 위상주파수 검출기; 상기 에러신호에 기초하여 전류량이 조절된 신호를 생성하는 전하 펌프; 상기 전하 펌프의 신호에 따라 충방전되고, 상기 전압제어 발진기를 제어하여 상기 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되도록 하는 루프 필터; 발진신호를 생성하는 전압제어 발진기; 및 상기 발진신호의 주파수에 1/N배(이때, N은 자연수)에 해당하는 주파수를 분주하여 출력하는 주파수 분주기;를 포함하는 위상 동기 회로를 포함할 수 있다.
특히, 상기 루프 필터의 저항값 또는 커패시터값을 조절하여 상기 전압제어 발진기의 전원 전압 신호가 변동됨에 따라 지터의 특성을 증가시키는 제어부를 포함할 수 있다.
특히, 상기 위상 동기 회로로 입력되는 전원 전압 신호의 잡음 크기 및 주파수를 조절하여 지터의 특성을 증가시키는 것을 더 포함하는 제어부를 포함할 수 있다.
특히, 내부에 비교기를 포함하여 1 비트 응답신호를 추출하는 응답신호 추출회로를 포함할 수 있다.
보다 바람직하게는 상기 위상 동기 회로로부터 발생된 상기 지터에 의한 신호의 에러 현상을 보상하도록 에러보상회로를 더 포함하는 응답신호 추출회로를 포함할 수 있다.
위와 같은 과제를 해결하기 위한 본 발명의 한 실시 예에 따른 물리적 복제 방지 기능을 이용한 기기 인증 방법은 위상 동기 회로가 외부로부터 입력받은 기준 입력 신호에 대하여 내부에 구비된 전압 제어 발진기를 통해 출력된 출력 신호로부터 분주된 신호의 위상을 동기시키는 단계; 제어부가 상기 위상 동기 회로의 댐핑 계수 또는 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어하는 단계; 및 응답신호 추출회로가 특성이 제어된 상기 지터를 입력받고, 입력받은 지터에 대응하는 응답신호를 출력하는 단계;를 포함한다.
보다 바람직하게는 상기 위상 동기 회로 내 구성되는 루프 필터의 저항값 또는 커패시터값을 조절하여 상기 위상 동기 회로 내 구성되는 전압 제어 발진기의 전원 전압 신호가 변동됨에 따라 상기 위상 동기 회로로부터 발생되는 지터의 특성을 증가시키는 제어부가 상기 위상 동기 회로의 댐핑 계수 또는 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어하는 단계를 포함할 수 있다.
보다 바람직하게는 상기 위상 동기 회로로 입력되는 전원 전압 신호의 잡음 크기 및 주파수를 조절하여 지터의 특성을 증가시키는 것을 더 포함하는 제어부가 상기 위상 동기 회로의 댐핑 계수 또는 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어하는 단계를 포함할 수 있다.
본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법은 고속으로 동작하는 컴퓨터 시스템 또는 고속의 데이터 전송을 위한 통신 시스템에서 자연스럽게 발생되는 지터를 물리적 복제 방지 기능으로 이용함으로써, 물리적 복제 기능을 구현하기 위한 별도의 신호 생성을 위한 소자를 구현하기 위해 추가 비용이 발생하는 것을 방지할 수 있는 효과가 있다.
또한 본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법은 지터가 어느 시점에서 어느 정도로 발생하는지 예측 불가능할 정도로 매우 랜덤하게 발생하기 때문에, 상기 지터를 물리적 복제 방지 기능으로 이용하더라도 해커 또는 외부인에 의해 지터를 이용한 키가 복제되는 것을 방지할 수 있어, 보안의 신뢰성을 향상시킬 수 있는 효과가 있다.
더불어, 본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법은 기존의 전자 기기의 운용에 영향을 미치지 않기 때문에 효율적으로 상기 전자 기기의 인증을 수행할 수 있는 효과가 있다.
이와 더불어, 본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법은 이전에 설계된 디지털 회로를 이용하여 구현할 수 있으므로, 자원 낭비가 발생하는 것을 방지할 수 있는 효과가 있다.
도 1은 지터를 나타낸 그래프이다.
도 2는 누화 현상에 의한 지터 발생 과정을 나타낸 도면이다.
도 3은 전자기적 간섭에 의한 지터 발생 과정을 나타낸 도면이다.
도 4는 동시 전환 출력에 의한 지터 발생 과정을 나타낸 도면이다.
도 5는 본 발명의 일 실시 예에 따른 물리적 복제 방지 기능을 이용한 기기 인증 시스템의 블록도이다.
도 6은 위상 동기 회로의 블록도이다.
도 7은 위상 동기 회로에서의 지터 특성을 나타낸 그래프이다.
도 8은 본 발명의 다른 실시 예에 따른 물리적 복제 방지 기능을 이용한 기기 인증 방법의 순서도이다.
이하, 본 발명을 바람직한 실시 예와 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시 예에 한정되는 것은 아니다.
먼저 본 발명에 대하여 자세히 설명하기에 앞서, 본 발명에서 이용하는 물리적 복제 방지 기능에 대하여 자세히 설명하도록 한다.
물리적 복제 방지 기능의 연구 시, 랜덤한 특성을 추출하기 위해, 추가적으로 많은 실험 장비들이 이용됨에 따라 학교의 연구실과 같은 소규모 연구그룹에서는 랜덤한 특성 추출에 어려우므로, 대규모 자본과 시설 투자가 이루어지는 큰 규모의 기업에서만 물리적 복제 방지 기능에 대한 연구 및 개발이 이루어졌다.
하지만 임베디드 물리적 복제 방지 기능 기술이 소개되어, 임베디드 물리적 복제 방지 기능 기술에 대한 후속 연구가 진행되고 있다.
임베디드 물리적 복제 방지 기능은 크게 메모리 기반의 물리적 복제 방지 기능과 딜레이 기반의 물리적 복제 방지 기능으로 나누어진다.
메모리 기반의 물리적 복제 방지 기능은 현재 개발되어 사용되고 있는 메모리에서 물리적 복제 방지 기능의 주요 특성을 만족하는 부분만을 추출하여 물리적 복제 방지 기능으로 이용한 것이고, 딜레이 기반의 물리적 복제 방지 기능은 하드웨어의 물리적 특성을 통해서 발생할 수 있는 딜레이 특성을 물리적 복제 방지 기능으로 이용한 것으로, 가장 대표적인 아비터 물리적 복제 방지 기능 (Arbiter PUF)과 링 오실레이터 물리적 복제 방지 기능(Ring Oscillator PUF)이 있다.
특히, 메모리 기반의 물리적 복제 방지 기능은 대표적으로 SRAM 메모리 기반의 물리적 복제 방지 기능이 있다. 상기 SRAM 메모리 기반의 물리적 복제 방지 기능은 SRAM 메모리가 초기 상태에서의 불안정한 초기값을 이용한 물리적 복제 방지 기능이다. 이러한 SRAM 메모리 기반의 물리적 복제 방지 기능을 구현하기 위해, 추가적인 작업없이 기존의 메모리 프리미티브(primitive)를 그대로 사용하여 물리적 복제 방지 기능을 구현한다는 점에서 다른 물리적 복제 방지 기능들 보다 생성하기 쉽고, 현실적으로 사용가능한 실용적인 물리적 복제 방지 기능이다. 이때, SRAM 메모리의 초기값의 랜덤성(Randomness)은 메모리의 제조단계에서 제작 시 모든 메모리들을 동일한 제작 조건하에서 동일한 제작 방식으로 제작하기 어려우므로, 물리적 복제 방지 기능 특성을 충분히 만족하는 SRAM 기반의 물리적 복제 방지 기능을 쉽게 만들어 낼 수 있는 장점이 있다.
또한, 아비터 물리적 복제 방지 기능(Arbiter PUF)은 신호의 경쟁 조건(race condition)을 이용하여 신호 도착의 우선순위를 판단하는 아비터 물리적 복제 방지 기능이 마지막에 판단하여 물리적 복제 방지 기능의 출력(response)를 만들어 낸다. 이때, 신호의 경쟁 조건을 만들어 내기 위하여 다양한 입력신호들(challenge)을 이용하고, 상기 입력신호들의 랜덤한 입력 또한 아비터 물리적 복제 방지 기능의 랜덤한 출력 값을 형성하는데 중요한 요소로 작용한다. 상기 아비터 물리적 복제 방지 기능을 형성하는데 신호의 경쟁조건이 보다 명확하게 드러나기 위해, RS-latch와 같은 다양한 모듈들이 개발되고 있으며, 마지막에 신호의 우선순위를 판단하는 아비터에 대한 다양한 연구 및 개발도 이루어지고 있다.
또한, 링 오실레이터 물리적 복제 방지 기능(Ring Oscillator PUF)은 링 오실레이터를 연결하여 발생하는 주파수의 변화를 비교하여 랜덤한 출력값을 생성하는 물리적 복제 방지 기능이다. 상기 링 오실레이터 물리적 복제 방지 기능의 경우도 다양한 링 오실레이터 체인을 구성하는 방법에 대하여 많은 연구가 진행되고 있으며, 각각의 링 오실레이터 체인에 대하여 비교하여 출력(response)값을 생성하는 비교기에 대한 연구도 다양하게 진행되고 있다.
이러한 물리적 복제 방지 기능을 설계하기 위해 지터를 이용하는데 이하에서는 지터의 발생 원인과 특성에 대하여 자세히 설명하도록 한다.
도 1은 지터를 나타낸 그래프이다.
도 1에 도시된 바와 같이, 지터(Jitter)는 디지털 신호의 위상 변동을 나타내는 것으로서, ITU-T 권고 G.701에서는 이상적인 시간 위치에서 어떤 디지털 신호의 유의 순간의 간기적이고 누적되지 않은 변동으로 정의하고 있다. 이때, 유의 순간이란, 펄스의 중간 지점이나 펄스의 상승지점 등과 같은 임의의 고정점을 말한다.
이러한 지터는 진폭과 주파수를 갖는 단기적인 위상 변동을 나타내고 장기적인 관점에서의 위상 변동은 원더(Wander)라고 하며, 보통 10Hz 미만의 주파수를 갖는다. 이러한 지터와 원더는 시간축에서의 디지털 신호의 변동을 나타내며, 위상 잡음(phase noise)란, 주파수 축에서 디지털 신호의 변동을 나타낸다.
이러한 지터는 주로 케이블의 누화나 산란, 중계기의 열화, 변조 잡음, 발진기의 위상 잡음 등이 원인이 되어 발생하며, 원더는 전송매체 주변의 온도변화에 기인한 순환적 지연 특성의 변동으로 인하여 발생하는 것으로 알려져 있다.
즉, 디지털 기기 내 사용되는 디지털 전자회로에서 기준 클럭의 순간적이고 점진적인 위상변화가 발생함에 따라, 지터는 디지털 전자회로에서는 필수 불가결하게 발생한다.
이러한 지터는 가우시안 분포로 정의되는지 여부를 통해 확정적 지터와 랜덤 지터로 구분할 수 있다. 또한, 지터를 정량화하는 방식에 따라 장기 지터(Long-term jitter)와 단기 지터(Short-term Jitter), 사이클 지터(Cycle Jitter)와 사이클 대 사이클 지터(cycle-to-cycle Jitter) 등으로 구분할 수 있다.
이와 같이 구분되는 확정적 지터와 랜덤 지터의 차이를 살펴보면 다음과 같다. 확정적 지터란, 가우시안 확률 분포를 갖지 않는 지터를 나타내며, 그 값은 peak-to-peak 값으로 나타낼 수 있다. 이러한 확정적 지터는 심볼간 간섭현상(ISI, inter-symbol interference), 데이터 종속(data dependent) 지터, 듀티 사이클 왜곡(duty cycle distortion), BUJ(bounded-uncorrelated jitter)로 분류할 수 있다.
특히, 상기 심볼간 간섭현상은 비트 전송률이 증가함에 따라 비트 천이에 관련된 주파수 성분의 일부가 지연되고 뒤에 오는 비트와 관련된 주파수 성분을 간섭하게 되는 현상을 나타낸다.
데이터 종속 지터는 데이터의 천이 패턴이 '1010101010 …'와 같은 클럭 형태에서 '111110011110011 …'와 같은 클럭형태가 아닌 패턴으로 바뀔 때 발생하는 지터를 말한다.
또한, 듀티 사이클 왜곡은 비트 시퀀스에서 '1'을 나타내는 펄스의 폭과 '0'을 나타내는 펄스의 폭간의 차이로 인해 발생하는 지터를 나타낸다.
마지막으로 BUJ는 테스트 상의 신호에서 데이터가 아닌 다른 이외의 요소들로 인해 발생하는 지터이다.
이와 같이 상술한 확정적 지터의 발생 원인은 누화(crosstalk), 전자기적인 간섭(Electro-Magnetic Interference: EMI), 동시 전환 출력(Simultaneous Switching Outputs: SSO)와 잡음을 갖는 기준면(Noisy Reference Plane) 등으로 분류할 수 있다.
먼저, 누화로 인한 확정적 지터를 살펴보면, 누화(Crosstal)란, 회로의 기판상의 트레이스(trace) 사이에서나 케이블에서 두 개의 인접한 와이어간에 발생하는 것으로, 하나의 트레이스나 와이어에 흐르는 전류로 인해 발생한 자기장이 다른 인접한 트레이스나 와이어에 영향을 미쳐, 인접한 트레이스나 와이어에 전류를 유도하는 현상을 나타낸다.
도 2는 누화 현상에 의한 지터 발생 과정을 나타낸 도면이다.
도 2에 도시된 바와 같이, 라인 1에서는 드라이버를 통해 전류가 흐르고, 이에 따라 자기장이 발생하며 라인 1과 라인 2 사이의 상호 인덕턴스와 상호 커패시턴스에 의해 라인 2에도 전류가 흐르는 것을 알 수 있다. 이때, 상기 라인 2에 유도된 전류는 두 개의 방향으로 흐를 수 있는데, 상기 라인 1에서 전류가 흘러왔던 쪽으로 전류가 유도되면 Near-and Crosstalk 이라고 하고, 반대로 흐르는 유도 전류로 인해 발생한 누화를 Far-and Crosstalk 이라고 한다. 도 2에서는 Near-and Crosstalk를 유발하는 전류를 Inear로 정의하고, Far-and Crosstalk를 유발하는 전류를 Ifar로 정의한다.
이와 같이, 라인 2 에 유도된 두 방향의 전류로 인해, 라인 2의 전위(potential)가 변할 수 있고, 이런 전위의 변동이 라인 2에서의 지터를 유발한다.
더불어, 확정적 지터를 유발하는 두 번째 원인은 바로 전자기적 간섭(EMI)이다. 전자기적 간섭이란, 도 3에 도시된 바와 같이, 전원 전압의 스위칭이나 교류 전원, RF 신호 소스 등에 의해 형성된 자기장이 인접한 와이어에 영향을 미쳐서 전류를 유도하는 현상을 말한다. 이러한 전자기적 간섭 현상은 형성된 자기장에 의해 인접한 와이어에 전류가 흐르고, 이러한 전류로 인해 지터가 발생한다는 점에서 누화와 비슷하다고 할 수 있다.
또한, 확정적 지터를 유발하는 세 번째 원인인 동시 전환 출력(simultaneous switching outputs)이란, 도 4에 도시된 바와 같이 동시에 여러 개의 출력 핀이 같은 상태로 전환되면, 전원전압과 접지전압간 전류의 스파이크(spike) 현상이 발생하고, 이러한 전류의 스파이크 현상이 트랜지스터의 문턱 전압을 변화시키는 현상을 말한다. 이때, 상기 문턱 전압의 변화로 인해 펄스의 슬루율(Slew Rate)이 변화한다. 상기 슬루율의 변화는 신호가 '0'에서 '1'로 상승하거나, '1'에서 '0'으로 하강하는 시간의 변화를 나타내므로, 결국 지터를 유발한다.
또한, 전원전압 또는 접지전압과 같은 기준면에 잡음이 생기면, 기준면에 영향을 받는 하부 회로들의 문턱 전압이 변화하고, 이러한 문턱 전압의 변화가 신호의 슬루율을 변화시킨다. 따라서, 잡음이 생긴 기준면(noisy reference plane)도 확정적 지터를 유발하는 원인이 된다.
또한 대부분의 물리학적 현상과 마찬가지로, 전기적인 신호에서 나타나는 에지의 편차(deviation)는 어느 정도의 랜덤한 경향을 갖는다. 이에 따라, 확정적 지터와 달리, 랜덤 지터는 가우시안 확률 밀도 함수로 모델링을 하며, 그 크기가 시간에 따라 증가하므로, RMS(Root Mean Square) 값으로 나타낸다. 이러한 랜덤 지터는 반도체의 수정 구조에서 나타나는 열 진동, 공정상의 변칙성, 도체를 구성하는 원자에서의 열 진동, 그리고 복사 현상 같은 여러 원인들로 인하여 발생한다.
이러한 특성을 갖는 지터를 이용하여 물리적 복제 방지 기능을 구현하여 기기 인증을 수행하는 본 발명에 대하여 자세히 살펴보도록 한다.
도 5는 본 발명의 일 실시 예에 따른 물리적 복제 방지 기능을 이용한 기기 인증 시스템의 블록도이다.
도 5에 도시된 바와 같이, 본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템(100)은 위상 동기 회로(120), 제어부(140), 응답신호 추출회로(160)를 포함한다.
위상 동기 회로(120)는 외부로부터 입력 받은 기준 입력 신호에 대하여 내부에 구비된 전압제어 발진기(VCO, Voltage Controlled Oscillator)를 통해 출력된 출력 신호로부터 분주된 신호의 위상을 동기화시킨다. 이러한 위상 동기 회로(120)는 도 6에 도시된 바와 같이, 위상주파수 검출기(110), 전하펌프(130), 루프 필터(150), 전압제어 발진기(170), 및 주파수 분주기(190)를 포함한다.
위상주파수 검출기(110)는 외부로부터 기준 입력 신호 및 상기 주파수 분주기(190)로부터 분주된 신호를 각각 입력받아 상호 비교하여 에러 신호를 생성하여 출력한다.
전하펌프(130, Charge Pump)는 상기 에러신호를 입력받고, 이에 기초하여 전류량이 조절된 신호를 생성한 후, 출력한다.
루프 필터(150)는 상기 전하 펌프의(130) 신호에 따라 충방전되고, 상기 전압제어 발진기(170)를 제어하여 상기 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되도록 한다.
전압제어 발진기(170)는 상기 루프 필터를 통해 제어된 신호에 따라 원하는 발진 주파수를 갖는 발진신호를 생성하여 출력한다.
주파수 분주기(190)는 상기 발진신호의 주파수에 1/N배(이때, N은 자연수)에 해당하는 주파수를 분주하여 출력한다.
이러한 위상 동기 회로 중에서도 지터에 영향을 미치는 주요 구성요소는 전압제어 발진기와, 입력 기준 신호이다.
특히, 상기 위상 동기 회로에서 발생하는 지터는 위상 동기 회로의 내부의 누설 전류나 정적 위상 오차(static phase difference) 등으로 인해 발생하는 고유의 지터와, 전원 전압의 변동 등으로 인한 외부 지터로 나눌 수 있다. 이때, 상기 고유의 지터와 외부 지터는 앞에 설명한 랜덤 지터와 확정적 지터와 각각 동일하다고 볼 수 있다.
도 7은 위상 동기 회로에서의 지터 특성을 나타낸 그래프이다.
도 7에 도시된 바와 같이, 상기 위상 동기 회로의 두 주요한 잡음원에 해당하는 입력 신호와 전압제어 발진기에서의 잡음은 플리커 잡음과 백색 잡음의 합으로 구성되는 PSD로 나타낼 수 있다.
상기 입력 기준 신호에 의한 잡음은 위상 동기 회로 자체의 전달 함수 특성상 저역 통과 특성을 가지고, 이와 반대로 전압제어 발진기는 고역 통과 특성을 가진다. 따라서, 위상 동기 회로의 루프 대역폭을 감소시키면 입력 신호에 의한 플리커 잡음의 영향을 줄일 수 있고, 반대로 루프 대역폭을 증가시키면 전압제어 발진기에 의한 플리커 잡음의 영향을 줄일 수 있지만, 본 발명에서는 지터의 특성을 증가시키는 방향으로 위상 동기 회로를 설계한다.
다시 도 5로 돌아가서, 제어부는(140)는 상기 위상 동기 회로의 댐핑 계수, 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어한다. 이러한 제어부(140)는 상기 루프 필터의 저항값 또는 커패시터값을 조절하여 상기 전압제어 발진기의 전원 전압 신호가 변동됨에 따라 지터의 특성을 증가시킬 뿐만 아니라, 상기 위상 동기 회로로 입력되는 전원 전압 신호의 잡음 크기 및 주파수를 조절하여 지터의 특성을 증가시킬 수 있다.
응답신호 추출회로(160)는 상기 제어부(140)로부터 특성이 제어된 상기 지터에 대응하는 응답 신호를 출력하는데, 내부에 비교기를 포함하여 1 비트 응답신호(Response)를 추출할 수 있다. 뿐만 아니라, 이러한 응답신호 추출회로(160)는 상기 위상 동기 회로(120)로부터 발생된 상기 지터에 의한 신호의 에러 현상을 보상하도록 에러보상회로 및 엔트로피 보정 회로를 더 포함할 수 있다.
이하에서는 도 8을 참조하여 본 발명의 다른 실시 예에 따른 물리적 복제 방지 기능을 이용한 기기 인증 방법에 대하여 자세히 살펴보도록 한다.
도 8은 본 발명의 다른 실시 예에 따른 물리적 복제 방지 기능을 이용한 기기 인증 방법의 순서도이다.
도 8에 도시된 바와 같이, 위상 동기 회로(120)가 외부로부터 기준 입력 신호를 입력받고, 전압제어 발진기로부터 출력된 발진 신호에 대하여 주파수 분주기를 통해 분주된 신호를 입력받은 후, 상기 기준 입력 신호와 상기 분주된 신호간에 위상을 동기화시킨다(S210).
이후, 제어부(140)가 상기 위상 동기 회로(120)의 댐핑 계수 또는 루프 대역폭을 조절하여 상기 위상 동기 회로(120)로부터 발생되는 지터의 특성을 제어한다(S220). 이때, 조절되는 위상 동기 회로의 댐핑 계수(Damping Coefficient)는 제어에 사용하는 평형 전동기의 제동 성능을 나타내는 계수로서, 속도와 토크 곡선을 선형으로 간주했을 때의 경사를 나타낸다.
특히, 상기 제어부(140)가 상기 위상 동기 회로 내 구성되는 루프 필터의 저항값 또는 커패시터값을 조절하여 상기 위상 동기 회로 내 구성되는 전압 제어 발진기의 전원 전압 신호가 변동됨에 따라 상기 위상 동기 회로로부터 발생되는 지터의 특성을 증가시킬 뿐만 아니라, 상기 위상 동기 회로로 입력되는 전원 전압 신호의 잡음 크기 및 주파수를 조절하여 지터의 특성을 증가시키도록 한다.
이어서, 응답신호 추출회로(160)가 상기 제어부(140)를 통해 특성이 제어된 상기 지터를 입력받고, 입력 받은 지터에 대응하는 응답신호를 출력한다(S230). 이와 같이 출력된 응답신호를 통해 기기에 대한 인증을 수행할 수 있다.
이에 따라, 기기의 인증을 위한 암호 알고리즘의 키를 생성하기 위해, 활성화 코드(Activation Code) 생성하는데 있어서, FSM을 이용한 클럭 신호(clk)의 변화(challenge)를 이용하여 물리적 복제 방지 기능의 출력값(response)을 획득할 수 있어 매우 효율적이다.
또한, 이때 사용되는 지터는 하드웨어의 물리적인 특성에 영향을 받으므로 진성 난수 생성기(true random number generator)로 활용할 수도 있고, 다양한 종류의 디지털 시스템에서도 발생되기 때문에 모든 기존의 시스템을 그대로 이용해서 구현 가능하다.
본 발명의 실시예들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플옵티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 일 실시예들의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법은 고속으로 동작하는 컴퓨터 시스템 또는 고속의 데이터 전송을 위한 통신 시스템에서 자연스럽게 발생되는 지터를 물리적 복제 방지 기능으로 이용함으로써, 물리적 복제 기능을 구현하기 위한 별도의 신호 생성을 위한 소자를 구현하기 위해 추가 비용이 발생하는 것을 방지할 수 있는 효과가 있다.
또한 본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법은 지터가 어느 시점에서 어느 정도로 발생하는지 예측 불가능할 정도로 매우 랜덤하게 발생하기 때문에, 상기 지터를 물리적 복제 방지 기능으로 이용하더라도 해커 또는 외부인에 의해 지터를 이용한 키가 복제되는 것을 방지할 수 있어, 보안의 신뢰성을 향상시킬 수 있는 효과가 있다.
더불어, 본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법은 기존의 전자 기기의 운용에 영향을 미치지 않기 때문에 효율적으로 상기 전자 기기의 인증을 수행할 수 있는 효과가 있다.
이와 더불어, 본 발명의 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법은 이전에 설계된 디지털 회로를 이용하여 구현할 수 있으므로, 자원 낭비가 발생하는 것을 방지할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시 예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허청구범위에 속하는 것은 당연하다.
120: 위상 동기 회로 140: 제어부
150: 응답신호 추출회로

Claims (10)

  1. 외부로부터 입력받은 기준 입력 신호에 대하여 내부에 구비된 전압제어 발진기를 통해 출력된 출력 신호로부터 분주된 신호의 위상을 동기시키는 위상 동기 회로;
    상기 위상 동기 회로의 댐핑 계수, 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어하는 제어부; 및
    상기 제어부로부터 특성이 제어된 상기 지터에 대응하는 응답 신호를 출력하는 응답신호추출회로;
    를 포함하되,
    상기 제어부는,
    상기 지터의 랜덤한 특성을 물리적 복제 방지 기능의 진성 난수 생성기로 이용하는 것을 특징으로 하는 물리적 복제 방지 기능을 이용한 기기 인증 시스템.
  2. 제1항에 있어서,
    상기 위상 동기 회로는
    외부로부터 기준 입력 신호 및 주파수 분주기로부터 분주된 신호를 각각 입력받아 상호 비교하여 에러 신호를 생성하는 위상주파수 검출기;
    상기 에러신호에 기초하여 전류량이 조절된 신호를 생성하는 전하 펌프;
    발진신호를 생성하는 상기 전압제어 발진기;
    상기 전하 펌프의 신호에 따라 충방전되고, 상기 전압제어 발진기를 제어하여 상기 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되도록 하는 루프 필터; 및
    상기 발진신호의 주파수에 1/N배(이때, N은 자연수)에 해당하는 주파수를 분주하여 출력하는 주파수 분주기;
    를 포함하는 것을 특징으로 하는 물리적 복제 방지 기능을 이용한 기기 인증 시스템.
  3. 제2항에 있어서,
    상기 제어부는
    상기 루프 필터의 저항값 또는 커패시터값을 조절하여 상기 전압제어 발진기의 전원 전압 신호가 변동됨에 따라 지터의 특성을 증가시키는 것을 특징으로 하는 물리적 복제 방지 기능을 이용한 기기 인증 시스템.
  4. 제3항에 있어서,
    상기 제어부는
    상기 위상 동기 회로로 입력되는 전원 전압 신호의 잡음 크기 및 주파수를 조절하여 지터의 특성을 증가시키는 것을 더 포함하는 것을 특징으로 하는 물리적 복제 방지 기능을 이용한 기기 인증 시스템.
  5. 제1항에 있어서,
    상기 응답신호 추출회로는
    내부에 비교기를 포함하여 1 비트 응답신호를 추출하는 것을 특징으로 하는 물리적 복제 방지 기능을 이용한 기기 인증 시스템.
  6. 제5항에 있어서,
    상기 응답신호 추출회로는
    상기 위상 동기 회로로부터 발생된 상기 지터에 의한 신호의 에러 현상을 보상하도록 에러보상회로를 더 포함하는 것을 특징으로 하는 물리적 복제 방지 기능을 이용한 기기 인증 시스템.
  7. 위상 동기 회로가 외부로부터 입력 받은 기준 입력 신호에 대하여 내부에 구비된 전압 제어 발진기를 통해 출력된 출력 신호로부터 분주된 신호의 위상을 동기시키는 단계;
    제어부가 상기 위상 동기 회로의 댐핑 계수 또는 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어하는 단계; 및
    응답신호 추출회로가 특성이 제어된 상기 지터를 입력받고, 입력 받은 지터에 대응하는 응답신호를 출력하는 단계;
    를 포함하되,
    상기 지터의 특성을 제어하는 단계는,
    상기 지터의 랜덤한 특성을 물리적 복제 방지 기능의 진성 난수 생성기로 이용하는 것을 특징으로 하는 물리적 복제 방지 기능을 이용한 기기 인증 방법.
  8. 제7항에 있어서,
    상기 제어부가 상기 위상 동기 회로의 댐핑 계수 또는 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어하는 단계는
    상기 위상 동기 회로 내 구성되는 루프 필터의 저항값 또는 커패시터값을 조절하여 상기 위상 동기 회로 내 구성되는 전압 제어 발진기의 전원 전압 신호가 변동됨에 따라 상기 위상 동기 회로로부터 발생되는 지터의 특성을 증가시키는 것을 특징으로 하는 물리적 복제 방지 기능을 이용한 기기 인증 방법.
  9. 제8항에 있어서,
    상기 제어부가 상기 위상 동기 회로의 댐핑 계수 또는 루프 대역폭을 조절하여 상기 위상 동기 회로로부터 발생되는 지터의 특성을 제어하는 단계는
    상기 위상 동기 회로로 입력되는 전원 전압 신호의 잡음 크기 및 주파수를 조절하여 지터의 특성을 증가시키는 것을 더 포함하는 것을 특징으로 하는 물리적 복제 방지 기능을 이용한 기기 인증 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 따른 방법을 컴퓨터로 실행하기 위한 프로그램이 기록된 컴퓨터 판독가능 기록매체.
KR1020150040451A 2015-03-24 2015-03-24 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법 KR101610625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150040451A KR101610625B1 (ko) 2015-03-24 2015-03-24 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150040451A KR101610625B1 (ko) 2015-03-24 2015-03-24 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR101610625B1 true KR101610625B1 (ko) 2016-04-08

Family

ID=55908074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150040451A KR101610625B1 (ko) 2015-03-24 2015-03-24 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101610625B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102246513B1 (ko) * 2020-02-11 2021-04-30 이화여자대학교 산학협력단 물리적 복제 방지 기능을 가진 난수 발생 장치
US11044108B1 (en) 2019-12-24 2021-06-22 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041516A1 (ja) 2007-09-28 2009-04-02 Anritsu Corporation ジッタ発生装置およびそれを用いるデバイス試験システムならびにジッタ発生方法
KR101080658B1 (ko) * 2003-04-09 2011-11-08 퀄컴 인코포레이티드 디지털 위상-동기 루프
JP2012119737A (ja) * 2010-11-29 2012-06-21 Toshiba Corp 無線通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101080658B1 (ko) * 2003-04-09 2011-11-08 퀄컴 인코포레이티드 디지털 위상-동기 루프
WO2009041516A1 (ja) 2007-09-28 2009-04-02 Anritsu Corporation ジッタ発生装置およびそれを用いるデバイス試験システムならびにジッタ発生方法
JP2012119737A (ja) * 2010-11-29 2012-06-21 Toshiba Corp 無線通信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11044108B1 (en) 2019-12-24 2021-06-22 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11652649B2 (en) 2019-12-24 2023-05-16 CERA Licensing Limited Sensor secured by physical unclonable function (PUF)
KR102246513B1 (ko) * 2020-02-11 2021-04-30 이화여자대학교 산학협력단 물리적 복제 방지 기능을 가진 난수 발생 장치

Similar Documents

Publication Publication Date Title
KR102465852B1 (ko) 클럭 생성을 위한 적응형 발진기
US6687319B1 (en) Spread spectrum clocking of digital signals
US9036755B2 (en) Circuits and methods for time-average frequency based clock data recovery
US7728631B2 (en) Phase frequency detector with pulse width control circuitry
JP2014123796A (ja) クロック・データ・リカバリ回路、データ受信装置およびデータ送受信システム
CN110324036B (zh) 时钟及数据恢复电路
KR101610625B1 (ko) 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법
Lee et al. A 2.5-10-Gb/s CMOS transceiver with alternating edge-sampling phase detection for loop characteristic stabilization
Park et al. A 4–20-Gb/s 1.87-pJ/b continuous-rate digital CDR circuit with unlimited frequency acquisition capability in 65-nm CMOS
JP2021528875A (ja) クロック及び電圧の自律セキュリティ及び機能安全のための装置
US9223541B2 (en) Method and apparatus to eliminate frequency holes in a memory I/O system
Moon et al. A 0.6-2.5-GBaud CMOS tracked 3/spl times/oversampling transceiver with dead-zone phase detection for robust clock/data recovery
US9374098B2 (en) Transmitter serializer latency trim
Kwak et al. Power-reduction technique using a single edge-tracking clock for multiphase clock and data recovery circuits
Casper Clocking wireline systems: An overview of wireline design techniques
Kim et al. A supply-noise sensitivity tracking PLL in 32 nm SOI featuring a deep trench capacitor based loop filter
KR101619693B1 (ko) 디스플레이 장치 및 그 구동 방법
JP5433432B2 (ja) 位相周波数比較器およびシリアル伝送装置
Buckwalter et al. A 10Gb/s data-dependent jitter equalizer
Beer et al. MTBF estimation in coherent clock domains
US11906581B2 (en) Hardware component and a method for implementing a camouflage of current traces generated by a digital system
US20120294336A1 (en) Fractional frequency division or multiplication using an oversampled phase rotator
Cao et al. Non‐idealities in linear CDR phase detectors
US8106687B2 (en) Spread spectrum clock system and spread spectrum clock generator
CN104601166A (zh) 一种具有启动控制功能的延时锁相环电路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 4