CN102317803A - 测试装置、测试方法和移相器 - Google Patents

测试装置、测试方法和移相器 Download PDF

Info

Publication number
CN102317803A
CN102317803A CN200980124402XA CN200980124402A CN102317803A CN 102317803 A CN102317803 A CN 102317803A CN 200980124402X A CN200980124402X A CN 200980124402XA CN 200980124402 A CN200980124402 A CN 200980124402A CN 102317803 A CN102317803 A CN 102317803A
Authority
CN
China
Prior art keywords
phase
output
regeneration time
time clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980124402XA
Other languages
English (en)
Inventor
田村贤仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN102317803A publication Critical patent/CN102317803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

提供一种减小信号的相位误差的测试装置、测试方法、及移相器。所述装置包括：基准时钟源，产生控制所述被测试设备的动作的基准时钟；再生时钟生成电路，其生成相位与所述被测试设备输出的输出数据的相位大致相等的再生时钟；数据取得部，其以基于所述再生时钟的选通信号所指示的定时取得所述输出数据的输出值；比较器，其对所述数据取得部取得的所述输出值与预设的期望值进行比较；判定部，其根据所述比较器的比较结果判定所述被测试设备的好坏；所述再生时钟生成电路具有：对所述被测试设备输出的所述输出数据的相位与所述再生时钟的相位进行比较的相位比较器；根据所述相位比较器的输出对所述基准时钟的相位进行连续移相的移相器。

Description

测试装置、测试方法和移相器
技术领域
本发明涉及测试装置、测试方法和移相器。本发明尤其涉及抑制DNL的测试装置、测试方法及移相器。并且本申请与下述日本申请相关联。对于承认通过文献参照引入的指定国，将下述申请中记载的内容通过参照方式引入本申请，作为本申请的一部分： 
专利申请2008-179165，申请日2008年7月9日。 
背景技术
下述文献1记载了在测试装置中，以基于再生时钟的选通信号追随被测试设备的输出数据的定时变动为目的，使再生时钟和输出数据同步： 
专利文献1：专利公开公报，专利申请公开2005-285160号公报。 
发明内容
发明所要解決的问题 
但是，使用PLL(Phase-locked loop)进行时钟恢复会发生以下问题。在实际使用中，需要将环路延迟控制在数十ns，PLL的有效低通滤波器的频带的极限是数MHz，会有数十ns的相位延迟。另外，由于环路延迟，定时比较器定时边缘减少，跳动公差恶化。 
另外，PLL中相位移动的范围有限，跟踪范围受到限制。当希望把相位移动到相位移动的范围以外时，需要以选通信号的周期的单位返回一度相位。因此，只在返回到规定的相位为止的时间内相位变得不稳定，PASS(合格)/FAIL(错误)也变得不确定。所以不能正确测试被测试设备。 
解決问题的手段 
为解決上述问题，本发明的第1方式中，提供一种测试被测试设备的测试装置，包括：基准时钟源，其具有基准频率，产生控制所述被测试设备的动作的基准时钟；再生时钟生成电路，其生成相位与所述被测试设备输出的输出数据的相位大致相等的再生时钟；数据取得部，其以基于所述再生时钟的选通信号指示的定时取得所述输出数据的输出值；比较器，其将所述数据取得部取得的所述输出值与预设的期望值进行比较；判定部，其根据所述比较器的比较结果判定所述被测试设备的好坏；所述再生时钟生成电路具有：将所述被测试设备输出的所述输出数据的相位与所述再生时钟的相位进行比较的相位比较器；根据所述相位比较器的输出产生使所述再生时钟的相位与所述输出数据的相位同步的控制信号的控制信号发生部；通过所述控制信号对所述基准时钟的相位进行连续移相的移相器。或者，提供一种测试被测试设备的测试装置，包括：基准时钟源，其产生控制所述被测试设备的动作的基准时钟；再生时钟生成电路，其生成相位与所述被测试设备输出的输出数据的相位大致相等的再生时钟；数据取得部，其以基于所述再生时钟的选通信号所指示的定时取得所述输出数据的输出值；比较器，其将所述数据取得部取得的所述输出值与预设的期望值进行比较；判定部，其根据所述比较器的比较结果判定所述被测试设备的好坏；所述再生时钟生成电路具有：相位比较器，其将所述被测试设备输出的所述输出数据的相位与所述再生时钟的相位进行比较；移相器，其根据所述相位比较器的输出对所述基准时钟的相位进行连续移相。 
所述控制信号发生部根据所述控制信号可产生第1控制电压及第2控制电压，所述移相器包括：将所述基准时钟的相位仅按照规定角度移相的移相器；将所述基准时钟和所述第1控制电压相乘的第1乗法器；将所述移相器的输出和所述第2控制电压相乘的第2乗法器；将所述第1乗法器及所述第2乗法器的各输出相加的加法部。或者，还包括根据所述相位 比较器的输出产生使所述再生时钟的相位与所述输出数据的相位同步的控制信号的控制信号发生部；所述控制信号发生部根据所述控制信号产生第1控制电压及第2控制电压；所述移相器包括：将所述基准时钟的相位仅按照规定角度移相的移相器；将所述基准时钟和所述第1控制电压相乘的第1乗法器；将所述移相器的输出和所述第2控制电压相乘的第2乗法器；将所述第1乗法器及所述第2乗法器的各输出相加的加法部。 
所述移相器可对所述基准时钟的相位进行大致90度移相。所述移相器还可包括除去所述加法部的输出中包含的高频分量的低通滤波器。所述移相器可进一步包括对所述加法部的输出进行分频的分频器。还可具备对所述再生时钟生成电路输出的所述再生时钟进行分频的分频器，所述数据取得部也可按由所述分频器分频的基于所述再生时钟的选通信号所指示的定时取得所述输出数据的输出值。 
为解決上述问题，本发明的第2方式中，提供一种测试被测试设备的测试方法，包括：基准时钟发生步骤，其产生控制所述被测试设备的动作的基准时钟；再生时钟生成步骤，其生成相位与所述被测试设备输出的输出数据的相位大致相等的再生时钟；数据取得步骤，其以基于所述再生时钟的选通信号所指示的定时取得所述输出数据的输出值；比较步骤，其将在所述数据取得步骤取得的所述输出值与预设的期望值进行比较；判定步骤，其根据所述比较步骤的比较结果判定所述被测试设备的好坏；所述再生时钟生成步骤具有：相位比较步骤，其将所述被测试设备输出的所述输出数据的相位与所述再生时钟的相位进行比较；控制信号发生步骤，其根据所述相位比较步骤的输出产生使所述再生时钟的相位与所述输出数据的相位同步的控制信号；移相步骤，其根据所述控制信号将所述基准时钟的相位进行连续移相。或者，提供一种测试被测试设备的测试方法，包括：基准时钟发生步骤，其具有基准频率，产生控制所述被测试设备的动作的 基准时钟；再生时钟生成步骤，其生成相位与所述被测试设备输出的输出数据的相位大致相等的再生时钟；数据取得步骤，其以基于所述再生时钟的选通信号所指示的定时取得所述输出数据的输出值；比较步骤，其将所述数据取得步骤取得的所述输出值与预设的期望值进行比较；判定步骤，其根据所述比较步骤的比较结果判定所述被测试设备的好坏；所述再生时钟生成步骤具有：相位比较步骤，其将所述被测试设备输出的所述输出数据的相位与所述再生时钟的相位进行比较；移相步骤，其根据所述相位比较步骤的输出将所述基准时钟的相位进行连续移相。 
还包括控制信号发生步骤，其根据所述相位比较步骤的输出产生使所述再生时钟的相位与所述输出数据的相位同步的控制信号；所述控制信号发生步骤，其根据所述控制信号产生第1控制电压及第2控制电压；所述相位转换步骤包括：将所述基准时钟的相位仅按照规定角度移相的移相步骤；将所述基准时钟和所述第1控制电压相乘的第1乘法步骤；将所述移相步骤的输出和所述第2控制电压相乘的第2乘法步骤；将所述第1乘法步骤及所述第2乘法步骤的各输出相加的相加步骤。所述移相步骤可对所述基准时钟的相位进行大致90度移相。所述移相步骤还可包括将所述相加步骤的输出中包含的高频分量除去的低通滤波步骤。所述相位转换步骤还可包括对所述相加步骤的输出进行分频的分频步骤。还可包括对所述再生时钟生成步骤生成的所述再生时钟进行分频的分频步骤，在所述数据取得步骤中，根据由所述分频步骤分频的所述再生时钟的所述选通信号所指示的定时取得所述输出数据的输出值。 
为解決上述问题，本发明的第3方式中，包括：输入交流的输入信号，将所述输入信号的相位仅按照规定角度移相的移相部；输入所述输入信号及第1控制电压，将所述输入信号和所述第1控制电压相乘的第1乘法部；输入所述移相部的输出信号及第2控制电压，将所述移相部的所述输出信 号和所述第2控制电压相乘的第2乘法部；输入所述第1乘法部及所述第2乘法部的各输出信号，将所述各输出信号相加的加法部；通过所述第1控制电压及所述第2控制电压将所述输入信号的相位进行连续移相。 
所述移相部可对所述输入信号的相位进行大致90度移相。还可具有除去所述加法部的输出中包含的高频分量的低通滤波器。 
另外，上述发明的概要并未列举本发明的全部必要特征。并且，所述特征群的次级组合也可构成发明。 
附图说明
【图1】根据第1实施方式的使用IQ调制器的移相器101的示意图。 
【图2】从基准时钟、及移相器101的各构成部分输出的信号的信号波形示意图。 
【图3】第1控制电压及第2控制电压与移相的角度的关系示意图。 
【图4】根据第2实施方式的测试装置110的结构示意图。 
【图5】第1控制电压及第2控制电压与跟踪范围的关系示意图。 
【图6】在移相器101中设置分频器的测试装置110的示意图。 
附图标记说明 
101    移相器 
102    移相器 
103    第1乗法器 
104    第2乗法器 
105    加法器 
106    低通滤波器 
107    基准时钟源 
110    测试装置 
111    电平比较器 
112    再生时钟生成电路 
113    数据取得部 
114    比较器 
115    判定部 
121    相位比较器 
122    控制信号发生部 
130    分频器 
150    DUT 
1001   信号波形 
1002   信号波形 
1003   信号波形 
1004   信号波形 
1005   信号波形 
1006   信号波形 
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并不限定权利要求的发明。并且，实施方式中说明的特征的组合也并非全部是发明的必要技术特征。 
第1实施方式 
图1是根据第1实施方式的使用IQ调制器的移相器101的示意图。移相器101包括移相器102、第1乗法器103、第2乗法器104、加法器105、低通滤波器106各构成部分。 
另外，图1中还示出了向移相器101中输入信号波形的基准时钟源 107。基准时钟源107产生交流信号。基准时钟源107所产生的交流信号称为基准时钟。将该基准时钟的频率作为基准频率。基准时钟源107将产生的基准时钟输出到移相器102、第1乗法器103。 
图2为从基准时钟及移相器101的各构成部分输出的信号的信号波形的一例示意图。图2的信号波形1001显示从基准时钟源107输出的基准时钟的波形。并且，基准时钟可为方波。 
移相器102可将输入的基准时钟的相位进行90°移相。移相器102将90°移相的基准时钟输出到第2乗法器104。图2的信号波形1002显示从移相器102输出的信号的信号波形。可以看出，信号波形1002比基准时钟的波形、即信号波形1001的相位延迟90°。并且，移相器102不限于90°，也可按照规定的角度进行移相。另外，也可进行大致90°的移相。 
由基准时钟源107产生的基准时钟和第1控制电压输入至第1乗法器103中。第1乗法器103将输入的基准时钟和第1控制电压相乘。通过在基准时钟上乘以第1控制电压改变基准时钟的振幅。第1乗法器103将相乘后的信号输出到加法器105。 
图2的信号波形1003显示从第1乗法器103输出的信号的信号波形。可知信号波形1003的相位与信号波形1001的相位相同，但振幅不同。图2中，信号波形1003的振幅比信号波形1001的振幅更小。 
由移相器102移相90°的基准时钟和第2控制电压输入至第2乗法器104中。第2乗法器104将输入的90°移相的基准时钟和第2控制电压相乘。通过在90°移相的基准时钟上乘以第1控制电压改变90°移相的基准时钟的振幅。第2乗法器104将相乘后的信号输出到加法器105。 
图2的信号波形1004显示从第2乗法器104输出的信号的信号波形。可知信号波形1004的相位与从移相器102输出的信号的信号波形1002相同，但振幅不同。图2中信号波形1004的振幅比信号波形1002的振幅 小。 
加法器105将从第1乗法器103输出的信号与从第2乗法器104输出的信号相加。加法器105将相加的信号输出到低通滤波器106。图2的信号波形1005显示从加法器105输出的信号的信号波形。可知信号波形1005为信号波形1003和信号波形1005相加得到的信号波形。 
低通滤波器106可为除去时钟频率的高频波动的滤波器。由此，截取的频率达数GHz以上。低通滤波器将从加法器105输入的信号的高频分量除去并输出。图2的信号波形1006显示从低通滤波器106输出的信号的信号波形。可知信号波形1006为除去从加法器105输出的信号的信号波形1005的高频分量得到的波形。 
虚线所示波形为基准时钟的相位，观察信号波形1006可知，其比基准时钟的相位延迟了30°相位。对于该基准时钟以多少角度移相，可通过改变第1乗法器103、第2乗法器104中输入的第1控制电压、第2控制电压的值进行改变。 
图3显示第1控制电压及第2控制电压和被移相的角度的关系。将第1控制电压(I侧)作为x轴方向，将第2控制电压(Q侧)作为y轴方向。此处将第2控制电压作为y轴方向的理由是，第2控制电压为与90°移相的基准时钟相乘得到的。 
通过由第1控制电压的值及第2控制电压的值确定的点和原点(0，0)的直线与x轴的夹角为移相的角度。即该夹角是来自移相器101的输出相位。对应第1控制电压及第2控制电压的值决定移相的角度。这样通过改变第1控制电压、第2控制电压的值，可以任意的角度移相。并且，可以360°全角进行移相。 
现有技术中，是通过多级的延迟缓存器进行相位转换的因此，背景噪声恶化，随机跳动增加。由此，延迟时间的线性度误差变大。另外，多路 调制器选择通过多级的延迟缓存器延迟的各延迟信号的某一个迟信号并输出，根据由多路调制器选择的延迟信号通过的路径的长短，DNL(Differential Nonlinearity)变大，伴随延迟量的增加而恶化，延迟时间的线性度误差变大。 
对此，根据第1实施方式的移相器101，将希望转换的时钟信号输入至移相器102，制作两个垂直相交的信号，因为根据第1控制电压及第2控制电压的值改变各个信号的振幅后进行合成，可连续转换为任意的相位。并且，可在转换量为360°的全部的相位上转换。并且，第1控制电压及第2控制电压的线性度与延迟时间的线性度相比可简单地进行改善，因此，可减小线性度误差。 
第2实施方式 
图4显示第2实施方式的测试装置110的构成示意图。另外，对与第1实施方式同样的构成部分赋予了相同的符号。测试装置110包括：基准时钟源107、电平比较器111、再生时钟生成电路112、数据取得部113、比较器114、及判定部115。 
基准时钟源107产生的基准时钟被用于被测试设备、即DUT150的动作的控制。即基准时钟源107产生控制DUT150的动作的基准时钟。DUT150根据基准时钟源107产生的基准时钟进行动作并输出输出数据。 
电平比较器111将从DUT150输出的输出数据与预定的比较电压进行比较，生成2进制的输出数据。电平比较器111将生成的输出数据输出到后述的再生时钟生成电路112的相位比较器121及数据取得部113。 
再生时钟生成电路112根据基准时钟源107产生的基准时钟生成频率与基准时钟的基准频率大致相等、且相位与输出数据的相位大致相等的再生时钟。再生时钟生成电路112将生成的再生时钟输出到数据取得部113。 
数据取得部113在传送来基于再生时钟的选通信号所指示的定时，取 得DUT150的输出数据的输出值。数据取得部113将取得的输出值输出到比较器114。数据取得部113可为定时比较器。 
基于该再生时钟的选通信号可为使再生时钟的相位延迟的信号，也可为再生时钟本身。将使再生时钟的相位延迟的信号作为选通信号时，在数据取得部113中设置延迟电路，该延迟电路可由再生时钟生成选通信号；或者，可在数据取得部113和再生时钟生成电路112之间设置延迟电路，该延迟电路由再生时钟生成选通信号并输出到数据取得部113。 
比较器114对从数据取得部113传送来的输出值与预定的期望值进行比较，并将错误数据或合格数据输出到判定部115。判定部115根据比较器114的比较结果判定DUT150的好坏。并且，比较器114可从外部取得期望值，将取得的期望值和输出值进行比较。 
下面对再生时钟生成电路112进行说明。再生时钟生成电路112包括：移相器101、相位比较器121和控制信号发生部122。第2实施方式将从移相器101输出的信号称为再生时钟，即移相器101生成再生时钟。 
从电平比较器111输出的输出数据和从移相器101输出的再生时钟输入至相位比较器121中。相位比较器121对输入的输出数据和再生时钟的相位进行比较。而后，相位比较器121将相位的偏差作为比较结果输出到控制信号发生部122。 
控制信号发生部122根据从相位比较器121输出的比较结果产生使再生时钟的相位与输出数据的相位同步的控制信号。控制信号发生部122将产生的控制信号输出到移相器101。控制信号发生部122根据控制信号产生第1控制电压和第2控制电压。控制信号发生部122将第1控制电压输出到移相器101的第1乗法器103，将第2控制电压输出到移相器101的第2乗法器104。 
移相器101根据从控制信号发生部122输出的控制信号将基准时钟的 相位进行连续移相并再生成再生时钟。具体而言，移相器101的第1乗法器103将输出的第1控制电压与基准时钟相乘并输出到加法器105。并且，第2乗法器104将输入的第2控制电压与相位被90°移相的基准时钟相乘并输出到加法器105。 
加法器105将输入的信号相加并输出到低通滤波器106。低通滤波器106截去高频分量并输出。从该低通滤波器106输出的信号作为再生时钟输入数据取得部113、相位比较器121。 
图5显示第1控制电压及第2控制电压与跟踪范围的关系示意图。将第1控制电压(I侧)作为x轴方向，将第2控制电压(Q侧)作为y轴方向。此处，将第2控制电压作为y轴方向的理由是因为第2控制电压与90°移相的基准时钟相乘。由第1控制电压及第2控制电压决定的角度为移相的角度，成为从移相器101的输出相位。从图5可知，通过改变第1控制电压、第2控制电压的值，可不制作连续点而使相位连续，跟踪范围可为无限大。 
如上所述，相位比较器121对DUT150的输出数据和再生时钟进行相位比较。控制信号发生部122根据该比较结果，以使输出数据的相位和再生时钟的相位同步的方式，产生第1控制电压及第2控制电压并分别输出到第1乗法器103、第2乗法器104。由此，移相器101可精度良好地生成相位与输出数据的相位同步的再生时钟，可使再生时钟、选通信号追随DUT150的输出数据的定时变动。并且，可正确测试被测试设备。 
另外，IQ调制器的相位延迟为数十ps级，在时钟恢复中使用了IQ调制器，所以可减小环路延时。此外，通过使用IQ调制器，可使用截取频率为数GHz以上的低通滤波器，所以相位延迟为数十ps，可减小环路延时。此外，数据取得部113中的定时边缘变小，可减小公差的恶化。此外，通过使用IQ调制器，可使跟踪范围无限大。所以，可提高测试装置 的测试性能。 
上述第2实施方式也可变形为以下方式。 
(1)上述为将1个基准时钟源107产生的基准时钟输入移相器101，或使用该基准时钟控制DUT150的动作，也可以在产生移相器中输入的基准时钟的时钟源以外，单独设置产生控制DUT150的动作的基准时钟的基准时钟源。 
(2)上述变形例(1)中，移相器101中输入的基准时钟的频率也可与控制DUT150的动作的基准时钟的频率不同。移相器101中输入的基准时钟的频率也可与控制DUT150的动作的基准时钟的频率大致相等。 
(3)也可在低通滤波器106的后面设置分频器。图6为显示将分频器设置在移相器101中的测试装置110的示意图。此时，分频器130所输出的信号称作再生时钟，分频器130将再生时钟输出到数据取得部113及相位比较器121。 
另外，还可将分频器130设置在再生时钟生成电路112的外部。此时，再生时钟生成电路112将再生时钟输出到相位比较器121及分频器130，分频器将分频后的再生时钟输出到数据取得部113。 
由此，移相器101中输入的基准时钟的频率与控制DUT150的动作的基准时钟的频率，可因分频器130的分频倍率的不同而不同。例如，在利用分频器130将频率变为1/N倍时，可将控制DUT的动作的基准时钟的频率变为移相器101中输入的基准时钟的频率的1/N倍，另外，N可为自然数。 
以上使用本发明的具体实施方式进行了说明，但本发明的技术范围不限于上述实施方式记载的范围。本领域技术人员可知，对上述实施方式可实施多种变更或改良。从权利要求的记载可知，这种实施了变更或改良的方式也包含在本发明的技术范围内。 

Claims (15)

1.一种测试被测试设备的测试装置，其特征在于包括：
基准时钟源，产生控制所述被测试设备的动作的基准时钟；
再生时钟生成电路，其生成相位与所述被测试设备输出的输出数据的相位大致相等的再生时钟；
数据取得部，其以基于所述再生时钟的选通信号所指示的定时取得所述输出数据的输出值；
比较器，其对所述数据取得部取得的所述输出值与预设的期望值进行比较；
判定部，其根据所述比较器的比较结果判定所述被测试设备的好坏；
所述再生时钟生成电路具有：
对所述被测试设备输出的所述输出数据的相位与所述再生时钟的相位进行比较的相位比较器；
根据所述相位比较器的输出对所述基准时钟的相位进行连续移相的移相器。
2.根据权利要求1记载的测试装置，其特征在于：
还包括根据所述相位比较器的输出，产生使所述再生时钟的相位与所述输出数据的相位同步的控制信号的控制信号发生部；
所述控制信号发生部根据所述控制信号产生第1控制电压及第2控制电压；
所述移相器包括：
将所述基准时钟的相位仅按照规定角度移相的移相器；
将所述基准时钟和所述第1控制电压相乘的第1乗法器；
将所述移相器的输出和所述第2控制电压相乘的第2乗法器；
将所述第1乗法器及所述第2乗法器的各输出相加的加法部。
3.根据权利要求2记载的测试装置，其特征在于：所述移相器将所述基准时钟的相位移相大致90度。
4.根据权利要求2或3记载的测试装置，其特征在于：所述移相器还包括除去所述加法部的输出中包含的高频分量的低通滤波器。
5.根据权利要求2～4任一项记载的测试装置，其特征在于：所述移相器还包括对所述加法部的输出进行分频的分频器。
6.根据权利要求2～4任一项记载的测试装置，其特征在于：
还包括对来自所述再生时钟生成电路的所述再生时钟进行分频的分频器；
所述数据取得部根据由所述分频器分频的所述再生时钟的所述选通信号所指示的定时取得所述输出数据的输出值。
7.一种测试被测试设备的测试方法，其特征在于包括：
基准时钟发生步骤，其具有基准频率，产生控制所述被测试设备的动作的基准时钟；
再生时钟生成步骤，其生成相位与所述被测试设备输出的输出数据的相位大致相等的再生时钟；
数据取得步骤，其以基于所述再生时钟的选通信号所指示的定时取得所述输出数据的输出值；
比较步骤，其对在所述数据取得步骤取得的所述输出值与预设的期望值进行比较；
判定步骤，其根据所述比较步骤的比较结果判定所述被测试设备的好坏；
所述再生时钟生成步骤具有：
相位比较步骤，其对所述被测试设备输出的所述输出数据的相位
与所述再生时钟的相位进行比较；
相位转换步骤，其根据所述相位比较步骤的输出将所述基准时
钟的相位进行连续移相。
8.根据权利要求7记载的测试方法，其特征在于：
还包括控制信号发生步骤，其根据所述相位比较步骤的输出产生使所述再生时钟的相位与所述输出数据的相位同步的控制信号；
所述控制信号发生步骤，其根据所述控制信号产生第1控制电压及第2控制电压；
所述相位转换步骤包括：
将所述基准时钟的相位仅按照规定角度移相的移相步骤；
将所述基准时钟和所述第1控制电压相乘的第1乘法步骤；
将所述移相步骤的输出和所述第2控制电压相乘的第2乘法步骤；
将所述第1乘法步骤及所述第2乘法步骤的各输出相加的相加步骤。
9.根据权利要求8记载的测试方法，其特征在于：所述移相步骤中将所述基准时钟的相位进行大致90度移相。
10.根据权利要求8或9记载的测试方法，其特征在于：所述相位转换步骤还包括除去所述相加步骤的输出中包含的高频分量的低通滤波步骤。
11.根据权利要求8～10任一项记载的测试方法，其特征在于：所述相位转换步骤还包括对来自所述相加步骤的输出进行分频的分频步骤。
12.根据权利要求8～10任一项记载的测试方法，其特征在于：
还包括对来自所述再生时钟生成步骤的所述再生时钟进行分频的分频步骤；
所述数据取得步骤中，根据所述分频步骤被分频的所述再生时钟的所述选通信号所指示的定时取得所述输出数据的输出值。
13.一种移相器，其特征在于包括：
输入交流输入信号，将所述输入信号的相位仅按照规定角度移相的移相部；
输入所述输入信号及第1控制电压，将所述输入信号和所述第1控制电压相乘的第1乘法部；
输入所述移相部的输出信号及第2控制电压，将所述移相部的所述输出信号和所述第2控制电压相乘的第2乘法部；
输入所述第1乘法部及所述第2乘法部的各输出信号，将所述各输出信号相加的加法部；
通过所述第1控制电压及所述第2控制电压将所述输入信号的相位进行连续移相。
14.根据权利要求13记载的移相器，其特征在于：所述移相部对所述输入信号的相位进行大致90度移相。
15.根据权利要求13或权利要求14记载的移相器，其特征在于：还包括除去所述加法部的输出中包含的高频分量的低通滤波器。
CN200980124402XA 2008-07-09 2009-07-09 测试装置、测试方法和移相器 Pending CN102317803A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-179165 2008-07-09
JP2008179165 2008-07-09
PCT/JP2009/003209 WO2010004754A1 (ja) 2008-07-09 2009-07-09 試験装置、試験方法、及び位相シフタ

Publications (1)

Publication Number Publication Date
CN102317803A true CN102317803A (zh) 2012-01-11

Family

ID=41506878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980124402XA Pending CN102317803A (zh) 2008-07-09 2009-07-09 测试装置、测试方法和移相器

Country Status (4)

Country Link
US (1) US20110128044A1 (zh)
JP (1) JP5337157B2 (zh)
CN (1) CN102317803A (zh)
WO (1) WO2010004754A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106160883A (zh) * 2015-03-27 2016-11-23 江苏艾科半导体有限公司 一种射频收发器自动测试系统
CN109215729A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 存储器件的测试装置及相关的存储器件的测试和制造方法
CN113253008A (zh) * 2020-02-13 2021-08-13 普适福了有限公司 用于测试被测器件的方法以及使用其的装置
CN113253008B (zh) * 2020-02-13 2024-05-31 普适福了有限公司 用于测试被测器件的方法以及使用其的装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010004755A1 (ja) * 2008-07-09 2010-01-14 株式会社アドバンテスト 試験装置、及び試験方法
US9338041B1 (en) * 2015-07-24 2016-05-10 Tm Ip Holdings, Llc Extracting carrier signals from modulated signals
US10551437B2 (en) * 2017-07-20 2020-02-04 Semiconductor Components Industries, Llc Error rate meter included in a semiconductor die
US11102596B2 (en) * 2019-11-19 2021-08-24 Roku, Inc. In-sync digital waveform comparison to determine pass/fail results of a device under test (DUT)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190709A (ja) * 1983-04-13 1984-10-29 Toshiba Corp 可変移相器
US4607229A (en) * 1983-12-21 1986-08-19 Kabushiki Kaisha Toshiba Phase shifter
JP2006254005A (ja) * 2005-03-10 2006-09-21 Yokogawa Electric Corp ９０゜位相差発生回路および周波数シンセサイザおよび直交変調回路および直交復調回路
CN1934455A (zh) * 2004-03-26 2007-03-21 爱德万测试株式会社 测试装置与测试方法
WO2007116695A1 (ja) * 2006-03-31 2007-10-18 Anritsu Corporation データ信号発生装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190709A (ja) * 1983-04-13 1984-10-29 Toshiba Corp 可変移相器
US4607229A (en) * 1983-12-21 1986-08-19 Kabushiki Kaisha Toshiba Phase shifter
CN1934455A (zh) * 2004-03-26 2007-03-21 爱德万测试株式会社 测试装置与测试方法
JP2006254005A (ja) * 2005-03-10 2006-09-21 Yokogawa Electric Corp ９０゜位相差発生回路および周波数シンセサイザおよび直交変調回路および直交復調回路
WO2007116695A1 (ja) * 2006-03-31 2007-10-18 Anritsu Corporation データ信号発生装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106160883A (zh) * 2015-03-27 2016-11-23 江苏艾科半导体有限公司 一种射频收发器自动测试系统
CN109215729A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 存储器件的测试装置及相关的存储器件的测试和制造方法
CN109215729B (zh) * 2017-06-30 2020-12-22 台湾积体电路制造股份有限公司 存储器件的测试装置及相关的存储器件的测试和制造方法
CN113253008A (zh) * 2020-02-13 2021-08-13 普适福了有限公司 用于测试被测器件的方法以及使用其的装置
CN113253008B (zh) * 2020-02-13 2024-05-31 普适福了有限公司 用于测试被测器件的方法以及使用其的装置

Also Published As

Publication number Publication date
JP5337157B2 (ja) 2013-11-06
WO2010004754A1 (ja) 2010-01-14
US20110128044A1 (en) 2011-06-02
JPWO2010004754A1 (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
CN102317803A (zh) 测试装置、测试方法和移相器
US8892617B2 (en) Jitter generator for generating jittered clock signal
JPWO2008114509A1 (ja) クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置
US20070019711A1 (en) Spread spectrum clock generator having an adjustable delay line
JP5235196B2 (ja) 試験装置および試験方法
JPWO2007099917A1 (ja) 測定装置、測定方法、試験装置、試験方法、及び電子デバイス
CN111404552A (zh) 信号源的实时抖动损伤插入
US8155174B2 (en) Hardware and method to test phase linearity of phase synthesizer
CN114070271B (zh) 基于相位插值的时钟抖动产生装置及其方法
US8068538B2 (en) Jitter measuring apparatus, jitter measuring method and test apparatus
JP6972660B2 (ja) アイドルトーン分散装置および周波数比計測装置
JP2005318630A (ja) ディジタル信号パターンにおけるビット移相方法
JP2008160831A (ja) 信号発生回路、ジッタ印加回路、半導体チップ、及び試験装置
CN112290934B (zh) 基于Bias-Tee信号合成的可控抖动时钟产生装置
US7664166B2 (en) Pleisiochronous repeater system and components thereof
US7834639B2 (en) Jitter injection circuit, pattern generator, test apparatus, and electronic device
JP5208211B2 (ja) 試験装置、及び試験方法
CN102468847B (zh) 方波的输出方法及装置
JP4416273B2 (ja) 半導体試験装置
JP3474308B2 (ja) ジッタ測定装置
CN101882921B (zh) 一键测试数字环路滤波器环路带宽的方法
RU2808222C1 (ru) Генератор сигналов произвольной формы
US8767876B2 (en) Filter offset compensation
CN116991198B (zh) 一种波形发生器、多信号通道延迟校正方法及介质
JP2008118338A (ja) ジッタ発生装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111