CN109215729B - 存储器件的测试装置及相关的存储器件的测试和制造方法 - Google Patents

存储器件的测试装置及相关的存储器件的测试和制造方法 Download PDF

Info

Publication number
CN109215729B
CN109215729B CN201810714056.1A CN201810714056A CN109215729B CN 109215729 B CN109215729 B CN 109215729B CN 201810714056 A CN201810714056 A CN 201810714056A CN 109215729 B CN109215729 B CN 109215729B
Authority
CN
China
Prior art keywords
write control
read
memory
control voltage
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810714056.1A
Other languages
English (en)
Other versions
CN109215729A (zh
Inventor
牛宝华
应继锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109215729A publication Critical patent/CN109215729A/zh
Application granted granted Critical
Publication of CN109215729B publication Critical patent/CN109215729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明的实施例公开了存储器测试系统，该存储器测试系统包括存储器集成电路(IC)和存储器功能测试器。存储器IC包括多个存储体，其中，每个存储体均包括多个存储单元。存储器功能测试器包括可调电压生成器电路、读取电流测量电路和控制器。存储器功能测试器通过多个写入控制电压对存储体实施写入/读取功能测试以确定优选写入控制电压，其中，所述优选写入控制电压被指定在对操作模式期间的存储体的后续写入操作期间使用。本发明的实施例还提供了制造以及测试具有多个存储体的存储器件的方法。

Description

存储器件的测试装置及相关的存储器件的测试和制造方法
技术领域
本发明的实施例总体涉及电子电路领域，更具体地，涉及存储器的功能测试器以及相关的存储器的制造和测试方法。
背景技术
数据存储器件是用于写入和/或读取电子数据的电子器件。数据存储器件可以实现为通常需要电源来维持其存储的信息的易失性存储器(诸如随机存取存储器(RAM))或即使在断开电源时也可以维持其存储的信息的非易失性存储器(诸如只读存储器(ROM))。RAM可以以动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和/或非易失性随机存取存储器(NVRAM)(通常称为闪存)的配置实现。可以将电子数据写入通过各个控制线可访问的存储单元阵列和/或从该存储单元阵列中读取电子数据。
磁阻式随机存取存储器(MRAM)和电阻式随机存取存储器(RRAM)是最近开发的两种类型的存储器件。MRAM和RRAM可适用于嵌入式存储器、DRAM替换、闪存替换等应用。MRAM和RRAM器件固有地对器件制造期间的工艺变化敏感。因此，测试期间的存储器性能变化从遍布整个半导体晶圆的管芯与管芯，并且甚至从单个集成电路(IC)内的块与块之间都能观察得到。不同晶圆位置处的不同管芯(例如，中心管芯与边缘管芯)和单个大的MRAM或RRAMIC的不同块通常可以具有迥然不同的读取/写入窗口，并且以非常高的机率不能通过读取/写入窗口裕度的性能测试，这可能限制MRAM和RRAM器件的有用性。
发明内容
根据本发明的一个方面，提供了一种存储器功能测试器，用于对多个存储单元实施写入/读取功能测试，所述存储器功能测试器包括：可调电压生成器电路，被配置为生成多个写入控制电压的每个写入控制电压，以在所述写入/读取功能测试的相应的第一写入周期和第二写入周期期间将第一逻辑状态和第二逻辑状态存储在所述多个存储单元中；读取电流测量电路，被配置为：测量第一组读取电流和第二组读取电流，所述第一组读取电流和所述第二组读取电流限定了与所述多个写入控制电压中的每个写入控制电压相关的第一读取电流分布和第二读取电流分布，其中，所述第一读取电流分布表示在所述第一写入周期期间存储在所述多个存储单元中的所述第一逻辑状态，并且所述第二读取电流分布表示在所述第二写入周期期间存储在所述多个存储单元中的所述第二逻辑状态；控制器，被配置为：确定落在与所述多个写入控制电压中的每个写入控制电压相关的所述第一读取电流分布和所述第二读取电流分布之外的误差电流的数量；基于与所述每个写入控制电压相关的对应的误差电流的数量和所述多个存储单元中的存储单元的数量来确定与所述每个写入控制电压相关的误差率；将与所述多个写入控制电压相关的误差率彼此进行比较；和基于所述误差率的比较，从所述多个写入控制电压选择优选写入控制电压。
根据本发明的另一个方面，提供了一种测试具有多个存储体的存储器件的方法，包括：选择所述多个存储体的第一存储体，所述第一存储体包括多个存储单元；通过多个写入控制电压对所述第一存储体实施写入/读取功能测试，以确定多个误差率，每个误差率均与所述多个写入控制电压的对应写入控制电压相关；以及基于所述多个误差率从所述多个写入控制电压中选择优选写入控制电压，其中，所述优选写入控制电压被指定在对操作模式中的所述存储体的后续写入操作期间使用。
根据本发明的又一个方面，提供了一种制造具有多个存储体的存储器件的方法，包括：制造具有所述多个存储体的存储器件；选择所述多个存储体中的第一存储体，所述第一存储体包括多个存储单元；通过多个写入控制电压对所述第一存储体实施写入/读取功能测试，以确定多个误差率，每个误差率均与所述多个写入控制电压的对应写入控制电压相关；以及基于所述多个误差率，从所述多个写入控制电压中选择优选写入控制电压，其中，所述优选写入控制电压被指定在对操作模式中的所述存储体的后续写入操作期间使用。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据本发明的示例性实施例的存储器测试系统的框图。
图2示出了根据本发明的示例性实施例的在可用写入控制电压范围内实施写入/读取功能测试所产生的多个读取电流分布。
图3A示出了根据本发明的示例性实施例的用于实施存储器件的功能测试的示例性操作的流程图。
图3B示出了根据本发明的示例性实施例的用于实施存储器件的功能测试的第二示例性操作的流程图。
图4示出了根据本发明的第二示例性实施例的存储器件的框图。
图5A和图5B示出了根据本发明的示例性实施例的可调电压生成器电路的电路图。
图6A和图6B示出了根据本发明的示例性实施例的可以用于存储器件的反熔丝电路的电路图。
图7示出了根据本发明的示例性实施例的可以用于存储器件的熔丝电路的电路图。
图8示出了根据本发明的实施例的MRAM单元。
图9示出了根据本发明的实施例的RRAM单元。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
概述
提供了包括存储器集成电路(IC)和存储器功能测试器的存储器测试系统。存储器IC包括多个存储体，其中，每个存储体均包括多个存储单元。存储器功能测试器通过多个写入控制电压对存储体实施写入/读取功能测试以确定优选写入控制电压。存储器功能测试器包括可调电压生成器电路、读取电流测量电路和控制器。可调电压生成器电路生成多个写入控制电压以在写入/读取功能测试的对应写入周期期间翻转存储在多个存储单元中的逻辑状态。可调电压生成器电路还在写入/读取功能测试的对应读取周期期间生成用于多个存储单元的多个读取控制电压。读取电流测量电路测量在写入/读取功能测试的对应读取周期期间响应于多个读取控制电压而接收的由多个存储单元生成的多个读取电流。控制器基于多个读取电流来确定多个误差率，其中，每个误差率均与多个写入控制电压的对应写入控制电压相关，并且基于多个误差率彼此进行比较从多个写入控制电压选择优选写入控制电压。在操作模式期间，优选写入控制电压被指定为在存储体的后续写入操作期间使用。
示例性存储器测试系统
图1示出了根据本发明的示例性实施例的存储器测试系统100。存储器测试系统100包括存储器集成电路(IC)102和功能测试器104，其中，存储器IC 102可以是MRAM或RRAM存储器件并且功能测试器104可以是MRAM/RRAM功能测试器。
将存储器IC 102分为存储体106a至106d，其中，每个存储体106a至106d均包括多个单独的存储单元。存储器IC 102还包括控制器/接口110，以提供存储器IC 102和功能测试器104以及其它外部电路之间的接口。存储体106a至106d可以分散在整个存储器IC 102的区域上，并且因此受到从一个存储体106a至106d至另一存储体的不同工艺变化的影响，如果不解决，则可能影响存储器性能。此外，每个存储体106a至106d均具有相关的熔丝/反熔丝电路108a至108d，其为对应的存储体106a至106d实现优选写入控制电压和/或读取控制电压，其中，优选写入控制电压和/或读取控制电压在如下所述的功能测试期间确定。存储体106a至106d示出为四个存储体，但是如相关领域的技术人员将理解的可以使用任何数量的存储体。
如将要描述的，功能测试器104对每个存储体106a至106d实施写入/读取功能测试，以在步进和重复的写入控制电压范围内测试存储器IC 102。对于在写入控制电压范围内的给定写入控制电压，通过将第一逻辑状态(例如，“1”)写入至待测存储体106a至106d的存储单元中，并且之后随后读回存储在待测存储体106a至106d的存储单元中的逻辑状态并且记录针对每个存储单元测量的读取电流来实施功能测试。鉴于待测存储体中存储单元的数量及其半导体性能的变化，这将产生待测存储体106a至106d的表示第一逻辑状态的第一读取电流分布。对于给定写入控制电压，对第二逻辑状态(例如，“0”)重复该工艺，产生待测存储体106a至106d的表示第二逻辑状态的第二读取电流分布。之后，确定待测存储体的特定写入控制电压的误差率，其中，误差率是基于被发现为不确定的读取电流的数量来确定的，例如，那些读取电流由于其量级而不能被分类为逻辑“1”或逻辑“0”。对写入控制电压范围内的每个写入控制电压重复功能测试，产生对应的n个误差率。之后基于误差率从写入控制电压的范围选择用于操作使用的优选写入控制电压。例如，在实施例中，可以选择具有最低误差率的写入控制电压作为优选写入控制电压。之后，基于与优选写入控制电压相关的第一读取电流分布和第二读取电流分布来确定读取检测窗口。
功能测试器104包括可调电压生成器电路112、读取电流测量电路114和控制器116，其中，控制器116分别经由控制信号(诸如控制信号126和124)来控制可调电压生成器电路112和电流测量电路114的操作。如相关领域的技术人员将理解的，控制器116可以包括根据指令(诸如存储在内部存储器或外部存储器中的计算机指令)工作的一个或多个处理器。
每个存储体106a至106d的功能测试均包括第一写入/读取周期以及随后的第二写入/读取周期，以捕获可以存储在存储单元中的两种可能的逻辑状态(例如，“0”和“1”)的对应读取电流分布。在第一写入周期期间，控制器116引导电压生成器112生成提供给存储器IC 102的控制接口110的(第一)写入控制电压118。(第一)写入控制电压118是将在预定范围内测试的n个写入控制电压118中的一个。存储器IC 102的控制器接口110将(第一)写入控制电压118施加至待测的特定存储体106a至106d的存储单元，为了讨论的目的，诸如存储体106a。通常，需要相对较高的电压(例如，2.5伏)来“翻转”MRAM存储单元或RRAM存储单元的逻辑状态(例如，从“0”翻转到“1”，反之亦然)。而相对较低的电压不会“翻转”MRAM存储单元或RRAM存储单元的逻辑状态，并且因此对于相对较低的电压，存储的逻辑状态保持不变。因此，假设存储在存储体106a中的存储单元中的初始逻辑状态为逻辑“0”，则电压生成器112生成相对较高的写入控制电压118(例如，2.5伏)以施加至存储体106a中的存储单元，以将逻辑状态从逻辑“0”翻转到逻辑“1”。
在功能测试的第一读取周期期间，控制器116引导可调电压生成器电路112生成提供给存储器IC 102的控制接口110的读取控制电压120。存储器IC 102的控制器接口110将读取控制电压120施加至存储体106a的存储单元。读取控制电压120通常具有比写入控制电压118更低的电压量级，使得存储在存储体106a的存储单元中的逻辑状态在读取周期期间不会由读取控制电压120翻转(再次)。例如，读取控制电压120可以是写入控制电压118的部分(例如，50％)。读取控制电压120使得存储体106a的每个存储单元均生成读取电流122，该读取电流122通过控制接口110被转至功能测试器104以用于评估。功能测试器104中的读取电流测量电路114测量读取电流122，读取电流122指示存储体106a的特定存储单元的存储逻辑状态。通常，相对较低的读取电流122指示存储体106a的存储单元处于高电阻状态，高电阻状态表示存储在存储单元中的逻辑“0”。而相对较高的读取电流122指示存储体106a的存储单元处于低电阻状态，低电阻状态表示存储在存储体106a的存储单元中的逻辑“1”。读取电流测量电路114将存储体106a中的每个存储单元的电流测量值124提供给控制器116。假设待测存储体106a中的存储单元的数量，这产生了表示逻辑“1”(例如，假设存储体106a初始存储逻辑“0”并且被(第一)写入控制电压118翻转为逻辑“1”的低电阻状态)的第一读取电流分布。
第二写入/读取周期基本是功能测试的第一写入/读取周期的重复，以捕获表示逻辑“0”，例如高电阻状态(假设存储体106a先前存储为逻辑“1”)的第二读取电流分布。更具体地，在第一写入/读取周期之后，再次将(第一)写入控制电压118施加至存储体106a的存储单元，以“翻转”MRAM存储单元或RRAM存储单元的逻辑状态(例如，从“1”翻转至“0”)以测量高电阻状态。再次将读取电压120施加至存储体106a的存储单元，产生表示逻辑“0”(例如，存储体106a的高电阻状态)的第二读取电流分布122。因此，控制器116现在具有第一读取电流分布和第二读取电流分布，第一读取电流分布和第二读取电流分布表示当(第一)写入控制电压118用于“翻转”存储在存储单元中的逻辑状态时待测存储体106a的对应的低电阻(例如，逻辑“1”)和高电阻(例如，逻辑“0”)逻辑状态的共同读取电流122。
对可用的写入控制电压范围内的每个写入控制电压118重复上述功能测试，产生n个高电阻和低电阻电流分布。例如，写入控制电压118可以在可用写入控制电压范围内以预定的电压增量(例如，0.1v)步进，产生n个写入控制电压118以及如上所述实施的对应的写入/读取功能测试。
图2示出了在可用写入控制电压118-1至118-n的范围内对示例存储体106a实施写入/读取功能测试所产生的电流分布202-1至202-n。可以看出，电流分布202-1至202-n包括对应于它们相应的逻辑状态“1”和“0”的相应的低电阻电流分布204-1至204-n和相应的高电阻电流分布206-1至206-n。对于每个相应的写入控制电压118-1至118-n，低电阻电流分布204-1至204-n的量级通常大于其相应的高电阻电流分布206-1到206-n的量级。此外，对于不同的写入控制电压118-1至118-n，相应的电流分布202-1至202-n在分布电流中具有不同的“扩展”。例如，电流分布202-1(由写入控制电压118-1产生)具有比电流分布202-3更宽的“扩展”，因为对于电流分布202-3，单个电流被聚集在一起。如上所述，待测存储体106a的相对性能将随着工艺角、管芯位置以及如图2示出的写入控制电压118-1至118-n而变化。如本领域的技术人员将理解的，对于电流分布204-1至204-n和206-1至206-n，具有窄“扩展”通常更有利，因为这通常使得低电阻电流分布204-1到204-n之间与其相应的高电阻电流分布206-1到206-n之间产生更大的距离，使得在操作模式期间读取电流122可以容易地分配到逻辑状态。
此外，电流分布202-1至202-n包括多个相应的误差电流，其共同表示为相应的电流分布202-1至202-n中的误差电流208-1至208-n。如图2所示，这些误差电流208-1至208-n中的每个均具有落入相应的低电阻电流分布204-1至204-n和相应的高电阻电流分布206-1至206-n之间的量级。因此，由误差电流208-1至208-n表示的相应逻辑状态是不确定的，并且因此限定对应的写入控制电压118下的存储体106a的误差率。用于对应的写入控制电压118-1到118-n的各个误差电流208-1至208-n可以被分析和比较以选择对于待测存储体106a产生最低误差率的写入控制电压。例如，在图2中，在存储体106a的功能测试期间，使用写入控制电压118-3产生的电流分布202-3产生最小数量的误差电流208-3。因为写入控制电压202-3提供可用写入控制电压118的范围中的最低误差率，因此当存储体106a随后在操作模式期间用于数据存储时，写入控制电压202-3可以选择为用于存储体106a的优选写入控制电压118。类似地，优选读取控制电压120可以被确定为优选写入控制电压118的部分(例如，50％)。
用特定写入控制电压118确定的误差电流的数量除以存储体106a中的存储单元的总数量(存储体106a中的存储单元的总数量也与在功能测试的给定读取周期期间生成的读取电流122的数量相同)来确定与每个写入控制电压118-1至118-n相关的误差率。之后，控制器116可以确定误差率是否超过预定阈值，如果是，则存储体106a被标记为“未通过”并且在操作模式期间不被用于现场应用。否则，其将被标记为“通过”，从而可以在操作模式期间用于存储数据。
一旦选择了优选写入控制电压118并且存储体106a被确定已经通过误差率测试，则控制器116可以确定第一读取检测窗口和第二读取检测窗口，该第一读取检测窗口和第二读取检测窗口可以用于确定操作模式期间的优选写入控制电压118的第一逻辑状态和第二逻辑状态。参照图2，在给定由优选写入控制电压118-3提供的电流分布202-3的情况下，读取检测窗口210被确定为逻辑状态“1”并且读取检测窗口212被确定为逻辑状态“0”。具体地，读取检测窗口210被确定为适合在功能测试期间确定的低电阻电流分布204-3，并且读取检测窗口212被确定为适合在功能测试期间确定的高电阻电流分布206-3。因此，在存储体106a的操作使用期间，未来读取电流122将与读取检测窗口210和212进行比较，以确定它们是否表示存储在存储体106a的对应存储单元中的逻辑状态“1”或逻辑状态“0”。由于该过程，应该注意，基于由确定为用于存储体106a的优选写入控制电压118所提供的电流分布来选择用于存储体106a的第一读取检测窗口210和第二读取检测窗口212。
对多个存储体106a至106d中的每个存储体重复上述功能测试过程。因此，假设对应的存储体106通过功能测试，则确定用于每个存储体106a至106d的优选写入控制电压118和优选读取电压120。之后，优选写入控制电压118和优选读取控制电压120由每个存储体106的对应的熔丝/反熔丝电路108永久地“锁定”，使得优选写入控制电压118和读取控制电压120随后用于对应的存储体106的现场应用。同样地，第一读取检测窗口210和第二读取检测窗口212也可以被存储在存储器中以在随后的用于读取电流评估的未来读取操作期间使用。此处，如本领域的技术人员将理解的，熔丝/反熔丝电路108可以包括熔丝电路和/或反熔丝电路以实施所描述的功能。
图3A示出了根据本发明的示例性实施例的用于实施包括存储器件(诸如MRAM或RRAM器件)的功能测试的制造的示例性操作的流程图300。流程图300参照仅用于示例的目的的图1中的存储器测试系统100和图2中的读取电流分布202。本发明不限于该操作描述或其对存储器测试系统100的应用。而且，相关领域的普通技术人员将显而易见的，其它操作控制流程、系统和应用程序也在本发明的范围和精神内。
在步骤301中，使用本领域技术人员已知的技术制造(例如，制造)存储器件，诸如具有存储体106a至106d的存储器IC 102。已知的半导体制造技术可以包括本领域技术人员已知的沉积、平坦化、光刻、扩散或离子注入和/或其它半导体晶圆处理技术中的一种或多种。
在步骤302中，从多个存储体106a至106d中选择用于写入/读取功能测试的存储体。例如，为了讨论的目的，存储体106a可以选择为用于功能测试。
在步骤304中，对选择的存储体106实施功能测试。例如，如上所述，功能测试器104可以实施写入/读取功能测试，对存储体106a施加一定范围的写入控制电压118和对应的读取控制电压120。功能测试的结果提供存储体106a在操作模式期间可以使用的优选写入控制电压118以及与优选写入控制电压118相关的对应误差率。
在步骤306中，基于与优选写入控制电压118相关的误差率，确定待测存储体106a至106d是否通过功能测试。例如，控制器116可以通过确定与优选写入控制电压118相关的误差率是否超过预定阈值来确定存储体106a是否通过功能测试。如果误差率超过预定阈值，则存储体106a未通过功能测试，并且之后控制转向步骤302以选择另一存储体106a至106d进行测试。如果误差率低于预定阈值，则存储体106a通过功能测试，并且控制转向步骤308。
在步骤308中，一旦待测存储体106a至106d被确定为已经通过误差率测试，则可以确定用于待测存储体106a至106d的第一读取检测窗口和第二读取检测窗口。例如，控制器116可以确定与优选写入控制电压118相关的第一读取检测窗口和第二读取检测窗口，并且该第一读取检测窗口和第二读取检测窗口可以用于确定操作模式期间的待测存储体106a的第一逻辑状态和第二逻辑状态。参照图2，在给定与优选写入控制电压118-3相关的电流分布202-3的情况下，读取检测窗口210被确定为逻辑状态“1”并且读取检测窗口212被确定为逻辑状态“0”。具体地，读取检测窗口210被确定为适合低电阻电流分布204-3，并且读取检测窗口212被确定为适合在功能测试期间确定的高电阻电流分布206-3。因此，在存储体106a的操作使用期间，未来读取电流122将与读取检测窗口210和212进行比较，以确定读取电流表示存储在对应的存储单元中逻辑状态“1”还是逻辑状态“0”。如果未来读取电流122落在读取检测窗口210和读取检测窗口212之外，则相关的逻辑状态是不确定的。
在步骤310中，待测存储体106a至106d的优选写入控制电压118和优选读取控制电压120被“锁定”以供待测存储体106a至106d将来使用。例如，可以操作用于存储体106的熔丝/反熔丝电路108，使得存储体106a使用优选写入控制电压118和优选读取控制电压120以用于未来的写入/读取应用(包括操作模式期间的现场应用)。同样地，第一读取检测窗口210和第二读取检测窗口212也可以存储在存储器中以在随后的用于读取电流评估的未来读取操作期间使用。
图3B示出了根据本发明的示例性实施例的用于实施存储体(诸如MRAM或RRAM存储体)的功能测试的示例性操作的流程图350。更具体地，流程图350进一步描述应用于待测的示例性存储体106a至106d(诸如存储体106a)的图3A的流程图300中的步骤304。
在步骤352中，在第一写入周期期间，将电流写入控制电压118施加至存储体106a的各个存储单元，以“翻转”存储在存储体106a的各个存储单元中的逻辑状态。例如，电压生成器112可以生成提供给存储器IC 102的控制接口110的写入控制电压118。存储器IC 102的控制器接口110将写入控制电压118施加至存储体106a的存储单元。假设初始逻辑状态为“0”，则之后各个存储单元可以接收相同的写入控制电压118以将逻辑状态从“0”翻转至期望的逻辑状态“1”。
在步骤354中，在功能测试的第一读取周期期间，将电流读取控制电压120施加至存储体106a的各个存储单元以能够读取存储在存储体106a的存储单元中的实际逻辑状态。例如，可调电压生成器电路112可以生成提供给存储器IC 102的控制接口110的读取控制电压120。在实施例中，电流读取控制电压被设定为电流写入控制电压118的一部分(例如，50％)。存储器IC 102的控制器接口110将读取控制电压120施加至存储体106a的存储单元。读取控制电压120使存储体106a的各存储单元均生成第一读取电流122，第一读取电流122由控制接口110转发给功能测试器104以用于评估。
在步骤356中，测量存储体106a的每个存储单元的读取电流。例如，功能测试器104中的读取电流测量电路114测量读取电流122以生成存储体106a中的每个存储单元的读取电流测量值124。通常，相对较低的读取电流122指示存储体106a的存储单元处于高电阻状态，高电阻状态表示存储在存储单元中的逻辑“0”。而相对较高的读取电流122指示存储体106a的存储单元处于低电阻状态，低电阻状态表示存储在存储体106a的存储单元中的逻辑“1”。读取电流测量电路114将存储体106a中的每个存储单元的电流测量值124提供给控制器116，从而产生接收为用于评估的第一组读取电流测量值124。假定待测存储体106a至106d中的存储单元的数量，这使得第一读取电流分布表示逻辑“1”，例如，低电阻状态，假设存储体106a初始存储逻辑“0”并且被电流写入控制电压118翻转为逻辑“1”。
在步骤358中，在第二写入周期期间，将电流写入控制电压118重新施加至存储体106a的各个存储单元以“翻转”存储在存储体106a的各个存储单元中的逻辑状态。例如，电压生成器112可以生成提供给存储器IC102的控制接口110的写入控制电压118。存储器IC102的控制器接口110将写入控制电压118施加至存储器106a的存储单元。假设先前的逻辑状态为“1”，则各个存储单元可以接收相同的写入控制电压118以将逻辑状态从“1”“翻转”到期望的逻辑状态“0”。
在步骤360中，在功能测试的第二读取周期期间，将电流读取控制电压120施加至存储体106a的各个存储单元以能够读取存储在存储体106a的存储单元中的实际逻辑状态。例如，可调电压生成器电路112可以生成提供给存储器IC 102的控制接口110的读取控制电压120。在实施例中，电流读取控制电压是电流写入控制电压118的部分(例如，50％)。存储器IC 102的控制器接口110将读取控制电压120施加至存储体106a的存储单元。读取控制电压120使得存储体106a的各存储单元均均生成第二读取电流122，第二读取电流122由控制接口110转发给功能测试器104以用于评估。
在步骤362中，第二次测量存储体106a的每个存储单元的读取电流。例如，功能测试器104中的读取电流测量电路114测量读取电流122以生成存储体106a中的每个存储单元的第二读取电流测量值124。通常，相对较低的读取电流122指示存储体106a的存储单元处于高电阻状态，高电阻状态表示存储在存储单元中的逻辑“0”。而相对较高的读取电流122指示存储体106a的存储单元处于低电阻状态，低电阻状态表示存储在存储体106a的存储单元中的逻辑“1”。读取电流测量电路114将存储体106a中的每个存储单元的第二读取电流测量值124提供给控制器116，从而产生接收为用于评估的第二组读取电流测量值124。假定待测存储体106a至106d中的存储单元的数量，这产生表示逻辑“0”的第二读取电流分布，例如，高电阻状态，假设存储体106先前存储为逻辑“1”并且被电流写入控制电压118翻转为逻辑“0”。
在步骤362之后，对于电流写入控制电压118，已经测量了存储体106a的高电阻电流分布和低电阻电流分布，如分别由图2中示出的电流分布204-1和206-1示出的。此外，误差电流208-1的数量也是明显的。因此，在步骤363中，确定电流写入控制电压118的误差电流。例如，控制器116可以检查电流分布202-1并且确定误差电流208-1，其中，每个误差电流208-1均具有落入识别的低电阻电流分布204-1和高电阻电流分布206-1之间的量级。因此，由误差电流208-1表示的逻辑状态是不确定的，并且因此确定了使用电流写入控制电压118时的存储体106a的总体误差率。
在步骤364中，确定与电流写入控制电压118相关的误差率。例如，控制器116可以将误差率确定为：(误差电流208-1至208-n的数量)除以(存储体106a中的存储单元的总数量)，存储单元的总数量与在特定写入控制电压118的给定功能测试期间产生的读取电流122的数量相同。
在步骤366中，确定电流写入控制电压是否处于可用写入控制电压范围的端点处。如上所述，写入控制电压118在可用写入控制电压的范围内将以预定电压增量(例如，0.1v)步进，产生n个写入控制电压118和对应的写入/读取功能测试。因此，控制器116可以在步骤366中确定电流写入控制电压118是否是可用写入控制电压118的范围内的最后写入控制电压。如果是，则之后控制转向370。如果否，则之后控制转向步骤368。
在步骤368中，电流写入控制电压118以预定量增加。例如，控制器116可以指示可调电压生成器电路112将写入控制电压118增大预定电压量(例如，0.1v)。在步骤368之后，控制返回至步骤352，使得可以使用递增的写入控制电压118来重新运行写入/读取功能测试。
在步骤370中，比较对应于n个写入控制电压118的n个误差率，并且基于该比较来选择优选写入控制电压118。例如，控制器116可以比较在功能写入/读取测试期间测量的误差率，并且从确定的n个误差率中选择提供了最低误差率的写入控制电压118。例如，参照图2，电流分布202-3示出了最小数量的误差电流208，并且因此具有最低的误差率。因此，由于写入控制电压118-3产生最低误差率，所以控制器116可以选择写入控制电压范围的对应写入控制电压118-3。此外，优选读取控制电压120可以选择为优选写入控制电压118的部分(例如，50％)。在步骤370之后，控制返回至图3A的流程图300中的步骤306。
图4进一步描述了根据本发明的示例性实施例的存储体400。例如，存储体400可以是MRAM或RRAM存储体，并且代表图1中所示的存储体106a至106d中的一个。
存储体400包括存储单元阵列410，存储单元阵列410包括布置为如图所示的行和列的多个存储单元412。存储体400还包括地址输入缓冲器402、x解码器406、y解码器404、x选择器408、输出缓冲器414、y选择器416、熔丝/反熔丝电路418、熔丝/反熔丝电路420、输入缓冲器422和缓冲器逻辑424。
在操作期间，地址输入缓冲器402接收标识存储器阵列410中将要进行读取和写入操作访问的存储单元412的地址。x解码器406和y解码器404对地址进行解码以分别确定所识别的存储单元412的行和列。x选择器电路408基于x-解码器406的输出来启用所识别的存储单元412的行，并且y选择器电路416基于y解码器404的输出来启用所识别的存储单元412的列，使得可以访问所识别的存储单元412以用于读取或写入。输入缓冲器422接收要写入至所识别的存储单元412的任何数据，并且输出缓冲器414临时存储从所识别的存储单元412读取的任何数据。缓冲器逻辑电路424通过控制输入缓冲器422和输出缓冲器414来控制读取和写入操作的时序。熔丝/反熔丝电路418施加在功能测试期间(如流程图300的步骤308至310中描述的)确定的用于存储体400的优选写入控制电压118和/或读取控制电压120，以用于预期的读取/写入操作。如上所述，可以预期的是，每个存储体106a至106d、400将具有优选写入控制电压118和读取控制电压120。此外，本发明可以被扩展，使得存储体400内的单独的存储单元412或一组存储单元均可以具有由熔丝/反熔丝420提供的单独的优选写入控制电压和单独的读取控制电压。
图5A和图5B示出了根据本发明的实施例的表示可调电压生成器电路112的可调电压生成器电路502和504。
在图5A中，可调电压生成器电路502包括串联连接的多个齐纳二极管506a至506n、电阻器Rs和多路复用器510。可调电压生成器电路502接收输入电压Vin并且生成多个电压Vout-1至Vout-n，电压Vout-1至Vout-n基于由每个齐纳二极管506引起的电压降逐步递减。多路复用器510接收电压Vout-1至Vout-n并且基于来自控制器116的控制信号选择一个作为输出Vout。选择的输出电压Vout可以是用于施加至待测存储体106a至106d的写入控制电压118或读取控制电压120，如以上流程图300和350中描述的。因此，如上在流程图300和350中描述的，使用该技术，写入控制电压118和读取控制电压120可以在对应的存储体106a至106d的功能测试期间重复且递增地步进。图5A示出了2.5至3.5伏的电压范围，其中，增量为0.1伏，但是基于本文的讨论，本领域的技术人员将理解，可以使用其它范围和/或递增步骤。
在图5B中，可调电压生成器电路504包括串联连接的多个电阻器508a至508n、电阻器Rs和多路复用器510。可调电压生成器电路504接收输入电压Vin并且提供多个输出电流Iout-1至Iout-n，输出电流Iout-1至Iout-n基于由每个电阻器508提供的递增电阻逐步递减。多路复用器510接收输出电流Iout-1至Iout-n并且基于来自控制器116的控制信号126来选择一个作为输出Iout。当流过已知阻抗时，选择的输出电流Iout可以提供施加至待测存储体106a至106d的写入控制电压118或读取控制电压120，如以上在流程图300和350中描述的。
图6A和图6B示出了根据本发明的实施例的表示熔丝/反熔丝电路108的反熔丝电路602和604。
在图6A中，反熔丝电路602包括与可调电压生成器电路502的配置类似的串联连接的多个齐纳二极管606a至606n、电阻器Rs和多路复用器610。反熔丝电路602还包括均串联连接至对应的齐纳二极管606的多个反熔丝612a至612n。如相关领域的技术人员将理解的，每个反熔丝612可以在被激活(或“熔断”)时提供在其两端子之间的低阻抗电连接。例如，每个反熔丝612可以用具有设置在两个金属板之间的氧化物的电容器结构来实现，其中，氧化物在施加高电压614时“熔断”以电短路金属板并且由此激活反熔丝612。高电压614可以经由多路复用器610施加。
在操作期间，反熔丝电路602接收输入电压Vin并且提供多个输出电压Vout-1至Vout-n，输出电压Vout-1至Vout-n基于由每个齐纳二极管606引起的电压降逐步递减。基于以上针对流程图300和350描述的功能测试期间确定的优选写入控制电压118或优选读取电压120来选择将被熔断的一个反熔丝612。多路复用器610组合所有反熔丝612的输出，但是如上所述，仅一个反熔丝612被激活以输送对应的控制电压。因此，Vout-1至Vout-n中仅对应于激活的反熔丝612的一个在Vout处出现，将Vout施加至对应的存储体106a至106d以在现场应用使用期间将优选写入控制电压118或优选读取控制电压120提供给对应的存储体106a至106d。
在图6B中，反熔丝电路604包括与可调电压生成器电路504的配置类似的串联连接的多个电阻器608a至608n、电阻器Rs和多路复用器610。反熔丝电路604还包括每个均串联连接至对应的电阻器608的多个反熔丝612a至612n。如上所述，如相关领域的技术人员将理解的，每个反熔丝612均可以在被激活(或“熔断”)时在其两端子之间提供低阻抗电连接。每个反熔丝612可以用具有设置在两个金属板之间的氧化物的电容器结构来实现，其中，氧化物在施加高电压614时“熔断”以电短路金属板并且由此激活反熔丝612。高电压614可以经由多路复用器610施加。
在操作期间，反熔丝电路604接收输入电压Vin并且提供多个输出电流Iout-1至Iout-n，输出电流Iout-1至Iout-n基于由每个电阻器608提供的递增电阻逐步递减。基于以上针对流程图300和350描述的功能测试期间确定的优选写入控制电压118或优选读取电压120来选择将被熔断的一个反熔丝612。多路复用器610组合所有反熔丝612的输出，但是如上所述，仅一个反熔丝612被激活以输送对应的控制电压。因此，Vout-1至Vout-n中的仅对应于激活的反熔丝612的一个出现在Vout处，并且将Vout施加至对应的存储体106。具体地，当流过已知阻抗驱动时，选择的输出电流Iout可以在现场应用使用期间提供施加至存储体106a至106n的优选写入控制电压118或优选读取控制电压120。
图7示出了根据本发明的实施例的表示熔丝/反熔丝电路108的熔丝电路700。熔丝电路700包括串联连接的多个电阻器702a至702n、多个熔丝704a至704n、电阻器Rs和多路复用器706。如相关领域的技术人员将理解的，每个熔丝704在其正常导通状态下在其两端子之间提供低阻抗电连接，但被设计为在接收高阈值电流时“熔断”(即，开路)。每个熔丝704均可以用薄导体来实现，该薄导体在接收高于电流阈值的高电流时分解。
基于以上在针对流程图300和350描述的功能测试期间确定的优选写入控制电压118或优选读取控制电压120，熔断除一个之外的所有熔丝704a至704n。多路复用器706组合所有熔丝704a至704n的输出，但仅一个熔丝704保持导通状态以输送电流。熔丝704可以通过使用经由多路复用器706施加的高于熔丝阈值极限的高电流熔断。因此，Iout-1至Iout-n中仅对应于幸存的选择的熔丝704的一个电流出现在Iout处，并且将Iout施加至对应的存储体106以用于现场应用。具体地，当流过已知阻抗驱动时，选择的输出电流Iout可以提供施加至存储体106的优选写入控制电压118或优选读取控制电压120。
图8示出了根据本发明的实施例的MRAM单元800。例如，MRAM单元800可以表示本文中讨论的存储体106a至106d中的多个存储单元中的一个和/或存储单元阵列410的存储单元412。MRAM单元800由堆叠结构的多个半导体层形成，多个半导体层包括金属层802和808、可调磁体层804、永磁体层806和将可调磁体层804与永磁体层806分隔开的氧化镁层805。MRAM单元800还包括位线端子801、源极线端子812和存取晶体管810。
在操作期间，如相关领域的技术人员将理解的，通过激活字线来选择用于写入/读取操作的MRAM单元800，使得存取晶体管810导电(例如，导通)。当可调磁体层804的磁场与永磁体层806的磁场匹配时，MRAM单元800存储逻辑“1”，使得位线801和源极线812之间的电流流过的电阻相对较低。当可调磁体层804的磁场与永久磁体层806的磁场不匹配(例如，相反)时，MRAM单元800存储逻辑“0”，使得位线801和源极线812之间的电流流过的电阻相对较高。如相关领域的技术人员将理解的，MRAM单元800的逻辑状态可以通过向位线801施加高电压(和对应的电流)来“翻转”，使得可调磁体层804的磁场改变极性。因此，可以将上面讨论的写入控制电压118和读取控制电压120施加至位线端子801以用于写入和读取操作。此外，在读取操作期间，可以从源极端子812测量读取电流122以确定存储在MRAM单元800中的电流逻辑状态。
图9示出了根据本发明的实施例的RRAM单元900。例如，RRAM单元900可以表示本文所讨论的存储体106a至106d中的多个存储单元中的一个和/或存储单元阵列410的存储单元412。RRAM单元900由堆叠结构的多个半导体层形成，多个半导体层包括金属层904和908以及高K氧化物层906。RRAM单元900还包括位线端子902、源极线端子912和存取晶体管910。
在操作期间，如相关领域的技术人员将理解的，通过激活字线来选择用于写入/读取操作的RRAM单元900，使得存取晶体管910导电(例如，导通)。如本领域的技术人员将理解的，当高K氧化物906处于低电阻状态时，RRAM单元900存储逻辑“1”，该低电阻状态由形成通过高K氧化物906的低电阻“隧道(tunnel)”的高电压或电流产生。当低电阻隧道断开或不存在时，RRAM单元900存储逻辑“0”。与MRAM类似，可以将上面讨论的写入控制电压118和读取控制电压120施加至位线端子902以用于RRAM单元900的写入和读取操作。此外，在读取操作期间，可以从源极端子912测量读取电流122以确定存储在RRAM单元900中的电流逻辑状态。
结论
先前详细的描述公开了一种存储器功能测试器，用于通过多个写入控制电压对具有多个存储单元的存储体实施写入/读取功能测试。存储器功能测试器包括可调电压生成器电路、读取电流测量电路和控制器。可调电压生成器电路被配置为生成多个写入控制电压的每个写入控制电压，以在写入/读取功能测试的相应的第一写入周期和第二写入周期期间，将第一逻辑状态和第二逻辑状态存储在多个存储单元中。读取电流测量电路被配置为测量第一和第二组读取电流，第一和第二组读取电流限定了与多个写入控制电压中的每个写入控制电压相关的第一和第二读取电流分布。第一读取电流分布表示在第一写入周期期间存储在多个存储单元中的第一逻辑状态，并且第二读取电流分布表示在第二写入周期期间存储在多个存储单元中的第二逻辑状态。控制器被配置为确定落在与多个写入控制电压中的每个写入控制电压相关的第一读取电流分布和第二读取电流分布之外的误差电流的数量，基于与每个写入控制电压相关的对应的误差电流的数量的和多个存储单元中的存储单元的数量确定与每个写入控制电压相关的误差电流，将与多个写入控制电压的相关的误差率彼此进行比较，并且基于误差率的比较从多个写入控制电压选择优选写入控制电压。
在一些实施例中，所述优选写入控制电压与所述误差率的最低误差率相关。
在一些实施例中，所述控制器还被配置为：将所述最低误差率与预定阈值误差率比较；以及基于所述最低误差率与所述预定阈值误差率的比较来确定具有所述多个存储单元的存储体是否已经通过所述写入/读取功能测试。
在一些实施例中，所述控制器还被配置为：基于所述最低误差率小于所述预定阈值误差率来确定所述存储体已经通过所述写入/读取功能测试；以及基于所述最低误差率大于所述预定阈值误差率来确定所述存储体未通过所述写入/读取功能测试。
在一些实施例中，对于所述每个写入控制电压，所述可调电压生成器电路被配置为：第一次生成所述每个写入控制电压以在所述多个存储单元中存储所述第一逻辑状态；第一次生成每个读取控制电压以触发限定了所述第一电流分布的读取电流；第二次生成所述每个写入控制电压以在所述多个存储单元中存储所述第二逻辑状态；以及第二次生成所述每个读取控制电压以触发限定了所述第二电流分布的读取电流。
在一些实施例中，所述控制器还被配置为：确定第一读取检测窗口以适合与所述优选写入控制电压相关的所述第一电流分布；以及确定第二读取检测窗口以适合与所述优选写入控制电压相关的所述第二电流分布，其中，在所述操作模式期间生成的后续读取电流将与所述第一读取检测窗口和所述第二读取检测窗口进行比较以确定所述后续读取电流表示所述第一逻辑状态还是所述第二逻辑状态。
在一些实施例中，所述可调电压生成器被配置为将所述写入控制电压重复增大预定量以生成所述多个写入控制电压，并且每个写入控制电压被连续两次施加至所述存储单元以将相应的第一逻辑状态和第二逻辑状态存储在所述多个存储单元中。
在一些实施例中，所述存储体是磁阻式随机存取存储器(MRAM)存储体和电阻式随机存取存储体(RRAM)存储体中的一种。
先前详细的描述还公开了一种测试具有多个存储体的存储器件的方法。该方法包括选择多个存储体的第一存储体，第一存储体包括多个存储单元。通过多个写入控制电压对第一存储体实施写入/读取功能测试，以确定误差率，每个误差率均与多个写入控制电压的对应写入控制电压相关。之后，基于多个误差率从多个写入控制电压中选择优选写入控制电压，其中，优选写入控制电压被指定在操作模式中的存储体的后续写入操作期间使用，以及锁定优选写入控制电压以用于对第一存储体的后续写入操作。
在一些实施例中，该方法还包括：锁定所述优选写入控制电压以用于对所述第一存储体的后续写入操作。
在一些实施例中，对所述第一存储体实施所述写入/读取功能测试包括：将每个写入控制电压施加至所述多个存储单元以在相应的第一写入周期和第二写入周期期间将第一逻辑状态和第二逻辑状态存储在所述多个存储单元中；以及在相应的第一读取周期和第二读取周期期间测量与所述多个写入控制电压中的每个写入控制电压相关的第一组读取电流和第二组读取电流，其中，所述第一组读取电流包括表示存储在所述多个存储单元中的所述第一逻辑状态的第一读取电流分布，并且所述第二组读取电流包括表示存储在所述多个存储单元中的所述第二逻辑状态的第二读取电流分布。
在一些实施例中，该方法还包括：确定落在与所述多个写入控制电压中的每个写入控制电压相关的所述第一读取电流分布和所述第二读取电流分布之外的误差电流的数量；以及基于与所述每个写入控制电压相关的对应的误差电流的数量和所述多个存储单元中的存储单元的数量来确定与所述每个写入控制电压相关的误差率。
在一些实施例中，所述选择包括：将与所述多个写入控制电压相关的误差率彼此进行比较；以及基于所述误差率的比较，从所述多个写入控制电压中选择所述优选写入控制电压，其中，所述优选写入控制电压与所述误差率的最低误差率相关。
在一些实施例中，该方法还包括：将所述最低误差率与所述预定阈值误差率进行比较；以及基于所述最低误差率与所述预定阈值误差率的比较来确定所述存储体是否通过所述写入/读取功能测试。先前详细的描述还公开了一种制造具有多个存储体的存储器件的方法。该方法包括制造具有多个存储体的存储器件，并且选择多个存储体中的第一存储体，第一存储体包括多个存储单元。通过多个写入控制电压对第一存储体实施写入/读取功能测试，以确定多个误差率，每个误差率均与多个写入控制电压的对应写入控制电压相关。之后，基于多个误差率从多个写入控制电压中选择优选写入控制电压，其中，优选写入控制电压被指定用于在操作模式中的存储体的后续写入操作期间使用，以及锁定优选写入控制电压以用于对第一存储体的后续写入操作。
在一些实施例中，该方法还包括：锁定所述优选写入控制电压以用于对所述第一存储体的后续写入操作。
在一些实施例中，对所述第一存储体实施所述写入/读取功能测试包括：将每个写入控制电压施加至所述多个存储单元以在相应的第一写入周期和第二写入周期期间将第一逻辑状态和第二逻辑状态存储在所述多个存储单元中；以及在相应的第一读取周期和第二读取周期期间测量与所述多个写入控制电压中的每个写入控制电压相关的第一组读取电流和第二组读取电流，其中，所述第一组读取电流包括表示存储在所述多个存储单元中的所述第一逻辑状态的第一读取电流分布，并且所述第二组读取电流包括表示存储在所述多个存储单元中的所述第二逻辑状态的第二读取电流分布。
在一些实施例中，对所述第一存储体实施所述写入/读取功能测试还包括：确定落在与所述多个写入控制电压中的每个写入控制电压相关的所述第一读取电流分布和所述第二读取电流分布之外的误差电流的数量；以及基于与所述每个写入控制电压相关的对应的误差电流的数量和所述多个存储单元中的存储单元的数量来确定与所述每个写入控制电压相关的误差率。
在一些实施例中，所述选择包括：将与所述多个写入控制电压相关的误差率彼此进行比较；以及基于所述误差率的比较，从所述多个写入控制电压中选择所述优选写入控制电压，其中，所述优选写入控制电压与所述误差率的最低误差率相关。
在一些实施例中，该方法还包括：将所述最低误差率与所述预定阈值误差率进行比较；以及基于所述最低误差率与所述预定阈值误差率的比较来确定所述存储体是否通过所述写入/读取功能测试。
先前详细的描述参照附图以说明与本发明一致的示例性实施例。在先前详细的描述中引用的“示例性实施例”是指所描述的示例性实施例可以包括特定的部件、结构或特性，但是每个实施例可能没有必要包括特定的部件、结构或特性。而且，这样的短语不一定是指相同的示例性实施例。此外，无论是否明确描述，结合示例性实施例描述的任何部件、结构或特性可以独立地或以任何组合包括其它示例性实施例的部件、结构或特性。
先前详细的描述并不意味着限制。相反，本发明的范围仅根据以下权利要求及其等同物来限定。应该理解，先前详细的描述而不是下面的摘要部分旨在用于解释权利要求。摘要部分可以阐述本发明的一个或多个但不是全部的示例性实施例，并且因此不旨在以任何方式限制本发明和所附权利要求及其等同物。
先前详细的描述中描述的示例性实施例已经提供为用于说明的目的，并且不旨在限制。其它示例性实施例是可能的，并且可以在保持在本发明的精神和范围内的同时对示例性实施例作出修改。先前详细的描述已经借助于功能构建块来描述，功能构建块示出了具体功能及其关系的实现。为了便于描述，本文任意定义了这些功能构建块的边界。只要适当地实施特定的功能及其关系，就可以定义可选边界。
本发明的实施例可以用硬件、固件、软件或它们的任何组合来实现。本发明的实施例还可以实现为存储在机器可读介质上的指令，其可以由一个或多个处理器读取和执行。机器可读介质可以包括用于以机器可读的形式(例如，计算电路)存储或传输信息的任何机制。例如，机器可读介质可以包括诸如只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光存储介质；闪存器件；以及其它的非暂时性机器可读介质。又例如，机器可读介质可以包括诸如电、光、声或其它形式的传播信号(例如，载波、红外信号、数字信号等)的暂时机器可读介质。此外，固件、软件、程序、指令在此可被描述为实施某些动作。然而，应该理解，这样的描述仅仅是为了方便，并且实际上这样的动作来自计算器件、处理器、控制器或执行固件、软件、程序、指令等的其它器件。
先前详细的描述充分揭示了本发明的一般性质，在不背离本发明的精神和范围的情况下，其它人可以通过应用相关领域技术人员的知识而容易地修改和/或适应这种示例性实施例的各种应用，而无需过度实验。因此，基于本文给出的教导和指导，这种适应和修改旨在包括在示例性实施例的等同物的含义和数量内。应该理解，本文中的措辞或术语是为了描述而非限制的目的，从而使得本说明书的术语或措辞由相关领域技术人员根据本文的教导解释。

Claims (20)

1.一种存储器的功能测试器，用于对多个存储单元实施写入/读取功能测试，所述存储器功能测试器包括：
可调电压生成器电路，被配置为生成多个写入控制电压的每个写入控制电压，以在所述写入/读取功能测试的相应的第一写入周期和第二写入周期期间将第一逻辑状态和第二逻辑状态存储在所述多个存储单元中；
读取电流测量电路，被配置为：
测量第一组读取电流和第二组读取电流，所述第一组读取电流和所述第二组读取电流限定了与所述多个写入控制电压中的每个写入控制电压相关的第一读取电流分布和第二读取电流分布，其中，所述第一读取电流分布表示在所述第一写入周期期间存储在所述多个存储单元中的所述第一逻辑状态，并且所述第二读取电流分布表示在所述第二写入周期期间存储在所述多个存储单元中的所述第二逻辑状态；
控制器，被配置为：
确定落在与所述多个写入控制电压中的每个写入控制电压相关的所述第一读取电流分布和所述第二读取电流分布之外的误差电流的数量；
基于与所述每个写入控制电压相关的对应的误差电流的数量和所述多个存储单元中的存储单元的数量来确定与所述每个写入控制电压相关的误差率；
将与所述多个写入控制电压相关的误差率彼此进行比较；和
基于所述误差率的比较，从所述多个写入控制电压选择优选写入控制电压。
2.根据权利要求1所述的存储器功能测试器，其中，所述优选写入控制电压与所述误差率的最低误差率相关。
3.根据权利要求2所述的存储器功能测试器，其中，所述控制器还被配置为：
将所述最低误差率与预定阈值误差率比较；以及
基于所述最低误差率与所述预定阈值误差率的比较来确定具有所述多个存储单元的存储体是否已经通过所述写入/读取功能测试。
4.根据权利要求3所述的存储器功能测试器，其中，所述控制器还被配置为：
基于所述最低误差率小于所述预定阈值误差率来确定所述存储体已经通过所述写入/读取功能测试；以及
基于所述最低误差率大于所述预定阈值误差率来确定所述存储体未通过所述写入/读取功能测试。
5.根据权利要求1所述的存储器功能测试器，其中，对于所述每个写入控制电压，所述可调电压生成器电路被配置为：
第一次生成所述每个写入控制电压以在所述多个存储单元中存储所述第一逻辑状态；
第一次生成每个读取控制电压以触发限定了所述第一读取电流分布的读取电流；
第二次生成所述每个写入控制电压以在所述多个存储单元中存储所述第二逻辑状态；以及
第二次生成所述每个读取控制电压以触发限定了所述第二读取电流分布的读取电流。
6.根据权利要求1所述的存储器功能测试器，其中，所述控制器还被配置为：
确定第一读取检测窗口以适合与所述优选写入控制电压相关的所述第一读取电流分布；以及
确定第二读取检测窗口以适合与所述优选写入控制电压相关的所述第二读取电流分布，
其中，在操作模式期间生成的后续读取电流将与所述第一读取检测窗口和所述第二读取检测窗口进行比较以确定所述后续读取电流表示所述第一逻辑状态还是所述第二逻辑状态。
7.根据权利要求1所述的存储器功能测试器，其中，所述可调电压生成器被配置为将所述写入控制电压重复增大预定量以生成所述多个写入控制电压，并且每个写入控制电压被连续两次施加至所述存储单元以将相应的第一逻辑状态和第二逻辑状态存储在所述多个存储单元中。
8.根据权利要求1所述的存储器功能测试器，其中，所述存储体是磁阻式随机存取存储器(MRAM)存储体和电阻式随机存取存储体(RRAM)存储体中的一种。
9.一种测试具有多个存储体的存储器件的方法，包括：
选择所述多个存储体的第一存储体，所述第一存储体包括多个存储单元；
通过多个写入控制电压对所述第一存储体实施写入/读取功能测试，以确定多个误差率，每个误差率均与所述多个写入控制电压的对应写入控制电压相关；以及
基于所述多个误差率从所述多个写入控制电压中选择优选写入控制电压，其中，所述优选写入控制电压被指定在对操作模式中的所述存储体的后续写入操作期间使用。
10.根据权利要求9所述的方法，还包括：
锁定所述优选写入控制电压以用于对所述第一存储体的后续写入操作。
11.根据权利要求9所述的方法，其中，对所述第一存储体实施所述写入/读取功能测试包括：
将每个写入控制电压施加至所述多个存储单元以在相应的第一写入周期和第二写入周期期间将第一逻辑状态和第二逻辑状态存储在所述多个存储单元中；以及
在相应的第一读取周期和第二读取周期期间测量与所述多个写入控制电压中的每个写入控制电压相关的第一组读取电流和第二组读取电流，其中，所述第一组读取电流包括表示存储在所述多个存储单元中的所述第一逻辑状态的第一读取电流分布，并且所述第二组读取电流包括表示存储在所述多个存储单元中的所述第二逻辑状态的第二读取电流分布。
12.根据权利要求11所述的方法，还包括：
确定落在与所述多个写入控制电压中的每个写入控制电压相关的所述第一读取电流分布和所述第二读取电流分布之外的误差电流的数量；以及
基于与所述每个写入控制电压相关的对应的误差电流的数量和所述多个存储单元中的存储单元的数量来确定与所述每个写入控制电压相关的误差率。
13.根据权利要求9所述的方法，其中，所述选择包括：
将与所述多个写入控制电压相关的误差率彼此进行比较；以及
基于所述误差率的比较，从所述多个写入控制电压中选择所述优选写入控制电压，其中，所述优选写入控制电压与所述误差率的最低误差率相关。
14.根据权利要求13所述的方法，还包括：
将所述最低误差率与预定阈值误差率进行比较；以及
基于所述最低误差率与所述预定阈值误差率的比较来确定所述存储体是否通过所述写入/读取功能测试。
15.一种制造具有多个存储体的存储器件的方法，包括：
制造具有所述多个存储体的存储器件；
选择所述多个存储体中的第一存储体，所述第一存储体包括多个存储单元；
通过多个写入控制电压对所述第一存储体实施写入/读取功能测试，以确定多个误差率，每个误差率均与所述多个写入控制电压的对应写入控制电压相关；以及
基于所述多个误差率，从所述多个写入控制电压中选择优选写入控制电压，其中，所述优选写入控制电压被指定在对操作模式中的所述存储体的后续写入操作期间使用。
16.根据权利要求15所述的方法，还包括：
锁定所述优选写入控制电压以用于对所述第一存储体的后续写入操作。
17.根据权利要求15所述的方法，其中，对所述第一存储体实施所述写入/读取功能测试包括：
将每个写入控制电压施加至所述多个存储单元以在相应的第一写入周期和第二写入周期期间将第一逻辑状态和第二逻辑状态存储在所述多个存储单元中；以及
在相应的第一读取周期和第二读取周期期间测量与所述多个写入控制电压中的每个写入控制电压相关的第一组读取电流和第二组读取电流，其中，所述第一组读取电流包括表示存储在所述多个存储单元中的所述第一逻辑状态的第一读取电流分布，并且所述第二组读取电流包括表示存储在所述多个存储单元中的所述第二逻辑状态的第二读取电流分布。
18.根据权利要求17所述的方法，其中，对所述第一存储体实施所述写入/读取功能测试还包括：
确定落在与所述多个写入控制电压中的每个写入控制电压相关的所述第一读取电流分布和所述第二读取电流分布之外的误差电流的数量；以及
基于与所述每个写入控制电压相关的对应的误差电流的数量和所述多个存储单元中的存储单元的数量来确定与所述每个写入控制电压相关的误差率。
19.根据权利要求15所述的方法，其中，所述选择包括：
将与所述多个写入控制电压相关的误差率彼此进行比较；以及
基于所述误差率的比较，从所述多个写入控制电压中选择所述优选写入控制电压，其中，所述优选写入控制电压与所述误差率的最低误差率相关。
20.根据权利要求19所述的方法，还包括：
将所述最低误差率与预定阈值误差率进行比较；以及
基于所述最低误差率与所述预定阈值误差率的比较来确定所述存储体是否通过所述写入/读取功能测试。
CN201810714056.1A 2017-06-30 2018-06-29 存储器件的测试装置及相关的存储器件的测试和制造方法 Active CN109215729B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527901P 2017-06-30 2017-06-30
US62/527,901 2017-06-30
US15/993,709 2018-05-31
US15/993,709 US10403385B2 (en) 2017-06-30 2018-05-31 Apparatus for memory device testing and field applications

Publications (2)

Publication Number Publication Date
CN109215729A CN109215729A (zh) 2019-01-15
CN109215729B true CN109215729B (zh) 2020-12-22

Family

ID=64738253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810714056.1A Active CN109215729B (zh) 2017-06-30 2018-06-29 存储器件的测试装置及相关的存储器件的测试和制造方法

Country Status (3)

Country Link
US (2) US10403385B2 (zh)
CN (1) CN109215729B (zh)
TW (1) TWI670720B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403385B2 (en) * 2017-06-30 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for memory device testing and field applications
US10685693B2 (en) 2018-07-16 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for writing to magnetic random access memory
US11482295B2 (en) * 2020-09-25 2022-10-25 Infinitum Solutions, Inc. Testing magnetoresistive random access memory for low likelihood failure
CN113448599A (zh) * 2021-06-16 2021-09-28 深圳天狼芯半导体有限公司 一种检测方法、装置、电子设备及可读存储介质
CN118098334B (zh) * 2024-04-25 2024-06-21 南京邮电大学 一种rram的故障测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4607229A (en) * 1983-12-21 1986-08-19 Kabushiki Kaisha Toshiba Phase shifter
US7343535B2 (en) * 2002-02-06 2008-03-11 Avago Technologies General Ip Dte Ltd Embedded testing capability for integrated serializer/deserializers
CN102317803A (zh) * 2008-07-09 2012-01-11 爱德万测试株式会社 测试装置、测试方法和移相器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707803B2 (ja) * 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
WO2007116695A1 (ja) * 2006-03-31 2007-10-18 Anritsu Corporation データ信号発生装置
JP2011008850A (ja) * 2009-06-24 2011-01-13 Sony Corp メモリ及び情報処理方法
JP2011008849A (ja) * 2009-06-24 2011-01-13 Sony Corp メモリ及び書き込み制御方法
US8634240B2 (en) * 2009-10-28 2014-01-21 SanDisk Technologies, Inc. Non-volatile memory and method with accelerated post-write read to manage errors
US9679664B2 (en) 2012-02-11 2017-06-13 Samsung Electronics Co., Ltd. Method and system for providing a smart memory architecture
US9195586B2 (en) * 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
US8806284B2 (en) 2012-05-02 2014-08-12 Avalanche Technology Inc. Method for bit-error rate testing of resistance-based RAM cells using a reflected signal
US9064563B2 (en) * 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
US9576683B2 (en) * 2014-02-06 2017-02-21 Seagate Technology Llc Systems and methods for hard error reduction in a solid state memory device
US9543041B2 (en) * 2014-08-29 2017-01-10 Everspin Technologies, Inc. Configuration and testing for magnetoresistive memory to ensure long term continuous operation
US9455014B1 (en) * 2015-03-19 2016-09-27 Qualcomm Incorporated Adjusting resistive memory write driver strength based on write error rate (WER) to improve WER yield, and related methods and systems
CN107768515B (zh) * 2016-08-18 2020-05-08 华邦电子股份有限公司 存储器装置的形成方法
US10403385B2 (en) * 2017-06-30 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for memory device testing and field applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4607229A (en) * 1983-12-21 1986-08-19 Kabushiki Kaisha Toshiba Phase shifter
US7343535B2 (en) * 2002-02-06 2008-03-11 Avago Technologies General Ip Dte Ltd Embedded testing capability for integrated serializer/deserializers
CN102317803A (zh) * 2008-07-09 2012-01-11 爱德万测试株式会社 测试装置、测试方法和移相器

Also Published As

Publication number Publication date
US10403385B2 (en) 2019-09-03
TWI670720B (zh) 2019-09-01
US20190006022A1 (en) 2019-01-03
US10861574B2 (en) 2020-12-08
CN109215729A (zh) 2019-01-15
TW201905932A (zh) 2019-02-01
US20190385690A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
CN109215729B (zh) 存储器件的测试装置及相关的存储器件的测试和制造方法
KR101622817B1 (ko) 저항 메모리 센싱 방법 및 디바이스
CN110544500B (zh) 随机码产生器及相关随机码产生方法
US10515696B2 (en) Apparatuses and methods for determining stability of a memory cell
US7864593B2 (en) Method for classifying memory cells in an integrated circuit
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
US8289793B2 (en) Nonvolatile semiconductor memory device capable of testing diodes and manufacturing method thereof
US9437294B2 (en) Resistance variable memory sensing
US10204037B2 (en) Memory device, memory controller and operation method thereof
US9406366B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
US20160314844A1 (en) Natural threshold voltage compaction with dual pulse program for non-volatile memory
US9899078B2 (en) Resistive random access memory with high-reliability and manufacturing and control methods thereof
US8149638B2 (en) Semiconductor memory device and inspecting method of the same
CN110858497A (zh) 一种存储器装置以及用于感测存储器单元的逻辑状态的方法
US10490297B2 (en) Memory storage apparatus and method for testing memory storage apparatus
CN107342105B (zh) 电阻式记忆胞的写入方法及电阻式内存
US11670368B2 (en) Methods and systems for accessing memory cells
Ravi et al. Memristor based memories: defects, testing, and testability techniques
US7330385B2 (en) Integrated semiconductor memory device with adaptation of the evaluation characteristic of sense amplifiers
US12080378B2 (en) Circuits and methods of detecting at least partial breakdown of canary circuits
US12002536B2 (en) Sensing module, memory device, and sensing method applied to identify un-programmed/programmed state of non-volatile memory cell
US10685734B2 (en) Semiconductor integrated circuit and test method
TWI657457B (zh) 記憶體儲存裝置及其測試方法
US20170372792A1 (en) Test apparatus, memory test system, and test method
EP4453940A1 (en) Memory built-in self-test with address skipping trim search

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant