CN110544500B - 随机码产生器及相关随机码产生方法 - Google Patents

随机码产生器及相关随机码产生方法 Download PDF

Info

Publication number
CN110544500B
CN110544500B CN201910439421.7A CN201910439421A CN110544500B CN 110544500 B CN110544500 B CN 110544500B CN 201910439421 A CN201910439421 A CN 201910439421A CN 110544500 B CN110544500 B CN 110544500B
Authority
CN
China
Prior art keywords
memory cell
sense amplifier
random code
power supply
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910439421.7A
Other languages
English (en)
Other versions
CN110544500A (zh
Inventor
徐清祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN110544500A publication Critical patent/CN110544500A/zh
Application granted granted Critical
Publication of CN110544500B publication Critical patent/CN110544500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B29/00—Generation of noise currents and voltages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开一种随机码产生器及相关随机码产生方法，包括：一电源、一感测电路、一第一存储器胞与一第二存储器胞。该第一存储器胞的一第一端连接至该电源且该第一存储器胞的一第二端连接至该感测电路。该第二存储器胞的一第一端连接至该电源且该第二存储器胞的一第二端连接至该感测电路。在一注册动作时，该电源提供一供应电压至该第一存储器胞与该第二存储器胞，并且在该注册动作后，该感测电路根据该第一存储器胞与该第二存储器胞之间的电阻值差异决定一随机码。

Description

随机码产生器及相关随机码产生方法
技术领域
本发明涉及一种随机码产生器及其相关控制方法，且特别涉及一种由非易失性存储器(non-volatile memory)所组成的随机码产生器及相关随机码产生方法。
背景技术
物理不可复制技术(physically unclonable function，简称PUF技术)是一种创新的方式用来保护半导体芯片内部的数据，防止半导体芯片的内部数据被窃取。根据PUF技术，半导体芯片能够提供一随机码(random code)。此随机码可作为半导体芯片(semiconductor chip)上特有的身份码(ID code)，用来保护内部的数据。
一般来说，PUF技术是利用半导体芯片的制造变异(manufacturing variation)来获得独特的随机码。此制造变异包括半导体的工艺变异(process variation)。亦即，就算有精确的工艺步骤可以制作出半导体芯片，但是其随机码几乎不可能被复制(duplicate)。因此，具有PUF技术的半导体芯片通常被运用于高安全防护的应用(applications withhigh security requirements)。
美国专利US 9,613,714提出一种用于PUF技术的一次编程存储器胞与存储器胞阵列以及相关随机码产生方法。该专利利用半导体的制造变异所设计出的一次编程存储器胞(one time programmable memory cell)与存储器胞阵列，在编程动作进行后，即具有独特的随机码。
发明内容
本发明涉及一种随机码产生器，包括：一电源；一感测电路；一第一存储器胞，其中该第一存储器胞的一第一端连接至该电源且该第一存储器胞的一第二端连接至该感测电路；以及一第二存储器胞，其中该第二存储器胞的一第一端连接至该电源且该第二存储器胞的一第二端连接至该感测电路；其中，在一注册动作时，该电源提供一供应电压至该第一存储器胞与该第二存储器胞，并且在该注册动作后，该感测电路根据该第一存储器胞与该第二存储器胞之间的电阻值差异决定一随机码。
本发明涉及一种随机码产生器，包括：一电源电路；一感测电路；一存储器胞阵列，包括一第一存储器胞与一第二存储器胞，其中该第一存储器胞的一第一端经由一第一电源线连接至该电源电路；该第一存储器胞的一第二端经由一第一位线连接至该感测电路；该第一存储器胞的一第三端连接至一第一字线；该第二存储器胞的一第一端经由一第二电源线连接至该电源电路；该第二存储器胞的一第二端经由一第二位线连接至该感测电路；且该第二存储器胞的一第三端连接至该第一字线；其中，在一注册动作时，该第一字线接收一开启电压，该电源提供一供应电压至该第一电源线与该第二电源线，并且在该注册动作后，该感测电路根据该第一存储器胞与该第二存储器胞之间的电阻值差异决定一随机码。
本发明涉及一种利用上述二种随机码产生器的随机码产生方法，包括下列步骤：当该第一存储器胞产生的一第一电流大于一临限值时，该第一感测放大器确认该注册动作完成；以及当该第二存储器胞产生的一第二电流大于该临限值时，该第二感测放大器确认该注册动作完成。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1为本发明随机码产生器的一实施例。
图2A与图2B为电阻性存储器胞的注册动作示意图。
图3A与图3B为电容阻式存储器胞的注册动作示意图。
图4本发明利用存储器胞阵列所组成的随机码产生器。
【符号说明】
100、200、300：随机码产生器
110：电源
122、132、222、232、322、332：存储器胞
124、134：感测放大器
410：电源电路
420：存储器胞阵列
430：感测电路
144：感测电路
154：比较器
具体实施方式
众所周知，在半导体的制造过程必须尽可能保持一致的制作流程，才可以制造出高良率的存储器胞阵列(memory cell array)。其中，存储器胞阵列可由电阻性存储器胞(resistive cell)或者是电容性存储器胞(capacitive cell)所组成，且存储器胞阵列可组成一非易失性存储器。
然而，不论利用如何精确的制作流程来制作出存储器胞，二个存储器胞之间一定会存在随机地微小差异。因此，本发明即利用电路技术来将此微小差异扩大。接着，利用感测电路来检测此差异并产生随机码。
请参照图1，其所绘示为本发明随机码产生器的一实施例。随机码产生器100包括一对(a pair)存储器胞122与132、一感测电路(sensing circuit)144以及一电源(powersource)110。感测电路144还包括感测放大器(sense amplifier)124、134以及比较器(comparator)154。再者，存储器胞122的第一端连接至电源110，第二端连接至感测放大器124；且存储器胞132的第一端连接至电源110，第二端连接至感测放大器134。感测放大器124、134的输出端再连接至比较器154的二个输入端。其中，电源110提供可变化的直流供应电压(variable DC supplying voltage)，且直流供应电压会随着存储器胞122或132的电阻值下降而下降。
首先，在注册动作(enrollment)时，电源110同时将供应电压传递至二个存储器胞122与132，且感测电路144提供接地电压。其中，二个存储器胞122与132可为电阻性存储器胞或者电容性存储器胞。
当供应电压足够大(例如，供应电压为9V)时，二个电流Ia与Ib会开始流经二个存储器胞122与132。由于二个存储器胞122与132之间存在微小差异，所以二个电流Ia与Ib的大小也会有些微的差异。再者，由于二个存储器胞122与132之间存在微小差异，当二个电流Ia与Ib持续流过二个存储器胞122与132时，由于二个存储器胞122与132受到不同的电流应力(current stress)所影响，其中一个存储器胞的电阻值降低的速度将会快过另一个存储器胞的电阻值降低的速度。
当其中一个存储器胞的电阻值变低而改变状态时，将使得流过的电流上升，并导致电源110的供应电压下降。再者，由于电源110的供应电压下降，将使得流过另一个存储器胞的电流下降，使得另一个存储器胞维持在先前的高的电阻值，而无法改变其状态。
再者，由于其中一个存储器胞的电阻值下降而使得流过的电流上升。由于大电流持续流过较低电阻值的存储器胞，使得存储器胞的电阻值继续降低直到感测放大器动作(react)为止。亦即，二个感测放大器124与134持续监测(monitor)接收的电流Ia与Ib，当其中一个电流超过一临限值(threshold value)时，对应的感测放大器即动作(react)。
换句话说，当二个感测放大器124与134其中之一动作时，代表随机码产生器100的注册动作完成。此时，二个存储器胞122与132之间的差异可以利用感测放大器124、134来测量出来。
在读取动作时，电源110同时将读取电压(read voltage)供应至二个存储器胞122与132，且感测电路144提供接地电压。由于读取电压较小(例如读取电压为0.8V)，二个存储器胞122与132的电阻值不会改变。此时，具有高电阻状态的存储器胞产生较小的读取电流(read current)，具有低电阻状态的存储器胞产生较大的读取电流。因此，感测放大器124与134即可判断出二个存储器胞122与132的状态，而比较器154还根据二个存储器胞122与132的状态输出一位的随机码(one bit of random code)。运用上述的方式，即可区别出存储器胞122与132之间的微小差异，并据以产生一位的随机码。
举例来说，假设存储器胞122产生的读取电流大于存储器胞132产生的读取电流时，存储器胞122为低电阻状态且存储器胞132为高电阻状态。此时，即判断随机码为第一存储状态，例如“0”状态。反之，假设存储器胞122产生的读取电流小于存储器胞132产生的读取电流时，存储器胞122为高电阻状态且存储器胞132为低电阻状态。此时，即判断随机码为第二存储状态，例如“1”状态。
根据本发明的实施例，电源110提供可变化的直流供应电压，且直流供应电压会随着存储器胞122与132的电阻值变化而改变。举例来说，电源110为电荷泵电路(charge pumpcircuit)。电荷泵电路提供特定数量的电荷(charge)并存储在电容器后，电容器即可提供供应电压。
在注册动作时，电容器上的供应电压提供至二个122与132存储器胞。当其中一个存储器胞的电阻值变低而改变状态时，大量的电荷(大电流)流经该存储器胞并造成供应电压快速下降，而另一个存储器胞仅有少量的电荷(小电流)流过而不会改变状态。因此，感测放大器124与134即根据电流大小来判断是否完成注册动作。
当然，本发明的电源110也可以是一恒流源，可提供固定的直流电流(DC current)至二个122与132存储器胞而产生供应电压。
请参照图2A与图2B，其所绘示为电阻性存储器胞的注册动作示意图。其中，随机码产生器200包括一对电阻性存储器胞222与232、一感测电路144以及一电源110。其中，感测电路144包括二个感测放大器124与134以及一比较器154。另外，存储器胞222与232为可编程的电阻性存储器胞(programmable resistive memory cell)，可利用大电流应力或者高电压来编程存储器胞222与232。再者，电阻性存储器胞222中包括一电阻性元件(resistiveelement)R1与选择晶体管(select transistor)m1。电阻性元件R1的一端经由位线BL1连接至感测电路144的感测放大器124。选择晶体管m1的第一漏/源端连接至电阻性元件R1的另一端，选择晶体管m1的第二漏/源端经由电源线PL1连接至电源110，选择晶体管m1的栅极端连接至字线WL。相同地，电阻性存储器胞232中包括一电阻性元件R2与选择晶体管m2。电阻性存储器胞232的结构相同于电阻性存储器胞222，其连接关系不再赘述。再者，电阻性元件R1与R2可为相变型电阻性元件(Phase change type resistive element)或者铁电型电阻性元件(Ferroelectric type resistive element)。
如图2A所示，在随机码产生器200进行注册动作时，字线WL接收开启电压(onvoltage)使得择晶体管m1和m2开启开启。此时，电源110同时将供应电压传递至二个电阻性存储器胞222与232的二个电阻性元件R1与R2，且感测电路144提供接地电压至位线BL1与BL2。当供应电压足够大时，开始有二个电流Ia与Ib分别流过二个电阻性存储器胞222与232中的电阻性元件R1与R2。
假设流过电阻性元件R2的电流Ib大于流过电阻性元件R1的电流Ia。当二个电流Ia与Ib持续流过二个电阻性存储器胞222与232的二个电阻性元件R1与R2时，电阻性元件R2的电阻值变化会快过电阻性元件R1的电阻值变化。
当电阻性存储器胞232的电阻性元件R2电阻值下降而使得电阻性存储器胞232改变状态时，流过电阻性存储器胞232的电流Ib上升，并导致电源110的供应电压下降。同时，流过电阻性存储器胞222电阻性元件R1的电流Ia会减小，使得电阻性存储器胞222会维持在高的电阻值，而无法改变其状态。
如图2B所示，二个感测放大器124与134持续监测(monitor)接收的电流Ia与Ib，当持续上升的电流Ib到达临限值导致感测放大器134动作时，代表随机码产生器200的注册动作完成。
因此，在读取动作时，字线WL接收开启电压使得选择晶体管m1和m2开启。接着，电源110同时将读取电压供应至二个电阻性存储器胞222与232，且感测电路144提供接地电压至位线BL1与BL2。此时，电阻性元件R1具有高电阻状态而产生较小的读取电流，电阻性元件R2具有低电阻状态而产生较大的读取电流。所以感测放大器124可判断出电阻性存储器胞222为高电阻状态，且感测放大器134可判断出电阻性存储器胞232为低电阻状态。而比较器154更根据二个电阻性存储器胞222与232的状态输出一位的随机码(one bit of randomcode)，例如第二存储状态(“1”状态)。运用上述的方式，即可区别出电阻性存储器胞222与232之间的微小差异，并据以产生一位的随机码。
请参照图3A与图3B，其所绘示为电容阻式存储器胞的注册动作示意图。其中，随机码产生器300包括一对电容性存储器胞322与332、一感测电路144以及一电源110。其中，感测电路144包括二个感测放大器124与134以及一比较器154。再者，电容性存储器胞322中包括一电容性元件(capacitive element)C1与选择晶体管m1。电容性元件C1的一端经由位线BL1连接至感测放大器124。选择晶体管m1的第一漏/源端连接至电容性元件C1的另一端，选择晶体管m1的第二漏/源端经由电源线PL1连接至电源110，选择晶体管m1的栅极端连接至字线WL。相同地，电容性存储器胞332中包括一电容性元件C2与选择晶体管m2。电容性存储器胞332的结构相同于电容性存储器胞322，其连接关系不再赘述。
如图3A所示，在随机码产生器300进行注册动作时，字线WL接收开启电压而开启。此时，电源110同时将供应电压供应至二个电容性存储器胞322与332的二个电容性元件C1与C2，且感测电路144提供接地电压至位线BL1与BL2。当供应电压足够大时，开始有二个电流Ia与Ib，例如漏电流(leakage current)，分别流过二个电容性存储器胞322与332中的电容性元件C1与C2。
假设流过电容性元件C1的电流Ia大于流过电容性元件C2的电流Ib。当二个电流Ia与Ib持续流过二个电容性存储器胞322与332的二个电容性元件C1与C2时，由于大的漏电流所引起的热跑脱(thermal runaway)会造成电容性元件C1的介电层破裂(rupture)，使得电容性元件C1的电阻值快速减小并改变状态。
当电容性存储器胞322的电容性元件C1电阻值减小而改变状态时，会使得流过的电流Ia上升，并导致电源110的供应电压下降。同时，流过电容性存储器胞332中电容性元件C2的电流Ib会减小，使得电容性存储器胞332中电容性元件C2的介电层不会破裂而维持在高的电阻值，而无法改变其状态。
如图3B所示，二个感测放大器124与134持续监测(monitor)接收的电流Ia与Ib，当持续上升的电流Ia到达临限值导致感测放大器124动作时，代表随机码产生器300的注册动作完成。
因此，在读取动作时，字线WL接收开启电压使得选择晶体管m1和m2开启。接着，电源110同时将读取电压传递至二个电容性存储器胞322与332，且感测电路144提供接地电压至位线BL1与BL2。此时，电容性元件C1具有低电阻状态而产生较大的读取电流，电容性元件C2具有高电阻状态而产生较小的读取电流。所以感测放大器124即可判断出电容性存储器胞322为低电阻状态，且感测放大器134即可判断出电容性存储器胞332为高电阻状态。而比较器154更根据二个电容性存储器胞322与332的状态输出一位的随机码(one bit ofrandom code)，例如第一存储状态(“0”状态)。运用上述的方式，即可区别出电容性存储器胞322与332之间的微小差异，并据以产生一位的随机码。
再者，上述的实施例中存储器胞内的可编程电阻值元件可为金属氧化物半导体电容器(MOS capacitor)、电阻式随机存取存储器(ReRAM或RRAM)、相变式随机存取存储器(PCRAM)、磁阻式随机存取存储器(MRAM)等非易失性存储器。
请参照图4，其所绘示为本发明利用存储器胞阵列所组成的随机码产生器。随机码产生器包括一电源电路(power circuit)410、一存储器胞阵列420与一感测电路(sensingcircuit)430。
在图4中，存储器胞阵列420由3×n个存储器胞c11～c3n所组成。然而本发明的随机码产生器并不限定于利用3×n的存储器胞阵列420，以任何尺寸(size)存储器胞阵列皆可以构成随机码产生器。再者，存储器胞c11～c3n可由图2A所示的电阻性存储器胞222或者图3A所示的电容性存储器胞322来构成。
其中，在第一列的n个存储器胞c11～c1n中，每一个存储器胞的第一端与第二端分别连接至对应的电源线与位线。再者，第一列的n个存储器胞c11～c1n的n个第三端皆连接至字线WL1。以存储器胞c11为例，存储器胞c11的第一端连接至电源线PL1、第二端连接至位线BL1、第三端连接至字线WL1。相同地，第二列的n个存储器胞c21～c2n与第三列的n个存储器胞c31～c3n也具有类似的连接关系，此处不再赘述。
再者，电源电路410中包括多个开关Sp1～Spn以及一电源110。其中，开关Sp1～Spn的第一端皆连接至电源110，开关Sp1～Spn第二端连接至对应的电源线PL1～PLn。
感测电路430中包括多个开关Ss1～Ssn以及二个感测放大器124与134与一比较器154。其中，奇数目开关Ss1与Ss3的第一端皆连接至感测放大器124、偶数目开关Ss2、Ss4与Ssn的第一端皆连接至感测放大器134，开关Ss1～Ssn第二端连接至对应的位线BL1～BLn。
根据本发明的实施例，随机码产生器可针对存储器胞阵列420中的任一对存储器胞来进行注册动作。举例来说，随机码产生器针对存储器胞c21与c22进行注册动作时，电源电路410中对应的开关Sp1与Sp2为闭合状态(closed)，其他开关Sp3～Spn则为打开状态(opened)。感测电路430中对应的开关Ss1与Ss2为闭合状态，其他开关Ss3～Ssn则为打开状态，藉此位线BL1与BL2分别与感测放大器124与134耦合。再者，提供开启电压至字线WL2，提供关闭(off voltage)至字线WL1与WL3。
接着，电源110将供应电压经由电源线PL1与PL2传递至存储器胞c21与c22，且感测电路430提供接地电压至位线BL1与BL2。因此，存储器胞c21与c22的其中之一会改变为低电阻状态，而另一个则维持高电阻状态。
再者，当低电阻状态的存储器胞所对应的电流到达临限值导致一个感测放大器动作时，代表随机码产生器的注册动作完成。
相同地，在读取动作时，电源电路410中对应的开关Sp1与Sp2为闭合状态，其他开关Sp3～Spn则为打开状态。感测电路430中对应的开关Ss1与Ss2为闭合状态，其他开关Ss3～Ssn则为打开状态。再者，提供开启电压至字线WL2，提供关闭至字线WL1与WL3。
接着，电源110将读取电压经由电源线PL1与PL2提供至二个电容性存储器胞c21与c22，且感测电路430提供接地电压至位线BL1与BL2。所以感测放大器124与134即可判断出电容性存储器胞c21与c22的状态。而比较器154更根据二个电容性存储器胞c21与c22的状态输出一位的随机码(one bit of random code)。运用上述的方式，即可区别出电容性存储器胞c21与c22之间的微小差异，并据以产生一位的随机码。换句话说，感测电路430即可根据感测放大器124与134的判断结果来产生一位的随机码。
由以上的说明可知，图4的随机码产生器可以注册任一对存储器胞，并且可以根据该对存储器胞的状态来决定一位的随机码。换句话说，3×n个存储器胞c11～c3n所组成的存储器胞阵列420皆完成注册动作后，随机码产生器共可以产生(3×n)/2位的随机码。
再者，本发明的随机码产生器也可以适度地修改用以提升注册动作以及读取动作的效率。举例来说，电源电路410中不设置任何开关，并且设置(n/2)个电源且n为偶数。再者，每一个电源直接连接至一对电源线，使得(n/2)个电源连接至所有电源线PL1～PLn。
另外，感测电路430中不设置任何开关，仅设置n个感测放大器。n个感测电路连接至所有位线BL1～BLn。
如此，当字线WL1接收开启电压时，随机码产生器同时对第一列的所有存储器胞c11～c1n进行注册动作。相同地，随机码产生器也可以对第一列的所有存储器胞c11～c1n进行读取动作并获得(n/2)个位的随机码。
另外，本发明的感测电路430也可以不需要利用二个感测放大器124与134来决定一位的随机码。而利用任一个感测放大器124与134即可以决定一位的随机码。举例来说，在读取动作时，如果感测放大器124判断存储器胞为低电阻状态时，则以第一存储状态，例如“0”状态，作为一位的随机码。反之，如果感测放大器124判断存储器胞为高电阻状态时，则以第二存储状态，例如“1”状态，作为一位的随机码。
相同地，如果感测电路430中包括n个感测放大器直接连接在所有位线BL1～BLn时，则可以根据奇数目的感测放大器或者利用偶数目的感测放大器来决定(n/2)个位的随机码。
由以上的说明可知，本发明提出一种随机码产生器及相关随机码产生方法。在进行注册动作时，在存储器胞阵列中利用一对存储器胞的微小差异来产生无法预测(unpredictable)的存储状态。因此，在读取动作时，即确认此对存储器胞的存储状态并作为一位的随机码。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (17)

1.一种随机码产生器，包括：
电源；
第一感测放大器；
第二感测放大器；
第一存储器胞，其中该第一存储器胞的第一端连接至该电源且该第一存储器胞的第二端连接至该第一感测放大器的输入端；
第二存储器胞，其中该第二存储器胞的第一端连接至该电源且该第二存储器胞的第二端连接至该第二感测放大器的输入端；以及
比较器，其中该比较器的第一输入端连接至该第一感测放大器的输出端，且该比较器的第二输入端连接至该第二感测放大器的输出端；
其中，在注册动作时，该电源提供供应电压至该第一存储器胞与该第二存储器胞；当该第一存储器胞产生的第一电流大于临限值时，该第一感测放大器确认该注册动作完成；当该第二存储器胞产生的第二电流大于该临限值时，该第二感测放大器确认该注册动作完成；并且，在该注册动作后，该第一感测放大器与该第二感测放大器根据该第一存储器胞与该第二存储器胞之间的电阻值差异使得该比较器决定随机码；
其中，在该注册动作时，当该第一存储器胞或该第二存储器胞的电阻值下降时，该供应电压下降。
2.如权利要求1所述的随机码产生器，其中该电源包括电容器，且特定数量的电荷存储在该电容器后，该电容器即提供该供应电压。
3.如权利要求1所述的随机码产生器，其中该电源为电荷泵电路，该电荷泵电路将特定数量的电荷存储在电容器后，该电容器即提供该供应电压。
4.如权利要求1所述的随机码产生器，其中该第一存储器胞与该第二存储器胞具有相同的结构；该第一存储器胞包括电阻性元件与选择晶体管；该电阻性元件的一端连接至该第一感测放大器的该输入端；该选择晶体管的第一漏/源端连接至该电阻性元件的另一端；该选择晶体管的第二漏/源端连接至该电源；且该选择晶体管的栅极端接收开启电压。
5.如权利要求1所述的随机码产生器，其中该第一存储器胞与该第二存储器胞具有相同的结构；该第一存储器胞包括电容性元件与选择晶体管；该电容性元件的一端连接至该第一感测放大器的该输入端；该选择晶体管的第一漏/源端连接至该电容性元件的另一端；该选择晶体管的第二漏/源端连接至该电源；且该选择晶体管的栅极端接收开启电压。
6.如权利要求1所述的随机码产生器，其中在读取动作时，该电源提供读取电压使得该第一感测放大器的该输入端接收第一读取电流且该第二感测放大器的该输入端接收第二读取电流；当该第一读取电流大于该第二读取电流时，该第一感测放大器判断出第一存储器胞为低电阻状态，该第二感测放大器判断出第二存储器胞为高电阻状态，且该比较器的该输出端输出第一存储状态作为一位的随机码；以及，当该第一读取电流小于该第二读取电流时，该第一感测放大器判断出第一存储器胞为该高电阻状态，该第二感测放大器判断出第二存储器胞为该低电阻状态，且该比较器的该输出端输出第二存储状态作为一位的随机码。
7.如权利要求1所述的随机码产生器，其中在读取动作时，该电源提供读取电压使得该第一感测放大器的该输入端接收第一读取电流且该第二感测放大器的该输入端接收第二读取电流；当该第一感测放大器确认该第一存储器胞为低电阻状态时，将第一存储状态作为一位的随机码；以及，当该第一感测放大器确认该第一存储器胞为高电阻状态时，将第二存储状态作为一位的随机码。
8.如权利要求1所述的随机码产生器，其中该第一存储器胞与该第二存储器胞中包括金属氧化物半导体电容器、电阻式随机存取存储器、相变式随机存取存储器或者磁阻式随机存取存储器等非易失性存储器。
9.一种随机码产生器，包括：
电源；
第一感测放大器；
第二感测放大器；
第一存储器胞与第二存储器胞，其中该第一存储器胞的第一端连接至该电源；该第一存储器胞的第二端连接至该第一感测放大器的输入端；该第二存储器胞的第一端连接至该电源；该第二存储器胞的第二端连接至该第二感测放大器的输入端；以及
比较器，其中该比较器的第一输入端连接至该第一感测放大器的输出端，该比较器的第二输入端连接至该第二感测放大器的输出端；
其中，在注册动作时，该电源提供供应电压至该第一存储器胞与该第二存储器胞；当该第一存储器胞产生的第一电流大于临限值时，该感测电路中的第一感测放大器确认该注册动作完成；当该第二存储器胞产生的第二电流大于该临限值时，该感测电路中的第二感测放大器确认该注册动作完成；
在读取动作时，该电源提供读取电压使得该第一感测放大器接收第一读取电流且该第二感测放大器接收第二读取电流；当该第一读取电流大于该第二读取电流时，该比较器的输出端输出第一存储状态作为一位的随机码；以及，当该第一读取电流小于该第二读取电流时，该比较器的该输出端输出第二存储状态作为一位的随机码。
10.如权利要求9所述的随机码产生器，其中在注册动作时，当该第一存储器胞或该第二存储器胞的电阻值下降时，该供应电压下降。
11.如权利要求9所述的随机码产生器，其中该第一存储器胞包括第一电阻性元件与第一选择晶体管及该第二存储器胞包含第二电阻性元件与第二选择晶体管；该第一电阻性元件的一端连接至该第一感测放大器的该输入端；该第一选择晶体管的第一漏/源端连接至该第一电阻性元件的另一端；该第一选择晶体管的第二漏/源端连接至该电源；且该第一选择晶体管的栅极端接收开启电压；该第二电阻性元件的一端连接至该第二感测放大器的该输入端；该第二选择晶体管的第一漏/源端连接至该第二电阻性元件的另一端；该第二选择晶体管的第二漏/源端连接至该电源；且该第二选择晶体管的栅极端接收该开启电压。
12.如权利要求9所述的随机码产生器，其中该第一存储器胞包括第一电容性元件与第一选择晶体管及该第二存储器胞包括第二电容性元件与第二选择晶体管；该第一电容性元件的一端连接至该第一感测放大器的该输入端；该第一选择晶体管的第一漏/源端连接至该第一电容性元件的另一端；该第一选择晶体管的第二漏/源端连接至该电源；且该第一选择晶体管的栅极端接收开启电压；该第二电容性元件的一端连接至该第二感测放大器的该输入端；该第二选择晶体管的第一漏/源端连接至该第二电容性元件的另一端；该第二选择晶体管的第二漏/源端连接至该电源；且该第二选择晶体管的栅极端接收该开启电压。
13.如权利要求9所述的随机码产生器，其中该电源包括电容器，且电容器存储特定数量的电荷使得该电容器提供该供应电压。
14.如权利要求9所述的随机码产生器，其中该电源为电荷泵电路，该电荷泵电路中包括电容器，该电荷泵电路提供特定数量的电荷至该电容器，并使得该电容器提供该供应电压。
15.如权利要求9所述的随机码产生器，其中该电源为一恒流源。
16.如权利要求9所述的随机码产生器，其中该第一存储器胞与该第二存储器胞中包括金属氧化物半导体电容器、电阻式随机存取存储器、相变式随机存取存储器或者磁阻式随机存取存储器等非易失性存储器。
17.一种随机码产生器，包括：
电源；
第一感测放大器；
第二感测放大器；
第一存储器胞，其中该第一存储器胞的第一端连接至该电源且该第一存储器胞的第二端连接至该第一感测放大器的输入端；以及
第二存储器胞，其中该第二存储器胞的第一端连接至该电源且该第二存储器胞的第二端连接至该第二感测放大器的输入端；
其中，在注册动作时，该电源提供供应电压至该第一存储器胞与该第二存储器胞；当该第一存储器胞产生的第一电流大于临限值时，该第一感测放大器确认该注册动作完成；当该第二存储器胞产生的第二电流大于该临限值时，该第二感测放大器确认该注册动作完成；
其中，在读取动作时，该电源提供读取电压使得该第一感测放大器接收第一读取电流且该第二感测放大器接收第二读取电流；当该第一感测放大器确认该第一存储器胞为低电阻状态时，将第一存储状态作为一位的随机码；以及，当该第一感测放大器确认该第一存储器胞为高电阻状态时，将第二存储状态作为一位的随机码。
CN201910439421.7A 2018-05-29 2019-05-24 随机码产生器及相关随机码产生方法 Active CN110544500B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862677196P 2018-05-29 2018-05-29
US62/677,196 2018-05-29

Publications (2)

Publication Number Publication Date
CN110544500A CN110544500A (zh) 2019-12-06
CN110544500B true CN110544500B (zh) 2021-06-29

Family

ID=66647244

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811604128.3A Active CN110544495B (zh) 2018-05-29 2018-12-26 电压控制装置及存储器系统
CN201910439421.7A Active CN110544500B (zh) 2018-05-29 2019-05-24 随机码产生器及相关随机码产生方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811604128.3A Active CN110544495B (zh) 2018-05-29 2018-12-26 电压控制装置及存储器系统

Country Status (5)

Country Link
US (2) US10693369B2 (zh)
EP (1) EP3576341B1 (zh)
JP (1) JP6905271B2 (zh)
CN (2) CN110544495B (zh)
TW (2) TWI669714B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
US11056155B1 (en) * 2018-06-20 2021-07-06 Adesto Technologies Corporation Nonvolatile memory devices, systems and methods with switching charge pump architectures
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US11817163B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting state of anti-fuse storage unit and memory device thereof
US11854633B2 (en) 2020-07-16 2023-12-26 Changxin Memory Technologies, Inc. Anti-fuse memory cell state detection circuit and memory
CN113948142B (zh) * 2020-07-16 2023-09-12 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
US11817159B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting anti-fuse memory cell state and memory
US11557338B2 (en) 2020-10-13 2023-01-17 Ememory Technology Inc. Non-volatile memory with multi-level cell array and associated program control method
JP2022113967A (ja) * 2021-01-26 2022-08-05 キオクシア株式会社 半導体記憶装置
TWI761140B (zh) * 2021-03-18 2022-04-11 旺宏電子股份有限公司 記憶體晶片
US20230047939A1 (en) * 2021-08-13 2023-02-16 Ememory Technology Inc. Fuse-type one time programming memory cell
TWI792764B (zh) * 2021-12-13 2023-02-11 華邦電子股份有限公司 記憶體陣列及其操作方法
US11776636B2 (en) 2022-01-09 2023-10-03 Winbond Electronics Corp. Memory array and operation method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798338A (zh) * 2012-12-27 2015-07-22 英特尔公司 用于在集成电路制造期间保护密钥制备的熔丝认证
US9436845B2 (en) * 2014-03-25 2016-09-06 Globalfoundries Inc. Physically unclonable fuse using a NOR type memory array
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
WO2017117663A1 (en) * 2016-01-08 2017-07-13 Sidense Corp. Puf value generation using an anti-fuse memory array
CN107944301A (zh) * 2016-10-12 2018-04-20 力旺电子股份有限公司 反熔丝物理不可复制电路以及相关控制方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303190A (en) * 1992-10-27 1994-04-12 Motorola, Inc. Static random access memory resistant to soft error
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
JPH10247386A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 昇圧電位供給回路及び半導体記憶装置
DE60134115D1 (de) 2001-02-06 2008-07-03 St Microelectronics Srl Ladungspumpe für einen nichtflüchtigen Speicher mit Lesespannungsregelung in der Gegenwart von Schräglauf von Adressen, und nichtflüchtiger Speicher mit solcher Ladungspumpe
US6597603B2 (en) * 2001-11-06 2003-07-22 Atmel Corporation Dual mode high voltage power supply for providing increased speed in programming during testing of low voltage non-volatile memories
US6563726B1 (en) * 2001-11-21 2003-05-13 Hewlett-Packard Company Synchronous bridge rectifier
TW564434B (en) * 2002-02-22 2003-12-01 Ememory Technology Inc Charge pump circuit without body effects
JP2005235315A (ja) * 2004-02-19 2005-09-02 Elpida Memory Inc 昇圧回路
US7427889B2 (en) * 2006-04-28 2008-09-23 Ememory Technology Inc. Voltage regulator outputting positive and negative voltages with the same offsets
US7579902B2 (en) 2006-12-11 2009-08-25 Atmel Corporation Charge pump for generation of multiple output-voltage levels
JP5566568B2 (ja) * 2007-03-27 2014-08-06 ピーエスフォー ルクスコ エスエイアールエル 電源電圧発生回路
US8508078B2 (en) * 2009-06-30 2013-08-13 Decicon, Inc. Power switch with reverse current blocking capability
US8519773B2 (en) * 2011-06-17 2013-08-27 Texas Instruments Incorporated Power switch with one-shot discharge and increased switching speed
JP5587253B2 (ja) * 2011-06-27 2014-09-10 ウィンボンド エレクトロニクス コーポレーション 昇圧回路
US8699247B2 (en) * 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
CN103457346B (zh) * 2012-06-01 2017-06-27 研祥智能科技股份有限公司 一种电源系统及其电源冗余控制电路
TWI465020B (zh) * 2013-03-21 2014-12-11 Univ Nat Taipei Technology Can produce three times the input voltage of the gate driver and drive method
CN104640267A (zh) * 2013-11-08 2015-05-20 苏州璨宇光学有限公司 光源驱动器及其驱动方法
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
JP6495853B2 (ja) * 2016-03-16 2019-04-03 株式会社東芝 データ生成装置、電子デバイスおよび認証システム
US9851914B2 (en) * 2016-03-24 2017-12-26 Texas Instruments Incorporated Random number generation in ferroelectric random access memory (FRAM)
US10020268B2 (en) * 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US9990181B2 (en) * 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
TWI654822B (zh) * 2017-11-27 2019-03-21 國立交通大學 能以低壓電晶體實現級數切換功能之高壓產生器
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798338A (zh) * 2012-12-27 2015-07-22 英特尔公司 用于在集成电路制造期间保护密钥制备的熔丝认证
US9436845B2 (en) * 2014-03-25 2016-09-06 Globalfoundries Inc. Physically unclonable fuse using a NOR type memory array
WO2017117663A1 (en) * 2016-01-08 2017-07-13 Sidense Corp. Puf value generation using an anti-fuse memory array
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN107944301A (zh) * 2016-10-12 2018-04-20 力旺电子股份有限公司 反熔丝物理不可复制电路以及相关控制方法

Also Published As

Publication number Publication date
CN110544500A (zh) 2019-12-06
US20190372456A1 (en) 2019-12-05
TWI669714B (zh) 2019-08-21
US11404958B2 (en) 2022-08-02
TWI715048B (zh) 2021-01-01
CN110544495B (zh) 2021-06-01
US20190369966A1 (en) 2019-12-05
TW202004746A (zh) 2020-01-16
JP2019207692A (ja) 2019-12-05
CN110544495A (zh) 2019-12-06
TW202004757A (zh) 2020-01-16
EP3576341A1 (en) 2019-12-04
JP6905271B2 (ja) 2021-07-21
EP3576341B1 (en) 2021-04-14
US10693369B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
CN110544500B (zh) 随机码产生器及相关随机码产生方法
JP6302020B2 (ja) 物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法
JP6550664B2 (ja) アンチヒューズ物理的複製不可能関数ユニットおよび関連する制御方法
US9570179B2 (en) Non-volatile memory with two phased programming
US8085615B2 (en) Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
TWI654612B (zh) 熔絲格電路、熔絲格陣列及包括該熔絲格電路、該熔絲格陣列的記憶體裝置
KR102496506B1 (ko) 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치
CN112507398B (zh) 物理不可复制函数代码生成装置及其方法
JP6744639B2 (ja) 不揮発性記憶素子を有するランダムビットセル
US10204037B2 (en) Memory device, memory controller and operation method thereof
US20160314844A1 (en) Natural threshold voltage compaction with dual pulse program for non-volatile memory
US9437274B1 (en) Memory device
JP2018514891A (ja) 強誘電体メモリにおけるデータ感知のための基準電圧の設定
US20160172035A1 (en) Pseudo sram using resistive elements for non-volatile storage
US10141064B1 (en) Prevention of neighboring plane disturb in non-volatile memory
Li et al. Evaluation of SiO/sub 2/antifuse in a 3D-OTP memory
JP2023526382A (ja) メモリでのプログラム動作中の寄生電流の防止
US20080175035A1 (en) Non-volatile resistance changing for advanced memory applications
US9431128B2 (en) Semiconductor device including fuse circuit
US20170125087A1 (en) Dynamic threshold voltage compaction for non-volatile memory
Ravi et al. Memristor based memories: defects, testing, and testability techniques
US20080186753A1 (en) High density one time programmable memory
CN106601301B (zh) 一种电熔丝存储单元和电熔丝存储阵列
TWI849403B (zh) 記憶體裝置及其操作方法以及記憶體系統
JP2004259320A (ja) オプションフューズ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant