JP2018514891A - 強誘電体メモリにおけるデータ感知のための基準電圧の設定 - Google Patents
強誘電体メモリにおけるデータ感知のための基準電圧の設定 Download PDFInfo
- Publication number
- JP2018514891A JP2018514891A JP2017543727A JP2017543727A JP2018514891A JP 2018514891 A JP2018514891 A JP 2018514891A JP 2017543727 A JP2017543727 A JP 2017543727A JP 2017543727 A JP2017543727 A JP 2017543727A JP 2018514891 A JP2018514891 A JP 2018514891A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- integrated circuit
- data state
- fram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 57
- 238000000034 method Methods 0.000 claims abstract description 86
- 239000003990 capacitor Substances 0.000 claims abstract description 59
- 230000010287 polarization Effects 0.000 claims abstract description 48
- 230000007613 environmental effect Effects 0.000 claims abstract description 9
- 230000003252 repetitive effect Effects 0.000 claims 4
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000012360 testing method Methods 0.000 abstract description 39
- 230000008569 process Effects 0.000 description 41
- 230000014759 maintenance of location Effects 0.000 description 21
- 230000001186 cumulative effect Effects 0.000 description 17
- 238000009826 distribution Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 6
- 208000023414 familial retinal arterial macroaneurysm Diseases 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 239000000523 sample Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 230000006399 behavior Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000028161 membrane depolarization Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Ogiwara et al., "A 0.5-mm, 3-V, 1T1C, 1-Mbit FRAM with a Variable reference Bit-Line Voltage Scheme using a Fatigue-Free Reference Capacitor", J. Solid State Circ, Vol. 35, No. 4 (IEEE, April 2000), pp. 545-551 Jung et al., "Fatigue-Free Reference Scheme and Process-Induced Damage in a 1T1C FRAM", J. Korean Phys. Soc, Vol. 39, No. 1 (July 2001), pp. 80-86
Claims (20)
- 1トランジスタ1キャパシタ(1T−1C)タイプの強誘電体メモリセルを含む集積回路において基準電圧を設定する方法であって、
複数の前記強誘電体メモリセルを第1のデータ状態にプログラミングすることであって、前記第1のデータ状態が、第2のデータ状態より低いキャパシタンス分極状態に対応すること、
読み出されるとき最弱メモリセルが前記第2のデータ状態をリターンする前記基準電圧レベルに対応する第1の基準電圧限界を識別するために、前記複数のプログラミングされた強誘電体メモリセルを複数の基準電圧レベルで反復的に読み出すこと、及び
前記基準電圧を、前記第1の基準電圧限界に対応する動作レベルに設定するように前記集積回路を構成すること、
を含む方法。 - 請求項1に記載の方法であって、前記反復的に読み出す前に、電気的パラメータを、前記第1のデータ状態の読み出しに対する最悪ケース条件に設定することを更に含む、方法。
- 請求項2に記載の方法であって、電気的パラメータを最悪ケース条件に設定することが、電源電圧を、高電源電圧仕様限界に対応するレベルに設定することを含む、方法。
- 請求項1に記載の方法であって、前記反復的に読み出す前に、前記集積回路に対する環境パラメータを、前記第1のデータ状態を読み出すことに対する最悪ケース条件に設定することを更に含む、方法。
- 請求項4に記載の方法であって、環境パラメータを最悪ケース条件に設定することが、前記集積回路を高温仕様限界に対応する温度まで加熱することを含む、方法。
- 請求項1に記載の方法であって、前記反復的に読み出すことが、前記複数の基準電圧レベルの各々で前記複数の強誘電体メモリセルの各々に対して、
前記強誘電体メモリセルにアクセスすることと、
前記アクセスすることにより前記強誘電体メモリセルによって生成される電圧を前記基準電圧レベルと比較することと、
を含む、方法。 - 請求項6に記載の方法であって、
前記アクセスすることが、前記強誘電体メモリセルにおける強誘電体キャパシタの第1のプレートを前記強誘電体メモリセルに関連するビット線に結合することを含み、
前記読み出すことが、前記ビット線での電圧を前記基準電圧レベルと比較することを含み、
前記第1のデータ状態が、印加される電圧がない場合に前記キャパシタが第1の極性の電圧を保持する第1の分極状態に対する前記強誘電体キャパシタの分極に対応し、
前記アクセスすることが、更に、電圧パルスを前記強誘電体キャパシタの前記第2のプレートに印加することを含み、前記電圧パルスが、前記ビット線に対して前記第1の極性であり、
前記ビット線での電圧を前記基準電圧レベルと比較することが、前記電圧パルスの印加の後に実施される、
方法。 - 請求項1に記載の方法であって、前記基準電圧を設定するように前記集積回路を構成することが、構成レジスタの前記コンテンツを、前記第1の基準電圧限界プラス公差に対応する値を用いて書き込むことを含む、方法。
- 請求項1に記載の方法であって、前記集積回路が、単一の集積回路ウエハに形成される複数の類似する集積回路の1つであり、前記プログラミングすること、反復的読み出すこと、及び構成することが、ウエハ形式での前記集積回路を用いて実施される、方法。
- 請求項1に記載の方法であって、前記集積回路がパッケージ化された集積回路である方法。
- 前記1トランジスタ1キャパシタ(1T−1C)タイプの強誘電体メモリセルを含む集積回路において基準電圧を設定する方法であって、
複数の前記強誘電体メモリセルを第1のデータ状態に設定することであって、前記第1のデータ状態が、第2のデータ状態より高いキャパシタンス分極状態に対応すること、
読み出されるとき最弱メモリセルが前記第2のデータ状態をリターンする前記基準電圧レベルに対応する第1の基準電圧限界を識別するために、前記複数のプログラミングされた強誘電体メモリセルを複数の基準電圧レベルで反復的に読み出すこと、及び、
前記基準電圧を、前記第1の基準電圧限界に対応する動作レベルに設定するように前記集積回路を構成すること、
を含む、方法。 - 請求項11に記載の方法であって、前記反復的に読み出す前に、電気的パラメータを、前記第1のデータ状態の読み出しに対する最悪ケース条件に設定することを更に含む、方法。
- 請求項12に記載の方法であって、電気的パラメータを最悪ケース条件に設定することが、電源電圧を、低電源電圧仕様限界に対応するレベルに設定することを含む、方法。
- 請求項11に記載の方法であって、前記反復的に読み出す前に、前記集積回路に対する環境パラメータを、前記第1のデータ状態の読み出しに対する最悪ケース条件に設定することを更に含む、方法。
- 請求項14に記載の方法であって、環境パラメータを最悪ケース条件に設定することが、前記集積回路を、低温仕様限界に対応する温度まで加熱することを含む方法。
- 請求項11に記載の方法であって、前記反復的に読み出すことが、前記複数の基準電圧レベルの各々において、前記複数の強誘電体メモリセルの各々に対して、
前記メモリセルにアクセスすることと、
前記アクセスすることにより前記メモリセルによって生成される電圧を前記基準電圧レベルと比較することと、
を含む、方法。 - 請求項16に記載の方法であって、
前記アクセスすることが、前記強誘電体メモリセルにおける強誘電体キャパシタの第1のプレートを前記強誘電体メモリセルに関連するビット線に結合することを含み、
前記読み出すことが、前記ビット線での電圧を前記基準電圧レベルと比較することを含み、
前記第1のデータ状態が、印加される電圧がない場合に前記キャパシタが第1の極性の電圧を保持する第1の分極状態に対する前記強誘電体キャパシタの分極に対応し、
前記アクセスすることが、更に、電圧パルスを前記強誘電体キャパシタの前記第2のプレートに印加することを含み、前記電圧パルスが、前記ビット線に対して第2の極性であり、
前記ビット線での電圧を前記基準電圧レベルと比較することが、前記電圧パルスの前記強誘電体キャパシタの前記第2のプレートへの前記印加の間に実施される、
方法。 - 請求項11に記載の方法であって、前記集積回路を、前記基準電圧に設定するように構成することが、前記第1の基準電圧限界プラス公差に対応する値を用いて、構成レジスタの前記コンテンツを書き込む、方法。
- 請求項11に記載の方法であって、前記集積回路が、単一の集積回路ウエハに形成される複数の類似する集積回路の1つであり、前記プログラミングすること、反復的に読み出すこと、及び構成することが、ウエハ形式での前記集積回路を用いて実施される、方法。
- 請求項11に記載の方法であって、前記集積回路がパッケージ化された集積回路である方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562116977P | 2015-02-17 | 2015-02-17 | |
US62/116,977 | 2015-02-17 | ||
US15/019,026 US9767879B2 (en) | 2015-02-17 | 2016-02-09 | Setting of reference voltage for data sensing in ferroelectric memories |
US15/019,026 | 2016-02-09 | ||
PCT/US2016/018011 WO2016133869A1 (en) | 2015-02-17 | 2016-02-16 | Setting of reference voltage for data sensing in ferroelectric memories |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018514891A true JP2018514891A (ja) | 2018-06-07 |
JP2018514891A5 JP2018514891A5 (ja) | 2019-03-28 |
JP6769975B2 JP6769975B2 (ja) | 2020-10-14 |
Family
ID=56622245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017543727A Active JP6769975B2 (ja) | 2015-02-17 | 2016-02-16 | 強誘電体メモリにおけるデータ感知のための基準電圧の設定 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9767879B2 (ja) |
JP (1) | JP6769975B2 (ja) |
CN (1) | CN107210062B (ja) |
WO (1) | WO2016133869A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022551350A (ja) * | 2019-12-23 | 2022-12-08 | マイクロン テクノロジー,インク. | メモリデバイスにおけるカウンタベースの読み出し |
US11594297B2 (en) | 2019-12-23 | 2023-02-28 | Micron Technology, Inc. | Counter-based read in memory device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9767879B2 (en) * | 2015-02-17 | 2017-09-19 | Texas Instruments Incorporated | Setting of reference voltage for data sensing in ferroelectric memories |
US10290341B2 (en) | 2017-02-24 | 2019-05-14 | Micron Technology, Inc. | Self-reference for ferroelectric memory |
CN108072367B (zh) * | 2017-12-27 | 2021-02-23 | 华中光电技术研究所(中国船舶重工集团公司第七一七研究所) | 一种准确锁定激光陀螺工作模式的方法 |
CN113924502A (zh) * | 2019-06-14 | 2022-01-11 | 康明斯公司 | 使用递增容量分析和支持向量回归确定电池健康状态的方法和装置 |
US11081204B1 (en) * | 2020-06-22 | 2021-08-03 | Micron Technology, Inc. | Method for setting a reference voltage for read operations |
US11587603B2 (en) | 2020-09-30 | 2023-02-21 | Infineon Technologies LLC | Local reference voltage generator for non-volatile memory |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1340340C (en) * | 1987-06-02 | 1999-01-26 | Joseph T. Evans, Jr. | Non-volatile memory circuit using ferroelectric capacitor storage element |
JP3599291B2 (ja) * | 1994-01-18 | 2004-12-08 | ローム株式会社 | 不揮発性メモリ |
KR100275336B1 (ko) * | 1997-12-24 | 2000-12-15 | 김영환 | 강유전체 메모리 장치의 기준전압발생기 |
EP1128391A1 (en) * | 2000-02-22 | 2001-08-29 | STMicroelectronics S.r.l. | A method and a circuit architecture for testing an integrated circuit comprising a programmable, non-volatile memory |
TW514918B (en) * | 2000-11-17 | 2002-12-21 | Macronix Int Co Ltd | Method and structure for sensing the polarity of ferro-electric capacitor in the ferro-electric memory |
US6522570B1 (en) * | 2001-12-13 | 2003-02-18 | Micron Technology, Inc. | System and method for inhibiting imprinting of capacitor structures of a memory |
JP3936599B2 (ja) * | 2002-02-25 | 2007-06-27 | 富士通株式会社 | 半導体メモリ |
US6809949B2 (en) * | 2002-05-06 | 2004-10-26 | Symetrix Corporation | Ferroelectric memory |
KR100506450B1 (ko) * | 2003-01-24 | 2005-08-05 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 이용한 테스트 모드 제어 장치 |
KR100492781B1 (ko) * | 2003-05-23 | 2005-06-07 | 주식회사 하이닉스반도체 | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 |
US20050063212A1 (en) * | 2003-09-18 | 2005-03-24 | Michael Jacob | Reference circuit implemented to reduce the degradation of reference capacitors providing reference voltages for 1T1C FeRAM devices |
KR100597629B1 (ko) * | 2003-12-22 | 2006-07-07 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그에 따른 구동방법 |
US20050251617A1 (en) * | 2004-05-07 | 2005-11-10 | Sinclair Alan W | Hybrid non-volatile memory system |
JP2005285190A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | メモリ |
US7149137B2 (en) | 2004-12-30 | 2006-12-12 | Texas Instruments Incorporated | Process monitoring for ferroelectric memory devices with in-line retention test |
US8036013B2 (en) * | 2005-03-30 | 2011-10-11 | Ovonyx, Inc. | Using higher current to read a triggered phase change memory |
US7667997B2 (en) | 2007-12-27 | 2010-02-23 | Texas Instruments Incorporated | Method to improve ferroelectronic memory performance and reliability |
US7813193B2 (en) | 2008-06-19 | 2010-10-12 | Texas Instruments Incorporated | Ferroelectric memory brake for screening and repairing bits |
KR20130021199A (ko) * | 2011-08-22 | 2013-03-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 구동 방법 |
KR101892038B1 (ko) * | 2012-01-30 | 2018-08-27 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 독출 방법 |
US20140029326A1 (en) | 2012-07-26 | 2014-01-30 | Texas Instruments Incorporated | Ferroelectric random access memory with a non-destructive read |
US8787057B2 (en) * | 2012-08-15 | 2014-07-22 | Apple Inc. | Fast analog memory cell readout using modified bit-line charging configurations |
KR101934892B1 (ko) * | 2012-10-17 | 2019-01-04 | 삼성전자 주식회사 | 메모리 장치의 열화 상태 판정 방법 및 이를 이용한 메모리 시스템 |
US9378814B2 (en) * | 2013-05-21 | 2016-06-28 | Sandisk Technologies Inc. | Sense amplifier local feedback to control bit line voltage |
US8953373B1 (en) * | 2013-10-03 | 2015-02-10 | Lsi Corporation | Flash memory read retry using histograms |
KR102157875B1 (ko) * | 2013-12-19 | 2020-09-22 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템 |
KR102187485B1 (ko) * | 2014-02-21 | 2020-12-08 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 센싱 방법 |
KR102187116B1 (ko) * | 2014-04-07 | 2020-12-04 | 삼성전자주식회사 | 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법 |
US9607717B2 (en) * | 2014-06-06 | 2017-03-28 | Texas Instruments Incorporated | Reliability screening of ferroelectric memories in integrated circuits |
KR102397016B1 (ko) * | 2014-11-24 | 2022-05-13 | 삼성전자주식회사 | 불휘발성 메모리 시스템의 동작 방법 |
US9767879B2 (en) * | 2015-02-17 | 2017-09-19 | Texas Instruments Incorporated | Setting of reference voltage for data sensing in ferroelectric memories |
US9923140B2 (en) * | 2016-04-20 | 2018-03-20 | Sandisk Technologies Llc | Low power barrier modulated cell for storage class memory |
-
2016
- 2016-02-09 US US15/019,026 patent/US9767879B2/en active Active
- 2016-02-16 WO PCT/US2016/018011 patent/WO2016133869A1/en active Application Filing
- 2016-02-16 JP JP2017543727A patent/JP6769975B2/ja active Active
- 2016-02-16 CN CN201680006960.6A patent/CN107210062B/zh active Active
-
2017
- 2017-08-16 US US15/678,357 patent/US10573367B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022551350A (ja) * | 2019-12-23 | 2022-12-08 | マイクロン テクノロジー,インク. | メモリデバイスにおけるカウンタベースの読み出し |
US11594297B2 (en) | 2019-12-23 | 2023-02-28 | Micron Technology, Inc. | Counter-based read in memory device |
JP7236788B2 (ja) | 2019-12-23 | 2023-03-10 | マイクロン テクノロジー,インク. | メモリデバイスにおけるカウンタベースの読み出し |
US11901029B2 (en) | 2019-12-23 | 2024-02-13 | Micron Technology, Inc. | Counter-based read in memory device |
Also Published As
Publication number | Publication date |
---|---|
CN107210062A (zh) | 2017-09-26 |
US10573367B2 (en) | 2020-02-25 |
US20160240238A1 (en) | 2016-08-18 |
JP6769975B2 (ja) | 2020-10-14 |
WO2016133869A1 (en) | 2016-08-25 |
US20170345478A1 (en) | 2017-11-30 |
CN107210062B (zh) | 2020-11-10 |
US9767879B2 (en) | 2017-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6769975B2 (ja) | 強誘電体メモリにおけるデータ感知のための基準電圧の設定 | |
US9830990B2 (en) | Semiconductor memory device | |
US10332596B2 (en) | 2T1C ferro-electric random access memory cell | |
US10290362B2 (en) | Screening for data retention loss in ferroelectric memories | |
US6704218B2 (en) | FeRAM with a single access/multiple-comparison operation | |
US7397687B2 (en) | Ferroelectric memory device having ferroelectric capacitor | |
US6754094B2 (en) | Circuit and method for testing a ferroelectric memory device | |
WO2015138469A1 (en) | Circuit and method for imprint reduction in fram memories | |
US9607717B2 (en) | Reliability screening of ferroelectric memories in integrated circuits | |
US7230868B2 (en) | Stable source-coupled sense amplifier | |
JP3720983B2 (ja) | 強誘電体メモリ | |
US8811057B1 (en) | Power reduction circuit and method | |
US9552880B2 (en) | Screening for later life stuck bits in ferroelectric memories | |
US7477536B2 (en) | Ferroelectric random access memory device and method of driving the same | |
US6584009B1 (en) | Memory integrated circuit with improved reliability | |
US6574134B1 (en) | Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability | |
US20240144987A1 (en) | Convertible memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200923 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6769975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |