JP2018514891A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018514891A5 JP2018514891A5 JP2017543727A JP2017543727A JP2018514891A5 JP 2018514891 A5 JP2018514891 A5 JP 2018514891A5 JP 2017543727 A JP2017543727 A JP 2017543727A JP 2017543727 A JP2017543727 A JP 2017543727A JP 2018514891 A5 JP2018514891 A5 JP 2018514891A5
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- ferroelectric memory
- memory cell
- integrated circuit
- data state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims 12
- 230000000875 corresponding Effects 0.000 claims 10
- 230000004044 response Effects 0.000 claims 5
- 230000001808 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 238000010438 heat treatment Methods 0.000 claims 2
- 230000003252 repetitive Effects 0.000 claims 2
- 230000003247 decreasing Effects 0.000 claims 1
Claims (22)
- 1トランジスタ・1キャパシタ(1T−1C)タイプの強誘電体メモリセルを含む集積回路において基準電圧を設定する方法であって、
複数の前記強誘電体メモリセルを第1のデータ状態にプログラミングすることであって、前記第1のデータ状態が第2のデータ状態より低いキャパシタンス分極状態に対応する、前記プログラミングすることと、
読み出すときに最弱メモリセルが前記第2のデータ状態をリターンする基準電圧レベルに対応する第1の基準電圧限界を識別するために、前記複数のプログラミングされた強誘電体メモリセルを複数の基準電圧レベルで反復的に読み出すことであって、
前記強誘電体メモリセルの全てが前記第1のデータ状態をリターンする初期基準電圧レベルで前記複数の強誘電体メモリセルを読み出すことであって、前記初期基準電圧レベルが前記複数の基準電圧レベルの第1の電圧レベルである、前記読み出すことと、
その後、前記第1の基準電圧限界が識別されるまで、前記初期基準電圧レベルを徐々に下げることにより前記残りの複数の基準電圧レベルの各々で前記複数の強誘電体メモリセルを読み出すことと、
前記複数の基準電圧レベルの各々で前記複数の強誘電体メモリセルの各々に対して、
前記強誘電体メモリセルにアクセスすることと、
前記強誘電体メモリセルが前記第1のデータ状態又は前記第2のデータ状態をリターンするか否かを判定するために、前記アクセスすることに応答して前記強誘電体メモリセルにより生成される電圧を前記基準電圧レベルと比較することと、
を含む、前記反復的に読み出すことと、
前記基準電圧を前記第1の基準電圧限界に基づく動作レベルに設定するように前記集積回路を構成することと、
を含む、方法。 - 請求項1に記載の方法であって、
前記反復的に読み出す前に、電気的パラメータを前記第1のデータ状態の読み出しに対する最悪ケース条件に設定することを更に含む、方法。 - 請求項2に記載の方法であって、
電気的パラメータを最悪ケース条件に設定することが、電源電圧を高電源電圧仕様限界に対応するレベルに設定することを含む、方法。 - 請求項1に記載の方法であって、
前記反復的に読み出す前に、前記集積回路に対する環境パラメータを前記第1のデータ状態を読み出すことに対する最悪ケース条件に設定することを更に含む、方法。 - 請求項4に記載の方法であって、
環境パラメータを最悪ケース条件に設定することが、前記集積回路を高温仕様限界に対応する温度まで加熱することを含む、方法。 - 請求項1に記載の方法であって、
前記アクセスすることに応答して前記強誘電体メモリセルにより生成される電圧が前記強誘電体メモリセルに関連するビット線に提供され、
前記第1のデータ状態が、印加される電圧がない場合に前記強誘電体メモリセルにおける強誘電体キャパシタが第1の極性の電圧を保持する第1の分極状態に対する前記強誘電体キャパシタの分極に対応し、
前記アクセスすることが、
前記強誘電体メモリセルにおける前記強誘電体キャパシタの第1のプレートを前記強誘電体メモリセルに関連する前記ビット線に結合することと、
電圧パルスを前記強誘電体キャパシタの第2のプレートに印加することと、
前記ビット線での前記電圧を前記基準電圧レベルと比較することと、
を含む、方法。 - 請求項6に記載の方法であって、
前記強誘電体メモリセルにおける前記強誘電体キャパシタの第1のプレートを前記強誘電体メモリセルに関連する前記ビット線に結合することが、前記ビット線と前記強誘電体キャパシタの前記第1のプレートとの間に結合されるトランジスタを活性化するために前記強誘電体メモリセルに関連するワード線に電圧を供給することを含む、方法。 - 請求項1に記載の方法であって、
前記基準電圧を設定するように前記集積回路を構成することが、構成レジスタのコンテンツを前記第1の基準電圧限界と公差との加算に対応する値を用いて書き込むことを含む、方法。 - 請求項1に記載の方法であって、
前記動作レベルが、前記第1の基準電圧限界と公差との加算に等しい、方法。 - 請求項1に記載の方法であって、
前記集積回路が、単一の集積回路ウエハに形成される複数の類似する集積回路の1つであり、
前記プログラミングすることと、反復的読み出すことと、構成することとが、ウエハ形式での前記集積回路を用いて実施される、方法。 - 請求項1に記載の方法であって、
前記集積回路がパッケージ化された集積回路である、方法。 - 請求項1に記載の方法であって、
前記アクセスすることに応答して前記強誘電体メモリセルにより生成される前記電圧が感知増幅器を用いて前記基準電圧レベルと比較される、方法。 - 前記1トランジスタ・1キャパシタ(1T−1C)タイプの強誘電体メモリセルを含む集積回路において基準電圧を設定する方法であって、
複数の前記強誘電体メモリセルを第1のデータ状態にプログラムすることであって、前記第1のデータ状態が第2のデータ状態より高いキャパシタンス分極状態に対応する、前記プログラムすることと、
読み出すときに最弱メモリセルが前記第2のデータ状態をリターンする基準電圧レベルに対応する第1の基準電圧限界を識別するために、前記複数のプログラムされた強誘電体メモリセルを複数の基準電圧レベルで反復的に読み出すことであって、
前記強誘電体メモリセルの全てが前記第1のデータ状態をリターンする初期基準電圧レベルで前記複数の強誘電体メモリセルを読み出すことであって、前記初期基準電圧レベルが前記複数の基準電圧レベルの第1の電圧レベルである、前記読み出すことと、
その後、前記第1の基準電圧限界が識別されるまで、前記初期基準電圧レベルを徐々に上げることにより前記残りの複数の基準電圧レベルの各々で前記複数の強誘電体メモリセルを読み出すことと、
前記複数の基準電圧レベルの各々で前記複数の強誘電体メモリセルの各々に対して、
前記強誘電体メモリセルにアクセスすることと、
前記強誘電体メモリセルが前記第1のデータ状態又は前記第2のデータ状態をリターンするか否かを判定するために、前記アクセスすることに応答して前記強誘電体メモリセルにより生成される電圧を前記基準電圧レベルと比較することと、
を含む、前記反復的に読み出すことと、
前記基準電圧を前記第1の基準電圧限界に基づく動作レベルに設定するように前記集積回路を構成することと、
を含む、方法。 - 請求項13に記載の方法であって、
前記反復的に読み出す前に、電気的パラメータを前記第1のデータ状態の読み出しに対する最悪ケース条件に設定することを更に含む、方法。 - 請求項14に記載の方法であって、
電気的パラメータを最悪ケース条件に設定することが、電源電圧を低電源電圧仕様限界に対応するレベルに設定することを含む、方法。 - 請求項13に記載の方法であって、
前記反復的に読み出す前に、前記集積回路に対する環境パラメータを前記第1のデータ状態の読み出しに対する最悪ケース条件に設定することを更に含む、方法。 - 請求項16に記載の方法であって、
環境パラメータを最悪ケース条件に設定することが、前記集積回路を低温仕様限界に対応する温度まで加熱することを含む、方法。 - 請求項13に記載の方法であって、
前記アクセスすることに応答して前記強誘電体メモリセルにより生成される前記電圧が前記強誘電体メモリセルに関連するビット線に提供され、
前記第1のデータ状態が、印加される電圧がない場合に前記強誘電体メモリセルにおける強誘電体キャパシタが第1の極性の電圧を保持する第1の分極状態に対する前記強誘電体キャパシタの分極に対応し、
前記アクセスすることが、
前記強誘電体メモリセルにおける前記強誘電体キャパシタの第1のプレートを前記強誘電体メモリセルに関連する前記ビット線に結合することと、
電圧パルスを前記強誘電体キャパシタの第2のプレートに印加することと、
前記ビット線での前記電圧を前記基準電圧レベルと比較することと、
を含む、方法。 - 請求項13に記載の方法であって、
前記集積回路を前記基準電圧に設定するように構成することが、前記第1の基準電圧限界と公差との加算に対応する値を用いて、構成レジスタのコンテンツを書き込むことを含む、方法。 - 請求項13に記載の方法であって、
前記動作するレベルが、前記第1の基準電圧からの交差の減算に等しい、方法。 - 請求項13に記載の方法であって、
前記集積回路が、単一の集積回路ウエハに形成される複数の類似する集積回路の1つであり、
前記プログラミングすることと、反復的に読み出すことと、構成することとが、ウエハ形式での前記集積回路を用いて実施される、方法。 - 請求項13に記載の方法であって、
前記集積回路がパッケージ化された集積回路である、方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562116977P | 2015-02-17 | 2015-02-17 | |
US62/116,977 | 2015-02-17 | ||
US15/019,026 US9767879B2 (en) | 2015-02-17 | 2016-02-09 | Setting of reference voltage for data sensing in ferroelectric memories |
US15/019,026 | 2016-02-09 | ||
PCT/US2016/018011 WO2016133869A1 (en) | 2015-02-17 | 2016-02-16 | Setting of reference voltage for data sensing in ferroelectric memories |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018514891A JP2018514891A (ja) | 2018-06-07 |
JP2018514891A5 true JP2018514891A5 (ja) | 2019-03-28 |
JP6769975B2 JP6769975B2 (ja) | 2020-10-14 |
Family
ID=56622245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017543727A Active JP6769975B2 (ja) | 2015-02-17 | 2016-02-16 | 強誘電体メモリにおけるデータ感知のための基準電圧の設定 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9767879B2 (ja) |
JP (1) | JP6769975B2 (ja) |
CN (1) | CN107210062B (ja) |
WO (1) | WO2016133869A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9767879B2 (en) * | 2015-02-17 | 2017-09-19 | Texas Instruments Incorporated | Setting of reference voltage for data sensing in ferroelectric memories |
US10290341B2 (en) | 2017-02-24 | 2019-05-14 | Micron Technology, Inc. | Self-reference for ferroelectric memory |
CN108072367B (zh) * | 2017-12-27 | 2021-02-23 | 华中光电技术研究所(中国船舶重工集团公司第七一七研究所) | 一种准确锁定激光陀螺工作模式的方法 |
WO2020251854A1 (en) * | 2019-06-14 | 2020-12-17 | Cummins Inc. | Methods and devices for determining battery state of health using incremental capacity analysis and support vector regression |
KR102555163B1 (ko) * | 2019-12-23 | 2023-07-13 | 마이크론 테크놀로지, 인크 | 메모리 장치에서의 카운터 기반 판독 |
TW202236266A (zh) | 2019-12-23 | 2022-09-16 | 美商美光科技公司 | 在記憶體裝置中基於計數器之讀取 |
US11081204B1 (en) * | 2020-06-22 | 2021-08-03 | Micron Technology, Inc. | Method for setting a reference voltage for read operations |
US11587603B2 (en) | 2020-09-30 | 2023-02-21 | Infineon Technologies LLC | Local reference voltage generator for non-volatile memory |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3887924T3 (de) * | 1987-06-02 | 1999-08-12 | Nat Semiconductor Corp | Nichtflüchtige Speicheranordnung mit einem kapazitiven ferroelektrischen Speicherelement. |
JP3599291B2 (ja) * | 1994-01-18 | 2004-12-08 | ローム株式会社 | 不揮発性メモリ |
KR100275336B1 (ko) * | 1997-12-24 | 2000-12-15 | 김영환 | 강유전체 메모리 장치의 기준전압발생기 |
EP1128391A1 (en) * | 2000-02-22 | 2001-08-29 | STMicroelectronics S.r.l. | A method and a circuit architecture for testing an integrated circuit comprising a programmable, non-volatile memory |
TW514918B (en) * | 2000-11-17 | 2002-12-21 | Macronix Int Co Ltd | Method and structure for sensing the polarity of ferro-electric capacitor in the ferro-electric memory |
US6522570B1 (en) * | 2001-12-13 | 2003-02-18 | Micron Technology, Inc. | System and method for inhibiting imprinting of capacitor structures of a memory |
JP3936599B2 (ja) * | 2002-02-25 | 2007-06-27 | 富士通株式会社 | 半導体メモリ |
US6809949B2 (en) * | 2002-05-06 | 2004-10-26 | Symetrix Corporation | Ferroelectric memory |
KR100506450B1 (ko) * | 2003-01-24 | 2005-08-05 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 이용한 테스트 모드 제어 장치 |
KR100492781B1 (ko) * | 2003-05-23 | 2005-06-07 | 주식회사 하이닉스반도체 | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 |
US20050063212A1 (en) * | 2003-09-18 | 2005-03-24 | Michael Jacob | Reference circuit implemented to reduce the degradation of reference capacitors providing reference voltages for 1T1C FeRAM devices |
KR100597629B1 (ko) * | 2003-12-22 | 2006-07-07 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그에 따른 구동방법 |
US20050251617A1 (en) * | 2004-05-07 | 2005-11-10 | Sinclair Alan W | Hybrid non-volatile memory system |
JP2005285190A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | メモリ |
US7149137B2 (en) | 2004-12-30 | 2006-12-12 | Texas Instruments Incorporated | Process monitoring for ferroelectric memory devices with in-line retention test |
US8036013B2 (en) * | 2005-03-30 | 2011-10-11 | Ovonyx, Inc. | Using higher current to read a triggered phase change memory |
US7667997B2 (en) | 2007-12-27 | 2010-02-23 | Texas Instruments Incorporated | Method to improve ferroelectronic memory performance and reliability |
US7813193B2 (en) | 2008-06-19 | 2010-10-12 | Texas Instruments Incorporated | Ferroelectric memory brake for screening and repairing bits |
KR20130021199A (ko) * | 2011-08-22 | 2013-03-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 구동 방법 |
KR101892038B1 (ko) * | 2012-01-30 | 2018-08-27 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 독출 방법 |
US20140029326A1 (en) | 2012-07-26 | 2014-01-30 | Texas Instruments Incorporated | Ferroelectric random access memory with a non-destructive read |
US8787057B2 (en) * | 2012-08-15 | 2014-07-22 | Apple Inc. | Fast analog memory cell readout using modified bit-line charging configurations |
KR101934892B1 (ko) * | 2012-10-17 | 2019-01-04 | 삼성전자 주식회사 | 메모리 장치의 열화 상태 판정 방법 및 이를 이용한 메모리 시스템 |
US9378814B2 (en) * | 2013-05-21 | 2016-06-28 | Sandisk Technologies Inc. | Sense amplifier local feedback to control bit line voltage |
US8953373B1 (en) * | 2013-10-03 | 2015-02-10 | Lsi Corporation | Flash memory read retry using histograms |
KR102157875B1 (ko) * | 2013-12-19 | 2020-09-22 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템 |
KR102187485B1 (ko) * | 2014-02-21 | 2020-12-08 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 센싱 방법 |
KR102187116B1 (ko) * | 2014-04-07 | 2020-12-04 | 삼성전자주식회사 | 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법 |
US9607717B2 (en) * | 2014-06-06 | 2017-03-28 | Texas Instruments Incorporated | Reliability screening of ferroelectric memories in integrated circuits |
KR102397016B1 (ko) * | 2014-11-24 | 2022-05-13 | 삼성전자주식회사 | 불휘발성 메모리 시스템의 동작 방법 |
US9767879B2 (en) * | 2015-02-17 | 2017-09-19 | Texas Instruments Incorporated | Setting of reference voltage for data sensing in ferroelectric memories |
US9923140B2 (en) * | 2016-04-20 | 2018-03-20 | Sandisk Technologies Llc | Low power barrier modulated cell for storage class memory |
-
2016
- 2016-02-09 US US15/019,026 patent/US9767879B2/en active Active
- 2016-02-16 WO PCT/US2016/018011 patent/WO2016133869A1/en active Application Filing
- 2016-02-16 JP JP2017543727A patent/JP6769975B2/ja active Active
- 2016-02-16 CN CN201680006960.6A patent/CN107210062B/zh active Active
-
2017
- 2017-08-16 US US15/678,357 patent/US10573367B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018514891A5 (ja) | ||
JP6844823B2 (ja) | 強誘電体メモリセルのセンシングのためのオフセット補償 | |
KR102308760B1 (ko) | 메모리 셀의 시간 기반 액세스 | |
KR102248175B1 (ko) | 메모리 셀에 대한 접지 기준 기법 | |
TWI622050B (zh) | 記憶體單元板之間的電荷共享 | |
JP2021166114A (ja) | メモリセルのインプリント回避 | |
JP6979443B2 (ja) | セルベースのリファレンス電圧の生成 | |
JP6769975B2 (ja) | 強誘電体メモリにおけるデータ感知のための基準電圧の設定 | |
TW201802806A (zh) | 自鐵電記憶體單元之電荷提取 | |
TW201903761A (zh) | 記憶體胞之基於時間存取 | |
JP2018526760A5 (ja) | ||
TW202113649A (zh) | 物理不可複製函數代碼生成裝置及其方法 | |
US20230238057A1 (en) | Method of operating an integrated circuit and integrated circuit | |
JP7236788B2 (ja) | メモリデバイスにおけるカウンタベースの読み出し | |
Jia et al. | A novel fatigue-insensitive self-referenced scheme for 1T1C FRAM | |
US20190122742A1 (en) | Systems and methods for threshold voltage modification and detection | |
WO2022182942A1 (en) | Temperature sensor for non-volatile memory | |
Glazewski et al. | High resolution, self-compensated, sense amplifier for FRAM technology |