KR102187485B1 - 불휘발성 메모리 장치 및 그것의 센싱 방법 - Google Patents

불휘발성 메모리 장치 및 그것의 센싱 방법 Download PDF

Info

Publication number
KR102187485B1
KR102187485B1 KR1020140020607A KR20140020607A KR102187485B1 KR 102187485 B1 KR102187485 B1 KR 102187485B1 KR 1020140020607 A KR1020140020607 A KR 1020140020607A KR 20140020607 A KR20140020607 A KR 20140020607A KR 102187485 B1 KR102187485 B1 KR 102187485B1
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
read
read voltage
control circuit
Prior art date
Application number
KR1020140020607A
Other languages
English (en)
Other versions
KR20150099090A (ko
Inventor
박무희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140020607A priority Critical patent/KR102187485B1/ko
Priority to US14/494,806 priority patent/US9368201B2/en
Publication of KR20150099090A publication Critical patent/KR20150099090A/ko
Application granted granted Critical
Publication of KR102187485B1 publication Critical patent/KR102187485B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 불휘발성 메모리 장치 및 그것의 센싱 방법에 관한 것이다. 본 발명에 의한 불휘발성 메모리 장치는 데이터의 저장이 저항값의 변화를 통해 이루어지는 메모리 셀을 포함하는 메모리 셀 어레이, 읽기 전압 및 기준 전류를 이용하여 각기 수행되는 복수의 읽기 동작들을 이용하여, 상기 메모리 셀에 저장된 데이터를 판별하는 감지 증폭기 및 상기 각 복수의 읽기 동작들에 이용되는 상기 읽기 전압 및 상기 기준 전류의 크기가 가변되도록 상기 감지 증폭기를 제어하는 감지 제어 회로를 포함하며, 상기 감지 제어 회로는 1차 읽기 동작의 결과에 의존하여 상기 메모리 셀의 저항 범위를 판별하고, 상기 판별된 저항 범위에 기초하여 2차 읽기 동작에 이용될 상기 읽기 전압 및 상기 기준 전류의 크기가 가변되도록 상기 감지 증폭기를 제어한다.

Description

불휘발성 메모리 장치 및 그것의 센싱 방법{NONVOLATILE MEMORY DEVICE AND SENSING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치 및 그것의 센싱 방법에 관한 것이다.
랜덤 액세스(Random access)가 가능하고 고집적 및 대용량을 실현할 수 있는 반도체 메모리 장치의 수요는 날로 증가하고 있다. 그러한 반도체 메모리 장치로는, 현재 휴대용 전자기기 등에 주로 사용되는 플래시 메모리(Flash memory)가 대표적이다. 그 외에 디램(DRAM)의 커패시터를 불휘발성을 지닌 물질로 대체한 반도체 메모리 장치들이 등장하고 있다. 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(TMR: Tunneling magneto-resistive) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 그리고 칼코겐 혼합물(Chalcogenide alloys)을 이용한 상 변화 메모리 장치(Phase change memory device) 등이 있다. 특히, 상 변화 메모리 장치는 불휘발성 메모리 장치이며, 그 제조 과정이 비교적 간단하고, 저가로 대용량의 메모리를 구현할 수 있다.
상 변화 메모리 셀은 상이한 전기적인 독출 특성들을 나타내는 다른 구조적인 상태들(Structured states) 사이에서 전기적으로 바뀔 수 있는 물질을 이용한다. 예를 들면, 게르마늄ㆍ안티몬ㆍ텔루르 혼합물(GST)인 칼코겐 물질(Chalcogenide material) (이하, "GST 물질"이라 칭함)로 만들어진 메모리 장치들이 알려져 있다. GST 물질은 비교적 높은 저항율(Resistivity)을 나타내는 비결정 상태(Amorphous state)와 비교적 낮은 저항율을 나타내는 결정 상태(Crystalline state)를 갖는다. 즉, 상 변화 메모리 셀은 GST 물질을 가열함으로써 결정 상태 또는 비결정 상태 각각 대응하는 데이터가 기입된다. 가열의 크기 및 기간은 GST 물질이 비결정 또는 결정 상태로 남아있는 지의 여부를 결정한다. 높은 그리고 낮은 저항율들은 기입된 논리 값들 '1' 및 '0'을 나타내며, 이는 GST 물질의 저항율을 측정함으로써 감지될 수 있다. 따라서, 상 변화 메모리 장치는 가변 저항 메모리 장치(Variable-Resistance Memory Device)로도 불린다.
본 발명의 목적은 높은 센싱 마진을 가지는 불휘발성 메모리 장치 및 그것의 센싱 방법을 제공하는 것이다.
본 발명에 의한 불휘발성 메모리 장치는 데이터의 저장이 저항값의 변화를 통해 이루어지는 메모리 셀을 포함하는 메모리 셀 어레이, 읽기 전압 및 기준 전류를 이용하여 각기 수행되는 복수의 읽기 동작들을 이용하여, 상기 메모리 셀에 저장된 데이터를 판별하는 감지 증폭기 및 상기 각 복수의 읽기 동작들에 이용되는 상기 읽기 전압 및 상기 기준 전류의 크기가 가변되도록 상기 감지 증폭기를 제어하는 감지 제어 회로를 포함하며, 상기 감지 제어 회로는 1차 읽기 동작의 결과에 의존하여 상기 메모리 셀의 저항 범위를 판별하고, 상기 판별된 저항 범위에 기초하여 2차 읽기 동작에 이용될 상기 읽기 전압 및 상기 기준 전류의 크기가 가변되도록 상기 감지 증폭기를 제어한다.
실시 예에 있어서, 상기 감지 제어 회로는 상기 메모리 셀이 큰 저항 범위에 속할수록 상기 읽기 전압이 증가되도록 상기 감지 증폭기를 제어한다.
실시 예에 있어서, 상기 감지 제어 회로는 상기 읽기 전압이 상기 메모리 셀이 포함된 저항 범위의 하한값에서의 문턱 전압보다 낮은 전압으로 증가되도록 상기 감지 증폭기를 제어한다.
실시 예에 있어서, 상기 감지 증폭기는 상기 감지 제어 회로의 제어에 응답하여, 서로 다른 크기를 가지는 복수의 기준 전류들 중 선택된 기준 전류를 상기 메모리 셀과 연결된 데이터 라인에 제공하는 전류 공급부, 상기 감지 제어 회로의 제어에 응답하여, 서로 다른 크기를 가지는 복수의 읽기 전압들 중 선택된 읽기 전압을 상기 메모리 셀에 제공하는 전압 레귤레이터 및 상기 읽기 전압에 응답하여 상기 메모리 셀에 생성된 셀 전류와 상기 기준 전류를 비교하고, 그 결과를 비교 신호로서 출력하는 비교기를 포함한다.
실시 예에 있어서, 상기 감지 제어 회로는 상기 비교 신호에 기초하여 상기 메모리 셀의 저항 범위를 판별한다.
실시 예에 있어서, 상기 감지 제어 회로는 상기 셀 전류가 상기 기준 전류보다 크면 상기 읽기 전압의 크기가 유지되도록 상기 전압 레귤레이터를 제어한다.
실시 예에 있어서, 상기 감지 제어 회로는 상기 셀 전류가 상기 기준 전류 이하이면 상기 읽기 전압의 크기가 증가되도록 상기 전압 레귤레이터를 제어한다.
실시 예에 있어서, 상기 전압 레귤레이터는 상기 감지 제어 회로의 제어에 따라 상기 복수의 기준 전압들 중 하나의 기준 전압을 선택하는 멀티플렉서부, 상기 선택된 기준 전압을 출력하는 증폭기 및 상기 증폭기의 출력과 연결되고, 상기 메모리 셀에 상기 기준 전압을 출력하는 패스부를 포함하며, 상기 증폭기는 상기 패스부의 출력을 피드백하여 상기 패스부로부터 출력되는 상기 기준 전압을 안정화한다.
실시 예에 있어서, 상기 패스부는 트랜지스터로 구성된다.
실시 예에 있어서, 상기 감지 증폭기는 상기 복수의 읽기 동작들 동안 상기 비교기로부터 출력되는 비교 신호들을 수신하고, 상기 비교 신호들을 디코딩하여 상기 메모리 셀에 저장된 데이터를 판별하는 디코더를 더 포함한다.
본 발명에 의한 불휘발성 메모리 장치의 센싱 방법은 읽기 전압 및 기준 전류를 이용하여 상기 메모리 셀에 대한 1차 읽기 동작을 수행하는 단계, 상기 1차 읽기 동작 동안 상기 메모리 셀의 저항 범위를 판별하고, 판별된 저항 범위에 의존하여 상기 읽기 전압 및 기준 전류의 크기를 가변하는 단계 및 상기 가변된 읽기 전압 및 기준 전류를 이용하여 상기 메모리 셀에 대한 2차 읽기 동작을 수행하는 단계를 포함한다.
실시 예에 있어서, 상기 읽기 전압 및 기준 전류를 이용하여 상기 메모리 셀에 대한 1차 읽기 동작을 수행하는 단계는 상기 읽기 전압에 응답하여 상기 메모리 셀에 생성된 셀 전류와 상기 기준 전류를 비교하는 단계를 포함하고, 상기 1차 읽기 동작 동안 상기 메모리 셀의 저항 범위를 판별하고, 판별된 저항 범위에 의존하여 상기 읽기 전압 및 기준 전류의 크기를 가변하는 단계는 상기 셀 전류가 상기 기준 전류 이하이면 상기 읽기 전압을 증가시키는 단계를 포함한다.
실시 예에 있어서, 상기 읽기 전압을 증가시키는 단계는 상기 읽기 전압을 상기 메모리 셀이 포함된 저항 범위의 하한값에서의 문턱 전압보다 낮은 전압으로 증가시키는 단계이다.
실시 예에 있어서, 불휘발성 메모리 장치의 센싱 방법은 상기 1차 읽기 동작 동안 상기 메모리 셀의 저항 범위를 판별하고, 판별된 저항 범위에 의존하여 상기 읽기 전압 및 기준 전류의 크기를 가변하는 단계는 상기 셀 전류가 상기 기준 전류보다 크면 상기 읽기 전압을 유지하는 단계를 더 포함한다.
실시 예에 있어서, 불휘발성 메모리 장치의 센싱 방법은 상기 2차 읽기 동작 동안 상기 메모리 셀의 저항 범위를 판별하고, 판별된 저항 범위를 기초로 상기 읽기 전압 및 기준 전류의 크기를 가변하는 단계, 상기 가변된 읽기 전압 및 기준 전류를 이용하여 상기 메모리 셀에 대한 3차 읽기 동작을 수행하는 단계 및 상기 1차, 2차 및 3차 읽기 동작의 결과를 디코딩하여 상기 메모리 셀에 저장된 데이터를 판별하는 단계를 더 포함한다.
본 발명에 의한 불휘발성 메모리 장치 및 그것의 센싱 방법에 의하면, 멀티 비트를 저장하면서도 센싱 마진이 향상될 수 있다.
도 1은 본 발명의 실시예에 의한 불휘발성 메모리 장치를 도시하는 블록도이다.
도 2는 도 1의 메모리 셀 어레이의 일실시예를 도시하는 도면이다.
도 3은 도 1의 메모리 셀 어레이의 다른 실시예를 도시하는 도면이다.
도 4는 도 2의 메모리 셀에 저장된 데이터를 센싱하는 방법을 설명하기 위한 블록도이다.
도 5A는 도 2의 메모리 셀에 복수의 비트를 프로그램하기 위하여 제공되는 프로그램 펄스의 실시예를 도시하는 그래프이다. 도 5B는 도 5A에 도시된 프로그램 펄스에 의하여 형성된 메모리 셀의 저항값 분포를 도시하는 그래프이다.
도 6A 및 도 6B는 도 5B에 도시된 각 프로그램 상태들의 서로 다른 센싱 마진을 설명하기 위한 도면이다.
도 7은 도 2의 메모리 셀에 저장된 데이터를 센싱하는 다른 방법을 설명하기 위한 블록도이다.
도 8은 도 7의 센싱 방법의 일실시예를 도시하는 도면이다.
도 9는 도 7의 센싱 방법의 다른 실시예를 도시하는 도면이다.
도 10은 본 발명의 실시예에 의한 메모리 셀 센싱 방법을 도시하는 순서도이다.
도 11은 도 2의 메모리 셀에 저장된 데이터를 센싱하는 또 다른 방법을 설명하기 위한 블록도이다.
도 12는 본 발명의 실시예에 의한 센싱 방법을 시뮬레이션한 결과를 도시하는 표이다.
도 13은 본 발명의 실시예에 의한 불휘발성 메모리 장치인 상 변화 메모리 장치를 휴대용 전자 시스템에 적용한 블록도이다.
도 14는 본 발명의 실시예에 의한 불휘발성 메모리 장치를 메모리 카드(memory card)에 적용한 블록도이다.
도 15는 도 14의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예가 첨부된 도면을 참조하여 설명한다. 또한 이하에서 사용되는 용어들은 오직 본 발명을 설명하기 위하여 사용된 것이며 본 발명의 범위를 한정하기 위해 사용된 것은 아니다. 앞의 일반적인 설명 및 다음의 상세한 설명은 모두 예시적인 것으로 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
도 1은 본 발명의 실시예에 의한 불휘발성 메모리 장치를 도시하는 블록도이다. 도 1을 참조하면, 불휘발성 메모리 장치(10)는 메모리 셀 어레이(11), 감지 증폭부(12) 및 센싱 제어 회로(13)를 포함한다.
본 발명의 불휘발성 메모리 장치(10)는 읽기 동작시 선택된 메모리 셀의 저항값에 기초하여, 메모리 셀 어레이(11)에 제공되는 읽기 전압 및 기준 전류를 가변할 수 있다. 불휘발성 메모리 장치(10)는 상술된 동작을 통해 메모리 셀 어레이(11)에 저장된 데이터를 보다 정밀하게 센싱할 수 있다.
메모리 셀 어레이(11)는 다수의 불휘발성 메모리 셀들을 포함한다. 각 메모리 셀은 스위칭 소자와 저항 소자로 구성될 수 있다. 스위칭 소자는 MOS 트랜지스터, 다이오드 등과 같은 다양한 소자들을 이용하여 구현될 수 있다. 저항 소자는 GST 물질로 구성된 상 변화막을 포함하도록 구성될 수 있다. 메모리 셀 어레이(11) 및 메모리 셀은 도 2 및 3을 참조하여 더 자세히 설명될 것이다.
감지 증폭부(12)는 선택된 메모리 셀에 기록된 데이터를 감지한다. 감지 증폭부(12)는 감지된 데이터를 증폭하여 2진 논리값으로 변환한다. 감지 증폭부(12)는 변환된 데이터를 버퍼로 출력할 수 있다.
감지 증폭부(12)는 읽기 동작시 메모리 셀 어레이(11)에 제공하기 위한 기준 전류(Iref) 및 읽기 전압(Vread)을 외부로부터 제공받는다. 감지 증폭부(12)는 선택된 메모리 셀에 저장된 데이터를 읽기 위해서, 메모리 셀 어레이(11)와 연결된 데이터 라인에 읽기 전압(Vread)을 제공할 수 있다. 제공된 읽기 전압(Vread)에 의하여 선택된 메모리 셀의 저항값이 변화되지 않도록, 읽기 전압(Vread)은 충분히 낮은 값, 예를 들어 선택된 메모리 셀의 문턱 전압보다 낮은 값, 으로 제공되어야 한다.
감지 증폭부(12)는 읽기 전압(Vread)에 응답하여 생성된 데이터 라인의 전류를 기준 전류(Iref)와 비교할 수 있다. 감지 증폭부(12)는 비교 결과에 따라 메모리 셀에 기입된 데이터의 논리값을 결정할 수 있다. 한편, 읽기 전압(Vread)의 크기가 제한되어 있으므로, 선택된 메모리 셀의 저항값이 높을수록 선택된 메모리 셀에 저장된 데이터를 읽기 위한 센싱 마진은 작아진다.
감지 제어 회로(13)는 감지 증폭부(12)를 제어한다. 감지 제어 회로(13)는 감지 증폭부(12)에 제공되는 기준 전류(Iref) 및 읽기 전압(Vread)의 레벨을 제어할 수 있다. 실시 예에 있어서, 감지 제어 회로(13)는 감지 증폭부(12)로부터 제공된 비교 결과에 기초하여 선택된 메모리 셀의 저항 범위를 판별할 수 있다. 감지 제어 회로(13)는 판별된 메모리 셀의 저항 범위에 기초하여 감지 증폭부(12)에 제공되는 기준 전류(Iref) 및 읽기 전압(Vread)의 레벨을 제어할 수 있다.
선택된 메모리 셀의 저항값이 클수록 선택된 메모리 셀의 문턱 전압은 높아진다. 따라서, 높은 저항값을 가지는 메모리 셀은 낮은 저항값을 가지는 메모리 셀보다 높은 읽기 전압(Vread)이 제공되어도 저항값이 변화되지 않을 수 있다. 감지 제어 회로(13)는 선택된 메모리 셀의 저항값이 클 수록 읽기 전압(Vread)의 크기를 증가시켜 센싱 마진을 확보할 수 있다.
선택된 메모리 셀에 저장된 데이터를 읽기 위하여 복수의 읽기 동작이 수행될 수 있다. 실시 예에 있어서, 감지 제어 회로(13)는 제 1 읽기 동작의 결과에 기초하여 선택된 메모리 셀의 저항값의 범위를 판정할 수 있다. 감지 제어 회로(13)는 판정된 저항값의 범위에 기초하여 제 2 읽기 동작시 감지 증폭부(12)에 제공되는 기준 전류(Iref) 및 읽기 전압(Vread)의 레벨을 제어할 수 있다. 예를 들어, 감지 제어 회로(13)는 제 1 읽기 동작시 판정된 선택된 메모리 셀의 저항값이 클수록 높은 레벨의 읽기 전압이 제 2 읽기 동작시 메모리 셀에 인가되도록 읽기 전압의 레벨을 제어할 수 있다.
상술된 불휘발성 메모리 장치(10)는 감지 제어 회로(13)를 이용하여, 선택된 메모리 셀의 저항값에 기초하여 메모리 셀 어레이(11)에 제공되는 읽기 전압 및 기준 전류를 가변할 수 있다. 불휘발성 메모리 장치(10)는 상술된 동작을 통하여 메모리 셀 어레이에 저장된 데이터를 변동시키지 않으면서도 데이터를 보다 정밀하게 센싱할 수 있다.
도 2는 도 1의 메모리 셀 어레이의 일실시예를 도시하는 도면이다. 도 2를 참조하면, 메모리 셀 어레이(11)는 크로스 포인트 구조(cross point structure)를 가질 수 있다. 크로스 포인트 구조는 하나의 라인과 다른 라인이 서로 교차되는 영역에, 하나의 메모리 셀이 형성되어 있는 구조를 의미한다.
예를 들어, 각 비트 라인(BL1_1~BL4_1)과 각 워드 라인(WL1_1~WL3_1)이 교차되는 영역에 메모리 셀(MC)이 형성될 수 있다. 각 비트 라인(BL1_1~BL4_1)들은 제1 방향으로 연장되어 형성되고, 워드 라인(WL1_1~WL3_1)이 상기 비트 라인(BL1_1~BL4_1)과 서로 교차되도록 제2 방향으로 연장되어 형성될 수 있다.
메모리 셀(MC)은 저항부(R) 및 스위칭부(S)를 포함할 수 있다. 저항부(R)는 쓰기 동작시 인가되는 전류에 따라 가변적인 저항값을 가질 수 있다. 메모리 셀에 저장된 데이터는 저항부(B)의 저항값에 기초하여 판별될 수 있다.
실시 예에 있어서, 저항부(R)에 포함된 상 변화 물질의 상태(Phase)는 공급되는 전압 혹은 전류 펄스의 크기(Amplitude), 폭(Duration), 하강 시간(Fall time) 등에 따라 변화될 수 있다.
상 변화 물질은 형성되는 비정질 양(Amorphous volume)에 따라 가변되는 저항(Resistance)을 갖는다. 프로그램 상태에 대응되는 상 변화 물질의 상태(Phase)는 상 변화 물질의 비정질 양(Amorphous volume)에 의해서 결정될 수 있다. 예를 들어, 비정질 상태(Amorphous Phase)는 리셋 상태에, 결정 상태(Crystal Phase)는 셋 상태에 대응될 수 있다. 비정질 상태(Amorphous state)에서 결정 상태(Crystal state)로 진행될수록 비정질 양은 적어진다. 즉, 서로 다른 전압 혹은 전류 펄스에 응답하여 형성되는 상 변화 물질의 비정질 양에 따라 메모리 셀에 기입되는 데이터가 결정된다.
한편, 상 변화 물질의 비정질 양에 따라 저항부(R)의 문턱 전압도 변동될 수 있다. 문턱 전압은 저항부(R)의 상 변화 물질을 녹여(melt) 저항값을 변화시킬 수 있는 크기의 전압이다.
도 3은 도 1의 메모리 셀 어레이의 다른 실시예를 도시하는 도면이다. 도 3을 참조하면, 메모리 셀 어레이(110)는 3차원 적층 구조를 가질 수도 있다. 3차원 적층 구조는 다수의 메모리 셀 레이어(110_1~110_8)가 수직으로 적층된 형태를 의미한다. 도면에서는 8개의 메모리 셀 레이어(110_1~110_8)가 적층된 것을 예로 들고 있으나, 이에 한정되는 것은 아니다.
여기서, 각 메모리 셀 레이어(110_1~110_8)는 다수의 메모리 셀 그룹 및/또는 다수의 리던던시 메모리 셀 그룹을 포함할 수 있다. 메모리 셀 어레이가 3차원 적층 구조일 경우, 각 메모리 셀 레이어(110_1~110_8)는 도 2에 도시된 크로스 포인트 구조일 수 있으나, 본 발명의 기술적 특징이 이에 한정되는 것은 아니다.
도 4는 도 2의 메모리 셀(MC)에 저장된 데이터를 센싱하는 방법을 설명하기 위한 블록도이다. 메모리 셀(MC)에 저장된 데이터는 감지 증폭부(120)에 포함된 전압 레귤레이터(121), 전류 공급부(122) 및 비교기(123)를 이용하여 센싱된다.
도 2에서 설명된 바와 같이, 메모리 셀(MC)은 저항부(R) 및 스위칭부(S)를 포함한다. 저항부(R)는 메모리 셀(MC)에 데이터를 저장하기 위해 사용된다. 상술된 바와 같이, 저항부(R)의 저항값은 쓰기 동작시 인가되는 전류 및 전압에 따라 가변적인 값을 가진다. 스위칭부(S)는 저항부(R)의 일단과 워드 라인 사이에 연결된다. 실시 예에 있어서, 스위칭부(S)는 다이오드를 포함할 수 있다.
전압 레귤레이터(121)는 메모리 셀(MC)에 제공되는 전압을 소정의 크기 이하로 제한한다. 상술된 바와 같이, 메모리 셀(MC)에 대한 읽기 동작시 저항부(R)의 저항을 변화시키지 않기 위해서는 저항부(R) 양단에 걸리는 전압이 문턱 전압보다 작아야 한다. 전압 레귤레이터(121)는 메모리 셀에 제공되는 전압이 소정의 전압, 예를 들어 읽기 전압(Vread) 이하가 되도록 메모리 셀에 제공되는 전압의 크기를 제어하여 메모리 셀(MC)이 파괴 읽기(Destructive Read)되는 것을 방지할 수 있다.
전류 제공부(122)는 외부로부터 제공된 기준 전류(Iref)를 메모리 셀(MC)과 연결된 데이터 라인에 전달한다. 메모리 셀(MC)에 제공되는 읽기 전압(Vread) 및 메모리 셀(MC)의 저항값에 기초하여 메모리 셀(MC)에 흐르는 셀 전류(Icell)가 생성된다. 비교부(123)는 기준 전류(Iref)와 셀 전류(Icell)를 비교하여 메모리 셀(MC)에 저장된 데이터를 판정한다.
실시 예에 있어서, 읽기 동작시 메모리 셀(MC)에 흐르는 셀 전류(Icell)의 크기는 아래와 같이 계산된다.
Figure 112014017326233-pat00001
Rcell은 메모리 셀(MC)의 저항값이다. Vdiode는 스위칭부(S)의 상단에 제공되는 전압이다. 수학식 1을 참조하면, 메모리 셀(MC)의 저항값(Rcell)이 증가될수록 메모리 셀(MC)에 흐르는 셀 전류(Icell)는 감소된다. 따라서 멀티 비트를 저장하는 메모리 셀에 있어서, 각 논리값에 대응되는 상태를 측정하기 위한 센싱 마진은 서로 상이할 수 있다. 이하 도 5 내지 도 6을 참조하여 보다 자세히 설명한다.
도 5A는 도 2의 메모리 셀(MC)에 복수의 비트를 프로그램하기 위하여 제공되는 프로그램 펄스의 실시예를 도시하는 그래프이다. 도 5B는 도 5A에 도시된 프로그램 펄스에 의하여 형성된 메모리 셀(MC)의 저항값 분포를 도시하는 그래프이다.
도 5A에서 가로축은 쓰기 동작시 메모리 셀(MC)에 프로그램 펄스가 인가되는 시간을, 세로축은 인가되는 프로그램 펄스의 크기를 나타낸다.
도 2를 참조하여 설명된 바와 같이, 메모리 셀(MC)에 인가되는 펄스 전압의 크기 및 그 인가 시간에 응답하여 메모리 셀(MC)의 저항값이 가변된다. 실시 예에 있어서, 높은 전압이 짧은 시간 동안 인가될수록 메모리 셀(MC)의 저항부(R)에 포함된 비정질 양이 증가될 수 있다. 저항부(R)에 포함된 비정질 양이 증가됨에 따라 메모리 셀(MC)의 저항값은 증가될 수 있다.
도 5B에서 가로축은 저항을, 세로축은 메모리 셀의 수를 나타낸다. 도 5B를 참조하면, 메모리 셀(MC)은 도 5A에 도시된 프로그램 펄스들에 각각 대응되는 프로그램 상태들로 쓰여질 수 있다. 실시 예에 있어서, 메모리 셀(MC)은 제 1 프로그램 전압(Vp1)이 제 1 시간(t1)동안 인가됨에 따라 제 1 상태(P1)로 쓰여질 수 있다. 메모리 셀(MC)은 제 2 프로그램 전압(Vp2)이 제 2 시간(t2)동안 인가됨에 따라 제 2 상태(P2)로 쓰여질 수 있다. 메모리 셀(MC)은 제 3 프로그램 전압(Vp3)이 제 3 시간(t3)동안 인가됨에 따라 제 3 상태(P3)로 쓰여질 수 있다. 메모리 셀(MC)은 제 4 프로그램 전압(Vp4)이 제 4 시간(t4)동안 인가됨에 따라 제 4 상태(P4)로 쓰여질 수 있다.
도 5A 및 5B를 참조하여 설명된 바와 같이, 메모리 셀(MC)은 인가되는 프로그램 펄스에 따라 다양한 저항값을 가지는 프로그램 상태들로 쓰여질 수 있다.
도 6A 및 도 6B는 도 5B에 도시된 각 프로그램 상태들의 서로 다른 센싱 마진을 설명하기 위한 도면이다. 도 6A의 가로축은 소정의 읽기 전압(Vread)이 제공되었을 때 메모리 셀(MC)에 흐르는 셀 전류를, 세로축은 메모리 셀(MC)의 저항값을 나타낸다. 도 6B의 가로축은 소정의 읽기 전압(Vread)이 제공되었을 때 메모리 셀에 흐르는 셀 전류를, 세로축은 메모리 셀의 수를 나타낸다.
도 6A 및 6B를 참조하면, 소정의 읽기 전압(Vread)이 제공되었을 때 메모리 셀(MC)에 흐르는 셀 전류는 메모리 셀의 저항값이 커질수록 감소된다.
실시 예에 있어서, 읽기 전압(Vread)이 제공되었을 때 제 1 기준 전류(Iref1) 이상의 셀 전류가 흐르는 메모리 셀(MC)은 제 1 상태(P1)로 판정될 수 있다. 읽기 전압(Vread)이 제공되었을 때 제 1 기준 전류(Iref1)보다 작고 제 2 기준 전류(Iref2) 이상의 셀 전류가 흐르는 메모리 셀(MC)은 제 2 상태(P2)로 판정될 수 있다. 읽기 전압(Vread)이 제공되었을 때 제 2 기준 전류(Iref2)보다 작고 제 3 기준 전류(Iref3) 이상의 셀 전류가 흐르는 메모리 셀(MC)은 제 3 상태(P3)로 판정될 수 있다.
한편, 도 6A 및 6B에 도시된 바와 같이, 메모리 셀(MC)의 저항값이 커질수록 셀 전류의 크기는 급속히 감소되므로, 메모리 셀(MC)의 각 프로그램 상태를 판정하기 위한 센싱 윈도우는 높은 저항값을 가지는 프로그램 상태를 판정하기 위한 것일 수록 좁아진다. 예를 들어, 제 3 상태(P3)를 센싱하기 위한 센싱 윈도우(SW2)는 제 3 상태보다 낮은 저항값을 가지는 제 2 상태(P2)를 센싱하기 위한 센싱 윈도우(SW1)보다 좁다.
도 7은 도 2의 메모리 셀(MC)에 저장된 데이터를 센싱하는 다른 방법을 설명하기 위한 블록도이다. 도 7의 감지 증폭부(도 1 참조, 120)는 높은 저항값을 가지는 프로그램 상태를 판정하기 위한 읽기 동작 동안, 낮은 저항값을 가지는 프로그램 상태를 판정하기 위한 읽기 동작 동안 제공되는 것보다 높은 읽기 전압(Vread)을 이용하여 메모리 셀(MC)을 센싱하므로 높은 저항값을 가지는 상태에 대한 센싱 마진을 향상시킬 수 있다.
메모리 셀(MC)에 저장된 데이터는 감지 증폭부(120)에 포함된 전압 레귤레이터(221), 전류 공급부(222) 및 비교기(223)를 이용하여 센싱된다.
전압 레귤레이터(221)는 메모리 셀(MC)에 제공되는 전압을 소정의 크기 레벨로 제한한다. 전압 레귤레이터(221)는 감지 제어 회로(도 1 참조, 130)로부터 전압 제어 신호(VCTRL)를 제공받는다. 전압 레귤레이터(221)는 전압 제어 신호(VCTRL)에 응답하여, 메모리 셀(MC)에 제공되는 전압을 소정의 읽기 전압 레벨들 중 선택된 하나의 읽기 전압 레벨 이하로 제한한다.
전류 제공부(222)는 외부로부터 제공된 기준 전류(Iref)를 메모리 셀(MC)과 연결된 데이터 라인에 전달한다. 전류 제공부(222)는 감지 제어 회로(130)로부터 전류 제어 신호(ICTRL)를 제공받는다. 전류 제공부(222)는 전류 제어 신호(ICTRL)에 응답하여, 소정의 기준 전류들 중 선택된 하나의 기준 전류를 데이터 라인에 전달한다. 메모리 셀(MC)에 제공되는 읽기 전압(Vread) 및 메모리 셀(MC)의 저항값에 기초하여 메모리 셀(MC)에 흐르는 셀 전류(Icell)가 생성된다. 비교부(123)는 기준 전류(Iref)와 셀 전류(Icell)를 비교하여 메모리 셀(MC)에 저장된 데이터를 판정한다.
한편, 상술된 바와 같이 본 발명의 전압 레귤레이터(221) 및 전류 제공부(222)는 감지 제어 회로(130)의 제어에 응답하여 메모리 셀(MC)에 저장된 데이터를 판정하기 위한 읽기 전압(Vread)과 기준 전류(Iref)의 크기를 가변할 수 있다. 이하 도 8 및 9를 통해 보다 상세히 설명한다.
도 8은 도 7의 센싱 방법의 일실시예를 도시하는 도면이다. 도 8을 참조하면, 메모리 셀(MC)은 2 비트의 데이터를 저장할 수 있다. 그러나 이는 예시적인 것으로 본 발명의 기술적 특징은 메모리 셀(MC)에 저장되는 비트 수에 의하여 제한되지 않는다.
본 실시예에서, 메모리 셀 (MC)에 저장된 데이터를 센싱하기 위하여 복수의 읽기 동작이 수행될 수 있다. 각 읽기 동작 동안 메모리 셀(MC)에 제공되는 읽기 전압 및 기준 전류의 레벨은 메모리 셀(MC)의 저항값에 기초하여 가변될 수 있다.
제 1 읽기 동작 동안, 메모리 셀에 제 1 읽기 전압(Vread1)이 제공된다. 제 1 읽기 전압(Vread1)은 제 1 상태(P1)의 메모리 셀 중 가장 작은 저항값을 가지는 메모리 셀의 문턱 전압보다 낮은 전압이다.
제 1 기준 전류(Iref1)와 제 1 읽기 전압(Vread1)에 응답하여 메모리 셀(MC)에 흐르는 셀 전류가 비교된다. 비교 동작에 기초하여 메모리 셀(MC)이 제 1 상태(P1)인지 여부가 판별될 수 있다. 메모리 셀(MC)에 흐르는 셀 전류가 제 1 기준 전류(Iref1)보다 작은 경우, 제 2 읽기 동작이 수행될 수 있다.
제 2 읽기 동작 동안, 메모리 셀에 제 2 읽기 전압(Vread2)이 제공된다. 제 2 읽기 전압(Vread2)은 제 2 상태(P2)의 메모리 셀 중 가장 작은 저항값을 가지는 메모리 셀의 문턱 전압보다 낮은 전압이다. 제 2 읽기 전압(Vread2)은 제 1 읽기 전압(Vread1)보다 높은 값을 가진다.
제 2 기준 전류(Iref2)와 제 2 읽기 전압(Vread2)에 응답하여 메모리 셀(MC)에 흐르는 셀 전류가 비교된다. 비교 동작에 기초하여 메모리 셀(MC)이 제 2 상태(P2)인지 여부가 판별될 수 있다. 메모리 셀(MC)에 흐르는 셀 전류가 제 2 기준 전류(Iref2)보다 작은 경우, 제 3 읽기 동작이 수행될 수 있다.
제 3 읽기 동작 동안, 메모리 셀에 제 3 읽기 전압(Vread3)이 제공된다. 제 3 읽기 전압(Vread3)은 제 3 상태(P3)의 메모리 셀 중 가장 작은 저항값을 가지는 메모리 셀의 문턱 전압보다 낮은 전압이다. 제 3 읽기 전압(Vread3)은 제 2 읽기 전압(Vread2)보다 높은 값을 가진다.
제 3 기준 전류(Iref3)와 제 3 읽기 전압(Vread3)에 응답하여 메모리 셀(MC)에 흐르는 셀 전류가 비교된다. 비교 동작에 기초하여 메모리 셀(MC)이 제 3 상태(P3)인지 혹은 제 4 상태(P4)인지 판별될 수 있다.
상술된 바와 같이, 각 읽기 동작 동안 메모리 셀(MC)에 제공되는 읽기 전압 및 기준 전류의 레벨은 메모리 셀(MC)의 저항값에 기초하여 가변될 수 있다. 본 실시예에 의하면, 큰 저항값을 가지는 메모리 셀(MC)에 대한 읽기 동작을 수행하는 동안 높은 레벨의 읽기 전압을 제공하여, 메모리 셀(MC)의 저항값을 변화시키지 않으면서도 센싱 마진을 개선할 수 있다.
도 9는 도 7의 센싱 방법의 다른 실시예를 도시하는 도면이다. 도 9를 참조하면, 메모리 셀(MC)은 2 비트의 데이터를 저장할 수 있다. 그러나 이는 예시적인 것으로 본 발명의 기술적 특징은 메모리 셀(MC)에 저장되는 비트 수에 의하여 제한되지 않는다.
제 1 읽기 동작 동안, 메모리 셀에 제 1 읽기 전압(Vread1)이 제공된다. 제 1 읽기 전압(Vread1)은 제 1 상태(P1)의 메모리 셀 중 가장 작은 저항값을 가지는 메모리 셀의 문턱 전압보다 낮은 전압이다.
제 1 기준 전류(Iref1)와 제 1 읽기 전압(Vread1)에 응답하여 메모리 셀(MC)에 흐르는 셀 전류가 비교된다. 비교 동작에 기초하여 메모리 셀(MC)의 저항값이 속하는 범위가 판정될 수 있다. 메모리 셀(MC)에 흐르는 셀 전류가 제 1 기준 전류(Iref1)보다 큰 경우, 제 2 읽기 동작이 수행될 수 있다. 메모리 셀(MC)에 흐르는 셀 전류가 제 1 기준 전류(Iref1)보다 작은 경우, 제 3 읽기 동작이 수행될 수 있다.
제 2 읽기 동작 동안, 메모리 셀에 제 1 읽기 전압(Vread1)이 제공된다. 제 2 기준 전류(Iref2)와 제 1 읽기 전압(Vread1)에 응답하여 메모리 셀(MC)에 흐르는 셀 전류가 비교된다. 비교 동작에 기초하여 메모리 셀(MC)이 제 1 상태(P1)인지 제 2 상태(P2)인지 여부가 판별될 수 있다.
제 3 읽기 동작 동안, 메모리 셀에 제 3 읽기 전압(Vread3)이 제공된다. 제 3 읽기 전압(Vread3)은 제 3 상태(P3)의 메모리 셀 중 가장 작은 저항값을 가지는 메모리 셀의 문턱 전압보다 낮은 전압이다. 제 3 읽기 전압(Vread3)은 제 1 읽기 전압(Vread1)보다 높은 값을 가진다.
제 3 기준 전류(Iref3)와 제 3 읽기 전압(Vread3)에 응답하여 메모리 셀(MC)에 흐르는 셀 전류가 비교된다. 비교 동작에 기초하여 메모리 셀(MC)이 제 3 상태(P3)인지 제 4 상태(P4)인지 여부가 판별될 수 있다.
상술된 바와 같이, 본 실시예에 의하면, 각 읽기 동작 동안 메모리 셀(MC)에 제공되는 읽기 전압 및 기준 전류의 레벨은 메모리 셀(MC)의 저항값에 기초하여 가변될 수 있다. 보다 상세히는, 제 1 읽기 동작의 결과에 기초하여 메모리 셀(MC)의 저항값이 속하는 범위가 판정되고, 판정 결과에 따라 제 2 읽기 동작시 제공되는 읽기 전압의 크기가 가변될 수 있다. 각 읽기 동작시 제공되는 읽기 전압의 크기는 판정될 메모리 셀(MC)이 가질 수 있는 최소 저항값을 가지는 메모리 셀의 문턱 전압 값보다 작을 수 있다.
본 실시예에 의하면, 큰 저항값을 가지는 메모리 셀(MC)에 대한 읽기 동작을 수행하는 동안 높은 레벨의 읽기 전압을 제공하여, 메모리 셀(MC)의 저항값을 변화시키지 않으면서도 센싱 마진을 개선할 수 있다.
도 10은 본 발명의 실시예에 의한 메모리 셀 센싱 방법을 도시하는 순서도이다. 도 10을 참조하면, 메모리 셀(MC)의 저항값을 변화시키지 않으면서도 센싱 마진이 개선될 수 있다.
S11 단계에서, 초기 읽기 전압 및 초기 기준 전류가 설정된다. 초기 읽기 전압은 메모리 셀이 가장 낮은 저항값을 가질 때의 문턱 전압 이하의 값을 가진다.
S12 단계에서, 선택된 메모리 셀에 대한 읽기 동작이 수행된다. 읽기 동작 동안, 선택된 메모리 셀에 설정된 읽기 전압 및 기준 전류가 제공된다. 읽기 전압에 응답하여 선택된 메모리 셀에 흐르는 셀 전류와 기준 전류가 비교된다. 비교 결과를 통해 선택된 메모리 셀의 저항 범위가 판별된다.
S13 단계에서, 선택된 메모리 셀에 저장된 데이터가 판별되었는지 여부가 판별된다. 추가적인 읽기 동작이 요구되면, S14 단계에서, S12 단계에서 판별된 메모리 셀의 저항 범위에 기초하여 읽기 전압 및 기준 전류가 재설정된다. 실시 예에 있어서, 읽기 전압은 메모리 셀이 높은 저항값을 가질수록 높은 값으로 설정될 수 있다. 실시 예에 있어서, 읽기 전압의 크기는 다음 읽기 동작시 메모리 셀이 가장 낮은 저항값을 가질 때의 문턱 전압 값 이하일 수 있다.
본 실시예에 의하면, 큰 저항값을 가지는 메모리 셀에 대한 읽기 동작을 수행하는 동안 높은 레벨의 읽기 전압을 제공할 수 있다. 본 실시예에 의한 센싱 방법에 의하면 메모리 셀의 저항값을 변화시키지 않으면서도 센싱 마진을 개선할 수 있다.
도 11은 도 2의 메모리 셀(MC)에 저장된 데이터를 센싱하는 다른 방법을 설명하기 위한 블록도이다. 도 11의 감지 증폭부(120)는 제 1 읽기 동작의 결과를 피드백받아, 제 2 읽기 동작 동안 제공될 읽기 전압(Vread) 및 기준 전류를 가변할 수 있다. 도 11의 감지 증폭부(120)는 높은 저항값을 가지는 상태에 대한 센싱 마진을 향상시킬 수 있다.
메모리 셀(MC)에 저장된 데이터는 감지 증폭부(120)에 포함된 전압 레귤레이터(321), 전류 공급부(322) 및 비교기(323)를 이용하여 센싱된다.
전압 레귤레이터(321)는 메모리 셀(MC)에 제공되는 전압을 소정의 크기 레벨로 제한한다. 전압 레귤레이터(321)는 외부로부터 서로 다른 전압 레벨을 가지는 복수의 읽기 전압들을 제공받는다. 도 11에서, 전압 레귤레이터(321)는 제 1, 제 2 및 제 3 읽기 전압을 제공받는 것으로 도시되었다. 그러나 이는 예시적인 것으로 전압 레귤레이터(321)가 제공받는 읽기 전압의 수는 한정되지 않는다.
전압 레귤레이터(321)는 비교기(323)의 출력으로부터 제어 신호(CTRL)를 피드백 받는다. 전압 레귤레이터(321)는 제어 신호(CTRL)에 응답하여, 메모리 셀(MC)에 제공되는 전압을 복수의 읽기 전압들 중 선택된 하나의 읽기 전압 레벨 이하로 제한한다.
전압 레귤레이터(321)는 패스부(321a), 증폭부(321b) 및 멀티플렉서부(321c)를 포함한다.
패스부(321a)는 증폭부(321b)의 출력에 응답하여 메모리 셀(MC)에 읽기 전압(Vread)을 제공한다. 또한 패스부(321a)는 증폭부(321b)의 출력 및 기준 전류(Iref)에 응답하여 메모리 셀(MC)에 제공되는 전류의 크기를 제어할 수 있다. 패스부(321a)는 트랜지스터로 구성될 수 있다.
증폭부(321b)는 멀티플렉서부(321c)로부터 읽기 전압을 제공받는다. 또, 증폭부(321b)는 패스부(321a)로부터 출력되는 전압을 피드백받는다. 증폭부(321b)는 피드백된 전압에 응답하여 패스부(321a)로부터 출력되는 전압을 멀티플렉서부(321c)로부터 제공된 읽기 전압으로 제한한다.
멀티플렉서부(321c)는 외부로부터 복수의 읽기 전압, 예를 들어 제 1, 제 2 및 제 3 읽기 전압을 제공받는다. 멀티플렉서부(321c)는 비교기(323)의 출력으로부터 제어 신호(CTRL)를 피드백 받는다. 멀티플렉서부(321c)는 제어 신호(CTRL)에 응답하여, 복수의 읽기 전압들 중 하나의 읽기 전압을 선택한다. 멀티플렉서부(321c)는 선택된 읽기 전압을 증폭부(321b)에 제공한다.
즉, 전압 레귤레이터(321)는 비교기(323)로부터 피드백된 제어 신호(CTRL)에 응답하여, 메모리 셀(MC)에 제공되는 전압을 복수의 읽기 전압들 중 선택된 하나의 읽기 전압 레벨 이하로 제한한다.
전류 제공부(322)는 복수의 기준 전류들(Iref1, Iref2, Iref3) 및 그와 연결된 스위치부(322a)를 포함한다. 전류 제공부(322)는 비교기(323)로부터 제어 신호(CTRL)를 피드백받는다. 전류 제공부(322)의 스위치부(322a)는 제어 신호(CTRL)에 응답하여, 복수의 기준 전류들 중 선택된 하나의 기준 전류(Iref)를 데이터 라인에 전달한다.
메모리 셀(MC)에 제공되는 읽기 전압(Vread) 및 메모리 셀(MC)의 저항값에 기초하여 메모리 셀(MC)에 흐르는 셀 전류(Icell)가 생성된다. 비교부(323)는 기준 전류(Iref)와 셀 전류(Icell)를 비교하여 메모리 셀(MC)의 저항 범위를 판정한다.
한편, 비교부(323)는 비교 결과를 제어 신호(CTRL)로서 전압 레귤레이터(321) 및 전류 제공부(322)에 제공한다. 또한 비교부(323)는 비교 결과를 디코더(324)에 제공한다. 전압 레귤레이터(321) 및 전류 제공부(322)는 제어 신호(CTRL)에 응답하여 읽기 전압(Vread) 및 기준 전류(Iref)를 가변할 수 있다. 디코더(324)는 복수의 읽기 동작 동안 비교부(323)로부터 제공된 비교 결과들을 디코딩하여 메모리 셀(MC)에 저장된 데이터를 판별할 수 있다.
실시 예에 있어서, 비교부(323)는 셀 전류(Icell)와 기준 전류(Iref)의 비교 결과를 이진화하여 출력할 수 있다. 실시 예에 있어서, 비교부(323)는 셀 전류(Icell)가 기준 전류(Iref)보다 크면 논리값 '0'을 출력할 수 있다. 비교부(323)는 셀 전류(Icell)가 기준 전류(Iref) 이하이면 논리값 '1'을 출력할 수 있다.
전압 레귤레이터(321)는 제어 신호(CTRL)가 논리값 '0'이면, 낮은 저항 상태인 메모리 셀을 보호하기 위하여 읽기 전압을 유지할 수 있다. 전압 레귤레이터(321)는 제어 신호(CTRL)가 논리값 '1'이면, 높은 저항 상태인 메모리 셀에 대한 읽기 마진을 개선하기 위해 읽기 전압을 증가시킬 수 있다.
상술된 감지 증폭부(120)는 제 1 읽기 동작의 결과를 피드백받아, 제 2 읽기 동작 동안 제공될 읽기 전압(Vread) 및 기준 전류를 가변할 수 있다. 감지 증폭부(120)는 높은 저항값을 가지는 상태에 대한 센싱 마진을 향상시킬 수 있다.
도 12는 본 발명의 실시예에 의한 센싱 방법을 시뮬레이션한 결과를 도시하는 표이다. 도 12에서, RCELL은 메모리 셀의 저항값을 나타낸다. 도 12를 참조하면, 메모리 셀이 큰 저항값을 가질 수록, 본 발명의 센싱 방법을 이용하면 읽기 전압을 고정하는 기존 방법에 비하여 큰 센싱 윈도우를 확보할 수 있음을 확인할 수 있다.
도 13은 본 발명의 실시예에 의한 불휘발성 메모리 장치인 상 변화 메모리 장치를 휴대용 전자 시스템(1000)에 적용한 블록도이다. 상 변화 메모리 장치(1100)는 큰 저항값을 가지는 메모리 셀에 대한 읽기 동작을 수행하는 동안 높은 레벨의 읽기 전압을 제공할 수 있다. 상 변화 메모리 장치(1100)는 메모리 셀의 저항값을 변화시키지 않으면서도 센싱 마진을 개선할 수 있다.
버스 라인(L3)을 통하여 마이크로 프로세서(1300)와 연결된 상 변화 메모리 장치(1100)는 휴대용 전자시스템의 메인 메모리로서 제공된다. 전원 공급부(1200)는 전원 라인(L4)을 통해 마이크로 프로세서(1300), 입출력 장치(1400), 그리고 상 변화 메모리 장치(1100)에 전원을 공급한다. 여기서 마이크로프로세서(1300) 및 입출력 장치(1400)는 상 변화 메모리 장치(1100)를 제어하기 위한 메모리 컨트롤러로 제공될 수 있다.
수신 데이터가 라인(L1)을 통하여 입출력 장치(1400)에 제공되는 경우에 마이크로프로세서(1300)는 라인(L2)을 통해 수신 데이터를 입력받아 처리한 후, 버스 라인(L3)을 통해 상 변화 메모리 장치(1100)에 수신 또는 처리된 데이터를 인가한다. 상 변화 메모리 장치(1100)는 버스 라인(L3)을 통해 인가되는 데이터를 메모리 셀에 저장한다. 또한, 메모리 셀에 저장된 데이터는 마이크로프로세서(1300)에 의해 읽혀지고 입출력 장치(1400)를 통해 외부로 출력된다.
전원 공급부(1200)의 전원이 전원 라인(L4)에 공급되지 않는 경우에도 상 변화 메모리 장치(1100)의 메모리 셀에 저장된 데이터는 상 변화 물질의 특성에 기인하여 소멸하지 않는다. 이는 상 변화 메모리 장치(1100)가 디램(DRAM)과는 달리 불 휘발성 메모리이기 때문이다. 이외에도 상 변화 메모리 장치(1100)는 다른 메모리 장치에 비해 동작 속도가 빠르고, 전력 소비가 적다는 장점이 있다.
도 14는 본 발명의 실시예에 의한 불휘발성 메모리 장치를 메모리 카드(memory card)에 적용한 블록도이다. 메모리 카드(2000)는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
도 14를 참조하면, 메모리 카드(2000)는 외부와의 인터페이스를 수행하는 인터페이스부(2100), 버퍼 메모리를 갖고 메모리 카드(2000)의 동작을 제어하는 컨트롤러(2200), 본 발명의 실시예들에 따른 불휘발성 메모리 장치(2300)를 적어도 하나 포함할 수 있다. 컨트롤러(2200)는 프로세서로서, 불휘발성 메모리 장치(2300)의 쓰기 동작 및 읽기 동작을 제어할 수 있다. 컨트롤러(2200)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 비휘발성 메모리 장치(2300) 및 인터페이스부(2100)와 커플링되어 있다.
불휘발성 메모리 장치(2300)는 큰 저항값을 가지는 메모리 셀에 대한 읽기 동작을 수행하는 동안 높은 레벨의 읽기 전압을 제공할 수 있다. 불휘발성 메모리 장치(2300)는 메모리 셀의 저항값을 변화시키지 않으면서도 센싱 마진을 개선할 수 있다.
도 15는 도 14의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다. 도 15를 참조하면, 메모리 카드(2000)는 (a) 비디오 카메라, (b) 텔레비전, (c) 오디오 장치, (d) 게임장치, (e) 전자 음악 장치, (f) 휴대폰, (g) 컴퓨터, (h) PDA(Personal Digital Assistant), (i) 보이스 레코더(voice recorder), (j) PC 카드 등에 사용될 수 있다.
본 발명에 따른 불휘발성 메모리 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 불휘발성 메모리 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형될 수 있다. 예를 들어, 메모리 셀 어레이, 감지 증폭기 및 감지 제어 회로의 세부적 구성은 사용 환경이나 용도에 따라 다양하게 변화 또는 변경될 수 있을 것이다. 본 발명에서 사용된 특정한 용어들은 본 발명을 설명하기 위한 목적에서 사용된 것이며 그 의미를 한정하거나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어서는 안되며 후술하는 특허 청구범위 뿐만 아니라 이 발명의 특허 청구범위와 균등한 범위에 대하여도 적용되어야 한다.
10: 불휘발성 메모리 장치
11: 메모리 셀 어레이
12: 감지 증폭기
13: 감지 제어 회로

Claims (10)

  1. 데이터의 저장이 저항값의 변화를 통해 이루어지는 메모리 셀을 포함하는 메모리 셀 어레이;
    읽기 전압 및 기준 전류를 이용하여 각기 수행되는 복수의 읽기 동작들을 이용하여, 상기 메모리 셀에 저장된 데이터를 판별하는 감지 증폭기; 및
    상기 각 복수의 읽기 동작들에 이용되는 상기 읽기 전압 및 상기 기준 전류의 크기가 가변되도록 상기 감지 증폭기를 제어하는 감지 제어 회로를 포함하며,
    상기 감지 제어 회로는 1차 읽기 동작의 결과에 의존하여 상기 메모리 셀의 저항 범위를 판별하고, 상기 판별된 저항 범위에 기초하여 2차 읽기 동작에 이용될 상기 읽기 전압 및 상기 기준 전류의 크기가 가변되도록 상기 감지 증폭기를 제어하고, 그리고
    상기 감지 제어 회로는 상기 메모리 셀의 저항 범위가 증가할수록 상기 읽기 전압이 증가되도록 상기 감지 증폭기를 제어하는 불휘발성 메모리 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 감지 제어 회로는 상기 읽기 전압이 상기 메모리 셀이 포함된 저항 범위의 하한값에서의 문턱 전압보다 낮은 전압으로 증가되도록 상기 감지 증폭기를 제어하는 불휘발성 메모리 장치.
  4. 제 1항에 있어서,
    상기 감지 증폭기는 상기 감지 제어 회로의 제어에 응답하여, 서로 다른 크기를 가지는 복수의 기준 전류들 중 선택된 기준 전류를 상기 메모리 셀과 연결된 데이터 라인에 제공하는 전류 공급부;
    상기 감지 제어 회로의 제어에 응답하여, 서로 다른 크기를 가지는 복수의 읽기 전압들 중 선택된 읽기 전압을 상기 메모리 셀에 제공하는 전압 레귤레이터; 및
    상기 읽기 전압에 응답하여 상기 메모리 셀에 생성된 셀 전류와 상기 기준 전류를 비교하고, 그 결과를 비교 신호로서 출력하는 비교기를 포함하는 불휘발성 메모리 장치.
  5. 제 4항에 있어서,
    상기 감지 제어 회로는 상기 비교 신호에 기초하여 상기 메모리 셀의 저항 범위를 판별하는 불휘발성 메모리 장치.
  6. 제 5항에 있어서,
    상기 감지 제어 회로는 상기 셀 전류가 상기 기준 전류보다 크면 상기 읽기 전압의 크기가 유지되도록 상기 전압 레귤레이터를 제어하는 불휘발성 메모리 장치.
  7. 제 5항에 있어서,
    상기 감지 제어 회로는 상기 셀 전류가 상기 기준 전류 이하이면 상기 읽기 전압의 크기가 증가되도록 상기 전압 레귤레이터를 제어하는 불휘발성 메모리 장치.
  8. 제 4항에 있어서,
    상기 전압 레귤레이터는
    상기 감지 제어 회로의 제어에 따라 상기 복수의 기준 전압들 중 하나의 기준 전압을 선택하는 멀티플렉서부;
    상기 선택된 기준 전압을 출력하는 증폭기; 및
    상기 증폭기의 출력과 연결되고, 상기 메모리 셀에 상기 기준 전압을 출력하는 패스부를 포함하며,
    상기 증폭기는 상기 패스부의 출력을 피드백하여 상기 패스부로부터 출력되는 상기 기준 전압을 안정화하는 불휘발성 메모리 장치.
  9. 제 8항에 있어서,
    상기 패스부는 트랜지스터로 구성되는 불휘발성 메모리 장치.
  10. 제 4항에 있어서,
    상기 감지 증폭기는 상기 복수의 읽기 동작들 동안 상기 비교기로부터 출력되는 비교 신호들을 수신하고, 상기 비교 신호들을 디코딩하여 상기 메모리 셀에 저장된 데이터를 판별하는 디코더를 더 포함하는 불휘발성 메모리 장치.
KR1020140020607A 2014-02-21 2014-02-21 불휘발성 메모리 장치 및 그것의 센싱 방법 KR102187485B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140020607A KR102187485B1 (ko) 2014-02-21 2014-02-21 불휘발성 메모리 장치 및 그것의 센싱 방법
US14/494,806 US9368201B2 (en) 2014-02-21 2014-09-24 Nonvolatile memory device having resistive memory cell and method sensing data in same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140020607A KR102187485B1 (ko) 2014-02-21 2014-02-21 불휘발성 메모리 장치 및 그것의 센싱 방법

Publications (2)

Publication Number Publication Date
KR20150099090A KR20150099090A (ko) 2015-08-31
KR102187485B1 true KR102187485B1 (ko) 2020-12-08

Family

ID=53882851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140020607A KR102187485B1 (ko) 2014-02-21 2014-02-21 불휘발성 메모리 장치 및 그것의 센싱 방법

Country Status (2)

Country Link
US (1) US9368201B2 (ko)
KR (1) KR102187485B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160044847A (ko) * 2014-10-16 2016-04-26 에스케이하이닉스 주식회사 저항변화 메모리 장치, 이를 위한 읽기쓰기 회로부 및 동작 방법
US9767879B2 (en) * 2015-02-17 2017-09-19 Texas Instruments Incorporated Setting of reference voltage for data sensing in ferroelectric memories
US9576657B1 (en) * 2015-09-29 2017-02-21 Sandisk Technologies Llc Memory cells including vertically oriented adjustable resistance structures
US10490270B2 (en) * 2015-10-28 2019-11-26 Hewlett Packard Enterprise Development Lp Reference column sensing for resistive memory
KR102285408B1 (ko) * 2015-12-02 2021-08-03 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 그의 데이터 센싱 방법
DE102016110049A1 (de) * 2016-05-31 2017-11-30 Infineon Technologies Ag Ermitteln eines Zustands einer Speicherzelle
KR102474305B1 (ko) * 2016-06-27 2022-12-06 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 센싱 방법
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
GB2555527B (en) * 2016-11-01 2019-06-05 Evonetix Ltd Current Control
JP2018156701A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
KR102427895B1 (ko) 2018-02-08 2022-08-02 에스케이하이닉스 주식회사 저항 메모리 소자의 읽기 방법
US10818349B2 (en) 2018-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Programming method and reading method for memory device
CN109473136B (zh) * 2018-12-24 2023-08-29 北京时代全芯存储技术股份有限公司 记忆体驱动装置
US11139026B2 (en) * 2020-02-05 2021-10-05 Intel Corporation Variable reference based sensing scheme
US11430491B2 (en) * 2020-04-30 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for reading data in memory
DE102021105181A1 (de) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vorrichtung und verfahren zum lesen von daten in einem speicher
US11687468B2 (en) * 2020-07-02 2023-06-27 International Business Machines Corporation Method and apparatus for securing memory modules
US11342031B2 (en) * 2020-08-28 2022-05-24 Stmicroelectronics S.R.L. Circuit and method for process and temperature compensated read voltage for non-volatile memory
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
FR3118829B1 (fr) * 2021-01-14 2024-06-21 Commissariat Energie Atomique Matrice de commutateurs elementaires formant un message, procedes d’ecriture et de lecture associes
US11521665B2 (en) * 2021-05-04 2022-12-06 Nxp Usa, Inc. Non-volatile memory having write detect circuitry
FR3125163A1 (fr) * 2021-07-12 2023-01-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de lecture d’une rram multi-niveaux

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090323403A1 (en) * 2008-06-27 2009-12-31 Seagate Technology Llc Spin-transfer torque memory non-destructive self-reference read method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4439683B2 (ja) 1999-06-03 2010-03-24 三星電子株式会社 リダンダンシ選択回路を備えたフラッシュメモリ装置及びテスト方法
KR100624298B1 (ko) 2000-12-22 2006-09-13 주식회사 하이닉스반도체 플래쉬 메모리 셀의 센싱 회로
KR100541816B1 (ko) 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
US8513768B2 (en) 2005-05-09 2013-08-20 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8116117B2 (en) 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
JP4468414B2 (ja) 2007-06-29 2010-05-26 株式会社東芝 抵抗変化メモリ装置
JP5159224B2 (ja) 2007-09-21 2013-03-06 株式会社東芝 抵抗変化メモリ装置
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
JP5085446B2 (ja) 2008-07-14 2012-11-28 株式会社東芝 三次元メモリデバイス
KR100944328B1 (ko) 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
US7898838B2 (en) * 2008-10-31 2011-03-01 Seagate Technology Llc Resistive sense memory calibration for self-reference read method
KR101571148B1 (ko) 2009-09-02 2015-11-23 삼성전자주식회사 저항 메모리 소자의 저항 측정 방법 및 저항 측정 시스템
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
KR101983274B1 (ko) * 2012-05-18 2019-05-30 삼성전자주식회사 상변화 랜덤 액세스 메모리 장치 및 센싱 방법
KR20130136271A (ko) * 2012-06-04 2013-12-12 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 데이터 처리 방법
KR20140028480A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
KR20140064434A (ko) * 2012-11-20 2014-05-28 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
GB2510339A (en) * 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090323403A1 (en) * 2008-06-27 2009-12-31 Seagate Technology Llc Spin-transfer torque memory non-destructive self-reference read method

Also Published As

Publication number Publication date
US20150243352A1 (en) 2015-08-27
KR20150099090A (ko) 2015-08-31
US9368201B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
KR102187485B1 (ko) 불휘발성 메모리 장치 및 그것의 센싱 방법
US8902628B2 (en) Resistive memory device and sensing margin trimming method thereof
KR101311499B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
CN107799133A (zh) 感测放大器、存储装置及包括其的系统
JP6345405B2 (ja) 抵抗体を利用した不揮発性メモリ装置及びその駆動方法
US20140192588A1 (en) Nonvolatile Memory Device and Read Method Thereof
KR101652333B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
US9082478B2 (en) Nonvolatile memory device using resistance material and method of driving the nonvolatile memory device
KR102173441B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20120011642A (ko) 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법
JP2009020998A (ja) 読み出しエラーを減らすことができるマルチレベル相変化メモリ装置及びその読み出し方法
US8837197B2 (en) Circuit for generating write signal, variable resistance memory device, and method for programming variable resistance memory
KR102469172B1 (ko) 비휘발성 메모리 장치 및 이의 검증 라이트 방법
US8988929B2 (en) Nonvolatile memory device and related operating method
KR102030330B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR20120012709A (ko) 메모리 장치, 이의 프리차지 제어 방법, 및 이를 포함하는 장치들
KR102550416B1 (ko) 메모리 장치
CN112289359B (zh) 存储装置及操作该存储装置的方法
US8745452B2 (en) Resistive memory device and test systems and methods for testing the same
KR102079370B1 (ko) 비휘발성 메모리 장치 및 그것의 쓰기 방법
US20140340959A1 (en) Nonvolatile memory device and data processing method thereof
US20210118485A1 (en) Memory device
KR20110104303A (ko) 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR102081590B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant