KR102030330B1 - 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 - Google Patents

저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102030330B1
KR102030330B1 KR1020120143772A KR20120143772A KR102030330B1 KR 102030330 B1 KR102030330 B1 KR 102030330B1 KR 1020120143772 A KR1020120143772 A KR 1020120143772A KR 20120143772 A KR20120143772 A KR 20120143772A KR 102030330 B1 KR102030330 B1 KR 102030330B1
Authority
KR
South Korea
Prior art keywords
write
memory cell
resistive memory
verification
start pulse
Prior art date
Application number
KR1020120143772A
Other languages
English (en)
Other versions
KR20140075438A (ko
Inventor
이승연
이영택
김보근
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020120143772A priority Critical patent/KR102030330B1/ko
Priority to US14/100,183 priority patent/US9001560B2/en
Priority to CN201310675018.7A priority patent/CN103871466B/zh
Priority to JP2013255960A priority patent/JP5837916B2/ja
Publication of KR20140075438A publication Critical patent/KR20140075438A/ko
Application granted granted Critical
Publication of KR102030330B1 publication Critical patent/KR102030330B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법이 제공된다. 상기 비휘발성 메모리 장치의 구동 방법은 이전 라이트 동작을 기초로 조절된 시작 펄스를, 저항성 메모리 셀에 제공하여 데이터를 라이트하고, 상기 시작 펄스에 의해서 정확하게 라이트되었는지를 베리파이하고, 상기 베리파이 결과에 따라서, 상기 저항성 메모리 셀을 증가형 단방향 라이트 방식으로 라이트하거나, 감소형 단방향 라이트 방식으로 라이트하는 것을 포함한다.

Description

저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법{Nonvolatile memory device using variable resistive element and driving method thereof}
본 발명은 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
여기서, 상변화 메모리 셀을 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는데, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 따라서, 결정 상태는 셋(set) 데이터 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 데이터 또는 1데이터로 정의할 수 있다.
본 발명이 해결하려는 과제는, 라이트/베리파이(verify) 동작의 루프 횟수를 최소화하는 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 라이트/베리파이 동작의 루프 횟수를 최소화하는 비휘발성 메모리 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법은 일 면(aspect)은 이전 라이트 동작을 기초로 조절된 시작 펄스를, 저항성 메모리 셀에 제공하여 데이터를 라이트하고, 상기 시작 펄스에 의해서 정확하게 라이트되었는지를 베리파이하고, 상기 베리파이 결과에 따라서, 상기 저항성 메모리 셀을 증가형 단방향 라이트 방식으로 라이트하거나, 감소형 단방향 라이트 방식으로 라이트하는 것을 포함한다.
상기 시작 펄스는 이전 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제1 루프 횟수와, 이전 라이트 동작에서 감소형 단방향 라이트 방식으로 진행된 제2 루프 횟수를 이용하여 조절될 수 있다. 상기 제1 루프 횟수가 상기 제2 루프 횟수보다 크면, 상기 시작 펄스를 증가시킨다. 상기 제1 루프 횟수가 상기 제2 루프 횟수보다 작으면, 상기 시작 펄스를 감소시킨다. 다음 라이트 동작에서 상기 제1 루프 횟수와 상기 제2 루프 횟수가 같아질 수 있도록, 상기 시작 펄스가 조절된다.
상기 베리파이하는 것은, 제1 베리파이 기준값과 상기 제1 베리파이 기준값보다 큰 제2 베리파이 기준값을 이용할 수 있다. 상기 베리파이 결과, 상기 저항성 메모리 셀의 저항값이 상기 제1 베리파이 기준값보다 작으면, 상기 저항성 메모리 셀은 증가형 단방향 라이트 방식으로 라이트될 수 있다. 상기 베리파이 결과, 상기 저항성 메모리 셀의 저항값이 상기 제2 베리파이 기준값보다 크면, 상기 저항성 메모리 셀은 감소형 단방향 라이트 방식으로 라이트될 수 있다.
상기 증가형 단방향 라이트 방식은, 라이트 구간의 루프 횟수가 증가할수록 상기 저항성 메모리 셀에 제공하는 라이트 전류가 증가될 수 있다. 상기 감소형 단방향 라이트 방식은, 라이트 구간의 루프 횟수가 증가할수록 상기 저항성 메모리 셀에 제공하는 라이트 전류가 감소될 수 있다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법은 다른 면은 다수의 제1 저항성 메모리 셀을 제1 루프 횟수동안 증가형 단방향 라이트 방식으로 라이트하고, 다수의 제2 저항성 메모리 셀을 제2 루프 횟수동안 감소형 단방향 라이트 방식으로 라이트하고, 상기 제1 루프 횟수와 상기 제2 루프 횟수를 이용하여, 다음 라이트 동작의 시작 펄스를 조절하는 것을 포함한다.
상기 제1 루프 횟수가 상기 제2 루프 횟수보다 크면, 다음 라이트 동작의 상기 시작 펄스를 증가시킨다. 상기 제1 루프 횟수가 상기 제2 루프 횟수보다 작으면, 다음 라이트 동작의 상기 시작 펄스를 감소시킨다. 다음 라이트 동작에서 상기 제1 루프 횟수와 상기 제2 루프 횟수가 같아질 수 있도록, 상기 시작 펄스가 조절될 수 있다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법은 또 다른 면은 라이트 구간의 첫번째 루프에서, 저항성 메모리 셀에 시작 펄스를 제공하여 데이터를 라이트하고, 서로 다른 제1 베리파이 기준값과 제2 베리파이 기준값을 이용하여 베리파이 동작을 수행하고, 상기 라이트 구간의 두번째 루프부터 마지막 루프까지, 상기 저항성 메모리 셀에 각 루프마다 변경되는 라이트 펄스를 제공하여 데이터를 라이트하고, 제2 베리파이 기준값은 이용하지 않고, 제1 베리파이 기준값을 이용하여 베리파이 동작을 수행하는 것을 포함한다.
상기 시작 펄스는 이전 라이트 동작을 기초로 조절될 수 있다.
상기 시작 펄스는 이전 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제1 루프 횟수와, 이전 라이트 동작에서 감소형 단방향 라이트 방식으로 진행된 제2 루프 횟수를 이용하여 조절될 수 있다.
상기 첫번째 루프의 상기 베리파이 결과에 따라서, 상기 두번재 루프부터 마지막 루프까지, 증가형 단방향 라이트 동작과 감소형 단방향 라이트 동작 중 어느 하나를 수행할 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 일 면은 저항성 메모리 셀; 상기 저항성 메모리 셀에 대응되는 센스 앰프; 및 상기 저항성 메모리 셀에 대응되는 라이트 드라이버를 포함하고, 상기 라이트 드라이버는 이전 라이트 동작을 기초로 결정된 시작 펄스를 상기 저항성 메모리 셀에 제공하고, 상기 센스 앰프는 상기 시작 펄스에 의해서 정확하게 라이트되었는지 베리파이하고, 상기 라이트 드라이버는 상기 베리파이 결과에 따라서, 상기 저항성 메모리 셀을 증가형 단방향 라이트 방식으로 라이트하거나, 감소형 단방향 라이트 방식으로 라이트한다.
이전 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제1 루프 횟수를 카운팅하는 제1 카운터와, 이전 라이트 동작에서 감소형 단방향 라이트 방식으로 진행된 제2 루프 횟수를 카운팅하는 제2 카운터와, 상기 제1 루프 횟수와 상기 제2 루프 횟수를 제공받아 시작 펄스 제어신호를 생성하는 제어부를 더 포함할 수 있다.
상기 제1 루프 횟수가 상기 제2 루프 횟수보다 크면, 상기 시작 펄스 제어 신호는 다음 라이트 동작의 상기 시작 펄스를 증가시킬 수 있다.
상기 제1 루프 횟수가 상기 제2 루프 횟수보다 작으면, 상기 시작 펄스 제어 신호는 다음 라이트 동작의 상기 시작 펄스를 감소시킬 수 있다.
상기 센스 앰프는 제1 베리파이 기준값과 상기 제1 베리파이 기준값보다 큰 제2 베리파이 기준값을 이용하여 베리파이하고, 상기 제1 베리파이 기준값에 의한 베리파이 결과를 나타내는 제1 베리파이 신호와 상기 제2 베리파이 기준값에 의한 베리파이 결과를 나타내는 제2 베리파이 신호를 제공한다.
상기 제1 베리파이 신호를 저장하고, 상기 제1 베리파이 신호에 대응되는 제1 라이트 인에이블 신호를 제공하는 제1 인에이블 래치(enable latch)를 더 포함하고, 상기 제2 베리파이 신호를 저장하고, 상기 제2 베리파이 신호에 대응되는 제2 라이트 인에이블 신호를 제공하는 제2 인에이블 래치를 더 포함할 수 있다.
상기 제1 인에이블 래치 및 제2 인에이블 래치는 원웨이 래치(one-way latch)이어서, 패스(pass)를 나타내는 상기 베리파이 신호를 제공받은 후 현재 라이트 구간이 종료될 때까지 저장값이 변경되지 않을 수 있다.
상기 저항성 메모리 셀에 라이트할 상기 데이터가 저장하고, 상기 데이터에 대응되는 선택 신호를 제공하는 데이터 래치(data latch)를 더 포함할 수 있다.
상기 센스 앰프와 전기적으로 연결되고, 상기 선택 신호에 응답하여 상기 센스 앰프에 전달하는 베리파이 기준값을 선택하는 제1 스위치를 더 포함할 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 다른 면은 증가형 단방향 라이트 방식으로 진행된 제1 루프 횟수를 카운팅하는 제1 카운터; 감소형 단방향 라이트 방식으로 진행된 제2 루프 횟수를 카운팅하는 제2 카운터; 및 상기 제1 루프 횟수와 상기 제2 루프 횟수를 제공받아 시작 펄스 제어 신호를 생성하는 제어부를 포함한다.
상기 제1 루프 횟수가 상기 제2 루프 횟수보다 크면, 상기 시작 펄스 제어 신호는 다음 라이트 동작의 상기 시작 펄스를 증가시킬 수 있다.
상기 제1 루프 횟수가 상기 제2 루프 횟수보다 작으면, 상기 시작 펄스 제어 신호는 다음 라이트 동작의 상기 시작 펄스를 감소시킬 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 레이아웃도이다.
도 2 및 도 3은 도 1의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구조를 설명하기 위한 블록도이다. 도 5 내지 도 7은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면들이다. 도 8은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 동작 방법의 효과를 설명하기 위한 도면이다.
도 9는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 대표 순서도이다.
도 10은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 11 및 도 12은 도 10의 라이트/베리파이 유닛의 예시적인 구조를 설명한다.
도 13은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 14는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 순서도이다.
도 15는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 순서도이다.
도 16 내지 도 20은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 21는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 예시적 블록도이다.
도 22은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 다른 예시적 블록도이다.
도 23은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다.
도 24는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다.
도 25는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다.
도 26는 SCM이 사용된 메모리 시스템을 도시한 예시적 블록도이다.
도 27은 SCM이 사용된 메모리 시스템을 도시한 다른 예시적 블록도이다.
도 28은 SCM이 사용된 메모리 시스템을 도시한 다른 예시적 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "연결된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 연결된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 연결된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 저항체를 이용한 비휘발성 메모리 장치의 예로서, 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM)와 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 레이아웃도이다. 도 1에서는 설명의 편의를 위해서 16개의 메모리 뱅크로 구성된 비휘발성 메모리 장치를 예로 드나, 이에 한정되는 것은 아니다.
도 1을 참조하면, 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이, 다수의 센스 앰프 및 라이트 드라이버(2_1~2_8), 주변 회로 영역(3)을 포함한다.
메모리 셀 어레이는 다수의 메모리 뱅크(1_1~1_16)로 구성될 수 있고, 각 메모리 뱅크(1_1~1_16)는 각각 다수의 메모리 블록(BLK0~BLK7)으로 구성될 수 있고, 각 메모리 블록(1_1~1_16)은 매트릭스 형태로 배열된 다수의 비휘발성 메모리 셀을 포함한다. 본 발명의 실시예들에서는, 메모리 블록이 8개씩 배치된 경우를 예로 들었으나, 이에 한정되는 것은 아니다.
또한, 도면에는 자세히 도시하지 않았으나, 메모리 뱅크(1_1~1_16)에 대응하여 라이트/리드하려는 저항성 메모리 셀의 행 및 열을 각각 지정하는 로우 선택 회로 및 컬럼 선택 회로가 배치된다.
센스 앰프 및 라이트 드라이버(2_1~2_8)은 2개의 메모리 뱅크(1_1~1_16)에 대응하여 배치되어, 대응하는 메모리 뱅크에서의 리드 및 라이트 동작을 한다. 본 발명의 실시예들에서는, 센스 앰프 및 라이트 드라이버(2_1~2_8)가 2개의 메모리 뱅크(1_1~1_16)에 대응되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 센스 앰프 및 라이트 드라이버(2_1~2_8)는 1개 또는 4개의 메모리 뱅크 등에 대응하여 배치되어도 무방하다.
주변 회로 영역(3)에는 상기 컬럼 선택 회로, 로우 선택 회로, 센스 앰프 및 라이트 드라이버(2_1~2_8) 등을 동작시키기 위한 다수의 로직 회로 블록과 전압 생성부가 배치될 수 있다.
도 2 및 도 3은 도 1의 메모리 셀 어레이를 설명하기 위한 도면이다.
먼저, 도 2를 참조하면, 메모리 셀 어레이는 크로스 포인트 구조(cross point structure)를 가질 수 있다. 크로스 포인트 구조는 하나의 라인과 다른 라인이 서로 교차되는 영역에, 하나의 메모리 셀이 형성되어 있는 구조를 의미한다. 예를 들어, 비트 라인(BL1_1~BL4_1)이 제1 방향으로 연장되어 형성되고, 워드 라인(WL1_1~WL3_1)이 상기 비트 라인(BL1_1~BL4_1)과 서로 교차되도록 제2 방향으로 연장되어 형성되고, 각 비트 라인(BL1_1~BL4_1)과 각 워드 라인(WL1_1~WL3_1)이 교차되는 영역에 저항성 메모리 셀(MC)이 형성될 수 있다.
저항성 메모리 셀(MC)은 메모리 셀 어레이 내의 다수의 저항성 메모리 셀(MC) 중에서 리드하기 위해 선택된 저항성 메모리 셀(MC)을 도시한 것이다. 여기서, 저항성 메모리 셀(MC)이 PRAM인 경우에는, 저항성 메모리 셀(MC)은 상변화 물질을 구비하는 가변 저항 소자(B)와, 가변 저항 소자(B)에 흐르는 전류를 제어하는 억세스 소자(A)를 포함할 수 있다. 여기서, 억세스 소자(A)는 가변 저항 소자(B)와 직렬로 연결된 다이오드 또는 트랜지스터일 수 있다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
한편, 저항성 메모리 셀(MC)이 RRAM인 경우에는, 가변 저항 소자(B)는 예를 들어, NiO 또는 페로브스카이트(perovskite)를 포함할 수 있다. 페로브스카이트는 망가나이트(Pr0 .7Ca0 .3MnO3, Pr0 .5Ca0 .5MnO3, 기타 PCMO, LCMO 등), 타이터네이트(STO:Cr), 지르코네이트(SZO:Cr, Ca2Nb2O7:Cr, Ta2O5:Cr) 등의 조합물(composition)일 수 있다.
또는, 메모리 셀 어레이는 도 3에 도시된 것과 같이, 3차원 적층 구조를 가질 수도 있다. 3차원 적층 구조는 다수의 메모리 셀 레이어(111_1~111_8)가 수직으로 적층된 형태를 의미한다. 도면에서는 8개의 메모리 셀 레이어(111_1~111_8)가 적층된 것을 예로 들고 있으나, 이에 한정되는 것은 아니다. 여기서, 각 메모리 셀 레이어(111_1~111_8)는 다수의 메모리 셀 그룹 및/또는 다수의 리던던시 메모리 셀 그룹을 포함할 수 있다. 메모리 셀 어레이가 3차원 적층 구조일 경우, 각 메모리 셀 레이어(111_1~111_8)는 도 2에 도시된 크로스 포인트 구조일 수 있으나, 이에 한정되는 것은 아니다.
도 4는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구조를 설명하기 위한 블록도이다. 도 5 내지 도 7은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면들이다. 도 8은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 동작 방법의 효과를 설명하기 위한 도면이다.
먼저, 도 4를 참조하면, 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(110), 다수의 라이트/베리파이 유닛(WNV1~WNVn)(단, n은 자연수) 등을 포함할 수 있다.
메모리 셀 어레이(110)는 다수의 저항성 메모리 셀(MC1~MCn)을 포함한다. 도면에서는, 설명의 편의상, 메모리 셀 어레이(110) 내에 위치하고, 워드라인(WL1)과 비트 라인(BL1)과 연결된 저항성 메모리 셀(MC1)과, 워드라인(WL1)과 비트 라인(BLn)과 연결된 저항성 메모리 셀(MCn)을 도시하였다.
다수의 라이트/베리파이 유닛(WNV1~WNVn) 각각은, 라이트 드라이버(WD1~WDn), 센스 앰프(SA1~SAn) 등을 포함할 수 있다.
여기서, 도 5 내지 도 7을 참조하여, 라이트/베리파이 유닛(WNV1~WNVn)의 동작을 설명하면 다음과 같다.
도 5에 도시된 것과 같이, 예를 들어, 라이트 드라이버(예를 들어, WD1)은 저항성 메모리 셀(예를 들어, MC1)에 제2 데이터(R2)를 라이트할 수 있다. 도시된 것과 같이, 제1 데이터(R1) 내지 제3 데이터(R3)는 제1 저항 레벨(W1) 내지 제3 저항 레벨(W3)에 대응될 수 있다. 예를 들어, 제1 데이터(R1)가 저장되어 있던 저항성 메모리 셀(MC1)에 제2 데이터(R2)를 라이트할 수도 있고, 제3 데이터(R3)가 저장되어 있던 저항성 메모리 셀(MC1)에 제2 데이터(R2)를 라이트할 수도 있다.
라이트 구간의 첫번째 루프에서, 라이트 드라이버(WD1)는 시작 펄스(UP11 or DN11)를 저항성 메모리 셀(MC1)에 제공한다. 센스 앰프(예를 들어, SA1)는 시작 펄스(UP11 or DN11)에 의해서 정확하게 라이트되었는지 베리파이한다. 센스 앰프(예를 들어, SA1)는 2개의 베리파이 기준값(VR2_LS, VR2_US)을 이용하여 베리파이 동작을 수행할 수 있다.
여기서, 저항성 메모리 셀(MC1)의 저항이 베리파이 기준값(VR2_LS)보다 작으면, 라이트 구간의 두번째 루프부터 마지막 루프까지, 증가형 라이트 방식(도 7의 도면 부호 ① 참조)에 따라 라이트 동작을 수행한다. 즉, 라이트 구간의 첫번째 루프에서 센스 앰프(SA1)는 2개의 베리파이 기준값(VR2_LS, VR2_US)을 이용하고, 라이트 구간의 두번째 루프부터 마지막 루프까지 센스 앰프(SA1)는 1개의 베리파이 기준값(VR2_LS)를 이용하고, 다른 베리파이 기준값(VR2_US)를 이용하지 않는다.
여기서, 저항성 메모리 셀(MC1)의 저항이 베리파이 기준값(VR2_US)보다 크면, 라이트 구간의 두번째 루프부터 마지막 루프까지, 감소형 라이트 방식(도 7의 도면 부호 ② 참조)에 따라 라이트 동작을 수행한다. 즉, 라이트 구간의 첫번째 루프에서 센스 앰프(SA1)는 2개의 베리파이 기준값(VR2_LS, VR2_US)을 이용하고, 라이트 구간의 두번째 루프부터 마지막 루프까지 센스 앰프(SA1)는 1개의 베리파이 기준값(VR2_US)를 이용하고, 다른 베리파이 기준값(VR2_LS)를 이용하지 않는다.
결과적으로, 다수의 저항성 메모리 셀(MC1~MC) 중에서, 몇몇의 저항성 메모리 셀(예를 들어, MC1)은 증가형 라이트 방식으로 라이트되고, 다른 몇몇의 저항성 메모리 셀(예를 들어, MCn)은 감소형 라이트 방식으로 라이트될 수 있다.
한편, 도 6을 참조하면, 이전 라이트 동작(예를 들어, WP1)과 현재 라이트 동작(WP2)의 시작 펄스(UP11 or DN11)의 크기가 달라질 수 있다.
CASE1과 같이, 현재 라이트 동작(WP2)의 시작 펄스(UP11 or DN11)는 이전 라이트 동작(WP1)의 시작 펄스(UP11 or DN11)보다 커질 수 있다. CASE2과 같이, 현재 라이트 동작(WP2)의 시작 펄스(UP11 or DN11)는 이전 라이트 동작(WP1)의 시작 펄스(UP11 or DN11)보다 작아질 수 있다.
시작 펄스(UP11 or DN11)는 이전 라이트 동작(WP1)을 기초로 조절되는 것이다.
예를 들어, 이전 라이트 동작(WP1)에서 증가형 단방향 라이트 방식으로 진행된 제1 루프 횟수와, 이전 라이트 동작(WP1)에서 감소형 단방향 라이트 방식으로 진행된 제2 루프 횟수를 이용하여, 시작 펄스(UP11 or DN11)가 조절될 수 있다.
이전 라이트 동작(WP1)에서 제1 루프 횟수가 상기 제2 루프 횟수보다 크면, CASE1과 같이, 현재 라이트 동작(WP2)의 시작 펄스(UP11 or DN11)를 증가시킨다.
이전 라이트 동작(WP1)에서 제1 루프 횟수가 상기 제2 루프 횟수보다 작으면, CASE2와 같이, 현재 라이트 동작(WP2)의 시작 펄스(UP11 or DN11)를 감소시킨다.
현재 라이트 동작(WP2)의 제1 루프 횟수와 제2 루프 횟수가 같아질 수 있도록, 시작 펄스(UP11 or DN11)가 조절할 수 있다. 예를 들어, 제1 루프 횟수가 4번이고, 제2 루프 횟수가 6번이면, 제1 루프 횟수와 제2 루프 횟수가 모두 5번이 되도록, 시작 펄스(UP11 or DN11)을 조절한다. 증가형 단방향 라이트 방식과 감소형 단방향 라이트 방식이 동시에 이루어질 때, 제1 루프 횟수와 제2 루프 횟수가 같으면, 최소의 루프 횟수로서 라이트 동작을 종료시킬 수 있기 때문이다.
따라서, 시작 펄스(UP11 or DN11)는 이전 라이트 동작(WP1)에서 사용되는 다수의 펄스 중에서 중간값이 될 수 있다.
한편, 도 7을 설명하면, 센스 앰프(예를 들어, SA1)는 2개의 베리파이 기준값(VR2_LS, VR2_US)을 이용하여 베리파이 동작을 수행할 수 있다. 즉, 센스 앰프(SA1)의 베리파이 결과에 따라서 라이트 방법을 결정할 수 있다.
저항성 메모리 셀(MC1)의 저항이 베리파이 기준값(VR2_LS)보다 작으면, 도면 부호 ①과 같이, 각 루프(L11~L1k)마다 제공하는 라이트 전류(IW1)를 계속해서 증가시킬 수 있다. 도시된 것과 같이, 라이트 전류(IW1)는 제1 루프(L11)에서 펄스(UP11)이고, 제2 루프(L12)에서 펄스(UP12)이고, 제k 루프(L1k)에서 펄스(UP1k)일 수 있다. 라이트 전류(IW1)의 증가분은 도시된 것과 같이 일정할 수도 있고, 일정하지 않을 수도 있다.
또는, 저항성 메모리 셀(MC1)의 저항이 베리파이 기준값(VR2_US)보다 크면, 도면 부호 ②과 같이, 각 루프(L11~L1k)마다 제공하는 라이트 전류(IW1)를 계속해서 감소시킬 수 있다. 도시된 것과 같이, 라이트 전류(IW1)는 제1 루프(L11)에서 펄스(DN11)이고, 제2 루프(L12)에서 펄스(DN12)이고, 제k 루프(L1k)에서 펄스(DN1k)일 수 있다. 라이트 전류(IW1)의 감소분은 도시된 것과 같이 일정할 수도 있고, 일정하지 않을 수도 있다.
도시된 것과 같이, 도면 부호 ①에서의 시작 전류(UP11)과 도면 부호에서의 ②의 시작 전류(DN11)는 같은 크기이다. 라이트 동작의 첫번째 루프에서 시작 전류(UP11 or DN11)를 제공하고, 베리파이 결과에 따라서 나머지 루프에서 어떤 단방향 라이트 방식을 사용할지가 결정되기 때문이다.
여기서, 도 8을 설명하면, 비교 발명1에서, 시작 펄스(UP1)가 상당히 작기 때문에, 라이트 전류는 라이트 구간동안 10단계로 증가하는 펄스(UP1~UP10)를 포함할 수 있다(즉, 루프 횟수=10). 비교 발명2에서, 시작 펄스(DN1)가 상당히 크기 때문에, 라이트 전류는 라이트 구간동안 10단계로 감소하는 펄스(DN1~DN10)를 포함할 수 있다(즉, 루프 횟수=10).
반면, 본 발명의 몇몇 실시예에서, 시작 펄스(UP11 or DN11)는 이전 라이트 동작(WP1)에서 사용되는 다수의 펄스 중에서 중간값이다. 그 결과, 증가형 라이트 방식으로 라이트되어도, 라이트 전류는 5단계로 증가하는 펄스(UP11~UP15)를 포함할 수 있다(즉, 루프 횟수=5). 감소형 라이트 방식으로 라이트되어도, 라이트 전류는 5단계로 감소하는 펄스(DN11~DN15)를 포함할 수 있다(즉, 루프 횟수=5). 따라서, 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치는, 비교 발명 1, 2보다 루프 횟수가 1/2로 줄어들 수 있다.
도 9는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 대표 순서도이다.
도 9를 참조하면, 우선, 초기화(initialize) 및 데이터 셋업(data setup)을 수행한다(S210). 예를 들어, 라이트 동작에 필요한 논리 블록(예를 들어, 도 10의 다수의 카운터(130_1, 130_2), 도 11의 인에이블 래치(EL1, EL2) 등)을 초기화한다.
라이트 동작을 수행한다(S220). 라이트 동작 후에, 베리파이 동작을 수행하고, 그 결과 억제 동작을 수행한다(S230).
구체적으로, 제1 내지 제k 루프(L1~Lk)를 포함하는 라이트 구간을 이용하여 라이트 동작을 수행할 수 있다. 제1 루프(L1)에서 사용되는 시작 펄스는 이전 라이트 동작을 기초로 결정된 것일 수 있다. 제1 내지 제k 루프(L1~Lk) 각각마다 베리파이 동작을 수행한다. 전술한 것과 같이, 제1 루프(L1)에서, 베리파이 동작은 2개의 베리파이 기준값(예를 들어, VR2_LS, VR2_US)을 이용하여 수행한다. 베리파이 결과에 따라서, 나머지 루프(L2~Lk)에서는 1개의 베리파이 기준값(예를 들어, VR2_LS)을 이용하여 수행한다. 나머지 루프(L2~Lk)에서 사용되지 않는 다른 베리파이 기준값(예를 들어, VR2_US)와 관련된 센스 앰프는 억제(inhibit)된다. 여기서, "억제된다"는 의미는, 센스 앰프가 디스에이블되거나, 센스 앰프가 인에이블되더라도 센싱 결과가 사용되지 않음을 의미한다.
모든 라이트 드라이버가 라이트 동작을 패스했는지 패일(fail)했는지 여부를 판단한다(S240).
모든 라이트 드라이버 중 하나라도 라이트 동작을 패일(fail)한 경우에는 루프 횟수가 1씩 증가한다(S250). 루프 횟수가 1 증가한 상태에서, 라이트 동작(S220), 베리파이 및 억제(S230) 등을 다시 수행한다.
반면, 모든 라이트 드라이버가 라이트 동작을 패스한 경우에는, 다음 라이트 동작에서 사용될 시작 펄스를 셋업한다(S260). 예를 들어, 종료된 현재 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제1 루프 횟수와, 감소 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제2 루프 횟수를 이용하여 조절될 수 있다.
도 10은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 4 내지 도 9를 이용하여 설명한 비휘발성 메모리 장치를 구체적으로 구현한 구현예이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(110), 다수의 라이트/베리파이 유닛(WNV1~WNVn), 제1 로직 유닛(150a), 제2 로직 유닛(150b), 제1 카운터(130_1), 제2 카운터(130_2), 제1 디지털아날로그컨버터(digital-analogue-converter)(140_1), 제2 디지털아날로그컨버터(140_2), 제어부(190) 등을 포함할 수 있다.
다수의 라이트/베리파이 유닛(WNV1~WNVn) 각각은 라이트 드라이버, 센스 앰프 등을 포함할 수 있다.
라이트/베리파이 유닛(WNV1~WNVn)의 라이트 드라이버는 이전 라이트 동작에서 이전 라이트 동작을 기초로 결정된 시작 펄스(UP11 OR DN11)를 저항성 메모리 셀(예를 들어, MC1)에 제공한다.
이에 따라, 센스 앰프는 시작 펄스(UP11 OR DN11)에 의해서 정확하게 라이트되었는지 베리파이한다. 한편, 센스 앰프 각각은 서로 다른 2개의 베리파이 기준값(VR2_LS, VR2_US)을 이용하여 베리파이 동작을 수행할 수 있다. 베리파이 결과에 따라서, 라이트 드라이버는 저항성 메모리 셀(MC1)을 증가형 단방향 라이트 방식(도 7의 도면 부호 ① 참조)으로 라이트하거나, 감소형 단방향 라이트 방식으로 라이트한다. 증가형 단방향 라이트 방식은 라이트 구간의 루프 횟수가 증가할수록 상기 저항성 메모리 셀에 제공하는 라이트 전류가 증가되는 것을 의미한다. 반대로, 감소형 단방향 라이트 방식(도 7의 도면 부호 ② 참조)은, 라이트 구간의 루프 횟수가 증가할수록 상기 저항성 메모리 셀에 제공하는 라이트 전류가 감소되는 것을 의미한다.
이러한 동작을 하기 위한 라이트/베리파이 유닛(WNV1)의 예시적 구성에 대해서는 도 11 내지 도 13을 이용하여 후술하도록 한다.
제1 로직 유닛(150a)은 다수의 라이트 인에이블 신호(WE11~WEn1)를 제공받아, 제1 패스/패일 신호(PF1)를 출력한다. 여기서, 라이트 인에이블 신호(예를 들어, WE11)는, 제1 베리파이 기준값(VR2_LS)을 이용하여 베리파이 동작을 수행하고, 베리파이 결과를 나타내는 제1 베리파이 신호(도 11의 SAout1 참조)에 대응되는 신호일 수 있다. 다수의 라이트 인에이블 신호(WE11~WEn1) 하나라도 활성화 상태인 경우, 제1 패스/패일 신호(PF1)는 활성화될 수 있다. 다수의 라이트 인에이블 신호(WE11~WEn1) 모두가 비활성화 상태인 경우, 제1 패스/패일 신호(PF1)는 비활성화된다. 또는, 라이트 구간의 최대 루프(maximum loop)가 되면, 제1 패스/패일 신호(PF1)는 비활성화될 수 있다.
유사하게, 제2 로직 유닛(150b)은 다수의 라이트 인에이블 신호(WE12~WEn2)를 제공받아, 제2 패스/패일 신호(PF2)를 출력한다. 여기서, 라이트 인에이블 신호(예를 들어, WE12)는, 제2 베리파이 기준값(VR2_US)을 이용하여 베리파이 동작을 수행하고, 베리파이 결과를 나타내는 제2 베리파이 신호(도 11의 SAout2 참조)에 대응되는 신호일 수 있다. 다수의 라이트 인에이블 신호(WE12~WEn2) 하나라도 활성화 상태인 경우, 제2 패스/패일 신호(PF2)는 활성화될 수 있다. 다수의 라이트 인에이블 신호(WE12~WEn2) 모두가 비활성화 상태인 경우, 제2 패스/패일 신호(PF2)는 비활성화된다. 또는, 라이트 구간의 최대 루프가 되면, 제2 패스/패일 신호(PF2)는 비활성화될 수 있다.
제1 카운터(130_1)는 제1 로직 유닛(150a)으로부터 제1 패스/패일 신호(PF1)에 응답하여 제1 루프 횟수를 카운팅한다. 여기서, 제1 루프 횟수는 증가형 단방향 라이트 방식으로 진행된 루프 횟수를 의미한다. 왜냐 하면, 제1 패스/패일 신호(PF1)는 제1 베리파이 기준값을 이용하여 얻어진 제1 베리파이 신호(SAout1)에 대응되는 값이기 때문이다.
제2 카운터(130_2)는 제2 로직 유닛(150b)으로부터 제2 패스/패일 신호(PF2)에 응답하여 제2 루프 횟수를 카운팅한다. 여기서, 제2 루프 횟수는 감소형 단방향 라이트 방식으로 진행된 루프 횟수를 의미한다. 왜냐 하면, 제2 패스/패일 신호(PF2)는 제2 베리파이 기준값을 이용하여 얻어진 제2 베리파이 신호(SAout2)에 대응되는 값이기 때문이다.
제어부(190)는 제1 루프 횟수와 상기 제2 루프 횟수를 기초로, 시작 펄스 제어 신호(SPCTRL)를 생성한다. 구체적으로, 다음 라이트 동작에서 사용될 가장 적절한 시작 펄스(UP11 OR DN11)를 생성하기 위해서, 제어부(190)는 이전 라이트 동작에서 카운트된 제1 루프 횟수와 제2 루프 횟수를 기초로 하여, 시작 펄스 제어 신호(SPCTRL)를 생성한다.
전술한 것과 같이, 예를 들어, 제1 루프 횟수가 상기 제2 루프 횟수보다 크면, 제어부(190)는 시작 펄스 제어 신호(SPCTRL)를 제어하여, 다음 라이트 동작의 시작 펄스(UP11 OR DN11)를 증가시키도록 한다.
반대로, 제1 루프 횟수가 제2 루프 횟수보다 작으면, 제어부(190)는 시작 펄스 제어 신호(SPCTRL)를 제어하여, 다음 라이트 동작의 시작 펄스(UP11 OR DN11)를 감소시키도록 한다.
제어부(190)는 시작 펄스 제어 신호(SPCTRL)를 제어하여 시작 펄스(UP11 OR DN11)을 제어하고, 결과적으로 제1 루프 횟수와 제2 루프 횟수가 같아지도록 조절하도록 할 수 있다.
제1 카운터(130_1)와 제2 카운터는 시작 펄스 제어 신호(SPCTRL)를 제공받아, 제1 카운터(130_1) 및 제2 카운터(130_2)는 다음 라이트 동작에서의 시작점을 조절한다. 이와 같은 방식으로, 시작 펄스(UP11 or DN11)를 조절할 수 있다.
다수의 디지털아날로그컨버터(140_1, 140_2) 각각은, 다수의 카운터(130_1, 130_2)의 출력을 디코딩하여 다수의 라이트/베리파이 유닛(WNV1~WNVn)에 라이트 전류(UP11~UP15, DN11~DN15)를 출력할 수 있다.
도 11 및 도 12은 도 10의 라이트/베리파이 유닛의 예시적인 구조를 설명한다.
도 11 및 도 12를 참조하면, 도 10의 라이트/베리파이 유닛(예를 들어, WNV1)은 도 11 및 도 12의 모든 구성을 포함할 수 있다. 다른 라이트 베리파이 유닛(WNV2~WNVn)도 라이트/베리파이 유닛(WNV1)과 실질적으로 동일한 구성을 갖는다.
라이트 베리파이 유닛(WNV1)은 라이트 드라이버(WD1), 제1 센스 앰프(SA1), 제2 센스 앰프(SA2), 제1 인에이블 래치(EL1), 제2 인에이블 래치(EL2), 데이터 래치(DL1), 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3), 제4 스위치(SW4) 등을 포함할 수 있다.
데이터 래치(DL1)는 저항성 메모리 셀에 라이트할 데이터(DIN)가 저장된다. 데이터 래치(DL1)는 라이트할 데이터(DIN)에 대응되는 선택 신호(S1, S2, S3)를 각각 제3 스위치(SW3), 제4 스위치(SW4)에 제공한다. 예를 들어, 데이터 래치(DL1)에 제2 데이터(R2)이 저장되어 있을 수 있다.
또한, 제3 스위치(SW3)는 제1 센스 앰프(SA1)와 전기적으로 연결되고, 선택 신호(S1)에 응답하여, 다수의 베리파이 기준값(VR1~VRa)(단, a는 2이상 자연수) 중에서 제1 센스 앰프(SA1)에 제공할 베리파이 기준값(VR1~VRa 중 하나)을 선택한다. 예를 들어, 라이트할 데이터(DIN)가 제2 데이터(R2)이면, 베리파이 기준값(VR1)이 선택될 수 있다. 제1 센스 앰프(SA1)는 선택된 베리파이 기준값(VR1)을 이용하여 라이트가 정확하게 되었는지를 베리파이하고, 베리파이 결과를 나타내는 제1 베리파이 신호(SAout1)를 출력한다.
또한, 제4 스위치(SW4)는 제2 센스 앰프(SA2)와 전기적으로 연결되고, 선택 신호(S2)에 응답하여, 다수의 베리파이 기준값(VR1~VRa)(단, a는 2이상 자연수) 중에서 제2 센스 앰프(SA2)에 제공할 베리파이 기준값(VR1~VRa 중 하나)을 선택한다. 예를 들어, 라이트할 데이터(DIN)가 제2 데이터(R2)이면, 베리파이 기준값(VR2)이 선택될 수 있다. 제2 센스 앰프(SA2)는 선택된 베리파이 기준값(VR2)을 이용하여 라이트가 정확하게 되었는지를 베리파이하고, 베리파이 결과를 나타내는 제2 베리파이 신호(SAout2)를 출력한다.
제1 인에이블 래치(EL1)는 제1 베리파이 신호(SAout1)를 저장하고, 제1 베리파이 신호(SAout1)에 대응되는 제1 라이트 인에이블 신호(WE11)를 제1 스위치(SW1)에 출력한다.
제2 인에이블 래치(EL1)는 제2 베리파이 신호(SAout2)를 저장하고, 제2 베리파이 신호(SAout2)에 대응되는 제2 라이트 인에이블 신호(WE12)를 제2 스위치(SW1)에 출력한다.
예를 들어, 제1 베리파이 신호(SAout1)는 패일(fail)을 나타내고, 제2 베리파이 신호(SAout2)는 패스(pass)를 나타낸다고 하자.
이런 경우, 제1 인에이블 래치(EL1)는 제1 베리파이 신호(SAout1)를 제공받아, 제1 라이트 인에이블 신호(WE11)를 활성화시킨다. 따라서, 제1 스위치(SW1)는 인에이블되어, 제공되는 펄스(UP11~UP15)를 라이트 드라이버(WD1)에 전달한다.
제2 인에이블 래치(EL2)는 제2 베리파이 신호(SAout2)를 제공받아, 라이트 인에이블 신호(WE12)를 비활성화시킨다. 따라서, 제2 스위치(SW2)는 디스에이블된다. 따라서, 펄스(DN11~DN15)가 라이트 드라이버(WD2)에 전달되지 않는다.
여기서, 제1 및 제2 인에이블 래치(EL1, EL2)는 원웨이 래치(one-way latch)이어서, 패스(pass)를 나타내는 베리파이 신호(SAout1)를 제공받은 후 라이트 구간이 종료될 때까지 저장값이 변경되지 않는다.
도 13은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 설명의 편의상 도 11과 다른 점을 위주로 설명한다.
도 13을 참조하면, 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치에서, 하나의 센스 앰프(SA3)를 사용한다.
필요에 따라서, 베리파이 기준값(VR1) 또는 베리파이 기준값(VR2)가 선택적으로 센스 앰프(SA3)에 연결된다. 후술하겠으나, 도 15와 같이 순차적으로 베리파이 동작을 수행할 때 사용할 수 있다.
도 14는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 순서도이다. 도 14는 병렬적으로 베리파이 동작을 수행하는 경우를 설명한다.
도 14를 참조하면, 다수의 카운터(130_1, 130_2)의 루프 횟수를 1로 초기화한다. 인에이블 래치(예를 들어, EL1, EL2)를 0으로 세팅한다(S213).
이어서, 라이트 전류를 제공하여, 라이트 동작을 수행한다(S223). 전술한 것과 같이, 시작 펄스는 이전 라이트 동작을 기초로 결정된다.
이어서, 2개의 베리파이 기준값(VR2_LS, VR2_US)을 이용하여, 저항성 메모리 셀에 데이터가 정확하게 라이트되었는지를 베리파이한다. 구체적으로, 저항성 메모리 셀의 저항값(Rcell)이 베리파이 기준값(VR2_LS)보다 크고(S233a), 저항성 메모리 셀의 저항값(Rcell)이 베리파이 기준값(VR2_US)보다 작으면(S233b), 인에이블 래치(EL1)는 0에서 1로 트랜지션된다(S233c).
반면, 저항성 메모리 셀의 저항값(Rcell)이 베리파이 기준값(VR2_LS)보다 작거나 베리파이 기준값(VR2_US)보다 크면, S243 단계로 이동한다.
이어서, 모든 인에이블 래치(EL1, EL2)가 1로 트랜지션되었는지 검토하고, 최대 루프까지 라이트 동작을 수행하였는지 검토한다(S243).
모든 인에이블 래치(EL1, EL2)가 1로 트랜지션되거나, 최대 루프까지 라이트 동작이 수행되면 현재 라이트 동작이 종료되어, S261 단계로 이동한다.
모든 인에이블 래치(EL1, EL2)가 1로 트랜지션되지 않고, 최대 루프까지 라이트 동작이 수행되지도 않은 경우에는, 루프 횟수를 1씩 증가한다. 여기서, 저항성 메모리 셀의 저항값(Rcell)이 베리파이 기준값(VR2_LS)보다 작은 경우에는, 라이트 전류를 증가시킨다(S253a). 반면, 저항성 메모리 셀의 저항값(Rcell)이 베리파이 기준값(VR2_US)보다 큰 경우에는, 라이트 전류를 감소시킨다(S253b).
한편, 현재 라이트 동작이 종료되면, 종료된 현재 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제1 루프 횟수와, 감소 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제2 루프 횟수를 카운트한다(S261).
다음 라이트 커맨드가 입력되었는지 검토한다(S262).
다음 라이트 커맨드가 입력되면, 시작 펄스 제어 신호(SPCTRL)을 셋업한다(S263). 입력되지 않으면 종료한다.
도 15는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 순서도이다. 도 15는 순차적으로 베리파이 동작을 수행하는 경우를 설명한다. 설명의 편의상 도 14에서 설명한 것과 다른 점을 위주로 설명한다.
도 15를 참조하면, 다수의 카운터(130_1, 130_2)의 루프 횟수를 1로 초기화한다. 인에이블 래치(예를 들어, EL1, EL2)를 0으로 세팅한다(S213).
이어서, 라이트 전류를 제공하여, 라이트 동작을 수행한다(S223). 전술한 것과 같이, 시작 펄스는 이전 라이트 동작을 기초로 결정된다.
이어서, 베리파이 기준값(VR2_LS)을 이용하여, 저항성 메모리 셀에 데이터가 정확하게 라이트되었는지를 베리파이한다(233a). 저항성 메모리 셀의 저항값(Rcell)이 베리파이 기준값(VR2_LS)보다 작으면 S243 단계로 이동하고, 크면 S233c 단계로 이동한다.
이어서, 대응되는 모든 인에이블 래치(예를 들어, EL1)가 1로 트랜지션되었는지 검토하고, 최대 루프까지 라이트 동작을 수행하였는지 검토한다(S243).
Yes인 경우, 대응되는 인에이블 래치(EL1)을 1로 트랜지션한다(S233c).
다시, 라이트 전류를 제공하여, 라이트 동작을 수행한다(S239). 전술한 것과 같이, 시작 펄스는 이전 라이트 동작을 기초로 결정된다.
이어서, 베리파이 기준값(VR2_US)을 이용하여, 저항성 메모리 셀에 데이터가 정확하게 라이트되었는지를 베리파이한다(233b). 저항성 메모리 셀의 저항값(Rcell)이 베리파이 기준값(VR2_US)보다 작으면 S244 단계로 이동하고, 크면 S233d 단계로 이동한다.
이어서, 대응되는 모든 인에이블 래치(예를 들어, EL2)가 1로 트랜지션되었는지 검토하고, 최대 루프까지 라이트 동작을 수행하였는지 검토한다(S244).
Yes인 경우, 대응되는 인에이블 래치(EL2)을 1로 트랜지션한다(S233d).
현재 라이트 동작이 종료되면, 종료된 현재 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제1 루프 횟수와, 감소 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제2 루프 횟수를 카운트한다(S261).
다음 라이트 커맨드가 입력되었는지 검토한다(S262).
다음 라이트 커맨드가 입력되면, 시작 펄스 제어 신호(SPCTRL)을 셋업한다(S263). 입력되지 않으면 종료한다.
도 16 내지 도 20은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다. 여기서, 도 16 내지 도 20은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 사용하는 메모리 시스템에 관한 것이다.
도 16는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 휴대폰 시스템(cellular phone system)의 예시적 도면이다.
도 16를 참조하면, 휴대폰 시스템은 소리를 압축하거나 압축된 소리를 푸는(compression or decompression) ADPCM 코덱 회로(1202), 스피커(speaker)(1203), 마이크로폰(microphone)(1204), 디지털 데이터를 시분할 멀티플렉싱하는 TDMA회로(1206), 무선 신호의 캐리어 주파수(carrier frequency)를 세팅하는 PLL회로(1210), 무선 신호를 전달하거나 받기 위한 RF 회로(1211) 등을 포함할 수 있다.
또한, 휴대폰 시스템은 여러가지 종류의 메모리 장치를 포함할 수 있는데, 예를 들어, 비휘발성 메모리 장치(1207), ROM(1208), SRAM(1209)를 포함할 수 있다. 비휘발성 메모리 장치(1207)는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용될 수 있고, 예를 들어, ID번호를 저장할 수 있다. ROM(1208)은 프로그램을 저장할 수 있고, SRAM(1209)은 시스템 컨트롤 마이크로컴퓨터(1212)를 위한 작업 영역으로써 역할을 하거나 데이터를 일시적으로 저장한다. 여기서, 시스템 컨트롤 마이크로컴퓨터(1212)는 프로세서로서, 비휘발성 메모리 장치(1207)의 라이트 동작 및 리드 동작을 제어할 수 있다.
도 17는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 카드(memory card)의 예시적 도면이다. 메모리 카드는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
도 17를 참조하면, 메모리 카드는 외부와의 인터페이스를 수행하는 인터페이스부(1221), 버퍼 메모리를 갖고 메모리 카드의 동작을 제어하는 컨트롤러(1222), 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1207)을 적어도 하나 포함할 수 있다. 컨트롤러(1222)는 프로세서로서, 비휘발성 메모리 장치(1207)의 라이트 동작 및 리드 동작을 제어할 수 있다. 구체적으로, 컨트롤러(1222)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 비휘발성 메모리 장치(1207), 인터페이스부(1221)와 커플링되어 있다.
도 18은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 디지털 스틸 카메라(digital still camera)의 예시적 도면이다.
도 18을 참조하면, 디지털 스틸 카메라는 바디(1301), 슬롯(1302), 렌즈(303), 디스플레이부(1308), 셔터 버튼(1312), 스트로브(strobe)(1318) 등을 포함한다. 특히, 슬롯(1308)에는 메모리 카드(1331)가 삽입될 수 있고, 메모리 카드(1331)는 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1207)를 적어도 하나 포함할 수 있다.
메모리 카드(1331)가 접촉형(contact type)인 경우, 메모리 카드(1331)가 슬롯(1308)에 삽입될 때 메모리 카드(1331)와 회로 기판 상의 특정 전기 회로가 전기적으로 접촉하게 된다. 메모리 카드(1331)가 비접촉형(non-contact type)인 경우, 메모리 카드(1331)는 무선 신호를 통해서 메모리 카드(1331)와 통신하게 된다.
도 19은 도 17의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
도 19을 참조하면, 메모리 카드(331)는 (a) 비디오 카메라, (b) 텔레비전, (c) 오디오 장치, (d) 게임장치, (e) 전자 음악 장치, (f) 휴대폰, (g) 컴퓨터, (h) PDA(Personal Digital Assistant), (i) 보이스 레코더(voice recorder), (j) PC 카드 등에 사용될 수 있다.
도 20은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 이미지 센서(image sensor) 시스템의 예시적 도면이다.
도 20를 참조하면, 이미지 센서 시스템은 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1354) 등을 포함할 수 있다. 각 구성요소, 즉, 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 비휘발성 메모리 장치(1354)는 버스(1352)를 통해서 서로 통신한다. 이미지 센서(1332)는 포토게이트, 포토다이오드 등과 같은 포토센싱(photo sensing) 소자를 포함할 수 있다. 각각의 구성 요소는 프로세서와 함께 하나의 칩으로 구성될 수도 있고, 프로세서와 각각 별개의 칩으로 구성될 수도 있다.
도 21는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 예시적 블록도이다.
도시된 것과 같이, 메모리(3010)은 메모리 컨트롤러(3020)과 커플링된다. 메모리(3010)은 전술한 실시예들 중 어느 것이어도 무방하다. 메모리 컨트롤러(3020)는 메모리(3010)의 동작 제어를 위해 입력 신호를 제공한다. 예를 들어, 메모리 컨트롤러(3020)은 커맨트(CMD)와 어드레스 신호를 보낼 수 있다. 메모리 컨트롤러(3020)는 메모리 인터페이스, 호스트 인터페이스, ECC회로, CPU(central processing unit), 버퍼 메모리 등을 포함할 수 있다. 메모리 인터페이스는 데이터를 버퍼 메모리로부터 메모리(3010)으로 전송할 수 있고, 메모리(3010)으로부터 데이터를 읽어 버퍼 메모리로 전송할 수도 있다. 또한, 메모리 인터페이스는 커맨드 또는 어드레스를 외부 호스트로부터 메모리(3010)으로 전송할 수 있다.
호스트 인터페이스는 외부 호스트와 USB (Universal Serial Bus), SCSI (Small Computer System Interface), PCI express, ATA, PATA (Parallel ATA), SATA (Serial ATA), SAS (Serial Attached SCSI) 등을 통해서 통신할 수 있다.
본 발명의 실시예들에 따른 메모리 시스템은, ECC회로를 가질 수 있다. ECC회로는 메모리(3010)에 전송되는 데이터를 이용하여 패러티 비트를 생성할 수 있다. 생성된 패러티 비트는 메모리(3010)의 특정 영역에 데이터와 함께 저장될 수 있다. ECC 회로는 메모리(3010)에서 리드되는 데이터의 에러를 감지한다. 만약 감지된 에러가 수정가능하면, ECC회로는 데이터를 수정한다.
CPU는 호스트 인터페이스 또는 메모리 인터페이스를 통해서 외부 호스트 또는 메모리(3010)을 제어한다. CPU는 메모리를 구동하는 펌웨어에 따라서, 라이트, 리드, 이레이즈 동작을 제어할 수 있다.
버퍼 메모리는 외부 소스트로부터 제공된 라이트 데이터 또는 메모리(3010)로부터 리드된 데이터를 일시적으로 저장한다. 또한, 버퍼 메모리는 메모리(3010)에 저장될 메타 데이터 또는 캐쉬 데이터를 저장할 수 있다. 갑작스런 파워 오프 동작 중에, 버퍼 메모리에 저장되어 있는 메타 데이터 또는 캐쉬 데이터는 메모리(3010)에 저장될 수 있다. 버퍼 데이터는 DRAM 또는 SRAM 일 수 있다.
도 22은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 다른 예시적 블록도이다. 도 21의 메모리 시스템과 실질적으로 동일하다. 다른 점은, 메모리(3010), 메모리 컨트롤러(3020)은 카드(3130)에 임베디드된다는 점이다. 예를 들어, 카드(3130)은 플래쉬 메모리 카드일 수 있다. 즉, 카드(3130)는 디지털 카메라, 퍼스널 컴퓨터 등과 같은 소비자 전자 기기에 사용되는 스탠다드 제품일 수 있다. 메모리 컨트롤러(3020)는 다른 장치(외부 장치)로부터 제공된 제어 신호에 따라서 메모리(3010)를 제어할 수 있다.
도 23은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다. 도시된 것과 같이, 메모리(3010)은 호스트 시스템(3210)에 커플링될 수 있다. 호스트 시스템(3210)는 퍼스널 컴퓨터, 디지털 카메라 등과 같은 프로세싱 시스템일 수 있다. 호스트 시스템(3210)은 지울 수 있는 저장 장치로서 메모리(3010)을 사용할 수 있다. 전술한 것과 같이, 호스트 시스템(3210)은 메모리(3010)를 제어하기 위해 입력 신호를 제공할 수 있다. 예를 들어, 호스트 시스템(3210)은 커맨드(CMD)와 어드레스 신호를 제공할 수 있다.
도 24는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다. 호스트 시스템(3210)과 카드(3130)이 커플링된다. 호스트 시스템(3210)이 제어 신호를 카드(3130)에 제공하여, 메모리 컨트롤러(3020)가 메모리(3010)을 제어하도록 한다.
도 25는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다. 메모리(3010)는 컴퓨터 시스템(3410) 내의 CPU(3120)에 저장된다. 예를 들어, 컴퓨터 시스템(3410)는 퍼스널 컴퓨터, PDA 등일 수 있다. 메모리(3010)는 버스 등을 통해서 CPU(3120)과 직접 연결될 수 있다.
본 발명의 실시예들에 따른 비휘발성 메모리 장치는 SCM(storage class memory)으로 사용될 수 있다. SCM은 비휘발성 특성과 억세스 특성을 동시에 지닌 일반적 메모리 컨셉을 의미한다. SCM은 데이터 저장 영역 및 프로그램 동작 영역으로 사용될 수 있다.
전술한 PRAM, RRAM, MRAM 등의 저항체를 이용한 비휘발성 메모리 장치는 SCM으로 사용될 수 있다. 이러한 SCM은 플래쉬 메모리를 대신하여 데이터 저장 메모리로 사용될 수도 있고, SRAM을 대신하여 메인 메모리로 사용될 수 있다. 하나의 SCM은 플래쉬 메모리와 SRAM을 대체할 수 있다.
도 26는 SCM이 사용된 메모리 시스템을 도시한 예시적 블록도이다. 메모리 시스템(4100)은 CPU(4110), SDRAM(4120), 플래시 메모리를 대신하여 사용된 SCM(4130)을 포함한다.
메모리 시스템(4100)에서, SCM(4130)의 데이터 억세스 스피드는 플래시 메모리의 스피드보다 빠르다. 예를 들어, PC 환경에서, CPU(4110)은 4GHz로 동작할 때, SCM의 일종인 PRAM의 억세스 속도는 플래시의 억세스 속도보다 약 32배 빠르다. 따라서, 메모리 시스템(4100)은 플래쉬 메모리를 장착한 메모리 시스템보다 더 빠른 스피드 억세스 이득(higher-speed access gain)을 얻을 수 있다.
도 27은 SCM이 사용된 메모리 시스템을 도시한 다른 예시적 블록도이다. 메모리 시스템(4200)은 CPU(4210), SDRAM을 대신하여 사용된 SCM(4220), 플래쉬 메모리(4230)을 포함한다.
메모리 시스템(4200)에서, SCM(4220)의 파워 사용은 SDRAM의 파워 사용보다 작다. 컴퓨터 시스템의 메인 메모리에 의해 사용된 에너지는, 전체 시스템에서 사용되는 에너지의 약 40% 정도이다. 그러므로, 많은 사람들이 메인 메모리에서 사용되는 에너지를 줄이기 위한 노력한다. SCM은 동적 에너지 사용을 평균적으로 약 53% 절감할 수 있고, 전력 누수로 인한 에너지 사용을 평균적으로 약 73% 절감할 수 있다. 그 결과, 메모리 시스템(4200)은 SDRAM을 장착한 메모리 시스템보다 에너지를 절감할 수 있다.
도 28은 SCM이 사용된 메모리 시스템을 도시한 다른 예시적 블록도이다. 메모리 시스템(4300)은 CPU(4310), SDRAM 및 플래쉬 메모리를 대신하여 사용된 SCM(4320)을 포함한다. SCM(4320)은 SDRAM 대신 메인 메모리로 사용되고, 플래쉬 메모리 대신 데이터 저장 메모리로 사용된다. 이러한 메모리 시스템(4300)은 데이터 억세스 스피드, 로우 파워, 스페이스 활용, 비용 등에서 장점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
WNV1~WNVn: 라이트/베리파이 유닛
130_1~130_2: 카운터
140_1~140_2: 디지털아날로그컨버터
EL1, EL2: 인에이블 래치
DL1: 데이터 래치

Claims (20)

  1. 이전 라이트 동작을 기초로 조절된 시작 펄스를, 저항성 메모리 셀에 제공하여 데이터를 라이트하고,
    상기 시작 펄스에 의해서 정확하게 라이트되었는지를 베리파이하고,
    상기 베리파이 결과에 따라서, 상기 저항성 메모리 셀을 증가형 단방향 라이트 방식으로 라이트하거나, 감소형 단방향 라이트 방식으로 라이트하는 것을 포함하되,
    상기 베리파이하는 것은, 제1 베리파이 기준값과 상기 제1 베리파이 기준값보다 큰 제2 베리파이 기준값을 이용하고,
    상기 베리파이 결과, 상기 저항성 메모리 셀의 저항값이 상기 제1 베리파이 기준값보다 작으면, 상기 저항성 메모리 셀은 증가형 단방향 라이트 방식으로 라이트되고,
    상기 베리파이 결과, 상기 저항성 메모리 셀의 저항값이 상기 제2 베리파이 기준값보다 크면, 상기 저항성 메모리 셀은 감소형 단방향 라이트 방식으로 라이트되는 비휘발성 메모리 장치의 구동 방법.
  2. 제 1항에 있어서,
    상기 시작 펄스는 이전 라이트 동작에서 증가형 단방향 라이트 방식으로 진행된 제1 루프 횟수와, 이전 라이트 동작에서 감소형 단방향 라이트 방식으로 진행된 제2 루프 횟수를 이용하여 조절되는 비휘발성 메모리 장치의 구동 방법.
  3. 제 2항에 있어서,
    상기 제1 루프 횟수가 상기 제2 루프 횟수보다 크면, 상기 시작 펄스를 증가시키는 비휘발성 메모리 장치의 구동 방법.
  4. 제 2항에 있어서,
    상기 제1 루프 횟수가 상기 제2 루프 횟수보다 작으면, 상기 시작 펄스를 감소시키는 비휘발성 메모리 장치의 구동 방법.
  5. 제 2항에 있어서,
    다음 라이트 동작에서 상기 제1 루프 횟수와 상기 제2 루프 횟수가 같아질 수 있도록, 상기 시작 펄스가 조절되는 비휘발성 메모리 장치의 구동 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1항에 있어서,
    상기 증가형 단방향 라이트 방식은, 라이트 구간의 루프 횟수가 증가할수록 상기 저항성 메모리 셀에 제공하는 라이트 전류가 증가되는 비휘발성 메모리 장치의 구동 방법.
  10. 제 1항에 있어서,
    상기 감소형 단방향 라이트 방식은, 라이트 구간의 루프 횟수가 증가할수록 상기 저항성 메모리 셀에 제공하는 라이트 전류가 감소되는 비휘발성 메모리 장치의 구동 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 저항성 메모리 셀;
    상기 저항성 메모리 셀에 대응되는 센스 앰프; 및
    상기 저항성 메모리 셀에 대응되는 라이트 드라이버를 포함하고,
    상기 라이트 드라이버는 이전 라이트 동작을 기초로 결정된 시작 펄스를 상기 저항성 메모리 셀에 제공하고,
    상기 센스 앰프는 상기 시작 펄스에 의해서 정확하게 라이트되었는지 베리파이하고,
    상기 라이트 드라이버는 상기 베리파이 결과에 따라서, 상기 저항성 메모리 셀을 증가형 단방향 라이트 방식으로 라이트하거나, 감소형 단방향 라이트 방식으로 라이트하되,
    상기 센스 앰프는 제1 베리파이 기준값과 상기 제1 베리파이 기준값보다 큰 제2 베리파이 기준값을 이용하여 베리파이하고,
    상기 베리파이 결과, 상기 저항성 메모리 셀의 저항값이 상기 제1 베리파이 기준값보다 작으면, 상기 저항성 메모리 셀은 증가형 단방향 라이트 방식으로 라이트되고,
    상기 베리파이 결과, 상기 저항성 메모리 셀의 저항값이 상기 제2 베리파이 기준값보다 크면, 상기 저항성 메모리 셀은 감소형 단방향 라이트 방식으로 라이트되는 비휘발성 메모리 장치.
  20. 삭제
KR1020120143772A 2012-12-11 2012-12-11 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 KR102030330B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120143772A KR102030330B1 (ko) 2012-12-11 2012-12-11 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US14/100,183 US9001560B2 (en) 2012-12-11 2013-12-09 Nonvolatile memory devices using variable resistive elements and related driving methods thereof
CN201310675018.7A CN103871466B (zh) 2012-12-11 2013-12-11 使用可变电阻元件的非易失性存储器及其相关的驱动方法
JP2013255960A JP5837916B2 (ja) 2012-12-11 2013-12-11 抵抗体を利用する不揮発性メモリ装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120143772A KR102030330B1 (ko) 2012-12-11 2012-12-11 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20140075438A KR20140075438A (ko) 2014-06-19
KR102030330B1 true KR102030330B1 (ko) 2019-10-10

Family

ID=50880818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120143772A KR102030330B1 (ko) 2012-12-11 2012-12-11 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US9001560B2 (ko)
JP (1) JP5837916B2 (ko)
KR (1) KR102030330B1 (ko)
CN (1) CN103871466B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160044847A (ko) * 2014-10-16 2016-04-26 에스케이하이닉스 주식회사 저항변화 메모리 장치, 이를 위한 읽기쓰기 회로부 및 동작 방법
US9312001B1 (en) * 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
US20170308327A1 (en) * 2016-04-22 2017-10-26 Hewlett Packard Enterprise Development Lp Extension Write Buffering
TWI665672B (zh) 2016-09-13 2019-07-11 東芝記憶體股份有限公司 Semiconductor memory device
US20190363135A1 (en) * 2016-09-29 2019-11-28 Intel Corporation Resistive random access memory cell
KR102630116B1 (ko) * 2016-10-18 2024-01-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10395738B2 (en) * 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
KR102641097B1 (ko) * 2018-12-31 2024-02-27 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
KR20220035703A (ko) * 2020-09-14 2022-03-22 삼성전자주식회사 데이터 기입을 위한 저항성 메모리 장치 및 이의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW338165B (en) 1996-09-09 1998-08-11 Sony Co Ltd Semiconductor nand type flash memory with incremental step pulse programming
JP2001067884A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 不揮発性半導体記憶装置
KR100674997B1 (ko) 2005-10-15 2007-01-29 삼성전자주식회사 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
KR20110044535A (ko) * 2009-10-23 2011-04-29 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 저장 시스템 및 이의 구동 방법
JP2008084485A (ja) 2006-09-28 2008-04-10 Toshiba Corp 不揮発性半導体記憶装置及びデータ読出方法
KR100801082B1 (ko) * 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
JP5188328B2 (ja) * 2008-08-29 2013-04-24 株式会社日立製作所 半導体装置
KR101423612B1 (ko) 2008-09-16 2014-07-25 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
US8374036B2 (en) 2008-11-14 2013-02-12 Hynix Semiconductor Inc. Method of operating nonvolatile memory device
KR101532584B1 (ko) * 2009-01-30 2015-06-30 삼성전자주식회사 비휘발성 메모리 장치, 및 그의 프로그램 방법
JP5233815B2 (ja) * 2009-04-22 2013-07-10 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法

Also Published As

Publication number Publication date
JP5837916B2 (ja) 2015-12-24
JP2014116064A (ja) 2014-06-26
US20140160831A1 (en) 2014-06-12
CN103871466B (zh) 2017-09-22
US9001560B2 (en) 2015-04-07
KR20140075438A (ko) 2014-06-19
CN103871466A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
KR102030330B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102154296B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
KR102023358B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102005226B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102024523B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102215359B1 (ko) 비휘발성 메모리 장치와 그 센싱 방법
US9224441B2 (en) Nonvolatile memory device using variable resistive element and memory system having the same
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR102504836B1 (ko) 보상 회로를 구비하는 저항성 메모리 장치
KR101977684B1 (ko) 저항체를 이용한 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러 동작방법, 상기 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 메모리 시스템 및 비휘발성 메모리 장치
KR102081590B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20210047606A (ko) 메모리 장치
KR20110135169A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US9142294B2 (en) Nonvolatile resistive memory device and writing method
KR20110120013A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR102144779B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant