KR102144779B1 - 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 - Google Patents

저항체를 이용한 비휘발성 메모리 장치의 구동 방법 Download PDF

Info

Publication number
KR102144779B1
KR102144779B1 KR1020140012617A KR20140012617A KR102144779B1 KR 102144779 B1 KR102144779 B1 KR 102144779B1 KR 1020140012617 A KR1020140012617 A KR 1020140012617A KR 20140012617 A KR20140012617 A KR 20140012617A KR 102144779 B1 KR102144779 B1 KR 102144779B1
Authority
KR
South Korea
Prior art keywords
write
nonvolatile memory
bits
bit size
parallel bit
Prior art date
Application number
KR1020140012617A
Other languages
English (en)
Other versions
KR20150091862A (ko
Inventor
정동훈
선우정
이광진
이재윤
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020140012617A priority Critical patent/KR102144779B1/ko
Priority to US14/612,640 priority patent/US9659644B2/en
Publication of KR20150091862A publication Critical patent/KR20150091862A/ko
Application granted granted Critical
Publication of KR102144779B1 publication Critical patent/KR102144779B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

저항체를 이용한 비휘발성 메모리 장치의 구동 방법이 제공된다. 상기 비휘발성 메모리 장치의 구동 방법은 연속된 다수의 라이트 루프를 이용하여 라이트 동작을 수행하는 비휘발성 메모리 장치의 구동 방법에 있어서, 제1 라이트 루프(write loop) 동안 다수의 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 제1 라이트 루프의 제1 최대 병렬 비트 사이즈(maximum parallel bits size)는 n비트이고, 상기 제1 라이트 루프 다음에, 제2 라이트 루프 동안 상기 다수의 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 제2 라이트 루프의 제2 최대 병렬 비트 사이즈는 상기 n비트보다 큰 m비트일 수 있다.

Description

저항체를 이용한 비휘발성 메모리 장치의 구동 방법{Driving method of nonvolatile memory device using variable resistive element}
본 발명은 저항체를 이용한 비휘발성 메모리 장치의 구동 방법에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
여기서, 상변화 메모리 셀을 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는데, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 따라서, 결정 상태는 셋(set) 데이터로 정의하고 비정질 상태는 리셋(reset) 데이터로 정의할 수 있다.
본 발명이 해결하려는 과제는, 라이트 속도가 향상된 비휘발성 메모리 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법의 일 면(aspect)은 연속된 다수의 라이트 루프를 이용하여 라이트 동작을 수행하는 비휘발성 메모리 장치의 구동 방법에 있어서, 제1 라이트 루프(write loop) 동안 다수의 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 제1 라이트 루프의 제1 최대 병렬 비트 사이즈(maximum parallel bits size)는 n비트이고, 상기 제1 라이트 루프 다음에, 제2 라이트 루프 동안 상기 다수의 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 제2 라이트 루프의 제2 최대 병렬 비트 사이즈는 상기 n비트보다 큰 m비트일 수 있다.
상기 제2 최대 병렬 비트 사이즈는 2n 비트일 수 있다.
상기 제2 라이트 루프 다음에, 제3 라이트 루프 동안 상기 다수의 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 제3 라이트 루프의 제3 최대 병렬 비트 사이즈는 상기 m비트일 수 있다.
상기 제2 라이트 루프 동안 사용되는 제2 라이트 전류의 크기는, 상기 제1 라이트 루프 동안 사용되는 제1 라이트 전류의 크기보다 클 수 있다.
상기 라이트 동작이 내부 전원을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트이고, 상기 라이트 동작이 외부 전원을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트보다 큰 v비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트보다 큰 w비트일 수 있다.
상기 라이트 동작이 언스큐드 방식(unskewed method)을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트이고, 상기 라이트 동작이 스큐드 방식(skewed method)을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트보다 큰 x비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트보다 큰 y비트일 수 있다.
상기 제1 라이트 루프 내에서, 제1 비휘발성 메모리 셀은 제1 라이트 싸이클에서 라이트되고 제2 비휘발성 메모리 셀은 제2 라이트 싸이클에서 라이트되고, 상기 제2 라이트 루프 내에서, 상기 제1 및 제2 비휘발성 메모리 셀은 동일한 라이트 싸이클에서 라이트될 수 있다.
상기 라이트 동작은 RMW(Read Modification Write)일 수 있다.
상기 비휘발성 메모리 셀은 PRAM셀일 수 있다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법의 다른 면(aspect)은 라이트 커맨드가 입력되고, 외부 전원 사용 여부 또는 스큐드 방식 사용 여부에 따라서, 제1 라이트 루프의 제1 최대 병렬 비트 사이즈와 제2 라이트 루프의 제2 최대 병렬 비트 사이즈를 결정하고, 상기 제1 최대 병렬 비트 사이즈에 맞추어, 상기 제1 라이트 루프 동안 다수의 비휘발성 메모리 셀에 데이터를 라이트하고, 상기 제2 최대 병렬 비트 사이즈에 맞추어, 상기 제2 라이트 루프 동안 다수의 비휘발성 메모리 셀에 데이터를 라이트할 수 있다.
상기 제1 최대 병렬 비트 사이즈는 n비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 n비트보다 큰 m비트일 수 있다.
상기 라이트 동작이 내부 전원을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 n비트이고, 상기 제2 최대 병렬 비트 사이즈는 m비트이고, 상기 라이트 동작이 외부 전원을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트보다 큰 v비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트보다 큰 w비트일 수 있다.
상기 라이트 동작이 언스큐드 방식(unskewed method)을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 n비트이고, 상기 제2 최대 병렬 비트 사이즈는 m비트이고, 상기 라이트 동작이 스큐드 방식(skewed method)을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트보다 큰 x비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트보다 큰 y비트일 수 있다.
상기 제1 라이트 루프 내에서, 제1 비휘발성 메모리 셀은 제1 라이트 싸이클에서 라이트되고 제2 비휘발성 메모리 셀은 제2 라이트 싸이클에서 라이트되고, 상기 제2 라이트 루프 내에서, 상기 제1 및 제2 비휘발성 메모리 셀은 동일한 라이트 싸이클에서 라이트될 수 있다.
상기 라이트 동작은 RMW(Read Modification Write)일 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 2 및 도 3은 도 1의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 개념도이다.
도 5는 도 4의 구동 방법의 효과를 설명하기 위한 대조 방법이다.
도 6은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 개념도이다.
도 7은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 개념도이다.
도 8은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 개념도이다.
도 9는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 예시적 블록도이다.
도 10는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 휴대폰 시스템(cellular phone system)의 예시적 도면이다.
도 11는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 카드(memory card)의 예시적 도면이다.
도 12은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 디지털 스틸 카메라(digital still camera)의 예시적 도면이다.
도 13은 도 11의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
도 14은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 이미지 센서(image sensor) 시스템의 예시적 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "연결된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 연결된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 연결된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 1에서는 설명의 편의를 위해서 16개의 메모리 뱅크로 구성된 비휘발성 메모리 장치를 예로 드나, 이에 한정되는 것은 아니다.
도 1을 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 메모리 셀 어레이, 다수의 센스 앰프 및 라이트 드라이버(2_1~2_8), 주변 회로 영역(3)을 포함한다.
메모리 셀 어레이는 다수의 메모리 뱅크(1_1~1_16)로 구성될 수 있고, 각 메모리 뱅크(1_1~1_16)는 각각 다수의 메모리 블록(BLK0~BLK7)으로 구성될 수 있고, 각 메모리 블록(1_1~1_16)은 매트릭스 형태로 배열된 다수의 비휘발성 메모리 셀을 포함한다. 본 발명의 실시예들에서는, 메모리 블록이 8개씩 배치된 경우를 예로 들었으나, 이에 한정되는 것은 아니다.
비휘발성 메모리 셀은 저항체를 이용하여 데이터를 저장할 수 있다. 예를 들어, 비휘발성 메모리 셀이 PRAM 셀인 경우, 비휘발성 메모리 셀은 상변화 물질을 구비하는 가변 저항 소자(GST)와, 가변 저항 소자(GST)에 흐르는 전류를 제어하는 억세스 소자(D)를 포함할 수 있다. 여기서, 억세스 소자(D)는 가변 저항 소자(GST)와 직렬로 연결된 다이오드 또는 트랜지스터일 수 있다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
한편, 비휘발성 메모리 셀이 RRAM 셀인 경우에는, 가변 저항 소자는 예를 들어, NiO 또는 페로브스카이트(perovskite)를 포함할 수 있다. 페로브스카이트는 망가나이트(Pr0 .7Ca0 .3MnO3, Pr0 .5Ca0 .5MnO3, 기타 PCMO, LCMO 등), 타이터네이트(STO:Cr), 지르코네이트(SZO:Cr, Ca2Nb2O7:Cr, Ta2O5:Cr) 등의 조합물(composition)일 수 있다. 가변 저항 소자 내에는 필라멘트가 형성될 수 있고, 필라멘트는 저항성 메모리 셀을 관통하여 흐르는 셀 전류의 전류 경로(current path)가 된다.
또한, 도면에는 자세히 도시하지 않았으나, 메모리 뱅크(1_1~1_16)에 대응하여 라이트/리드하려는 저항성 메모리 셀의 행 및 열을 각각 지정하는 로우 선택 회로 및 컬럼 선택 회로가 배치된다.
센스 앰프 및 라이트 드라이버(2_1~2_8)은 2개의 메모리 뱅크(1_1~1_16)에 대응하여 배치되어, 대응하는 메모리 뱅크에서의 리드 및 라이트 동작을 한다. 본 발명의 실시예들에서는, 센스 앰프 및 라이트 드라이버(2_1~2_8)가 2개의 메모리 뱅크(1_1~1_16)에 대응되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 센스 앰프 및 라이트 드라이버(2_1~2_8)는 1개 또는 4개의 메모리 뱅크 등에 대응하여 배치되어도 무방하다.
주변 회로 영역(3)에는 상기 컬럼 선택 회로, 로우 선택 회로, 센스 앰프 및 라이트 드라이버(2_1~2_8) 등을 동작시키기 위한 다수의 로직 회로 블록과 전압 생성부가 배치될 수 있다.
도 2 및 도 3은 도 1의 메모리 셀 어레이를 설명하기 위한 도면이다.
먼저, 도 2를 참조하면, 메모리 셀 어레이(111_1)는 크로스 포인트 구조(cross point structure)를 가질 수 있다. 크로스 포인트 구조는 하나의 라인과 다른 라인이 서로 교차되는 영역에, 하나의 메모리 셀이 형성되어 있는 구조를 의미한다. 예를 들어, 비트라인(BL1_1~BL4_1)이 제1 방향으로 연장되어 형성되고, 워드라인(WL1_1~WL3_1)이 비트라인(BL1_1~BL4_1)과 서로 교차되도록 제2 방향으로 연장되어 형성되고, 각 비트라인(BL1_1~BL4_1)과 각 워드라인(WL1_1~WL3_1)이 교차되는 영역에 비휘발성 메모리 셀(MC)이 형성될 수 있다.
또는, 도 3에 도시된 것과 같이, 다수의 메모리 셀 어레이 (111_1~111_8)는 수직으로 적층된 3차원 적층 구조를 이룰 수 있다. 도면에서는 8개의 메모리 셀 어레이(111_1~111_8)가 적층된 것을 예로 들고 있으나, 이에 한정되는 것은 아니다. 여기서, 각 메모리 셀 어레이(111_1~111_8)는 다수의 메모리 셀 그룹 및/또는 다수의 리던던트 메모리 셀 그룹을 포함할 수 있다. 각 메모리 셀 어레이(111_1~111_8)는 도 2에 도시된 크로스 포인트 구조일 수 있으나, 이에 한정되는 것은 아니다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 개념도이다. 도 5는 도 4의 구동 방법의 효과를 설명하기 위한 대조 방법이다.
먼저, 도 5를 참조하면, 라이트 동작은 연속된 다수의 라이트 루프를 통해서 진행된다. 또한, 각 라이트 루프는 적어도 하나의 라이트 싸이클을 포함한다.
예를 들어, 데이터 사이즈가 256비트이고, 라이트 루프(S1)의 최대 병렬 비트 사이즈(maximum parallel bits size)가 32비트인 경우, 8번의 라이트 싸이클(T1~T8)을 통해서 데이터를 라이트한다(∵ 32 × 8 = 256). 최대 병렬 비트 사이즈는 동시에 라이트할 수 있는 비휘발성 메모리 셀의 개수를 의미한다.
이어서, 베리파이 리드(verify read)를 통해서, 페일 비트를 검출한다. 예를 들어, 라이트 싸이클(T1~T8)에 대응되는 다수의 비휘발성 메모리 셀 중에서, 7개의 페일 비트(F1~F7)가 발생되었다고 가정한다.
이어서, 검출된 페일 비트는 라이트 루프(S2)를 통해서 재라이트(rewrite)된다(W1~W7 참조). 여기서, 라이트 루프(S2)의 제2 최대 병렬 비트 사이즈가 32비트라면, 7번의 라이트 싸이클(T1~T5, T7, T8)을 통해서 데이터가 재라이트된다. 라이트 루프(S1)의 라이트 싸이클(T6)에 대응되는 다수의 비휘발성 메모리 셀은 모두 패스(pass)했기 때문에, 라이트 싸이클(T6)에 대응되는 다수의 비휘발성 메모리 셀에 대해서는 재라이트 동작을 진행하지 않아도 되기 때문이다.
즉, 2번의 라이트 루프(S1, S2)를 통해서, 15번의 라이트 싸이클(=8+7)이 진행된다.
반면, 도 4를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 라이트 동작은, 라이트 동작은 연속된 다수의 라이트 루프를 통해서 진행된다. 또한, 각 라이트 루프는 적어도 하나의 라이트 싸이클을 포함한다. 도면에서는, 예시적으로 2개의 라이트 루프, 즉, 제1 라이트 루프(S10)와 제2 라이트 루프(S20)를 도시한다. 제1 라이트 루프(S10)는 라이트 구간에서 처음 데이터를 라이트하는 루프일 수 있고, 제2 라이트 루프(S20)는 제1 라이트 루프(S10)의 페일 비트(failed bit)를 재라이트하는 루프일 수 있다. 제2 라이트 루프(S20) 이후에도, 베리파이 리드와 재라이트 동작을 반복적으로 더 진행할 수 있다. 즉, 제2 라이트 루프(S20) 이후에도 여러 번의 라이트 루프가 더 진행될 수 있다.
예를 들어, 데이터 사이즈가 256비트이고, 제1 라이트 루프(S10)의 제1 최대 병렬 비트 사이즈가 32비트인 경우, 제1 내지 제8 라이트 싸이클(T1~T8)을 통해서 데이터를 라이트한다(∵ 32 × 8 = 256).
이어서, 베리파이 리드를 통해서, 페일 비트를 검출한다. 예를 들어, 제1 내지 제8 라이트 싸이클(T1~T8)에 대응되는 다수의 비휘발성 메모리 셀 중에서, 7개의 페일 비트(F1~F7)가 발생되었다고 가정한다.
이어서, 검출된 페일 비트는 제2 라이트 루프(S20)를 통해서 재라이트(rewrite)된다(W1~W7 참조). 제2 라이트 루프(S20) 동안 사용되는 라이트 전류의 크기는, 제1 라이트 루프(S10) 동안 사용되는 라이트 전류의 크기보다 클 수 있다. 여기서, 제2 라이트 루프(S20)의 제2 최대 병렬 비트 사이즈가 64비트라면, 4번의 라이트 싸이클(T12, T34, T56, T78)을 통해서 데이터가 재라이트된다(∵ 64 × 4 = 256). 또한, 예를 들어, 도 5에서 2개의 라이트 싸이클(T1, T2)로 진행되었던 것을, 도 4에서는 1개의 라이트 싸이클(T12)로 머지(merge)하여 진행할 수 있다. 달리 설명하면, 제1 라이트 루프(S10) 내에서, 제1 비휘발성 메모리 셀은 제1 라이트 싸이클(T1)에서 라이트되고 제2 비휘발성 메모리 셀은 제2 라이트 싸이클(T2)에서 라이트되었더라도, 제2 라이트 루프(S20) 내에서, 제1 및 제2 비휘발성 메모리 셀은 동일한 라이트 싸이클(T12)에서 라이트될 수 있다.
즉, 제1 및 제2 라이트 루프(S10, S20)를 통해서, 12번의 라이트 싸이클(=8+4)이 진행된다. 제1 최대 병렬 비트 사이즈보다 제2 최대 병렬 비트 사이즈를 증가시킴으로써, 전체 라이트 싸이클을 감소시킬 수 있다. 도 5에서는 총 15번의 라이트 싸이클이 필요했으나, 도 4에서는 12번의 라이트 싸이클이 필요하다.
최대 병렬 비트 사이즈는 라이트 전류의 크기에 따라서 정해질 수 있다. 다시 설명하면, 비휘발성 메모리 장치가 제공할 수 있는 최대 라이트 전류의 크기를 고려하여, 동시에 라이트할 수 있는 비휘발성 메모리 셀의 개수를 결정하게 된다. 예를 들어, 비휘발성 메모리 장치가 제공할 수 있는 최대 라이트 전류가 100%이라면, 동시에 라이트할 수 있는 비휘발성 메모리 셀의 개수는 최대 라이트 전류의 50%를 사용하는 범위 내에서 정할 수 있다. 특이 상황의 경우에 나머지 50%의 전류량이 버퍼 역할을 할 수 있다.
또한, 제2 라이트 루프(S20)에서 재라이트되는 비휘발성 메모리 셀은, 제1 라이트 루프(S10)에서 페일 비트로 검출된 셀들이다. 즉, 제2 라이트 루프(S20)에서 재라이트되는 비휘발성 메모리 셀의 개수는, 제1 라이트 루프(S10)에서 라이트된 비휘발성 메모리 셀의 개수에 비해서 현저히 작을 수 있다.
따라서, 제2 라이트 루프(S20)의 제2 최대 병렬 비트 사이즈를, 제2 라이트 루프(S20)의 제1 최대 병렬 비트 사이즈에 비해서 크게 증가시키는 것은, 비휘발성 메모리 장치에 큰 부담을 주지 않는다. 반면, 전술한 것과 같이, 비휘발성 메모리 장치의 라이트 동작 시간을 크게 줄일 수 있다.
정리하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법에서, 제1 라이트 루프(S10)의 제1 최대 병렬 비트 사이즈는 n비트(단, n은 자연수)이다. 제1 라이트 루프(S10) 다음에 진행되는 제2 라이트 루프(S20)의 제2 최대 병렬 비트 사이즈는 n비트보다 큰 m비트(단, m은 자연수)이다. 도 4에서는 예시적으로, 제2 최대 병렬 비트 사이즈가 2n 비트인 경우를 설명하였으나, 이에 한정되지 않는다. 이와 같이 함으로써, 비휘발성 메모리 장치의 라이트 동작 시간을 크게 줄일 수 있다.
도 6은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 개념도이다. 설명의 편의상, 도 4 및 도 5를 이용하여 설명하지 않은 것을 위주로 설명한다.
도 6을 참조하면, 제1 라이트 루프(S110)에서 제1 내지 제8 라이트 싸이클(T1~T8)을 통해서 데이터를 라이트한다. 여기서, 제1 라이트 루프(S110)의 제1 최대 병렬 비트 사이즈는 32비트 일 수 있다.
이어서, 베리파이 리드(S120)를 통해서, 페일 비트를 검출한다. 예를 들어, 4개의 페일 비트(F1~F4)가 발생되었다고 가정한다.
이어서, 제2 라이트 루프(S130)에서, 검출된 페일 비트(F1~F4)를 재라이트한다(W1~W4 참조). 여기서, 제2 라이트 루프(S130)의 제2 최대 병렬 비트 사이즈는 64비트 일 수 있다. 제2 라이트 루프(S130)는 3번의 라이트 싸이클(T12, T34, T78)을 통해서 데이터를 라이트한다. 제1 라이트 루프(S110)의 라이트 싸이클(T5, T6)에서는 페일 비트가 검출되지 않았기 때문에, 라이트 싸이클(T5, T6)을 머지한 라이트 싸이클(T56)은 진행하지 않는다.
이어서, 베리파이 리드(S140)를 통해서, 페일 비트를 검출한다. 예를 들어, 2개의 페일 비트(F3, F4)가 발생되었다고 가정한다.
이어서, 제3 라이트 루프(S150)에서, 검출된 페일 비트(F3, F4)를 재라이트한다(W3, W4 참조). 여기서, 제3 라이트 루프(S150)의 제3 최대 병렬 비트 사이즈는 64비트 일 수 있다. 제3 최대 병렬 비트 사이즈와 제2 최대 병렬 비트 사이즈는 서로 동일할 수 있다. 제3 라이트 루프(S150)는 2번의 라이트 싸이클(T34, T78)을 통해서 데이터를 라이트한다. 제2 라이트 루프(S130)의 라이트 싸이클(T12)에서는 페일 비트가 검출되지 않았기 때문이다.
이어서, 베리파이 리드(S160)를 통해서, 페일 비트를 검출한다. 페일 비트가 더 이상 검출되지 않기 때문에, 라이트 동작을 종료한다.
결과적으로, 3번의 라이트 루프(S110, S130, S150)를 통해서, 13번의 라이트 싸이클이 진행되었다.
정리하면, 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법에서, 제1 라이트 루프(S110)의 제1 최대 병렬 비트 사이즈는 n비트(단, n은 자연수)이다. 제1 라이트 루프(S110) 다음에 진행되는 제2 라이트 루프(S130)의 제2 최대 병렬 비트 사이즈는 n비트보다 큰 m비트(단, m은 자연수)이다. 제2 라이트 루프 다음에 진행되는 제3 라이트 루프(S150)의 제3 최대 병렬 비트 사이즈는 m비트일 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 개념도이다. 설명의 편의상, 도 4 및 도 5를 이용하여 설명하지 않은 것을 위주로 설명한다.
도 7을 참조하면, 외부 전원을 사용하는지 또는 내부 전원을 사용하는지를 검토한다(S210). 전술한 것과 같이 최대 병렬 비트 사이즈는 공급할 수 있는 최대 라이트 전류량과 관련되는데, 외부 전원을 사용할 때의 최대 라이트 전류량이 내부 전원을 사용할 때의 최대 라이트 전류량보다 훨씬 크다.
외부 전원을 사용하는 경우, 제1 라이트 루프인지 아닌지를 검토한다(S220).
외부 전원을 사용하는 경우의 제1 라이트 루프의 최대 병렬 비트 사이즈는 2n으로 결정된다(S230). 또한, 제1 라이트 루프가 아닌 경우(즉, 제1 라이트 루프 이후에 진행되는 다수의 라이트 루프의 경우), 최대 병렬 비트 사이즈는 4n으로 결정될 수 있다(S240).
내부 전원을 사용하는 경우, 스큐드 방식(skewed method)의 라이트인지 검토한다(S250). 여기서, 스큐드 방식은, 동시에 라이트되어야 하는 다수의 비휘발성 메모리 셀에 제공되는 다수의 라이트 전류의 최대값이 서로 오버랩되지 않도록, 다수의 비휘발성 메모리 셀에 약간의 시간차를 두고 라이트 전류를 제공하는 방식이다. 언스큐드 방식은 동시에 라이트되어야 하는 다수의 비휘발성 메모리 셀에 제공되는 다수의 라이트 전류의 최대값이 서로 오버랩될 수 있다.
스큐드 방식이 아닌 경우(즉, 언스큐드 방식인 경우), 제1 라이트 루프인지 아닌지를 검토한다(S290).
내부 전원을 사용하고 언스큐드 방식의 제1 라이트 루프의 최대 병렬 비트 사이즈는 n으로 결정된다(S291). 또한, 제1 라이트 루프가 아닌 경우(즉, 제1 라이트 루프 이후에 진행되는 다수의 라이트 루프의 경우), 최대 병렬 비트 사이즈는 2n으로 결정될 수 있다(S292).
스큐드 방식인 경우, 제1 라이트 루프인지 아닌지를 검토한다(S260).
내부 전원을 사용하고 스큐드 방식의 제1 라이트 루프의 최대 병렬 비트 사이즈는 2n으로 결정된다(S270). 또한, 제1 라이트 루프가 아닌 경우(즉, 제1 라이트 루프 이후에 진행되는 다수의 라이트 루프의 경우), 최대 병렬 비트 사이즈는 4n으로 결정될 수 있다(S280).
전술한 것과 같이, 최대 병렬 비트 사이즈는 외부 전원 사용 여부와, 스큐드 방식 사용 여부에 따라서 결정될 수 있으나, 이에 한정되는 것은 아니다.
또한, 설명의 편의를 위해서, 최대 병렬 비트 사이즈를 n, 2n, 4n 등 n의 배수로 설명하였으나, 이에 한정되는 것은 아니다.
즉, 라이트 동작이 내부 전원을 사용할 때 제1 최대 병렬 비트 사이즈는 n비트이고 제2 최대 병렬 비트 사이즈는 m비트라면, 라이트 동작이 외부 전원을 사용할 때 제1 최대 병렬 비트 사이즈는 n비트보다 큰 v(단, v는 자연수)비트이고 제2 최대 병렬 비트 사이즈는 m비트보다 큰 w(단, w는 자연수)비트일 수 있다.
라이트 동작이 언스큐드 방식(unskewed method)을 사용할 때, 제1 최대 병렬 비트 사이즈는 n비트이고, 제2 최대 병렬 비트 사이즈는 m비트라면, 라이트 동작이 스큐드 방식(skewed method)을 사용할 때 제1 최대 병렬 비트 사이즈는 n비트보다 큰 x(단, x는 자연수)비트이고 제2 최대 병렬 비트 사이즈는 m비트보다 큰 y(단, y는 자연수)비트일 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 개념도이다. 설명의 편의상, 도 7을 이용하여 설명하지 않은 것을 위주로 설명한다.
도 8을 참조하면, 라이트 커맨드가 입력되고, 라이트 모드를 결정한다(S310). 여기서, 라이트 모드를 결정하는 것은 최대 병렬 비트 사이즈를 결정하는 것이다. 즉, 전술한 것과 같이, 제1 라이트 루프의 제1 최대 병렬 비트 사이즈와 제2 라이트 루프의 제2 최대 병렬 비트 사이즈를 다르게 결정할 수 있다. 예를 들어, 외부 전원 사용 여부 또는 스큐드 방식 사용 여부에 따라서, 제1 최대 병렬 비트 사이즈와 제2 최대 병렬 비트 사이즈를 결정할 수 있다. 필요에 따라서, 제1 최대 병렬 비트 사이즈와 제2 최대 병렬 비트 사이즈를 동일하게 결정할 수도 있다.
RMW(Read Modification Write) 라이트 동작을 수행한다(S320). 구체적으로, RMW 라이트 동작은 라이트해야 하는 데이터와 메모리 코어에 저장된 데이터를 서로 비교하여, 서로 다른 비트만 라이트하는 것을 의미한다. 즉, 메모리 코어에 저장된 데이터를 리드하는 스텝과, 리드된 데이터와 라이트 버퍼에 저장된 데이터를 비교하는 스텝과, 비교 결과 서로 다른 비트만을 라이트하도록 라이트 펄스를 생성하는 스텝 등이 필요하다. 여기서, RMW 라이트 동작이 적용되는 경우를 예시적으로 설명하였으나, 이에 한정되지 않는다.
RMW 라이트 동작이 종료된 후에, 마지막 라이트 싸이클인지를 검토한다(S370). 마지막 라이트 싸이클이 아니면, RMW 라이트를 반복적으로 수행하고, 마지막 라이트 싸이클이면 다음 스텝으로 이동한다.
라이트 앤 베리파이 동작(WNV)이 필요한지 검토한다(S380). 라이트 앤 베리파이 동작이 필요하면 다시 라이트 모드를 결정하고(S310), 라이트 앤 베리파이 동작이 불필요하면, 종료한다.
도 9는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 예시적 블록도이다. 도 9는 도 8의 구동 방법을 구현하기 위한 예시적 블록도이다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치는 커맨드 패드(410), 데이터 패드(415), 커맨드 디코더(420), 라이트 모드 결정 블록(430), 라이트 제어 블록(440), 라이트 버퍼(450), 라이트 모디파이 블록(460), 라이트 펄스 생성기(470), 센스 앰프(481), 라이트 드라이버(482), 코어(490) 등을 포함할 수 있다.
커맨드 패드(410)를 통해서 예를 들어, 리드 커맨드, 라이트 커맨드 등의 커맨드가 입력된다.
커맨드 디코더(420)는 커맨드를 디코딩하여, 라이트 커맨드가 발생하였음을 라이트 모드 결정 블록(430)에 알려준다.
라이트 모드 결정 블록(430)은 도 7 및 도 8을 이용하여 설명하였듯이, 최대 병렬 비트 사이즈와 관련된 라이트 모드를 결정한다. 예를 들어, 외부 전원 사용 여부 또는 스큐드 방식 사용 여부 등에 따라서, 제1 최대 병렬 비트 사이즈와 제2 최대 병렬 비트 사이즈를 결정할 수 있다.
데이터 패드(415)를 통해서 다수의 데이터가 입력된다.
입력된 데이터는 라이트 버퍼(450)에 일시적으로 저장된다.
센스 앰프(481)는 코어(490)로부터 데이터를 리드한다.
라이트 모디파이 블록(460)은 센스 앰프(481)로부터 리드한 데이터와, 라이트 버퍼(450)에 저장된 데이터를 서로 비교하여, 비교 결과를 라이트 드라이버(482) 및/또는 라이트 제어 블록(440)에 알려준다.
라이트 제어 블록(440)은 결정된 라이트 모드와 상기 비교 결과에 따라서, 라이트 동작의 다수의 라이트 루프, 다수의 라이트 싸이클 등을 제어한다. 또한, 라이트 동작의 시작과 종료를 제어하는 역할을 한다. 또한, 라이트 제어 블록(440)은 라이트 펄스 생성기(470)를 제어한다.
라이트 펄스 생성기(470)는 라이트 제어 블록(440)으로부터 제공된 정보에 따라서, 라이트 펄스를 생성한다. 라이트 드라이버(482)는 생성된 라이트 펄스를 이용하여 코어(490)에 데이터를 라이트한다.
도 10 내지 도 14은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다. 여기서, 도 10 내지 도 14은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 사용하는 메모리 시스템에 관한 것이다.
도 10는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 휴대폰 시스템(cellular phone system)의 예시적 도면이다.
도 10를 참조하면, 휴대폰 시스템은 소리를 압축하거나 압축된 소리를 푸는(compression or decompression) ADPCM 코덱 회로(1202), 스피커(speaker)(1203), 마이크로폰(microphone)(1204), 디지털 데이터를 시분할 멀티플렉싱하는 TDMA회로(1206), 무선 신호의 캐리어 주파수(carrier frequency)를 세팅하는 PLL회로(1210), 무선 신호를 전달하거나 받기 위한 RF 회로(1211) 등을 포함할 수 있다.
또한, 휴대폰 시스템은 여러가지 종류의 메모리 장치를 포함할 수 있는데, 예를 들어, 비휘발성 메모리 장치(1207), ROM(1208), SRAM(1209)를 포함할 수 있다. 비휘발성 메모리 장치(1207)는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용될 수 있고, 예를 들어, ID번호를 저장할 수 있다. ROM(1208)은 프로그램을 저장할 수 있고, SRAM(1209)은 시스템 컨트롤 마이크로컴퓨터(1212)를 위한 작업 영역으로써 역할을 하거나 데이터를 일시적으로 저장한다. 여기서, 시스템 컨트롤 마이크로컴퓨터(1212)는 프로세서로서, 비휘발성 메모리 장치(1207)의 라이트 동작 및 리드 동작을 제어할 수 있다.
도 11는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 카드(memory card)의 예시적 도면이다. 메모리 카드는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
도 11를 참조하면, 메모리 카드는 외부와의 인터페이스를 수행하는 인터페이스부(1221), 버퍼 메모리를 갖고 메모리 카드의 동작을 제어하는 컨트롤러(1222), 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1207)을 적어도 하나 포함할 수 있다. 컨트롤러(1222)는 프로세서로서, 비휘발성 메모리 장치(1207)의 라이트 동작 및 리드 동작을 제어할 수 있다. 구체적으로, 컨트롤러(1222)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 비휘발성 메모리 장치(1207), 인터페이스부(1221)와 커플링되어 있다.
도 12은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 디지털 스틸 카메라(digital still camera)의 예시적 도면이다.
도 12을 참조하면, 디지털 스틸 카메라는 바디(1301), 슬롯(1302), 렌즈(303), 디스플레이부(1308), 셔터 버튼(1312), 스트로브(strobe)(1318) 등을 포함한다. 특히, 슬롯(1308)에는 메모리 카드(1331)가 삽입될 수 있고, 메모리 카드(1331)는 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1207)를 적어도 하나 포함할 수 있다.
메모리 카드(1331)가 접촉형(contact type)인 경우, 메모리 카드(1331)가 슬롯(1308)에 삽입될 때 메모리 카드(1331)와 회로 기판 상의 특정 전기 회로가 전기적으로 접촉하게 된다. 메모리 카드(1331)가 비접촉형(non-contact type)인 경우, 메모리 카드(1331)는 무선 신호를 통해서 메모리 카드(1331)와 통신하게 된다.
도 13은 도 11의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
도 13을 참조하면, 메모리 카드(331)는 (a) 비디오 카메라, (b) 텔레비전, (c) 오디오 장치, (d) 게임장치, (e) 전자 음악 장치, (f) 휴대폰, (g) 컴퓨터, (h) PDA(Personal Digital Assistant), (i) 보이스 레코더(voice recorder), (j) PC 카드 등에 사용될 수 있다.
도 14은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 이미지 센서(image sensor) 시스템의 예시적 도면이다.
도 14를 참조하면, 이미지 센서 시스템은 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1354) 등을 포함할 수 있다. 각 구성요소, 즉, 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 비휘발성 메모리 장치(1354)는 버스(1352)를 통해서 서로 통신한다. 이미지 센서(1332)는 포토게이트, 포토다이오드 등과 같은 포토센싱(photo sensing) 소자를 포함할 수 있다. 각각의 구성 요소는 프로세서와 함께 하나의 칩으로 구성될 수도 있고, 프로세서와 각각 별개의 칩으로 구성될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
S10, S110: 제1 라이트 루프 S20, S120: 제2 라이트 루프
S130: 제3 라이트 루프 410: 커맨드 패드
415: 데이터 패드 420: 커맨드 디코더
430: 라이트 모드 결정 블록 440: 라이트 제어 블록
450: 라이트 버퍼 460: 라이트 모디파이 블록
470: 라이트 펄스 생성기 481: 센스 앰프
482: 라이트 드라이버 490: 코어

Claims (10)

  1. 연속된 다수의 라이트 루프를 이용하여 라이트 동작을 수행하는 비휘발성 메모리 장치의 구동 방법에 있어서,
    제1 라이트 루프(write loop) 동안 다수의 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 제1 라이트 루프의 제1 최대 병렬 비트 사이즈(maximum parallel bits size)는 n비트이고,
    상기 제1 라이트 루프 다음에, 제2 라이트 루프 동안 상기 다수의 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 제2 라이트 루프의 제2 최대 병렬 비트 사이즈는 상기 n비트보다 큰 m비트이고,
    상기 제1 라이트 루프 내에서, 제1 비휘발성 메모리 셀은 제1 라이트 싸이클에서 라이트되고 제2 비휘발성 메모리 셀은 제2 라이트 싸이클에서 라이트되고,
    상기 제2 라이트 루프 내에서, 상기 제1 및 제2 비휘발성 메모리 셀은 동일한 라이트 싸이클에서 라이트되는 비휘발성 메모리 장치의 구동 방법.
  2. 제1 항에 있어서,
    상기 제2 최대 병렬 비트 사이즈는 2n 비트인 비휘발성 메모리 장치의 구동 방법.
  3. 제1 항에 있어서,
    상기 제2 라이트 루프 다음에, 제3 라이트 루프 동안 상기 다수의 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 제3 라이트 루프의 제3 최대 병렬 비트 사이즈는 상기 m비트인 비휘발성 메모리 장치의 구동 방법.
  4. 제1 항에 있어서,
    상기 제2 라이트 루프 동안 사용되는 제2 라이트 전류의 크기는, 상기 제1 라이트 루프 동안 사용되는 제1 라이트 전류의 크기보다 큰 비휘발성 메모리 장치의 구동 방법.
  5. 제 1항에 있어서,
    상기 라이트 동작이 내부 전원을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트이고,
    상기 라이트 동작이 외부 전원을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트보다 큰 v비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트보다 큰 w비트인 비휘발성 메모리 장치의 구동 방법.
  6. 제 1항에 있어서,
    상기 라이트 동작이 언스큐드 방식(unskewed method)을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트이고,
    상기 라이트 동작이 스큐드 방식(skewed method)을 사용할 때, 상기 제1 최대 병렬 비트 사이즈는 상기 n비트보다 큰 x비트이고, 상기 제2 최대 병렬 비트 사이즈는 상기 m비트보다 큰 y비트인 비휘발성 메모리 장치의 구동 방법.
  7. 삭제
  8. 제 1항에 있어서,
    상기 라이트 동작은 RMW(Read Modification Write)인 비휘발성 메모리 장치의 구동 방법.
  9. 라이트 커맨드가 입력되고,
    외부 전원 사용 여부 또는 스큐드 방식 사용 여부에 따라서, 제1 라이트 루프의 제1 최대 병렬 비트 사이즈와 제2 라이트 루프의 제2 최대 병렬 비트 사이즈를 결정하고,
    상기 제1 최대 병렬 비트 사이즈에 맞추어, 상기 제1 라이트 루프 동안 다수의 비휘발성 메모리 셀에 데이터를 라이트하고,
    상기 제2 최대 병렬 비트 사이즈에 맞추어, 상기 제2 라이트 루프 동안 다수의 비휘발성 메모리 셀에 데이터를 라이트하되,
    상기 제1 라이트 루프 내에서, 제1 비휘발성 메모리 셀은 제1 라이트 싸이클에서 라이트되고 제2 비휘발성 메모리 셀은 제2 라이트 싸이클에서 라이트되고,
    상기 제2 라이트 루프 내에서, 상기 제1 및 제2 비휘발성 메모리 셀은 동일한 라이트 싸이클에서 라이트되는 비휘발성 메모리 장치의 구동 방법.
  10. 삭제
KR1020140012617A 2014-02-04 2014-02-04 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 KR102144779B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140012617A KR102144779B1 (ko) 2014-02-04 2014-02-04 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US14/612,640 US9659644B2 (en) 2014-02-04 2015-02-03 Driving method of nonvolatile memory device using variable resistive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140012617A KR102144779B1 (ko) 2014-02-04 2014-02-04 저항체를 이용한 비휘발성 메모리 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20150091862A KR20150091862A (ko) 2015-08-12
KR102144779B1 true KR102144779B1 (ko) 2020-08-14

Family

ID=53755384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012617A KR102144779B1 (ko) 2014-02-04 2014-02-04 저항체를 이용한 비휘발성 메모리 장치의 구동 방법

Country Status (2)

Country Link
US (1) US9659644B2 (ko)
KR (1) KR102144779B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102549620B1 (ko) * 2017-01-10 2023-06-28 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102452623B1 (ko) * 2018-02-27 2022-10-07 삼성전자주식회사 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087876A1 (en) * 2004-10-26 2006-04-27 Beak-Hyung Cho Semiconductor memory device
US20090161408A1 (en) * 2006-12-08 2009-06-25 Sharp Kabushiki Kaisha Semiconductor memory device
US20100195418A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Semiconductor memory device and system
US20100235714A1 (en) * 2009-03-13 2010-09-16 Kabushiki Kaisha Toshiba Resistance change memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930168A (en) * 1998-03-20 1999-07-27 Micron Technology, Inc. Flash memory with adjustable write operation timing
KR100834738B1 (ko) 2006-08-31 2008-06-05 삼성전자주식회사 상변화 메모리 장치의 구동 방법 및 그 방법을 사용하는상변화 메모리 장치
KR100809333B1 (ko) 2006-09-04 2008-03-05 삼성전자주식회사 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치
KR100816752B1 (ko) 2006-09-15 2008-03-25 삼성전자주식회사 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
KR100781550B1 (ko) 2006-11-08 2007-12-03 삼성전자주식회사 상변화 메모리 장치 및 그 파이어링 방법
US8116117B2 (en) 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
KR100887138B1 (ko) 2007-08-10 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
JP4607252B2 (ja) * 2008-02-25 2011-01-05 パナソニック株式会社 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置
KR101552209B1 (ko) 2008-10-17 2015-09-11 삼성전자주식회사 멀티 비트를 프로그램하는 가변 저항 메모리 장치
US8289762B2 (en) 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
JP5091970B2 (ja) 2010-03-23 2012-12-05 株式会社東芝 半導体記憶装置およびその制御方法
US8570828B2 (en) * 2010-04-12 2013-10-29 Mosaid Technologies Incorporated Memory programming using variable data width
TWI446352B (zh) 2010-09-23 2014-07-21 Ind Tech Res Inst 電阻式記憶體及其驗證方法
US8472257B2 (en) 2011-03-24 2013-06-25 Sandisk Technologies Inc. Nonvolatile memory and method for improved programming with reduced verify
WO2012172773A1 (ja) * 2011-06-13 2012-12-20 パナソニック株式会社 抵抗変化素子の駆動方法、及び不揮発性記憶装置
KR101942274B1 (ko) 2012-02-13 2019-01-28 삼성전자주식회사 저항성 메모리 장치
US9064590B2 (en) * 2012-03-02 2015-06-23 Kabushiki Kaisha Toshiba Driving method of semiconductor storage device and semiconductor storage device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087876A1 (en) * 2004-10-26 2006-04-27 Beak-Hyung Cho Semiconductor memory device
US20090161408A1 (en) * 2006-12-08 2009-06-25 Sharp Kabushiki Kaisha Semiconductor memory device
US20100195418A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Semiconductor memory device and system
US20100235714A1 (en) * 2009-03-13 2010-09-16 Kabushiki Kaisha Toshiba Resistance change memory device

Also Published As

Publication number Publication date
US9659644B2 (en) 2017-05-23
KR20150091862A (ko) 2015-08-12
US20150221369A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
KR102154296B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
JP6345405B2 (ja) 抵抗体を利用した不揮発性メモリ装置及びその駆動方法
KR102005226B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
JP5837916B2 (ja) 抵抗体を利用する不揮発性メモリ装置及びその駆動方法
KR102215359B1 (ko) 비휘발성 메모리 장치와 그 센싱 방법
US8988929B2 (en) Nonvolatile memory device and related operating method
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
US9224441B2 (en) Nonvolatile memory device using variable resistive element and memory system having the same
US8520446B2 (en) Method of erasing a memory including first and second erase modes
KR102168076B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
KR102081590B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102102175B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 테스트 방법
KR20110135169A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR102144779B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
KR102173431B1 (ko) 동작 전류가 감소된 메모리 장치
KR102030326B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant