TWI446352B - 電阻式記憶體及其驗證方法 - Google Patents
電阻式記憶體及其驗證方法 Download PDFInfo
- Publication number
- TWI446352B TWI446352B TW099132237A TW99132237A TWI446352B TW I446352 B TWI446352 B TW I446352B TW 099132237 A TW099132237 A TW 099132237A TW 99132237 A TW99132237 A TW 99132237A TW I446352 B TWI446352 B TW I446352B
- Authority
- TW
- Taiwan
- Prior art keywords
- resistive memory
- voltage
- memory cell
- transistor
- verification
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000012795 verification Methods 0.000 claims description 85
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Description
本發明是有關於一種記憶體，且特別是有關於一種電阻式記憶體及其驗證方法。
隨著可攜式產品的快速崛起及功能需求的提升，全球記憶體市場的需求也急速成長，其中以非揮發性記憶體(non-volatile memory)的成長速度最受到關注。因應這樣的產業變化，全球各大廠與研究機構對於下世代記憶體的技術開發，都想要搶得先機。
非揮發性記憶體之中最受注目的記憶體即為電阻式記憶體。電阻式記憶體(RRAM)受到注目的原因在於其具備可商品化的操作電壓、操作時間、結構簡單化、可多位元記憶、耐久性、記憶元件面積、非破壞性讀取等特色。
本發明係有關於一種電阻式記憶體及其驗證方法，電阻式記憶體及其驗證方法係藉由寫入至少一負向電壓至電阻式記憶胞以提升電阻式記憶體之良率。
根據本發明，提出一種電阻式記憶體。電阻式記憶體包括電阻式記憶胞、數位類比轉換器、決策邏輯(Decision Logic)及選擇電路。電阻式記憶胞包括電阻記憶元件及電晶體，且電阻記憶元件之一端係耦接至電晶體之第一端。決策邏輯(Decision Logic)用以控制數位類比轉換器輸出電阻式記憶胞之寫入電壓。選擇電路於一第一時段且電阻式記憶胞未通過驗證的情況下，施加參考電壓至該電阻記憶元件之另一端，並施加電壓脈衝至電晶體之第二端以寫入一反向電壓。
根據本發明，提出一種電阻式記憶體之驗證方法。電阻式記憶體包括至少一記憶胞。電阻式記憶胞包括電阻記憶元件及電晶體，且電阻記憶元件之一端係耦接至電晶體之第一端。電阻式記憶體之驗證方法包括：判斷電阻式記憶胞是否通過驗證；以及於第一時段且電阻式記憶胞未通過驗證的情況下，根據電壓訊號施加參考電壓至電阻記憶元件之另一端，並施加電壓脈衝至電晶體之第二端，以寫入反向電壓至電阻式記憶胞。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
下述實施例係揭露電阻式記憶體及其驗證方法，電阻式記憶體及其驗證方法係藉由寫入至少一負向電壓至電阻式記憶胞以提升電阻式記憶體之良率。電阻式記憶體包括電阻式記憶胞、數位類比轉換器、決策邏輯(Decision Logic)及選擇電路。電阻式記憶胞包括電阻記憶元件及電晶體，且電阻記憶元件之一端係耦接至電晶體之第一端。決策邏輯(Decision Logic)用以控制數位類比轉換器輸出至電阻式記憶胞之寫入電壓。選擇電路於一第一時段且電阻式記憶胞未通過驗證的情況下，施加參考電壓至該電阻記憶元件之另一端，並施加電壓脈衝至電晶體之第二端以寫入一反向電壓。
電阻式記憶體之驗證方法包括：判斷電阻式記憶胞是否通過驗證；以及於第一時段且電阻式記憶胞未通過驗證的情況下，根據電壓訊號施加參考電壓至電阻記憶元件之另一端，並施加電壓脈衝至電晶體之第二端，以寫入反向電壓至電阻式記憶胞。
請同時參照第1圖、第2圖及第3圖，第1圖繪示係為電阻式記憶胞陣列之示意圖，第2圖繪示係為電阻式記憶胞之示意圖，第3圖繪示係為依照本揭露之電阻式記憶體之示意圖。電阻式記憶體1包括時脈產生器11、決策邏輯12、數位類比轉換器13、選擇電路14、電阻式記憶胞陣列15、比較電路16及列解碼器17。時脈產生器11用以產生決策邏輯12所需之時脈。決策邏輯12控制數位類比轉換器13輸出電壓訊號V。決策邏輯12包括設定驗證邏輯控制器(Set Verify Controller)122及重置驗證邏輯控制器(Reset Verify Controller)124。設定驗證邏輯控制器122於進行設定驗證時控制數位類比轉換器13輸出電壓訊號V，而重置驗證邏輯控制器124則於進行重置驗證時控制數位類比轉換器13輸出電壓訊號V。
電阻式記憶胞陣列15包括電阻式記憶胞152，而電阻式記憶胞152包括電阻記憶元件152a及電晶體152b。電晶體152b之閘極係受控於列解碼器17。電阻記憶元件152a一端係耦接至電晶體152b之第一端，且電晶體152b之第一端例如為汲極。選擇電路14根據電壓訊號V於一時段施加電壓脈衝至電晶體152b之第二端，並施加參考電壓至電阻記憶元件152a之另一端，以寫入反向電壓至電阻式記憶胞152。其中，電晶體152b之第二端例如為源極，而參考電壓例如為接地電位。或者，選擇電路14根據電壓訊號V於另一時段施加電壓脈衝至電阻記憶元件152a之另一端，並施加參考電壓至電晶體152b之第二端，以寫入正向電壓至電阻式記憶胞152。其中選擇電路14例如係由多個選擇電晶體實現。比較電路16用以感測電阻式記憶胞152所儲存之資料為高邏輯位準或低邏輯位準。
前述設定驗證邏輯控制器122於進行設定驗證時控制數位類比轉換器13輸出電壓訊號V，使得正向電壓隨著電阻式記憶胞152的驗證次數遞增而遞增，或使得反向電壓隨著電阻式記憶胞152的驗證次數遞增而遞增。而前述重置驗證邏輯控制器124則於進行重置驗證時控制數位類比轉換器13輸出電壓訊號V，使得反向電壓隨著電阻式記憶胞152的驗證次數遞增而遞減。
第一實施例
請同時參照第2圖、第3圖、第4圖及第5圖，第4圖繪示係為依照第一實施例之驗證方法之流程圖，第5圖繪示係為依照第一實施例之寫入電壓之波形圖。首先如步驟410所示，接收寫入訊號Write及資料訊號Data。若對電阻式記憶胞152進行設定驗證(Set Verify)則資料訊號等於0，設定驗證亦可稱為低組態驗證。接著如步驟420所示，設定電阻式記憶胞152之寫入電壓Vcell等於電壓V1。跟著如步驟430所示，判斷電阻式記憶胞152是否通過驗證，若電阻式記憶胞152通過驗證，則結束驗證程序。相反地，若電阻式記憶胞152未通過驗證，則執行步驟440。於步驟440中，係遞增驗證次數n及電壓V1，即n=n++1且V1=V1+△V。其中△V為一電壓變化量。接著如步驟450所示，判斷驗證次數n是否小於預設次數n1。若驗證次數n小於預設次數n1，則重複執行步驟420。
選擇電路14於時段T1施加第1個電壓脈衝至電阻記憶元件152a之另一端，並施加參考電壓至電晶體152b之第二端，以寫入正向電壓至電阻式記憶胞152。接著再重複步驟430、步驟440及步驟450。相似地，選擇電路14依序於時段T2至Tn1-1施加第2至n1-1個電壓脈衝至電阻記憶元件152a之另一端，並施加參考電壓至電晶體152b之第二端，以依序寫入隨驗證次數遞增而遞增的正向電壓至電阻式記憶胞152。
前述步驟420、步驟430、步驟440及步驟450係重複地被執行直到驗證次數n不小於預設次數n1。當驗證次數n不小於預設次數n1，則依序執行步驟460及步驟470，並於步驟470後結束驗證程序。於步驟460中係設定電阻式記憶胞152之寫入電壓Vcell等於電壓V2，而於步驟470中係設定電阻式記憶胞152之寫入電壓Vcell等於電壓V1。選擇電路14於時段Tn1係施加第n1個電壓脈衝至電晶體152b之第二端，並施加參考電壓至電阻記憶元件152a之另一端，以寫入反向電壓至電阻式記憶胞152。
第二實施例
請同時參照第2圖、第3圖、第6圖及第7圖，第6圖繪示係為依照第二實施例之驗證方法之流程圖，第7圖繪示係為依照第二實施例之寫入電壓之波形圖。首先如步驟610所示，接收寫入訊號Write及資料訊號Data。若對電阻式記憶胞152進行設定驗證(Set Verify)則資料訊號等於0，設定驗證亦可稱為低組態驗證。接著如步驟620所示，設定電阻式記憶胞152之寫入電壓Vcell等於電壓V1。選擇電路14於時段T1施加第1個電壓脈衝至電阻記憶元件152a之另一端，並施加參考電壓至電晶體152b之第二端，以寫入正向電壓至電阻式記憶胞152。
跟著如步驟630所示，判斷電阻式記憶胞152是否通過驗證，若電阻式記憶胞152通過驗證，則結束驗證程序。相反地，若電阻式記憶胞152未通過驗證，則執行步驟640。於步驟640中，係設定電阻式記憶胞152之寫入電壓Vcell等於電壓V2。選擇電路14於時段T2係施加第2個電壓脈衝至電晶體152b之第二端，並施加參考電壓至電阻記憶元件152a之另一端，以寫入反向電壓至電阻式記憶胞152。接著如步驟650所示，遞增驗證次數n及電壓V2，即n=n+1且V2=V2+△V。其中△V為一電壓變化量。接著如步驟660所示，判斷驗證次數n是否小於預設次數n1。若驗證次數n小於預設次數n1，則重複執行步驟620。選擇電路14於時段T3施加第3個電壓脈衝至電阻記憶元件152a之另一端，並施加參考電壓至電晶體152b之第二端，以寫入正向電壓至電阻式記憶胞152。
接著再重複步驟630、步驟640、步驟650及步驟660。相似地，選擇電路14依序於時段T4、時段T6及時段T8時段施加第4、6及8個電壓脈衝至電晶體152b之第二端，並施加參考電壓至電阻記憶元件152a之另一端，以依序寫入隨驗證次數遞增而遞增的反向電壓至電阻式記憶胞152。選擇電路14並依序於時段T3、時段T5及時段T7時段施加第3、5及7個電壓脈衝至電阻記憶元件152a之另一端，並施加參考電壓至電晶體152b之第二端，以依序寫入正向電壓至電阻式記憶胞152。依此類推，後續的其他時段正向電壓與反向電壓將被交替地寫入電阻式記憶胞152。
前述步驟620、步驟630、步驟640、步驟650及步驟660係重複地被執行直到驗證次數n不小於預設次數n1。當驗證次數n不小於預設次數n1，則執行步驟670，並於步驟670後結束驗證程序。於步驟670中係設定電阻式記憶胞152之寫入電壓Vcell等於電壓V1。選擇電路14於時段Tn1係施加第n1個電壓脈衝至電阻記憶元件152a之另一端，並施加參考電壓至電晶體152b之第二端，以寫入正向電壓至電阻式記憶胞152。
第三實施例
請同時參照第2圖、第3圖、第8圖及第9圖，第8圖繪示係為依照第三實施例之驗證方法之流程圖，第9圖繪示係為依照第三實施例之寫入電壓之波形圖。首先如步驟810所示，接收寫入訊號Write及資料訊號Data。若對電阻式記憶胞152進行重置驗證(Reset Verify)則資料訊號等於1，重置驗證亦可稱為高組態驗證。接著如步驟820所示，設定電阻式記憶胞152之寫入電壓Vcell等於電壓V1。跟著如步驟830所示，判斷電阻式記憶胞152是否通過驗證，若電阻式記憶胞152通過驗證，則結束驗證程序。相反地，若電阻式記憶胞152未通過驗證，則執行步驟840。於步驟840中，係遞減驗證次數n及電壓V1，即n=n+1且V1=V1-△V。其中△V為一電壓變化量。接著如步驟850所示，判斷驗證次數n是否小於預設次數n1。若驗證次數n小於預設次數n1，則重複執行步驟820。
選擇電路14於時段T1施加第1個電壓脈衝至電晶體152b之第二端，並施加參考電壓至電阻記憶元件152a之另一端，以寫入反向電壓至電阻式記憶胞152。接著再重複步驟830、步驟840及步驟850。相似地，選擇電路14依序於時段T2至Tn1施加第2至n1個電壓脈衝至電晶體152b之第二端，並施加參考電壓至電阻記憶元件152a之另一端，以依序寫入隨驗證次數遞增而遞減反向電壓至電阻式記憶胞152。
前述步驟820、步驟830、步驟840及步驟850係重複地被執行直到驗證次數n不小於預設次數n1。當驗證次數n不小於預設次數n1，則依序執行步驟860，並於步驟860後結束驗證程序。於步驟860中係設定電阻式記憶胞152之寫入電壓Vcell等於電壓V1。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．電阻式記憶體
11．．．時脈產生器
12．．．決策邏輯
13．．．數位類比轉換器
14．．．選擇電路
15．．．電阻式記憶胞陣列
16．．．比較電路
122．．．設定驗證控制器
124．．．重置驗證控制器
410、420、430、440、450、460、470、610、620、630、640、650、660、670、810、820、830、840、850、860．．．步驟
V．．．電壓訊號
V1、V2．．．電壓
Data．．．資料訊號
Write．．．寫入訊號
T1～Tn1．．．時段
第1圖繪示係為電阻式記憶胞陣列之示意圖。
第2圖繪示係為電阻式記憶胞之示意圖，第3圖繪示係為依照本揭露之電阻式記憶體之示意圖。
第4圖繪示係為依照第一實施例之驗證方法之流程圖。
第5圖繪示係為依照第一實施例之寫入電壓之波形圖。
第6圖繪示係為依照第二實施例之驗證方法之流程圖。
第7圖繪示係為依照第二實施例之寫入電壓之波形圖。
第8圖繪示係為依照第三實施例之驗證方法之流程圖。
第9圖繪示係為依照第三實施例之寫入電壓之波形圖。
410、420、430、440、450、460、470．．．步驟
Claims (10)
- 一種電阻式記憶體之驗證方法，該電阻式記憶體包括至少一電阻式記憶胞，該電阻式記憶胞包括一電阻記憶元件及一電晶體，該電阻記憶元件之一端係耦接至該電晶體之第一端，該驗證方法包括：判斷該電阻式記憶胞是否通過驗證；以及於一第一時段且該電阻式記憶胞未通過驗證的情況下，根據由一數位類比轉換器輸出之一電壓訊號施加一參考電壓至該電阻記憶元件之另一端，並施加一電壓脈衝至該電晶體之第二端，以寫入一反向電壓至該電阻式記憶胞，該電晶體之第一端係為汲極，該電晶體之第二端係為源極，該反向電壓小於該參考電壓。
- 如申請專利範圍第1項所述之驗證方法，更包括：隨該電阻式記憶胞之一驗證次數遞增而遞增該反向電壓。
- 如申請專利範圍第1項所述之驗證方法，更包括：隨該電阻式記憶胞之一驗證次數遞增而遞減該反向電壓。
- 如申請專利範圍第1項所述之驗證方法，更包括：於一第二時段且該電阻式記憶胞未通過驗證的情況下，根據該電壓訊號施加該電壓脈衝至該電阻記憶元件之另一端，並施加該參考電壓至該電晶體之第二端，以寫入一正向電壓至該電阻式記憶胞，該第二時段與該第一時段不同。
- 如申請專利範圍第4項所述之驗證方法，更包括： 隨該電阻式記憶胞之一驗證次數遞增而遞增該正向電壓。
- 一種電阻式記憶體，包括：至少一電阻式記憶胞，包括：一電阻記憶元件；及一電晶體，該電阻記憶元件之一端係耦接至該電晶體之第一端；一數位類比轉換器；一決策邏輯(Decision Logic)，用以控制該數位類比轉換器輸出一電壓訊號；一選擇電路，用以於一第一時段且該電阻式記憶胞未通過驗證的情況下，根據該電壓訊號施加一參考電壓至該電阻記憶元件之另一端，並施加一電壓脈衝至該電晶體之第二端，以寫入一反向電壓至該電阻式記憶胞，該電晶體之第一端係為汲極，該電晶體之第二端係為源極，該反向電壓小於該參考電壓。
- 如申請專利範圍第6項所述之電阻式記憶體，其中該反向電壓係隨該電阻式記憶胞之一驗證次數遞增而遞增。
- 如申請專利範圍第6項所述之電阻式記憶體，其中該反向電壓係隨該電阻式記憶胞之一驗證次數遞增而遞減。
- 如申請專利範圍第6項所述之電阻式記憶體，其中該選擇電路於一第二時段且該電阻式記憶胞未通過驗證的情況下，根據該電壓訊號施加該電壓脈衝至該電阻記 憶元件之另一端，並施加該參考電壓至該電晶體之第二端，以寫入一正向電壓至該電阻式記憶胞，該第二時段與該第一時段不同。
- 如申請專利範圍第9項所述之電阻式記憶體，其中該正向電壓係隨該電阻式記憶胞之一驗證次數遞增而遞增。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099132237A TWI446352B (zh) | 2010-09-23 | 2010-09-23 | 電阻式記憶體及其驗證方法 |
| US12/955,657 US8300449B2 (en) | 2010-09-23 | 2010-11-29 | Resistive random access memory and verifying method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099132237A TWI446352B (zh) | 2010-09-23 | 2010-09-23 | 電阻式記憶體及其驗證方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201214451A TW201214451A (en) | 2012-04-01 |
| TWI446352B true TWI446352B (zh) | 2014-07-21 |
Family
ID=45870513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099132237A TWI446352B (zh) | 2010-09-23 | 2010-09-23 | 電阻式記憶體及其驗證方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8300449B2 (zh) |
| TW (1) | TWI446352B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9798481B1 (en) | 2016-06-15 | 2017-10-24 | Winbond Electronics Corp. | Memory system includes a memory controller coupled to a non-volatile memory array configured to provide special write operation to write data in the non-volatile memory array before a board mount operation is applied and provde a regular write operation after a board mount operation is applied |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101942274B1 (ko) * | 2012-02-13 | 2019-01-28 | 삼성전자주식회사 | 저항성 메모리 장치 |
| US8772934B2 (en) * | 2012-08-28 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Aluminum interconnection apparatus |
| US9001553B1 (en) * | 2012-11-06 | 2015-04-07 | Adesto Technologies Corporation | Resistive devices and methods of operation thereof |
| US8861258B2 (en) | 2013-02-21 | 2014-10-14 | Sandisk 3D Llc | Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device |
| KR102144779B1 (ko) | 2014-02-04 | 2020-08-14 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 |
| US9455184B2 (en) | 2014-06-17 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Aluminum interconnection apparatus |
| CN105225691A (zh) * | 2014-07-04 | 2016-01-06 | 华邦电子股份有限公司 | 电阻式随机存取存储单元的工作方法 |
| US9443587B1 (en) * | 2015-07-21 | 2016-09-13 | Winbond Electronics Corp. | Resistive memory apparatus and writing method thereof |
| SG10201606137YA (en) * | 2016-07-26 | 2018-02-27 | Silicon Storage Tech Inc | Current forming of resistive random access memory (rram) cell filament |
| US10430534B2 (en) * | 2016-11-30 | 2019-10-01 | Numem Inc. | Resistance-based memory compiler |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781906B2 (en) * | 2002-11-19 | 2004-08-24 | Hewlett-Packard Development Company, L.P. | Memory cell sensing integrator |
| US6985375B2 (en) * | 2003-06-11 | 2006-01-10 | Micron Technology, Inc. | Adjusting the frequency of an oscillator for use in a resistive sense amp |
| US7289351B1 (en) | 2005-06-24 | 2007-10-30 | Spansion Llc | Method of programming a resistive memory device |
| KR100719368B1 (ko) | 2005-06-27 | 2007-05-17 | 삼성전자주식회사 | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 |
-
2010
- 2010-09-23 TW TW099132237A patent/TWI446352B/zh active
- 2010-11-29 US US12/955,657 patent/US8300449B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9798481B1 (en) | 2016-06-15 | 2017-10-24 | Winbond Electronics Corp. | Memory system includes a memory controller coupled to a non-volatile memory array configured to provide special write operation to write data in the non-volatile memory array before a board mount operation is applied and provde a regular write operation after a board mount operation is applied |
| TWI622983B (zh) * | 2016-06-15 | 2018-05-01 | 華邦電子股份有限公司 | 記憶體系統及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201214451A (en) | 2012-04-01 |
| US8300449B2 (en) | 2012-10-30 |
| US20120075908A1 (en) | 2012-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446352B (zh) | 電阻式記憶體及其驗證方法 | |
| JP5478861B2 (ja) | 相変化物質をプログラミングする方法 | |
| TWI229866B (en) | Semiconductor memory device and control method thereof | |
| US20190279713A1 (en) | Memory Programming Methods and Memory Systems | |
| TWI232456B (en) | Semiconductor memory device and method for correcting memory cell data | |
| US9558823B1 (en) | Resistance drift recovery method for MLC PCM | |
| US8605497B2 (en) | Parallel programming scheme in multi-bit phase change memory | |
| JP2015506529A (ja) | 相変化メモリをプログラミングするための方法、駆動回路 | |
| TWI528373B (zh) | 用以改善程式化速度之程式化記憶胞之方法以及應用其之記憶體 | |
| JP2009283117A (ja) | 不揮発性メモリ装置のプログラム方法 | |
| TWI571875B (zh) | 電阻式記憶體裝置及其寫入方法 | |
| JP2016134191A (ja) | 抵抗変化型メモリの制御方法 | |
| TWI603334B (zh) | Semiconductor device | |
| TWI546808B (zh) | 半導體記憶體設備及其分區程式控制電路與程式方法 | |
| US9941003B2 (en) | Multi-level resistive memory structure | |
| US11114156B2 (en) | Read spike mitigation in integrated circuit memory | |
| JP2015149108A (ja) | 半導体装置及び記憶装置並びにその制御方法 | |
| US11437101B2 (en) | Resistive memory storage apparatus and operating method thereof | |
| JP5657821B2 (ja) | 相変化メモリ装置 | |
| CN112071347B (zh) | 阻变存储器的操作方法、存储装置的控制方法和存储装置 | |
| JP5412063B2 (ja) | 不揮発性半導体記憶装置 | |
| JPWO2022009618A5 (zh) | ||
| TWI482160B (zh) | 用於非揮發性半導體記憶體元件的程式化方法 | |
| JP2010009689A (ja) | 不揮発性半導体記憶装置 | |
| TW201709212A (zh) | 記憶體陣列的程式化方法 |