JP2009283117A - 不揮発性メモリ装置のプログラム方法 - Google Patents
不揮発性メモリ装置のプログラム方法 Download PDFInfo
- Publication number
- JP2009283117A JP2009283117A JP2008208802A JP2008208802A JP2009283117A JP 2009283117 A JP2009283117 A JP 2009283117A JP 2008208802 A JP2008208802 A JP 2008208802A JP 2008208802 A JP2008208802 A JP 2008208802A JP 2009283117 A JP2009283117 A JP 2009283117A
- Authority
- JP
- Japan
- Prior art keywords
- program
- start voltage
- voltage
- erase
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【課題】 本発明の不揮発性メモリ装置のプログラム方法は、各セルのプログラム速度に応じてプログラム開始電圧を異なって設定する不揮発性メモリ装置のプログラム方法を提供することを目的としている。
【解決手段】 第1頁に対してプログラム動作を行う段階と、前記第1頁に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントする段階と、前記カウントされたプログラムパルス印加回数としきい値を比較してプログラム開始電圧を再設定する段階と、第2頁に対して前記再設定されたプログラム開始電圧に応じてプログラム動作を行う段階とを含む構成としたことを特徴とする。
【選択図】 図3
【解決手段】 第1頁に対してプログラム動作を行う段階と、前記第1頁に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントする段階と、前記カウントされたプログラムパルス印加回数としきい値を比較してプログラム開始電圧を再設定する段階と、第2頁に対して前記再設定されたプログラム開始電圧に応じてプログラム動作を行う段階とを含む構成としたことを特徴とする。
【選択図】 図3
Description
本発明は、不揮発性メモリ装置のプログラム方法に関する。
最近、電気的にプログラム(program)と消去(erase)が可能であり、一定周期でデータを再作成しなければならないリフレッシュ(refresh)機能が不要な不揮発性メモリ素子に対する需要が増加している。
上記不揮発性メモリセルは、電気的なプログラム/消去動作が可能な素子であり、薄い酸化膜に印加される強い電場により電子が移動しながらセルのしきい値電圧を変化させてプログラム及び消去動作を行う。
上記不揮発性メモリ装置は、通常、データが格納されるセルがマトリックス状に構成されたメモリセルアレイ、上記メモリセルアレイの特定セルに対してメモリを書き込んだり特定セルに格納されたメモリを読み出す頁バッファを含む。上記頁バッファは、特定のメモリセルと接続されたビットライン対、メモリセルアレイに記録するデータを臨時格納するか、またはメモリセルアレイから特定セルのデータを読み出して臨時格納するレジスタ、特定のビットラインまたは特定のレジスタの電圧レベルを感知する感知ノード、上記特定のビットラインと感知ノードの接続如何を制御するビットライン選択部を含む。
このような不揮発性メモリ装置のプログラム動作において各セルの特性、プログラム/消去回数の差によりプログラム速度が変わる現象が発生する。一方、不揮発性メモリ装置のプログラム動作は、ISPPプログラム方法により行われるところ、各セルのプログラム速度を考慮してプログラム開始電圧を設定する必要がある。
前述した必要性により本発明が解決しようとする課題は、各セルのプログラム速度に応じてプログラム開始電圧を異なって設定する不揮発性メモリ装置のプログラム方法を提供することである。
前述した課題を解決するための本発明の不揮発性メモリ装置のプログラム方法は、第1頁に対してプログラム動作を行う段階と、前記第1頁に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントする段階と、前記カウントされたプログラムパルス印加回数としきい値を比較してプログラム開始電圧を再設定する段階と、第2頁に対して前記再設定されたプログラム開始電圧に応じてプログラム動作を行う段階を含むことを特徴とする。
また、本発明の不揮発性メモリ装置のプログラム方法は、消去動作を行う段階と、前記消去動作が完了するまで消去パルス印加回数をカウントする段階と、前記カウントされた消去パルス印加回数としきい値を比較してプログラム開始電圧を設定する段階と、前記設定されたプログラム開始電圧に応じてプログラム動作を行う段階を含むことを特徴とする。
また、本発明の不揮発性メモリ装置のプログラム方法は、消去動作を行う段階と、前記消去動作が完了するまで消去パルス印加回数をカウントする段階と、前記カウントされた消去パルス印加回数としきい値を比較してポストプログラム開始電圧を設定する段階と、前記設定されたポストプログラム開始電圧に応じてポストプログラム動作及び検証動作を行う段階と、前記ポストプログラムが完了したセルに対してプログラム動作を行う段階を含むことを特徴とする。
また、本発明の不揮発性メモリ装置のプログラム方法は、消去動作が完了したメモリセルが提供される段階と、前記メモリセルにポストプログラム動作を行う段階と、前記ポストプログラム動作が完了するまでポストプログラムパルス印加回数をカウントする段階と、前記カウントされたポストプログラムパルス印加回数としきい値を比較してプログラム開始電圧を設定する段階と、前記設定されたプログラム開始電圧に応じてプログラム動作及び検証動作を行う段階を含むことを特徴とする。
また、本発明の不揮発性メモリ装置のプログラム方法は、第1の物理頁(physical page)に対して第1の論理頁プログラム動作を行う段階と、前記第1の論理頁(logical page)に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントする段階と、前記カウントされたプログラムパルス印加回数としきい値を比較してプログラム開始電圧を再設定する段階と、前記第1の物理頁に対して前記再設定されたプログラム開始電圧に応じて第2の論理頁プログラム動作を行う段階を含むことを特徴とする。
前述した本発明の構成によれば、プログラム速度に応じてプログラム開始電圧を異なって設定することができる。即ち、直前頁のプログラム動作時にプログラムパルス印加回数をカウントしてプログラム速度を測定することができ、それにより、次の頁のプログラム動作時にプログラム開始電圧を再設定してプログラム動作を行う。即ち、プログラム速度に応じてプログラム開始電圧を可変する。一方、前記プログラム速度を測定する多様な方法を用いることができる。プログラムパルス印加回数以外に消去パルス印加回数、ポストプログラムパルス印加回数に基づいてプログラム速度を測定することができる。このような構成によりプログラム動作に消耗する時間を減少させることができる。また、プログラム動作後に各セルの分布を均一に維持することができる。
以下、添付した図面を参照し、本発明の好ましい実施例を詳しく考察する。本発明は、以下に開示される実施例により限定されるものではなく、互いに異なる多様な形態で具現され、単に、本実施例は、本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。図面において同一符号は同一の要素を指す。
図1は、通常用いられる不揮発性メモリ装置のISPPプログラム方法を示した図面である。
上記ISPP(Incremental step pulse program)プログラム方法は、プログラムメモリセルに複数のプログラムパルスを印加し、プログラムパルス印加直後に検証動作を行うことを特徴とする。また、n番目のプログラムパルス印加後にn+1番目のプログラムパルス印加時にはステップパルスVstepだけ電圧を増加させて印加する。このようにプログラム電圧を開始電圧Vstartからステップ電圧Vstepずつ増加させて印加することにより、各セルのしきい値電圧分布を狭める効果がある。
一方、上記しきい値電圧分布は、各メモリセルのチャネル幅(channel width)、チャネル長さ(channel length)、酸化膜厚等、様々な工程条件により広い固有分布Vthiを有するようになる。示されたように、上記固有分布Vthiが3Vである場合、定められたステップ電圧VstepによりISPPプログラム動作を行う場合、要されるプログラムパルス数は、固有分布Vthi/ステップ電圧Vstepとなる。即ち、ステップ電圧が小さいほどさらに稠密な分布幅が得られるが、パルス数は多くなる。このような固有分布の特性以外に各セルの特性またはプログラム/消去回数(E/Wサイクリング回数)によるプログラム速度の差を考慮してプログラム開始電圧を印加する必要がある。
図2は、通常の不揮発性メモリ装置においてセルの特性またはプログラム/消去回数に異なるプログラム速度の差を示した図面である。
各セルの特性上、同一のプログラム電圧を印加しても、しきい値電圧に差が発生する。図2(a)に示されたように、しきい値電圧がより高くなるセルをファーストセル、ファーストセルに比べてしきい値電圧が低いセルをスローセルという。同一のプログラム電圧が印加されてもプログラム速度に差が発生する。この時、プログラム速度はプログラムが完了した状態で印加されるプログラムパルスの電圧を意味する。
このような場合、プログラム速度が遅いセルに印加されるプログラムパルスの個数が増加する問題がある。例えば、セル間プログラム速度の差が1Vである場合、ステップ電圧Vstepが200mVであれば、5(1V/200mV)個のパルスだけの速度差を有するものと見られ、スローセルに5回のパルスを追加で印加しなければならない。
図2(b)では、プログラム/消去回数によるしきい値電圧の差を示している。プログラム/消去回数が繰り返されれば、フローティングゲートにトラップされる電荷が増加するため、低いプログラム電圧が印加されても、しきい値電圧が速やかに上昇する。即ち、同一のプログラムパルスが印加されても、プログラム/消去回数が高いセルのプログラム速度が速くなる。この時、プログラム速度はプログラムが完了するまで印加されるプログラムパルスの個数で定義され得る。従って、プログラム/消去回数の増加によるプログラム速度の増加を考慮してプログラム開始電圧を低く設定するようになる。例えば、プログラム/消去回数差が10Kである互いに異なるセルのプログラム速度の差が1Vである場合、ステップ電圧Vstepが200mVであれば、5(1V/200mV)個のパルスだけの速度差を有すると見られ、プログラム/消去回数が小さいセルに5回のパルスを追加で印加しなければならない。
上記で詳察したように、各セルの特性またはプログラム/消去回数の差によりプログラム速度に差が出ることが分かる。このように、セル別プログラム速度に差が出る場合には、プログラム速度が最も速いセルの状態を基準としてプログラム開始電圧を設定するようになる。従って、プログラム速度が遅いセルにプログラムパルスがさらに多く印加されなければならないため、全体プログラム動作に要される時間が増加する問題がある。
図3は、本発明の一実施例による不揮発性メモリ装置のプログラム方法を示した順序図である。
まず、第nの頁データが入力される(段階310)。
プログラム動作は、通常、頁単位で行われるところ、n番目の頁にプログラムされるデータが頁バッファに入力され、そのデータにより感知ノードSOに印加される電圧レベルが異になる。一方、プログラムパルスの印加回数値mが1に初期化される。
次に、プログラム開始電圧によりプログラム動作を行う(段階320). ISPPプログラム動作によりプログラム対象セルが含まれたワードラインにプログラム電圧が印加される。
次に、プログラム対象セルが基準電圧以上にプログラムされたかどうかを確認するプログラム検証動作を行う(段階330)。上記検証動作は、通常の不揮発性メモリ装置の検証動作により進行される。即ち、ビットラインをハイレベルにプリチャージさせた状態で、検証対象セルのしきい値電圧が基準電圧以上に高くなったかどうかによりビットラインの電圧レベルが変わるようにする。通常基準電圧以上にプログラムされた場合に限ってビットラインの電圧レベルがそのまま維持され、そうでない場合にはロウレベルにディスチャージされる。
上記検証結果、プログラム対象セルが全て基準電圧以上にプログラムが完了した場合には次の段階350を行う(段階340)。しかし、基準電圧よりもしきい値電圧が低いプログラム対象セルがある場合には、ステップ電圧だけプログラム電圧を増加させてプログラム動作を反復して行う(段階340、342、344)。この時、プログラム動作が繰り返されるため、プログラムパルス印加回数が1だけ増加する。即ち、プログラムパルス印加回数をカウントする場合は、プログラム検証動作を行い、基準電圧以下にプログラムされたプログラム対象セルがある場合、プログラム電圧をステップ電圧だけ増加させ、プログラムパルス印加回数を1だけ増加させる。
上記段階340において、プログラム対象セルが全て基準電圧以上にプログラムが完了した場合には、プログラムパルス印加回数によりプログラム開始電圧を再設定する(段階350)。
プログラムが完了した状態のプログラムパルス印加回数がしきい値よりも大きい場合には、プログラム速度が低い状態であるため、プログラム開始電圧を増加させる。望ましくは、プログラムパルス印加回数としきい値に差が出る回数だけステップ電圧を増加させる。例えば、プログラムパルス印加回数が13回であり、しきい値が10回の場合には、3×ステップ電圧だけプログラム開始電圧を増加させる。即ち、プログラム開始電圧を増加させる場合は、プログラムパルス印加回数と、しきい値との差だけステップ電圧をプログラム開始電圧に積算する。
プログラムが完了した状態のプログラムパルス印加回数がしきい値よりも小さい場合には、プログラム速度が高い状態であるため、プログラム開始電圧を減少させる。望ましくは、プログラムパルス印加回数としきい値に差が出る回数だけステップ電圧を減少させる。例えば、プログラムパルス印加回数が7回であり、しきい値が10回の場合には、3×ステップ電圧だけプログラム開始電圧を減少させる。即ち、プログラム開始電圧を減少させる場合は、プログラムパルス印加回数と、しきい値との差だけステップ電圧をプログラム開始電圧から減算する。
プログラムが完了した状態のプログラムパルス印加回数がしきい値と等しい場合には、プログラム開始電圧を変更させずに維持させる。
次に、プログラムする頁がさらにある場合には、上記再設定されたプログラム開始電圧に応じてプログラム動作を反復して行う(段階360、362、310、320)。
先の段階350でプログラム開始電圧が再設定された状態であるため、該当電圧に応じてプログラム動作が行われる。
このように、各頁別のプログラム電圧パルスの印加回数をカウントし、それによりプログラム開始電圧を再設定し、上記再設定されたプログラム開始電圧により、次の頁のプログラム動作を行う。即ち、第1頁に対してプログラム動作を行い、該第1頁に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントし、該カウントされたプログラムパルス印加回数としきい値とを比較してプログラム開始電圧を再設定し、第2頁に対して再設定されたプログラム開始電圧に応じてプログラム動作を行う。
図4は、本発明の他の実施例による不揮発性メモリ装置のプログラム方法を示した順序図である。
まず、消去動作を行う(段階410)。上記消去動作は、ブロック単位で行われ、通常のISPE(Incremental step pulse erasing)方法により行われる。
次に、消去検証動作を行う(段階420)。上記消去動作により消去対象セルのしきい値電圧が全て0Vよりも小さいかを確認する。
上記消去動作により消去対象セルが全て消去されたものと確認されれば、次の段階440の動作を行う(段階430)。
しかし、消去対象セル中、消去されないセルがある場合、消去電圧をステップ電圧だけ増加させて消去動作を反復して行う(段階430、432、434、410)。それにより、消去パルス印加回数も1だけ増加する。
上記消去動作により消去対象セルが全て消去されたものと確認されれば、消去パルス印加回数によりプログラム開始電圧またはポストプログラム開始電圧を設定する(段階440)。
消去動作が完了した状態の消去パルス印加回数がしきい値よりも大きい場合には、プログラム速度が高い状態であるため、プログラム開始電圧を減少させる。プログラム/消去回数が増加するほどプログラム状態のしきい値電圧が高くなる傾向があり、消去が完了するまで印加される消去パルスが増加するためである。望ましくは、消去パルス印加回数としきい値に差が出る回数だけステップ電圧を減少させる。例えば、消去パルス印加回数が13回であり、しきい値が10回の場合には、3×ステップ電圧だけプログラム開始電圧を減少させる。
消去動作が完了した状態の消去パルス印加回数がしきい値よりも小さい場合には、プログラム速度が低い状態であるため、プログラム開始電圧を増加させる。望ましくは、消去パルス印加回数としきい値に差が出る回数だけステップ電圧を増加させる。例えば、消去パルス印加回数が7回であり、しきい値が10回の場合には、3×ステップ電圧だけプログラム開始電圧を増加させる。
プログラムが完了した状態のプログラムパルス印加回数がしきい値と等しい場合には、プログラム開始電圧を変更させずに維持させる。
一方、消去パルス印加回数によりポストプログラム開始電圧を設定することもできる。消去動作が行われた後、プログラム動作を行う前に消去セルの分布を狭めるためにポストプログラム動作を行う構成が知られている。即ち、消去セルに対してプログラム動作を行うが、最大しきい値電圧が0Vを超えないように制御し、全体消去セルのしきい値電圧分布を狭めることである。従って、実質的にはプログラム動作と類似の動作によりポストプログラム動作が行われる。
本発明では、消去パルス印加回数によりポストプログラム開始電圧を設定する方法を一実施例とする。
消去動作が完了した状態の消去パルス印加回数がしきい値よりも大きい場合には、プログラム速度が高い状態であるため、ポストプログラム開始電圧を減少させる。望ましくは、消去パルス印加回数としきい値に差が出る回数だけステップ電圧を減少させる。例えば、消去パルス印加回数が13回であり、しきい値が10回の場合には、3×ステップ電圧だけポストプログラム開始電圧を減少させる。
消去動作が完了した状態の消去パルス印加回数がしきい値よりも小さい場合には、プログラム速度が低い状態であるため、ポストプログラム開始電圧を増加させる。望ましくは、消去パルス印加回数としきい値に差が出る回数だけステップ電圧を増加させる。例えば、消去パルス印加回数が7回であり、しきい値が10回の場合には、3×ステップ電圧だけポストプログラム開始電圧を増加させる。
プログラムが完了した状態のプログラムパルス印加回数がしきい値と等しい場合には、ポストプログラム開始電圧を変更させずに維持させる。
次に、ポストプログラム動作及びそれに関するポストプログラム検証動作を行う(段階450)。この時、実施例により上記設定されたポストプログラム開始電圧に応じてポストプログラム動作を行う。この時、ポストプログラム動作は、先に説明したように、消去セルに対して行うプログラム動作であり、消去セルの最大しきい値電圧が0Vになるようにプログラム動作を行う。
次に、プログラム動作及びそれに関する検証動作を行う(段階460)。この時、実施例により上記設定されたプログラム開始電圧に応じてプログラム動作を行う。この時、プログラム動作は、先に説明したISPP動作により行う。また、プログラム動作中に図3で説明したプログラムパルス印加回数によりプログラム開始電圧を変更する構成も含んでプログラム動作を行うことができる。
このように消去パルスの印加回数をカウントし、それにより、プログラム開始電圧またはポストプログラム開始電圧を再設定し、上記再設定されたプログラム開始電圧またはポストプログラム開始電圧に応じてプログラム動作またはポストプログラム動作を行う。
図5は、本発明の他の実施例による不揮発性メモリ装置のプログラム方法を示した順序図である。
まず、消去動作が完了する(段階510)。上記消去動作は、前述のように、ブロック単位で行われ、通常のISPE(Incremental step pulse erasing)方法により行われる。
次に、ポストプログラム動作を行う(段階520)。
上記ポストプログラム動作は、先に説明したように、消去セルの分布を狭めるために行われるものであり、詳細動作はプログラム動作と類似する。即ち、ISPP動作によりポストプログラム動作が行われる。この時、ポストプログラム開始電圧は図4の実施例により、消去パルス印加回数により再設定された開始電圧であり得る。
次に、上記ポストプログラム動作に対する検証動作を行う(段階530)。通常は0V以上にプログラムされたセルが発生した場合、ポストプログラム動作が完了したものと判断する。
上記ポストプログラム動作によりポストプログラムが完了したものと確認されれば、次の段階550の動作を行う(段階540)。
しかし、ポストプログラムが完了していない場合、消去電圧をステップ電圧だけ増加させて消去動作を反復して行う(段階540、542、544、520)。それにより、ポストプログラムパルス印加回数も1だけ増加する。
上記ポストプログラムが完了したものと確認されれば、ポストプログラムパルス印加回数によりプログラム開始電圧を設定する(段階550)。
ポストプログラムが完了した状態のポストプログラムパルス印加回数がしきい値よりも大きい場合には、プログラム速度が低い状態であるため、ポストプログラム開始電圧を増加させる。望ましくは、ポストプログラムパルス印加回数としきい値に差が出る回数だけステップ電圧を増加させる。例えば、ポストプログラムパルス印加回数が13回であり、しきい値が10回の場合には、3×ステップ電圧だけプログラム開始電圧を増加させる。
ポストプログラムが完了した状態のポストプログラムパルス印加回数がしきい値よりも小さい場合には、プログラム速度が高い状態であるため、プログラム開始電圧を減少させる。望ましくは、ポストプログラムパルス印加回数としきい値に差が出る回数だけステップ電圧を減少させる。例えば、ポストプログラムパルス印加回数が7回であり、しきい値が10回の場合には、3×ステップ電圧だけプログラム開始電圧を減少させる。
ポストプログラムが完了した状態のポストプログラムパルス印加回数がしきい値と等しい場合にはプログラム開始電圧を変更させずに維持させる。
次に、プログラム動作及びそれに関する検証動作を行う(段階560)。この時、上記設定されたプログラム開始電圧に応じてプログラム動作を行う。プログラム動作は、先に説明したISPP動作により行う。また、プログラム動作中、図3で説明したプログラムパルス印加回数によりプログラム開始電圧を変更する構成も含んでプログラム動作を行うことができる。
このようにポストプログラムパルスの印加回数をカウントし、それにより、プログラム開始電圧を再設定し、上記再設定されたプログラム開始電圧に応じてプログラム動作を行う。
図6は、本発明の他の実施例による不揮発性メモリ装置のプログラム方法を示した順序図である。
本実施例は一つの物理的頁(a physical page)内に複数の論理頁(logical pages)がプログラムされるマルチレベルセルプログラム方法に関するものである。
まず、第nの論理頁データが特定の物理頁に入力される(段階610)。
プログラム動作は、通常、頁単位で行われるところ、特定の物理頁にプログラムされる第nの論理頁データが頁バッファに入力され、そのデータにより感知ノードSOに印加される電圧レベルが異になる。一方、プログラムパルス印加回数値mが1に初期化される。
次に、プログラム開始電圧に応じてプログラム動作を行う(段階620)。ISPPプログラム動作によりプログラム電圧が印加される。
次に、プログラム対象セルが基準電圧以上にプログラムされたかどうかを確認するプログラム検証動作を行う(段階630)。上記検証動作は、通常の不揮発性メモリ装置の検証動作により行われる。
上記検証結果、プログラム対象セルが全て基準電圧以上にプログラムが完了した場合には、次の段階650を行う(段階640)。しかし、基準電圧よりもしきい値電圧が低いプログラム対象セルがある場合には、ステップ電圧だけプログラム電圧を増加させてプログラム動作を反復して行う(段階640、642、644)。この時、プログラム動作が繰り返されるため、プログラムパルス印加回数が1だけ増加する。
上記段階640においてプログラム対象セルが全て基準電圧以上にプログラムが完了した場合には、プログラムパルス印加回数によりプログラム開始電圧を再設定する(段階650)。
プログラムが完了した状態のプログラムパルス印加回数がしきい値よりも大きい場合には、プログラム速度が低い状態であるため、プログラム開始電圧を増加させる。望ましくは、プログラムパルス印加回数としきい値に差が出る回数だけステップ電圧を増加させる。例えば、プログラムパルス印加回数が13回であり、しきい値が10回の場合には、3×ステップ電圧だけプログラム開始電圧を増加させる。
プログラムが完了した状態のプログラムパルス印加回数がしきい値よりも小さい場合には、プログラム速度が高い状態であるため、プログラム開始電圧を減少させる。望ましくは、プログラムパルス印加回数としきい値に差が出る回数だけステップ電圧を減少させる。例えば、プログラムパルス印加回数が7回であり、しきい値が10回の場合には、3×ステップ電圧だけプログラム開始電圧を減少させる。
プログラムが完了した状態のプログラムパルス印加回数がしきい値と等しい場合には、プログラム開始電圧を変更させずに維持させる。
次に、プログラムする論理頁がさらにある場合には、上記再設定されたプログラム開始電圧に応じてプログラム動作を反復して行う(段階660、662、610、620)。
先の段階650でプログラム開始電圧が再設定された状態であるため、該当電圧に応じてプログラム動作が行われる。
このように各論理頁別プログラム電圧パルスの印加回数をカウントし、それにより、プログラム開始電圧を再設定し、上記再設定されたプログラム開始電圧に応じて次の頁のプログラム動作を行う。即ち、第1の物理頁に対して第1の論理頁プログラム動作を行い、該第1の論理頁に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントし、該カウントされたプログラムパルス印加回数と、しきい値とを比較してプログラム開始電圧を再設定し、第1の物理頁に対して再設定されたプログラム開始電圧に応じて第2の論理頁プログラム動作を行う。
本発明の活用例として、不揮発性メモリ装置のプログラム方法に適用出来る。
m…プログラムパルス印加回数値
SO…感知ノード
Vstart…開始電圧
Vstep…ステップパルス(ステップ電圧)
Vthi…固有分布
SO…感知ノード
Vstart…開始電圧
Vstep…ステップパルス(ステップ電圧)
Vthi…固有分布
Claims (17)
- 第1頁に対してプログラム動作を行う段階と、
前記第1頁に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントする段階と、
前記カウントされたプログラムパルス印加回数としきい値を比較してプログラム開始電圧を再設定する段階と、
第2頁に対して前記再設定されたプログラム開始電圧に応じてプログラム動作を行う段階と、
を含むことを特徴とする不揮発性メモリ装置のプログラム方法。 - 前記プログラム開始電圧を再設定する段階は、前記プログラムパルス印加回数がしきい値よりも大きい場合、プログラム開始電圧を増加させる段階と、
前記プログラムパルス印加回数がしきい値よりも小さい場合、プログラム開始電圧を減少させる段階と、
前記プログラムパルス印加回数がしきい値と等しい場合、プログラム開始電圧を維持させる段階と、
を含むことを特徴とする請求項1に記載の不揮発性メモリ装置のプログラム方法。 - 前記プログラム開始電圧を増加させる段階は、前記プログラムパルス印加回数としきい値の差だけステップ電圧を前記プログラム開始電圧に積算する段階を含むことを特徴とする請求項2に記載の不揮発性メモリ装置のプログラム方法。
- 前記プログラム開始電圧を減少させる段階は、前記プログラムパルス印加回数としきい値の差だけステップ電圧を前記プログラム開始電圧から減算する段階を含むことを特徴とする請求項2に記載の不揮発性メモリ装置のプログラム方法。
- 前記プログラムパルス印加回数をカウントする段階は、
プログラム検証動作を行う段階と、
基準電圧以下にプログラムされたプログラム対象セルがある場合、プログラム電圧をステップ電圧だけ増加させ、前記プログラムパルス印加回数を1だけ増加させる段階と、
を含むことを特徴とする請求項1に記載の不揮発性メモリ装置のプログラム方法。 - 消去動作を行う段階と、
前記消去動作が完了するまで消去パルス印加回数をカウントする段階と、
前記カウントされた消去パルス印加回数としきい値を比較してプログラム開始電圧を設定する段階と、
前記設定されたプログラム開始電圧に応じてプログラム動作を行う段階と、
を含むことを特徴とする不揮発性メモリ装置のプログラム方法。 - 前記プログラム開始電圧を設定する段階は、
前記消去パルス印加回数がしきい値よりも大きい場合、前記プログラム開始電圧を減少させる段階と、
前記消去パルス印加回数がしきい値よりも小さい場合、前記プログラム開始電圧を増加させる段階と、
前記消去パルス印加回数がしきい値と等しい場合、前記プログラム開始電圧を維持させる段階と、
を含むことを特徴とする請求項6に記載の不揮発性メモリ装置のプログラム方法。 - 前記消去パルス印加回数をカウントする段階は、
消去検証動作を行う段階と、
消去対象セルのうち、プログラム状態のセルがある場合、消去電圧をステップ電圧だけ増加させて前記消去パルス印加回数を1だけ増加させる段階と、
を含むことを特徴とする請求項6に記載の不揮発性メモリ装置のプログラム方法。 - 消去動作を行う段階と、
前記消去動作が完了するまで消去パルス印加回数をカウントする段階と、
前記カウントされた消去パルス印加回数としきい値を比較してポストプログラム開始電圧を設定する段階と、
前記設定されたポストプログラム開始電圧に応じてポストプログラム動作及び検証動作を行う段階と、
前記ポストプログラムが完了したセルに対してプログラム動作を行う段階と、
を含むことを特徴とする不揮発性メモリ装置のプログラム方法。 - 前記ポストプログラム開始電圧を設定する段階は、
前記消去パルス印加回数がしきい値よりも大きい場合、前記ポストプログラム開始電圧を減少させる段階と、
前記消去パルス印加回数がしきい値よりも小さい場合、前記ポストプログラム開始電圧を増加させる段階と、
前記消去パルス印加回数がしきい値と等しい場合、前記ポストプログラム開始電圧を維持させる段階と、
を含むことを特徴とする請求項9に記載の不揮発性メモリ装置のプログラム方法。 - 前記消去パルス印加回数をカウントする段階は、
消去検証動作を行う段階と、
消去対象セルのうち、プログラム状態のセルがある場合、消去電圧をステップ電圧だけ増加させて前記消去パルス印加回数を1だけ増加させる段階と、
を含むことを特徴とする請求項9に記載の不揮発性メモリ装置のプログラム方法。 - 消去動作が完了したメモリセルが提供される段階と、
前記メモリセルにポストプログラム動作を行う段階と、
前記ポストプログラム動作が完了するまでポストプログラムパルス印加回数をカウントする段階と、
前記カウントされたポストプログラムパルス印加回数としきい値を比較してプログラム開始電圧を設定する段階と、
前記設定されたプログラム開始電圧に応じてプログラム動作及び検証動作を行う段階と、
を含むことを特徴とする不揮発性メモリ装置のプログラム方法。 - 前記プログラム開始電圧を設定する段階は、
前記ポストプログラムパルス印加回数がしきい値よりも大きい場合、前記プログラム開始電圧を増加させる段階と、
前記ポストプログラムパルス印加回数がしきい値よりも小さい場合、前記プログラム開始電圧を減少させる段階と、
前記ポストプログラムパルス印加回数がしきい値と等しい場合、前記プログラム開始電圧を維持させる段階と、
を含むことを特徴とする請求項12に記載の不揮発性メモリ装置のプログラム方法。 - 前記ポストプログラムパルス印加回数をカウントする段階は、
ポストプログラム検証動作を行う段階と、
0V以上にプログラムされたセルが発生するまでプログラム電圧をステップ電圧だけ増加させてポストプログラム動作を行う段階と、
前記ポストプログラム動作が行われるごとに前記ポストプログラムパルス印加回数を1だけ増加させる段階と、
を含むことを特徴とする請求項12に記載の不揮発性メモリ装置のプログラム方法。 - 第1の物理頁(physical page)に対して第1の論理頁プログラム動作を行う段階と、
前記第1の論理頁(logical page)に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントする段階と、
前記カウントされたプログラムパルス印加回数としきい値を比較してプログラム開始電圧を再設定する段階と、
前記第1の物理頁に対して前記再設定されたプログラム開始電圧に応じて第2の論理頁プログラム動作を行う段階と、
を含むことを特徴とする不揮発性メモリ装置のプログラム方法。 - 前記プログラム開始電圧を再設定する段階は、
前記プログラムパルス印加回数がしきい値よりも大きい場合、プログラム開始電圧を増加させる段階と、
前記プログラムパルス印加回数がしきい値よりも小さい場合、プログラム開始電圧を減少させる段階と、
前記プログラムパルス印加回数がしきい値と等しい場合、プログラム開始電圧を維持させる段階と、
を含むことを特徴とする請求項15に記載の不揮発性メモリ装置のプログラム方法。 - 前記プログラムパルス印加回数をカウントする段階は、
プログラム検証動作を行う段階と、
基準電圧以下にプログラムされたプログラム対象セルがある場合、プログラム電圧をステップ電圧だけ増加させ、前記プログラムパルス印加回数を1だけ増加させる段階と、
を含むことを特徴とする請求項15に記載の不揮発性メモリ装置のプログラム方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080048167A KR100953045B1 (ko) | 2008-05-23 | 2008-05-23 | 불휘발성 메모리 장치의 프로그램 방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013001956A Division JP2013062022A (ja) | 2008-05-23 | 2013-01-09 | 不揮発性メモリ装置のプログラム方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009283117A true JP2009283117A (ja) | 2009-12-03 |
Family
ID=41316009
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008208802A Ceased JP2009283117A (ja) | 2008-05-23 | 2008-08-14 | 不揮発性メモリ装置のプログラム方法 |
JP2013001956A Pending JP2013062022A (ja) | 2008-05-23 | 2013-01-09 | 不揮発性メモリ装置のプログラム方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013001956A Pending JP2013062022A (ja) | 2008-05-23 | 2013-01-09 | 不揮発性メモリ装置のプログラム方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US7881110B2 (ja) |
JP (2) | JP2009283117A (ja) |
KR (1) | KR100953045B1 (ja) |
CN (1) | CN101587748B (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102751A (ja) * | 2008-10-21 | 2010-05-06 | Powerchip Semiconductor Corp | 不揮発性半導体記憶装置とその書き込み方法 |
JP2011119016A (ja) * | 2009-12-03 | 2011-06-16 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそのプログラム方法 |
JP2011198435A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012014808A (ja) * | 2010-07-02 | 2012-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012022767A (ja) * | 2010-07-13 | 2012-02-02 | Freescale Semiconductor Inc | 不揮発性メモリブロックのソフトプログラム |
JP2012027969A (ja) * | 2010-07-21 | 2012-02-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012511790A (ja) * | 2008-12-11 | 2012-05-24 | サンディスク コーポレイション | メモリのための適応消去及びソフトプログラミング |
JP2012181907A (ja) * | 2011-02-28 | 2012-09-20 | Sk Hynix Inc | 不揮発性メモリ装置およびその動作方法 |
JP2013143155A (ja) * | 2012-01-06 | 2013-07-22 | Powerchip Technology Corp | 不揮発性半導体記憶装置とその書き込み方法 |
JP2014044786A (ja) * | 2012-08-28 | 2014-03-13 | Freescale Semiconductor Inc | ソフトプログラミングを使用する不揮発性メモリ(nvm) |
US8755233B2 (en) | 2011-03-25 | 2014-06-17 | Kabushiki Kaisha Toshiba | Memory system |
JP2014132512A (ja) * | 2014-04-16 | 2014-07-17 | Powerchip Technology Corp | 不揮発性半導体記憶装置とその書き込み方法 |
KR20150011018A (ko) * | 2012-06-01 | 2015-01-29 | 스펜션 엘엘씨 | 플래시 메모리의 적응적 알고리즘을 위한 방법, 장치, 및 제작물 |
US10818358B2 (en) | 2017-09-22 | 2020-10-27 | Toshiba Memory Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
JP2022040515A (ja) * | 2020-08-31 | 2022-03-11 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびプログラミング方法 |
JP7476061B2 (ja) | 2020-09-15 | 2024-04-30 | キオクシア株式会社 | 半導体記憶装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8223551B2 (en) * | 2009-02-19 | 2012-07-17 | Micron Technology, Inc. | Soft landing for desired program threshold voltage |
KR101138101B1 (ko) * | 2010-05-27 | 2012-04-24 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자의 프로그램 방법 |
JP5542737B2 (ja) | 2011-05-12 | 2014-07-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8537623B2 (en) * | 2011-07-07 | 2013-09-17 | Micron Technology, Inc. | Devices and methods of programming memory cells |
KR20130047400A (ko) | 2011-10-31 | 2013-05-08 | 삼성전자주식회사 | 불휘발성 메모리 및 그것의 제어 방법 |
US8902667B2 (en) * | 2012-07-25 | 2014-12-02 | Freescale Semiconductor, Inc. | Methods and systems for adjusting NVM cell bias conditions for program/erase operations to reduce performance degradation |
KR102016041B1 (ko) * | 2012-10-11 | 2019-08-30 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
US8861258B2 (en) | 2013-02-21 | 2014-10-14 | Sandisk 3D Llc | Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device |
CN104575596A (zh) * | 2013-10-10 | 2015-04-29 | 北京兆易创新科技股份有限公司 | 一种抗衰退的闪存及抗衰退的方法 |
KR102235516B1 (ko) | 2014-09-30 | 2021-04-05 | 삼성전자주식회사 | 이레이즈 컨트롤 유닛을 포함하는 메모리 시스템 및 동작 방법 |
KR20170011644A (ko) * | 2015-07-23 | 2017-02-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
US9953703B2 (en) | 2015-10-16 | 2018-04-24 | Samsung Electronics Co., Ltd. | Programming method of non volatile memory device |
US9543001B1 (en) * | 2015-12-31 | 2017-01-10 | Macronix International Co., Ltd. | Programming memory cells |
KR102449196B1 (ko) * | 2016-01-15 | 2022-09-29 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 |
US10643720B2 (en) | 2018-05-23 | 2020-05-05 | Sandisk Technologies Llc | Bit line voltage control for damping memory programming |
CN110556146A (zh) * | 2018-06-01 | 2019-12-10 | 北京兆易创新科技股份有限公司 | 一种存储单元的编程方法、装置、电子设备及存储介质 |
KR20210118462A (ko) * | 2019-05-22 | 2021-09-30 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 다중 레벨 셀 nand 플래시 메모리 장치를 프로그램하는 방법 및 mlc nand 플래시 메모리 장치 |
CN110299172A (zh) * | 2019-07-04 | 2019-10-01 | 合肥联诺科技有限公司 | 一种缩短flash编程时间的编程处理方法 |
KR20220049650A (ko) | 2020-10-14 | 2022-04-22 | 삼성전자주식회사 | 메모리 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249294A (ja) * | 1994-03-11 | 1995-09-26 | Toshiba Corp | 半導体集積回路装置 |
JPH09180481A (ja) * | 1995-12-11 | 1997-07-11 | Samsung Electron Co Ltd | 不揮発性半導体メモリにおける高電圧発生方法と高電圧レベルの最適化回路及び最適化方法 |
JP2005196931A (ja) * | 2003-12-30 | 2005-07-21 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置及びそのプログラム方法 |
WO2006132818A2 (en) * | 2005-06-03 | 2006-12-14 | Sandisk Corporation | Starting program voltage shift with cycling of non-volatile memory |
JP2008262623A (ja) * | 2007-04-11 | 2008-10-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009146510A (ja) * | 2007-12-14 | 2009-07-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05182480A (ja) * | 1991-12-28 | 1993-07-23 | Sony Corp | プログラマブルリードオンリメモリ |
JP3184082B2 (ja) * | 1995-11-24 | 2001-07-09 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
JP3790654B2 (ja) * | 2000-02-15 | 2006-06-28 | シャープ株式会社 | 不揮発性半導体メモリの制御方法 |
JP2002133887A (ja) * | 2000-10-31 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 不揮発性半導体メモリ装置 |
US6549467B2 (en) * | 2001-03-09 | 2003-04-15 | Micron Technology, Inc. | Non-volatile memory device with erase address register |
US6452836B1 (en) * | 2001-03-09 | 2002-09-17 | Micron Technology, Inc. | Non-volatile memory device with erase cycle register |
US6515909B1 (en) * | 2001-10-05 | 2003-02-04 | Micron Technology Inc. | Flash memory device with a variable erase pulse |
KR100550789B1 (ko) * | 2002-07-18 | 2006-02-08 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 프로그램/소거 전압 공급 회로 |
KR100492693B1 (ko) * | 2002-12-27 | 2005-06-07 | 매그나칩 반도체 유한회사 | Eprom의 프로그램 모드 진입회로 |
JP2005276428A (ja) * | 2005-04-11 | 2005-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR100816748B1 (ko) * | 2006-03-16 | 2008-03-27 | 삼성전자주식회사 | 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법 |
US7570520B2 (en) * | 2006-12-27 | 2009-08-04 | Sandisk Corporation | Non-volatile storage system with initial programming voltage based on trial |
-
2008
- 2008-05-23 KR KR1020080048167A patent/KR100953045B1/ko not_active IP Right Cessation
- 2008-06-30 US US12/165,195 patent/US7881110B2/en active Active
- 2008-08-01 CN CN200810131220.2A patent/CN101587748B/zh active Active
- 2008-08-14 JP JP2008208802A patent/JP2009283117A/ja not_active Ceased
-
2011
- 2011-02-01 US US13/019,189 patent/US8254183B2/en active Active
- 2011-02-01 US US13/019,174 patent/US8339864B2/en active Active
-
2013
- 2013-01-09 JP JP2013001956A patent/JP2013062022A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249294A (ja) * | 1994-03-11 | 1995-09-26 | Toshiba Corp | 半導体集積回路装置 |
JPH09180481A (ja) * | 1995-12-11 | 1997-07-11 | Samsung Electron Co Ltd | 不揮発性半導体メモリにおける高電圧発生方法と高電圧レベルの最適化回路及び最適化方法 |
JP2005196931A (ja) * | 2003-12-30 | 2005-07-21 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置及びそのプログラム方法 |
WO2006132818A2 (en) * | 2005-06-03 | 2006-12-14 | Sandisk Corporation | Starting program voltage shift with cycling of non-volatile memory |
JP2008262623A (ja) * | 2007-04-11 | 2008-10-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009146510A (ja) * | 2007-12-14 | 2009-07-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102751A (ja) * | 2008-10-21 | 2010-05-06 | Powerchip Semiconductor Corp | 不揮発性半導体記憶装置とその書き込み方法 |
KR101565563B1 (ko) | 2008-12-11 | 2015-11-03 | 샌디스크 테크놀로지스, 인코포레이티드 | 메모리에 대한 적응적 소거 및 소프트 프로그래밍 |
JP2012511790A (ja) * | 2008-12-11 | 2012-05-24 | サンディスク コーポレイション | メモリのための適応消去及びソフトプログラミング |
JP2011119016A (ja) * | 2009-12-03 | 2011-06-16 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそのプログラム方法 |
JP2011198435A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012014808A (ja) * | 2010-07-02 | 2012-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012022767A (ja) * | 2010-07-13 | 2012-02-02 | Freescale Semiconductor Inc | 不揮発性メモリブロックのソフトプログラム |
JP2012027969A (ja) * | 2010-07-21 | 2012-02-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012181907A (ja) * | 2011-02-28 | 2012-09-20 | Sk Hynix Inc | 不揮発性メモリ装置およびその動作方法 |
US8755233B2 (en) | 2011-03-25 | 2014-06-17 | Kabushiki Kaisha Toshiba | Memory system |
US9165665B2 (en) | 2011-03-25 | 2015-10-20 | Kabushiki Kaisha Toshiba | Memory system |
JP2013143155A (ja) * | 2012-01-06 | 2013-07-22 | Powerchip Technology Corp | 不揮発性半導体記憶装置とその書き込み方法 |
US9064580B2 (en) | 2012-01-06 | 2015-06-23 | Powerchip Technology Corporation | Nonvolatile semiconductor memory device and write-in method thereof |
KR20150011018A (ko) * | 2012-06-01 | 2015-01-29 | 스펜션 엘엘씨 | 플래시 메모리의 적응적 알고리즘을 위한 방법, 장치, 및 제작물 |
JP2015518231A (ja) * | 2012-06-01 | 2015-06-25 | スパンション エルエルシー | フラッシュメモリ適応アルゴリズム用の方法、装置及び製造 |
KR101634264B1 (ko) | 2012-06-01 | 2016-06-28 | 스펜션 엘엘씨 | 플래시 메모리의 적응적 알고리즘을 위한 방법, 장치, 및 제작물 |
JP2014044786A (ja) * | 2012-08-28 | 2014-03-13 | Freescale Semiconductor Inc | ソフトプログラミングを使用する不揮発性メモリ(nvm) |
JP2014132512A (ja) * | 2014-04-16 | 2014-07-17 | Powerchip Technology Corp | 不揮発性半導体記憶装置とその書き込み方法 |
US10818358B2 (en) | 2017-09-22 | 2020-10-27 | Toshiba Memory Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
US11410729B2 (en) | 2017-09-22 | 2022-08-09 | Kioxia Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
US11657875B2 (en) | 2017-09-22 | 2023-05-23 | Kioxia Corporation | Semiconductor memory device configured to output write parameter and memory system including the same |
US11869596B2 (en) | 2017-09-22 | 2024-01-09 | Kioxia Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
JP2022040515A (ja) * | 2020-08-31 | 2022-03-11 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびプログラミング方法 |
US11798628B2 (en) | 2020-08-31 | 2023-10-24 | Winbond Electronics Corp. | Semiconductor memory apparatus adopting new ISPP method with sacrificial programming pulse and programming method thereof |
JP7476061B2 (ja) | 2020-09-15 | 2024-04-30 | キオクシア株式会社 | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101587748A (zh) | 2009-11-25 |
US20090285028A1 (en) | 2009-11-19 |
US8339864B2 (en) | 2012-12-25 |
US20110122705A1 (en) | 2011-05-26 |
KR100953045B1 (ko) | 2010-04-14 |
US7881110B2 (en) | 2011-02-01 |
US8254183B2 (en) | 2012-08-28 |
JP2013062022A (ja) | 2013-04-04 |
CN101587748B (zh) | 2012-07-04 |
KR20090121983A (ko) | 2009-11-26 |
US20110122704A1 (en) | 2011-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100953045B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
KR100976696B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
US9070460B2 (en) | Non-volatile semiconductor memory | |
TWI494931B (zh) | 記憶體之可適性抺除及軟性程式化 | |
KR100965071B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
KR101222063B1 (ko) | 불휘발성 메모리 장치 및 그 동작방법 | |
JP4902002B1 (ja) | 不揮発性半導体記憶装置 | |
US8023330B2 (en) | Method of erasing a nonvolatile memory device | |
KR100996108B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
KR20080084025A (ko) | 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법 | |
JP2012119019A (ja) | 不揮発性半導体記憶装置 | |
KR100965076B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
CN115206400A (zh) | 半导体装置及擦除方法 | |
KR20210111679A (ko) | 반도체 메모리 장치 및 판독 방법 | |
US11798628B2 (en) | Semiconductor memory apparatus adopting new ISPP method with sacrificial programming pulse and programming method thereof | |
KR20100027782A (ko) | 불휘발성 메모리 장치의 동작 방법 및 포스트 프로그램 방법 | |
KR20100027781A (ko) | 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법 | |
KR20090068667A (ko) | 불휘발성 메모리 장치의 프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20131126 |