KR100976696B1 - 불휘발성 메모리 장치의 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR100976696B1
KR100976696B1 KR1020080066876A KR20080066876A KR100976696B1 KR 100976696 B1 KR100976696 B1 KR 100976696B1 KR 1020080066876 A KR1020080066876 A KR 1020080066876A KR 20080066876 A KR20080066876 A KR 20080066876A KR 100976696 B1 KR100976696 B1 KR 100976696B1
Authority
KR
South Korea
Prior art keywords
program
pulse
voltage
dummy
memory device
Prior art date
Application number
KR1020080066876A
Other languages
English (en)
Other versions
KR20100006662A (ko
Inventor
왕종현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080066876A priority Critical patent/KR100976696B1/ko
Priority to CN200910007649A priority patent/CN101625898A/zh
Priority to JP2009015711A priority patent/JP2010020880A/ja
Priority to US12/361,231 priority patent/US7969786B2/en
Publication of KR20100006662A publication Critical patent/KR20100006662A/ko
Application granted granted Critical
Publication of KR100976696B1 publication Critical patent/KR100976696B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Abstract

본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제 1 전압을 갖는 더미 프로그램 펄스를 제 1 시간동안 인가하여 프로그램 동작을 수행하는 단계와, 상기 제 1 전압보다 높은 프로그램 시작 전압을 갖는 프로그램 펄스를 상기 제1 시간보다 짧은 제 2 시간동안 인가하여 프로그램 동작을 수행하는 단계와, 상기 프로그램 동작에 따라 프로그램이 완료되었는지를 검증하는 단계를 포함하는 것을 특징으로 한다.
더미 프로그램 펄스, ISPP

Description

불휘발성 메모리 장치의 프로그램 방법{Method for programming of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 100Å 이내의 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 프로그램 방법으로서 ISPP(Incremental step pulse programming) 프로그램 방법이 알려져있다. 즉, 프로그램 시작 펄스에 대하여 스텝전압만큼 일정하게 증가시키면서 프로그램 동작을 수행하게 된다. 다만, 프로그램/소거 횟수가 증가할수록 메모리 셀의 프로그램 속도가 증가하게 되고, 낮은 프로그램 시작 펄스의 인가에도 불구하고 메모리 셀의 문턱전압의 변화가 커지게 된다. 이러한 갑작스런 변화를 방지하기 위하여 프로그램 시작 펄스의 인가전에 더미 프로그램 펄스를 인가하는 방법이 알려져 있으나, 전체 프로그램 시간이 증가한다는 문제점이 있다.
전술한 문제점을 해결하기 위하여 본원 발명이 해결하고자 하는 과제는 더미 프로그램 펄스를 인가하면서도 프로그램 시간을 감소시킬 수 있는 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제 1 전압을 갖는 더미 프로그램 펄스를 제 1 시간동안 인가하여 프로그램 동작을 수행하는 단계와, 상기 제 1 전압보다 높은 프로그램 시작 전압을 갖는 프로그램 펄스를 상기 제1 시간보다 짧은 제 2 시간동안 인가하여 프로그램 동작을 수행하는 단계와, 상기 프로그램 동작에 따라 프로그램이 완료되었는지를 검증하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제2 펄스폭을 가지며 제2 스텝전압만큼씩 증가하는 계단형 더미 프로그램 펄스를 인가하여 프로그램 동작을 수행하는 단계와, 제1 스텝전압 및 제1 펄스폭을 갖는 프로그램 펄스를 인가하여 프로그램 동작을 수행하는 단계와, 상기 프로그램 동작에 따라 프로그램이 완료되었는지를 검증하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 더미 프로그램 펄스의 인가구간에서 휴지구간을 최소화하여 전체 프로그램 동작에 소요되는 시간을 감소시킬 수 있다. 또한 더미 프로그램 펄스의 인가에 따라 프로그램/소거 횟수의 증가에 따른 프로그램 동 작시의 문턱전압의 급격한 변화를 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적으로 사용되는 불휘발성 메모리 장치의 더미(dummy) 프로그램 펄스 인가방법을 도시한 도면이다.
불휘발성 메모리 장치의 프로그램 방법으로 ISPP(Incremental step pulse programming) 프로그램 방법이 알려져 있다. 상기 ISPP 프로그램 방법은 프로그램 시작 전압을 기준으로 스텝 전압만큼 증가된 프로그램 펄스를 인가하여 프로그램 하는 방법이다. 하나의 프로그램 펄스가 인가된 후로는 해당 펄스의 인가에 따라 프로그램이 완료되었는지 여부를 확인하는 검증 동작이 수행된다.
도시된 바와 같이 프로그램 시작 전압(11)을 기준으로 스텝전압(DVpgm) 만큼 지속적으로 증가된 프로그램 펄스가 인가된다. 또한 도시되어 있지 않지만, 프로그램 펄스의 인가 후에는 검증동작이 수행된다.
한편, 이러한 ISPP 프로그램 방법을 개선한 더미 프로그램 펄스 인가방법이 알려져 있다. 불휘발성 메모리 장치에 대하여 프로그램/소거 동작이 반복적으로 수 행되는 경우에는 메모리 셀의 특성에 의하여 프로그램 속도가 빨라지는 경향이 있다. 불휘발성 메모리 장치의 프로그램/소거 횟수가 커질수록 ISPP 프로그램시 최초 펄스인가에 따른 문턱 전압의 변화량이 커지게 된다. 이와 같이 프로그램/소거 횟수의 증가에 따른 프로그램 속도 변화를 고려하여 종래의 프로그램 시작 전압(11) 보다 전압 레벨이 낮은 프로그램 펄스를 인가하여 프로그램 동작을 수행한다. 이때, 이와 같은 프로그램 펄스를 더미 프로그램 펄스(12)라고 정의한다.
상기 더미 프로그램 펄스(12)는 최초 프로그램 시작 펄스(11) 보다 3~4 스텝 만큼 낮은 전압레벨을 갖는 펄스를 최초로 인가하며, 스텝전압만큼 증가시켜 복수의 더미 프로그램 펄스를 인가한다. 한편, 더미 프로그램 펄스(12) 인가시에는 별도의 검증동작을 수행하지 않는다.
프로그램/소거 횟수가 작은 경우에는 더미 프로그램 펄스(12)가 인가되더라도 문턱전압의 변화가 크지 않지만, 프로그램/소거 횟수가 큰 경우에는 문턱전압의 변화가 커진다. 한편, 상기 방법에 의하면 종래의 프로그램 시작 전압(11)이 인가되기 전에 더미 프로그램 펄스(12)가 인가되어 문턱전압이 일부 상승하기 때문에 급격한 문턱전압 변화를 방지할 수 있으며, 급격한 문턱전압 변화로 인한 문턱전압 분포의 확장현상을 방지할 수 있다. 다만, 이러한 더미 프로그램 펄스 인가 방법은 프로그램 시간을 증가시키는 문제점이 있다.
도 2는 본원 발명의 일 실시 예에 따른 불휘발성 메모리 장치의 더미 프로그램 펄스 인가방법을 도시한 도면이다.
도시된 바와 같이 최초 프로그램 시작 펄스(22) 보다는 펄스폭이 넓은 더미 프로그램 펄스를 인가한다. 바람직하게 상기 더미 프로그램 펄스는 한 스텝전압만큼 작은 전압 레벨을 갖는 것을 특징으로 한다. 이때, 상기 스텝전압은 0.3~1.0V인 것을 특징으로 한다. 또한 바람직하게는 상기 더미 프로그램 펄스는 상기 프로그램 시작 펄스의 펄스폭보다 n 배 넓은 펄스폭을 갖는 것을 특징으로 한다. 바람직하게는, 상기 더미 프로그램 펄스는 프로그램 시작 펄스의 펄스폭보다 세 배 또는 네 배 넓은 펄스폭을 가지며, 프로그램 시작 펄스보다 스텝전압만큼 낮은 전압값을 갖는다.
그 결과, 도 1에서와 같이 각 더미 프로그램 펄스의 인가 후에 휴지기간을 갖지 않고 한 번의 펄스를 인가하므로 프로그램 시간을 감소시킬 수 있다.
한편, 상기와 같은 더미 프로그램 펄스의 펄스폭 및 전압값은 불휘발성 메모리 장치에 포함된 통상적인 ISPP 펄스 제어부(미도시됨)를 통하여 실시자의 선택에 따라 제어할 수 있다. 따라서 상기 ISPP 펄스 제어부의 상세 구성에 대한 설명은 생략하기로 한다.
도 3은 본원 발명의 또 다른 실시 예에 따른 불휘발성 메모리 장치의 더미 프로그램 펄스 인가방법을 도시한 도면이다.
도시된 바와 같이 최초 프로그램 시작 펄스(32)의 인가 전에 더미 프로그램 펄스(31)를 인가하되, 더미 프로그램 펄스의 전압 레벨이 계단형으로 상승한다. 즉 도 1 에서의 더미 프로그램 펄스들을 휴지 기간 없이 인가하는 방식이다. 이를 계 단형 더미 프로그램 펄스라 한다.
상기 계단형 더미 프로그램 펄스를 구성하는 각 더미 프로그램 펄스는 최초 프로그램 시작 펄스(32)의 펄스폭과 동일한 펄스폭을 갖거나 그와 다른 펄스폭을 갖도록 구성된다. 또한 각 더미 프로그램 펄스의 전압차는 프로그램 펄스 인가시의 스텝전압과 같은 전압을 갖거나 그와 다른 전압을 갖도록 구성된다. 이는 앞서 설명한 ISPP 펄스 제어부를 통해 제어할 수 있다.
실시예에 따라, 상기 계단형 더미 프로그램 펄스(31)의 각 펄스들은 프로그램 시작 펄스와 동일한 펄스폭(W1)을 갖는다. 또한 더미 프로그램 펄스들의 전압차이는 프로그램 펄스들 사이의 스텝전압(Vstep1)과 동일한 값을 갖는다.
도시된 바에 따르면, 프로그램 시작 펄스(32) 인가 전에 프로그램 시작 펄스의 펄스폭(W1)과 동일한 펄스폭을 가지며, 프로그램 펄스 인가시의 스텝전압(Vstep1)과 동일한 스텝전압을 갖는 더미 프로그램 펄스를 인가한다.
즉, 프로그램 시작 펄스보다 n 배의 스텝전압만큼 낮은 제1 펄스, 프로그램 시작 펄스보다 n-1 배의 스텝전압만큼 낮은 제2 펄스, ..., 프로그램 시작 펄스보다 2배의 스텝전압만큼 낮은 제n-1 펄스, 프로그램 시작 펄스보다 스텝전압만큼 낮은 제n 펄스를 가지며, 각 더미 프로그램 펄스는 프로그램 시작 펄스의 펄스폭과 동일한 펄스폭을 갖는다.
달리 표현하면, 상기 계단형 더미 프로그램 펄스는 프로그램 시작 펄스보다 n 배의 스텝전압만큼 낮은 제1 펄스, 상기 제1 펄스보다 1 내지 n-1 배의 스텝전압만큼 큰 제2 내지 제n 펄스를 포함하며, 상기 각 더미 프로그램 펄스는 프로그램 시작 펄스의 펄스폭과 동일한 펄스폭을 갖는다.
한편, 상기 계단형 더미 프로그램 펄스는 각 펄스의 펄스폭과 펄스간의 전압차이를 조절하여 다양한 형태의 더미 프로그램 펄스로 형성될 수 있다.
도 4a 내지 4e는 본원 발명의 또 다른 실시 예에 따른 불휘발성 메모리 장치의 더미 프로그램 펄스 인가방법을 도시한 도면이다.
먼저 도 4a는 더미 프로그램 펄스의 펄스폭(W2)이 프로그램 시작 펄스의 펄스폭(W1)보다 크고, 더미 프로그램 펄스간의 전압차이(Vstep2)가 프로그램 펄스의 스텝전압(Vstep1)보다 큰 것을 도시하고 있다.
도 4b는 더미 프로그램 펄스의 펄스폭(W3)이 프로그램 시작 펄스의 펄스폭(W1)보다 작고, 더미 프로그램 펄스간의 전압차이(Vstep3)가 프로그램 펄스의 스텝전압(Vstep1)보다 작은 것을 도시하고 있다.
이때, 상기 펄스폭(W3)과 펄스간의 전압차이(Vstep3)를 최소화하면 도 4c와 같이 선형으로 증가하는 더미 프로그램 펄스를 형성할 수 있다.
도 4d는 더미 프로그램 펄스의 펄스폭(W2)이 프로그램 시작 펄스의 펄스폭(W1)보다 크면서, 더미 프로그램 펄스간의 전압차이(Vstep3)가 프로그램 펄스의 스텝전압(Vstep1)보다 작은 것을 도시하고 있다.
도 4e는 더미 프로그램 펄스의 펄스폭(W3)이 프로그램 시작 펄스의 펄스폭(W1)보다 작으면서, 더미 프로그램 펄스간의 전압차이(Vstep2)가 프로그램 펄스의 스텝전압(Vstep1)보다 큰 것을 도시하고 있다.
이와 같이 각 더미 프로그램 펄스의 펄스폭과 더미 프로그램 펄스의 간의 전압차이를 상이하게 제어함으로써 다양한 형태의 더미 프로그램 펄스를 형성할 수 있다.
도 5는 본원 발명에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저 더미 프로그램 펄스를 인가하여 프로그램 동작을 수행한다(단계 510).
더미 프로그램 펄스는 앞서 설명한 도 2, 도 3 또는 도 4의 형태를 따른다. 더미 프로그램 펄스를 인가한 후에는 별도의 검증동작을 수행하지 않는다. 선택된 워드라인에 더미 프로그램 펄스를 인가하는 것 말고는 일반적인 프로그램 동작과 동일한 프로그램 동작을 수행한다.
다음으로, 정규 프로그램 전압을 인가하여 프로그램 동작을 수행한다(단계 520).
더미 프로그램 펄스 인가 직후에는 프로그램 시작 펄스가 인가된다. 상기 프로그램 시작 펄스는 검증 동작이 수반되는 최초의 프로그램 펄스이다. 이후, 검증 완료 여부에 따라 상기 프로그램 시작 펄스에 n 배의 스텝 전압을 증가하여 프로그램 동작이 수행되는바, 이때 인가되는 프로그램 펄스를 정규 프로그램 전압이라 한다.
다음으로, 상기 정규 프로그램 전압의 인가후에 프로그램 완료 여부에 대하여 검증 동작을 수행한다.(단계 530)
즉, 외부에서 입력된 데이터가 지정된 메모리 셀에 모두 프로그램된 경우에는 별도의 조치없이 프로그램 동작이 종료된다.
그러나 프로그램되지 않은 셀이 있는 경우에는 스텝전압만큼 프로그램 전압을 증가시킨다(단계 540). 그리고, 스텝전압만큼 증가된 프로그램 펄스를 인가하여 상기 프로그램 동작(단계 520)을 반복수행한다.
이와 같이, 정규 프로그램 전에 더미 프로그램 펄스를 인가하되 더미 프로그램 펄스간의 휴지기간을 생략하고 하나의 펄스로 인가함에 따라 전체 프로그램 시간을 감소시킬 수 있다.
도 1은 통상적으로 사용되는 불휘발성 메모리 장치의 더미(dummy) 프로그램 펄스 인가방법을 도시한 도면이다.
도 2는 본원 발명의 일 실시 예에 따른 불휘발성 메모리 장치의 더미 프로그램 펄스 인가방법을 도시한 도면이다.
도 3은 본원 발명의 또 다른 실시 예에 따른 불휘발성 메모리 장치의 더미 프로그램 펄스 인가방법을 도시한 도면이다.
도 4a 내지 4e는 본원 발명의 또 다른 실시 예에 따른 불휘발성 메모리 장치의 더미 프로그램 펄스 인가방법을 도시한 도면이다.
도 5는 본원 발명에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.

Claims (14)

  1. 제 1 전압을 갖는 더미 프로그램 펄스를 제 1 시간동안 인가하여 프로그램 동작을 수행하는 단계와,
    상기 제 1 전압보다 높은 프로그램 시작 전압을 갖는 프로그램 펄스를 상기 제1 시간보다 짧은 제 2 시간동안 인가하여 프로그램 동작을 수행하는 단계와,
    상기 프로그램 동작에 따라 프로그램이 완료되었는지를 검증하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  2. 제1항에 있어서, 상기 제 1 시간은 상기 제 2 시간보다 n 배 긴 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 전압은 상기 프로그램 시작전압 보다 스텝전압만큼 낮은 전압 값을 갖는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  4. 제1항에 있어서, 상기 검증 결과 프로그램이 미완료된 경우 직전 프로그램 동작에서 인가된 프로그램 펄스의 전압을 스텝 전압만큼 증가시켜 다시 인가하여 프로그램 동작을 재수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  5. 제1항에 있어서, 상기 검증 결과 프로그램이 완료된 경우 프로그램 동작을 종료하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  6. 제4항에 있어서, 상기 검증 결과 프로그램이 완료될 때까지 상기 스텝 전압만큼 증가되는 전압레벨을 갖는 프로그램 펄스에 의하여 상기 프로그램 동작을 재수행하는 단계와 상기 검증하는 단계를 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법
  7. 제2항에 있어서, 상기 n은 3 또는 4인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020080066876A 2008-07-10 2008-07-10 불휘발성 메모리 장치의 프로그램 방법 KR100976696B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080066876A KR100976696B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 프로그램 방법
CN200910007649A CN101625898A (zh) 2008-07-10 2009-01-05 对非易失性存储器设备进行编程的方法
JP2009015711A JP2010020880A (ja) 2008-07-10 2009-01-27 不揮発性メモリ装置のプログラム方法
US12/361,231 US7969786B2 (en) 2008-07-10 2009-01-28 Method of programming nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080066876A KR100976696B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20100006662A KR20100006662A (ko) 2010-01-21
KR100976696B1 true KR100976696B1 (ko) 2010-08-18

Family

ID=41505023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066876A KR100976696B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 프로그램 방법

Country Status (4)

Country Link
US (1) US7969786B2 (ko)
JP (1) JP2010020880A (ko)
KR (1) KR100976696B1 (ko)
CN (1) CN101625898A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170024429A (ko) * 2015-08-25 2017-03-07 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134140A (en) * 1997-05-14 2000-10-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with soft-programming to adjust erased state of memory cells
US7978520B2 (en) 2007-09-27 2011-07-12 Sandisk Corporation Compensation of non-volatile memory chip non-idealities by program pulse adjustment
WO2010037102A2 (en) * 2008-09-29 2010-04-01 Thinsilicon Corporation Monolithically-integrated solar module
KR101205084B1 (ko) * 2010-07-09 2012-11-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 프로그램 방법
KR101222063B1 (ko) * 2011-02-28 2013-01-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작방법
JP2013041654A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 不揮発性記憶装置
JP2014053060A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体記憶装置及びその制御方法
KR102030326B1 (ko) * 2013-01-21 2019-10-10 삼성전자 주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR102219292B1 (ko) * 2014-07-21 2021-02-23 삼성전자 주식회사 반도체 메모리 장치, 이를 포함하는 반도체 메모리 시스템
CN105302474B (zh) * 2014-07-31 2018-03-16 华为技术有限公司 控制闪存的写操作的方法和闪存的控制器
KR20160059174A (ko) * 2014-11-18 2016-05-26 에스케이하이닉스 주식회사 반도체 장치
KR102271462B1 (ko) 2015-01-13 2021-07-05 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법
US9564226B1 (en) 2015-10-30 2017-02-07 Sandisk Technologies Llc Smart verify for programming non-volatile memory
CN105976867A (zh) * 2016-07-06 2016-09-28 北京兆易创新科技股份有限公司 一种存储单元的擦除方法
JP2018049672A (ja) * 2016-09-20 2018-03-29 東芝メモリ株式会社 メモリシステムおよびプロセッサシステム
KR20190073943A (ko) 2017-12-19 2019-06-27 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN112786094B (zh) * 2019-11-08 2023-08-18 上海复旦微电子集团股份有限公司 一种对存储装置执行操作的方法
CN112152594B (zh) * 2020-10-09 2022-01-21 福建省晋华集成电路有限公司 Efuse的烧写方法、efuse烧写电路与电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070039720A (ko) * 2005-10-10 2007-04-13 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626221B2 (ja) * 1993-12-13 2005-03-02 株式会社東芝 不揮発性半導体記憶装置
JPH1139887A (ja) * 1997-07-14 1999-02-12 Sony Corp 不揮発性半導体記憶装置
JPH11134879A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 不揮発性半導体記憶装置
JP4291505B2 (ja) * 2000-10-30 2009-07-08 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP2004023044A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 不揮発性半導体記憶装置
US6894931B2 (en) * 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4213532B2 (ja) * 2003-07-15 2009-01-21 株式会社東芝 不揮発性半導体記憶装置
US6937520B2 (en) * 2004-01-21 2005-08-30 Tsuyoshi Ono Nonvolatile semiconductor memory device
JP2006172681A (ja) * 2004-11-17 2006-06-29 Toshiba Microelectronics Corp 不揮発性半導体記憶装置
JP2006185483A (ja) * 2004-12-27 2006-07-13 Renesas Technology Corp 不揮発性記憶装置
JP4907896B2 (ja) * 2005-04-12 2012-04-04 株式会社東芝 不揮発性半導体記憶装置
JP2008140488A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070039720A (ko) * 2005-10-10 2007-04-13 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170024429A (ko) * 2015-08-25 2017-03-07 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디
KR102372730B1 (ko) 2015-08-25 2022-03-10 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디

Also Published As

Publication number Publication date
CN101625898A (zh) 2010-01-13
KR20100006662A (ko) 2010-01-21
US7969786B2 (en) 2011-06-28
US20100008145A1 (en) 2010-01-14
JP2010020880A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
KR100976696B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100953045B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100885782B1 (ko) 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법
US8482987B2 (en) Method and apparatus for the erase suspend operation
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US8027200B2 (en) Reduction of quick charge loss effect in a memory device
JP2009301616A (ja) 不揮発性半導体記憶装置
KR100965076B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2005011490A (ja) 半導体装置
KR100954949B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
KR101099982B1 (ko) 불휘발성 메모리 장치의 동작 방법
KR20110065759A (ko) 불휘발성 메모리 소자의 동작 방법
KR100908662B1 (ko) 불휘발성반도체기억장치
JP2007102923A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP3796851B2 (ja) 不揮発性半導体記憶装置
KR101068496B1 (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
JP5280027B2 (ja) 半導体装置及びその制御方法
KR102153017B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20100027781A (ko) 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법
US20230186997A1 (en) Semiconductor device and erasing method
JP5522682B2 (ja) 半導体メモリ
JP2008293616A (ja) 不揮発性半導体記憶装置の消去方法
JP2007193885A (ja) 多値フラッシュメモリの書き込み方法
WO2007043133A1 (ja) 半導体装置およびその制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee