KR20170024429A - 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디 - Google Patents

비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디 Download PDF

Info

Publication number
KR20170024429A
KR20170024429A KR1020150119697A KR20150119697A KR20170024429A KR 20170024429 A KR20170024429 A KR 20170024429A KR 1020150119697 A KR1020150119697 A KR 1020150119697A KR 20150119697 A KR20150119697 A KR 20150119697A KR 20170024429 A KR20170024429 A KR 20170024429A
Authority
KR
South Korea
Prior art keywords
dummy pulse
memory
program
memory device
read
Prior art date
Application number
KR1020150119697A
Other languages
English (en)
Other versions
KR102372730B1 (ko
Inventor
심영섭
김재홍
차상수
한진만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150119697A priority Critical patent/KR102372730B1/ko
Priority to US15/237,111 priority patent/US10061647B2/en
Publication of KR20170024429A publication Critical patent/KR20170024429A/ko
Application granted granted Critical
Publication of KR102372730B1 publication Critical patent/KR102372730B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 장치의 동작 방법에서는 기판 위에 수직하게 형성되는, 메모리 셀 어레이의 복수의 메모리 블록들 중 제1 메모리 블록의 복수의 페이지들에 대하여 순차적으로 프로그램 루프를 수행하고, 상기 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 상기 메모리 블록들 중 적어도 일부에 대하여 주기적인 더미 펄스를 적어도 한번 인가한다. 따라서 독출 동작시 에러 비트가 증가하는 것을 방지하여 비휘발성 메모리 장치의 성능을 높일 수 있다.

Description

비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디{NON-VOLATILE MEMORY DEVICE, OPERATING METHOD THEREOF AND SOLID STATE DRIVE INCLUDING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디(SSD)에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 비휘발성 반도체 메모리 장치(Nonvolatile semiconductor memory device)로 구분될 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에 비휘발성 반도체 메모리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 비휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.
비휘발성 반도체 메모리 장치로는 마스크 롬(Mask read-only memory, MROM), 프로그램 가능한 롬(Programmable read-only memory, PROM), 소거 및 프로그램 가능한 롬(Erasable programmable read-only memory, EPROM), 전기적으로 소거 및 프로그램 가능한 롬(Electrically erasable programmable read-only memory, EEPROM) 등이 있다.
비휘발성 메모리 장치의 대표적인 예로 플래시 메모리 장치가 있다. 플래시 메모리 장치는 컴퓨터, 휴대폰, PDA, 디지털카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 휴대용 컴퓨터(Handheld PC), 게임기, 팩스, 스캐너, 프린터 등과 같은 전자 기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다.
최근 들어 메모리 장치에 대한 고집적 요구가 증가함에 따라, 하나의 메모리 셀에 멀티 비트를 저장하는 멀티-비트 플래시 메모리 장치가 보편화되고 있다.
본 발명의 일 목적은 성능을 향상시킬 수 있는 비휘발성 메모리 장치의 동작 방법을 제공하는 것이다.
본 발명의 일 목적은 상기 동작 방법을 구현하는 비휘발성 메모리 장치를 제공하는 것이다.
본 발명의 일 목적은 상기 비휘발성 메모리 장치를 포함하는 에스에스디를 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법에서는 기판 위에 수직하게 형성되는, 메모리 셀 어레이의 복수의 메모리 블록들 중 제1 메모리 블록의 복수의 페이지들에 대하여 순차적으로 프로그램 루프를 수행하고, 상기 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 상기 메모리 블록들 중 적어도 일부에 주기적인 더미 펄스를 적어도 한번 인가한다.
예시적인 실시예에 있어서, 상기 동작 방법에서는 상기 제1 메모리 블록의 페이지들 중 적어도 하나의 페이지에 대하여 독출 동작을 더 수행할 수 있다.
상기 독출 동작의 수행 결과, 독출 데이터에서 에러 비트가 기준 값 이상으로 연속으로 발생하는 경우, 상기 메모리 블록들 전체에 상기 주기적인 더미 펄스를 적어도 한 번 인가할 수 있다.
예시적인 실시예에 있어서, 상기 주기적인 더미 펄스는 상기 제1 메모리 블록에서 상기 제1 페이지를 제외한 나머지 페이지들에 인가될 수 있다.
상기 주기적인 더미 펄스는 상기 나머지 페이지들 중 적어도 두 개의 페이지들에 동시에 인가될 수 있다.
상기 주기적인 더미 펄스는 상기 나머지 페이지들 중 적어도 두 개의 페이지들에 순차적으로 인가될 수 있다.
예시적인 실시예에 있어서, 상기 주기적인 더미 펄스는 상기 제1 메모리 블록에서 랜덤하게 선택된 적어도 하나의 페이지에 인가될 수 있다.
예시적인 실시예에 있어서, 상기 주기적인 더미 펄스는 상기 비휘발성 메모리 장치의 파워-업 시에 상기 메모리 블록들 전체에 인가될 수 있다.
예시적인 실시예에 있어서, 상기 주기적인 더미 펄스는 상기 복수의 메모리 블록들 중 적어도 두 개의 메모리 블록들에 동시에 인가될 수 있다.
예시적인 실시예에 있어서, 상기 주기적인 더미 펄스는 상기 비휘발성 메모리 장치가 파워-다운 모드로부터 웨이크-업 시에 상기 복수의 메모리 블록들 중 적어도 두 개의 메모리 블록들에 인가될 수 있다.
예시적인 실시예에 있어서, 상기 주기적인 더미 펄스는 상기 제1 메모리 블록의 프로그램/소거 사이클 회수와 연동하여 인가될 수 있다.
상기 프로그램/소거 사이클 횟수의 증가에 따라 상기 주기적인 더미 펄스의 인가 간격이 감소할 수 있다.
예시적인 실시예에 있어서, 상기 주기적인 더미 펄스는 상기 프로그램 루프의 완료 후 경과 시간 및 상기 비휘발성 메모리 장치의 동작 온도 중 적어도 하나와 연동하여 인가될 수 있다.
예시적인 실시예에 있어서, 상기 주기적인 더미 펄스는 상기 비휘발성 메모리 장치의 워드라인들에 인가되는 독출 패스 전압 및 독출 전압 중 하나일 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이, 전압 생성기, 어드레스 디코더 및 제어 회로를 포함한다. 상기 메모리 셀 어레이는 기판 위에 수직하게 형성되는 복수의 메모리 블록들을 포함한다. 상기 전압 생성기는 제어 신호들에 기초하여 워드라인 전압들을 생성한다. 상기 어드레스 디코더는 어드레스 신호에 기초하여 상기 워드라인 전압들을 상기 메모리 셀 어레이에 제공한다. 상기 제어 회로는 상기 전압 생성기를 제어한다. 상기 제어 회로는 상기 복수의 메모리 블록들 중 제1 메모리 블록의 복수의 페이지들에 대하여 순차적으로 프로그램 루프를 수행한다. 상기 제어 회로는 더미 펄스 제어기를 포함한다. 상기 더미 펄스 제어기는 상기 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 상기 메모리 블록들 중 적어도 일부에 대하여 주기적인 더미 펄스를 적어도 한번 인가하도록 상기 전압 생성기를 제어한다.
예시적인 실시예에 있어서, 상기 더미 펄스는 상기 워드라인 전압들 중 독출 패스 전압 및 독출 전압 중 하나일 수 있다.
예시적인 실시예에 있어서, 상기 더미 펄스 제어기는 상기 주기적인 더미 펄스가 상기 비휘발성 메모리 장치의 파워-업 시에 상기 메모리 블록들 전체에 인가되도록 상기 전압 생성기를 제어할 수 있다.
예시적인 실시예에 있어서, 상기 더미 펄스 제어기는 상기 주기적인 더미 펄스가 제1 메모리 블록의 프로그램/소거 사이클 회수, 상기 프로그램 루프의 완료 후 경과 시간 및 상기 비휘발성 메모리 장치의 동작 온도 중 적어도 하나와 연동되어 상기 메모리 블록들 중 적어도 일부에 인가되도록 상기 전압 생성기를 제어할 수 있다.
예시적인 실시예에 있어서, 상기 더미 펄스 제어기는 제1 테이블, 제2 테이블 및 더미 펄스 제어 신호 생성기를 포함할 수 있다. 상기 제1 테이블은 상기 메모리 블록들 중 적어도 하나의 메모리 블록의 프로그램/소거 사이클 횟수와 상기 프로그램/소거 사이클 횟수와 관계되는 프로그램 루프 완료 후의 경과 시간의 최대 문턱 값을 저장할 수 있다. 상기 제2 테이블은 상기 프로그램/소거 사이클 횟수 및 상기 프로그램 소거/사이클 횟수와 관계되는 독출 재시도 횟수의 최대 문턱 값을 저장할 수 있다. 상기 더미 펄스 제어 신호 생성기는 상기 프로그램/소거 사이클 횟수를 나타내는 제1 카운팅 값, 독출 재시도 횟수를 나타내는 제2 카운팅 값, 프로그램 루프 완료 후의 경과 시간을 나타내는 시간 정보, 상기 비휘발성 메모리 장치의 동작 온도를 나타내는 온도 신호, 상기 비휘발성 메모리 장치의 동작 모드를 나타내는 모드 신호 및 파워-업 신호 중 적어도 하나에 응답하여 상기 전압 생성기를 제어하는 더미 펄스 제어 신호를 생성할 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예에 따른 에스에스디(SSD)는 복수의 비휘발성 메모리 장치들 및 에스에스디 컨트롤러를 포함한다. 상기 에스에스디 컨트롤러는 상기 복수의 비휘발성 메모리 장치들을 제어한다. 상기 복수의 비휘발성 메모리 장치들 각각은 메모리 셀 어레이, 전압 생성기, 어드레스 디코더 및 제어 회로를 포함한다. 상기 메모리 셀 어레이는 기판 위에 수직하게 형성되는 복수의 메모리 블록들을 포함한다. 상기 전압 생성기는 제어 신호들에 기초하여 워드라인 전압들을 생성한다. 상기 어드레스 디코더는 어드레스 신호에 기초하여 상기 워드라인 전압들을 상기 메모리 셀 어레이에 제공한다. 상기 제어 회로는 상기 전압 생성기를 제어한다. 상기 제어 회로는 상기 복수의 메모리 블록들 중 제1 메모리 블록의 복수의 페이지들에 대하여 순차적으로 프로그램 루프를 수행한다. 상기 제어 회로는 더미 펄스 제어기를 포함한다. 상기 더미 펄스 제어기는 상기 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 상기 메모리 블록들 중 적어도 일부에 대하여 주기적인 더미 펄스를 적어도 한번 인가하도록 상기 전압 생성기를 제어한다.
예시적인 실시예에 있어서, 상기 에스에스디 컨트롤러는 상기 복수의 비휘발성 메모리 장치들 각각으로부터의 독출 데이터에 에러 정정 코드(ECC) 디코딩을 수행하여 상기 독출 데이터의 패스/페일 정보를 상기 복수의 비휘발성 메모리 장치들 각각에 제공할 수 있다. 상기 더미 펄스 제어 회로는 상기 패스/페일 정보가 상기 독출 데이터에서 에러 비트가 기준 값 이상으로 연속으로 발생함을 나타내는 경우, 상기 메모리 블록들 전체에 상기 주기적인 더미 펄스가 적어도 한 번 인가되도록 상기 전압 생성기를 제어할 수 있다.
본 발명의 실시예들에 따른 비휘발성 메모리 장치의 동작 방법에 따르면, 프로그램 루프 완료 후 독출 동작이 수행되기 전에, 메모리 블록들의 적어도 일부에 주기적인 더미 펄스를 인가함으로써, 독출 동작 시에 에러 비트가 증가하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도이다.
도 2는 도 1의 메모리 셀 어레이를 나타내는 블록도이다.
도 3은 도 2의 메모리 블록들 중 하나를 보여주는 사시도이다.
도 4는 도 3의 메모리 블록의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 5는 도 3 및 도 4를 참조하여 설명된 메모리 블록의 등가 회로를 보여주는 회로도이다.
도 6은 도 2의 메모리 블록들 중 하나를 나타내는 사시도이다.
도 7은 도 6의 메모리 블록의 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 8은 도 6 및 도 7을 참조하여 설명된 메모리 블록의 등가 회로를 보여주는 회로도이다.
도 9는 본 발명의 실시예에 따른 도 1의 비휘발성 메모리 장치에서 제어 회로의 구성을 나타내는 블록도이다.
도 10은 본 발명의 실시예에 따른 도 1의 비휘발성 메모리 장치에서 전압 생성기의 구성을 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 도 9의 제어 회로에서 더미 펄스 제어기의 구성을 나타내는 블록도이다.
도 12는 도 11의 더미 펄스 제어기에서 제1 테이블과 제2 테이블을 나타낸다.
도 13은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 14는 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 15는 본 발명의 실시예들에 따른 도 1의 비휘발성 메모리 장치의 동작을 나타낸다.
도 16은 도 1의 비휘발성 메모리 장치에서 하나의 메모리 블록에 대한 동작을 나타낸다.
도 17은 본 발명의 실시예들에 따른 도 1의 비휘발성 메모리 장치의 동작을 나타내는 흐름도이다.
도 18은 본 발명의 실시예들에 따른 도 1의 비휘발성 메모리 장치의 동작을 나타내는 흐름도이다.
도 19는 본 발명의 실시예들에 따른 도 1의 비휘발성 메모리 장치의 동작을 나타내는 흐름도이다.
도 20은 도 1을 참조하여 설명된 비휘발성 메모리 장치의 구조를 보여주는 사시도이다.
도 21은 본 발명의 실시예들에 따른 에스에스디(SSD: solid state disk or solid state drive)를 나타내는 블록도이다.
도 22는 본 발명의 실시예들에 따른 임베디드 멀티 미디어 카드(eMMC: embedded multimedia card)를 나타내는 블록도이다.
도 23은 본 발명의 실시예들에 따른 유니버셜 플래시 스토리지(UFS: universal flash storage)를 나타내는 블록도이다.
도 24는 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 비휘발성 메모리 장치(10)는 메모리 셀 어레이(100), 어드레스 디코더(430), 페이지 버퍼 회로(410), 데이터 입출력 회로(420), 제어 회로(500) 및 전압 생성기(700)를 포함한다. 비휘발성 메모리 장치(10)는 온도 센서(450)를 더 포함할 수 있다.
메모리 셀 어레이(100)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 어드레스 디코더(430)와 연결될 수 있다. 또한, 메모리 셀 어레이(100)는 복수의 비트 라인들(BLs)을 통해 페이지 버퍼 회로(410)와 연결될 수 있다.
메모리 셀 어레이(100)는 복수의 워드 라인들(WLs) 및 복수의 비트 라인들(BLs)에 연결되는 복수의 메모리 셀들을 포함할 수 있다.
일 실시예에 있어서, 메모리 셀 어레이(100)는 기판 상에 삼차원 구조(또는 수직 구조)로 형성되는 삼차원(three dimensional) 메모리 셀 어레이일 수 있다. 이 경우, 메모리 셀 어레이(100)는 서로 적층되어 형성되는 복수의 메모리 셀들을 포함하는 수직 메모리 셀 스트링들을 포함할 수 있다. 삼차원 메모리 셀 어레이에 대한 자세한 설명은 본 명세서에 참고 문헌으로 결합된 미국 등록 번호 7,679,133; 8,553,466; 8,654,587; 8,559,235 및 미국 공개 번호 2011/0233648에 기술되어 있다.
다른 실시예에 있어서, 메모리 셀 어레이(100)는 기판 상에 이차원 구조(또는 수평 구조)로 형성되는 이차원(two dimensional) 메모리 셀 어레이일 수 있다.
도 2는 도 1의 메모리 셀 어레이를 나타내는 블록도이다.
도 2를 참조하면, 메모리 셀 어레이(100)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 실시예에 있어서, 메모리 블록들(BLK1~BLKz)은 도 1에 도시된 어드레스 디코더(430)에 의해 선택된다. 예를 들면, 어드레스 디코더(430)는 메모리 블록들(BLK1~BLKz) 중 블록 어드레스에 대응하는 메모리 블록(BLK)을 선택할 수 있다.
도 3은 도 2의 메모리 블록들(BLK1~BLKz) 중 하나(BLKa)를 보여주는 사시도이다. 도 4는 도 3의 메모리 블록(BLKa)의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 3 및 도 4를 참조하면, 메모리 블록(BLKa)의 기판(111)이 제공된다. 예를 들면, 기판(111)은 p 도전형을 갖는 웰일 것이다.
기판(111) 상에 소자 분리막(IL)이 제공되어 활성 영역이 정의된다. 예시적으로, 제3 방향(D3)을 따라 신장되며, 제1 방향(D1)을 따라 특정 거리만큼 이격된 3 개의 활성 영역들이 정의되는 것으로 도시되어 있다. 그러나, 활성 영역들의 수는 한정되지 않는다.
각 활성 영역 상에 터널 절연막들(TI)이 제공된다. 각 활성 영역에서, 터널 절연막들(TI)은 제3 방향(D3)을 따라 특정 거리만큼 이격되어 제공된다. 예를 들면, 각 터널 절연막(TI)은 열산화막을 포함할 수 있다. 예를 들면, 각 터널 절연막(TI)은 산화막을 포함할 수 있다.
각 활성 영역에서, 터널 절연막들(TI) 상에 전하 저장막들(CL)이 제공된다. 예를 들면, 전하 저장막들(CL)은 폴리 실리콘과 같은 도전 물질을 포함할 수 있다. 예를 들면, 각 전하 저장막(CL)은 질화막 또는 금속 산화막(예를 들면, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다.
전하 저장막들(CL)이 폴리 실리콘과 같은 도전 물질을 포함할 때, 전하 저장막은(CL)은 부유 게이트들(floating gate)로 동작할 것이다. 즉, 전하 저장막들(CL)은 전하를 축적(accumulate)함으로써 데이터를 저장할 것이다. 전하 저장막들(CL)이 절연 물질을 포함할 때, 전하 저장막들(CL)은 전하 포획층으로 동작할 것이다. 즉, 전하 저장막들(CL)은 전하를 포획(trap)함으로써 데이터를 저장할 것이다.
터널 절연막들(TI) 및 전하 저장막들(CL)은 제1 방향(D1)을 따라 복수의 활성 영역들 상에 제공된다. 터널 절연막들(TI) 및 전하 저장막들(CL)이 제1 방향(D1)을 따라 제공되는 축선 상에서, 제1 방향(D1)을 따라 제공되는 블로킹 절연막들(BI)이 제공된다. 각 블로킹 절연막(BI)은 질화막을 포함할 수 있다. 각 블로킹 절연막(BI)은 터널링 절연막들(TI) 보다 높은 유전상수를 갖는 고유전막(예를 들면, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다.
터널 절연막들(TI) 상에 폴리 실리콘막이 제공된다. 폴리 실리콘막은 제1 방향(D1)을 따라 복수의 활성 영역들 상으로 신장된다. 폴리 실리콘막은 제3 방향(D3)을 따라 특정 거리만큼 이격되어 제공된다.
각 터널링 절연막(TI), 전하 저장막(CL), 블로킹 절연막(BI), 그리고 폴리 실리콘막은 게이트 구조물을 형성한다. 예시적으로, 각 터널링 절연막(TI), 전하 저장막(CL), 블로킹 절연막(BI), 그리고 폴리 실리콘막은 메모리 셀(MC)을 형성할 것이다. 예시적으로, 특정 게이트 구조물에서, 블로킹 절연막(BI)에 천공이 형성되어, 폴리 실리콘막 및 전하 저장막(CL)이 연결될 수 있다. 이 게이트 구조물은 선택 트랜지스터(SST 또는 GST)를 형성할 것이다.
예시적으로, 전하 저장막(CL)이 절연 물질을 포함하는 경우, 선택 트랜지스터(SST 또는 GST)의 게이트 구조물의 블로킹 절연막(BI)에 천공이 제공되지 않을 수 있다. 즉, 선택 트랜지스터(SST 또는 GST)의 게이트 구조물의 전하 저장막(CL) 및 제어 폴리 실리콘막은 블로킹 절연막(BI)에 의해 분리될 수 있다.
예시적으로, 메모리 셀의 게이트 구조물을 형성하는 폴리 실리콘막은 제1 방향(D1)을 따라 신장되어 워드 라인(WL)을 형성할 것이다. 예시적으로, 선택 트랜지스터(SST 또는 GST)의 게이트 구조물을 형성하는 폴리 실리콘막은 제1 방향(D1)을 따라 신장되어 선택 라인(SSL 또는 GSL)을 형성할 것이다.
게이트 구조물들 사이에, n 도전형을 갖는 접합 영역들이 형성된다. 이때, 선택 트랜지스터(SST 또는 GST)의 소스 및 드레인이 함께 형성될 것이다. 접지 선택 트랜지스터(GST)의 소스 상에, 제1 방향(D1)을 따라 신장되는 도전 물질이 제공된다. 이 도전 물질은 공통 소스 라인(CSL)을 형성한다. 예를 들면, 공통 소스 라인(CSL)은 폴리 실리콘을 포함할 것이다. 예를 들면, 공통 소스 라인(CSL)은 금속 물질을 포함할 것이다.
스트링 선택 트랜지스터(SST)의 드레인 상에, 비트 라인(BL)과 연결되는 비트 라인 컨택(BP)이 제공된다. 즉, 스트링 선택 트랜지스터(SST)의 드레인은 비트 라인 컨택(BP)을 통해 대응하는 비트 라인(BL)과 연결된다. 비트 라인들은 활성 영역들과 동일한 축선 상에 제공된다. 예시적으로, 3 개의 비트 라인들이 도시되어 있다.
도 5는 도 3 및 도 4를 참조하여 설명된 메모리 블록(BLKa)의 등가 회로를 보여주는 회로도이다.
도 5에 도시된 메모리 블록(BLKa)은 기판에 이차원 구조로 형성되는 이차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKa)에 포함되는 복수의 메모리 셀 스트링들은 상기 기판과 수평한 방향으로 형성될 수 있다.
도 5를 참조하면, 메모리 블록(BLKa)은 복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSn)을 포함할 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSn) 각각은 직렬로 연결된 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSn)에 포함되는 스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL)에 공통으로 연결될 수 있다. 복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSn)에 포함되는 복수의 메모리 셀들(MC) 중에서 동일한 로우에 형성되는 메모리 셀들은 상응하는 워드 라인(WL1, WL2, WL3, WL4, ..., WL(m-1), WLm)에 공통으로 연결될 수 있다. 복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)에 공통으로 연결될 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSn)에 포함되는 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 공통으로 연결될 수 있다.복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSn)에 포함되는 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3, ..., BLn)에 연결될 수 있다. 여기서, n 및 m은 각각 양의 정수를 나타낸다.
도 6은 도 2의 메모리 블록들(BLK1~BLKz) 중 하나(BLKb)를 나타내는 사시도이다. 도 7은 도 6의 메모리 블록(BLKb)의 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 6 및 도 7을 참조하면, 메모리 블록(BLKb)은 제1 내지 제3 방향(D1~D3)들을 따라 신장된 구조물들을 포함한다.
우선, 기판(111)이 제공된다. 예시적으로, 기판(111)은 제1 타입(예를 들면, 제1 도전형(conductive type))을 갖는 웰(well) 일 것이다. 예를 들면, 기판(111)은 붕소(B, Boron)와 같은 5족 원소가 주입되어 형성된 p 웰일 것이다. 예를 들면, 기판(111)은 n 웰 내에 제공되는 포켓 p 웰 일 것이다. 이하에서, 기판(111)은 p 타입웰(또는 p 타입 포켓 웰)인 것으로 가정한다. 그러나, 기판(111)의 도전형은 p 타입인 것으로 한정되지 않는다.
기판(111) 상에, 제1 방향(D1)을 따라 신장된 복수의 도핑 영역들(311~314)이 제공된다. 예를 들면, 복수의 도핑영역들(311~314)은 기판(111)과 상이한 제2 타입(예를 들면, 제 2 도전형(conductive type))을 가질 것이다. 예를 들면, 복수의 도핑 영역들(311~314)은 n 타입을 가질 것이다. 이하에서, 제1 내지 제4 도핑 영역들(311~314)은 n 타입을 갖는 것으로 가정한다. 그러나, 제1 내지 제4 도핑 영역들(311~314)의 도전형은 n 타입으로 한정되지 않는다.
제1 및 제2 도핑 영역들(311, 312) 사이의 기판(111)의 영역 상에, 제1 방향(D1)을 따라 신장되는 복수의 절연 물질들(112)이 제2 방향(D2)을 따라 순차적으로 제공된다. 예를 들면, 복수의 절연 물질들(112)은 제2 방향(D2)을 따라 특정 거리 만큼 이격되어 제공될 것이다. 예시적으로, 절연 물질들(112)은 산화막과 같은 절연 물질을 포함할 것이다.
제1 및 제2 도핑 영역들(311, 312) 사이의 기판(111)의 영역 상에, 제1 방향(D1)을 따라 순차적으로 배치되며 제2 방향(D2)을 따라 절연 물질들(112)을 관통하는 복수의 필라들(113)이 제공된다. 예시적으로, 복수의 필라들(113)은 절연 물질들(112)을 관통하여 기판(111)과 접촉할 것이다.
예시적으로, 각 필라(113)는 복수의 물질들로 구성될 것이다. 예를 들면, 각 필라(113)의 채널막(114)은 제1 타입을 갖는 실리콘 물질을 포함할 것이다. 예를 들면, 각 필라(113)의 채널막(114)은 기판(111)과 동일한 타입을 갖는 실리콘 물질을 포함할 것이다. 이하에서, 각 필라(113)의 채널막(114)은 p 타입 실리콘을 포함하는 것으로 가정한다. 그러나, 각 필라(113)의 채널막(114)은 p 타입 실리콘을 포함하는 것으로 한정되지 않는다.
각 필라(113)의 내부 물질(115)은 절연 물질로 구성된다. 예를 들면, 각 필라(113)의 내부 물질(115)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 것이다. 예를 들면, 각 필라(113)의 내부 물질(115)은 에어 갭(air gap)을 포함할 수 있다.
제1 및 제2 도핑 영역들(311, 312) 사이의 영역에서, 절연 물질들(112), 필라들(113), 그리고 기판(111)의 노출된 표면을 따라 절연막(116)이 제공된다. 예시적으로, 제2 방향(D2)을 따라 마지막 절연 물질(112)의 제2 방향(D2) 쪽의 노출면에 제공되는 절연막(116)은 제거될 수 있다.
예시적으로, 절연막(116)의 두께는 절연 물질들(112) 사이의 거리의 1/2 보다 작을 것이다. 즉, 절연 물질들(112) 중 제 1 절연 물질의 하부면에 제공된 절연막(116), 그리고 제 1 절연 물질 하부의 제 2 절연 물질의 상부면에 제공된 절연막(116) 사이에, 절연 물질들(112) 및 절연막(116) 이외의 물질이 배치될 수 있는 영역이 제공될 것이다. 제1 및 제2 도핑 영역들(311, 312) 사이의 영역에서, 절연막(116)의 노출된 표면 상에 제1 도전 물질들(211~291)이 제공된다. 예를 들면, 기판(111)에 인접한 절연 물질(112) 및 기판(111) 사이에 제1 방향(D1)을 따라 신장되는 제1 도전 물질(211)이 제공된다. 더 상세하게는, 기판(111)에 인접한 절연 물질(112)의 하부면의 절연막(116) 및 기판(111) 사이에, 제1 방향으로 신장되는 제1 도전 물질(211)이 제공된다.
절연 물질들(112) 중 특정 절연 물질의 상부면의 절연막(116) 및 특정 절연 물질 상부에 배치된 절연 물질의 하부면의 절연막(116) 사이에, 제1 방향(D1)을 따라 신장되는 제1 도전 물질이 제공된다. 다시 말하면, 절연 물질들(112) 사이에 제1 방향(D1)으로 신장되는 복수의 제1 도전 물질들(221~281)이 제공되되, 절연 물질들(112) 및 제1 도전 물질들(221~281) 사이에 절연막(116)이 제공되는 것으로 이해될 수 있다. 예시적으로, 제1 도전 물질들(211~291)은 금속 물질을 포함할 것이다. 예시적으로, 제1 도전 물질들(211~291)은 폴리 실리콘 등과 같은 도전 물질을 포함할 것이다.
제2 및 제3 도핑 영역들(312, 313) 사이의 영역에서, 제1 및 제2 도핑 영역들(311, 312) 상의 구조물과 동일한 구조물이 제공될 것이다. 예시적으로, 제 2 및 제 3 도핑 영역들(312, 313) 사이의 영역에서, 제 1 방향(D1)으로 신장되는 복수의 절연 물질들(112), 제 1 방향(D1)을 따라 순차적으로 배치되며 제 3 방향을 따라 복수의 절연물질들(112)을 관통하는 복수의 필라들(113), 복수의 절연 물질들(112) 및 복수의 필라들(113)의 노출된 표면에 제공되는 절연막(116), 그리고 제 1 방향(D1)을 따라 신장되는 복수의 제 1 도전 물질들(212~292)이 제공된다. 제 3 및 제 4 도핑 영역들(313, 314) 사이의 영역에서, 제 1 및 제 2 도핑 영역들([0211] 311, 312) 상의 구조물과 동일한 구조물이 제공될 것이다. 예시적으로, 제 3 및 제 4 도핑 영역들(312, 313) 사이의 영역에서, 제 1 방향(D1)으로 신장되는 복수의 절연 물질들(112), 제 1 방향(D1)을 따라 순차적으로 배치되며 제 3 방향(D3)을 따라 복수의 절연 물질들(112)을 관통하는 복수의 필라들(113), 복수의 절연 물질들(112) 및 복수의 필라들(113)의 노출된 표면에 제공되는 절연막(116), 그리고 제 1 방향(D1)을 따라 신장되는 복수의 제 1 도전 물질들(213~293)이 제공된다.
복수의 필라들(113) 상에 드레인들(320)이 각각 제공된다. 예시적으로, 드레인들(320)은 제 2 타입으로 도핑된 실리콘 물질들을 포함할 것이다. 예를 들면, 드레인들(320)은 n 타입으로 도핑된 실리콘 물질들을 포함할 것이다. 이하에서, 드레인들(320)은 n 타입 실리콘 물질들을 포함하는 것으로 가정한다. 그러나, 드레인들(320)은 n 타입 실리콘 물질들을 포함하는 것으로 한정되지 않는다.
예시적으로, 각 드레인(320)의 폭은 대응하는 필라(113)의 폭 보다 클 수 있다. 예를 들면, 각 드레인(320)은 대응하는 필라(113)의 상부에 패드 형태로 제공될 수 있다. 예시적으로, 각 드레인(320)은 대응하는 필라(113)의 채널막(114)의 일부까지 연장될 수 있다.
드레인들(320) 상에, 제 3 방향(D3)으로 신장된 제 2 도전 물질들(331~333)이 제공된다. 제 2 도전 물질들(331~333)은 제 1 방향(D1)을 따라 특정 거리만큼 이격되어 배치된다. 제 2 도전 물질들(331~333) 각각은 대응하는 영역의 드레인들(320)과 연결된다. 예시적으로, 드레인들(320) 및 제 3 방향(D3)으로 신장된 제 2 도전 물질(333)은 각각콘택 플러그들(contact plug)을 통해 연결될 수 있다. 예시적으로, 제 2 도전 물질들(331~333)은 금속 물질들을 포함할 것이다. 예시적으로, 제 2 도전 물질들(331~333)은 폴리 실리콘 등과 같은 도전 물질들을 포함할 것이다. 이하에서, 제 1 도전 물질들(211~291, 212~292, 213~293)의 높이가 정의된다. 제 1 도전 물질들(211~291, 212~292, 213~293)은 기판(111)으로부터 순차적으로 제 1 내지 제 9 높이를 갖는 것으로 정의된다. 즉, 기판(111)과 인접한 제 1 도전 물질들(211~213)은 제 1 높이를 갖는다. 제 2 도전 물질들(331~333)과 인접한 제1 도전 물질들(291~293)은 제9 높이를 갖는다. 제 1 도전 물질들(211~291, 212~292, 213~293) 중 특정 도전 물질의 기판(111)으로부터의 순서가 증가할수록, 제 1 도전 물질의 높이는 증가한다.
도 6 및 도 7에서, 필라들(113)은 절연막(116) 및 복수의 제 1 도전 물질들(211~291, 212~292, 213~293)과 함께 낸드 스트링을 형성한다. 예를 들면, 각 필라(113)는 절연막(116)의 인접한 영역 및 제 1 도전 물질들(211~291, 212~292, 213~293) 중 인접한 영역과 함께 낸드 스트링(NS)을 형성한다. 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함한다.
도 8은 도 6 및 도 7을 참조하여 설명된 메모리 블록(BLKb)의 등가 회로(BLKb)를 보여주는 회로도이다.
도 8에 도시된 메모리 블록(BLKb)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKb)에 포함되는 복수의 메모리 셀 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 8을 참조하면, 메모리 블록(BLKb)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 셀 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 셀 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 8에는 복수의 메모리 셀 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 워드 라인(WL1, WL2, ..., WL8)에 연결될 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 8에는 메모리 블록(BLKb)이 여덟 개의 워드 라인들(WL1, WL2, ..., WL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다.
다시 도 1을 참조하면, 제어 회로(500)는 외부 장치(예를 들면, 메모리 컨트롤러)로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 수신하고, 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 기초하여 비휘발성 메모리 장치(10)의 소거 루프, 프로그램 루프 및 독출 동작을 제어할 수 있다. 여기서 프로그램 루프는 프로그램 동작과 프로그램 검증 동작을 포함할 수 있고, 소거 루프는 소거 동작과 소거 검증 동작을 포함할 수 있다.
예를 들어, 제어 회로(500)는 커맨드 신호(CMD)에 기초하여 전압 생성기(700)를 제어하기 위한 제어 신호들(CTLs)을 생성하고, 어드레스 신호(ADDR)에 기초하여 로우 어드레스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 생성할 수 있다. 제어 회로(500)는 로우 어드레스(R_ADDR)를 어드레스 디코더(200)에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로(400)에 제공할 수 있다. 또한 제어 회로(500)는 메모리 셀 어레이(100)에 대한 독출 동작시 에러의 발생을 방지하기 위하여 프로그램 루프가 완료되고 독출 동작이 수행되기 전에 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 주기적인 더미 펄스를 인가하는 더미 펄스 컨트롤러(600)를 포함할 수 있다.
어드레스 디코더(430)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(100)와 연결될 수 있다. 프로그램 동작 또는 독출 동작 시, 어드레스 디코더(430)는 제어 회로(500)로부터 제공되는 로우 어드레스(R_ADDR)에 기초하여 복수의 워드 라인들(WLs) 중의 하나를 선택 워드라인인 제1 워드라인으로 결정하고, 복수의 워드 라인들(WLs) 중에서 제1 워드라인을 제외한 나머지 워드 라인들을 비선택 워드라인들로 결정할 수 있다.
전압 생성기(700)는 제어 회로(500)로부터 제공되는 제어 신호들(CTLs)에 기초하여 비휘발성 메모리 장치(10)의 동작에 필요한 워드 라인 전압들(VWLs)을 생성할 수 있다. 전압 생성기(700)로부터 생성되는 워드 라인 전압들(VWLs)은 어드레스 디코더(430)를 통해 복수의 워드 라인들(WLs)에 인가될 수 있다.
예를 들어, 소거 동작 시, 전압 생성기(700)는 메모리 블록의 웰에 소거 전압을 인가하고 메모리 블록의 모든 워드라인들에 접지 전압을 인가할 수 있다. 소거 검증 동작 시, 전압 생성기(700)는 하나의 메모리 블록의 모든 워드라인들에 소거 검증 전압을 인가하거나 워드라인 단위로 소거 검증 전압을 인가할 수 있다.
예를 들어, 프로그램 동작 시, 전압 생성기(700)는 제1 워드라인에 프로그램 전압을 인가하고, 비선택 워드라인들에는 프로그램 패스 전압을 인가할 수 있다. 또한 프로그램 검증 동작 시, 전압 생성기(700)는 제1 워드라인에 프로그램 검증 전압을 인가하고, 비선택 워드라인들에는 검증 패스 전압을 인가할 수 있다.
또한, 독출 동작 시, 전압 생성기(700)는 제1 워드라인에 독출 전압을 인가하고, 비선택 워드라인들에는 독출 패스 전압을 인가할 수 있다.
또한, 독출 동작 이전에, 전압 생성기(700)는 더미 펄스 제어 신호(DPC)에 기초하여 주기적인 더미 펄스를 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 인가하여 독출 동작이 수행되기 이전에 제1 워드라인 및 다른 워드라인들의 전압 차이를 감소시킬 수 있다.
페이지 버퍼 회로(410)는 복수의 비트 라인들(BLs)을 통해 메모리 셀 어레이(100)와 연결될 수 있다. 페이지 버퍼 회로(410)는 복수의 페이지 버퍼를 포함할 수 있다. 일 실시예에 있어서, 하나의 페이지 버퍼에 하나의 비트 라인이 연결될 수 있다. 다른 실시예에 있어서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다.
페이지 버퍼 회로(410)는 프로그램 동작 시 선택된 페이지에 프로그램될 데이터를 임시로 저장하고, 독출 동작 시 선택된 페이지로부터 독출된 데이터를 임시로 저장할 수 있다.
데이터 입출력 회로(420)는 데이터 라인들(DLs)을 통해 페이지 버퍼 회로(410)와 연결될 수 있다. 프로그램 동작 시, 데이터 입출력 회로(420)는 외부 장치(예를 들면, 메모리 컨트롤러)로부터 프로그램 데이터(DATA)를 수신하고, 제어 회로(500)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 프로그램 데이터(DATA)를 페이지 버퍼 회로(410)에 제공할 수 있다. 독출 동작 시, 데이터 입출력 회로(420)는 제어 회로(500)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 페이지 버퍼 회로(410)에 저장된 독출 데이터(DATA)를 상기 외부 장치에 제공할 수 있다.
또한, 페이지 버퍼 회로(410)와 입출력 회로(420)는 메모리 셀 어레이(100)의 제1 저장 영역으로부터 데이터를 독출하고, 독출된 데이터를 메모리 셀 어레이(100)의 제2 저장 영역에 기입할 수 있다. 즉, 페이지 버퍼 회로(410)와 입출력 회로(420)는 카피-백(copy-back) 동작을 수행할 수 있다.
도 9는 본 발명의 실시예에 따른 도 1의 비휘발성 메모리 장치에서 제어 회로의 구성을 나타내는 블록도이다.
도 9를 참조하면, 제어 회로(500)는 커맨드 디코더(510), 어드레스 버퍼(520), 제어 신호 생성기(530), 프로그램/소거 사이클 카운터(540), 독출 재시도 카운터(550), 타이머(560), 및 더미 펄스 제어기(600)를 포함할 수 있다.
커맨드 디코더(510)는 커맨드 신호(CMD)를 디코딩하여 디코딩된 커맨드(D_CMD)를 제어 신호 생성기(530)에 제공할 수 있고, 디코딩된 커맨드(D_CMD)가 소거 커맨드 또는 프로그램 커맨드인 경우에 상기 디코딩된 커맨드(D_CMD)를 프로그램/소거 사이클 카운터(530)에 제공할 수 있다. 또한 커맨드 디코더(510)는 디코딩된 커맨드(D_CMD)가 소거 커맨드 또는 프로그램 커맨드가 프로그램 커맨드인 경우에, 디코딩된 커맨드(D_CMD)를 타이머(560)에 제공할 수 있다. 커맨드 디코더(510)는 디코딩된 커맨드(D_CMD)가지시하는 동작을 나타내는 모드 신호(MS)를 더미 펄스 제어기(600)에 제공할 수 있다.
어드레스 버퍼(520)는 어드레스 신호(ADDR)를 수신하고, 어드레스 신호(ADDR) 중 로우 어드레스(R_ADDR)는 프로그램/소거 사이클 카운터(530)와 어드레스 디코더(430)에 제공하고 컬럼 어드레스(C_ADDR)는 데이터 입출력 회로(420)에 제공할 수 있다.
제어 신호 생성기(530)는 디코딩된 커맨드(D_CMD)를 수신하고, 디코딩된 커맨드(D_CMD)가 지시하는 동작에 기초하여 제어 신호들(CTLs)을 생성하여 전압 생성기(600)에 제공할 수 있다.
프로그램/소거 사이클 카운터(540)는 디코딩된 커맨드(D_CMD) 및 로우 어드레스(R_ADDR)에 기초하여 선택된 메모리 셀들에 대한 프로그램/소거사이클 횟수를 카운팅하고, 카운팅된 프로그램/소거 사이클 횟수를 나타내는 제1 카운팅 값(CV1)을 더미 펄스 제어기(600)에 제공할 수 있다. 프로그램/소거 사이클 카운터(540)의 제1 카운팅 값(CV1)은 소거 동작 시에 메모리 셀 어레이(100)의 특정 메모리 블록의 메모리 셀들이 소거된 후 프로그램된 횟수를 나타낼 수 있다.
독출 재시도 카운터(550)는 외부, 즉 메모리 컨트롤러로부터 제공되는 독출 데이터에 관한 패스/페일 정보(P/F)를 정보를 수신하고, 선택된 페이지에 대한 독출 재시도 회수를 회수를 카운팅하여 이를 나타내는 제2 카운팅 값(CV2)을 더미 펄스 제어기(600)에 제공할 수 있다. 독출 데이터에 관한 패스/페일 정보(P/F)는 독출된 데이터에 에러가 포함되는지 여부를 나타낼 수 있다.
타이머(560)는 디코딩된 커맨드(D_CMD)기 프로그램 동작을 지시하는 경우에 디코딩된 커맨드(D_CMD)가 수신된 시점부터의 시간을 연산하여 이를 나타내는 시간 정보(TMI)를 더미 펄스 제어 신호 생성기(600)에 제공할 수 있다.
더미 펄스 제어기(600)는 제1 카운팅 값(CV1), 제2 카운팅 값(CV2), 모드 신호(MS), 온도 신호(TS), 시간 정보(TMI) 및 파워-업 신호(PWRUP) 중 적어도 하나에 기초하여 더미 펄스 제어 신호(DPC)를 전압 생성기(700)에 제공할 수 있다. 더미 펄스 제어 신호(DPC)는 복수의 비트들로 구성될 수 있고, 복수의 비트들 중 일부는 모드 신호(MS)에 따라서 더미 펄스가 인가되는 메모리 블록들(BLK1~BLKz) 중 적어도 일부를 지정할 수 있다.
도 10은 본 발명의 실시예에 따른 도 1의 비휘발성 메모리 장치에서 전압 생성기의 구성을 나타내는 블록도이다.
도 10을 참조하면, 전압 생성기(700)는 고전압 생성기(710) 및 저전압 생성기(730)를 포함할 수 있다.
고전압 생성기(710)는 제1 제어 신호(CTL1)에 응답하여 디코딩된 커맨드(D_CMD)가 지시하는 동작에 따라 프로그램 전압(VPGM), 프로그램 패스 전압(VPPASS), 검증 패스 전압(VVPASS), 독출 패스 전압(VRPASS) 및 소거 전압(VRES)을 생성할 수 있다. 프로그램 전압(VPGM)은 제1 워드라인(또는 제1 페이지)에 인가되고, 프로그램 패스 전압(VPPASS), 프로그램 검증 패스 전압(VVPASS), 독출 패스 전압(VRPASS)은 비선택 워드라인들(또는 비선택 페이지)에 인가되고, 소거 전압(VRES)은 메모리 블록의 웰에 인가될 수 있다. 제1 제어 신호(CTL1)는 복수의 비트들을 포함하여 디코딩된 커맨드(D_CMD)가 지시하는 동작을 나타낼 수 있다. 또한, 고전압 생성기(710)는 더미 펄스 제어 신호(DPC)에 응답하여 독출 패스 전압(VRPASS)을 더미 펄스(DP)로서 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 주기적으로 인가할 수 있다. 더미 펄스 제어 신호(DPC)는 복수의 비트들을 포함하여 더미 펄스(DP)가 인가되는 메모리 블록들(BLK1~BLKz)의 전부 또는 일부를 지정할 수 있다.
실시예에 있어서, 상기 메모리 블록들(BLK1~BLKz)의 적어도 일부는 메모리 블록들(BLK1~BLKz) 전부이거나, 선택된 메모리 블록에서, 선택된 페이지를 제외한 나머지 페이지들일 수 있다. 실시예에 있어서, 상기 메모리 블록들(BLK1~BLKz)의 적어도 일부는 상기 선택된 메모리 블록에서 랜덤하게 선택된 적어도 하나의 페이지일 수 있다. 실시예에 있어서, 상기 메모리 블록들(BLK1~BLKz)의 적어도 일부는 상기 메모리 블록들 중 적어도 두 개의 메모리 블록일 수 있다.
저전압 생성기(730)는 제2 제어 신호(CTL2)에 응답하여 디코딩된 커맨드(D_CMD)가 지시하는 동작에 따라 프로그램 검증 전압(VPV), 독출 전압(VRD) 및 소거 검증 전압(VEV)을 생성할 수 있다. 프로그램 검증 전압(VPV), 독출 전압(VRD) 및 소거 검증 전압(VEV)은 동작에 따라 제1 워드라인에 인가될 수 있다. 제2 제어 신호(CTL2)는 복수의 비트들을 포함하여 디코딩된 커맨드(D_CMD)가 지시하는 동작을 나타낼 수 있다. 또한, 저전압 생성기(730)는 더미 펄스 제어 신호(DPC)에 응답하여 독출 전압(VR)을 더미 펄스(DP)로서 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 주기적으로 인가할 수 있다.
도시하지는 않았지만, 실시예에 따라서, 전압 생성기(700)는 음전압(negative voltage) 생성기를 더 포함할 수 있다. 음전압 생성기는 제어 회로로부터의 제어 신호에 응답하여 디코딩된 커맨드(D_CMD)가 지시하는 동작에 따라 음의 레벨을 가지는 프로그램 검증 전압, 독출 전압 및 소거 검증 전압을 생성하고, 생성된 프로그램 검증 전압, 독출 전압 및 소거 검증 전압을 어드레스 디코더(430)를 통해 복수의 워드 라인들(WLs)에 인가할 수 있다.
도 11은 본 발명의 실시예들에 따른 도 9의 제어 회로에서 더미 펄스 제어기의 구성을 나타내는 블록도이다.
도 12는 도 11의 더미 펄스 제어기에서 제1 테이블과 제2 테이블을 나타낸다.
도 11을 참조하면, 더미 펄스 제어기(600)는 더미 펄스 제어 신호 생성기(610), 제1 테이블(630) 및 제2 테이블(650)을 포함할 수 있다.
제1 테이블(630)은 선택된 메모리 블록 또는 선택된 페이지에 대한 프로그램/소거 사이클 횟수(633)와 프로그램 루프 완료 후의 경과 시간의 최대 문턱 값을 나타내는 MTT(max timer threshold, 633)를 저장할 수 있다. 상기 MTT는 프로그램 루프 완료 후에 독출 동작 시에 에러 비트가 증가하는 것을 방지하기 위하여 더미 펄스(DP)가 인가되어야 하는 최대 값을 나타내는 것으로 비휘발성 메모리 장치(10)의 테스트를 통하여 결정될 수 있다. 또한 프로그램/소거 사이클 횟수(633)와 MTT(635)는 갱신가능하다. 더미 펄스 제어 신호 생성기(610)는 상기 프로그램/소거 사이클 횟수(633)와 상기 MTT(633)를 참조하여 더미 펄스(DP)의 인가 시점을 조절할 수 있다.
제2 테이블(650)은 선택된 메모리 블록 또는 선택된 페이지에 대한 프로그램/소거 사이클 횟수(653)와 독출 재시도 횟수의 최대 문턱 값을 나타내는 RCT(retry count threshold, 655)를 저장할 수 있다. 상기 RCT(655)는 프로그램/소거 사이클 횟수(653)에 따라서 독출 동작 시에 에러 비트가 증가하는 것을 방지하기 위하여 더미 펄스(DP)가 인가되어야 하는 독출 재시도 횟수의 최대 값을 나타내는 것으로 비휘발성 메모리 장치(10)의 테스트를 통하여 결정될 수 있다. 또한 프로그램/소거 사이클 횟수(653)와 RCT(655)는 갱신가능하다. 더미 펄스 제어 신호 생성기(610)는 상기 프로그램/소거 사이클 횟수(653)와 RCT(655)를 참조하여 더미 펄스(DP)의 인가 시점을 조절할 수 있다.
더미 펄스 제어 신호 생성기(600)는 제1 카운팅 값(CV1), 제2 카운팅 값(CV2), 모드 신호(MS), 파워-업 신호(PWRUP), 온도 신호(TS) 및 시간 정보(TMI) 중 적어도 일부에 기초하여 더미 펄스 제어 신호(DPC)를 고전압 생성기(710) 및 저전압 생성기(730) 중 하나에 인가할 수 있다. 고전압 생성기(710)는 더미 펄스 제어 신호(DPC)에 응답하여 독출 패스 전압(VRPASS)을 더미 펄스(DP)로서 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 주기적으로 인가할 수 있다. 저전압 생성기(730)는 더미 펄스 제어 신호(DPC)에 응답하여 독출 패스 전압(VRPASS)을 더미 펄스(DP)로서 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 주기적으로 인가할 수 있다.
예들 들어, 더미 펄스 제어 신호 생성기(610)가 활성화된 파워-업 신호(PWRUP)를 외부로부터 수신하면, 더미 펄스 제어 신호 생성기(610)는 메모리 블록들(BLK1~BLKz) 전부에 더미 펄스(DP)가 주기적으로 인가되도록 더미 펄스 제어 신호(DPC)를 전압 생성기(700)에 제공할 수 있다. 파워-업 신호(PWRUP)는 비휘발성 메모리 장치(10)에 공급되는 전원이 차단된 후 다시 전원이 인가되면 활성화될 수 있다.
예들 들어, 모드 신호(MS)가 제어 회로(500)에 일정 시간 동안 커맨드 신호(CMD) 및 어드레스 신호(ADDR)가 수신되지 않는 아이들(idle) 상태를 나타내는 경우, 더미 펄스 제어 신호 생성기(610)는 아이들 상태를 나타내는 모드 신호(MS)에 응답하여 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 더미 펄스(DP)가 주기적으로 인가되도록 더미 펄스 제어 신호(DPC)를 전압 생성기(700)에 제공할 수 있다.
예를 들어, 모드 신호(MS)가 비휘발성 메모리 장치(10)가 파워-다운 모드로부터 탈출하여 웨이크-업함을 나타내면, 더미 펄스 제어 신호 생성기(610)는 웨이크-없 상태를 나타내는 모드 신호(MS)에 응답하여 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 더미 펄스(DP)가 주기적으로 인가되도록 더미 펄스 제어 신호(DPC)를 전압 생성기(700)에 제공할 수 있다.
예를 들어, 모드 신호(MS)가 비휘발성 메모리 장치(10)의 노멀 동작 모드를 나타내고, 온도 신호(TS)가 비휘발성 메모리 장치(10)의 동작 온도가 증가하여 기준 온도를 초과하였음을 나타내는 경우, 더미 펄스 제어 신호 생성기(610)는 온도 신호(TS)에 응답하여 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 더미 펄스(DP)가 기준 온도 이하에서보다 짧은 주기로 인가되도록 더미 펄스 제어 신호(DPC)를 전압 생성기(700)에 제공할 수 있다. 이를 위하여, 더미 펄스 제어기(600)는 비휘발성 메모리 장치(10)의 동작 온도에 따른 더미 펄스(DP)의 인가 간격을 저장하는 추가적인 테이블을 더 포함할 수 있다. 즉 더미 펄스 제어 신호 생성기(610)는 비휘발성 메모리 장치(10)의 동작 온도와 연동되어 더미 펄스(DP)가 인가되도록 더미 펄스 제어 신호(DPC)를 전압 생성기(700)에 제공할 수 있다.
예를 들어, 모드 신호(MS)가 비휘발성 메모리 장치(10)의 노멀 동작 모드를 나타내고, 메모리 셀 어레이(100)에 대한 프로그램 루프가 완료되었음을 나타내는 경우, 더미 펄스 제어 신호 생성기(610)는 제1 카운팅 값(CV1)과 시간 정보(TMI)에 기초하고 제1 테이블(630)을 참조하여, 프로그램 루프가 완료된 메모리 블록의 프로그램/소거 사이클 횟수(631)와 프로그램 루프 완료 후의 경과 시간에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 인가될 더미 펄스(DP)의 인가 시점을 결정할 수 있다.
도 12에 도시된 바와 같이, 프로그램/소거 사이클 횟수(633)의 증가에 따라 프로그램 루프 완료 후의 더미 펄스가 인가되는 시점(또는 간격)은 감소될 수 있다. 왜냐하면, 프로그램/소거 사이클 횟수(633)의 증가에 따라 비휘발성 메모리 장치(10)의 성능은 열화될 수 있기 때문에, 이를 고려하여 프로그램/소거 사이클 횟수(633)의 증가에 따라, 더미 펄스(DP)의 인가 시점의 판단 기준이 되는 프로그램 루프 완료 후의 더미 펄스가 인가되는 시점(635)는 감소될 수 있다. 즉 더미 펄스 제어 신호 생성기(610)는 비휘발성 메모리 장치(10)의 메모리 블록들의 프로그램/소거 사이클 횟수(633) 및 프로그램 루프 완료 후의 경과 시간 중 적어도 하나와 연동되어 더미 펄스(DP)가 인가되도록 더미 펄스 제어 신호(DPC)를 전압 생성기(700)에 제공할 수 있다.
예를 들어, 모드 신호(MS)가 비휘발성 메모리 장치(10)의 노멀 동작 모드를 나타내고, 메모리 셀 어레이(100)의 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록에 대한 독출 동작이 수행되어 독출 데이터가 메모리 컨트롤러로 제공될 수 있다. 이 경우에, 하나의 메모리 블록의 페이지들로부터의 독출 데이터에서 에러 비트가 발생하는 경우, 더미 펄스 제어 신호 생성기(610)는 제2 카운팅 값(CV2)에 기초하고 제2 테이블(650)을 참조하여, 프로그램 루프가 완료된 메모리 블록의 프로그램/소거 사이클 횟수(651)와 독출 재시도 횟수의 최대 문턱 값(653)에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 인가될 더미 펄스(DP)의 인가 시점을 결정할 수 있다.
도 12에 도시된 바와 같이, 프로그램/소거 사이클 횟수(653)의 증가에 따라, 더미 펄스(DP)의 인가 시점의 판단 기준이 되는 독출 재시도 횟수의 최대 문턱 값(655)은 증가할 수 있다. 왜냐하면 프로그램/소거 사이클 횟수(653)의 증가에 따라 비휘발성 메모리 장치(10)의 성능은 열화될 수 있기 때문에, 이를 고려하여 프로그램/소거 사이클 횟수(653)의 증가에 따라, 더미 펄스(DP)의 인가 시점의 판단 기준이 되는 독출 재시도 횟수의 최대 문턱 값(655)은 증가할 수 있다.
도 13은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 1 내지 도 13을 참조하면, 비휘발성 메모리 장치(10)의 동작 방법에서는, 기판(111) 위에 수직하게 형성되는, 메모리 셀 어레이(100)의 복수의 메모리 블록들(BLK1~BLKz) 중 제1 메모리 블록(예들 들어, BLK1)의 복수의 페이지들에 대하여 순차적으로 프로그램 루프를 수행한다(S110). 복수의 페이지들 중 선택된 제1 페이지(워드라인(WL1)에 연결된 페이지)에 대하여 독출 동작을 수행하기 전에 상기 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 대하여 주기적인 더미 펄스(DP)를 적어도 한번 인가한다(S130). 상기 제1 메모리 블록(BLK1)의 페이지들에 대하여 독출 동작을 수행한다(S150).
도 14는 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 14의 비휘발성 메모리 장치의 동작 방법은 도 13의 비휘발성 메모리 장치의 동작 방법과 단계(S170)를 더 포함한다는 점에서 차이가 있으므로 이에 대하여만 설명한다.
도 1 내지 도 14를 참조하면, 비휘발성 메모리 장치의 동작 방법에서는 상기 제1 메모리 블록(BLK1)의 페이지들에 대하여 독출 동작을 수행(S150)한 후에, 독출 데이터는 메모리 컨트롤러(도 20의 컨트롤러(1200))에 제공되고 메모리 컨트롤러에서 ECC를 이용하여 독출 데이터가 에러 비트를 포함하고 있는지 여부를 판단한다. 독출 데이터가 에러 비트를 포함하고 있으면, 메모리 컨트롤러는 패스/페일 정보(P/F)를 제어 회로(500)에 제공하고, 제어 회로(500)는 에러 비트를 포함하고 있는 페이지에 대하여 독출 재시도 동작을 수행한다. 이러한 독출 재시도 동작에 의하여 에러 비트가 연속적으로 기준 값 이상으로 발생하는 경우에, 더미 펄스 제어 신호 생성기(610)는 전압 생성기(700)가 메모리 블록들(BLK1~BLKz) 전체에 주기적인 더미 펄스(DP)를 적어도 한 번 인가하도록 더미 펄스 제어 신호(DPC)를 생성한다(S170). 실시예에 따라서, 도 14의 비휘발성 메모리 장치의 동작 방법에서 단계(S130)는 생략될 수 있다.
도 15는 본 발명의 실시예들에 따른 도 1의 비휘발성 메모리 장치의 동작을 나타낸다.
도 1 내지 도 12 및 도 15를 참조하면, 시각들(T11~T12) 사이에서 메모리 블록들(BLK1~BLKz)에 각각에 대하여 순차적으로 프로그램 루프가 수행되어, 메모리 블록들(BLK1~BLKz) 각각에 데이터가 저장된다. 프로그램 루프가 완료된 시각(T12)로부터 일정한 기간(INT1)이 경과한 시각(T13)으로부터 시각(T14)까지 메모리 블록들(BLK1~BLKz)의 전부 또는 일부에 더미 펄스(DP)가 인가된다. 또한 시각(T14)으로부터 일정한 기간(INT1)이 경과한 시각(T15)으로부터 시각(T16)까지 메모리 블록들(BLK1~BLKz)의 전부 또는 일부에 더미 펄스(DP)가 인가된다. 시각(T16)으로부터 기간(INT2)이 경과한 시각(T17)으로부터 시각(T18)까지 메모리 블록들(BLK1~BLKz) 중 선택된 메모리 블록에 대하여 독출 동작이 수행된다.
만일 메모리 블록들(BLK1~BLKz)의 전부 또는 일부에 주기적인 더미 펄스(DP)가 인가되지 않고 독출 동작이 수행된다면, 선택된 페이지에 연결되는 워드라인과 비선택 페이지에 연결되는 워드라인들 간의 전압 차이로 인하여 선택된 페이지로부터 독출되는 데이터에 포함되는 에러 비트가 증가될 수 있다. 하지만 본 발명의 실시예들에 따르면, 독출 동작이 수행되기 전에 더미 펄스(DP)를 메모리 블록들(BLK1~BLKz)의 전부 또는 일부에 인가함으로써, 워드 라인들 사이의 전압 차이를 감소시킴으로써 에러 비트의 증가를 방지할 수 있다.
도 16은 도 1의 비휘발성 메모리 장치에서 하나의 메모리 블록에 대한 동작을 나타낸다.
도 16에서, 워드라인(WL1)이 선택된 제1 워드라인이고, 워드라인들(WL2~WL8)은 비선택 워드라인들인 것으로 도시된다.
예를 들어, 도 16에 도시된 프로그램 루프의 프로그램 단계에서, 시각(T21)에 고전압 생성기(710)는 프로그램 패스 전압(VPPASS)을 선택된 제1 워드라인(WL1)과 비선택 워드라인들(WL2~WL8)에 인가할 수 있다.
이후, 시각(T22)에 고전압 생성기(210)는 프로그램 패스 전압(VPPASS)보다 높은 프로그램 전압(VPGM)을 선택 워 라인(WL1)에 인가함으로써 선택 워드 라인(WL1)에 연결되는 제1 메모리 셀들에 대하여 프로그램 동작을 수행할 수 있다.
시각(T23)에 선택 워드라인(WL1)은 접지 전압(GND)으로 디스차지(discharge)되고, 시각(T24)에 비선택 워드라인들(WL2~WL8)은 접지 전압(GND)으로 디스차지(discharge)될 수 있다.
이후, 프로그램 루프의 프로그램 검증 단계에서, 시각(T25)에 저전압 생성기(730)는 선택 워드라인(WL1)에 제1 프로그램 검증 전압(VPV1)을 인가하고, 고전압 생성기(710)는 비선택 워드 라인들(WL2~WL8)에 검증 패스 전압(VVPASS)을 인가할 수 있다.
시각(T25)에 선택 워드라인(WL1)의 전압이 제1 프로그램 검증 전압(VPV1)으로 안정화된 이후, 비휘발성 메모리 장치(10)는 제1 프로그램 검증 전압(VPV1)에 기초하여 제1 워드라인(WL1)에 연결된 제1 메모리 셀들에 대해 프로그램 검증 동작을 수행할 수 있다.
시각(T26)에 저전압 생성기(730)는 선택 워드라인(WL1)에 제2 프로그램 검증 전압(VPV2)을 인가하고 제2 프로그램 검증 전압(VPV2)에 기초하여 상기 제1 메모리 셀들에 대해 프로그램 검증 동작을 수행할 수 있다.
시각(T27)에 저전압 생성기(730)는 선택 워드라인(WL1)에 제3 프로그램 검증 전압(VPV3)을 인가하고 제2 프로그램 검증 전압(VPV3)에 기초하여 상기 제1 메모리 셀들에 대해 프로그램 검증 동작을 수행할 수 있다.
이후, 시각(T28)에 선택 워드라인(WL1) 및 비선택 워드라인들(WL2~WL8)은 접지 전압(GND)으로 디스차지(discharge)될 수 있다.
시각(T28)으로부터 일정 기간이 경과한 후 시각(T31)에 더미 펄스 제어기(600)는 워드라인들(WL1~WL8)에 독출 패스 전압(VRPASS)이 더미 펄스(DP)로서 인가되도록 더미 펄스 제어 신호(DPC)를 고전압 생성기(710)에 제공할 수 있다. 실시예에 있어서, 시각들(T31~T32) 사이에 제1 워드라인(WL1)에는 더미 펄스(DP)가 인가되지 않을 수도 있다. 시각(T32)에 더미 펄스(DP)는 접지 전압으로 디스차지된다.
시각(T32)으로부터 일정 기간이 경과한 후, 시각(T34)에 전압 생성기(600)는 제1 워드라인(WL1)에 제1 독출 전압(VRD1)을 인가하고, 비선택 워드라인들(WL2~WL8)에는 독출 패스 전압(VRPASS)을 인가할 수 있다. 시각(T34)에 선택 워드 라인(WL1)의 전압이 제1 독출 전압(VRD1)으로 안정화된 이후, 불휘발성 메모리 장치(10)는 선택 워드 라인(WL1)에 연결되는 제1 메모리 셀들이 턴온되는지 여부를 판단할 수 있다.
시각(T35)에 전압 생성기(600)는 제1 워드라인(WL1)에 제1 독출 전압(VRD1)보다 높은 제2 독출 전압(VRD2)을 인가하고, 제1 워드라인(WL1)에 연결되는 제1 메모리 셀들이 턴온되는지 여부를 판단할 수 있다. 시각(T36)에 전압 생성기(600)는 제1 워드라인(WL1)에 제2 독출 전압(VRD2)보다 높은 제3 독출 전압(VRD3)을 인가하고, 제1 워드라인(WL1)에 연결되는 제1 메모리 셀들이 턴온되는지 여부를 판단할 수 있다. 이후, 시각(T37)에, 제1 워드라인(WL1) 및 비선택 워드라인들(WL2~WL8)은 접지 전압(GND)으로 디스차지(discharge)될 수 있다.
도 17은 본 발명의 실시예들에 따른 도 1의 비휘발성 메모리 장치의 동작을 나타내는 흐름도이다.
도 17은 도 1의 비휘발성 메모리 장치(10)가 파워-업 되는 경우를 나타낸다.
도 1 내지 도 12 및 도 17을 참조하면, 비휘발성 메모리 장치(10)에 파워가 인가되면(S210), 활성화된 파워-업 신호(PWRUP)가 더미 펄스 제어 신호 생성기(610)에 제공되고, 더미 펄스 제어 신호 생성기(610)는 메모리 블록들(BLK1~BLKz) 전부에 더미 펄스(DP)가 주기적으로 인가되도록(S230) 더미 펄스 제어 신호(DPC)를 전압 생성기(700)에 제공할 수 있다. 비휘발성 메모리 장치(10)는 다음 동작을 수행할 수 있다(S250).
도 18은 본 발명의 실시예들에 따른 도 1의 비휘발성 메모리 장치의 동작을 나타내는 흐름도이다.
도 18은 도 1의 비휘발성 메모리 장치(10)에 파워가 계속 공급되는 경우를 나타낸다.
도 1 내지 도 12 및 도 18을 참조하면, 모드 신호(MS)가 비휘발성 메모리 장치(10)의 노멀 동작 모드를 나타내고, 메모리 셀 어레이(100)에 대한 프로그램 루프가 완료되었음을 나타내는 경우, 더미 펄스 제어 신호 생성기(610)는 시간 정보(TMI)를 체크(S310)하고, 제1 카운팅 값(CV1)을 체크(S320)하고, 제1 테이블(630)을 참조하여(S330), 시간 정보(TMI)와 MTT가 일치하는지 여부를 판단한다(S340). 시간 정보(TMI)와 MTT가 일치하면(S340에서 YES), 프로그램/소거 사이클 횟수(631)와 프로그램 루프 완료후의 경과 시간(633)에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 더미 펄스(DP)를 인가하고(S350), 다음 동작을 수행한다(S360). 시간 정보(TMI)와 MTT가 일치하지 않으면(S340에서 NO), 메모리 블록들(BLK1~BLKz) 중 적어도 일부에 더미 펄스(DP)를 인가하지 않고, 다음 동작을 수행할 수 있다(S360).
도 19는 본 발명의 실시예들에 따른 도 1의 비휘발성 메모리 장치의 동작을 나타내는 흐름도이다.
도 19는 도 1의 비휘발성 메모리 장치(10)가 메모리 컨트롤러에 독출 데이터를 제공하는 경우를 나타낸다.
도 1 내지 도 12 및 도 19를 참조하면, 메모리 셀 어레이(100)의 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록에 대한 독출 동작이 수행되어 독출 데이터가 메모리 컨트롤러로 제공되고, 메모리 컨트롤러가 상기 독출 데이터에 대한 패스/페일 정보(P/F)를 비휘발성 메모리 장치(10)에 제공하면, 더미 펄스 제어기(600)는 제2 카운팅 값(CV2)에 기초하여 독출 재시되 횟수(RRC)를 체크한다(S410). 또한 더미 펄스 제어기(600)는 제1 카운팅 값(CV1)을 체크(S420)하고, 제2 테이블(650)을 참조하여(S430), 독출 재시되 횟수(RRC)가 최대 문턱값(RCT)보다 큰 지 여부를 판단한다(S440). 독출 재시도 횟수(RRC)가 최대 문턱값(RCT)보다 크면(S440에서 YES), 프로그램/소거 사이클 횟수(651)와 독출 재시도 횟수(RCC)에 따라 메모리 블록들(BLK1~BLKz)의 적어도 일부에 더미 펄스(DP)를 인가(S450)한 후 다음 동작을 수행(S460)한다. 독출 재시도 횟수(RRC)가 최대 문턱값(RCT)보다 크지 않으면(S440에서 NO), 더미 펄스(DP)를 인가하지 않고, 다음 동작을 수행(S460)할 수 있다.
도 20은 도 1을 참조하여 설명된 비휘발성 메모리 장치의 구조를 보여주는 사시도이다.
도 20을 참조하면, 비휘발성 메모리 장치(10)는 3차원 메모리 셀 어레이(100) 및 평면 주변 회로들(410, 420, 430, 500, 700)을 포함할 수 있다.
도 6 내지 도 8을 참조하여 설명된 바와 같이, 메모리 셀 어레이(100)는 기판(111)과 교차하는 방향으로 적층된 메모리 셀들을 포함한다. 즉, 메모리 셀 어레이(100)는 메모리 셀들이 3차원 구조로 배열된 3차원 구조를 갖는다. 반면, 주변 회로들(410, 420, 430, 500, 700)은 기판 상에 단일 층으로 제공되는 소자들로 구성될 수 있다. 즉, 주변 회로들(410, 420, 430, 500, 700)은 평면 구조를 갖는 소자들에 의해 구성될 수 있다.
예시적으로, 3차원 메모리 셀 어레이(100)의 일 측면에 평면 주변 회로들(410, 420, 430, 500, 700)이 제공되는 것으로 도시되어 있다. 하지만, 3차원 메모리 셀 어레이(100) 및 평면 주변 회로들(410, 420, 430, 500, 700) 사이의 위치 관계 및 수는 한정되지 않는다.
예를 들면, 3차원 메모리 셀 어레이(100)의 적어도 두 개의 측면들에 평면 주변 회로들(410, 420, 430, 500, 700)이 제공될 수 있다. 또한, 적어도 두 개의 3차원 메모리 셀 어레이들(100)이 제공되고, 적어도 두 개의 3차원 메모리 셀 어레이들(100) 각각의 적어도 하나의 측면에 평면 주변 회로들(410, 420, 430, 500, 700)이 제공될 수 있다.
도 21은 본 발명의 실시예들에 따른 에스에스디(SSD: solid state disk or solid state drive)를 나타내는 블록도이다.
도 21을 참조하면, SSD(1000)는 복수의 비휘발성 메모리 장치들(1100) 및 SSD 제어기(1200)를 포함한다.
비휘발성 메모리 장치들(1100)은 옵션적으로 외부 고전압(VPP)을 제공받도록 구현될 수 있다. 비휘발성 메모리 장치들(1100)은 전술한 도 1의 비휘발성 메모리 장치(10)로 구현될 수 있다. 비휘발성 메모리 장치들(1100) 각각은 기판 위에 수직하게 형성되는 복수의 메모리 블록들을 포함하는 메모리 셀 어레이 메모리 셀 어레이, 제어 회로 및 전압 생성기를 포함할 수 있고, 상기 제어 회로는 상기 복수의 메모리 블록들 중 제1 메모리 블록의 복수의 페이지들에 대하여 순차적으로 프로그램 루프를 수행하고, 상기 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 상기 메모리 블록들 중 적어도 일부에 대하여 주기적인 더미 펄스를 적어도 한번 인가하도록 상기 전압 생성기를 제어하는 더미 펄스 제어기를 포함할 수 있다. 따라서 비휘발성 메모리 장치들(1100) 각각은 프로그램 루프가 완료된 후 일정 시간이 경과된 후에 수행되는 독출 동작에서 에러 비트가 증가하는 것을 방지할 수 있다.
SSD 제어기(1200)는 복수의 채널들(CH1~CH4)을 통하여 비휘발성 메모리 장치들(1100)에 연결된다. SSD 제어기(1200)는 적어도 하나의 프로세서(1210), 버퍼 메모리(1220), 에러 정정 회로(1230), 호스트 인터페이스(1250) 및 비휘발성 메모리 인터페이스(1260)를 포함한다.
버퍼 메모리(1220)는 메모리 제어기(1200)의 구동에 필요한 데이터를 임시로 저장할 수 있다. 또한, 버퍼 메모리(1220)는 쓰기 요청시 파인 프로그램 동작에 이용될 데이터를 버퍼링해 놓을 수 있다. 도 21에서 버퍼 메모리(1220)는 SSD 제어기(1200) 내부에 존재하지만, 반드시 여기에 제한되지 않을 것이다. 버퍼 메모리는 SSD 제어기(1200)의 외부에 별도로 존재할 수도 있다.
에러 정정 회로(1230)는 쓰기 동작에서 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 읽기 동작에서 읽혀진 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정하고, 데이터 복구 동작에서 비휘발성 메모리 장치(1100)로부터 복구된 데이터의 에러를 정정할 수 있다. 도시되지 않았지만, 메모리 제어기(1200)를 구동하는 데 필요한 코드 데이터를 저장하는 코드 메모리가 더 포함될 수 있다. 코드 메모리는 비휘발성 메모리 장치로 구현될 수 있다.
호스트 인터페이스(1250)는 외부의 장치와 인터페이스 기능을 제공할 수 있다. 비휘발성 메모리 인터페이스(1260)는 비휘발성 메모리 장치(1100)와 인터페이스 기능을 제공할 수 있다.
도 22는 본 발명의 실시예들에 따른 임베디드 멀티 미디어 카드(eMMC: embedded multimedia card)를 나타내는 블록도이다.
도 22를 참조하면, eMMC(2000)는 적어도 하나의 낸드 플래시 메모리 장치(2100) 및 메모리 컨트롤러(2200)를 포함할 수 있다.
낸드 플래시 메모리 장치(2100)는 전술한 도 1의 비휘발성 메모리 장치(10)로 구현될 수 있다. 낸드 플래시 메모리 장치(2100)는 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 메모리 블록들 중 적어도 일부에 대하여 주기적인 더미 펄스를 적어도 한번 인가하도록 전압 생성기를 제어하는 더미 펄스 제어기를 포함할 수 있다. 따라서 비휘발성 메모리 장치들(1100) 각각은 프로그램 루프가 완료된 후 일정 시간이 경과된 후에 수행되는 독출 동작에서 에러 비트가 증가하는 것을 방지할 수 있다.
메모리 컨트롤러(2200)는 복수의 채널들을 통하여 낸드 플래시 메모리 장치(2100)에 연결된다. 메모리 컨트롤러(2200)는 적어도 하나의 제어기 코어(2210), 호스트 인터페이스(2250) 및 낸드 인터페이스(2260)를 포함한다. 적어도 하나의 제어기 코어(2210)는 eMMC(2000)의 전반적인 동작을 제어한다. 호스트 인터페이스(2250)는 제어기(2210)와 호스트의 인터페이싱을 수행한다. 낸드 인터페이스(2260)는 낸드 플래시 메모리 장치(2100)와 제어기(2200)의 인터페이싱을 수행한다.
실시 예에 있어서, 호스트 인터페이스(2250)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 다른 실시 예에 있어서, eMMC(2000)의 호스트 인터페이스(2250)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다.
eMMC(2000)는 호스트로부터 전원 전압들(Vcc, Vccq)을 제공받는다. 여기서, 제 1 전원 전압(Vcc, 예를 들어 3.3V)은 낸드 플래시 메모리 장치(2100) 및 낸드 인터페이스(2260)에 제공되고, 제 2 전원 전압(Vccq, 예를 들어 1.8V/3.3V)은 제어기(2200)에 제공된다. 실시 예에 있어서, eMMC(2000)는 외부 고전압(Vpp)을 옵션적으로 제공받을 수 있다.
도 23은 본 발명의 실시예들에 따른 유니버셜 플래시 스토리지(UFS: universal flash storage)를 나타내는 블록도이다.
도 23을 참조하면, UFS 시스템(3000)은 UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 착탈형 UFS 카드(3400)를 포함할 수 있다. UFS 호스트(3100)는 모바일 장치의 어플리케이션 프로세서일 수 있다. UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 및 착탈형 UFS 카드(3400) 각각은 UFS 프로토콜에 의하여 외부의 장치들과 통신할 수 있다. UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 및 착탈형 UFS 카드(3400) 중 적어도 하나는 도 1의 비휘발성 메모리 장치(10)로 구현될 수 있다. 따라서 UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 및 착탈형 UFS 카드(3400) 중 적어도 하나는 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 메모리 블록들 중 적어도 일부에 대하여 주기적인 더미 펄스를 적어도 한번 인가하여 독출 동작시에 에러 비트가 증가하는 것을 방지할 수 있다.
한편, 임베디드 UFS 장치(3300)와 착탈형 UFS 카드(3400)는 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신할 수 있다. UFS 호스트(3100)와 착탈형 UFS 카드(3400)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC,SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다.
도 24는 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.
도 24를 참조하면, 모바일 장치(4000)는 어플리케이션 프로세서(4100), 통신 모듈(4200), 디스플레이/터치 모듈(4300), 저장 장치(4400), 및 모바일 램(4500)을 포함한다.
어플리케이션 프로세서(4100)는 모바일 장치(4000)의 전반적인 동작을 제어한다. 통신 모듈(4200)은 외부와의 유선/무선 통신을 제어하도록 구현될 수 있다. 디스플레이/터치 모듈(4300)은 어플리케이션 프로세서(4100)에서 처리된 데이터를 디스플레이 하거나, 터치 패널로부터 데이터를 입력 받도록 구현될 수 있다. 저장 장치(4400)는 사용자의 데이터를 저장하도록 구현될 수 있다.
저장 장치(4400)는 eMMC, SSD, UFS 장치일 수 있다. 저장 장치(4400)는 도 1의 비휘발성 메모리 장치(10)로 구현될 수 있다. 따라서 저장 장치(4400) 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 메모리 블록들 중 적어도 일부에 대하여 주기적인 더미 펄스를 적어도 한번 인가하여 독출 동작시에 에러 비트가 증가하는 것을 방지할 수 있다.
모바일 램(4500)은 모바일 장치(4000)의 처리 동작 시 필요한 데이터를 임시로 저장하도록 구현될 수 있다.
본 발명의 실시 예에 따른 메모리 장치 혹은 저장 장치는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 실시 예에 있어서, 본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장 될 수 있다.
본 발명은 비휘발성 메모리 장치를 구비하는 임의의 전자 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명은 비휘발성 메모리 장치를 구비하는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등에 적용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 비휘발성 메모리 장치 100: 메모리 셀 어레이
430: 어드레스 디코더 410: 페이지 버퍼 회로
420: 데이터 입출력 회로 500: 제어 회로
600: 더미 펄스 제어기
700: 전압 생성기

Claims (20)

  1. 기판 위에 수직하게 형성되는, 메모리 셀 어레이의 복수의 메모리 블록들 중 제1 메모리 블록의 복수의 페이지들에 대하여 순차적으로 프로그램 루프를 수행하는 단계; 및
    상기 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 상기 메모리 블록들 중 적어도 일부에 주기적인 더미 펄스를 적어도 한번 인가하는 단계를 포함하는 비휘발성 메모리 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 제1 메모리 블록의 페이지들 중 적어도 하나의 페이지에 대하여 독출 동작을 수행하는 단계를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 독출 동작의 수행 결과, 독출 데이터에서 에러 비트가 기준 값 이상으로 연속으로 발생하는 경우, 상기 메모리 블록들 전체에 상기 주기적인 더미 펄스를 적어도 한 번 인가하는 단계를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
  4. 제1항에 있어서,
    상기 주기적인 더미 펄스는 상기 제1 메모리 블록에서 상기 제1 페이지를 제외한 나머지 페이지들에 인가되는 비휘발성 메모리 장치의 동작 방법.
  5. 제4항에 있어서,
    상기 주기적인 더미 펄스는 상기 나머지 페이지들 중 적어도 두 개의 페이지들에 동시에 인가되는 비휘발성 메모리 장치의 동작 방법.
  6. 제4항에 있어서,
    상기 주기적인 더미 펄스는 상기 나머지 페이지들 중 적어도 두 개의 페이지들에 순차적으로 인가되는 비휘발성 메모리 장치의 동작 방법.
  7. 제1항에 있어서,
    상기 주기적인 더미 펄스는 상기 제1 메모리 블록에서 랜덤하게 선택된 적어도 하나의 페이지에 인가되는 비휘발성 메모리 장치의 동작 방법.
  8. 제1항에 있어서,
    상기 주기적인 더미 펄스는 상기 비휘발성 메모리 장치의 파워-업 시에 상기 메모리 블록들 전체에 인가되는 비휘발성 메모리 장치의 동작 방법.
  9. 제1항에 있어서,
    상기 주기적인 더미 펄스는 상기 복수의 메모리 블록들 중 적어도 두 개의 메모리 블록들에 동시에 인가되는 비휘발성 메모리 장치의 동작 방법.
  10. 제1항에 있어서,
    상기 주기적인 더미 펄스는 상기 비휘발성 메모리 장치가 파워-다운 모드로부터 웨이크-업 시에 상기 복수의 메모리 블록들 중 적어도 두 개의 메모리 블록들에 인가되는 비휘발성 메모리 장치의 동작 방법.
  11. 제1항에 있어서,
    상기 주기적인 더미 펄스는 상기 제1 메모리 블록의 프로그램/소거 사이클 횟수와 연동하여 인가되는 비휘발성 메모리 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 프로그램/소거 사이클 횟수의 증가에 따라 상기 주기적인 더미 펄스의 인가 간격이 감소하는 비휘발성 메모리 장치의 동작 방법.
  13. 제1항에 있어서,
    상기 주기적인 더미 펄스는 상기 프로그램 루프의 완료 후 경과 시간 및 상기 비휘발성 메모리 장치의 동작 온도 중 적어도 하나와 연동하여 인가되는 비휘발성 메모리 장치의 동작 방법.
  14. 제1항에 있어서,
    상기 주기적인 더미 펄스는 상기 비휘발성 메모리 장치의 워드라인들에 인가되는 독출 패스 전압 및 독출 전압 중 하나인 비휘발성 메모리 장치의 동작 방법.
  15. 기판 위에 수직하게 형성되는 복수의 메모리 블록들을 포함하는 메모리 셀 어레이;
    제어 신호들에 기초하여 워드라인 전압들을 생성하는 전압 생성기;
    어드레스 신호에 기초하여 상기 워드라인 전압들을 상기 메모리 셀 어레이에 제공하는 어드레스 디코더; 및
    상기 전압 생성기를 제어하는 제어 회로를 포함하고,
    상기 제어 회로는 상기 복수의 메모리 블록들 중 제1 메모리 블록의 복수의 페이지들에 대하여 순차적으로 프로그램 루프를 수행하고,
    상기 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 상기 메모리 블록들 중 적어도 일부에 주기적인 더미 펄스를 적어도 한번 인가하도록 상기 전압 생성기를 제어하는 더미 펄스 제어기를 포함하는 비휘발성 메모리 장치.
  16. 제15항에 있어서,
    상기 더미 펄스는 상기 워드라인 전압들 중 독출 패스 전압 및 독출 전압 중 하나이고,
    상기 더미 펄스 제어기는 상기 주기적인 더미 펄스가 상기 비휘발성 메모리 장치의 파워-업 시에 상기 메모리 블록들 전체에 인가되도록 상기 전압 생성기를 제어하는 비휘발성 메모리 장치.
  17. 제15항에 있어서,
    상기 더미 펄스 제어기는 상기 주기적인 더미 펄스가 제1 메모리 블록의 프로그램/소거 사이클 회수, 상기 프로그램 루프의 완료 후 경과 시간 및 상기 비휘발성 메모리 장치의 동작 온도 중 적어도 하나와 연동되어 상기 메모리 블록들 중 적어도 일부에 인가되도록 상기 전압 생성기를 제어하는 비휘발성 메모리 장치.
  18. 제15항에 있어서, 상기 더미 펄스 제어기는
    상기 메모리 블록들 중 적어도 하나의 메모리 블록의 프로그램/소거 사이클 횟수와 상기 프로그램/소거 사이클 횟수와 관계되는 프로그램 루프 완료 후의 경과 시간의 최대 문턱 값을 저장하는 제1 테이블;
    상기 프로그램/소거 사이클 횟수 및 상기 프로그램 소거/사이클 횟수와 관계되는 독출 재시도 횟수의 최대 문턱 값을 저장하는 제2 테이블; 및
    상기 프로그램/소거 사이클 횟수를 나타내는 제1 카운팅 값, 독출 재시도 횟수를 나타내는 제2 카운팅 값, 프로그램 루프 완료 후의 경과 시간을 나타내는 시간 정보, 상기 비휘발성 메모리 장치의 동작 온도를 나타내는 온도 신호, 상기 비휘발성 메모리 장치의 동작 모드를 나타내는 모드 신호 및 파워-업 신호 중 적어도 하나에 응답하여 상기 전압 생성기를 제어하는 더미 펄스 제어 신호를 생성하는 더미 펄스 제어 신호 생성기를 포함하는 비휘발성 메모리 장치.
  19. 복수의 비휘발성 메모리 장치들; 및
    상기 복수의 비휘발성 메모리 장치들을 제어하는 에스에스디 컨트롤러(SSD controller)를 포함하고,
    상기 복수의 비휘발성 메모리 장치들 각각은
    기판 위에 수직하게 형성되는 복수의 메모리 블록들을 포함하는 메모리 셀 어레이;
    제어 신호들에 기초하여 워드라인 전압들을 생성하는 전압 생성기;
    어드레스 신호에 기초하여 상기 워드라인 전압들을 상기 메모리 셀 어레이에 제공하는 어드레스 디코더; 및
    상기 전압 생성기를 제어하는 제어 회로를 포함하고,
    상기 제어 회로는 상기 복수의 메모리 블록들 중 제1 메모리 블록의 복수의 페이지들에 대하여 순차적으로 프로그램 루프를 수행하고,
    상기 복수의 페이지들 중 선택된 제1 페이지에 대하여 독출 동작을 수행하기 전에 상기 메모리 블록들 중 적어도 일부에 대하여 주기적인 더미 펄스를 적어도 한번 인가하도록 상기 전압 생성기를 제어하는 더미 펄스 제어기를 포함하는 에스에스디(SSD).
  20. 제19항에 있어서,
    상기 에스에스디 컨트롤러는 상기 복수의 비휘발성 메모리 장치들 각각으로부터의 독출 데이터에 에러 정정 코드(ECC) 디코딩을 수행하여 상기 독출 데이터의 패스/페일 정보를 상기 복수의 비휘발성 메모리 장치들 각각에 제공하고,
    상기 더미 펄스 제어 회로는 상기 패스/페일 정보가 상기 독출 데이터에서 에러 비트가 기준 값 이상으로 연속으로 발생함을 나타내는 경우, 상기 메모리 블록들 전체에 상기 주기적인 더미 펄스가 적어도 한 번 인가되도록 상기 전압 생성기를 제어하는 에스에스디.
KR1020150119697A 2015-08-25 2015-08-25 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디 KR102372730B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150119697A KR102372730B1 (ko) 2015-08-25 2015-08-25 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디
US15/237,111 US10061647B2 (en) 2015-08-25 2016-08-15 Nonvolatile memory devices, methods of operating the same and solid state drives including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150119697A KR102372730B1 (ko) 2015-08-25 2015-08-25 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디

Publications (2)

Publication Number Publication Date
KR20170024429A true KR20170024429A (ko) 2017-03-07
KR102372730B1 KR102372730B1 (ko) 2022-03-10

Family

ID=58096612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150119697A KR102372730B1 (ko) 2015-08-25 2015-08-25 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디

Country Status (2)

Country Link
US (1) US10061647B2 (ko)
KR (1) KR102372730B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10984869B2 (en) 2019-05-28 2021-04-20 SK Hynix Inc. Memory device, memory system including the memory device, and operating method of the memory system
US11551766B2 (en) 2020-04-21 2023-01-10 SK Hynix Inc. Memory device and operating method thereof

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170143084A (ko) * 2016-06-17 2017-12-29 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10262743B2 (en) 2016-10-25 2019-04-16 Sandisk Technologies Llc Command sequence for first read solution for memory
US9952944B1 (en) 2016-10-25 2018-04-24 Sandisk Technologies Llc First read solution for memory
KR102624612B1 (ko) * 2016-11-15 2024-01-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102648779B1 (ko) * 2016-12-01 2024-03-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10026486B1 (en) 2017-03-06 2018-07-17 Sandisk Technologies Llc First read countermeasures in memory
CN109215717B (zh) * 2017-07-05 2020-12-04 北京兆易创新科技股份有限公司 Nand型浮栅存储器的读取方法及装置
CN110010170B (zh) * 2018-01-05 2021-04-02 旺宏电子股份有限公司 存储装置的操作方法及其存储系统
KR102549584B1 (ko) * 2018-03-27 2023-06-30 삼성전자주식회사 메모리 모듈을 포함하는 메모리 시스템, 메모리 모듈, 그리고 메모리 모듈의 동작 방법
KR102429458B1 (ko) * 2018-04-03 2022-08-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
KR102578188B1 (ko) * 2018-05-15 2023-09-14 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법
KR102626054B1 (ko) * 2018-11-05 2024-01-18 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20200118989A (ko) * 2019-04-09 2020-10-19 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11404131B2 (en) * 2019-07-12 2022-08-02 Micron Technology, Inc. Decision for executing full-memory refresh during memory sub-system power-on stage
KR20210061174A (ko) 2019-11-19 2021-05-27 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11501808B2 (en) 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
KR20210097938A (ko) 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 클록변조를 통해 리드 데이터의 신뢰성을 검증하는 메모리 장치 및 메모리 장치를 포함하는 메모리 시스템
US11507310B2 (en) * 2019-09-02 2022-11-22 SK Hynix Inc. Memory controller and operating method thereof
KR20210026871A (ko) 2019-09-02 2021-03-10 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11037641B1 (en) 2019-12-05 2021-06-15 Sandisk Technologies Llc Temperature and cycling dependent refresh operation for memory cells

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719697B1 (ko) * 2005-10-10 2007-05-17 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
KR100976696B1 (ko) * 2008-07-10 2010-08-18 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
US20100246270A1 (en) * 2008-02-29 2010-09-30 Micron Technology, Inc. Charge loss compensation during programming of a memory device
KR20130120757A (ko) * 2012-04-26 2013-11-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 동작 방법
US9269446B1 (en) * 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells
KR20170003850A (ko) * 2015-06-30 2017-01-10 주식회사 이랜텍 배터리를 포함하는 클립 타입 무선전력 송신장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4213532B2 (ja) * 2003-07-15 2009-01-21 株式会社東芝 不揮発性半導体記憶装置
JP2008140488A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体記憶装置
US7904793B2 (en) 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US7797480B2 (en) 2007-03-29 2010-09-14 Sandisk Corporation Method for reading non-volatile storage using pre-conditioning waveforms and modified reliability metrics
US8064252B2 (en) 2008-11-21 2011-11-22 Micron Technology, Inc. Multi-pass programming in a memory device
US8416624B2 (en) 2010-05-21 2013-04-09 SanDisk Technologies, Inc. Erase and programming techniques to reduce the widening of state distributions in non-volatile memories
US8526233B2 (en) 2011-05-23 2013-09-03 Sandisk Technologies Inc. Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation
KR20140028582A (ko) 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US8988937B2 (en) 2012-10-24 2015-03-24 Sandisk Technologies Inc. Pre-charge during programming for 3D memory using gate-induced drain leakage
KR102081749B1 (ko) 2013-02-20 2020-02-26 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
KR102102233B1 (ko) 2013-02-22 2020-04-21 삼성전자주식회사 메모리 시스템 및 그것의 읽기 방법
KR102068163B1 (ko) 2013-02-27 2020-01-20 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
KR102160290B1 (ko) 2013-02-28 2020-09-25 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 읽기 방법
KR102058664B1 (ko) 2013-08-29 2019-12-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719697B1 (ko) * 2005-10-10 2007-05-17 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US20100246270A1 (en) * 2008-02-29 2010-09-30 Micron Technology, Inc. Charge loss compensation during programming of a memory device
US20110255344A1 (en) * 2008-02-29 2011-10-20 Micron Technology, Inc. Charge loss compensation during programming of a memory device
KR100976696B1 (ko) * 2008-07-10 2010-08-18 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR20130120757A (ko) * 2012-04-26 2013-11-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 동작 방법
US9269446B1 (en) * 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells
KR20170003850A (ko) * 2015-06-30 2017-01-10 주식회사 이랜텍 배터리를 포함하는 클립 타입 무선전력 송신장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10984869B2 (en) 2019-05-28 2021-04-20 SK Hynix Inc. Memory device, memory system including the memory device, and operating method of the memory system
US11551766B2 (en) 2020-04-21 2023-01-10 SK Hynix Inc. Memory device and operating method thereof

Also Published As

Publication number Publication date
US20170062065A1 (en) 2017-03-02
US10061647B2 (en) 2018-08-28
KR102372730B1 (ko) 2022-03-10

Similar Documents

Publication Publication Date Title
KR102372730B1 (ko) 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디
CN107068186B (zh) 操作存储装置的方法
KR102324797B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법
US9183939B2 (en) Nonvolatile memory device, a memory system having the same, and a read method thereof, the read method applying a read pass voltage to a selected wordline after a sensing
US8837224B2 (en) Nonvolatile memory device, operating method thereof and memory system including the same
KR101811035B1 (ko) 불휘발성 메모리 및 그것의 소거 방법
US8634246B2 (en) Nonvolatile memory device, operating method thereof and memory system including the same
KR101552211B1 (ko) 플래시 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
KR102396053B1 (ko) 비휘발성 메모리 장치 및 그것의 동작 방법
KR101916718B1 (ko) 불휘발성 메모리 장치 및 그것의 메모리 관리 방법
KR101810640B1 (ko) 불휘발성 메모리 장치 및 메모리 시스템 그리고 그것의 읽기 방법
KR101692432B1 (ko) 불 휘발성 메모리 장치
US9852795B2 (en) Methods of operating nonvolatile memory devices, and memory systems including nonvolatile memory devices
KR20130042780A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR102401254B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법
US10216932B2 (en) Nonvolatile memory devices and solid state drives including the same
KR102411026B1 (ko) 비휘발성 메모리 장치의 동작 방법, 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR101785003B1 (ko) 플래시 메모리 장치 및 그것의 워드라인 전압 발생 방법
KR101934905B1 (ko) 불휘발성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right