CN109215717B - Nand型浮栅存储器的读取方法及装置 - Google Patents

Nand型浮栅存储器的读取方法及装置 Download PDF

Info

Publication number
CN109215717B
CN109215717B CN201710541115.5A CN201710541115A CN109215717B CN 109215717 B CN109215717 B CN 109215717B CN 201710541115 A CN201710541115 A CN 201710541115A CN 109215717 B CN109215717 B CN 109215717B
Authority
CN
China
Prior art keywords
memory cells
word line
type
memory cell
unselected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710541115.5A
Other languages
English (en)
Other versions
CN109215717A (zh
Inventor
苏志强
刘璐
李建新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Beijing Zhaoyi Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhaoyi Innovation Technology Co Ltd filed Critical Beijing Zhaoyi Innovation Technology Co Ltd
Priority to CN201710541115.5A priority Critical patent/CN109215717B/zh
Publication of CN109215717A publication Critical patent/CN109215717A/zh
Application granted granted Critical
Publication of CN109215717B publication Critical patent/CN109215717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明实施例提供了一种NAND型浮栅存储器的读取方法及装置，包括：获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量；根据所述数量，增加或减少所述非选中存储单元的字线电压；对选中存储单元的字线施加选中字线电压，对所述非选中存储单元施加所述增加或减少后的字线电压，完成对所述选中存储单元的读取操作。本发明实施例提供了一种NAND型浮栅存储器的读取方法及装置，针对与选中存储单元位于同一位线的类型不同的非选中存储单元的数量来调整非选中存储单元的字线电压来提高读取操作的正确性。

Description

NAND型浮栅存储器的读取方法及装置
技术领域
本发明实施例涉及非易失性存储器技术领域，尤其设计一种NAND型浮栅存储器的读取方法及装置。
背景技术
NAND型浮栅存储器作为一种新型非易失存储器件，相对于磁盘，具有更低的功耗及更快的随机访问速率，并且无任何机械元件，具有良好的抗震特性，完全符合现代化测试系统存储需求，因此在信息存储尤其是测试数据存储领域取得了广泛应用。
现有技术中，NAND型浮栅存储单元在进行读取操作时，没有选中的存储单元的字线电压是固定的。但是当同一位线上的非选中存储单元的类型(“1”或者“0”)和选中存储单元的类型的数量差距太大的话，随着存储器件尺寸不断的缩小，读取电流也相应减小，位线上的背景值就会大大影响读取电流的准确性。
发明内容
有鉴于此，本发明实施例提供了一种NAND型浮栅存储器的读取方法及装置，针对与选中存储单元类型位于同一位线的不同的非选中存储单元的数量来调整非选中存储单元的字线电压来提高读取操作的正确性。
第一方面，本发明实施例提供了一种NAND型浮栅存储器的读取方法，包括：
获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量；
根据所述数量，增加或减少所述非选中存储单元的字线电压；
对所述选中存储单元的字线施加选中字线电压，对所述非选中存储单元施加所述增加或减少后的字线电压，完成对所述选中存储单元的读取操作。
可选地，还包括：
获取每个数据块中的每个存储单元的类型和阈值电压；
根据所述数据块中的每个存储单元的类型，计算所述数据块中的所述存储单元不同类型的比例；
根据所述数据块中的所述存储单元的不同类型的比例和所述数据块中的每个存储单元的阈值电压，确定所述数据块中的所述非选中存储单元的字线电压。
可选地，若所述数量大于或等于预设数量，增加或减少所述非选中存储单元的字线电压。
可选地，根据所述数量，增加或减少所述非选中存储单元的字线电压具体包括：
在获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量之前还包括获取所述选中存储单元的类型和所述非选中存储单元的类型；
若所述选中存储单元的类型为0，与所述选中存储单元同一位线上的所述非选中存储单元的类型为1的数量大于所述预设数量，增加所述非选中存储单元的字线电压。
可选地，根据所述数量，增加或减少所述非选中存储单元的字线电压具体包括：
在获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量之前还包括获取所述选中存储单元的类型和所述非选中存储单元的类型；
若所述选中存储单元的类型为1，与所述选中存储单元相邻的所述非选中存储单元的类型为0的数量大于所述预设数量，减小所述非选中存储单元的字线电压。
第二方面，本发明实施例提供了一种NAND型浮栅存储器的读取装置，包括：
数量获取模块，用于获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量；
电压调整模块，所述电压调整模块与所述数量获取模块相连，用于根据所述数量，增加或减少所述非选中存储单元的字线电压；
读取模块，所述读取模块与所述电压调整模块相连，用于对选中存储单元的字线施加选中字线电压，对所述非选中存储单元施加所述增加或减少后的字线电压，完成对所述选中存储单元的读取操作。
可选地，还包括控制模块，所述控制模块与所述电压调整模块相连，用于获取每个数据块中的每个存储单元的类型和阈值电压；并根据所述数据块中的每个存储单元的类型，计算所述数据块中的所述存储单元不同类型的比例；根据所述数据块中的所述存储单元的不同类型的比例和所述数据块中的每个存储单元的阈值电压，确定所述数据块中的所述非选中存储单元的字线电压。
可选地，电压调整模块用于若所述数量大于或等于预设数量，增加或减少所述非选中存储单元的字线电压。
可选地，还包括类型获取模块，所述类型获取模块与所述电压调整模块相连，用于获取所述存储单元的类型和所述非选中存储单元的类型；
所述电压调整模块还包括字线电压增加单元，用于若所述选中存储单元的类型为0，与所述选中存储单元同一位线上的所述非选中存储单元的类型为1的数量大于所述预设数量，增加所述非选中存储单元的字线电压。
可选地，还包括类型获取模块，所述类型获取模块与所述电压调整模块相连，用于所述存储单元的类型和所述非选中存储单元的类型；
所述电压调整模块还包括字线电压减小单元，用于若所述选中存储单元的类型为1，与所述选中存储单元相邻的所述非选中存储单元的类型为0的数量大于所述预设数量，减小所述非选中存储单元的字线电压。
本发明实施例提供了一种NAND型浮栅存储器的读取方法及装置，通过获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量，并且根据所述数量，对非选中存储单元的字线电压进行调整，调整方法为增加或减少所述非选中存储单元的字线电压，之后在非选中存储单元选通的情况下，对选中存储单元进行读取，具体读取方法为：对选中存储单元的字线施加选中字线电压，对所述非选中存储单元施加增加或减少后的字线电压。在对选中存储单元读取的过程中，将非选中存储单元选通，并避免了非选中存储单元对最后的读取结果造成影响，保证了正确的读取结果。
附图说明
通过阅读参照以下附图说明所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将变得更明显。
图1为本发明实施例一提供的一种NAND型浮栅存储器的读取方法流程图；
图2为本发明实施例一提供的一种NAND型浮栅存储器的读取方法的同一位线的存储单元的等效电路图；
图3为本发明实施例一提供的一种NAND型浮栅存储器的读取方法的同一位线的存储单元的阈值电压分布图；
图4为本发明实施例一提供的又一种NAND型浮栅存储器的读取方法的同一位线的存储单元的等效电路图；
图5为本发明实施例一提供的又一种NAND型浮栅存储器的读取方法的同一位线的存储单元的阈值电压分布图；
图6为本发明实施例二提供的一种NAND型浮栅存储器的读取方法流程图；
图7为本发明实施例三提供的一种NAND型浮栅存储器的读取方法流程图；
图8为本发明实施例四提供的一种NAND型浮栅存储器的读取装置结构示意图；
图9为本发明实施例四提供的又一种NAND型浮栅存储器的读取装置结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种NAND型浮栅存储器的读取方法流程图；图2为本发明实施例一提供的一种NAND型浮栅存储器的读取方法的同一位线的存储单元的等效电路图；图3为本发明实施例一提供的一种NAND型浮栅存储器的读取方法的同一位线的存储单元的阈值电压分布图；图4为本发明实施例一提供的又一种NAND型浮栅存储器的读取方法的同一位线的存储单元的等效电路图；图5为本发明实施例一提供的又一种NAND型浮栅存储器的读取方法的同一位线的存储单元的阈值电压分布图。
图1为本发明实施例一提供的一种NAND型浮栅存储器的读取方法流程图，该方法可以由NAND型浮栅存储器的读取装置来执行，其中，该装置可由硬件和/或软件来实现，具体包括如下步骤：
步骤110、获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量。
在本实施例中，NAND型浮栅存储器包括存储阵列和控制电路，控制电路用于完成对存储阵列的读、写和擦除操作以及一些测试调整操控。其中存储阵列由大量的存储单元组成，对于NAND型浮栅存储器而言，存储单元的源极和漏极首尾相连，漏极与位线相连，存储单元的栅极与字线相连。NAND型浮栅存储器的全部存储单元分成若干个数据块，每个数据块又分为若干个数据页，每个数据页又包括若干个存储单元。在众多存储单元中选中一个存储单元对其进行读取操作时，对该选中存储单元的字线施加字线电压，对于与选中存储单元位于同一条位线上的多个非选中存储单元的字线需要施加一个非选中存储单元的字线电压，以保证在读取选中存储单元时，除选中存储单元的非选中存储单元也能导通。但是与选中存储单元位于同一位线上的非选中存储单元与选中存储单元共用同一位线，当通过位线电流与参考电流比较而得到选中存储单元的状态时，与选中存储单元位于同一位线的类型不同的非选中存储单元的数量太多，容易造成对选中存储单元的读取结果造成影响，对于选中存储单元的读取结果造成影响可以参见图2-图5来进行说明。示例性地，参见图2，选中存储单元的类型为0，与选中存储单元同一位线上的非选中存储单元的类型为1，与选中存储单元同一位线上的非选中存储单元的类型为1的数量为5。参见图3，当对选中存储单元进行读取时，即在选中存储单元的字线施加字线电压VCGRV，对与选中存储单元同一位线上的非选中存储单元的类型为1的存储单元施加字线电压VREAD。参见图3，读取结果(虚线)向左偏移。参见图4，选中存储单元的类型为1，与选中存储单元同一位线上的非选中存储单元的类型为0，与选中存储单元同一位线上的非选中存储单元的类型为0的数量为5。参见图4，当对选中存储单元进行读取时，即在选中存储单元的字线施加字线电压VCGRV，对与选中存储单元同一位线上的非选中存储单元的类型为1的存储单元施加字线电压VREAD。参见图5，读取结果(虚线)向右偏移。因而，获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量，并且根据这个数量来相应地进行一些调整操作，对选中存储单元的正确读取是非常有必要的。
步骤120、根据数量，增加或减少非选中存储单元的字线电压。
具体地，在本实施例中，以选中存储单元的类型为1，与选中存储单元位于同一位线上的非选中存储单元的类型为0作为示例，且同一位线上的非选中存储单元的类型为0的数量比较多，可能导致位线电流变小，整条位线上的存储单元的等效电阻变大；以选中存储单元的类型为0，与选中存储单元位于同一位线上的非选中存储单元的类型为1作为示例，且同一位线上的非选中存储单元的类型为1的数量比较多，可能导致位线电流变大，整条位线上的存储单元的等效电阻变小。这些因素容易造成对选中存储单元的读取结果造成影响。因此需要增加或减少非选中存储单元的字线电压。
步骤130、对选中存储单元的字线施加选中字线电压，对非选中存储单元施加增加或减少后的字线电压，完成对选中存储单元的读取操作。
通过上述步骤对非选中存储单元的字线电压进行调整之后，对选中存储单元的字线施加选中字线电压，对非选中存储单元的字线施加非中存储单元的字线电压，实现同一位线上的存储单元正常导通，完成对选中存储单元的读取操作。
本发明实施例提供了一种NAND型浮栅存储器的读取方法，通过获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量，并且根据数量，对非选中存储单元的字线电压进行调整，调整方法为增加或减少非选中存储单元的字线电压，之后在非选中存储单元选通的情况下，对选中存储单元进行读取，具体读取方法为：对选中存储单元的字线施加选中字线电压，对非选中存储单元施加增加或减少后的字线电压。在对选中存储单元读取的过程中，将非选中存储单元选通，并避免了非选中存储单元对最后的读取结果造成影响，保证了正确的读取结果。
可选地，在上述方案的步骤120中，根据与选中存储单元位于同一位线的类型不同的非选中存储单元的数量，增加或减少非选中存储单元的字线电压，这里的非选中存储单元的字线电压的确定过程是这样的：获取每个数据块中的每个存储单元的类型和所述数据块中的每个存储单元的阈值电压；根据所述数据块中的每个存储单元的类型，计算所述数据块中的所述存储单元不同类型的比例；根据数据块中的存储单元的不同类型和所述数据块中的每个存储单元的阈值电压，确定数据块中的非选中存储单元的字线电压。示例性地，存储单元的类型为1与存储单元的类型为0的比例为7/3和8/2，对应的数据块中的非选中存储单元的字线电压的值是不同的。而增加或者减少非选中存储单元的字线电压，是因为在读取某一个选中存储单元时，为了保证读取结果的正确性，需要根据与选中存储单元位于同一位线的类型不同的非选中存储单元的数量，来增加或减少非选中存储单元的字线电压。
实施例二
图6为本发明实施例二提供的一种NAND型浮栅存储器的读取方法流程图。在上述实施例的基础上，本发明实施例提供了一种NAND型浮栅存储器的读取方法，参见图6，该方法包括如下步骤：
步骤210、获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量。
步骤220、若数量大于或等于预设数量，增加或减少非选中存储单元的字线电压。
若与选中存储单元位于同一位线的类型不同的非选中存储单元的数量大于或等于预设数量时，增加或减少非选中存储单元的字线电压。在本实施例中的预设数量，相关从业人员可以根据整条位线上的存储单元的数量自行调整。
步骤230、对选中存储单元的字线施加选中字线电压，对非选中存储单元施加增加或减少后的字线电压，完成对选中存储单元的读取操作。
本发明实施例提供了一种NAND型浮栅存储器的读取方法，在上述实施例的基础上，若与选中存储单元位于同一位线的类型不同的非选中存储单元的数量大于或等于预设数量时，增加或减少非选中存储单元的字线电压。避免了非选中存储单元对最后的读取结果造成影响，保证了正确的读取结果。
实施例三
图7为本发明实施例三提供的一种NAND型浮栅存储器的读取方法流程图。在上述实施例的基础上，本发明实施例提供了一种NAND型浮栅存储器的读取方法，参见图7，该方法包括如下步骤：
步骤310、获取选中存储单元的类型和非选中存储单元的类型。
在本实施例中，获取选中存储单元的类型和非选中存储单元的类型，选中存储单元的类型与同一位线上的非选中存储单元的类型不同时，在与选中存储单元位于同一位线的类型不同的非选中存储单元的数量大于或等于预设数量时，非选中存储单元的字线电压的调整方法是不同的，这个不同就要取决于选中存储单元的类型和非选中存储单元的类型。需要说明的是，获取选中存储单元的类型和非选中存储单元的类型可以是在每次写操作或者擦除操作之后进行的。
步骤320、获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量。
步骤330、若选中存储单元的类型为0，与选中存储单元同一位线上的非选中存储单元的类型为1的数量大于预设数量，增加非选中存储单元的字线电压。
步骤340、若选中存储单元的类型为1，与选中存储单元相邻的非选中存储单元的类型为0的数量大于预设数量，减小非选中存储单元的字线电压。
需要说明的是步骤330和步骤340不限定先后顺序。
步骤350、对选中存储单元的字线施加选中字线电压，对非选中存储单元施加增加或减少后的字线电压，完成对选中存储单元的读取操作。
本发明实施例提供了一种NAND型浮栅存储器的读取方法，通过获取选中存储单元的类型和与选中存储单元位于同一位线上的非选中存储单元的类型，与选中存储单元位于同一位线上的非选中存储单元的类型不同的存储单元的数量，当数量大于预设数量时，若选中存储单元的类型为0，与选中存储单元同一位线上的非选中存储单元的类型为1，增加非选中存储单元的字线电压。若选中存储单元的类型为1，与选中存储单元相邻的非选中存储单元的类型为0，减小非选中存储单元的字线电压。避免了非选中存储单元对最后的读取结果造成影响，保证了正确的读取结果。
实施例四
图8为本发明实施例四提供的一种NAND型浮栅存储器的读取装置结构示意图；图9为本发明实施例四提供的又一种NAND型浮栅存储器的读取装置结构示意图。
基于同一构思发明，本发明实施例提供了一种NAND型浮栅存储器的读取装置，参见图8和图9，该装置包括：
数量获取模块410，用于获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量；
电压调整模块420，电压调整模块420与数量获取模块410相连，用于根据数量，增加或减少非选中存储单元的字线电压；
读取模块430，读取模块430与电压调整模块420相连，用于对选中存储单元的字线施加选中字线电压，对非选中存储单元施加增加或减少后的字线电压，完成对选中存储单元的读取操作。
可选地，参见图9，还包括控制模块440，控制模块440与电压调整模块420相连，用于获取每个数据块中的每个存储单元的类型和所述数据块中的每个存储单元的阈值电压；并根据所述数据块中的每个存储单元的类型，计算所述数据块中的所述存储单元不同类型的比例；根据所述数据块中的所述存储单元的不同类型的比例和所述数据块中的每个存储单元的阈值电压，确定所述数据块中的所述非选中存储单元的字线电压。
可选地，参见图9，电压调整模块420用于若数量大于或等于预设数量，增加或减少非选中存储单元的字线电压。
可选地，还包括类型获取模块450，类型获取模块450与电压调整模块420相连，用于获取存储单元的类型和非选中存储单元的类型；
电压调整模块420还包括字线电压增加单元4201，用于若选中存储单元的类型为0，与选中存储单元同一位线上的非选中存储单元的类型为1的数量大于预设数量，增加非选中存储单元的字线电压。
可选地，还包括类型获取模块450，类型获取模块450与电压调整模块420相连，用于存储单元的类型和非选中存储单元的类型；
电压调整模块420还包括字线电压减小单元4202，用于若选中存储单元的类型为1，与选中存储单元相邻的非选中存储单元的类型为0的数量大于预设数量，减小非选中存储单元的字线电压。
本发明实施例提供了一种NAND型浮栅存储器的读取装置，数量获取模块通过获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量，并且根据数量，电压调整模块对非选中存储单元的字线电压进行调整，调整方法为增加或减少非选中存储单元的字线电压，之后在非选中存储单元选通的情况下，读取模块对选中存储单元进行读取，具体读取方法为：对选中存储单元的字线施加选中字线电压，对非选中存储单元施加增加或减少后的字线电压。在对选中存储单元读取的过程中，将非选中存储单元选通，并避免了非选中存储单元对最后的读取结果造成影响，保证了正确的读取结果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种NAND型浮栅存储器的读取方法，其特征在于，包括：
获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量；
根据所述数量，增加或减少所述非选中存储单元的字线电压；
对所述选中存储单元的字线施加选中字线电压，对所述非选中存储单元施加所述增加或减少后的字线电压，完成对所述选中存储单元的读取操作。
2.根据权利要求1所述的读取方法，其特征在于，还包括：
获取每个数据块中的每个存储单元的类型和所述数据块中的每个存储单元的阈值电压；
根据所述数据块中的每个存储单元的类型，计算所述数据块中的所述存储单元不同类型的比例；
根据所述数据块中的所述存储单元的不同类型的比例和所述数据块中的每个存储单元的阈值电压，确定所述数据块中的所述非选中存储单元的字线电压。
3.根据权利要求1所述的读取方法，其特征在于，
若所述数量大于预设数量，增加或减少所述非选中存储单元的字线电压；
若所述数量等于预设数量，增加或减少所述非选中存储单元的字线电压。
4.根据权利要求3所述的读取方法，其特征在于，
根据所述数量，增加或减少所述非选中存储单元的字线电压具体包括：
在获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量之前还包括获取所述选中存储单元的类型和所述非选中存储单元的类型；
若所述选中存储单元的类型为0，与所述选中存储单元同一位线上的所述非选中存储单元的类型为1的数量大于所述预设数量，增加所述非选中存储单元的字线电压。
5.根据权利要求3所述的读取方法，其特征在于，
根据所述数量，增加或减少所述非选中存储单元的字线电压具体包括：
在获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量之前还包括获取所述选中存储单元的类型和所述非选中存储单元的类型；
若所述选中存储单元的类型为1，与所述选中存储单元相邻的所述非选中存储单元的类型为0的数量大于所述预设数量，减小所述非选中存储单元的字线电压。
6.一种NAND型浮栅存储器的读取装置，其特征在于，包括：
数量获取模块，用于获取与选中存储单元位于同一位线的类型不同的非选中存储单元的数量；
电压调整模块，所述电压调整模块与所述数量获取模块相连，用于根据所述数量，增加或减少所述非选中存储单元的字线电压；
读取模块，所述读取模块与所述电压调整模块相连，用于对所述选中存储单元的字线施加选中字线电压，对所述非选中存储单元施加所述增加或减少后的字线电压，完成对所述选中存储单元的读取操作。
7.根据权利要求6所述的读取装置，其特征在于，
还包括控制模块，所述控制模块与所述电压调整模块相连，用于获取每个数据块中的每个存储单元的类型和所述数据块中的每个存储单元的阈值电压；并根据所述数据块中的每个存储单元的类型，计算所述数据块中的所述存储单元不同类型的比例；根据所述数据块中的所述存储单元的不同类型的比例和所述数据块中的每个存储单元的阈值电压，确定所述数据块中的所述非选中存储单元的字线电压。
8.根据权利要求6所述的读取装置，其特征在于，
电压调整模块用于若所述数量大于预设数量，增加或减少所述非选中存储单元的字线电压；
电压调整模块用于若所述数量等于预设数量，增加或减少所述非选中存储单元的字线电压。
9.根据权利要求8所述的读取装置，其特征在于，
还包括类型获取模块，所述类型获取模块与所述电压调整模块相连，用于获取所述存储单元的类型和所述非选中存储单元的类型；
所述电压调整模块还包括字线电压增加单元，用于若所述选中存储单元的类型为0，与所述选中存储单元同一位线上的所述非选中存储单元的类型为1的数量大于所述预设数量，增加所述非选中存储单元的字线电压。
10.根据权利要求8所述的读取装置，其特征在于，
还包括类型获取模块，所述类型获取模块与所述电压调整模块相连，用于所述存储单元的类型和所述非选中存储单元的类型；
所述电压调整模块还包括字线电压减小单元，用于若所述选中存储单元的类型为1，与所述选中存储单元相邻的所述非选中存储单元的类型为0的数量大于所述预设数量，减小所述非选中存储单元的字线电压。
CN201710541115.5A 2017-07-05 2017-07-05 Nand型浮栅存储器的读取方法及装置 Active CN109215717B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710541115.5A CN109215717B (zh) 2017-07-05 2017-07-05 Nand型浮栅存储器的读取方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710541115.5A CN109215717B (zh) 2017-07-05 2017-07-05 Nand型浮栅存储器的读取方法及装置

Publications (2)

Publication Number Publication Date
CN109215717A CN109215717A (zh) 2019-01-15
CN109215717B true CN109215717B (zh) 2020-12-04

Family

ID=64992711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710541115.5A Active CN109215717B (zh) 2017-07-05 2017-07-05 Nand型浮栅存储器的读取方法及装置

Country Status (1)

Country Link
CN (1) CN109215717B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902710A (zh) * 2003-10-29 2007-01-24 赛芬半导体有限公司 用于非易失性存储器阵列中的读取误差检测的方法、电路和系统
CN103578523A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 存储器件、存储系统及控制存储器件的读取电压的方法
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
CN106409339A (zh) * 2015-07-30 2017-02-15 旺宏电子股份有限公司 具有均匀译码器的存储器系统及其操作方法
CN106710631A (zh) * 2015-11-18 2017-05-24 爱思开海力士有限公司 数据存储装置及其操作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372730B1 (ko) * 2015-08-25 2022-03-10 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902710A (zh) * 2003-10-29 2007-01-24 赛芬半导体有限公司 用于非易失性存储器阵列中的读取误差检测的方法、电路和系统
CN103578523A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 存储器件、存储系统及控制存储器件的读取电压的方法
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
CN106409339A (zh) * 2015-07-30 2017-02-15 旺宏电子股份有限公司 具有均匀译码器的存储器系统及其操作方法
CN106710631A (zh) * 2015-11-18 2017-05-24 爱思开海力士有限公司 数据存储装置及其操作方法

Also Published As

Publication number Publication date
CN109215717A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
US9704596B1 (en) Method of detecting erase fail word-line in non-volatile memory device
US9583201B1 (en) Storage device and operating method thereof
US9230670B2 (en) Semiconductor device, memory system and operating method thereof
US9361996B2 (en) Inferring threshold voltage distributions associated with memory cells via interpolation
US11188414B2 (en) Memory system
US9437304B2 (en) Memory devices and programming memory arrays thereof
US10714196B2 (en) Methods for determining data states of memory cells
US10665307B2 (en) Memory devices configured to perform leak checks
US8144516B2 (en) Dynamic pass voltage for sense operation in a memory device
US20190088343A1 (en) Apparatus configured to program memory cells using an intermediate level for multiple data states
US10134478B2 (en) Apparatuses and methods for reducing read disturb
US11309039B2 (en) Apparatus for determining a pass voltage of a read operation
US10504587B2 (en) Method and system for compensating for floating gate-to-floating gate (fg-fg) interference in flash memory cell read operations
US9361983B2 (en) Semiconductor device and method of refresh thereof
JP2012212487A (ja) メモリシステム
CN109215717B (zh) Nand型浮栅存储器的读取方法及装置
US20220310166A1 (en) In-line programming adjustment of a memory cell in a memory sub-system
CN109215716B (zh) 提高nand型浮栅存储器可靠性的方法及装置
CN110580928A (zh) 一种三维存储器的控制方法、装置及存储介质
US20220415414A1 (en) Partial block erase operations in memory devices
US20230207018A1 (en) Charge loss acceleration during programming of memory cells in a memory sub-system
US20230335200A1 (en) Auto-calibrated corrective read
US20240069749A1 (en) Asymmetric pass through voltage for reduction of cell-to-cell interference
US20240055061A1 (en) Managing compensation for cell-to-cell coupling and lateral migration in memory devices using segmentation
CN114783492A (zh) 非易失性存储装置及其编程方法、非易失性存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address