CN105097028A - 包括非易失性存储器件的存储装置和该器件的读取方法 - Google Patents

Abstract

公开了一种非易失性存储器件的读取方法和一种存储装置，该读取方法包括：根据第一读取电压从非易失性存储器件的被选择的存储区域读取数据；检测并纠正读取的数据的错误；以及当读取的数据的错误无法纠正时，确定用于读取被选择的存储区域的第二读取电压。根据读取的数据中包括的逻辑0或逻辑1的数量或者读取的数据中的逻辑1与逻辑0的比例来确定第二读取电压。

Description

包括非易失性存储器件的存储装置和该器件的读取方法

要求于2014年5月13日在韩国知识产权局提交的第10-2014-0057304号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

这里描述的发明构思涉及一种半导体存储装置，更具体地讲，涉及一种包括非易失性存储器件的存储装置和该器件的读取方法。

背景技术

半导体存储器件的特点可为易失性的或非易失性的。尽管易失性半导体存储器件可以高速执行读取操作和写入操作，但是在断电状态下存储在易失性半导体存储器件中的内容会丢失。相反，非易失性半导体存储器件的特点是无论是否加电均保留存储的内容。

闪存器件是典型的非易失性半导体存储器件的示例。闪存器件可以被广泛地用作诸如计算机、移动电话、PDA、数码相机、便携式摄像机、录音机、MP3播放器、手持PC、游戏机、传真机、扫描仪、印刷机等的信息设备的声音和图像数据存储介质。

随着对大容量存储装置的需求增大，正在广泛地使用每单元存储多比特的多级单元(MLC)存储器件或多比特存储器件。然而，在采用多级单元的存储器件中，存储单元的阈值电压可以被识别为受限制的电压窗口内的多个状态中的任意一种。存储单元的阈值电压通常随着存储器件的特性、时间的流逝和/或外围温度而变化。因此，需要调整用于识别多级单元的数据状态的读取电压以改善数据完整性。

发明内容

本发明构思的示例实施例提供了一种非易失性存储器件的读取方法，所述读取方法包括：根据第一读取电压从非易失性存储器件的被选择的存储区域读取数据，并检测读取的数据中的错误。所述读取方法还包括：当所述错误是可纠正的时，纠正读取的数据中的错误；当检测到的错误是无法纠正的时，确定用于从被选择的存储区域读取数据的第二读取电压。根据读取的数据中包括的逻辑1或逻辑0的数量或者读取的数据中的逻辑1与逻辑0的比例来确定第二读取电压。

本发明构思的示例实施例提供了一种存储装置，所述存储装置包括非易失性存储器件，非易失性存储器件被构造成响应于读取指令利用第一读取电压来从被选择的存储单元读取数据。存储装置还包括存储控制器，存储控制器被构造成当读取的数据中的错误无法纠正时确定用于从被选择的存储单元读取数据的第二读取电压。第二读取电压根据读取的数据中包括的逻辑0或逻辑1的数量或者读取的数据中的逻辑1与逻辑0的比例来确定。

本发明构思的示例实施例提供了一种非易失性存储器件的读取方法，所述读取方法包括：利用至少一个或更多个(例如，至少两个)读取电压来感测非易失性存储器件的被选择的存储区域中的数据，以页单位来锁存感测到的数据。所述读取方法还包括对锁存的数据的页进行备份，并组合以页单位锁存的数据，组合的数据被输出为与页单位对应的读取数据。所述读取方法还包括：当无法纠正读取数据时，向非易失性存储器件请求备份的数据的页，输出备份的数据的页，并基于输出的备份的数据的页调整所述至少一个或更多个读取电压，而不访问被选择的存储区域。

本发明构思的示例实施例提供了一种存储装置，所述存储装置包括非易失性存储器件，非易失性存储器件被构造成：利用至少一个或更多个(例如，至少两个)读取电压来感测非易失性存储器件的被选择的存储区域中的数据，以页单位锁存感测到的数据，组合以页单位锁存的数据，将组合的数据输出为与页单位对应的读取数据，并备份或保存锁存的数据的页。存储装置还包括存储控制器，存储控制器被构造成：当读取数据无法纠正时，接收备份或保存的数据的页，并基于所述备份或保存的数据的页中包括的逻辑0或逻辑1的相对数量或者基于所述备份或保存的数据的页中的逻辑1与逻辑0的比例来确定用于读取被选择的存储区域中的数据的第二读取电压。所述至少一个或更多个读取电压可包括第一读取电压。

附图说明

通过参照附图的下面的详细描述，上面和其他目的和特征将变得明显，其中，除非另外具体说明，否则贯穿各个附图同样的附图标记表示同样的部件。

图1是电荷捕获闪存单元(chargetrapflashcell)的剖视图。

图2是示意性地示出存储单元的阈值电压分布的下垂和延展的分布图。

图3是示意性地示出根据本发明构思的实施例的存储装置的框图。

图4是示意性地示出在图3中示出的非易失性存储器件的框图。

图5示出了存储单元的阈值电压的变化。

图6是示意性地示出根据本发明构思的实施例的配置在诸如图3中示出的存储控制器中的分布谷检测表(distributionvalleydetectiontable)的图。

图7是示意性地示出在读取操作施加到被选择的字线的读取电压的图。

图8是示意性地示出根据本发明构思的实施例的在图4中示出的页缓冲器的框图。

图9和图10是示出在图8中示出的页缓冲器电路中使SLC数据备份的过程的框图。

图11是示意性地示出根据本发明构思的实施例的非易失性存储器件的数据读取方法的流程图。

图12是示意性地示出根据本发明构思的实施例的存储控制器的非易失性存储器件控制方法的流程图。

图13是示意性地示出根据本发明构思的实施例的存储装置的操作的图。

图14是用于描述本发明构思的实施例的图。

图15是示意性地示出根据本发明构思的另一实施例的存储装置的框图。

图16是示意性地示出根据本发明构思的另一实施例的在图15中示出的非易失性存储器件的框图。

图17是示意性地示出根据本发明构思的另一实施例的存储装置的操作的图。

图18是示意性地示出本发明构思的优点所应用到的各个多级单元的阈值电压分布的图。

图19是示意性地示出根据本发明构思的又一实施例的存储装置的框图。

图20是示意性地示出在图19中示出的非易失性存储器件的框图。

图21是示意性地示出根据本发明构思的另一实施例的存储装置的操作的图。

图22是示意性地示出根据本发明构思的实施例的在图19中示出的分布谷检测表的表格。

图23是示意性地示出根据本发明构思的另一实施例的在图19中示出的分布谷检测表的表格。

图24是示出根据本发明构思的实施例的包括固态硬盘的用户装置的框图。

图25是示意性地示出根据本发明构思的另一实施例的存储卡的框图。

图26是示意性地示出根据本发明构思的实施例的计算机系统的框图。

具体实施方式

将参照附图来详细描述实施例。然而，本发明构思可以以各种不同的形式来实施，并且不应被解释为仅限于示出的实施例。更恰当地说，将这些实施例提供为示例，使得本公开将是彻底的且完整的，并且这些实施例将本发明构思的理念充分地传达给本领域技术人员。因此，关于本发明构思的一些实施例，不再描述已知的工艺、元件和技术。除非另外指出，否则在整个附图和书面描述中同样的附图标记表示同样的元件，因此，将不再重复描述。在附图中，为了清晰，会夸大层和区域的尺寸和相对尺寸。

将理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明构思的教导的情况下，能够将下面讨论的第一元件、组件、区域、层或部分命名为第二元件、组件、区域、层或部分。

为了易于描述，这里可以使用诸如“在……之下”、“在……下方”、“下面的”、“在……下面”、“在……上面”、“上面的”等空间相对术语来描述如附图中示出的一个元件或特征与其他元件或特征的关系。将理解的是，除了附图中描绘的方位以外，空间相对术语还意图包括装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则被描述为“在”其他元件或特征“下方”或“之下”或“下面”的元件将随后位于所述其他元件或特征“上方”。因此，示例性术语“在……下方”和“在……下面”可包含在……上方和在……下方两种方位。装置可被另外定位(旋转90度或在其他方位)并相应地解释这里使用的空间相对描述语。另外，还将理解的是，当层被称为“在”两层“之间”时，该层可以是所述两层之间的唯一层，或者也可以存在一个或更多个中间层。

这里使用的术语仅出于描述具体实施例的目的，并不意图限制本发明构思。如这里所使用的，除非上下文另外明确指出，否则单数术语也意图包括复数形式。还应该理解，术语“包含”和/或“包括”用在本说明书中时说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组的存在或添加。如这里所使用的，术语“和/或”包括一个或更多个相关列出项的任意和所有组合。另外，术语“示例性”意图是指示例或举例说明。

将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”另一元件或层、“结合到”另一元件或层或者“邻近于”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到所述另一元件或层、直接结合到所述另一元件或层或者直接邻近于所述另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”另一元件或层、“直接结合到”另一元件或层或者“紧邻于”另一元件或层时，不存在中间元件或中间层。

除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与该发明构思所属领域的普通技术人员所通常理解的含义相同的含义。进一步将理解的是，除非这里明确这样定义，否则诸如在通用字典中定义的术语应该被解释为具有与相关领域和/或本说明书的背景中它们的意思一致的意思，并且将不以理想的或过于形式化的意义来解释。

下面，将使用包括闪存器件的存储系统来示例性地描述本发明构思的特征和功能。本发明构思的其他特征和优点可以根据在该说明书中公开的内容而容易地理解。本发明构思可以通过不同的实施例来实现或者应用于不同的实施例。此外，可以根据不脱离本发明构思的范围、精神或其他目的的观点和应用来修改或改变详细的描述。

在该说明书中，可以使用术语“单级单元(SLC)读取”和“多级单元(MLC)读取”来表示输出数据页的方式。即，SLC读取可以是指输出数据的操作，所述数据是利用读取电压从被选择的存储单元感测到的，而没有修改/改变。MLC读取可以是指输出数据页的操作，所述数据页是通过混合(或烹制(cooking))利用至少两个读取电压感测到的数据而得到的。

图1是电荷捕获闪存单元的剖视图。参照图1，电荷捕获闪存单元(在下文中，称为CTF单元)包括用于存储信息的信息存储层1。信息存储层1包括顺序地堆叠在沟道2上的第一氧化物层11、作为电荷捕获层的氮化物层12和第二氧化物层13。为了对CTF单元编程，向控制栅极3施加编程电压，向沟道2施加预定电压(例如，0V)。利用该偏置条件，可以在从控制栅极3向沟道2的方向上形成电场。此时，电荷可以从沟道2移动到电荷捕获层12。CTF单元可以因此被表征为在所述施加的偏置条件下被编程。为了擦除CTF单元，向控制栅极3施加预定的电压(例如，等于或大于0V的电压)，向沟道2施加擦除电压(例如，20V)。由于该施加的偏置条件而在从CTF单元的体(bulk)向控制栅极3的方向上形成电场，并且CTF单元被擦除。

在图1中，如所示出的通过编程在电荷捕获层12中捕获的电荷的位置可以是示例性的。理解的是，捕获的电荷的位置可以随着CTF单元的特性而改变。例如，通过编程在电荷捕获层12中捕获的电荷可能因各种现象而减少，所述现象例如为：随着时间的再分配、释放到沟道2中(如沿竖直方向延伸的箭头所示)、通过氮化物层12的迁移(如沿水平方向延伸的箭头所示)等。这种现象可以被表征为快速电荷损失现象(fastchargelossphenomenon)。CTF单元的阈值电压可以因快速电荷损失现象而降低。另外，快速电荷损失现象可以导致关于CTF单元的阈值电压的分布的下垂(drooping)和延展(spreading)。

关于CTF单元的阈值电压的分布的下垂和延展可以随着时间以各种形状或状态出现。从编程时间点开始流逝的时间越长，CTF单元的阈值电压的下垂和延展增大得就越多。

图2是示意性地示出存储单元的阈值电压分布的下垂和延展的分布图。参照图2，存储单元的在编程之后紧接着的阈值电压分布S1可以随着时间推移变成阈值电压分布S1’。

即，在执行编程操作之后紧接着，被编程的CTF单元的阈值电压可以形成阈值电压分布S1。在执行编程操作并且随后特定的时间过去之后，被编程的CTF单元的阈值电压形成阈值电压分布S1’。在图2中，阈值电压分布的下限值Vfy的变化(即，幅度Z)可以对应于阈值电压分布S1’的下垂(drooping)，阈值电压分布S1’的扩大幅度(Y-X)可以对应于阈值电压分布S1’的延展(spreading)。

所述分布的下垂和延展可以随着时间改变。随着时间流逝，下垂和延展可以使阈值电压分布重叠并且重叠的分布之间的谷(在下文中，称为分布谷)的位置变化。需要精确地检测分布谷的过程，来使存储在存储单元中的数据产生的错误最小化。在本发明构思中，可以得到用于检测分布谷的数据，而不单独地访问存储单元。

图3是示意性地示出根据本发明构思的实施例的存储装置的框图。参照图3，存储装置100包括存储控制器110和非易失性存储器件(即，NVM)120。基于在不单独地访问被选择的存储单元的情况下读取的数据，存储控制器110可以使读取操作中所选择的区域的读取电压最优化。

存储控制器110可以响应于主机请求来控制非易失性存储器件120。存储控制器110可以响应于来自主机的写入请求来向非易失性存储器件120提供写入指令和写入数据。如果主机发出读取请求，则存储控制器110可以控制非易失性存储器件120感测并输出与读取请求对应的位置处的数据。即，存储控制器110可以提供读取指令R_CMD以用于读出被选择的存储单元。

具体地，存储控制器110利用响应于读取指令R_CMD而从非易失性存储器件120的被选择的存储区域所感测到的数据来检测分布谷。即，非易失性存储器件120响应于读取指令R_CMD来感测被选择的单元区域。非易失性存储器件120锁存感测到的数据并将其输出为读取数据R_Data。非易失性存储器件120也可以对与多个单级单元(SLC)读取操作中的至少一个对应的数据(例如，SLC数据)执行备份操作，其中，在读出读取数据R_Data的过程期间执行所述多个单级单元(SLC)读取操作。

存储控制器110可以对读取数据R_Data执行检错和纠错。如果读取数据R_Data被确定为无法纠正，则存储控制器110可以请求在非易失性存储器件120备份的SLC数据S_Data，并且基于该请求，非易失性存储器件120可以向存储控制器110提供锁存的SLC数据S_Data，而没有额外的感测操作。存储控制器110可以基于包括在SLC数据中的逻辑1的数量或包括在SLC数据中的逻辑0的数量来估计分布谷的偏移程度。

随机化(randomization)可以使存储在存储单元中的数据的逻辑1与逻辑0的比例能够维持恒定。包括在SLC数据S_Data中的逻辑1或逻辑0的数量的变化可以与分布谷的偏移密切相关。能够确定与分布谷的位置对应的最佳读取电压，其中，基于SLC数据S_Data来估计分布谷的位置。存储控制器110包括被构造为基于逻辑1或逻辑0的相对数量来映射分布谷的偏移程度的表(VS表)115。

非易失性存储器件120包括一个或更多个存储单元。接收到来自存储控制器110的读取指令R_CMD时，非易失性存储器件120利用读取电压RV读取被选择的存储单元。可选择地，当接收到读取指令R_CMD时，非易失性存储器件120输出已经在特定的锁存器中备份的SLC数据S_Data，而不感测存储单元。

根据本发明构思的实施例，能够提供非易失性存储器件120的存储单元的最佳读取电压，而没有被选择的区域的单独的感测操作。换言之，由于调整具有无法纠正的错误的存储区域的读取电压所需的时间被最少化，因此可以改善存储系统的性能。

图4是示意性地示出在图3中示出的非易失性存储器件的框图。参照图4，非易失性存储器件120包括单元阵列121、行解码器122、页缓冲器123、输入/输出缓冲器124、控制逻辑器125和电压产生器126。

单元阵列121通过字线WL0至WLn-1和选择线SSL和GSL连接到行解码器122。单元阵列121通过位线BL0至BLm-1连接到页缓冲器123。单元阵列121包括多个单元串(或NAND单元串)。单元串可以构成存储块BLK。这里，每个单元串的通道(channel)可以形成在竖直方向或水平方向上。

在编程操作期间，可以通过控制字线WL0至WLn-1和选择线SSL和GSL利用预定的单位(例如，2KB(页)或512B)来选择存储单元。在读取操作期间，可以通过预定的单位(例如，2KB(页)或512B)来选择存储单元。由于各种原因，读取存储单元时的时间点(读取点)的阈值电压分布可以与对存储单元进行编程时的时间点(编程点)的阈值电压分布不同。因此，可以考虑到阈值电压的变化来调整读取电压，从而改善数据完整性。

行解码器122可以响应于地址ADD来选择单元阵列121的存储块之一。行解码器122可以选择被选择的存储块的字线WL0至WLn-1中的一条。行解码器122可以将由电压产生器126提供的读取电压RV传输到被选择的字线。在编程操作期间，行解码器122可以将编程/校验电压传输到被选择的字线并且将通过电压(passvoltage)传输到未被选择的字线。在读取操作期间，行解码器122可以将选择读取电压Vrd传输到被选择的字线并将未选择读取电压Vread传输到未被选择的字线。

页缓冲器123在编程操作期间用作写入驱动器并且在读取操作期间用作感测放大器。页缓冲器123可以在编程操作期间将与编程数据对应的位线电压传输到单元阵列121的位线。在读取操作期间，页缓冲器123可以通过位线来感测存储在被选择的存储单元中的数据。页缓冲器123可以锁存感测到的数据并将其传输到输入/输出缓冲器124。

页缓冲器123可以具有将在读取操期间作利用特定的读取电压感测到的数据进行保存的功能。在感测MLC数据时，页缓冲器123利用不同的读取电压执行两次SLC感测操作。页缓冲器123使在SLC感测操作期间利用不同的读取电压感测到的多个数据混合，以构成页。这被称为烹制(cooking)。页缓冲器123可以输出通过烹制得到的读取数据R_Data的页。

页缓冲器123可以将利用特定的读取电压感测到的SLC数据S_Data备份到包括在页缓冲器123中的特定的锁存器。页缓冲器123可以根据控制逻辑器125的控制向输入/输出缓冲器124提供存储在特定的锁存器中的SLC数据S_Data。在本发明构思的实施例中，将SLC数据S_Data存储在页缓冲器123的特定的锁存器中。然而，本发明构思不限于此。在本发明构思的其他实施例中，除了存储在页缓冲器123中，SLC数据S_Data还可以存储在锁存电路(例如，输入/输出缓冲器124)中，并且可以根据控制逻辑器125的控制来输出SLC数据S_Data。

在编程操作期间，输入/输出缓冲器124可以向页缓冲器123提供输入写入数据。在读取操作期间，输入/输出缓冲器124可以将由页缓冲器123提供的读取数据输出到外部装置。输入/输出缓冲器124可以向行解码器122或控制逻辑器125提供输入地址或指令CMDi。

控制逻辑器125可以响应于来自外部装置的指令CMDi来控制页缓冲器123和行解码器122。在被提供有来自存储控制器110的读取指令R_CMD时，控制逻辑器125可以控制电压产生器126和页缓冲器123以感测被选择的存储单元。基于来自存储控制器110的请求，控制逻辑器125可以控制页缓冲器123和输入/输出缓冲器124以输出存储在特定的锁存器中的SLC数据S_Data。

电压产生器126根据控制逻辑器125的控制，产生将要被供应到字线的字线电压和将要被供应到形成有存储单元的体(bulk)(例如，阱区)的电压。施加到字线的字线电压可以包括编程电压、通过电压、选择读取电压和未选择读取电压等。在读取操作和写入操作期间，电压产生器126可以产生被供应到选择线SSL和GSL的选择线电压。此外，电压产生器126可以根据控制逻辑器125的控制来调整读取电压，并且可以将其输出到行解码器122。

在本发明构思的实施例中，非易失性存储器件120可以响应于读取指令R_CMD来感测并输出存储在被选择的存储单元中的数据。非易失性存储器件120可以在感测并锁存数据的同时将SLC数据S_Data存储在特定的锁存器中。如果读取数据被确定为无法纠正，则非易失性存储器件120在存储控制器110的请求下可以提供备份的SLC数据S_Data作为用于检测分布谷的信息，而没有额外的感测操作。

图5示出了存储单元的阈值电压的变化。参照图5，示出了存储单元的在编程之后紧接着的阈值电压的分布S1和S2以及因时间的流逝和特定的原因而改变的存储单元的阈值电压的分布S1’和S2’。横坐标表示阈值电压Vth，纵坐标表示存储单元MC的数量。纵坐标可以表示对数尺度的存储单元MC的数量。

存储单元的阈值电压可以在编程操作之后紧接着形成分布S1和S2。可以利用读取电压RV来区分分布S1和S2。可以通过分析各种因素来确定读取电压RV具有与分布谷对应的阈值电压电平，分布S1和S2在所述分布谷处重叠。然而，当存储单元的阈值电压因时间的流逝以及各种原因而改变时，分布S1和S2可以改变成分布S1’和S2’，从而导致分布谷的偏移。如图5中所示，分布谷可以在最初确定的读取电压RV的基础上负向偏移ΔV。

在利用读取电压RV执行感测操作的情况下，存储在存储单元中的逻辑0与逻辑1的比例可以在维持分布S1和S2的时间点保持平衡。原因在于，数据被随机化，使得编程状态均匀地分布。然而，如果分布S1和S2因存储单元的阈值电压的变化而改变成分布S1’和S2’，则会破坏编程状态之间的平衡，并且编程状态之间的平衡不再存在。例如，当利用读取电压RV感测其阈值电压属于分布S1’和S2’的存储单元时，逻辑1的数量会增多。

根据本发明构思的实施例，可以检测逻辑1的增量以估计分布谷的偏移程度ΔV，并可考虑估计的结果来确定新的读取电压。可以检测逻辑1的增量或减量，而没有额外的感测和读取操作。可以利用发生错误的数据或在读取发生错误的数据的过程期间产生的SLC数据来估计分布谷的偏移程度。这种技术可以明显缩短在检测到无法纠正的错误时提供用于读取重试的读取电压所需的时间。

图6是示意性地示出根据本发明构思的实施例的配置在图3中示出的存储控制器110中的分布谷检测表115的图。参照图6，分布谷检测表115示出了逻辑1的增量与偏移程度之间的关系。

存储控制器110执行从被选择的存储区域读取的数据的检错和纠错。具体地，如果读取数据无法纠正，则存储控制器110向非易失性存储器件120请求备份的SLC数据S_Data。SLC数据S_Data可以是包括无法纠正的错误的数据或在用于输出读取数据的读取操作期间感测到的数据的一部分。因此，可以向存储控制器110提供SLC数据S_Data，而不额外地感测被选择的存储单元。

存储控制器110接收SLC数据S_Data以检测逻辑1的增量。例如，在SLC数据S_Data中包括的逻辑1的数量比参考值Rn多1至5(或者超过参考值Rn1至5)的情况下，存储控制器110使与分布谷对应的最佳读取电压增大α。即，在SLC数据S_Data中包括的逻辑1的数量增大的情况下，存储控制器110确定分布谷的位置增大。存储控制器110可以通过使读取电压增大α来确定最佳读取电压，其中，所述α与逻辑1的增量对应。

如果逻辑1的数量等于参考值Rn，则存储控制器110选择正常读取电压RV作为与分布谷对应的最佳读取电压。换言之，这可以被视为分布谷的位置没有改变的情况。如果SLC数据S_Data中包括的逻辑1的数量比参考值Rn少1至5，则存储控制器110使与分布谷对应的最佳读取电压减小α。如果SLC数据S_Data中包括的逻辑1的数量比参考值Rn少6至10，则存储控制器110使与分布谷对应的最佳读取电压减小β。如果SLC数据S_Data中包括的逻辑1的数量比参考值Rn少11至20，则存储控制器110使与分布谷对应的最佳读取电压减小γ。如果SLC数据S_Data中包括的逻辑1的数量比参考值Rn少500，则存储控制器110使与分布谷对应的最佳读取电压减小ω。

存储控制器110基于分布谷检测表115中逻辑1的增量来确定分布谷的偏移程度。在本发明构思的实施例中，利用逻辑1的增量来确定分布谷的偏移程度。然而，本发明构思不限于此。例如，在本发明构思的其他实施例中，可以基于逻辑1与SLC数据S_Data的所有比特的比例的变化来确定分布谷的偏移程度。逻辑1的增量或比例的变化可以用作用于确定分布谷的偏移程度的参数。然而，可以将逻辑0的数量或相对于所有数据比特的数量的比例的变化用作参数来确定分布谷的偏移程度。

用于根据逻辑0或逻辑1的数量或者根据所述比例来确定读取电压的增量或减量的调整值(例如，图6的分布谷检测表115中的信息)可根据被选择的存储单元或存储区域的地址、被选择的存储单元或存储区域的损耗平衡、被选择的存储单元或存储区域的每存储单元存储的比特的数量或者从被选择的存储单元或存储区域的编程时间流逝的时间来不同地确定。

图7是示意性地示出在读取操作期间施加到被选择的字线的读取电压的图。图7示出了存储3比特MLC数据(在下文中，称作TLC数据)的存储单元的阈值电压分布。

如果在三级单元(TLC)编入三页的数据，则存储单元的阈值电压可以被包括在与八个状态对应的阈值电压分布中的一个中。例如，TLC可以具有属于擦除状态E0以及七个编程状态P1至P7中的一个的阈值电压。TLC的阈值电压可以因时间的流逝、单元之间的干扰等的各种因素而变化。由于所述变化，阈值电压分布可以重叠成使其难以精确地识别阈值电压分布的程度。

可以向被选择的存储单元的字线提供正常读取电压RV3和RV7以读取TLC的MSB页。首先，利用正常读取电压RV7来感测存储单元，然后利用正常读取电压RV3来感测它们。混合(或组合)感测到的数据值，混合的结果被输出为MSB页数据。将利用多个读取电压感测到的SLC数据混合的过程称为烹制(cooking)。在本发明构思的实施例中，在正常读取电压RV3之前施加正常读取电压RV7。然而，本发明构思不限于此。例如，在本发明构思的其他实施例中，在正常读取电压RV7之前施加正常读取电压RV3。

在本发明构思的实施例中，非易失性存储器件120可以在感测并锁存MLC数据时执行烹制，并且可以备份利用正常读取电压RV3和RV7中的一个感测到的SLC数据。例如，当接收到被选择的存储单元的MSB页读取请求时，非易失性存储器件120可以保存在MSB页读取过程期间执行的SLC读取操作的结果，或者将其存储在特定的锁存器中。例如，在MSB页读取过程期间利用读取电压RV7感测到的SLC数据可以保存或备份在特定的锁存器中，页缓冲器123(参见图4)中包括所述特定的锁存器。特定的锁存器可以存储保存或备份的SLC数据，直至请求读取重试或者接收到另一页读取指令。

如果检错结果表明通过烹制得到的MSB页数据无法纠正，则存储控制器110向非易失性存储器件120请求保存或备份的SLC数据，且非易失性存储器件120向存储控制器110提供锁存的SLC数据，而不额外地感测被选择的存储单元。存储控制器110可以根据逻辑1或逻辑0的数量或者逻辑1与逻辑0的比例的增大或减小来估计分布谷的偏移程度，并确定用于读取重试的最佳读取电压。

在图7中，示出了用于读取TLC的MSB页的正常读取电压RV3和RV7。本发明构思的优点可以应用于用于读取LSB页和CSB页的正常读取电压。

图8是示意性地示出根据本发明构思的实施例的在图4中示出的页缓冲器123的框图。参照图8，页缓冲器123包括多个页缓冲器电路123a、123b……123c。每个页缓冲器电路可以包括本发明构思的用于存储SLC数据S_Data的锁存器。

详细地讲，页缓冲器电路123a至123c中的每个包括感测锁存器SL、数据锁存器DL1和DL2以及缓存锁存器(cachelatch)CL。响应于存储在被选择的存储单元中的多页数据中的一页数据的读取请求，来执行页缓冲器电路123a至123c的感测和锁存操作。例如，页缓冲器电路123a至123c可以在提供多个正常读取电压RV3和RV7中的每个时的时间点来感测位线BL0至BLm-1的预充电压。由感测锁存器SL感测到的数据转存(dump)到数据锁存器DL1和DL2中。将关于每个正常读取电压的感测过程称为SLC读取操作。在执行多个SLC读取操作之后，执行烹制以读取MSB页。可以通过利用多个读取电压感测到的数据的烹制来得到数据的页。

在页缓冲器电路123a至123c中的每个中，数据锁存器DL1和DL2或者感测锁存器SL可以保存在SLC读取操作感测到的数据。这种操作称为SLC备份操作。当接收到特定的指令时，通过SLC备份操作保存的SLC数据S_Data可以被输出到外部装置。

图9和图10是示出在图8中示出的页缓冲器电路123a中使SLC数据S_Data备份的过程的框图。图9示出了根据本发明构思的实施例读取MLC数据的过程。尽管参照图9举例说明了页缓冲器电路123a，但是其他的页缓冲器电路123b至123c也以与参照图9描述的方式相同的方式来备份SLC数据S_Data。

首先，为了感测，对位线BL0至BLm-1预充电。根据控制逻辑器125的控制向被选择的存储单元的字线施加读取电压RV7，并且基于连接到位线BL0的存储单元是开启单元(oncell)还是关闭单元(offcell)来获得与位线BL0对应的感测节点S0处的电压。感测锁存器SL将感测节点S0处的电压存储为感测数据。接下来，将锁存在感测锁存器SL中的数据传输到数据锁存器DL1。用线(①)来表示利用读取电压RV7进行的感测和转存过程。由线(①)表示的读取操作与SLC读取单元对应。

对位线BL0至BLm-1再次预充电。

然后，根据控制逻辑器125的控制向被选择的存储单元的字线施加读取电压RV3，并且基于连接到位线BL0的存储单元是开启单元还是关闭单元来获得与位线BL0对应的感测节点S0处的电压。感测锁存器SL将感测节点S0处的电压存储为感测数据。接下来，将锁存在感测锁存器SL中的数据传输到数据锁存器DL2。用线(②)来表示利用读取电压RV3进行的感测和转存过程。由线(②)表示的读取操作与另一SLC读取单元对应。

然后，可以执行数据烹制以将利用两个读取电压RV3和RV7感测到的数据合并成页单元。可以通过数据烹制来重新构造实际上已经由外部装置提供的数据的页。这由线(③)来表示。关于数据烹制的详细描述与本发明构思的精神和范围不直接相关，因此省略了对其的描述。将通过数据烹制得到的最终数据通过缓存锁存器CL传输到外部装置(④)。

因此，可以执行两次SLC读取操作以从3比特MLC读取MSB页。尽管执行了数据烹制，但是SLC读取操作中的至少一个SLC读取操作的结果可以保存在数据锁存器DL1中。如果从外部装置提供了特定的指令，则非易失性存储器件120可以将存储在数据锁存器DL1中的SLC数据转存到缓存锁存器CL中，从而将SLC数据输出到外部装置。

图10示出了输出保存在数据锁存器DL1中的备份的SLC数据的过程。当确定MSB页数据无法纠正时，存储控制器110(参照图3)向非易失性存储器件120请求备份的SLC数据S_Data，并且非易失性存储器件120向存储控制器110提供在数据锁存器DL1中备份的SLC数据S_Data，而不访问存储单元。存储控制器110基于与由此传输的SLC数据S_Data相关的逻辑1或逻辑0的增量或减量来确定分布谷的偏移程度。然后，存储控制器110可以向非易失性存储器件120发出读取重试指令，从而利用与检测到的分布谷对应的读取电压来执行被选择的存储单元的读取操作。控制逻辑器125可以响应于读取重试指令来重置页缓冲器123的数据锁存器。

在本发明构思的实施例中，页缓冲器电路123a具有在MLC数据读取过程期间将至少一个SLC页数据进行备份的功能。然而，本发明构思不限于此。例如，在发明构思的其他实施例中，可以将通过执行两次的感测操作锁存的两个SLC数据备份。

图11是示意性地示出根据本发明构思的实施例的非易失性存储器件120的数据读取方法的流程图。参照图11，非易失性存储器件120可以响应于来自外部装置的读取指令或读取模式来感测并输出MLC数据，或者可以输出备份的SLC数据，而没有感测操作。在接收到来自外部装置的读取指令R_CMD时，非易失性存储器件120可以开始读取操作或者输出备份的SLC数据S_Data。

在步骤S110中，非易失性存储器件120从存储控制器110接收读取指令R_CMD和地址。读取指令R_CMD可以包括关于将被地址选择的存储单元的读取模式。

在步骤S120中，非易失性存储器件120的操作可以根据指明的读取模式来分叉。当存储控制器110所请求的读取模式是MLC模式时，方法行进到步骤S130。当存储控制器110所请求的读取模式是SLC模式时，方法行进到步骤S170。SLC读取模式可以是当存储控制器110检测到无法纠正的错误时对非易失性存储器件120指定的模式。

在步骤S130中，非易失性存储器件120感测由地址选择的存储单元。即，非易失性存储器件120可以利用多个正常读取电压RVi来执行多个SLC读取操作。

在步骤S140中，非易失性存储器件120将利用多个正常读取电压RVi感测到的数据存储在数据锁存器中。可以将利用任何正常读取电压感测到的数据存储在位于页缓冲器123的外部的备份锁存器中。

在步骤S150中，非易失性存储器件120可以执行烹制以将利用多个正常读取电压RVi感测到的数据合并成数据页，如参照例如图9所描述的。

在步骤S160中，将通过烹制得到的MLC数据页转存到页缓冲器电路的缓存锁存器CL中，以将所述MLC数据页输出到外部装置。

在步骤S170中，非易失性存储器件120输出备份的SLC数据S_Data，而不感测由地址选择的存储单元。即，非易失性存储器件120可以向存储控制器110提供利用多个正常读取电压RVi锁存或备份的多个SLC页中的一页。

基于由外部装置提供的读取模式，本发明构思的非易失性存储器件120可以输出通过感测操作从存储单元得到的MLC数据，或者可以输出在没有感测操作的情况下得到的备份的SLC数据S_Data。这里，备份的SLC数据S_Data可以是在当前输入的读取指令R_CMD之前执行的MLC读取操作期间备份的数据。当存储控制器110请求用于检测分布谷的SLC数据S_Data时，非易失性存储器件120跳过需要相对长的时间的感测操作，并输出先前存储在数据锁存器或备份锁存器中的SLC数据。

图12是示意性地示出根据本发明构思的实施例的存储控制器110的非易失性存储器件控制方法的流程图。参照图12，存储控制器110可以执行各种操作，包括访问非易失性存储器件120以读取存储在被选择的存储区域中的数据、检错和纠错、检测分布谷、读取重试等。

在步骤S210中，存储控制器110向非易失性存储器件120发出读取指令R_CMD。此时，读取指令R_CMD所指定的读取模式可以是MLC读取模式。非易失性存储器件120感测被选择的存储单元以输出MLC数据。

在步骤S220中，存储控制器110从非易失性存储器件120接收MLC数据。在下面的图12的描述中，假设接收到的MLC数据是数据的页。

在步骤S230中，存储控制器110可以对接收到的MLC数据执行检错和纠错。如果接收到的MLC数据没有错误或者是可纠正的(是)，则被选择的存储区域的读取操作可结束。如果接收到的MLC数据是无法纠正的(否)，则所述方法行进到步骤S240。

在步骤S240中，存储控制器110向非易失性存储器件120请求用于检测分布谷的SLC数据。例如，存储控制器110向非易失性存储器件120发出指令，使得非易失性存储器件120输出备份的SLC数据。

在步骤S250中，存储控制器110可以执行检测分布谷的操作。即，存储控制器110检测关于来自非易失性存储器件120的SLC数据S_Data的逻辑1或逻辑0的增量或减量。存储控制器110根据检测到的增量或减量来估计分布谷的偏移程度，并基于估计的结果来调整读取电压。

在步骤S260中，存储控制器110向非易失性存储器件120发出读取重试指令，使得非易失性存储器件120利用调整的读取电压来感测被选择的存储单元并输出感测到的数据。

根据本发明构思的实施例，即使发生无法纠正的错误，也可以检测分布谷，而不额外地访问存储单元。因此，即使在频繁地检测到错误的情况下，也能够使非易失性存储器件120的读取速度的降低最小化。

图13是示意性地示出根据本发明构思的实施例的存储装置的操作的图。图13示意性地示出了存储控制器110与非易失性存储器件120之间的相互作用。

首先，存储控制器110向非易失性存储器件120发出读取指令R_CMD。这里，读取指令R_CMD对应于存储在被选择的存储单元中的多页数据中的一页数据。即，读取指令R_CMD可以包括读取模式(MLC模式)信息。

非易失性存储器件120响应于读取指令R_CMD执行对被选择的存储单元的读取操作。即，非易失性存储器件120执行对被选择的存储单元的MLC读取操作。这里，非易失性存储器件120可以执行对被选择的存储单元的SLC读取操作，可以备份SLC读取操作的所得数据。非易失性存储器件120可以对根据至少执行两次的SLC读取操作而锁存的数据执行烹制，以将数据合并成页。可以将合并的数据作为读取数据R_Data传输到存储控制器110。

存储控制器110执行对读取数据R_Data的检错和纠错。如果没有检测到错误或者错误是可纠正的，则被选择的存储单元的读取操作可以结束(是)。相反，如果读取数据R_Data是无法纠正的(否)，则存储控制器110向非易失性存储器件120请求备份的SLC数据。

响应于来自存储控制器110的请求，非易失性存储器件120向存储控制器110提供先前备份在锁存器中的SLC数据S_Data，而不感测存储单元。存储控制器110基于接收到的SLC数据S_Data的逻辑1与逻辑0的比例或者逻辑1的增量或减量来确定分布谷的偏移程度。尽管在图13中未示出，但是存储控制器110可以估计分布谷的位置并基于估计的结果执行对非易失性存储器件120的读取重试操作。

因此，非易失性存储器件120在正常读取操作期间将通过读取操作感测到的SLC数据S_Data备份在页缓冲器123或单独的锁存器中。另外，存储控制器110利用备份的SLC数据S_Data来估计分布谷的位置并调整读取电压。因此，存储控制器110和非易失性存储器件120之间的相互作用可以使数据读取速度得到改善。

图14是用于描述本发明构思的实施例的图。参照图14，示出了非易失性存储器件120的正常读取电压，该非易失性存储器件120包括存储3比特数据的存储单元(在下文中，称为TLC)。

读取电压R1和R5被施加到选择的存储单元的字线以读取对应于LSB页的第1页。读取电压R2、R4和R6被施加到选择的存储单元的字线以读取对应于CSB页的第2页。读取电压R3和R7被施加到选择的存储单元的字线以读取对应于MSB页的第3页。

非易失性存储器件120保存SLC读取操作的结果，在SLC读取操作中利用多个读取电压来读取被选择的存储单元。即，当接收到对第2页的读取指令R_CMD时，非易失性存储器件120分别利用读取电压R2、R4和R6来执行SLC读取操作。可以在锁存器中备份SLC读取操作的结果中的至少一个，即，至少一个SLC数据。在备份至少一个SLC数据的同时，通过烹制来构造读取请求的MLC数据，并且将构造的数据输出到外部装置。可以以同样的方式将SLC数据的备份操作应用到LSB页的读取操作。

图15是示意性地示出根据本发明构思的另一实施例的存储装置200的框图。参照图15，非易失性存储器件220可以在伴随有MLC读取操作的情况下备份SLC数据S_Data。非易失性存储器件220根据存储控制器210的请求向存储控制器210提供关于备份的SLC数据S_Data中包括的逻辑1的数量的信息Yi。

存储控制器210可以向非易失性存储器件220发出读取指令R_CMD。存储控制器210可以执行对从被选择的存储区域读取的数据R_Data的检错和纠错。如果检测到无法纠正的错误，则存储控制器210向非易失性存储器件220请求SLC数据中包括的关闭单元或开启单元的数量。即，存储控制器210向非易失性存储器件220请求备份的SLC数据中包括的逻辑1或逻辑0的数量。存储控制器210通过基于来自非易失性存储器件220的比特计数Yi估计分布谷的偏移程度来确定最佳读取电压。

非易失性存储器件220响应于来自存储控制器210的读取指令R_CMD来感测被选择的单元区域。非易失性存储器件220锁存感测到的数据并将感测到的数据输出为读取数据R_Data。另外，非易失性存储器件220可以对读取读取数据R_Data时得到的多个SLC数据中的至少一个进行备份。如果存储控制器210请求备份的SLC数据S_Data，则非易失性存储器件220对备份的SLC数据S_Data中包括的逻辑1或逻辑0的数量进行计数。非易失性存储器件220可以包括对SLC数据S_Data中包括的逻辑1或逻辑0的数量进行计数的比特计数器227。

如果检测到无法纠正的错误，则存储控制器210请求来自非易失性存储器件220的备份的SLC数据S_Data中包括的逻辑1或逻辑0的数量。在下面的描述中，可以将备份的SLC数据S_Data中包括的逻辑1或逻辑0的数量称为比特计数。响应于这样的请求，非易失性存储器件220对备份的SLC数据S_Data中包括的逻辑1或逻辑0的数量进行计数，而没有额外的感测操作。存储控制器210可以使用备份的SLC数据S_Data中包括的逻辑1或逻辑0的数量(即，比特计数Yi)来估计分布谷的变化。存储控制器210估计分布谷的位置并确定与估计的位置对应的最佳读取电压。存储控制器210可以包括被构造成基于逻辑0或逻辑1的相对量来确定分布谷的偏移程度的表215。

在本发明构思的实施例中，可以在不额外地感测被选择的区域的情况下提供对于非易失性存储器件220的存储单元的最佳读取电压，从而能够使确定读取电压所需要的时间最少化。换言之，可以改善存储系统的性能。

图16是示意性地示出根据本发明构思的另一实施例的在图15中示出的非易失性存储器件的框图。参照图16，非易失性存储器件220包括存储单元阵列221、行解码器222、页缓冲器223、输入/输出缓冲器224、控制逻辑器225、电压产生器226以及比特计数器227。除了比特计数器227以外，非易失性存储器件220与在图4中示出的非易失性存储器件基本相同。以下省略了对与图4中的组件相似的组件的描述。

非易失性存储器件220执行对被选择的存储单元的MLC读取操作。在MLC读取操作期间，页缓冲器223可以在特定的锁存器中备份SLC数据S_Data，或者可以保存SLC数据S_Data。可以通过烹制来合并通过MLC读取操作存储在数据锁存器中的数据，可以通过输入/输出缓冲器224将合并的数据输出到外部装置。

如果存储控制器210请求比特计数Yi，则向比特计数器227提供备份的SLC数据S_Data。比特计数器227对提供的SLC数据S_Data中包括的逻辑1或逻辑0的数量进行计数并将计数的值输出为比特计数Yi。输入/输出缓冲器224可以将比特计数Yi作为二进制值输出到存储控制器210。

图17是示意性地示出根据本发明构思的另一实施例的存储装置的操作的图。图17示意性地示出了在图15中示出的存储控制器210与非易失性存储器件220之间的相互作用。

首先，存储控制器210向非易失性存储器件220发出读取指令R_CMD。这里，读取指令R_CMD对应于存储在被选择的存储单元中的多页数据中的一页数据。即，读取指令R_CMD可以包括读取模式(MLC模式)信息。

非易失性存储器件220响应于读取指令R_CMD执行对被选择的存储单元的读取操作。即，非易失性存储器件220执行对被选择的存储单元的MLC读取操作。这里，非易失性存储器件220可以执行对被选择的存储单元的SLC读取操作，可以备份SLC读取操作的所得数据。非易失性存储器件220可以对根据至少执行两次的SLC读取操作而锁存的数据执行烹制，以将数据合并成页。可以将合并的数据作为读取数据R_Data传输到存储控制器210。

存储控制器210可以执行对读取数据R_Data的检错和纠错。如果没有检测到错误或者错误是可纠正的，则被选择的存储单元的读取操作可以结束(是)。相反，如果读取数据R_Data是无法纠正的(否)，则存储控制器210向非易失性存储器件220请求开启单元计数(或关闭单元计数)。

非易失性存储器件220对先前备份在锁存器中的SLC数据S_Data中包括的逻辑1的数量进行计数，而不感测存储单元。非易失性存储器件220向存储控制器210提供表示逻辑1的数量的信息Yi。

因此，在正常读取操作期间，非易失性存储器件220在页缓冲器223或单独的锁存器中对通过读取操作感测到的SLC数据S_Data进行备份。非易失性存储器件220对备份的SLC数据S_Data中包括的逻辑1的数量进行计数并将计数的值输出到存储控制器210。存储控制器210估计与开启单元计数对应的分布谷的偏移程度。此时，存储控制器210可以使用分布谷检测表215。存储控制器210和非易失性存储器件220之间的相互作用可以使数据读取速度得到改善。

图18是示意性地示出本发明构思的实施例可以应用到的各个多级单元的阈值电压分布的图。图18的上部分(I)示出了2比特MLC的阈值电压分布，图18的下部分(II)示出了4比特MLC的阈值电压分布。

在上部分(I)中，读取电压RV1和RV3是用于从2比特MLC读取MSB页的读取电压。在下部分(II)中，读取电压RV2、RV7和RV13是用于从4比特MLC读取MSB页的读取电压。读取电压可以是用于MLC读取操作的读取电压。在本发明构思的实施例的非易失性存储器件中，可以在单独的锁存器中或者在页缓冲器的数据锁存器中对在MLC读取过程期间产生的多个SLC数据进行备份。

对存储控制器请求SLC数据以检测分布谷做出响应，非易失性存储器件输出备份的SLC数据S_Data，而没有单独的感测操作。

图19是示意性地示出根据本发明构思的又一实施例的存储装置的框图。参照图19，存储装置300包括存储控制器310和非易失性存储器件320。在读取操作期间，存储控制器310被构造成基于读取数据来将被选择的区域的读取电压最优化，而不额外地感测被选择的区域(或被选择的存储单元)。

存储控制器310可以响应于主机请求来控制非易失性存储器件320。在接收到来自主机的读取请求时，存储控制器310可以控制非易失性存储器件320，从而感测并输出相应的位置处的数据。即，存储控制器310可以发出被选择的存储单元的读取指令R_CMD。

存储控制器利用响应于读取指令而从被选择的存储区域读取的数据来检测分布谷。即，响应于读取指令R_CMD，非易失性存储器件320可以感测被选择的单元区域，锁存感测到的数据并将锁存的数据输出为读取数据R_Data。非易失性存储器件320不在特定的锁存器中备份读取读取数据R_Data的过程的至少一个SLC读取操作的所得数据。

存储控制器310可以执行对读取数据R_Data的检错和纠错。如果读取数据R_Data是无法纠正的，则存储控制器310可以基于读取数据R_Data中包括的逻辑1或逻辑0的数量来估计分布谷的偏移程度。即，存储控制器310不访问非易失性存储器件320来得到用于分布谷的检测的SLC数据S_Data。即，为了确定分布谷的布置，存储控制器310仅检测读取数据R_Data中包括的逻辑1与逻辑0之差、读取数据R_Data中的逻辑1与逻辑0的比例或者读取数据R_Data中的逻辑1或逻辑0的数量是否大于参考值。

存储控制器310可以利用读取数据R_Data中包括的逻辑1或逻辑0的数量来查询分布谷检测表315中的映射信息。可以通过检测逻辑1和逻辑0的相对比例的变化或者通过检测逻辑1或逻辑0的数量的绝对变化来确定分布谷的偏移程度，其中，逻辑1和逻辑0均匀地或者非均匀地分布在读取数据R_Data中。这里，可以根据各种参考值来构造分布谷检测表315。

这里，根据各种参考值使用分布谷检测表315来估计分布谷的偏移程度。例如，分布谷检测表315可以将分布谷的偏移程度ΔV映射到读取数据R_Data的逻辑1的数量与读取数据R_Data的逻辑0的数量之差。或者，分布谷检测表315可以将分布谷的偏移程度ΔV映射到读取数据R_Data的逻辑1的数量与参考值之差。作为另一示例，分布谷检测表315可以将分布谷的偏移程度ΔV映射到读取数据R_Data中包括的逻辑1与逻辑0的相对比例。可选择地，分布谷检测表315可以将分布谷的偏移程度ΔV映射到读取数据R_Data的逻辑0的数量与参考值之差。

另外，当构造分布谷检测表315时，根据编程模式(每存储单元存储的比特的个数，例如，SLC、MLC、TLC和QLC)或字线的位置、块的位置、存储单元的劣化(或损耗平衡)来不同地使用读取数据R_Data的逻辑1或逻辑0的数量的参考值或逻辑1与逻辑0的比例的参考值。可选择地，当构造分布谷检测表315时，根据编程模式(每存储单元存储的比特的个数，例如，SLC、MLC、TLC和QLC)或字线的位置、块的位置、存储单元的劣化(或损耗平衡)来不同地映射与分布谷的偏移程度ΔV对应的读取电压偏移。

非易失性存储器件320可以包括一个或更多个存储单元。响应于来自存储控制器310的读取指令R_CMD，非易失性存储器件320可以感测被选择的存储单元，执行对感测到的数据的烹制，并将烹制的结果输出为读取数据R_Data。具体地，在正常读取操作期间，非易失性存储器件320没有在页缓冲器或特定的锁存器中备份SLC数据。

根据本发明构思的实施例，当检测到无法纠正的错误时，存储装置300估计分布谷的偏移程度或保留程度，而不访问非易失性存储器件320。即，根据错误的读取数据中包括的逻辑1或逻辑0的数量或者错误的读取数据中的逻辑1与逻辑0的比例来计算分布谷的偏移程度。因此，即使从非易失性存储器件320读取的数据是无法纠正的，存储装置300也提供高速的读取操作。

图20是示意性地示出在图19中示出的非易失性存储器件的框图。参照图20，非易失性存储器件320包括单元阵列321、行解码器322、页缓冲器323、输入/输出缓冲器324、控制逻辑器325以及电压产生器326。在图20中示出的组件321至326的构造和功能与图4中示出的那些组件基本上相同，因此省略了对其的描述。

图19和图20中示出的非易失性存储器件320与图4中示出的非易失性存储器件120的不同之处在于，由于存储控制器310用来检测分布谷的数据是在至少执行两次SLC读取操作之后在页缓冲器323中烹制的数据，因此非易失性存储器件320不备份SLC数据S_Data(或者不将SLC数据S_Data保存在锁存器中)。

图21是示意性地示出根据本发明构思的另一实施例的存储装置的操作的图。图21示意性地示出了存储控制器310与非易失性存储器件320之间的相互作用。

首先，存储控制器310向非易失性存储器件320发出读取指令R_CMD。这里，读取指令R_CMD对应于存储在被选择的存储单元中的多页数据中的一页数据。即，读取指令R_CMD可以包括读取模式(MLC模式)信息。

非易失性存储器件320响应于读取指令R_CMD执行对被选择的存储单元的读取操作。即，非易失性存储器件320执行对被选择的存储单元的MLC读取操作。这里，非易失性存储器件320可以使用多个读取电压来感测被选择的存储单元的MLC数据。利用多个读取电压执行的感测操作的结果存储在页缓冲器323的数据锁存器中，然后输出到外部装置。这里，不必在锁存器中备份利用多个读取电压中的一个读取电压感测到的SLC数据。即，非易失性存储器件320对感测到并锁存的数据进行烹制，以构造数据的页，并将烹制的结果输出为读取数据R_Data。

存储控制器310可以执行对读取数据R_Data的检错和纠错。如果没有检测到错误或者错误是可纠正的，则被选择的存储单元的读取操作可以结束(是)。相反，如果读取数据R_Data是无法纠正的(否)，则存储控制器310仅利用读取数据R_Data来确定分布谷的偏移程度。即，存储控制器310基于无法纠正的读取数据R_Data的逻辑1或逻辑0的增量或减量或者基于无法纠正的读取数据R_Data的逻辑1与逻辑0的相对比例来确定分布谷的偏移程度。

在根据正常的随机化(normalrandomization)来处理数据的情况下，读取数据R_Data中包括的逻辑1的数量等于或者类似于其中包括的逻辑0的数量。另外，逻辑1或逻辑0与读取数据R_Data的所有比特的比例理想上为1/2。然而，当分布谷因阈值电压分布的下垂和延展而偏移时，这种平衡被破坏(或者这种平衡不再存在)。存储控制器310利用分布谷检测表315来选择读取电压，其中，分布谷检测表315被构造成将分布谷的偏移程度ΔV映射到逻辑1或逻辑0的数量或者比例的增量或减量。

然后，存储控制器310向非易失性存储器件320发出读取重试请求，非易失性存储器件320响应于读取重试请求利用被选择的读取电压读取被选择的存储单元。非易失性存储器件320向存储控制器310提供利用调整后的读取电压感测到的读取重试数据RR_Data。

根据本发明构思的实施例，通过利用如所描述的存储装置300，不必访问非易失性存储器件320来额外地检测分布谷。因为可以利用有错误的读取数据R_Data来检测分布谷，因此能够迅速地调整读取电压。因此，即使读取数据R_Data是有错误的，也不访问非易失性存储器件320来检测分布谷，从而能够维持高的读取性能。

图22是示意性地示出根据本发明构思的实施例的在图19中示出的分布谷检测表315的表格。参照图22，分布谷检测表315示出了逻辑1的增量或减量与分布谷的偏移程度之间的关系。

存储控制器310执行对读取数据R_Data的检错和纠错。当读取数据R_Data是无法纠正的时，存储控制器310检测读取数据R_Data中包括的逻辑1或逻辑0的增量或减量。出于易于理解的目的，在图22中示出了逻辑1的数量。

存储控制器310检测来自读取数据R_Data的逻辑1的增量或减量。例如，在逻辑1的数量增多为比参考值大1至5的情况下，存储控制器310确定分布谷的位置增大α。因此，存储控制器310根据分布谷检测表315的映射使读取电压增大α。这里，描述了读取电压RV，但是可以根据α或阈值电压分布的位置使用偏移量来调整多个读取电压。

如果逻辑1的数量减少为比参考值少1至4，则存储控制器310确定分布谷的位置没有改变。因此，存储控制器320不调整读取电压。

在逻辑1的数量减少为比参考值少5至9的情况下，存储控制器310确定分布谷的位置减少α。因此，存储控制器310根据分布谷检测表315的映射使读取电压减小α。

在逻辑1的数量减少为比参考值少10至19的情况下，存储控制器310确定分布谷的位置减少β。因此，存储控制器310根据分布谷检测表315的映射使读取电压减小β。

当逻辑1的数量减少为比参考值少20至29时，存储控制器310确定分布谷的位置减小γ。因此，存储控制器310根据分布谷检测表315的映射使读取电压减小γ。

在本发明构思的实施例中，存储控制器310利用分布谷检测表315来确定分布谷的偏移程度，其中在分布谷检测表315中逻辑1的增量或减量映射到分布谷的偏移程度。然而，本发明构思不限于此。

例如，图23是示意性地示出根据本发明构思的另一实施例的在图19中示出的分布谷检测表315的表格。参照图23，分布谷检测表315示出了读取数据R_Data的逻辑0与读取数据R_Data的所有比特的比例和分布谷的偏移程度之间的映射关系。

存储控制器310检测来自读取数据R_Data的逻辑0的比例RZ。大于或等于11/20且小于12/20的读取数据R_Data的逻辑0的比例RZ表示分布谷的位置已经增大β那么多。在这种情况下，存储控制器310基于分布谷检测表315的映射使读取电压增大β。

在读取数据R_Data的逻辑0的比例RZ大于或等于10/20且小于11/20的情况下，认为分布谷的位置已经增大α那么多。在这种情况下，基于分布谷检测表315的映射，存储控制器310使读取电压增大α。

在读取数据R_Data的逻辑0的比例RZ大于或等于9/20且小于10/20的情况下，认为分布谷的位置没有改变。在这种情况下，存储控制器310不调整读取电压。

在读取数据R_Data的逻辑0的比例RZ大于或等于8/20且小于9/20时，认为分布谷的位置已减小α那么多。在这种情况下，基于分布谷检测表315的映射，存储控制器310使读取电压减小α。

在读取数据R_Data的逻辑0的比例RZ大于或等于7/20且小于8/20的情况下，认为分布谷的位置已减小β那么多。在这种情况下，基于分布谷检测表315的映射，存储控制器310使读取电压减小β。

在读取数据R_Data的逻辑0的比例RZ小于或等于5/20的情况下，认为分布谷的位置已减小ω那么多。在这种情况下，基于分布谷检测表315的映射，存储控制器310使读取电压减小ω。

利用分布谷检测表315，存储控制器310可以由逻辑1或逻辑0的比例的变化来估计分布谷的偏移程度。

图24是示出根据本发明构思的实施例的包括固态硬盘的用户装置的框图。参照图24，用户装置1000包括主机1100和固态硬盘(在下文中，称为SSD)1200。SSD1200包括SSD控制器1210、缓冲存储器1220和非易失性存储器件1230。

SSD控制器1210提供主机1100与SSD1200之间的物理互连。SSD控制器1210提供与主机1100的总线格式对应的与SSD1200的接口。具体地，SSD控制器1210包括分布谷检测表1215。如果从非易失性存储器件1230读取的数据是无法纠正的，则SSD控制器1210估计分布谷的偏移而不额外地访问非易失性存储器件1230，并基于估计的结果调整读取电压。可选择地，非易失性存储器件1230可以具有在正常MLC读取操作期间对SLC数据进行备份的功能。因此，即使读取数据是无法纠正的，也可以计算分布谷的偏移程度，而不访问非易失性存储器件1230的存储单元。

主机1100的总线格式可以是USB(通用串行总线)、SCSI(小型计算机系统接口)、PCI快速(PCIExpress)、ATA、PATA(并行ATA)、SATA(串行ATA)、SAS(串行连接SCSI)等中的任意一种。

缓冲存储器1220临时地存储由主机1100提供的写入数据或者从非易失性存储器件1230读取的数据。在响应于主机1100的读取请求，存在于非易失性存储器件1230中的数据被缓存的情况下，缓冲存储器1220支持直接向主机1100提供缓存的数据的缓存功能。通常，主机1100的总线格式(例如，SATA或SAS)的数据传输速度可以高于SSD1200的存储通道的数据传输速度。即，在主机1100的接口速度明显地快的情况下，可以通过提供具有大存储容量的缓冲存储器1220来使因速度差异而导致的性能降低最小化。

缓冲存储器1220可以利用同步DRAM来实现，以给用作辅助大容量存储装置的SSD1200提供充足的缓冲。然而，本发明构思不限于此。

非易失性存储器件1230被设置成SSD1200的存储介质。例如，非易失性存储器件1230可以是具有大的存储容量的NAND闪存器件。非易失性存储器件1230可以由多个存储器件形成。在这种情况下，存储器件可以通过不同的通道与SSD控制器1210连接。在本发明构思的实施例中，用作存储介质的非易失性存储器件1230由NAND闪存形成。然而，非易失性存储器件1230不限于NAND闪存器件。例如，在本发明构思的其他实施例中，用作SSD1200的存储介质的非易失性存储器件1230可以由相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)、NOR闪存等来形成。此外，本发明构思可以应用于一起使用不同类型的存储器件的存储系统。非易失性存储器件1230可以与参照图4描述的基本相同。

图25是示意性地示出根据本发明构思的另一实施例的存储卡2000的框图。参照图25，存储卡2000包括闪存2100和闪存控制器2200。闪存控制器2200响应于从存储卡2000的外部接收的控制信号来控制闪存2100。

在存储卡2000中，闪存2100可以与在图4、图16和图20中示出的非易失性存储器件中的至少一个基本相同地操作。即，闪存2100利用不同的读取电压来读取被选择的存储单元并向闪存控制器2200提供读取结果。

闪存控制器2200包括分布谷检测表2250。如果从闪存2100读取的数据是无法纠正的，则闪存控制器2200估计分布谷的偏移而不额外地访问闪存2100，并基于估计的结果来调整读取电压。可选择地，闪存2100可以具有在正常MLC读取操作期间对SLC数据进行备份的功能。因此，即使读取数据是无法纠正的，也可以计算分布谷的偏移程度，而不访问闪存2100的存储单元。

本发明构思的存储卡2000可以由存储卡装置、SSD装置、多媒体卡装置、SD卡、记忆棒装置、硬盘驱动装置、混合驱动装置或通用串行总线闪存装置形成。例如，本发明构思的存储卡2000可以是用于用户装置(例如，数码相机、计算机等)的满足行业标准的卡。

图26是示意性地示出根据本发明构思的实施例的计算机系统的框图。参照图26，计算机系统3000包括与系统总线3700连接的网络适配器3100、中央处理单元(CPU)3200、大容量存储装置3300、RAM3400、ROM3500以及用户接口3600。

网络适配器3100提供计算机系统3000与外部网络4000之间的接口。CPU3200控制用于驱动驻存在RAM3400上的操作系统和应用程序的整体操作。数据存储装置3300可以存储计算机系统3000所需要的数据。例如，数据存储装置3300可以存储用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据、用户数据等。

RAM3400可以用作计算机系统3000的工作存储器。在启动时，可以将对程序进行驱动所需要的操作系统、应用程序、各种程序模块和程序数据以及从数据存储装置3300读出的各种程序模块加载到RAM3400上。ROM3500可以存储在启动时驱动操作系统之前激活的基本输入/输出系统(BIOS)。可以通过用户接口3600来进行计算机系统3000和用户之间的信息交换。

在示例实施例中，计算机系统3000还可以包括电池、调制解调器等。尽管未示出，但是计算机系统3000还可以包括应用芯片组、相机图像处理器(CIS)、行动DRAM等。

大容量存储装置3300可以用固态硬盘、多媒体卡(MMC)、安全数字(SD)卡、微型SD卡、记忆棒、ID卡、PCMCIA(个人计算机存储卡国际协会)卡、芯片卡、USB卡、智能卡、紧凑型闪存(CF)卡等来实现。大容量存储装置3300可以根据写入请求的数据的大小或缓冲区域的状态来执行伪编程操作。在检测到无法纠正的错误时，大容量存储装置3300可以调整读取电压而不额外地访问存储单元。

可以根据各种不同的封装技术中的任意封装技术来封装根据本发明构思的半导体装置。这样的封装技术的示例可以包括PoP(封装上封装)、球栅阵列(BGA)、芯片级封装(CSP)、塑封有引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件中裸片(DieinWafflePack)、晶圆形式的裸片(DieinWaferForm)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、公制塑料四方扁平封装(MQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造的封装(WFP)、晶圆级加工的堆叠封装(WSP)等。

尽管已经参照示例性实施例描述了本发明构思，但是对于本领域技术人员来说将清楚的是，可以在不脱离本发明构思的精神和范围的情况下进行各种改变和修改。因此，应该理解的是，上述实施例不是限制性的，而是说明性的。

Claims (23)

1.一种非易失性存储器件的读取方法，所述读取方法包括下述步骤：

根据第一读取电压从非易失性存储器件的被选择的存储区域读取数据；

检测读取的数据中的错误；

当读取的数据中的检测到的错误是可纠正的时，对所述错误进行纠正；以及

当检测到的错误无法纠正时，确定用于从被选择的存储区域读取数据的第二读取电压，

根据读取的数据中包括的逻辑0或逻辑1的数量或者读取的数据中的逻辑1与逻辑0的比例来确定第二读取电压。

2.如权利要求1所述的读取方法，其中，通过随机化操作对存储在被选择的存储区域中的数据进行编码，以具有逻辑1与逻辑0的特定的比例。

3.如权利要求1所述的读取方法，所述确定第二读取电压的步骤包括：

根据逻辑0或逻辑1的数量或者根据所述比例来查询分布谷检测表以确定第一读取电压的增量或减量。

4.如权利要求3所述的读取方法，其中，第一读取电压的增量或减量根据被选择的存储区域的特性而变化。

5.如权利要求4所述的读取方法，其中，被选择的存储区域的特性包括被选择的存储区域中的每存储单元存储的比特的数量、块的位置和字线的位置中的至少一种。

6.如权利要求3所述的读取方法，其中，第一读取电压的增量或减量能够根据读取的数据的多个阈值电压分布的位置而变化。

7.如权利要求1所述的读取方法，其中，所述确定第二读取电压的步骤包括：

将逻辑0或逻辑1的数量或者所述比例与预定的参考值进行比较。

8.如权利要求1所述的读取方法，其中，被选择的存储区域包括存储数据的电荷捕获闪存单元。

9.一种存储装置，所述存储装置包括：

非易失性存储器件，被构造成响应于读取指令来利用第一读取电压从被选择的存储单元读取数据；以及

存储控制器，被构造成：当读取的数据中的错误无法纠正时确定用于从被选择的存储单元读取数据的第二读取电压，第二读取电压根据读取的数据中包括的逻辑0或逻辑1的数量或者读取的数据中的逻辑1与逻辑0的比例来确定。

10.如权利要求9所述的存储装置，其中，存储控制器包括：

分布谷检测表，包括用于根据逻辑0或逻辑1的数量或者根据所述比例来确定第一读取电压的增量或减量的调整值。

11.如权利要求10所述的存储装置，其中，根据被选择的存储单元的地址、被选择的存储单元的损耗平衡、被选择的存储单元的每存储单元存储的比特的数量或者从被选择的存储单元的编程时间流逝的时间来不同地确定调整值。

12.如权利要求10所述的存储装置，其中，第一读取电压的增量或减量能够根据读取的数据的多个阈值电压分布的位置而变化。

13.如权利要求9所述的存储装置，其中，被选择的存储单元是电荷捕获闪存单元。

14.如权利要求9所述的存储装置，其中，被选择的存储单元中存储的数据通过随机化被编码，以具有逻辑1与逻辑0的特定的比例。

15.一种非易失性存储器件的读取方法，所述读取方法包括下述步骤：

利用至少一个或更多个读取电压来感测非易失性存储器件的被选择的存储区域中的数据，以页单位来锁存感测到的数据；

对锁存的数据的页进行备份；

组合以页单位锁存的数据，组合的数据被输出为与页单位对应的读取数据；

当无法纠正读取数据时，向非易失性存储器件请求备份的数据的页；

将备份的数据的页输出；以及

基于输出的备份的数据的页调整所述至少一个或更多个读取电压，而不访问被选择的存储区域。

16.如权利要求15所述的读取方法，其中，所述调整步骤包括：

基于所述备份的数据的页中包括的逻辑0或逻辑1的数量或者所述备份的数据的页中的逻辑1与逻辑0的比例来确定用于读取重试的读取电压。

17.如权利要求15所述的读取方法，所述读取方法还包括：

对所述备份的数据的页中包括的逻辑0或逻辑1的数量计数，非易失性存储器件输出计数的数量。

18.一种存储装置，所述存储装置包括：

非易失性存储器件，被构造成：利用至少一个或更多个读取电压来感测非易失性存储器件的被选择的存储区域中的数据，以页单位锁存感测到的数据，组合以页单位锁存的数据，将组合的数据输出为与页单位对应的读取数据，并备份或保存锁存的数据的页；以及

存储控制器，被构造成：当读取数据无法纠正时，接收备份或保存的数据的页，并基于所述备份或保存的数据的页中包括的逻辑0或逻辑1的相对数量或者基于所述备份或保存的数据的页中的逻辑1与逻辑0的比例来确定用于读取被选择的存储区域中的数据的第二读取电压。

19.如权利要求18所述的存储装置，其中，存储控制器包括：

分布谷检测表，包括用于根据所述备份或保存的数据的页中包括的逻辑0或逻辑1的相对数量或者所述比例来调整所述至少一个或更多个读取电压的调整值。

20.如权利要求19所述的存储装置，其中，根据被选择的存储区域的地址、被选择的存储区域中的损耗平衡、被选择的存储区域中每存储单元存储的比特的数量或者从被选择的存储区域的编程时间流逝的时间来不同地确定调整值。

21.如权利要求18所述的存储装置，其中，非易失性存储器件包括：

单元阵列，包括多个电荷捕获闪存单元；

页缓冲器，通过位线连接到单元阵列并被构造成感测并锁存存储在被选择的存储单元中的数据；

电压产生器，被构造成向被选择的存储单元的字线提供所述至少一个或更多个读取电压或第二读取电压；以及

控制逻辑器，被构造成根据存储控制器的请求来控制页缓冲器和电压产生器，从而感测并锁存存储在被选择的存储单元中的数据并输出锁存的数据，

其中，页缓冲器包括被构造成备份或保存所述锁存的数据的页的数据锁存器。

22.如权利要求21所述的存储装置，其中，在从存储控制器接收到请求所述备份或保存的数据的页的指令时，非易失性存储器件被构造成输出所述备份或保存的数据的页，而没有对被选择的存储单元中的数据的感测和锁存操作。

23.如权利要求21所述的存储装置，其中，非易失性存储器件还包括：

比特计数器，被构造成对所述备份或保存的数据的页中包括的逻辑0或逻辑1的相对数量或者所述备份或保存的数据的页中的逻辑1与逻辑0的比例进行计数。