CN107305530A - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN107305530A
CN107305530A CN201610913771.9A CN201610913771A CN107305530A CN 107305530 A CN107305530 A CN 107305530A CN 201610913771 A CN201610913771 A CN 201610913771A CN 107305530 A CN107305530 A CN 107305530A
Authority
CN
China
Prior art keywords
data
read
reading
classification
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610913771.9A
Other languages
English (en)
Other versions
CN107305530B (zh
Inventor
林秀晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107305530A publication Critical patent/CN107305530A/zh
Application granted granted Critical
Publication of CN107305530B publication Critical patent/CN107305530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

本发明提供一种数据存储装置，其包括非易失性存储器装置和配置为控制非易失性存储器装置的操作的控制器。控制器包括：RAM，其中存储定义关于LBA的类别的类别表和设定关于类别的读取电压的读取电压表；以及控制单元，其配置为，当待读取的读取请求和LBA从主机设备被接收时，参照类别表确定对应于LBA的类别并通过参照读取电压表应用对应于确定类别的读取电压于存储器单元来对非易失性存储器装置的请求读取的存储器单元执行读取操作。

Description

数据存储装置及其操作方法
关于申请的交叉引用
本申请要求于2016年4月21日向韩国知识产权局提交的申请号为10-2016-0048800的韩国申请的优先权，其全部阐述内容通过引用并入本文。
技术领域
本发明的各个实施例涉及半导体设备，并且更特别地，涉及数据存储装置及其操作方法。
背景技术
近年来，计算机环境范例已经转变至可随时随地使用计算机系统的普适计算。所以，诸如移动电话、数码相机和笔记本电脑的便携式电子设备的使用已经快速增长。通常，便携式电子设备使用采用一个或多个半导体存储器装置(简称为存储器装置)的数据存储装置来存储数据。数据存储装置可以用作为便携式电子设备的辅助存储器装置。
使用存储器装置的数据存储装置没有机械驱动单元并且表现出良好的稳定性和耐用性、快速的信息访问速度和低功耗。这种数据存储装置可包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
存储在存储器装置的存储器单元中的数据可由于存储器单元之间的干扰或扰动而改变或被错误地感测。存储在存储器单元中的数据也可因为由反复擦除/编程操作引起的磨损而改变。由于各种原因被感测为改变的数据的存储数据包括误差。当数据误差不能被校正时，读取操作被认为是失败操作。
发明内容
实施例提供能够改善读取操作的成功率的数据存储装置及其操作方法。
在一个实施例中，数据存储设备可包括：非易失性存储器装置；以及控制器，其适于控制非易失性存储器装置的操作。控制器可包括：随机存取存储器(RAM)，其包括定义关于逻辑块地址(LBA)的类别的类别表和设置关于类别的读取电压的读取电压表；以及控制单元，其配置为，当待读取的读取请求和LBA被接收时，参照类别表确定对应于LBA的类别并通过参照读取电压表应用对应于确定类别的读取电压于存储器单元对非易失性存储器装置的请求读取的(read-requested)存储器单元执行读取操作。
在一个实施例中，包括非易失性存储器装置和适于控制非易失性存储器装置的操作的控制器的数据存储装置的操作方法可包括：接收包括逻辑块地址(LBA)的读取请求；以及参照定义关于逻辑块地址的类别的类别表确定对应于接收的LBA的类别；以及通过应用对应于确定类别的读取电压于存储器单元对易失性存储器装置的请求读取的存储器单元执行读取操作。
在一个实施例中，数据存储设备可包括：非易失性存储器装置，其包括用于存储数据的多个存储块区域；以及控制器，其适于响应于读取请求，基于请求读取的数据的特征在对应于多个存储块区域的多个读取电压中确定读取电压，并且基于读取电压，对非易失性存储器装置的请求读取的存储器单元执行读取操作。
根据实施例，在来自主机装置的读取请求中，由于合适的读取电压和合适的读取电压调整电平可根据请求读取的LBA容易地确定，因此读取操作的成功率可提高并且读取操作的性能可改善。
这些和其它特征、方面和实施例被描述在下面标题为“具体实施方式”的部分中。
附图说明
本公开的主题的以上和其它方面、特征和优点将会从以下结合附图的具体说明中被更清晰地理解，其中：
图1是示出根据本发明的实施例的包括控制器和非易失性存储器装置的数据存储装置的框图；
图2是示出根据本发明的实施例的类别表的示例的图；
图3是示出根据本发明的实施例的读取电压表的示例的图；
图4A和图4B是示出图1的非易失性存储器装置的存储器单元的阈值电压分布的示例的图；
图5A-5C是示出图1的非易失性存储器装置的存储器单元的改变的阈值电压分布的示例的图；
图6是示出根据本发明的实施例的数据存储装置的操作方法的流程图；
图7是图6的操作方法的一个操作步骤的具体流程图；
图8是图6的操作的一个操作步骤的具体流程图；
图9是示出根据本发明的实施例的包括联接到主机装置的数据存储装置的数据处理系统的框图；
图10是示出根据本发明的实施例的包括固态驱动器(SSD)的数据处理系统的框图；以及
图11是示出图10的固态驱动器(SSD)控制器的框图。
具体实施方式
将参照附图更详细地描述本发明的各个实施例。附图是各个实施例(和中间结构)的示意图。因此，例如，因制造技术和/或公差而产生的图示的结构和形状的变化是被预期的。所以，所述实施例不应被理解为限于本文描述的特定结构和形状而可包括不背离如权利要求所定义的本发明的精神和范围的结构和形状的偏差。
进一步应当注意的是，在附图中，各种元件的长度和大小不一定按比例绘制。一些元件或区域可能为清楚而放大。
还应当注意的是，在本说明书中，“连接/联接”不仅指某一部件与另一部件直接联接而且也指某一部件通过中间部件与另一部件间接联接。此外，单数形式可包括复数形式，并且反之亦然，只要未特别提及。
参照本发明的理想化实施例的横截面图和/或平面图在此对本发明进行描述。但是，本发明的实施例不应被理解为限制本发明。虽然本发明仅有几个实施例将被示出和描述，但是不背离本发明的原则和精神的情况下在各个实施例中可以做出改变，这将会被本领域的普通技术人员所理解。
本文使用的术语仅是用于描述特定实施例而不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个关于的所列项目的任何和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有本发明所属领域的普通技术人员考虑到本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和关于领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。
在下列描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实践。在其它情况下，为了不使本发明不必要地模糊，未详细地描述公知的进程结构和/或进程。
也注意的是，在一些实例中，如对关于领域的技术人员显而易见的是，结合一个实施例描述的元件(也指特征)可单独使用或与另一实施例的其它元件结合使用，除非另有明确说明。
现在参照图1，提供根据本发明的实施例的数据存储装置10。数据存储装置10可以存储待由主机装置(未示出)例如移动电话、MP3播放器、笔记本电脑、台式电脑、游戏机、电视(TV)或者车载信息娱乐系统等访问的数据。数据存储装置10也可在以下被称为存储器系统10。
数据存储装置10可以被制造为根据联接到主机装置的接口的协议的各种存储设备中的任何一个。例如，数据存储装置10可以配置为诸如以下的各种存储装置中的任何一个：固态驱动器(SSD)，MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡，SD、迷你-SD和微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪速存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡式存储装置，外围部件互联(PCI)卡式存储装置，高速PCI(PCI-E)卡式存储装置，标准闪存(CF)卡，智能媒体卡和记忆棒等。
数据存储装置10可被制造为各种封装中的任一种。例如，数据存储装置10可被制造为诸如以下的各种封装中的任一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOP)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)和晶片级堆叠封装(WSP)。
数据存储装置10可包括联接至控制器200的非易失性存储器装置100。
非易失性存储器装置100可作为数据存储装置10的存储介质进行操作。非易失性存储器装置100可以是或包括任何适合的非易失性存储器装置，诸如NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁随机存取存储器(MRAM)、使用硫系合金的相变随机存取存储器(PRAM)以及使用过渡金属化合物的电阻式随机存取存储器(RERAM)。
非易失性存储器装置100可包括存储器单元150。存储器单元150可包括多个存储块区域。例如，多个存储块区域可包括第一存储块区域BLKA1、第二存储块区域BLKA2和第三存储块区域BLKA3。第一存储块区域BLKA1、第二存储块区域BLKA2和第三存储块区域BLKA3中的每个可包括多个存储块。系统数据可存储在第一存储块区域BLKA1中。固件数据可存储在第二存储块区域BLKA2中。用户数据可存储在第三存储块区域BLKA3中。
固件数据可以是被驱动以控制数据存储装置10的一般操作的数据。系统数据可以是驱动固件数据所需要的数据，并且可包括各种数据，诸如非易失性存储器装置100的映射表和初始化信息、操作偏压信息、操作时序信息、坏块信息和维修信息。固件数据和系统数据可在非易失性存储器装置100被制造后以测试水平被存储在预定存储块中。当数据存储装置10通电时，固件数据和系统数据可被载入随机存取存储器(RAM)230中用于快速存取。
控制器200可包括经内部总线可操作地联接的控制单元210、数据特征检测单元220和RAM 230。
控制单元210可控制控制器200的一般操作。例如，控制单元210可分析和处理接收于主机装置的信号、指令或请求。例如，当包括待读取的逻辑块地址(LBA)(在下文中，称为逻辑地址)的读取请求从主机装置被接收时，控制单元210可基于接收的逻辑地址从非易失性存储器装置100的存储器区域读取数据。同样地，当编程请求、待编程的逻辑地址和待编程的数据(用户数据)从主机装置被接收时，控制单元210可基于接收的逻辑地址将数据存储在非易失性存储器装置100中。为此目的，控制单元210可解码和驱动加载到RAM 230中的固件数据。控制单元210可以硬件形式或以硬件和软件的组合形式实现。
当编程请求、待编程的逻辑地址和待编程的数据从主机装置被接收时，数据特征检测单元220可检测接收数据的特征。例如，数据特征检测单元220可检测接收数据的大小。在一个实施例中，当编程请求从主机装置被接收时，待编程的逻辑地址和待编程的数据的长度信息也可被接收。数据特征检测单元220可基于从主机装置接收的数据的长度信息检测数据的大小。数据的检测特征是数据的大小的示例已经被描述，但是，本发明并不限于此方式并且数据的一些其它特征也可被数据特征检测单元220检测。
RAM 230可存储由控制单元210所驱动的固件数据。RAM 230可存储驱动固件数据所需要的系统数据。即，RAM 230可作为控制单元210的工作存储器来操作。
RAM 230可临时存储待从主机装置传输到非易失性存储器装置100的数据或待从非易失性存储器装置100传输到主机装置的数据。即，RAM 230可作为缓冲存储器来操作。
控制器200可进一步包括类别表CT和读取电压表RVT。例如，RAM 230可包括如图1的实施例中所示的类别表CT和读取电压表RVT。
图2是示出根据本发明概念的实施例的类别表CT的示例的图；图3是示出根据本发明的实施例的读取电压表RVT的示例的图。
参照图2，类别表CT可由逻辑地址LBA和关于逻辑地址LBA定义的类别配置。类别表CT可通过控制单元210产生和控制。
类别可指在对应于逻辑地址的非易失性存储器装置100的物理块地址(PBA)(在下文中，被称为物理地址)中编程的数据。
类别表CT的类别可例如包括系统数据类别、固件(FW)数据类别、热数据类别、冷数据类别等。类别不限于仅图2所示的类别。系统数据和FW数据可分别为存储在非易失性存储器装置100的存储器单元150的第一存储块区域BLKA1和第二存储块区域BLKA2中的数据。热数据和冷数据可为存储在非易失性存储器装置100的存储器单元150的第三存储块区域BLKA3中的用户数据。
当数据存储装置10通电时，控制单元210可将存储在非易失性存储器装置100的存储器单元150的第一存储块区域BLKA1和第二存储块区域BLKA2中的系统数据和固件数据加载至RAM 230中。控制单元210可通过定义对应于与其中参照映射表存储系统数据和固件数据的第一存储块区域BLKA1和第二存储块区域BLKA2的物理地址相映射的逻辑地址的类别(即，系统数据和固件数据)生成类别表CT。控制单元210可将生成的类别表CT存储在RAM230中。
例如，如图2所示，当非易失性存储器装置100的存储器单元150的第一存储块区域BLKA1与逻辑地址LBA0到LBA1000映射，并且第二存储块区域BLKA2与逻辑地址LBA1001到LBA1200映射时，控制单元210可生成类别表CT，其中关于逻辑地址LBA0到LBA1000的类别信息被定义为系统数据，并且关于逻辑地址LBA1001到LBA1200的类别信息被定义为FW数据。
控制单元210可基于通过数据特征检测单元220检测的数据的特征(例如，数据的大小)而预估待编程的数据的类别。例如，控制单元210可通过比较通过数据特征检测单元220检测的数据的大小和预定阈值预估对应数据的类别。在此示例中，当通过数据特征检测单元220检测的数据的大小小于或等于预定阈值时，控制单元220可预估对应数据的类别为热数据类别。当通过数据特征检测单元220检测的数据的大小超过预定阈值时，控制单元220可预估对应数据的类别为冷数据类别。热数据可指主机装置频繁存取(即，以擦除/编程操作存取)的数据，例如在预定时间段内超过预定次数。冷数据可指在编程后主机装置不频繁存取的数据，例如，在预定时间段内少于或等于预定次数。
当待编程的数据的类别被预估为热数据类别时，控制单元210可定义热数据类别对应于其中待编程对应数据的逻辑地址并将定义的类别和对应的逻辑地址LBA存储在类别表CT中。当待编程的数据的类别被预估为冷数据类别时，控制单元210可定义冷数据类别对应于其中待编程对应数据的逻辑地址并将定义的类别和对应的逻辑地址LBA存储在类别表CT中。这样的类别表在图2中示出。
控制单元210可将生成的类别表CT存储在非易失性存储器装置100中。例如，控制单元210可将生成的类别表(CT)存储在其中存储系统数据的非易失性存储器装置100的第一存储块区域BLKA1中。当数据存储装置10通电时，控制单元210可将存储在非易失性存储器装置100中的类别表CT载入RAM 230中。而且，每当从主机装置接收到编程请求时，控制单元210可更新载入RAM 230中的类别表CT。
参照图3，读取电压表RVT可配置为包括类别表CT的类别、关于类别的读取电压RV和关于类别的读取电压调整电平RVAL。在图3的示例中分配给每个类别的具体读取电压RV和读取电压调整电平RVAL，将会参照图4A-4B和图5A-5C进行更具体的描述。
在一个实施例中，读取电压表RVT可被存储于非易失性存储器装置100中，并且当数据存储设备10通电时，读取电压表RVT可被加载到RAM 230中。
在一个实施例中，非易失性存储器装置100的每个存储器单元可存储一位数据(1-位数据)。存储器单元可因此为单级单元(SLC)。在另一个实施例中，非易失性存储器装置100的每个存储器单元可存储多位数据(例如，二位或更多位数据)。存储器单元可因此为多级单元(MLC)。在下文中，存储器单元是存储二位数据的MLC的示例将会被描述，但是存储器单元不限于此。存储三位数据的三级单元(TLC)或存储四位数据的四级单元(QLC)也可被采用。
图4A和图4B是示出图1的非易失性存储器装置的存储器单元的阈值电压分布的图。在图4A中，存储器单元是SLC存储器单元。在图4B中，存储器单元是存储了二位数据的MLC存储器单元。
参照图4A，SLC可被擦除或编程为具有分别对应于擦除状态E和编程状态P的阈值电压分布。在读取操作中，具有介于擦除状态E和编程状态P之间的电压电平的读取电压Vrd可被应用于存储器单元。当应用读取电压Vrd时，具有擦除状态E的阈值电压分布的存储器单元可被确定为存储数据“1”的开单元，并且具有编程状态P的阈值电压分布的存储器单元可被确定为存储数据“0”的关单元。
参照图4B，二位MLC存储器单元可被擦除或编程为具有对应于擦除状态E和根据多位数据即最低有效位(LSB)数据和最高有效位(MSB)数据的多个编程状态P1、P2和P3的阈值电压分布。在读取操作中，具有介于擦除状态E和第一编程状态P1之间的电压电平的第一读取电压Vrd_1、具有介于第一编程状态P1和第二编程状态P2之间的电压电平的第二读取电压Vrd_2以及具有介于第二编程状态P2和第三编程状态P3之间的电压电平的第三读取电压Vrd_3的任何一个均可应用于存储器单元。
当应用第二读取电压Vrd_2时，具有擦除状态E和第一编程状态P1的阈值电压分布的存储器单元可被确定为存储LSB数据“1”的开单元，并且具有第二编程状态P2和第三编程状态P3的阈值电压分布的存储器单元可被确定为存储LSB数据“0”的关单元。当应用第一读取电压Vrd_1时，具有擦除状态E的阈值电压分布的存储器单元可被确定为存储MSB数据“1”的开单元，并且具有第一编程状态P1的阈值电压分布的存储器单元可被确定为存储MSB数据“0”的关单元。当应用第三读取电压Vrd_3时，具有第二编程状态P2的阈值电压分布的存储器单元可被确定为存储MSB数据“1”的开单元，并且具有第三编程状态P3的阈值电压分布的存储器单元可被确定为存储MSB数据“0”的关单元。
第二读取电压Vrd_2被用作读取LSB数据的电压，并且第一读取电压Vrd_1和第三读取电压Vrd_3被用作读取MSB数据的电压的示例已经在图4B中被描述。但是，当被擦除状态E和第一编程状态P1到第三编程状态P3定义的位数据符号与上述示例中的位数据符号不同设置时，读取LSB数据的读取电压和读取MSB数据的读取电压可与位数据符号一致变化。
在所述的实施例中，作为示例，系统数据和固件数据可存储于SLC存储器单元中以用于数据存储装置10的稳定操作，并且作为用户数据的热数据和冷数据可存储于MLC存储器单元中以利用MLC存储器单元的增加的存储容量。但是，本发明并不限于此种方式。
再次参照图3，读取电压表RVT中的读取电压RV可包括关于系统数据的一个系统数据读取电压Vrd_s，关于固件数据的一个固件数据读取电压Vrd_f，关于热数据的第一到第三热数据读取电压Vrd_h1、Vrd_h2和Vrd_h3，以及关于冷数据的第一到第三冷数据读取电压Vrd_c1、Vrd_c2和Vrd_c3。
系统数据读取电压Vrd_s，固件数据读取电压Vrd_f，第一到第三热数据读取电压Vrd_h1、Vrd_h2和Vrd_h3，以及第一到第三冷数据读取电压Vrd_c1、Vrd_c2和Vrd_c3可彼此具有不同的电压电平。
图4A和图4B示出的存储器单元的阈值电压分布可因各种因素而无意间发生变化。例如，随着重复存储器单元的擦除/编程操作，可发生用于图1中的非易失性存储器装置100的NAND闪速存储器单元的绝缘层的缺陷。绝缘层的缺陷可导致诸如热离子发射、电荷扩散、程序干扰、高温应力和过度编程的问题，以及存储器单元的电荷保持特征可因此发生变化。所以，存储器单元的阈值电压分布可发生变化。存储器单元的阈值电压分布的变化可导致读取余量减少和读取误差。
当读取误差发生时，可通过调整待应用于请求读取的存储器单元的读取电压的电平并应用已调整电平的读取电压于请求读取的存储器单元而再次对请求读取的存储器单元执行读取操作。
本实施例中读取电压表RVT的读取电压调整电平RVAL可包括用于调整系统数据读取电压Vrd_s的电平的第一读取电压调整电平ΔVs，用于调整固件数据读取电压Vrd_f的电平的第二读取电压调整电平ΔVf，用于调整第一到第三热数据读取电压Vrd_h1、Vrd_h2和Vrd_h3的电平的第三读取电压调整电平ΔVh，以及用于调整第一到第三冷数据读取电压Vrd_c1、Vrd_c2和Vrd_c3的电平的第四读取电压调整电平ΔVc。
第一读取电压调整电平ΔVs、第二读取电压调整电平ΔVf、第三读取电压调整电平ΔVh和第四读取电压调整电平ΔVc的大小可彼此不相同。
第一读取电压调整电平ΔVs、第二读取电压调整电平ΔVf、第三读取电压调整电平ΔVh和第四读取电压调整电平ΔVc的调整方向可彼此不相同。调整方向可指电压电平的升高或电压电平的降低。
由于系统数据和固件数据为驱动数据存储装置10所需要的数据，所以系统数据和固件数据可被编程一次，且然后只有对系统数据和固件数据的读取操作可被不断地重复。所以，在系统数据和固件数据中擦除状态E的阈值电压分布和编程状态P的阈值电压分布可如图5A所示改变。系统数据的阈值电压分布的示例如图5A所示。
参照图5A，在系统数据中擦除状态E的阈值电压分布可如E＇所示右移，并且在系统数据中编程状态P的阈值电压分布可如P＇所示左移。擦除状态E的阈值电压分布的偏移宽度W1可大于编程状态P的阈值电压分布的偏移宽度W2。所以，由于原系统数据读取电压Vrd_s被包括在擦除状态E＇的偏移阈值电压分布中，所以可发生读取误差。为使读取操作成功，系统数据读取电压Vrd_s必须具有介于偏移的擦除状态E＇和偏移的编程状态P＇之间的电压电平。由于系统数据读取电压Vrd_s如Vrd_s＇所示必要地右移，所以系统数据读取电压Vrd_s可被调整为增加第一读取电压调整电平+ΔVs。
关于热数据的擦除/编程操作可被持续地重复，并且可产生残留在其中存储热数据的存储器单元的绝缘层中的电荷。所以，擦除状态E和编程状态P1到P3的阈值电压分布可如图5B所示改变。
参照图5B，第一到第三编程状态P1、P2和P3的阈值电压分布可如偏移的阈值电压分布P1＇、P2＇和P3＇所示右移。虽然图5B中未示出，但是擦除状态E的阈值电压分布也可右移。由于原第二热数据读取电压Vrd_h2可包括在第一编程状态P1＇的偏移阈值电压分布中，并且原第三热数据读取电压Vrd_h3可包括在第二编程状态P2＇的偏移阈值电压分布中，所以可发生读取误差。
由于第一到第三热数据读取电压Vrd_h1、Vrd_h2和Vrd_h3必须如Vrd_h1＇、Vrd_h2＇和Vrd_h3＇所示右移，所以第一到第三热数据读取电压Vrd_h1、Vrd_h2和Vrd_h3可被调整为增加第三读取电压调整电平+ΔVh。
在冷数据被编程一次后，冷数据可长期不从主机装置存取。注入到其中存储冷数据的存储器单元中的电荷可被泄漏。所以，如图5C所示，第一到第三编程状态P1、P2和P3的阈值电压分布可如P1＇、P2＇和P3＇左移。
由于原第一冷数据读取电压Vrd_c1可包括在第一编程状态P1＇的偏移阈值电压分布中，原第二冷数据读取电压Vrd_c2可包括在第二编程状态P2＇的偏移阈值电压分布中，且原第三冷数据读取电压Vrd_c3可包括在第三编程状态P3＇的偏移阈值电压分布中，所以可发生读取误差。
由于第一到第三冷数据读取电压Vrd_c1、Vrd_c2和Vrd_c3必须如Vrd_c1＇、Vrd_c2＇和Vrd_c3＇所示左移，所以第一到第三冷数据读取电压Vrd_c1、Vrd_c2和Vrd_c3可被调整为减少第三读取电压调整电平–ΔVc。
如上所述，阈值电压分布的偏移方向可根据数据类型，即，根据数据类别而改变。所以，控制单元210可基于数据类别预估阈值电压分布的偏移方向。控制单元210可基于阈值电压分布的预估偏移方向使读取电压提高或降低读取电压调整电平RVAL。
在一个实施例中，控制单元210可反复地多次对读取电压RV执行电平调整操作直到达到等于预定阈值次数的最大次数。在一个实施例中，控制单元210可反复地对读取电压RV执行电平调整操作直到读取电压操作成功。在另一个实施例中，控制单元210可反复地多次对读取电压RV执行电平调整操作直到读取操作成功达到等于预定阈值次数的最大次数。
控制单元210可实时调整读取电压调整电平RVAL。例如，控制单元210可在必要时调整读取电压调整电平RVAL的大小以进一步提高或进一步降低。在这个示例中，当关于热数据的擦除/编程操作的次数超过预定阈值时，对应的读取电压调整电平的大小，即，第三读取电压调整电平的大小ΔVh可被调整以进一步降低，并且因此可进一步精确控制读取电压的调整宽度。
在一个实施例中，当从主机装置接收读取请求时，控制单元210可确定参照类别表CT而与请求读取的逻辑地址相匹配的类别。控制单元210可通过参照读取电压表RVT将对应于确定类别的读取电压应用于非易失性存储器装置100的请求读取的存储器单元从而执行读取操作。当用于请求读取的存储器单元的读取操作失败时，控制单元210可通过基于对应于参照读取电压表RVT的确定类别和调整方向(电平上升或电平下降)的读取电压调整电平调整原读取电压并且应用调整的读取电压于请求读取的存储器单元从而在请求读取的存储器单元上重复读取操作。
所以，在执行从主机装置接收的读取请求中，可根据请求读取的逻辑地址快速确定合适的读取电压。因此，读取操作的成功率可被提高，并且读取操作性能可被改善。
图6是示出根据本发明的实施例的数据存储装置的操作方法的流程图。
在S610中，控制单元(见图1中的210)可生成类别表(见图1和图2中的CT)，其中逻辑地址以类别来分类。类别表的生成S610将会参照图7进一步详细描述。
在S620中，控制单元210可通过将对应于与主机装置请求读取的逻辑地址匹配的类别的读取电压应用至非易失性存储器装置(见图1中的100)的存储器单元来执行读取操作。操作S620将会参照图8进一步详细描述。
图7是示出根据本发明的实施例的类别表生成操作S610的详细流程图。
在S611中，数据存储装置10可被通电。
在S613中，控制单元210可通过定义关于与其中存储系统数据和固件数据的非易失性存储器装置100的第一存储块区域BLKA1和第二存储块区域BLKA2的物理地址相映射的逻辑地址的类别从而生成类别表CT。控制单元210可将存储在非易失性存储器装置100的第一存储块区域BLKA1和第二存储块区域BLKA2中的系统数据和固件数据加载到RAM 230中。
在S615中，控制单元210可判定编程请求是否从主机装置接收。当编程请求从主机装置接收时，然后可执行操作S617。待编程的逻辑地址和待编程的数据可与编程请求一起从主机装置接收。
在S617中，数据特征检测单元220可检测待编程的数据的特征。例如，数据特征检测单元220可基于待编程的数据的长度信息检测待编程的数据的大小。
在S619中，控制单元210可基于通过数据特征检测单元220检测的数据的特征(例如，数据的大小)预估待编程的逻辑地址的类别，并且通过将预估类别与对应的逻辑地址相匹配将预估类别存储在类别表CT中。
图8是示出根据本发明的实施例的图6中的读取操作S620的详细流程图。
在S621中，控制单元(见图1中的210)可判定读取操作是否从主机装置接收。例如，控制单元210可判定读取请求和待请求读取的逻辑地址是否从主机装置接收。当读取请求和待请求读取的逻辑地址从主机装置接收时，可执行操作S622。
在S622中，控制单元210可参照RAM(见图1中的230)的类别表CT确定关于从主机装置请求读取的逻辑地址的类别。
在S623中，控制单元210可通过参照RAM 230的读取电压表RVT应用对应于确定类别的读取电压于对应于请求读取的逻辑地址的非易失性存储器装置100的存储器单元来执行读取操作。
在S624中，控制单元210可判定关于对应的存储器单元的读取操作是否成功。当关于存储器单元的读取操作成功时(S624，是)，可终止对应的读取操作。当关于存储器单元的读取操作失败时(S624，否)，可执行操作S625。
在S625中，控制单元210可判定读取电压调整的数量是否超过预定阈值。当作为判定结果，调整次数超过预定阈值时，在对应存储器单元的读取操作失败的情况下可终止对应的读取操作。当调整次数等于或小于预定阈值时，可执行操作S626。
在S626中，控制单元210可通过参照RAM 230的读取电压表RVT调整读取电压对应于对应类别的读取电压调整电平并且将调整的读取电压应用于存储器单元来再次对存储器单元执行读取操作。在执行S626后，可重复步骤S624。
图9是示出根据本技术精神的各个实施例的包括数据存储设备1200的数据处理系统1000的框图。
参照图9，数据处理系统1000可包括联接至数据存储装置1200的主机装置1100。
数据存储装置1200可包括控制器1210和非易失性存储器装置1220。数据存储装置1200可通过联接至主机装置1100而使用。主机装置1100可以是，例如，移动电话、MP3播放器、笔记本电脑、台式电脑、游戏终端、电视(TV)或车载信息娱乐系统。数据存储装置1200也可指存储器系统。
控制器1210可包括通过内部总线互连的主机接口单元1211、控制单元1212、数据特征检测单元1213、存储器接口单元1214、随机存取存储器(RAM)1215和误差校正码(ECC)单元1216。
数据特征检测单元1213可检测从主机装置1100请求编程的数据的特征。
RAM 1215可被用作控制单元1212的工作存储器。RAM 1215可被用作暂时存储从非易失性存储器装置1220读取的数据或从主机装置1100提供的数据的缓冲存储器。定义了关于逻辑地址的类别信息的类别表和设定了关于类别的读取电压的读取电压表被存储在RAM1215中。
控制单元1212可通过基于通过数据特征检测单元1213检测的数据的特征定义对应数据的类别信息来生成类别表。控制单元1212可参照类别表确定关于从主机装置1100请求读取的逻辑地址的类别信息，并参照读取电压表应用对应于确定类别信息的读取电压于非易失性存储器装置1220的存储器单元。
主机接口单元1211可执行主机装置1100和控制器1210之间的接合。例如，主机接口1211可通过诸如以下的各种接口协议中的一种与主机装置1100通信：USB协议、UFS协议、MMC协议、PCI协议、PCI-E协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议和串列SCSI(SAC)协议。
存储器接口单元1214可执行控制器1210和非易失性存储器装置1220之间的接合。存储器接口单元1214可向非易失性存储器装置1220提供指令和地址。存储器接口单元1214可与非易失性存储器装置1220交换数据。
ECC单元1216可对待存储于非易失性存储器装置1220中的数据执行ECC编码。ECC单元1216可对从非易失性存储器装置1220读取的数据执行ECC解码。ECC单元1216可包含于存储器接口单元1214中。
控制器1210和非易失性存储器装置1220可用各种数据存储设备的任何一个制造。例如，控制器1210和非易失性存储器装置1220可用一个半导体装置集成并且可用MMC、eMMC、RS-MMC、微型-MMC MMCs、SD、迷你-SD、微型-SD SD卡、USB存储设备、UFS设备、PCMCIA卡、CF卡、智能媒体卡和记忆棒中的任何一个来制造。
图10是示出根据本发明的各个实施例的包括固态驱动器(SSD)2200的数据处理系统2000的框图。
参照图10，数据处理系统2000可包括主机装置2100和SSD 2200。
SSD 2200可包括SSD控制器2210、缓冲存储器装置2220、非易失性存储器装置2231到223n、电源2240、信号连接器2250和电源连接器2260。
SSD控制器2210可响应于来自主机装置2100的请求而访问非易失性存储器装置2231到223n。
缓冲存储器装置2220可临时存储待存储于非易失性存储器装置2231到223n中的数据。缓冲存储器装置2220可临时存储从非易失性存储器装置2231到223n读取的数据。临时存储在缓冲存储器装置2220中的数据可根据SSD控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231到223n中。
非易失性存储器装置2231到223n可被用作SSD 2200的存储介质。非易失性存储器装置2231到223n可通过多个通道CH1到CHn被联接到SSD控制器2210。一个或多个非易失性存储器装置可被联接到一个通道。联接到一个通道的非易失性存储器装置可被联接到相同的信号总线和相同的数据总线。
电源2240可将通过电源连接器2260输入的电源PWR提供到SSD 2200的内部。电源2240可包括辅助电源2241。辅助电源2241可提供电源以便在发生突然断电时SSD 2200正常终止。辅助电源2241可包括能够对电源PWR充电的大容量电容器。
SSD控制器2210可通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可包括指令、地址、数据(例如，用户数据)等。信号连接器2250可配置为诸如本领域内已知的PATA、SATA、SCSI、SAC、SAS、PCI和PCI-E的连接器。
图11是示出图10中的SSD控制器2210的示例性结构的框图。
参照图11，SSD控制器2210可包括存储器接口单元2211、主机接口单元2212、误差校正码(ECC)单元2213、控制单元2214、随机存取存储器(RAM)2215和数据特征检测单元2216。
存储器接口单元2211可向非易失性存储器装置2231到223n提供诸如指令和地址的控制信号。存储器接口单元2211可与非易失性存储器装置2231到223n交换数据。存储器接口单元2211可根据控制单元2214的控制对从缓冲存储器装置2220传输到通道CH1到CHn的数据执行分配。存储器接口单元2211可根据控制单元2214的控制将从非易失性存储器装置2231到223n读取的数据传输到缓冲存储器装置2220。
主机接口单元2212可根据主机装置2100的协议执行与SSD 2200的接合。例如，主机接口单元2212可通过PATA协议、SATA协议、SCSI协议、SAC协议、SAS协议、PCI协议和PCI-E协议中的任何一个与主机装置2100通信。
主机接口单元2212可执行盘仿真功能以便主机装置2100识别SSD 2200为硬盘驱动器HDD。
控制单元2214可分析和处理从主机装置2100输入的信号SGL。控制单元2214可根据用于驱动SDD 2200的固件和/或软件来控制缓冲存储器装置2220和非易失性存储器装置2231到223n的操作。
RAM 2215可作为控制单元2214的工作存储器来操作。定义包括用于逻辑地址的类别信息的类别表，可将包括针对各种类别的读取电压的读取电压表存储于RAM 2215中。
数据特征检测单元2216可检测从主机装置2100请求编程的数据的特征。
控制单元2214可通过基于通过数据特征检测单元2216检测的数据的特征定义对应数据的类别信息来生成类别表。控制单元2214可参照类别表确定关于从主机装置2100请求读取的逻辑地址的类别信息，并参照读取电压表应用对应于确定类别信息的读取电压于非易失性存储器装置2231到223n的存储器单元。
ECC单元2213可在存储于缓冲存储器装置2220中的多条数据中为待传输到非易失性存储器装置2231到223n的数据生成校验数据。生成的校验数据可与数据一起存储于非易失性存储器装置2231到223n中。ECC单元2213可检测从非易失性存储器装置2231到223n中读取的数据的误差。当检测误差在可校正的范围内时，ECC单元2213可校正检测误差。
本发明的上述实施例旨在描述但不限定本发明。各种替代方案和等同方案是可能的。本发明并不限于本文描述的实施例。本发明也不限于半导体装置的任何具体类型。其它添加、删减或修改鉴于本公开是显而易见的并且旨在落入权利要求的范围内。

Claims (20)

1.一种数据存储装置，其包括：
非易失性存储器装置；以及
控制器，其适于控制所述非易失性存储器装置的操作，
所述控制器包括：
随机存取存储器，即RAM，其包括定义关于逻辑块地址即LBA的类别的类别表和设定关于所述类别的读取电压的读取电压表；以及
控制单元，其配置为，当待读取的读取请求和LBA被接收时，参照所述类别表确定对应于所述LBA的类别并通过参照所述读取电压表应用对应于所确定类别的读取电压到所述非易失性存储器装置的请求读取的存储器单元来对所述存储器单元执行读取操作。
2.根据权利要求1所述的数据存储装置，其中所述控制器将与预存数据的所述非易失性存储器装置的存储块相映射的LBA和所预存数据的类别的匹配信息存储在所述类别表中。
3.根据权利要求2所述的数据存储装置，其中预存在所述非易失性存储器装置中的数据包括系统数据和固件数据。
4.根据权利要求1所述的数据存储装置，其进一步包括数据特征检测单元，其配置为当编程请求、LBA和待编程的数据被接收时检测待编程的所述数据的特征；以及
所述控制单元适于基于通过所述数据特征检测单元检测的待编程的所述数据的特征来预估待编程的所述数据的类别，并存储所述数据的预估类别和待编程的LBA的匹配信息。
5.根据权利要求4所述的数据存储装置，其中所述数据的特征包括所述数据的大小，并且
所述控制单元判定所述数据的大小是小于或等于预定阈值还是超过所述预定阈值，并且基于判定结果预估待编程的所述数据的类别。
6.根据权利要求1所述的数据存储装置，其中所述读取电压表进一步包括关于所述类别的读取电压调整电平。
7.根据权利要求6所述的数据存储装置，其中所述控制单元判定所述读取操作是否成功，并且当所述读取操作失败时，所述控制单元将所述读取电压调整所述读取电压调整电平，并且通过将所调整的读取电压应用至所请求读取的存储器单元对所请求读取的存储器单元重复所述读取操作。
8.根据权利要求7所述的数据存储装置，其中所述控制单元判定在所述读取操作失败后读取电压调整次数是否超过预定阈值，当所述读取电压调整次数小于或等于所述预定阈值时，将所述读取电压调整所述读取电压调整电平并且将所调整的读取电压应用至所请求读取的存储器单元，并且当所述读取电压调整次数超过所述预定阈值时终止所述读取操作。
9.根据权利要求7所述的数据存储装置，其中所述控制单元基于所述类别预估所请求读取的存储器单元的阈值电压分布的偏移方向，并且根据所预估的偏移方向使所述读取电压升高或者降低所述读取电压调整电平。
10.一种数据存储装置的操作方法，所述数据存储装置包括非易失性存储器装置和适于控制所述非易失性存储器装置的操作的控制器，所述方法包括：
接收包括逻辑块地址即LBA的读取请求；
参照定义关于逻辑块地址的类别的类别表确定对应于所接收的逻辑块地址即LBA的类别；以及
通过应用对应于所确定类别的读取电压于所述非易失性存储器装置的请求读取的存储器单元来对所述存储器单元执行读取操作。
11.根据权利要求10所述的方法，其进一步包括当所述数据存储装置通电时，通过包含将与预存数据的所述非易失性存储器装置的存储块相映射的LBA和所预存数据的类别的匹配信息存储在所述类别表中来生成所述类别表。
12.根据权利要求11所述的方法，其中预存在所述非易失性存储器装置中的所述数据包括系统数据和固件数据。
13.根据权利要求11所述的方法，其中所述分类表的生成进一步包括：
确定编程请求、待编程的LBA和待编程的数据是否从主机装置被接收；
检测待编程的所述数据的特征；
基于所述数据的所检测的特征预估待编程的所述数据的类别；以及
存储待编程的所述数据的所预估类别和待编程的LBA的匹配信息。
14.根据权利要求13所述的方法，其中所述数据的特征包括所述数据的大小，并且
其中对所述数据的特征的预估包括：
判定所述数据的大小是等于或小于预定阈值还是超过所述预定阈值；以及
基于判定结果执行对所述数据的特征的预估。
15.根据权利要求10所述的方法，其中执行所述读取操作包括：
确定待读取的读取请求和LBA是否从主机装置被接收；
当待读取的所述读取操作和所述LBA从所述主机装置被接收时，参照所述类别表确定对应于待读取的所述LBA的类别；以及
将对应于所确定类别的读取电压应用至所述非易失性存储器装置的请求读取的存储器单元。
16.根据权利要求15所述的方法，其进一步包括：在执行所述读取操作后，
判定所述读取操作是否成功；
当所述读取操作失败时，将所述读取电压调整对应于所确定类别的读取电压调整电平；以及
通过将所调整的读取电压应用至所述非易失性存储器装置的请求读取的存储器单元再次对所请求读取的存储器单元执行所述读取操作。
17.根据权利要求16所述的方法，其进一步包括，在调整所述读取电压之前，判定读取电压调整次数是否超过预定阈值，
其中当所述读取电压调整次数小于或等于所述预定阈值时，所述读取电压被调整所述读取电压调整电平，并且当所述读取电压调整次数超过所述预定阈值时终止所述读取操作。
18.根据权利要求16所述的方法，其中调整所述读取电压包括：
基于所述类别预估所请求读取的存储器单元的阈值电压分布的偏移方向；以及
根据所预估的偏移方向，将所述读取电压增加或减少所述读取电压调整电平。
19.一种数据存储装置，其包括：
非易失性存储器装置，其包含用于存储数据的多个存储块区域；以及
控制器，其适于：
响应于读取请求，基于请求读取的数据的特征在对应于多个存储块区域的多个读取电压中确定读取电压；以及
基于所述读取电压对所述非易失性存储器装置的请求读取的存储器单元执行读取操作。
20.根据权利要求19所述的数据存储装置，其中所述控制器进一步适于当所述读取操作失败时调整所述读取电压，以及基于所调整的读取电压对所请求读取的存储器单元执行读取操作。
CN201610913771.9A 2016-04-21 2016-10-19 数据存储装置及其操作方法 Active CN107305530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160048800A KR102691848B1 (ko) 2016-04-21 2016-04-21 데이터 저장 장치 및 그것의 동작 방법
KR10-2016-0048800 2016-04-21

Publications (2)

Publication Number Publication Date
CN107305530A true CN107305530A (zh) 2017-10-31
CN107305530B CN107305530B (zh) 2020-11-06

Family

ID=60089707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610913771.9A Active CN107305530B (zh) 2016-04-21 2016-10-19 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US10521353B2 (zh)
KR (1) KR102691848B1 (zh)
CN (1) CN107305530B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109800179A (zh) * 2019-01-31 2019-05-24 维沃移动通信有限公司 获取数据的方法、发送数据的方法、主机和内嵌式存储器
CN111916134A (zh) * 2019-05-10 2020-11-10 爱思开海力士有限公司 存储装置及其操作方法
CN114512167A (zh) * 2020-11-15 2022-05-17 旺宏电子股份有限公司 一种非易失存储器及操作方法
US20230112851A1 (en) * 2021-10-07 2023-04-13 SK Hynix Inc. Semiconductor memory device and method of operating the semiconductor memory device
CN114356217B (zh) * 2021-12-07 2024-04-19 广州致存科技有限责任公司 数据读取方法、存储设备和存储介质

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12008266B2 (en) 2010-09-15 2024-06-11 Pure Storage, Inc. Efficient read by reconstruction
US11614893B2 (en) 2010-09-15 2023-03-28 Pure Storage, Inc. Optimizing storage device access based on latency
US10756816B1 (en) 2016-10-04 2020-08-25 Pure Storage, Inc. Optimized fibre channel and non-volatile memory express access
US12039165B2 (en) 2016-10-04 2024-07-16 Pure Storage, Inc. Utilizing allocation shares to improve parallelism in a zoned drive storage system
US11947814B2 (en) 2017-06-11 2024-04-02 Pure Storage, Inc. Optimizing resiliency group formation stability
US10777271B2 (en) * 2017-09-29 2020-09-15 Intel Corporation Method and apparatus for adjusting demarcation voltages based on cycle count metrics
US11520514B2 (en) 2018-09-06 2022-12-06 Pure Storage, Inc. Optimized relocation of data based on data characteristics
US12032848B2 (en) 2021-06-21 2024-07-09 Pure Storage, Inc. Intelligent block allocation in a heterogeneous storage system
US10860475B1 (en) 2017-11-17 2020-12-08 Pure Storage, Inc. Hybrid flash translation layer
US12001688B2 (en) 2019-04-29 2024-06-04 Pure Storage, Inc. Utilizing data views to optimize secure data access in a storage system
CN108829344A (zh) * 2018-05-24 2018-11-16 北京百度网讯科技有限公司 数据存储方法、装置及存储介质
US11500570B2 (en) 2018-09-06 2022-11-15 Pure Storage, Inc. Efficient relocation of data utilizing different programming modes
EP3647952A1 (en) 2018-10-31 2020-05-06 EM Microelectronic-Marin SA Anti-tearing protection system for non-volatile memories
US11334254B2 (en) * 2019-03-29 2022-05-17 Pure Storage, Inc. Reliability based flash page sizing
KR20200123898A (ko) 2019-04-22 2020-11-02 삼성전자주식회사 상이한 동작 모드들에서 동작하는 뱅크들을 포함하는 불휘발성 메모리 장치, 메모리 컨트롤러의 동작 방법, 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치
US11714572B2 (en) 2019-06-19 2023-08-01 Pure Storage, Inc. Optimized data resiliency in a modular storage system
US11127471B2 (en) 2019-07-23 2021-09-21 SK Hynix Inc. Read retry threshold voltage selection
US11017850B2 (en) * 2019-08-22 2021-05-25 Seagate Technology Llc Master set of read voltages for a non-volatile memory (NVM) to mitigate cross-temperature effects
US12001684B2 (en) 2019-12-12 2024-06-04 Pure Storage, Inc. Optimizing dynamic power loss protection adjustment in a storage system
US11507297B2 (en) 2020-04-15 2022-11-22 Pure Storage, Inc. Efficient management of optimal read levels for flash storage systems
US11474986B2 (en) 2020-04-24 2022-10-18 Pure Storage, Inc. Utilizing machine learning to streamline telemetry processing of storage media
US11416338B2 (en) 2020-04-24 2022-08-16 Pure Storage, Inc. Resiliency scheme to enhance storage performance
US11768763B2 (en) 2020-07-08 2023-09-26 Pure Storage, Inc. Flash secure erase
US11681448B2 (en) 2020-09-08 2023-06-20 Pure Storage, Inc. Multiple device IDs in a multi-fabric module storage system
US11513974B2 (en) 2020-09-08 2022-11-29 Pure Storage, Inc. Using nonce to control erasure of data blocks of a multi-controller storage system
US11487455B2 (en) 2020-12-17 2022-11-01 Pure Storage, Inc. Dynamic block allocation to optimize storage system performance
US11630593B2 (en) 2021-03-12 2023-04-18 Pure Storage, Inc. Inline flash memory qualification in a storage system
US12099742B2 (en) 2021-03-15 2024-09-24 Pure Storage, Inc. Utilizing programming page size granularity to optimize data segment storage in a storage system
US11832410B2 (en) 2021-09-14 2023-11-28 Pure Storage, Inc. Mechanical energy absorbing bracket apparatus
US11994723B2 (en) 2021-12-30 2024-05-28 Pure Storage, Inc. Ribbon cable alignment apparatus
US12045481B2 (en) 2022-03-30 2024-07-23 Netapp, Inc. Read amplification reduction in a virtual storage system when compression is enabled for a zoned checksum scheme
CN117472556A (zh) * 2022-07-22 2024-01-30 戴尔产品有限公司 数据处理方法、电子设备和计算机程序产品
TWI841281B (zh) * 2023-03-08 2024-05-01 群聯電子股份有限公司 電壓預測方法、記憶體儲存裝置及記憶體控制電路單元

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246744A (zh) * 2007-02-13 2008-08-20 三星电子株式会社 具有监视存储器单元的非易失性存储器设备及其驱动方法
CN102890621A (zh) * 2011-07-22 2013-01-23 弗森-艾奥公司 确定固态存储介质配置参数的装置、系统和方法
US20150261467A1 (en) * 2014-03-14 2015-09-17 Dong-young Seo Nonvolatile memory system and related method of operation
US20150339057A1 (en) * 2014-05-20 2015-11-26 In-Hwan Choi Nonvolatile memory system and operation method of a memory controller
CN109074848A (zh) * 2016-06-15 2018-12-21 桑迪士克科技有限责任公司 第一读取对策的动态调谐

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174030B1 (ko) * 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
US9424944B2 (en) * 2014-10-31 2016-08-23 Sandisk Technologies Llc Detecting voltage threshold drift

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246744A (zh) * 2007-02-13 2008-08-20 三星电子株式会社 具有监视存储器单元的非易失性存储器设备及其驱动方法
CN102890621A (zh) * 2011-07-22 2013-01-23 弗森-艾奥公司 确定固态存储介质配置参数的装置、系统和方法
US20150261467A1 (en) * 2014-03-14 2015-09-17 Dong-young Seo Nonvolatile memory system and related method of operation
US20150339057A1 (en) * 2014-05-20 2015-11-26 In-Hwan Choi Nonvolatile memory system and operation method of a memory controller
CN109074848A (zh) * 2016-06-15 2018-12-21 桑迪士克科技有限责任公司 第一读取对策的动态调谐

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109800179A (zh) * 2019-01-31 2019-05-24 维沃移动通信有限公司 获取数据的方法、发送数据的方法、主机和内嵌式存储器
CN111916134A (zh) * 2019-05-10 2020-11-10 爱思开海力士有限公司 存储装置及其操作方法
CN111916134B (zh) * 2019-05-10 2024-04-09 爱思开海力士有限公司 存储装置及其操作方法
CN114512167A (zh) * 2020-11-15 2022-05-17 旺宏电子股份有限公司 一种非易失存储器及操作方法
US20230112851A1 (en) * 2021-10-07 2023-04-13 SK Hynix Inc. Semiconductor memory device and method of operating the semiconductor memory device
CN114356217B (zh) * 2021-12-07 2024-04-19 广州致存科技有限责任公司 数据读取方法、存储设备和存储介质

Also Published As

Publication number Publication date
KR102691848B1 (ko) 2024-08-07
KR20170120741A (ko) 2017-11-01
US10521353B2 (en) 2019-12-31
CN107305530B (zh) 2020-11-06
US20170309343A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
CN107305530A (zh) 数据存储装置及其操作方法
KR101923284B1 (ko) 온도 기반 플래시 메모리 시스템 유지보수
KR101517416B1 (ko) 셀당 단일 비트 ｎａｎｄ 플래시 메모리를 에뮬레이팅하기 위한 셀당 다수 비트 ｎａｎｄ 플래시 메모리에 대한 제어기
KR102456118B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107799149A (zh) 数据存储装置及其操作方法
CN105097028A (zh) 包括非易失性存储器件的存储装置和该器件的读取方法
TWI404072B (zh) 電荷損失補償方法及裝置
CN108062962A (zh) 数据存储装置及其操作方法
US20140215133A1 (en) Memory system and related block management method
CN109933280A (zh) 数据存储装置及其操作方法
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
CN103871480B (zh) 存储器修复方法、存储器控制器与存储器储存装置
TW201835916A (zh) 用於自動化動態字線開始電壓之裝置與方法
CN106164873A (zh) 当到达寿命终止条件时约束写入固态存储器的方法和装置
CN109147854A (zh) 数据存储装置及其操作方法
CN110047547A (zh) 数据储存装置、其操作方法和非易失性存储器件
CN110456981A (zh) 存储器系统、存储器系统的操作方法以及电子装置
TWI574272B (zh) 抹除操作配置方法、記憶體控制電路單元與記憶體儲存裝置
CN110010185A (zh) 存储器系统及其操作方法
CN105989887B (zh) 抹除操作配置方法、存储器控制电路单元与存储器
US20200327069A1 (en) Data storage device and operation method thereof, controller using the same
CN108959109A (zh) 数据读取方法、存储器控制电路单元与存储器存储装置
KR102695482B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN106935265A (zh) 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置
US8693259B2 (en) Wordline-to-wordline stress configuration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant