CN110456981A - 存储器系统、存储器系统的操作方法以及电子装置 - Google Patents

存储器系统、存储器系统的操作方法以及电子装置 Download PDF

Info

Publication number
CN110456981A
CN110456981A CN201811463186.9A CN201811463186A CN110456981A CN 110456981 A CN110456981 A CN 110456981A CN 201811463186 A CN201811463186 A CN 201811463186A CN 110456981 A CN110456981 A CN 110456981A
Authority
CN
China
Prior art keywords
superblock
controller
page
block
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811463186.9A
Other languages
English (en)
Other versions
CN110456981B (zh
Inventor
金大洪
金暻暋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110456981A publication Critical patent/CN110456981A/zh
Application granted granted Critical
Publication of CN110456981B publication Critical patent/CN110456981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开一种存储器系统，该存储器系统可以包括：多个非易失性存储器装置，多个非易失性存储器装置中的每一个包括多个存储块；以及控制器，被配置成将从多个存储块中选择的至少一个存储块配置为超级块，并基于超级块的存储块读取计数对超级块执行读取收回操作，其中，控制器将超级块分成多个页面组，基于存储块读取计数从多个页面组中选择至少一个页面组，并执行读取收回操作。

Description

存储器系统、存储器系统的操作方法以及电子装置
相关申请的交叉引用
本申请要求于2018年5月8日向韩国知识产权局提交的申请号为10-2018-0052751的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的各个实施例通常涉及一种存储器系统和电子装置。具体地，实施例涉及一种包括非易失性存储器装置的存储器系统以及一种电子装置。
背景技术
存储器系统可被配置成响应于来自外部装置的写入请求存储由外部装置提供的数据。此外，存储器系统可被配置成响应于来自外部装置的读取请求将存储的数据提供给外部装置。外部装置是一种能够处理数据的装置，并且可以包括计算机、数码相机、移动电话等。存储器系统可以通过嵌入在外部装置中操作或可以通过以单独的形式制造并电连接到外部装置进行操作。
由于利用存储器装置的存储器系统没有机械驱动部件，因此它们具有诸如优良的稳定性和耐用性、高的信息访问速度和低功耗的优点。具有这种优点的存储器系统包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态硬盘(以下称为SSD)。
发明内容
在实施例中，一种存储器系统可以包括：多个非易失性存储器装置，多个非易失性存储器装置中的每一个包括多个存储块；以及控制器，被配置成将从多个存储块中选择的至少一个存储块配置为超级块，并基于超级块的存储块读取计数对超级块执行读取收回操作，其中，控制器将超级块分成多个页面组，基于存储块读取计数从多个页面组中选择至少一个页面组，并执行读取收回操作。
在实施例中，一种存储器系统的操作方法，该存储器系统包括多个非易失性存储器装置，多个非易失性存储器装置中的每一个包括多个存储块，该操作方法可以包括以下步骤：通过控制器将从多个存储块中选择的至少一个存储块配置为超级块；通过控制器将超级块分成多个页面组；通过控制器从页面组中选择至少一个页面组；以及对所选择的至少一个页面组执行读取收回操作。
在实施例中，一种电子装置可以包括：控制器；以及非暂时性机器可读存储介质，包括多个存储块并存储由控制器可执行的编码指令，其中指令包括基本上管理从存储块中选择的至少一个存储块作为超级块、将超级块分成多个页面组、基于超级块的存储块读取计数确定将执行读取收回的超级块的目标页面组的数量并且控制对具有确定数量的页面组执行的读取收回操作的指令。
在实施例中，一种存储器系统可以包括：存储器，包括超级块，该超级块包括多个页面组，多个页面组中的每一个包括来自形成超级块的多个存储块中的一个的至少单个页面；以及控制器，被配置成：在预定时间点检测超级块的最大存储块读取计数；获得预定时间点中紧接前时间点和当前时间点之间的最大存储块读取计数的偏差；选择多个页面组中目标数量的目标页面组；并且控制存储装置对目标数量的目标页面组执行读取收回操作。
附图说明
图1是示意性地示出根据实施例的存储器系统的配置的框图；
图2是示出根据实施例的超级块的配置的示图；
图3A和3B是示出根据实施例的将超级块分成多个页面组的配置的示图；
图4是说明根据实施例的存储块读取计数的最大值之间的差的示图；
图5是说明根据实施例的确定页面组数量的过程的示图；
图6是示出根据实施例的存储器系统的配置的详细框图；
图7至图10是描述根据实施例的存储器系统的操作方法的流程图；
图11是示出根据实施例的包括固态硬盘(SSD)的数据处理系统的示图；
图12是示出根据实施例的包括存储器系统的数据处理系统的示图；
图13是示出根据实施例的包括存储器系统的数据处理系统的示图；
图14是示出根据实施例的包括存储器系统的网络系统的示图；
图15是示出根据实施例的包括在存储器系统中的非易失性存储器装置的框图。
具体实施方式
下面参照附图更详细地描述本发明的各个实施例。然而，应注意的是，本发明可以以不同的形式和变化来实施，并且不应被理解为限于本文所阐述的实施例。相反，提供所描述的实施例是为了使本公开彻底和完整，并且将本发明完全传达给本发明所属领域的技术人员。在整个公开中，在本发明的各个附图和实施例中，相同的附图标记表示相同的部件。注意的是，对“实施例”的引用不一定仅意味着一个实施例，并且对“实施例”的不同引用不一定是相同的实施例。
附图不一定按比例绘制，并且在一些实例下，比例可能被放大以便清楚地说明实施例的特征。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，它可以直接在另一元件上、连接到或联接到另一元件，或者可以存在一个或多个中间元件。另外，还应理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。
本文所使用的术语仅用于描述特定实施例的目的，并不意图限制本发明。
如本文所用，除非上下文另有明确表示，否则单数形式也可包括复数形式，反之亦然。
在下文中，将通过实施例的各个示例参照附图在下文描述一种存储器系统、存储器系统的操作方法以及电子装置。
图1是示意性地示出根据实施例的存储器系统100的框图。
存储器系统100可以存储由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视和车载信息娱乐系统的主机装置(未示出)存取的数据。
存储器系统100可以根据指示与主机装置的传输协议的主机接口被配置成各种存储装置中的一种。例如，存储器系统100可以被配置成诸如以下的各种存储装置中的一种：SSD，MMC、eMMC、RS-MMC、微型MMC形式的多媒体卡，SD、迷你SD、微型SD形式的安全数字卡，通用存储总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡类型存储装置，外围组件互连(PCI)卡类型存储装置，高速PCI(PCI-e或PCIe)卡类型存储装置，标准闪存(CF)卡，智能媒体卡和记忆棒。
存储器系统100可以被制造为各种封装类型中的一种。例如，存储器系统100可以被制造为诸如以下的各种封装类型中的一种：叠层封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、圆片级制造封装(WFP)和圆片级堆栈封装(WSP)。
参照图1，存储器系统100可以包括：多个非易失性存储器装置301至303，每个非易失性存储器装置包括多个存储块；以及控制器200，被配置成对在非易失性存储器装置301至303上配置的超级块SB0和SB1执行读取收回操作。
当重复地读取特定存储块时，由于诸如读取干扰的问题，该特定存储块中的错误位增加。在读取收回操作期间，存储在特定存储块中的数据在存储在该特定存储块中的数据中发生不可纠正的错误之前被移到另一存储块。
可以在包括多个块的超级块的单元中执行读取收回操作。控制器200检测包括在超级块SB0或SB1中的每个块的存储块读取计数，并且当至少一个块的存储块读取计数大于或等于预设阈值时，可以对包括在超级块SB0或SB1中的所有块执行读取收回。在这种情况下，存储在超级块SB0或SB1中包括的块中的数据可以通过一次性读取收回操作备份到其他块。在这种情况下，虽然包括在超级块SB0或SB1中的各个块的存储块读取计数不同，并且剩余块的存储块读取计数小于该超级块SB0或SB1中的预设阈值，但是超级块SB0和SB1的单元仍执行读取收回操作，并且因此可能不必要地增加该超级块SB0或SB1中的剩余块的擦除/写入周期的数量。
图2是示出根据该实施例的超级块SB0和SB1的配置的示图。
参照图1和图2，控制器200可以在非易失性存储器装置301至303上将至少一个所选择的存储块配置为超级块。每个存储块可以包括多个页面。虽然为了便于描述，图2示出三个非易失性存储器装置301至303中的每一个包括存储块，且存储块B0_0、B0_1、B1_0、B1_1、B2_0、B2_1中的每一个包括页面P0_0至P0_5、P1_0至P1_5、P2_0至P2_5，但是实施例不限于此。例如，非易失性存储器装置301至303的数量、存储块的数量和页面的数量可以根据设计进行改变。也就是说，非易失性存储器装置301至303的数量、存储块的数量和页面的数量可以是大于或等于1的任意数量。
超级块SB0和SB1中的每一个可以包括在非易失性存储器装置301至303中具有大体上相同的块偏移的块。例如，超级块SB0可以包括在非易失性存储器装置301至303的每一个中具有值为0的块偏移的块B0_0、B1_0和B2_0。超级块SB1可以包括在非易失性存储器装置301至303的每一个中具有值为1的块偏移的块B0_1、B1_1和B2_1。然而，块偏移可以不是用于对超级块进行分类的参考，并且用于形成大体上相同的超级块的块可不限于其每个非易失性存储器装置中的大体上相同的相对位置。
图3A和3B是示出根据实施例的超级块SB0或SB1被分成多个页面组的配置的示图。虽然为了便于描述，图3A和3B示出每个存储块包括具有六个偏移0至5的页面，但是本发明不限于此。也就是说，包括在存储块中的页面的数量和偏移的数量可以根据设计进行改变。
参照图3A和3B，根据实施例，各个页面组371至376和381至383可以包括存储块B0_0、B1_0和B2_0中的每一个中的至少一个页面。
根据实施例，页面组371至376可以分别包括存储块B0_0、B1_0和B2_0中的一个页面。特别地，具有大体上相同的页面偏移的页面可以被配置成大体上相同的页面组。例如，如图3A所示，具有值0的页面偏移的页面P0_0、P1_0和P2_0可以配置第一页面组371。类似地，每个具有值1至5的页面偏移的页面可以分别配置第二页面组372至第六页面376。即，页面偏移可以是用于对超级块中的页面组进行分类的参考。
如图3B所示，页面组381至383可以分别包括存储块B0_0、B1_0和B2_0中的两个页面。第一页面组381可以包括分别包括在块B0_0、B1_0和B2_0中并且分别具有值0和1的页面偏移的页面P0_0和P0_1、P1_0和P1_1、P2_0和P2_1。类似地，第二页面组382和第三页面组383可以包括分别包括在块B0_0、B1_0和B2_0中并且分别具有两个页面偏移的页面。
为了便于描述，已经描述了三个块B0_0、B1_0和B2_0以及具有值0至5的六个页面偏移的页面作为示例。然而，块的数量、页面的数量和页面偏移的数量不限于此，并且可以是大于或等于1的任意数量。
图4是说明根据该实施例的存储块读取计数的最大值之间的差的示图。为了便于描述，假设在图4中，超级块包括如图3A所示的三个块B0_0、B1_0和B2_0。
参照图1、3A和4，可以在预定时间点(例如，图4中的T1、T2和T3)检测各个块B0_0、B1_0和B2_0中的存储块读取计数的最大值之间的差。根据该实施例，可以基于通过比较存储块读取计数的最大值和临界参考而确定的调整数量来确定将对其执行读取收回操作的多个页面组的数量。稍后将参照图5来描述调整数量。
在第一时间点T1，控制器200可以测量包括在超级块中的三个块B0_0、B1_0和B2_0各自的存储块读取计数。假设在第一时间点T1，块B0_0、B1_0和B2_0的存储块读取计数被测量为分别在150k、100k和30k。
在第二时间点T2，控制器200可以测量块B0_0、B1_0和B2_0各自的存储块读取计数，其中块B0_0、B1_0和B2_0的存储块读取计数分别为180k、110k和50k。在第一时间点T1，块B0_0的存储块读取计数150k是最大值，在第二时间点T2，块B0_0的存储块读取计数180k也是最大值。因此，第一时间点T1和第二时间点T2处的存储块读取计数之间的差是30k。
在第三时间点T3，控制器200可以测量块B0_0、B1_0和B2_0各自的存储块读取计数，其中块B0_0、B1_0和B2_0的存储块读取计数分别为200k、220k和180k。在第二时间点T2，块B0_0的存储块读取计数180k是最大值，在第三时间点T3，块B1_0的存储块读取计数220k是最大值。因此，第二时间点T2和第三时间点T3处的存储块读取计数之间的差值是40k。
也就是说，根据本发明的实施例，可以在不同时间点检测单个超级块的最大存储块读取计数，并且可以在单个超级块的紧接前时间点和当前时间点检测到的最大存储块读取计数之间获得差值。
当包括在超级块中的存储块中的一个存储块的存储块读取计数达到预定值时，控制器200可以控制待开始的超级块的读取收回操作。根据实施例，首先对超级块执行读取收回操作的时间点可以是第一时间点T1。在这种情况下，控制器200可以基于第一时间点T1的存储块读取计数来确定在第一时间点T1将对其执行读取收回操作的页面组的数量，其中在第一时间点T1将对其执行读取收回操作的页面组的数量可以是用于同时读取收回操作的页面组的参考数量。
此外，基于第一时间点T1和第二时间点T2处的存储块读取计数之间的差值，控制器200可以确定在第二时间点T2将对其执行读取收回操作的页面组的数量。
根据实施例，包括在超级块中的多个块可以被分成多个页面组，并且将对其执行读取收回操作的页面组的数量可以根据在超级块的紧接前时间点和当前时间点的最大存储块读取计数之间获得的差值而改变。具体地，当需要快速读取收回操作时，即，当超级块的紧接前时间点和当前时间点的最大存储块读取计数之间获得的差值相对较大时，将对其执行读取收回操作的页面组的数量增加，从而可以基本上防止数据丢失。当允许相对慢的读取收回操作时，即，当超级块的紧接前时间点和当前时间点的最大存储块读取计数之间获得的差值相对较小时，将对其执行读取收回操作的页面组的数量减少，从而可以快速执行另一操作(例如，通过主机装置的请求进行数据写入操作)，进而可以有效地控制存储器系统。
图5是说明根据实施例的在单个超级块中确定作为读取收回操作的目标的页面组的数量的过程的示图。第一临界参考REF1和第二临界参考REF2可以是单个超级块的紧接前时间点和当前时间点的最大存储块读取计数之间获得的差值的比较参考。为了便于描述，假设在图5所示的示例中超级块被分成六个页面组G1至G6；然而，本发明不限于此，并且适用的页面组的数量可以根据设计进行改变。此外，利用两个临界参考REF1和REF2；然而，本发明不限于此，至少可以设置一个临界参考。在下文中，将参照图1和5来描述确定作为读取收回操作的目标的页面组的数量的过程。
在步骤(a)中，控制器200可以对第一页面组G1和第二页面组G2执行读取收回操作。假设对两个页面组同时执行读取收回操作。也就是说，用于同时读取收回操作的页面组的参考数量可以是2。
根据实施例，可以根据同时读取收回操作的页面组的参考数量和调整数量确定在对第一页面组G1和第二页面组G2的读取收回操作之后直接执行的作为同时读取收回操作的目标的多个页面组的数量。可以基于在图4中描述的超级块的紧接前时间点和当前时间点的最大存储块读取计数之间获得的差值DV以及临界参考REF1和REF2来确定调整数量。此外，临界参考REF1和REF2可以通过控制器200设置，并且可以根据存储器系统100的操作环境通过控制器200改变。
假设稍后将描述的实例1至实例3指示在步骤(a)中执行的读取收回操作之后直接执行的读取收回操作。
根据实施例，当差值DV小于第一临界参考REF1时，控制器200可以确定调整数量为负数。在实例1中，当控制器200确定差值DV小于第一临界参考值REF1时，可以将调整数量确定为“-1”。因此，将对其执行读取收回的页面组的数量可以比先前已经执行读取收回的页面组的数量少1。如图所示，可以对第三页面组G3即一个页面组执行读取收回操作。
根据实施例，当差值DV大于或等于第一临界参考REF1并且小于或等于第二临界参考REF2时，控制器200可以确定调整数量为“0”。在实例2中，当控制器200确定差值DV大于或等于第一临界参考值REF1并且小于或等于第二临界参考值REF2时，可以将调整数量确定为“0”。因此，将对其执行读取收回的页面组的数量可以等于先前已经对其执行读取收回的页面组的数量。如图所示，可以对第三页面组G3和第四页面组G4即两个页面组执行读取收回操作。
根据实施例，当差值DV超过(即，大于)第二临界参考REF2时，控制器200可以确定调整数量为正数。在实例3中，当控制器200确定差值DV大于第二临界参考值REF2时，可以将调整数量确定为“1”。因此，将对其执行读取收回的页面组的数量可以比先前已经执行读取收回的页面组的数量大1。如图所示，可以对第三页面组G3至第五页面组G5即三个页面组执行读取收回操作。
根据实施例，可以不同地设置将对其执行读取收回操作的页面组的数量。图5示出根据差值DV与临界参考REF1和REF2的比较结果将调整数量确定为“-1”、“0”和“1”；然而，实施例不限于此，并且可以根据设置来确定不同的调整数量。此外，临界参考的数量不限于2，并且可以进行各种不同地设置。
根据实施例，在对包括在超级块SB中的所有页面组G1至G6执行读取收回操作之前，可以重复确定差值DV、通过差值DV和临界参考值REF1和REF2的相互比较来确定调整数量并且基于所确定的调整数量执行读取收回操作的过程。
此外，根据实施例，当包括在超级块SB中的页面组G1至G6中不对其执行读取收回操作的页面组的数量小于或等于同时读取收回操作的页面组的参考数量时，可以对不对其执行读取收回操作的所有页面组同时执行读取收回操作。例如，在执行实例3的过程之后，不对其执行读取收回操作的页面组是第六页面组G6。即，由于仍然存在小于2或同时读取收回操作的页面组的参考数量的一个页面组，因此可以省略用于确定调整数量的操作，并且可以对第六页面组G6执行读取收回操作。
根据实施例的存储器系统可以以包括非暂时性机器可读存储介质的电子装置的形式实现。
根据实施例的电子装置可以包括：非暂时性机器可读存储介质，包括多个存储块并存储由控制器可执行的编码指令；以及控制器，其中指令可以包括基本上管理从存储块中选择的至少一个存储块作为超级块、将超级块分成多个页面组、基于存储块的存储块读取计数确定将对超级块执行读取收回的目标页面组的数量并控制对具有确定数量的页面组执行的读取收回操作的指令。
根据实施例，非暂时性机器可读存储介质可以包括非易失性存储器装置。非易失性存储器装置可以包括诸如以下的非易失性存储器类型中的任意一个：NAND闪存装置、NOR闪存装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)膜的磁随机存取存储器(MRAM)、使用硫属化物合金的相变随机存取存储器(PCRAM)、以及使用过渡金属氧化物的电阻随机存取存储器(ReRAM)。
图6是示出根据实施例的存储器系统100的配置的详细框图。
存储器系统100可以包括控制器200。控制器200可以包括控制部件210、随机存取存储器220、主机接口230和存储控制器240。
控制部件210可以包括微控制单元(MCU)和中央处理单元(CPU)。控制部件210可以处理从主机装置发送的请求。为了处理该请求，控制部件210可以执行加载在随机存取存储器220即固件(FW)上的代码型的指令或算法，并且控制内部功能块和非易失性存储器装置301至303。
随机存取存储器220可以包括诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器。随机存取存储器220可以存储由控制部件210执行的固件(FW)。此外，随机存取存储器220可以存储执行固件(FW)所需的数据，例如，元数据。也就是说，随机存取存储器220可以作为控制部件210的工作存储器操作。
主机接口230可以用作主机装置(未示出)和存储器系统100之间的接口。例如，主机接口230可以通过使用诸如以下的标准传输协议中的任意一个与主机装置400即主机接口通信，诸如安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)和通用闪存(UFS)。
存储控制器240可以在控制部件210的控制下控制存储介质。存储控制器240也可以被称为存储器接口。存储控制器240可以向非易失性存储器装置301至303提供控制信号。控制信号可以包括用于控制非易失性存储器装置301至303的命令、地址、控制信号等。存储控制器240可以向非易失性存储器装置301至303提供数据，或从非易失性存储器装置301至303中接收数据。
图7至10是描述根据实施例的存储器系统的操作方法的流程图。
参照图1和图7，在步骤S100，控制器可以在多个非易失性存储器装置301至303上将至少一个所选择的存储块配置为超级块。在步骤S200，控制器200可以将超级块分成多个页面组。在步骤S400，控制器200可以从页面组中选择至少一个页面组。然后，在步骤S500，控制器200可以对所选择的页面组执行读取收回操作。
当在步骤S200将超级块分成多个页面组时，控制器200可以将超级块分成多个页面组，该多个页面组包括所选择的存储块中的每一个中的至少一个页面。
参照图1和8，控制器200执行对所选择的页面组执行的读取收回操作的图7的步骤S500还包括步骤S510，在步骤S510中控制器200同时对基于同时读取收回操作的页面组的参考数量确定的多个页面组执行读取收回操作。在图8中，步骤S100、S200和S400基本上类似于图7的步骤S100、S200和S400。因此，将省略重复的描述。
参照图1和图9，根据实施例的存储器系统的操作方法还可以包括步骤S300，在步骤S300中控制器200基于同时读取收回操作的页面组的参考数量来开始对超级块的读取收回操作。在图9中，步骤S100、S200、S400和S500基本上类似于图7的步骤S100、S200、S400和S500。因此，将省略重复的描述。
参照图1和图10，根据实施例的存储器系统的操作方法还可包括：步骤S520，其中控制器200基于超级块的紧接前时间点和当前时间点的最大存储块读取计数之间获得的差值DV来确定调整数量；以及步骤S530，其中控制器200同时对页面组执行读取收回操作，页面组的数量是同时读取收回操作的页面组的参考数量和调整数量的和。在图10中，步骤S100、S200和S400基本上类似于图7的步骤S100、S200和S400。因此，将省略重复的描述。
根据实施例，在步骤S520中，基于在超级块的紧接前时间点和当前时间点的最大存储块读取计数之间获得的差值DV来确定调整数量，控制器200可以基于超级块在第一时间点的最大存储块读取计数与超级块在第二时间点的最大存储块读取计数之间的差值DV来确定调整数量。此外，控制器200可以通过将差值DV和临界参考(例如，临界参考REF1和REF2)相互比较来确定调整数量。
图11是示出根据实施例的包括固态硬盘(SSD)1200的数据处理系统1000的示图。参照图11，数据处理系统1000可以包括主机装置1100和SSD 1200。
SSD1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置301至30n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括主机接口230、控制部件210、随机存取存储器220、错误校正码(ECC)部件1214以及存储器接口240。
主机接口230可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口230可以根据主机装置1100的协议与主机装置1100和SSD 1200接口连接。例如，主机接口230可以通过诸如以下的标准接口协议中的任意一个与主机装置1100通信，诸如安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)和通用闪存(UFS)。
控制部件210可以分析和处理从主机装置1100接收的信号SGL。控制部件210可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器220可以用作工作存储器，以用于驱动这样的固件或软件。
ECC部件1214可以生成待传输到非易失性存储器装置301至30n中的至少一个的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置301至30n中。ECC部件1214可以基于奇偶校验数据检测从非易失性存储器装置301至30n中的至少一个中读取的数据的错误。如果检测到的错误在可校正范围内，则ECC部件1214可以校正检测到的错误。
存储器接口240可以根据控制部件210的控制向非易失性存储器装置301至30n中的至少一个提供诸如命令和地址的控制信号。此外，存储器接口240可以根据控制部件210的控制与非易失性存储器装置301至30n中的至少一个交换数据。例如，存储器接口240可以将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置301至30n中的至少一个，或者将从非易失性存储器装置301至30n中的至少一个中读取的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置301至30n的至少一个中的数据。此外，缓冲存储器装置1220可以临时存储从非易失性存储器装置301至30n中的至少一个中读取的数据。临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231到123n中的至少一个。
非易失性存储器装置301至30n可以用作SSD 1200的存储介质。非易失性存储器装置301至30n可以分别通过多个通道CH1至CHn与存储器接口240联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD 1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以提供电力以在突然断电时允许SSD 1200正常终止。辅助电源1241可以包括大容量电容器。
信号连接器1250可以根据主机装置1100和SSD 1200之间的接口方案由各种类型的连接器配置。
电源连接器1260可以根据主机装置1100的电源方案由各种类型的连接器配置。
图12是示出根据实施例的包括存储器系统2200的数据处理系统2000的示图。参照图12，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以以诸如印刷电路板的板的形式配置。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括连接端子2110，诸如插座、插槽或连接器。存储器系统2200可以安装到连接端子2110。
存储器系统2200可以以诸如印刷电路板的板的形式配置。存储器系统2200可以称为存储模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的一般操作。控制器2210可以以与图11中所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232中读取的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可以在主机装置2100和存储器系统2200之间传输。连接端子2250可以根据主机装置2100和存储器系统2200之间的接口方案被配置成各种类型。连接端子2250可以设置在存储器系统2200的任意一侧上。
图13是示出根据实施例的包括存储器系统3200的数据处理系统3000的示图。参照图13，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板的形式配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以以表面安装型封装的形式配置。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图11中所示的控制器1210相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230中读取的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图14是示出根据实施例的包括存储器系统4200的网络系统4000的示图。参照图14，网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可以向多个客户端系统4410至4430提供数据。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1中所示的存储器系统100、图11中所示的存储器系统1200、图12中所示的存储器系统2200或图13中所示的存储器系统3200来配置。
图15是示出根据实施例的包括在存储器系统中的非易失性存储器装置300的框图。参照图15，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括存储器单元MC，其布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以解码从外部装置(未示出)提供的地址。行解码器320可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别与位线BL1至BLn对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。数据读取/写入块330可以根据操作模式操作为写入驱动器或读出放大器。例如，数据读取/写入块330可以操作为写入驱动器，该写入驱动器在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。又例如，数据读取/写入块330可以操作为读出放大器，该读出放大器在读取操作中从存储器单元阵列310中读出数据。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以解码从外部装置提供的地址。列解码器340可以基于解码结果将分别与位线BL1至BLn对应的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压发生器350可以产生待用于非易失性存储器装置300的内部操作的电压。由电压发生器350产生的电压可以被施加到存储器单元阵列310的存储器单元。例如，在编程操作中产生的编程电压可以被施加到待对其执行编程操作的存储器单元的字线。又例如，在擦除操作中产生的擦除电压可以被施加到待对其执行擦除操作的存储器单元的阱区。再例如，在读取操作中产生的读取电压可以被施加到待对其执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取、写入和擦除操作。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制在此描述的存储器系统、存储器系统的操作方法以及电子装置。

Claims (23)

1.一种存储器系统，包括：
多个非易失性存储器装置，所述多个非易失性存储器装置中的每一个包括多个存储块；以及
控制器，将从所述多个存储块中选择的至少一个存储块配置为超级块，并基于所述超级块的存储块读取计数对所述超级块执行读取收回操作，
其中，所述控制器将所述超级块分成多个页面组，基于所述存储块读取计数从所述多个页面组中选择至少一个页面组，并执行所述读取收回操作。
2.根据权利要求1所述的存储器系统，其中，在所述多个非易失性存储器装置中，所述多个存储块中的每一个包括多个页面，并且
所述控制器将所述超级块分成多个页面组，所述多个页面组包括所选择的至少一个存储块的多个页面中的至少一个页面。
3.根据权利要求1所述的存储器系统，其中，所述控制器基于从第一时间点到第二时间点的所述存储块读取计数的变化来确定调整数量、通过考虑所述调整数量和参考数量来确定第一数量、从所述多个页面组中选择具有所述第一数量的页面组、并在所述第二时间点之后对具有所述第一数量的所述页面组进行所述读取收回操作。
4.根据权利要求3所述的存储器系统，其中，所述控制器基于所述超级块的所述存储块读取计数中在所述第一时间点具有最大值的第一最大存储块读取计数与在所述第二时间点具有最大值的第二最大存储块读取计数之间的差值来确定所述调整数量。
5.根据权利要求4所述的存储器系统，其中，所述控制器通过将所述差值和至少一个临界参考进行相互比较来确定所述调整数量。
6.一种存储器系统的操作方法，所述存储器系统包括多个非易失性存储器装置，所述多个非易失性存储器装置中的每一个包括多个存储块，所述操作方法包括：
通过控制器将从所述多个存储块中选择的至少一个存储块配置为超级块；
通过所述控制器将所述超级块分成多个页面组；
通过所述控制器从所述页面组中选择至少一个页面组；以及
对所选择的至少一个页面组执行读取收回操作。
7.根据权利要求6所述的操作方法，其中，选择所述至少一个页面组包括：
基于所述超级块的存储块读取计数来选择所述至少一个页面组。
8.根据权利要求6所述的操作方法，进一步包括：
基于所述超级块的存储块读取计数通过所述控制器开始对所述超级块的读取收回操作。
9.根据权利要求6所述的操作方法，其中，将所述超级块分成所述多个页面组包括：
通过所述控制器将所述超级块分成多个页面组，所述多个页面组包括所选择的至少一个存储块的多个页面中的至少一个页面。
10.根据权利要求6所述的操作方法，进一步包括：
通过所述控制器基于所述超级块的存储块读取计数从第一时间点到第二时间点的变化来确定调整数量；
由所述控制器通过考虑所述调整数量和参考数量来确定第一数量；
通过所述控制器从所述多个页面组中选择具有所述第一数量的页面组；以及
在所述第二时间点之后，通过所述控制器对具有所述第一数量的所述页面组执行所述读取收回操作。
11.根据权利要求10所述的操作方法，其中，确定所述调整数量包括：
通过控制器基于所述超级块的存储块读取计数中在所述第一时间点具有最大值的第一最大存储块读取计数与在所述第二时间点具有最大值的第二最大存储块读取计数之间的差值来确定所述调整数量。
12.根据权利要求11所述的操作方法，其中，确定所述调整数量包括：
由所述控制器通过将所述差值和至少一个临界参考相互比较来确定所述调整数量。
13.一种电子装置，包括：
控制器；以及
非暂时性机器可读存储介质，包括多个存储块并存储由所述控制器可执行的编码指令，
其中，所述指令包括基本上管理从所述存储块中选择的至少一个存储块作为超级块、将所述超级块分成多个页面组、基于所述超级块的存储块读取计数确定将执行读取收回的所述超级块的目标页面组的数量并且控制对具有确定数量的页面组执行的读取收回操作的指令。
14.根据权利要求13所述的电子装置，其中，所述多个存储块中的每一个包括多个页面，并且所述多个页面组中的每一个包括所选择的至少一个存储块中的至少一个页面。
15.根据权利要求13所述的电子装置，其中，确定所述目标页面组的数量的指令包括基于从第一时间点到第二时间点的存储块读取计数的变化来确定调整数量以及通过考虑所述调整数量和参考数量来确定所述目标页面组的数量的指令。
16.根据权利要求15所述的电子装置，其中，控制将执行的所述读取收回操作的指令控制对与在所述第二时间点之后将执行读取收回的确定数量的目标页面组对应的目标页面组的读取收回操作。
17.根据权利要求15所述的电子装置，其中，确定所述调整数量的指令基于所述超级块的存储块读取计数中在所述第一时间点具有最大值的第一最大存储块读取计数与在所述第二时间点具有最大值的第二最大存储块读取计数之间的差值来确定所述调整数量。
18.根据权利要求17所述的电子装置，其中，确定所述调整数量的指令基于所述差值与至少一个临界参考之间的比较来确定所述调整数量。
19.根据权利要求17所述的电子装置，其中，当所述差值大于或等于临界参考时，确定所述调整数量的指令确定所述调整数量为正数。
20.根据权利要求17所述的电子装置，其中，当所述差值小于临界参考时，确定所述调整数量的指令确定所述调整数量为负数。
21.一种存储器系统，包括：
存储装置，包括超级块，所述超级块包括多个页面组，所述多个页面组中的每一个包括形成所述超级块的多个存储块中的一个中的至少单个页面；和
控制器：
在预定时间点检测所述超级块的最大存储块读取计数；
获得所述预定时间点中紧接前时间点和当前时间点之间的所述最大存储块读取计数的偏差；
选择所述多个页面组中目标数量的目标页面组；并且
控制所述存储装置对所述目标数量的目标页面组执行读取收回操作。
22.根据权利要求21所述的存储器系统，其中，所述目标数量是参考数和基于所述偏差确定的调整数量的和。
23.根据权利要求21所述的存储器系统，其中，当所述偏差落在第一范围内时调整数量增加，而当所述偏差落在第二范围内时调整数量减少。
CN201811463186.9A 2018-05-08 2018-12-03 存储器系统、存储器系统的操作方法以及电子装置 Active CN110456981B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180052751A KR102549548B1 (ko) 2018-05-08 2018-05-08 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR10-2018-0052751 2018-05-08

Publications (2)

Publication Number Publication Date
CN110456981A true CN110456981A (zh) 2019-11-15
CN110456981B CN110456981B (zh) 2023-08-01

Family

ID=68464721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811463186.9A Active CN110456981B (zh) 2018-05-08 2018-12-03 存储器系统、存储器系统的操作方法以及电子装置

Country Status (3)

Country Link
US (1) US10824557B2 (zh)
KR (1) KR102549548B1 (zh)
CN (1) CN110456981B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102668125B1 (ko) * 2018-08-08 2024-05-23 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20220133693A (ko) 2021-03-25 2022-10-05 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
CN114333941B (zh) * 2021-12-15 2023-11-10 西安紫光国芯半导体有限公司 三维堆叠的存储芯片、数据读写方法以及电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150332788A1 (en) * 2014-05-16 2015-11-19 Sk Hynix Memory Solutions Inc. Read disturb detection
US20150355845A1 (en) * 2014-06-05 2015-12-10 Samsung Electronics Co., Ltd. Memory systems that support read reclaim operations and methods of operating same to thereby provide real time data recovery
US20160093394A1 (en) * 2014-09-26 2016-03-31 Ju Seok Lee Storage device and operating method of storage device
US20160104539A1 (en) * 2014-10-08 2016-04-14 Kyungryun Kim Storage device and reliability verification method
US20160217032A1 (en) * 2015-01-23 2016-07-28 Ho-Suk Yum Storage device and read reclaim and read method thereof
US20170011792A1 (en) * 2015-07-06 2017-01-12 Samsung Electronics Co., Ltd. Embedded refresh controllers and memory devices including the same
US20170286288A1 (en) * 2016-03-30 2017-10-05 Sandisk Technologies Llc Method and System for Blending Data Reclamation and Data Integrity Garbage Collection
US20180059948A1 (en) * 2016-08-31 2018-03-01 JongWon Lee Storage device and operating method thereof
CN107943712A (zh) * 2016-10-12 2018-04-20 三星电子株式会社 控制存储器设备的回收的方法、存储设备及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147500B2 (en) * 2015-05-22 2018-12-04 SK Hynix Inc. Hybrid read disturb count management
KR102437591B1 (ko) 2015-12-03 2022-08-30 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 메모리 컨트롤러의 동작 방법
US10755793B2 (en) * 2017-10-31 2020-08-25 Micron Technology, Inc. SLC page read
US10445230B2 (en) * 2017-12-08 2019-10-15 Macronix International Co., Ltd. Managing block arrangement of super blocks

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150332788A1 (en) * 2014-05-16 2015-11-19 Sk Hynix Memory Solutions Inc. Read disturb detection
US20150355845A1 (en) * 2014-06-05 2015-12-10 Samsung Electronics Co., Ltd. Memory systems that support read reclaim operations and methods of operating same to thereby provide real time data recovery
US20160093394A1 (en) * 2014-09-26 2016-03-31 Ju Seok Lee Storage device and operating method of storage device
US20160104539A1 (en) * 2014-10-08 2016-04-14 Kyungryun Kim Storage device and reliability verification method
US20160217032A1 (en) * 2015-01-23 2016-07-28 Ho-Suk Yum Storage device and read reclaim and read method thereof
US20170011792A1 (en) * 2015-07-06 2017-01-12 Samsung Electronics Co., Ltd. Embedded refresh controllers and memory devices including the same
US20170286288A1 (en) * 2016-03-30 2017-10-05 Sandisk Technologies Llc Method and System for Blending Data Reclamation and Data Integrity Garbage Collection
US20180059948A1 (en) * 2016-08-31 2018-03-01 JongWon Lee Storage device and operating method thereof
CN107799142A (zh) * 2016-08-31 2018-03-13 三星电子株式会社 存储设备及其操作方法
CN107943712A (zh) * 2016-10-12 2018-04-20 三星电子株式会社 控制存储器设备的回收的方法、存储设备及其操作方法

Also Published As

Publication number Publication date
US20190347196A1 (en) 2019-11-14
KR102549548B1 (ko) 2023-06-30
KR20190128498A (ko) 2019-11-18
US10824557B2 (en) 2020-11-03
CN110456981B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US10838653B2 (en) Electronic device and operating method thereof
CN107799149A (zh) 数据存储装置及其操作方法
CN108062962A (zh) 数据存储装置及其操作方法
KR20200085519A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
CN109933280A (zh) 数据存储装置及其操作方法
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN113220220B (zh) 控制器、控制器的操作方法及包括该控制器的存储装置
CN110286847B (zh) 数据存储装置及其操作方法
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
CN109147854A (zh) 数据存储装置及其操作方法
CN110456981A (zh) 存储器系统、存储器系统的操作方法以及电子装置
CN110010185A (zh) 存储器系统及其操作方法
CN110047553B (zh) 数据处理系统及其操作方法
CN109240937A (zh) 数据存储装置及其操作方法
US11526439B2 (en) Storage device and operating method thereof
CN109426453A (zh) 数据存储装置及其操作方法
US11042326B2 (en) Data storage device and operating method thereof
US10817192B2 (en) Data storage apparatus selecting memory block group based on interleaving index and operating method thereof
US11314638B2 (en) Data storage device, operating method thereof and storage system using the same
US11429612B2 (en) Address search circuit and method of semiconductor memory apparatus and controller therefor
US20210141565A1 (en) Data storage device, storage system using the same, and method of operating the same
US10929055B2 (en) Memory system and operating method thereof
US10515693B1 (en) Data storage apparatus and operating method thereof
CN106935265A (zh) 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant