CN110286847B - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN110286847B
CN110286847B CN201811426945.4A CN201811426945A CN110286847B CN 110286847 B CN110286847 B CN 110286847B CN 201811426945 A CN201811426945 A CN 201811426945A CN 110286847 B CN110286847 B CN 110286847B
Authority
CN
China
Prior art keywords
power
command
power consumption
operation command
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811426945.4A
Other languages
English (en)
Other versions
CN110286847A (zh
Inventor
俞仁在
千东烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110286847A publication Critical patent/CN110286847A/zh
Application granted granted Critical
Publication of CN110286847B publication Critical patent/CN110286847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Software Systems (AREA)

Abstract

本发明涉及一种数据存储装置，该数据存储装置包括包含管芯的非易失性存储器装置；以及控制器。控制器包括处理器和功耗管理单元，处理器将操作命令传输到非易失性存储器装置并输出指示生成针对进行操作的管芯的功耗分布的控制信号，功耗管理单元根据控制信号进行操作。功耗管理单元包括功率分布命令表、功率分布命令处理电路以及功率预算调度器，与操作命令中的每一个相对应的功率分布命令存储在功率分布命令表中，功率分布命令处理电路通过处理与控制信号中的每一个相对应的功率分布命令来生成功耗分布，功率预算调度器基于功耗分布，根据在每一个设定单位时间求和的总功耗量，确定是否向非易失性存储器装置传输操作命令。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2018年3月19日向韩国知识产权局提交的申请号为10-2018-0031481的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例总体涉及一种半导体装置。特别地，实施例涉及一种数据存储装置及其操作方法。
背景技术
近来，计算机环境范例已经转变到可以在任何时间和任何地点使用计算机系统的普适计算。因此，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经快速增长。通常，这种便携式电子装置使用采用了存储器装置的数据存储装置。数据存储装置存储用于便携式电子装置的数据。
由于不存在机械驱动部件，因此使用存储器装置的数据存储装置提供诸如优异的稳定性和耐用性、高信息访问速度和低功耗的优点。具有这些优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态驱动器(SSD)。
发明内容
各个实施例涉及一种能够通过高效地管理有限的功率预算来提高操作性能的数据存储装置及其操作方法。
在实施例中，一种数据存储装置可包括：非易失性存储器装置，包括多个管芯；以及控制器，被配置成控制非易失性存储器装置。控制器可包括：处理器，该处理器被配置成基于主机装置的请求向非易失性存储器装置传输操作命令，并且输出控制信号，该控制信号指示生成针对响应于操作命令而进行操作的管芯的功耗分布；以及功耗管理单元，被配置成根据从处理器输出的控制信号进行操作。功耗管理单元可包括：功率分布命令表，与操作命令中的每一个相对应的一个或多个功率分布命令存储在功率分布命令表中；功率分布命令处理电路，被配置成通过处理与控制信号中的每一个相对应的一个或多个功率分布命令来生成功耗分布；以及功率预算调度器，被配置成基于功耗分布，根据在每一个设定单位时间求和的总功耗量，确定是否向非易失性存储器装置传输操作命令。
在实施例中，一种操作数据存储装置的方法，其中该数据存储装置包括非易失性存储器装置和控制器，非易失性存储器装置包括多个管芯，控制器控制非易失性存储器装置并且包括功率分布命令表，针对待传输到非易失性存储器装置的操作命令中的每一个的一个或多个功率分布命令被存储在该功率分布命令表中，该方法可包括：基于从主机装置接收的请求向非易失性存储器装置传输操作命令并且输出控制信号，该控制信号指示生成针对响应于操作命令而进行操作的管芯的功耗分布；通过处理与控制信号中的每一个相对应的一个或多个功率分布命令，来生成功耗分布；并且基于功耗分布，根据在每一个设定单位时间求和的总功耗量，确定是否向非易失性存储器装置传输操作命令。
在实施例中，一种数据存储装置可包括：存储器装置和控制器，该存储器装置包括多个管芯，该控制器被配置成针对多个管芯中的每一个，生成至少一个操作的功率分布，该功率分布表示功耗量随时间的变化，基于多个管芯中的每一个的分布，通过在设定时间对多个管芯的功耗量进行求和来确定总功耗量，并且基于总功耗量来传输针对多个管芯之中的某个管芯的操作的命令。
根据实施例，通过使用针对每一个操作命令而定义的功率分布命令，可通过表示针对非易失性存储器装置的管芯中的每一个的随时间流逝而变化的实际功耗量来生成功耗分布。
由于这一事实，可以精确地了解每个针对非易失性存储器装置设置的单位时间的功耗历史。因此，因为可以高效地管理有限的功率预算并快速地处理新操作命令，所以可提高操作性能。
附图说明
图1是示出根据实施例的数据存储装置的框图。
图2是示出多个通道和分别联接到通道的多个管芯组的框图。
图3是示出根据实施例的功耗管理单元的示图。
图4是示出根据实施例的功率分布命令表的示图。
图5是示出根据实施例的功率分布命令的示图。
图6是示出根据实施例的处理器、存储器接口和功耗管理单元之中的交互的示图。
图7是示出根据实施例的读取操作的一段时间内的功耗分布的示图。
图8A是示出根据实施例的设置功率分布命令的示图。
图8B是示出根据实施例的通过处理功率分布命令而生成的功耗分布的示图。
图9是示出根据实施例的用于操作数据存储装置的方法的流程图。
图10是示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图11是示出根据本公开的实施例的控制器的示图。
图12是示出根据本公开的实施例的包括数据存储装置的数据处理系统的示图。
图13是示出根据本公开的实施例的包括数据存储装置的数据处理系统的示图。
图14是示出根据本公开的实施例的包括数据存储装置的网络系统的示图。
图15是示出根据本公开的实施例的被包括在数据存储装置中的非易失性存储器装置的框图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，注意到的是，本发明可以不同的形式和变型实施，且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。这些术语被用于区分一个元件与另一元件。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
如本文所使用的，除非上下文另有明确说明，否则单数形式也可包括复数形式，反之亦然。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并且不排除一个或多个其它元件的存在或添加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
下面将在各个实施例的上下文中参照附图描述数据存储装置及其操作方法。应当注意的是，在整个说明书中，对“一个实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
图1是示出根据实施例的数据存储装置10的框图。在所示实施例中，数据存储装置10可存储待由诸如手机、MP3播放器、膝上型计算机、台式计算机、游戏机、电视(TV)、车载信息娱乐系统等的主机装置(未示出)访问的数据。数据存储装置10也可被称为存储器系统。
根据主机接口，即关于主机装置的传输协议，数据存储装置10可被配置成各种类型的存储装置中的任意一种。例如，数据存储装置10可被配置成以下中的任意一种：固态驱动器、多媒体卡(例如，MMC、eMMC、RS-MMC和微型-MMC)、安全数字卡(例如，SD、迷你-SD和微型-SD)、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型存储装置、外围组件互连(PCI)卡型存储装置、高速PCI(PCI-e或PCIe)卡型存储装置、标准闪存(CF)卡、智能媒体卡以及记忆棒。
数据存储装置10可被制造成各种封装类型中的任意一种。例如，数据存储装置10可被制造成堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)以及晶圆级堆叠封装(WSP)。
参照图1，数据存储装置10可包括非易失性存储器装置100和控制器200。
非易失性存储器装置100可操作为数据存储装置10的存储介质。非易失性存储器装置100根据存储器单元可由诸如以下的各种类型的非易失性存储器装置中的任意一种来配置：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PRAM)以及使用过渡金属复合物的电阻式随机存取存储器(RERAM)。
非易失性存储器装置100可包括存储器单元阵列(未示出)，存储器单元阵列具有被分别设置在多个位线(未示出)和多个字线(未示出)彼此相交的区域处的多个存储器单元。存储器单元阵列可包括多个存储块，并且多个存储块中的每一个可包括多个页面。
例如，存储器单元阵列的每一个存储器单元可以是存储一位的单层单元(SLC)、能够存储2位数据的多层单元(MLC)、能够存储3位数据的三层单元(TLC)或能够存储4位数据的四层单元(QLC)。存储器单元阵列可包括单层单元、多层单元、三层单元和/或四层单元。存储器单元阵列可包括二维水平结构的存储器单元或三维垂直结构的存储器单元。
图2是示出多个通道和联接到各个通道的多个管芯组的框图。
参照图2，非易失性存储器装置100可包括多个管芯组DG1至DGn。多个管芯组DG1至DGn中的每一个可包括多个管芯D1至Dm。管芯组DG1至DGn可分别通过通道CH1至CHn与控制器200联接。虽然图2示出了通道CH1至CHn的数量对应于管芯组DG1至DGn的数量，但本发明不具体限于此。在另一实施例中，两个或多个管芯组DG可共享一个通道CH。管芯D1至Dm可以是NAND闪速存储器装置。
再次参照图1，控制器200可包括主机接口(主机I/F)210、处理器220、功耗管理单元230、随机存取存储器(RAM)240和存储器接口(存储器I/F)250。
主机接口210可将主机装置(未示出)和数据存储装置100接口连接。例如，主机接口210可通过使用诸如以下的标准传输协议中的任意一种来与主机装置通信：通用串行总线(USB)、通用闪存(UFS)、多媒体卡(MMC)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)和高速PCI(PCI-e或者PCIe)协议。
处理器220可由微控制单元(MCU)或中央处理单元(CPU)来实施。处理器220可处理从主机装置接收的请求。为了处理从主机装置接收的请求，处理器220可驱动加载在随机存取存储器240中的代码类型的指令或算法，即软件，并且可控制控制器200和非易失性存储器装置100的内部功能块。
功耗管理单元230可被实施为管理将由在非易失性存储器装置100中执行的操作消耗的功率量。例如，功耗管理单元230可处理与待在非易失性存储器装置100中执行的操作中的每一个相对应的功率分布命令。进一步地，功耗管理单元230可基于功率分布命令针对每一个操作生成跨越一段时间的功耗分布。此外，功耗管理单元230可针对各个操作，将在每一个设定单位时间，例如在设定时间间隔产生的功耗量进行求和，并且将所求和的总功耗量管理在设定功率预算内。
图3是示出根据实施例的例如图1所示的功耗管理单元230的功耗管理单元的示图。
参照图3，功耗管理单元230可包括：功率分布命令表231、功率分布命令处理电路233和功率预算调度器235。
在功率分布命令表231中，可存储一个或多个功率分布命令。一个或多个功率分布命令可与基于从主机装置接收的各种请求的操作命令中的每一个相对应。功率分布命令是用于针对响应于对应操作命令而进行操作的管芯来生成一段时间的功耗分布。功率分布命令可具有被设置为表示响应于对应操作命令而进行操作的管芯在对应时间段内实际消耗功率量的变化的值。
可选地，功率分布命令表231可被存储在非易失性存储器装置100的特定区域(例如，系统区域)中。当数据存储装置10通电时，可从非易失性存储器装置100的对应区域中读取功率分布命令表231并且将功率分布命令表231加载到功耗管理单元230中的存储器(未示出)中。
图4是示出根据实施例的例如图3所示的功率分布命令表231的功率分布命令表的示图。
参照图4，功率分布命令表231可包括第一区域231a和第二区域231b。在第一区域231a中，可存储有读取操作功率分布命令，读取操作功率分布命令用于生成与读取操作相关联的功耗分布。在第二区域231b中，可存储有写入操作功率分布命令，写入操作功率分布命令用于生成与写入操作相关联的功耗分布。虽然在图4中示出了功率分布命令表231包括用于两个不同操作的两个区域231a和231b，但应当注意的是，可在功率分布命令表231中存储与其它操作或来自主机装置的请求相对应的功率分布命令。
如图4所示，第一区域231a可包括多个读取操作功率分布命令集S1、S2、S3、……、Sp。读取操作功率分布命令集S1、S2、S3、……、Sp中的每一个可包括一个或多个读取操作功率分布命令RO power profile CMD。虽然在图4中示出了第一区域231a包括读取操作功率分布命令集S1、S2、S3、……、Sp，但应当注意的是，第二区域231b还可包括多个写入操作功率分布命令集，多个写入操作功率分布命令集中的每一个包括一个或多个写入操作功率分布命令。
针对一个操作的一段时间的功耗分布可能在特定时间发生变化。为了将变化表示为与实际功耗量基本相同，可处理用于一个操作的包括多个功率分布命令的功率分布命令集。各个功率分布命令集的索引，即诸如S1和S2的索引，可分别对应于具体操作命令。因此，当处理器220基于来自主机装置的请求生成操作命令并将生成的操作命令提供给存储器接口250时，处理器220可将与对应操作命令相对应的功率分布命令集的索引一起提供给存储器接口250。
图5是示出根据实施例的功率分布命令的示图。
参照图5，功率分布命令可包括多个位B0至B15，功率分布命令可具有位图结构。虽然在图5中将功率分布命令示出为包括16个位的位图，但应当注意的是，功率分布命令中包括的位的数量不具体限于此。
功率分布命令可包括在图5中分别被识别为“模式”、“时间”和“值”的模式设置区域、功率分布生成时间设置区域和功率值设置区域。虽然从最低有效位B0开始顺序地定义了功率值设置区域“值”、功率分布生成时间设置区域“时间”和模式设置区域“模式”，但应当注意的是，各个区域的位置并不具体限于此。
模式设置区域可包括最高有效位B15和次高有效位B14。功率值设置区域“值”可包括最低有效位B0至第七最高有效位B6。功率分布生成时间设置区域“时间”可包括第八(例如，最低有效)位B7至第十四(例如，最高有效)位B13。
模式设置区域可包括第一模式设置位M1和第二模式设置位M2。第一模式设置位M1可被设置为表示功率分布命令的结束参考的值。例如，如果第一模式设置位M1被设置为第一值(例如，“0”)，则当从存储器接口250接收到表示已完成对应操作命令的操作的信号时，可结束生成与对应功率分布命令相对应的功耗分布的操作。如果第一模式设置位M1被设置为第二值(例如，“1”)，则当经过了在功率分布生成时间设置区域中设置的时间时，可结束响应于对应功率分布命令来生成功耗分布的操作。
第二模式设置位M2可被设置为表示针对设置时间段应用设置功率值的方案的值。例如，如果第二模式设置位M2被设置为第一值(例如，“0”)，则设置功率值可在设置时间段内被应用为常数。换言之，如果第二模式设置位M2为“0”，则可生成其中针对设置时间段，设置功率值被保持的功耗分布。如果第二模式设置位M2被设置为第二值(例如，“1”)，则设置功率值可在设置时间段内被应用为差值。即，如果第二模式设置位M2为“1”，则可生成其中在设置时间段期间，设置功率值在每一个设定单位时间减小的功耗分布。
功率分布生成时间设置区域可被设置为表示从生成功耗分布到完成生成功耗分布的时间段的值。功率值设置区域可被设置为表示待在功率分布生成时间设置区域中设置的时间段内应用的功率值的值。
再次参照图3，功率分布命令处理电路233可通过基于从存储器接口250提供的功率分布命令集的索引(例如，图4的S1和S2)，从功率分布命令表231提取(fetch)对应功率分布命令集的功率分布命令并且通过处理所提取的功率分布命令，来生成功耗分布。
参照图6，功率分布命令处理电路233可包括与非易失性存储器装置100的各个管芯组DG1至DGn的多个管芯D1至Dm相对应的多个处理器(处理器-1至处理器-i)。多个处理器(例如，功率分布命令(PPC)处理器)处理器-1至处理器-i可单独地与图1的存储器接口250联接。由于这一事实，存储器接口250可基于从处理器220接收到的操作命令(参见图6中的附图标记OPCMD)来确定待被执行对应操作的管芯D，并且可将功率分布命令集的索引提供给功率分布命令处理电路233的、与所确定的管芯D相对应的处理器。
功率分布命令处理电路233的各个处理器，即处理器-1至处理器-i可生成功耗分布。进一步地，处理器，即处理器-1至处理器-i可基于所生成的功耗分布，在每一个设定单位时间向功率预算调度器235提供各个管芯D1至Dm的功耗量。
功率预算调度器235可对功率分布命令处理电路233在每一个设定单位时间提供的各个管芯组DG1至DGn的各个管芯D1至Dm的功耗量进行求和。进一步地，功率预算调度器235可将所求和的功耗量与设定功率预算进行比较，并且可基于比较结果来计算边际功率(marginal power)。
功率预算调度器235可包括功率求和电路235a、功率比较器电路235b和操作命令(OPCMD)传输许可/待命信号输出电路235c。功率求和电路235a可对功率分布命令处理电路233在每一个设定单位时间提供的各个管芯组DG1至DGn的各个管芯D1至Dm的功耗量进行求和。然后，功率求和电路235a可向功率比较器电路235b提供所求和的功耗量。功率比较器电路235b可通过将功率求和电路235a提供的所求和的功耗量与设定功率预算进行比较来计算边际功率。然后，功率比较器电路235b可将计算出的边际功率提供给操作命令传输许可/待命信号输出电路235c。操作命令传输许可/待命信号输出电路235c可确定从功率比较器电路235b提供的边际功率是否足以执行新操作命令。当确定边际功率足够时，操作命令传输许可/待命信号输出电路235c可向存储器接口250输出新操作命令传输许可信号。当确定边际功率不足够时，操作命令传输许可/待命信号输出电路235c可向存储器接口250输出新操作命令传输待命信号。
图6是示出根据实施例的处理器、存储器接口和功耗管理单元之间的交互的示图，例如，处理器220、存储器接口(I/F)250和功耗管理单元230之间的交互。为了方便，假设在图6中，处理器220提供给存储器接口250的操作命令OPCMD是新操作命令。进一步地，假设在非易失性存储器装置100的多个管芯D中正在执行先前接收的操作命令的操作。
参照图6，处理器220可向存储器接口250提供操作命令OPCMD和功率分布命令(PPC)集索引。基于从主机装置接收的请求生成操作命令OPCMD。功率分布命令(PPC)集索引对应于操作命令OPCMD。存储器接口250可基于接收到的操作命令OPCMD来确定将执行操作的具体管芯D。存储器接口250可将功率分布命令集索引提供给功率分布命令处理电路233的、对应于所确定的具体管芯D的特定处理器。
功率分布命令处理电路233的特定处理器可从存储器接口250接收功率分布命令集索引。特定处理器可生成功耗分布。通过从功率分布命令表231提取对应功率分布命令集的一个或多个功率分布命令，功耗分布可对应于对应操作命令OPCMD。特定处理器可基于所生成的功耗分布向功率预算调度器235提供功耗量。功耗量(例如，初始功耗量)可对应于新操作命令的操作开始时间。
功率预算调度器235的功率求和电路235a和功率比较器电路235b可在每一个设定单位时间重复执行一系列操作：对从功率分布命令处理电路233提供的功耗量进行求和、将求和的功耗量与设定功率预算进行比较以及根据比较结果计算边际功率。如果从功率分布命令处理电路233提供了新操作命令OPCMD的初始功耗量，则功率预算调度器235可将对应时间的边际功率与新操作命令OPCMD的初始功耗量进行比较，并且可确定边际功率是否足以执行新操作命令OPCMD。如果边际功率足够，则功率预算调度器235可向存储器接口250提供新操作命令传输许可信号。如果边际功率不足，则功率预算调度器235可向存储器接口250提供新操作命令传输待命信号。
当从功率预算调度器235提供了新操作命令传输许可信号时，存储器接口250可将新操作命令OPCMD提供给非易失性存储器装置100。
图7是示出根据实施例的在读取操作中随着时间流逝的功耗分布的示图。
参照图7，在正常读取操作中，功耗在从存储器单元感测数据的数据感测时段的初始部分中最高，在数据感测时段的后部分中减小到较低水平，并且在将感测的数据输出到例如控制器200的外部装置的数据输出时段中保持在该较低水平。通常，每一个操作的功耗量可被设置为对应于最大值的固定值，即峰值电流。由于这一事实，虽然功耗量随时间减小，但控制器200可将对应操作的功耗量确定为设定的固定值，直到完成对应的操作为止。由于这一事实，虽然实际上存在足以执行新操作命令的边际功率，但因为确定了边际功率不足并且在正在执行的操作之中的某个操作完成之前不执行新操作命令，所以操作性能可能劣化。
在本实施例中，通过生成功耗分布，可以相当精确地确定非易失性存储器装置100的总功耗历史。可使用针对每一个操作的功率分布命令来生成功耗分布。在响应于特定操作命令而进行操作的管芯中，功耗分布可基本上遵循随时间流逝而变化的功耗量。针对每一个操作，功耗分布可表示随时间流逝而变化的功耗量。因此，因为可以有效地管理设定功率预算并快速地处理新操作命令，所以可提高操作性能。
图8A是示出根据实施例的设置功率分布命令集的示图，图8B是示出基于图8A的功率分布命令集而生成的功耗分布的示图。可由图3的功率分布命令处理电路233生成功耗分布。在图8A中，作为示例将描述具有四个功率分布命令PPC1至PPC4的一个功率分布命令集S1。而且，假设从第一功率分布命令PPC1开始顺序地执行功率分布命令PPC1至PPC4。进一步地，假设时间单位为“μs”，并且电流单位为“mA”。
参照图8A，功率分布命令集S1的第一至第四功率分布命令PPC1至PPC4的所有的第一模式设置位M1被设置为“1”。因此，基于所有的第一至第四功率分布命令PPC1至PPC4，当经过功率分布生成时间设置区域中设置的时间时可结束生成功耗分布。
如图8B所示，因为第一功率分布命令PPC1的第二模式设置位M2被设置为“0”，功率分布生成时间设置区域被设置为“40μs”并且功率值设置区域被设置为“120mA”，所以可生成从0μs到40μs保持在“120mA”的功耗分布。因为功率分布生成时间设置区域包括位值“0101000”，所以确定功率分布生成时间为40μs(＝32+8)。因为功率值设置区域包括位值“1111000”，所以确定功率值为120mA(＝64+32+16+8)。
如图8B所示，因为第二功率分布命令PPC2的第二模式设置位M2被设置为“1”，功率分布生成时间设置区域被设置为“40μs”并且功率值设置区域被设置为“10mA”，所以可生成从40μs到80μs减小到“80mA”的功耗分布。因为功率分布生成时间设置区域包括位值“0101000”，所以确定功率分布生成时间为40μs(＝32+8)。因为功率值设置区域包括位值“0001010”，所以确定功率值为10mA(＝8+2)。
如图8B所示，因为第三功率分布命令PPC3的第二模式设置位M2被设置为“0”，功率分布生成时间设置区域被设置为“20μs”并且功率值设置区域被设置为“80mA”，所以可生成从80μs到100μs保持在“80mA”的功耗分布。因为功率分布生成时间设置区域包括位值“0010100”，所以确定功率分布生成时间为20μs(＝16+4)。因为功率值设置区域包括位值“1010000”，所以确定功率值为80mA(＝64+16)。
因为第四功率分布命令PPC4的功率分布生成时间设置区域被设置为“0μs”，所以即使在第二模式设置位M2和功率值设置区域中存储任何值时，也可忽略该第二模式设置位M2和功率值设置区域。也就是说，因为不需要生成功率分布，所以即使第二模式设置位M2和功率值设置区域被设置为值“1”或“0”，也不会造成影响。因此，在图8A中，利用“X”来标记第二模式设置位M2和功率值设置区域。以这种方式，当通过使用包括在一个功率分布命令集S1中的四个功率分布命令PPC1至PPC4来执行一个操作命令时，可以表示随时间流逝而变化的功耗量。
而且，如图8B所示，图3的功率分布命令处理电路233可基于所生成的功耗分布，在设定单位时间t1至t10向功率预算调度器235输出功耗量。
再次参照图1，随机存取存储器240可由动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)来配置。随机存取存储器240可包括存储待由处理器220驱动的软件的区域。进一步地，随机存取存储器240可包括存储驱动软件所需的元数据的区域。即，存储器240可操作为处理器220的工作存储器。
随机存取存储器240可包括临时存储将从主机装置传输到非易失性存储器装置100的数据或将从非易失性存储器装置100读取并传输到主机装置的数据的区域。换言之，随机存取存储器240可操作为缓冲存储器。
存储器接口250可根据处理器220的控制来控制非易失性存储器装置100。存储器接口250也可被称为存储器控制器。存储器接口250可向非易失性存储器装置100提供用于控制非易失性存储器装置100的、包括命令、地址等的控制信号。在将控制信号传输到非易失性存储器装置100之前，存储器接口250可将与控制信号一起传输的功率分布命令集索引提供给功耗管理单元230。当从功耗管理单元230输出了针对控制信号的传输许可信号时，存储器接口250可将控制信号传输到非易失性存储器装置100。
存储器接口250可将数据提供至非易失性存储器装置100或者可被提供有来自非易失性存储器装置100的数据。存储器接口250可通过至少一个通道CH与非易失性存储器装置100联接。
图9是示出根据实施例的用于操作数据存储装置的方法的流程图。在说明这种方法时，还参照了图1至图8B。在步骤S910中，可生成各个管芯的功耗分布，各个管芯基于从主机装置(未示出)接收的请求，响应于操作命令进行操作。可在图1中的控制器200的功耗管理单元230中生成各个操作管芯的功耗分布。
控制器200的处理器220可基于从主机装置接收的请求，生成待提供给非易失性存储器装置100的操作命令。进一步地，处理器220可将所生成的操作命令和指示生成与操作命令相对应的功耗分布的控制信号传输到存储器接口250。控制信号可包括与操作命令相对应的功率分布命令集的索引。
存储器接口250可基于从处理器220接收的操作命令来确定将响应于对应操作命令而进行操作的管芯。进一步地，存储器接口250可将待处理的功率分布命令集的索引提供给功耗管理单元230的功率分布命令处理电路233的、与所确定管芯相对应的功率分布命令处理器。
图3的功率分布命令处理电路233的功率分布命令处理器可从存储器接口250接收待处理的功率分布命令集的索引。进一步地，通过分别从功率分布命令表231提取对应功率分布命令集并进行处理，功率分布命令处理电路233的功率分布命令处理器可生成操作管芯的功耗分布。
在步骤S920中，功率分布命令处理电路233的功率分布命令处理器可基于对应功耗分布，在每一个设定单位时间向功耗管理单元230的功率预算调度器235提供各个操作管芯的功耗量。功率预算调度器235可在每一个设定单位时间，对从功率分布命令处理电路233提供的各个管芯的功耗量进行求和。
在步骤S930中，功率预算调度器235可通过将在每一个设定单位时间的所求和的总功耗量与设定功率预算进行比较来计算边际功率。
可在每一个设定单位时间重复执行步骤S920和步骤S930，直到在非易失性存储器装置100中不存在正在执行操作的管芯D。因此，在步骤S930中计算的边际功率可能在每一个设定单位时间发生改变。
在步骤S940中，如果从主机装置接收到新请求，则处理器220可将新操作命令传输到存储器接口250。处理器220可一起将新控制信号，即与新操作命令相对应的功率分布命令集的索引传输到存储器接口250，其中该新控制信号指示生成与新操作命令相对应的功耗分布。
存储器接口250可将待处理的功率分布命令集的索引提供给与将响应于新操作命令而进行操作的管芯相对应的功率分布命令处理器。功率分布命令处理器可通过从功率分布命令表231获取对应功率分布命令集并进行处理，来生成待进行操作的管芯的功耗分布。进一步地，功率分布命令处理器可基于待进行操作的管芯的功耗分布，将初始功耗量提供给功率预算调度器235。
在步骤S950中，功率预算调度器235可通过将在步骤S930中计算的边际功率与从功率分布命令处理电路233提供的新操作命令的初始功耗量进行比较，来确定边际功率是否足以执行新操作命令。如果确定边际功率足够(即，步骤S950中为“是”)，则进程可继续进行到步骤S960。
在步骤S960中，存储器接口250可将新操作命令传输到非易失性存储器装置100。如果确定边际功率足够，则功率预算调度器235可将操作命令传输许可信号提供给存储器接口250。然后，存储器接口250可根据操作命令传输许可信号将新操作命令传输到非易失性存储器装置100。
在步骤S970中，通过处理与新操作命令相对应的功率分布命令集，可生成被执行新操作命令的管芯D的功耗分布。此后，进程可返回到步骤S920。
如果确定边际功率不足以执行新操作命令(即，步骤S950中为“否”)，则进程可继续进行到步骤S980。
在步骤S980中，存储器接口250可不将新操作命令传输到非易失性存储器装置100。如果确定边际功率不足，则功率预算调度器235可将操作命令传输待命信号提供给存储器接口250。然后，存储器接口250根据操作命令传输待命信号，可不将新操作命令传输到非易失性存储器装置100。
此后，进程可返回到步骤S920。新操作命令可处于待命状态，直到边际功率变得足以执行新操作命令，并且当边际功率变得足够时，新操作命令可被传输到非易失性存储器装置100。
图10是示出根据实施例的包括固态驱动器(SSD)的数据处理系统2000的示图。参照图10，数据处理系统2000可包括主机设备或装置2100和SSD 2200。
SSD 2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。
控制器2210可控制SSD 2220的全部操作。
缓冲存储器装置2220可临时存储待存储在非易失性存储器装置2231至223n中的数据。缓冲存储器装置2220可临时存储从非易失性存储器装置2231至223n读取的数据。根据控制器2210的控制,被临时存储在缓冲存储器装置2220中的数据可被传输到主机2100或非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可用作SSD 2200的存储介质。非易失性存储器装置2231至223n可通过多个通道CH1至CHn联接到控制器2210。一个或多个非易失性存储器装置可联接到一个通道。联接到一个通道的非易失性存储器装置可联接到相同的信号总线和相同的数据总线。
电源2240可将通过电源连接器2260输入的电源PWR提供至SSD2200的内部。电源2240可包括辅助电源2241。辅助电源2241可提供电力，使得即使发生突然断电，SSD 2200也正常地结束。辅助电源2241可包括能够充电电力PWR的大容量电容器。
控制器2210可通过信号连接器2250与主机2100交换信号SGL。信号SGL可包括命令、地址、数据等。信号连接器2250可根据主机2100和SSD 2200之间的接口连接方法被配置为各种类型的连接器。
图11是示出根据本公开的实施例的例如图10的控制器2210的控制器的示图。参照图11，控制器2210可包括主机接口2211、控制部件2212、随机存取存储器(RAM)2213、错误校正码(ECC)部件2214和存储器接口2215。
主机接口2211可根据主机2100的协议来执行主机2100和SSD 2200之间的接口连接。例如，主机接口2211可通过以下中的任意一种与主机2100进行通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议、高速PCI(PCI-e)协议和通用闪存(UFS)协议。主机接口2211可执行磁盘模拟功能，即主机2100将SSD 2200识别为例如硬盘驱动器(HDD)的通用数据存储设备。
控制部件2212可分析和处理从主机2100输入的信号SGL。控制部件2212可根据用于驱动SDD 2200的固件和/或软件来控制内部功能块的操作。RAM 2213可操作为用于驱动固件或软件的工作存储器。
ECC部件2214可生成用于待被传输到非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可与该数据一起被存储在非易失性存储器装置2231至223n中。ECC部件2214可基于奇偶校验数据来检测从非易失性存储器装置2231至223n读取的数据的错误。当检测到的错误在可校正范围内时，ECC部件2214可校正检测到的错误。
存储器接口2215可根据控制部件2212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置2231至223n。存储器接口2215可根据控制部件2212的控制与非易失性存储器装置2231至223n交换数据。例如，存储器接口2215可将存储在缓冲存储器装置2220中的数据提供给非易失性存储器装置2231至223n，或者将从非易失性存储器装置2231至223n读取的数据提供给缓冲存储器装置2220。
图12是示出根据实施例的包括数据存储装置的数据处理系统3000的示图。参照图12，数据处理系统3000可包括主机设备或装置3100和数据存储装置3200。
主机3100可以诸如印刷电路板(PCB)的板来配置。虽然未在图12中示出，但主机3100可包括被配置成执行主机3100的功能的内部功能块。
主机3100可包括诸如插座、插槽或连接器的连接端子3110。数据存储装置3200可被安装在连接端子3110上。
数据存储装置3200可以诸如PCB的板来配置。数据存储装置3200可指存储器模块或存储卡。数据存储装置3200可包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231至3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可控制数据存储装置3200的全部操作。控制器3210可被配置成具有与图11所示的控制器2210相同的配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3231和3232中的数据。缓冲存储器装置3220可临时存储从非易失性存储器装置3231和3232读取的数据。根据控制器3210的控制，被临时存储在缓冲存储器装置3220中的数据可被传输到主机3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可用作数据存储装置3200的存储介质。
PMIC 3240可将通过连接端子3250输入的电力提供到数据存储装置3200的内部。PMIC 3240可根据控制器3210的控制来管理数据存储装置3200的电力。
连接端子3250可联接到主机3100的连接端子3110。可通过连接端子3250，在主机3100和数据存储装置3200之间传输诸如命令、地址、数据的信号和电力。根据主机3100与数据存储装置3200之间的接口连接方法，连接端子3250可以各种形式进行配置。连接端子3250可被布置在数据存储装置3200的任意一侧。
图13是示出根据实施例的包括数据存储设备的数据处理系统4000的示图。参照图13，数据处理系统4000可包括主机设备或装置4100和数据存储装置4200。
主机4100可被配置成诸如印刷电路板(PCB)的板。虽然未在图13中示出，但主机4100可包括被配置成执行各种功能的内部功能块。
数据存储装置4200可以表面安装封装形式进行配置。数据存储装置4200可通过焊球4250安装在主机4100上。数据存储装置4200可包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可控制数据存储装置4200的全部操作。控制器4210可被配置成具有与图11所示的控制器2210相同的配置。
缓冲存储器装置4220可临时存储待被存储在非易失性存储器装置4230中的数据。缓冲存储器装置4220可临时存储从非易失性存储器装置4230读取的数据。通过控制器4210的控制，被临时存储在缓冲存储器装置4220中的数据可被传输到主机4100或非易失性存储器装置4230。
非易失性存储器装置4230可用作数据存储装置4200的存储介质。
图14是示出根据实施例的包括数据存储装置的网络系统5000的示图。参照图14，网络系统5000可包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可响应于多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可将数据提供给多个客户端系统5410至5430。
服务器系统5300可包括主机设备或装置5100和数据存储装置5200。数据存储装置5200可被配置成图1的数据存储装置10、图10的数据存储装置2200、图12的数据存储装置3200或图13的数据存储装置4200。
图15是示出根据实施例的包括在数据存储装置中的非易失性存储器装置100的框图。参照图15，非易失性存储器装置100可包括存储器单元阵列110、行解码器120、列解码器140、数据读取和写入(读取/写入)块130、电压发生器150和控制逻辑160。
存储器单元阵列110可包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域中的存储器单元MC。
行解码器120可通过字线WL1至WLm联接到存储器单元阵列110。行解码器120可通过控制逻辑160的控制来进行操作。行解码器120可对从外部设备(未示出)(例如，图1的控制器200)提供的地址进行解码。行解码器120可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器120可将从电压发生器150提供的字线电压提供给字线WL1至WLm。
数据读取/写入块130可通过位线BL1至BLn联接到存储器单元阵列110。数据读取/写入块130可包括对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块130可根据控制逻辑160的控制来操作。数据读取/写入块130可根据操作模式操作为写入驱动器或读出放大器。例如，在写入操作中，数据读取/写入块130可操作为写入驱动器，其被配置成将从外部设备提供的数据存储在存储器单元阵列110中。在另一示例中，在读取操作中，数据读取/写入块130可操作为读出放大器，其被配置成从存储器单元阵列110读取数据。
列解码器140可通过控制逻辑160的控制来进行操作。列解码器140可对从外部设备(未示出)提供的地址进行解码。列解码器140可基于解码结果将数据读取/写入块130的、对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出(I/O)线(或数据I/O缓冲器)联接。
电压发生器150可生成用于非易失性存储器装置100的内部操作的电压。通过电压发生器150生成的电压可被施加到存储器单元阵列110的存储器单元。例如，可将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。在另一示例中，在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区。在另一示例中，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑160可基于从外部设备提供的控制信号来控制非易失性存储器装置100的全部操作。例如，控制逻辑160可控制非易失性存储器装置100的操作，例如非易失性存储器装置100的读取操作、写入操作和擦除操作。
本发明的上述实施例旨在说明而非限制本发明。各种替代方案和等同物是可能的。本发明不受本文所述的实施例的限制。本发明也不限于任何特定类型的半导体装置。本发明包括根据落入所附权利要求范围内的本公开，对于本领域技术人员显而易见的所有添加、删减和/或修改。

Claims (14)

1.一种数据存储装置，包括：
非易失性存储器装置，包括多个管芯；以及
控制器，控制所述非易失性存储器装置，所述控制器包括：
处理器，基于主机装置的请求向所述非易失性存储器装置传输操作命令并且输出控制信号，所述控制信号指示生成针对响应于所述操作命令而进行操作的管芯的功耗分布；以及
功耗管理单元，根据从所述处理器输出的所述控制信号进行操作，所述功耗管理单元包括：
功率分布命令表，与所述操作命令中的每个相对应的一个或多个功率分布命令存储在所述功率分布命令表中；
功率分布命令处理电路，通过处理与所述控制信号中的每个相对应的所述一个或多个功率分布命令来生成所述功耗分布；以及
功率预算调度器，基于所述功耗分布，根据在每个设定单位时间求和的总功耗量，确定是否向所述非易失性存储器装置传输所述操作命令，
其中每个功率分布命令是位图，所述位图包括模式设置区域、功率分布生成时间设置区域以及功率值设置区域，并且
其中所述模式设置区域包括：
第一模式设置位，用于设置生成所述功率分布命令的结束参考；以及
第二模式设置位，用于设置针对在所述功率分布生成时间设置区域中设置的时间段，应用在所述功率值设置区域中设置的功率值的方案。
2.根据权利要求1所述的数据存储装置，其中所述功率分布命令处理电路包括分别对应于所述多个管芯的多个功率分布命令处理器。
3.根据权利要求2所述的数据存储装置，其中所述多个功率分布命令处理器根据对应控制信号，从所述功率分布命令表中提取一个或多个功率分布命令；通过处理所提取的一个或多个功率分布命令来生成进行操作的各个管芯的功耗分布；并且基于所生成的功耗分布，在每个设定单位时间，将进行操作的所述各个管芯的功耗量输出到所述功率预算调度器。
4.根据权利要求1所述的数据存储装置，其中所述功率预算调度器通过在每个设定单位时间，将所述总功耗量与设定功率预算进行比较来计算边际功率。
5.根据权利要求4所述的数据存储装置，
其中当从所述主机装置接收到新请求时，所述处理器输出新控制信号，所述新控制信号指示生成针对与所接收的新请求相对应的新操作命令的功耗分布，
其中所述功率分布命令处理电路通过从所述功率分布命令表中提取与所述新控制信号相对应的一个或多个功率分布命令，来生成针对所述新操作命令的所述功耗分布，并且基于针对所述新操作命令所生成的功耗分布，将初始功耗量输出到所述功率预算调度器，并且
其中所述功率预算调度器通过将所述新操作命令的所述初始功耗量与所述边际功率进行比较来确定所述边际功率是否足以执行所述新操作命令，并且基于比较结果来确定是否将所述新操作命令传输到所述非易失性存储器装置。
6.根据权利要求5所述的数据存储装置，其中当确定所述边际功率不足时，所述功率预算调度器输出针对所述新操作命令的传输待命信号，并且当确定所述边际功率足够时，输出针对所述新操作命令的传输许可信号。
7.根据权利要求6所述的数据存储装置，其中所述控制器进一步包括：
存储器接口，当从所述功率预算调度器接收到针对所述新操作命令的传输许可信号时，将所述新操作命令提供至所述非易失性存储器装置。
8.根据权利要求1所述的数据存储装置，其中所述控制信号包括存储在所述功率分布命令表中的功率分布命令的索引。
9.根据权利要求1所述的数据存储装置，其中当所述第一模式设置位被设置为第一值时，在完成对应操作命令的操作时，结束生成所述功率分布命令，并且当所述第一模式设置位被设置为第二值时，当经过所述功率分布生成时间设置区域中设置的时间段时，结束生成所述功率分布命令。
10.根据权利要求1所述的数据存储装置，其中当所述第二模式设置位被设置为第一值时，针对在所述功率分布生成时间设置区域中设置的时间段，在所述功率值设置区域中设置的功率值被应用为常数；并且当所述第二模式设置位被设置为第二值时，针对在所述功率分布生成时间设置区域中设置的时间段，在所述功率值设置区域中设置的功率值被应用为差值。
11.一种操作数据存储装置的方法，所述数据存储装置包括非易失性存储器装置和控制器，所述非易失性存储器装置包括多个管芯，所述控制器控制所述非易失性存储器装置并包括功率分布命令表，针对待传输到所述非易失性存储器装置的操作命令中的每个的一个或多个功率分布命令被存储在所述功率分布命令表中，所述方法包括：
基于从主机装置接收的请求向所述非易失性存储器装置传输操作命令并且输出控制信号，所述控制信号指示生成针对响应于所述操作命令而进行操作的管芯的功耗分布；
通过处理与所述控制信号中的每个相对应的一个或多个功率分布命令来生成所述功耗分布；以及
基于所述功耗分布，根据在每个设定单位时间求和的总功耗量，确定是否向所述非易失性存储器装置传输所述操作命令，
其中每个功率分布命令是位图，所述位图包括模式设置区域、功率分布生成时间设置区域以及功率值设置区域，并且
其中所述模式设置区域包括：
第一模式设置位，用于设置生成所述功率分布命令的结束参考；以及
第二模式设置位，用于设置针对在所述功率分布生成时间设置区域中设置的时间段，应用在所述功率值设置区域中设置的功率值的方案。
12.根据权利要求11所述的方法，其中确定是否将所述操作命令传输到所述非易失性存储器装置包括：
通过在每个设定单位时间将所述总功耗量与设定功率预算进行比较来计算边际功率。
13.根据权利要求12所述的方法，进一步包括：
从所述主机装置接收新请求；
输出新控制信号，所述新控制信号指示生成针对与所述新请求相对应的新操作命令的功耗分布；
通过处理与所述新控制信号相对应的一个或多个功率分布命令，生成针对所述新操作命令的功耗分布；
基于针对所述新操作命令的功耗分布，输出所述新操作命令的初始功耗量；
通过将所述新操作命令的初始功耗量与所述边际功率进行比较，确定所述边际功率是否足以执行所述新操作命令；并且
当确定所述边际功率足够时，向所述非易失性存储器装置提供所述新操作命令。
14.根据权利要求13所述的方法，其中当确定所述边际功率不足时，不向所述非易失性存储器装置提供所述新操作命令，直到所述边际功率足以执行所述新操作命令。
CN201811426945.4A 2018-03-19 2018-11-27 数据存储装置及其操作方法 Active CN110286847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0031481 2018-03-19
KR1020180031481A KR20190109872A (ko) 2018-03-19 2018-03-19 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN110286847A CN110286847A (zh) 2019-09-27
CN110286847B true CN110286847B (zh) 2023-03-07

Family

ID=67903595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811426945.4A Active CN110286847B (zh) 2018-03-19 2018-11-27 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US10990498B2 (zh)
KR (1) KR20190109872A (zh)
CN (1) CN110286847B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210119070A (ko) * 2020-03-24 2021-10-05 에스케이하이닉스 주식회사 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US11487444B2 (en) * 2020-03-25 2022-11-01 Micron Technology, Inc. Centralized power management in memory devices
US11709621B2 (en) * 2020-10-09 2023-07-25 Western Digital Technologies Inc. Read threshold management and calibration
US20220239129A1 (en) * 2021-01-26 2022-07-28 Ar2E Llc Hybrid battery management system for unmanned aerial vehicles

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894579A (en) * 1996-02-26 1999-04-13 International Business Machines Corporation Power management system and method
CN102597910A (zh) * 2009-09-09 2012-07-18 弗森-艾奥公司 存储设备中用于功率减小管理的装置、系统及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI347523B (en) 2003-02-05 2011-08-21 Panasonic Corp Peripheral device and control method thereof, and main device and control method thereof, and program thereof
US20110173462A1 (en) 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
JP2011180869A (ja) 2010-03-02 2011-09-15 Hitachi Ltd 計算機の状態監視装置、計算機の監視システムおよび計算機の状態監視方法
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
WO2013171792A1 (en) 2012-05-16 2013-11-21 Hitachi, Ltd. Storage control apparatus and storage control method
US10025367B2 (en) 2014-08-19 2018-07-17 Intel Corporation Dynamic scaling of graphics processor execution resources
US9880605B2 (en) * 2014-10-27 2018-01-30 Sandisk Technologies Llc Method and system for throttling power consumption
US9711232B2 (en) 2015-09-22 2017-07-18 Samsung Electronics Co., Ltd. Dynamic non-volatile memory operation scheduling for controlling power consumption of solid-state drives

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894579A (en) * 1996-02-26 1999-04-13 International Business Machines Corporation Power management system and method
CN102597910A (zh) * 2009-09-09 2012-07-18 弗森-艾奥公司 存储设备中用于功率减小管理的装置、系统及方法

Also Published As

Publication number Publication date
KR20190109872A (ko) 2019-09-27
CN110286847A (zh) 2019-09-27
US20190286350A1 (en) 2019-09-19
US10990498B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
US11216362B2 (en) Data storage device and operating method thereof
US10949105B2 (en) Data storage device and operating method of the data storage device
US10943639B2 (en) Data storage device and operating method thereof
CN110286847B (zh) 数据存储装置及其操作方法
KR20170099610A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10838653B2 (en) Electronic device and operating method thereof
KR20200085519A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
KR102474035B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210326060A1 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US10629275B2 (en) Data storage device and operating method thereof
US20210149796A1 (en) Data storage device and operating method thereof
US10817192B2 (en) Data storage apparatus selecting memory block group based on interleaving index and operating method thereof
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR102469174B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US11422708B2 (en) Memory interface, data storage device including the same and operating method thereof
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
CN107863120B (zh) 数据存储装置及其操作方法
US10719270B2 (en) Raising usage rates of memory blocks with a free MSB page list
CN111324302B (zh) 数据存储装置及其操作方法
US20200117390A1 (en) Data storage device and operating method thereof
US20190214105A1 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant