KR20210119070A - 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20210119070A
KR20210119070A KR1020200035469A KR20200035469A KR20210119070A KR 20210119070 A KR20210119070 A KR 20210119070A KR 1020200035469 A KR1020200035469 A KR 1020200035469A KR 20200035469 A KR20200035469 A KR 20200035469A KR 20210119070 A KR20210119070 A KR 20210119070A
Authority
KR
South Korea
Prior art keywords
power value
memory
command
commands
profile information
Prior art date
Application number
KR1020200035469A
Other languages
English (en)
Inventor
천동엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200035469A priority Critical patent/KR20210119070A/ko
Priority to US16/940,056 priority patent/US11262950B2/en
Priority to CN202010990104.7A priority patent/CN113448503B/zh
Publication of KR20210119070A publication Critical patent/KR20210119070A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 다수의 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 다수의 커맨드에 응답하여 다수의 커맨드 동작을 수행하는 다수의 메모리 다이(die)를 포함하는 비휘발성 메모리 장치; 및 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 프로필(profile)정보를 내부의 설정된 공간에 저장하며, 다수의 메모리 다이로 제1 및 제2커맨드를 연속으로 전달하는 경우, 프로필 정보로부터 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 확인하고, 확인결과를 참조하여 피크(peak)파워값을 제1기준파워값 이하로 유지하는 것이 가능한 제1 및 제2커맨드 사이의 중복된 동작구간의 최대길이를 연산한 뒤, 연산결과에 따라 제1 및 제2커맨드 사이의 수행시점 차이를 조절하는 컨트롤러를 포함한다.

Description

메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법{APPARATUS AND METHOD FOR PRECISELY ADJUST OPERATION TIME INTERVALS TO MINIMIZE POWER USED IN OPERATION OF SEQUENTIAL COMMANDS PERFORMED IN MEMORY DEVICE}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 다수의 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 메모리 시스템에 포함된 다수의 메모리 장치로 적어도 두 개 이상의 커맨드를 연속으로 전달하는 경우, 적어도 두 개 이상의 커맨드가 수행되는 과정에서 사용되는 파워값을 최소화하기 위해 적어도 두 개 이상의 커맨드가 수행되는 시점의 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 다수의 커맨드에 응답하여 다수의 커맨드 동작을 수행하는 다수의 메모리 다이(die)를 포함하는 비휘발성 메모리 장치; 및 상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 프로필(profile)정보를 내부의 설정된 공간에 저장하며, 상기 다수의 메모리 다이로 제1 및 제2커맨드를 연속으로 전달하는 경우, 상기 프로필 정보로부터 상기 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 확인하고, 확인결과를 참조하여 피크(peak)파워값을 제1기준파워값 이하로 유지하는 것이 가능한 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 최대길이를 연산한 뒤, 연산결과에 따라 상기 제1 및 제2커맨드 사이의 수행시점 차이를 조절하는 컨트롤러를 포함할 수 있다.
또한, 상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간은, 상기 다수의 커맨드 동작 각각의 시작시점부터 종료시점 사이에서 설정된 고정시간간격을 기준으로 구분될 수 있다.
또한, 상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간은, 상기 다수의 커맨드 동작 각각의 시작시점부터 종료시점 사이에서 사용되는 파워값과 제2기준파워값의 크기비교에 따라 선택되는 다수의 특정시점을 기준으로 구분될 수 있다.
또한, 상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간 각각에서 사용되는 최대 파워값이 동작구간별 파워값의 사용량으로서 상기 프로필 정보에 설정될 수 있다.
또한, 상기 컨트롤러는, 상기 프로필 정보를 통해 확인되는 상기 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 동작구간 단위로 가변시키는 중복예측연산을 통해 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 개수를 가변시켜 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 길이를 조절할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 및 제2커맨드 사이에 적어도 한 개 이상의 중복된 동작구간 각각에 대응하는 적어도 한 개의 합산된 파워값을 상기 제1기준파워값과 비교하는 비교연산을 통해 적어도 한 개 이상의 상기 합산된 파워값 중 상기 제1기준파워값보다 큰 파워값이 존재하는지 여부를 확인할 수 있다.
또한, 상기 컨트롤러는, 상기 다수의 메모리 다이로 제1 및 제2커맨드를 연속으로 전달하기 이전에, 설정된 조건을 만족할 때까지 상기 중복예측연산 및 상기 비교연산을 번갈아서 반복적으로 수행할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태에서 상기 중복예측연산 및 상기 비교연산의 수행을 시작하며, 상기 설정된 조건은, 상기 비교연산의 수행결과 상기 제1기준파워값보다 큰 파워값이 존재하지 않는 경우를 포함할 수 있다.
또한, 상기 다수의 메모리 다이 중 적어도 하나 이상의 메모리 다이에 상기 프로필 정보가 저장되어 있으며, 상기 컨트롤러는, 부팅(Booting)시 상기 다수의 메모리 다이로부터 상기 프로필정보를 로딩하여 상기 설정된 공간에 저장할 수 있다.
또한, 상기 프로필 정보가 저장된 추가 비휘발성 메모리 장치를 더 포함하며, 상기 컨트롤러는, 부팅(Booting)시 상기 추가 비휘발성 메모리 장치로부터 상기 프로필정보를 로딩하여 상기 설정된 공간에 저장할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 다수의 커맨드에 응답하여 다수의 커맨드 동작을 수행하는 다수의 메모리 다이(die)를 포함하는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서, 상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 프로필(profile)정보를 내부의 설정된 공간에 저장하는 저장단계; 상기 다수의 메모리 다이로 제1 및 제2커맨드를 연속으로 전달하는 경우, 상기 프로필 정보로부터 상기 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 확인하는 확인단계; 및 상기 확인단계의 결과를 참조하여 피크(peak)파워값을 제1기준파워값 이하로 유지하는 것이 가능한 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 최대길이를 연산한 뒤, 연산결과에 따라 상기 제1 및 제2커맨드 사이의 수행시점 차이를 조절하는 조절단계를 포함할 수 있다.
또한, 상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간은, 상기 다수의 커맨드 동작 각각의 시작시점부터 종료시점 사이에서 설정된 고정시간간격을 기준으로 구분될 수 있다.
또한, 상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간은, 상기 다수의 커맨드 동작 각각의 시작시점부터 종료시점 사이에서 사용되는 파워값과 제2기준파워값의 크기비교에 따라 선택되는 다수의 특정시점을 기준으로 구분될 수 있다.
또한, 상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간 각각에서 사용되는 최대 파워값이 동작구간별 파워값의 사용량으로서 상기 프로필 정보에 설정될 수 있다.
또한, 상기 확인단계를 통해 확인되는 상기 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 동작구간 단위로 가변시키는 중복예측연산을 통해 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 개수를 가변시켜 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 길이를 조절하는 가변단계를 더 포함할 수 있다.
또한, 상기 제1 및 제2커맨드 사이에 적어도 한 개 이상의 중복된 동작구간 각각에 대응하는 적어도 한 개의 합산된 파워값을 상기 제1기준파워값과 비교하는 비교연산을 통해 적어도 한 개 이상의 상기 합산된 파워값 중 상기 제1기준파워값보다 큰 파워값이 존재하는지 여부를 확인하는 확인단계를 더 포함할 수 있다.
또한, 상기 조절단계는, 상기 다수의 메모리 다이로 제1 및 제2커맨드를 연속으로 전달하기 이전에, 설정된 조건을 만족할 때까지 상기 가변단계 및 상기 확인단계를 번갈아서 반복적으로 수행하는 반복단계; 및 상기 반복단계의 수행결과에 응답하여 상기 제1 및 제2커맨드 사이의 수행시점 차이를 조절하는 단계를 포함할 수 있다.
또한, 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태에서 상기 반복단계의 동작을 시작하며, 상기 설정된 조건은, 상기 비교연산의 수행결과 상기 제1기준파워값보다 큰 파워값이 존재하지 않는 경우를 포함할 수 있다.
또한, 상기 다수의 메모리 다이 중 적어도 하나 이상의 메모리 다이에 상기 프로필 정보가 저장되어 있으며, 부팅(Booting)시 상기 다수의 메모리 다이로부터 상기 프로필정보를 로딩하여 상기 설정된 공간에 저장하는 단계를 더 포함할 수 있다.
또한, 상기 프로필 정보가 저장된 추가 비휘발성 메모리 장치를 더 포함하며, 부팅(Booting)시 상기 추가 비휘발성 메모리 장치로부터 상기 프로필정보를 로딩하여 상기 설정된 공간에 저장하는 단계를 더 포함할 수 있다.
본 기술은 본 발명의 실시예는 메모리 시스템에 포함된 다수의 메모리 장치 로 적어도 두 개 이상의 커맨드를 연속으로 전달하는 경우, 다수의 메모리 장치에서 수행가능한 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 프로필(profile)정보를 참조하여 다수의 메모리 장치로 전달 예정인 적어도 두 개 이상의 커맨드 각각에 포함된 다수의 동작구간별 파워값의 사용량 변화를 확인하고, 확인결과를 참조하여 피크(peak)파워값을 기준파워값 이하로 유지하는 것이 가능한 적어도 두 개 이상의 커맨드 사이의 중복된 동작구간의 최대길이를 연산한 뒤, 연산결과에 따라 적어도 두 개 이상의 커맨드 사이의 수행시점 차이를 조절할 수 있다.
이를 통해, 적어도 두 개 이상의 커맨드가 메모리 장치에서 수행되는 과정에서 사용되는 파워값을 최소화하기 위해 적어도 두 개 이상의 커맨드가 수행되는 시점의 차이를 정확하게 조절할 수 있다.
도 1a 내지 도 1c는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 여러가지 예를 설명한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 메모리 장치의 일 예를 설명한다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 메모리 장치에서 수행되는 커맨드 동작의 파워값 변동을 설명한다.
도 4는 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 5는 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러에 포함된 메모리 인터페이스 유닛을 설명한다.
도 6은 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 프로필 정보의 일 예를 설명한다.
도 7은 다수의 연속된 커맨드에 대한 컨트롤러의 제1동작을 설명한다.
도 8은 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 프로필 정보의 다른 예를 설명한다.
도 9는 다수의 연속된 커맨드에 대한 컨트롤러의 제2동작을 설명한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1c는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 여러가지 예를 설명한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 메모리 장치의 일 예를 설명한다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 메모리 장치에서 수행되는 커맨드 동작의 파워값 변동을 설명한다.
먼저, 도 1a 내지 도 1c를 함께 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다. 호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)을 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 다수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 다수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
도 1a 및 도 1b를 참조하면, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함할 수 있다. 또한, 도 1c를 참조하면, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150)와, 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130), 및 컨트롤러(130)의 내부동작을 위해 사용되는 데이터를 저장하는 추가 메모리 장치(1101)을 포함할 수 있다.
여기서, 메모리 시스템(110)은 하나의 반도체 장치로 집적될 수 있다. 일 예로, 메모리 시스템(110)을 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작속도는 보다 개선될 수 있다. 아울러, 메모리 시스템(110)은, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
도 1a 내지 도 1c 및 도 2를 함께 참조하면, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있는 비휘발성 메모리 장치(Non-Volatile Memory Device), 예컨대, 플래시 메모리 장치일 수 있다. 따라서, 메모리 장치(150)는, 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 내부에 비휘발성으로 저장할 수 있고, 리드(read) 동작을 통해 내부에 저장된 데이터를 호스트(102)로 제공할 수 있다.
좀 더 구체적으로, 메모리 장치(150)는, 다수의 메모리 다이(1500, 1501, 1502, 1503)를 포함할 수 있다. 또한, 다수의 메모리 다이(1500, 1501, 1502, 1503) 각각은, 다수의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)을 포함할 수 있다. 또한, 다수의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11) 각각은, 다수의 메모리 블록(BLOCK000, BLOCK001, BLOCK002 / BLOCK010, BLOCK011, BLOCK012 / BLOCK100, BLOCK101, BLOCK102 / BLOCK110, BLOCK111, BLOCK112)을 포함할 수 있다. 또한, 다수의 메모리 블록(BLOCK000, BLOCK001, BLOCK002 / BLOCK010, BLOCK011, BLOCK012 / BLOCK100, BLOCK101, BLOCK102 / BLOCK110, BLOCK111, BLOCK112) 각각은 다수의 페이지(P0, P1, P2, P3, P4)를 포함할 수 있다. 또한, 다수의 페이지(P0, P1, P2, P3, P4) 각각은 다수의 메모리 셀(Cell, 미도시)을 포함할 수 있다.
참고로, 도면에서는 메모리 시스템(110)에 하나의 메모리 장치(150)가 포함되는 구성을 설명하고 있으나, 메모리 시스템(110)은 2개 혹은 4개 등의 다양한 수만큼의 메모리 장치(150)를 포함할 수 있다. 또한, 도면에서는 하나의 메모리 장치(150)에 4개의 메모리 다이(1500, 1501, 1502, 1503)가 포함되는 구성을 설명하고 있으나, 메모리 장치(150)는 2개 혹은 8개 등의 다양한 수만큼의 메모리 다이를 포함할 수 있다. 또한, 도면에서는 하나의 메모리 다이에 두 개의 플래인이 포함되는 구성을 설명하고 있으나, 하나의 메모리 다이는 4개 혹은 8개 등의 다양한 수만큼의 플래인을 포함할 수 있다. 또한, 도면에서는 하나의 플래인에 3개의 메모리 블록이 포함되는 구성을 설명하고 있으나, 하나의 플래인은 3개보다 많은 다양한 수만큼의 메모리 블록을 포함할 수 있다. 또한, 도면에서는 하나의 메모리 블록에 5개의 페이지(P<0, 1, 2, 3, 4>)가 포함되는 구성을 설명하고 있으나, 하나의 메모리 블록은 5개보다 많은 다양한 수만큼의 페이지를 포함할 수 있다.
그리고, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)는 다수의 채널(CH0, CH1, CH2, CH3)을 통해 컨트롤러(130)와 연결될 수 있다. 예컨대, 제0 메모리 다이(1500)는 제0채널(CH0)을 통해 컨트롤러(130)와 연결될 수 있다. 또한, 제1 메모리 다이(1501)는 제1채널(CH1)을 통해 컨트롤러(130)와 연결될 수 있다. 또한, 제2 메모리 다이(1502)는 제2채널(CH2)을 통해 컨트롤러(130)와 연결될 수 있다. 또한, 제3 메모리 다이(1503)는 제3채널(CH3)을 통해 컨트롤러(130)와 연결될 수 있다.
참고로, 도면에서는 4개의 메모리 다이(1500, 1501, 1502, 1503)가 4개의 채널(CH0, CH1, CH2, CH3)을 통해 컨트롤러(130)와 연결되어 있는 구성을 설명하고 있으나, 메모리 다이의 개수와 채널의 개수가 항상 동일한 것은 아니며, 2개 또는 4개 등의 다양한 수만큼의 메모리 다이가 하나의 채널에 연결되는 것도 얼마든지 가능하다. 즉, 메모리 장치(150) 내 메모리 다이의 수와 채널의 수는 메모리 시스템(110)의 사용 목적, 요구 성능 등에 따라 설계 변경이 가능할 수 있다.
다수의 메모리 다이(1500, 1501, 1502, 1503) 각각에 다수의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)이 포함되고, 하나의 채널에 하나의 메모리 다이가 연결된 경우, 다수의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11) 각각은 웨이(Way)를 통해 채널과 연결될 수 있다. 도 2를 참조하면, 제0 메모리 다이(1500)에 포함된 두 개의 플래인(PLANE00, PLANE01)은 각각 제0웨이(WAY0)와 제1웨이(WAY1)를 통해 제0채널(CH0)과 연결될 수 있다. 마찬가지로, 제1 메모리 다이(1501)에 포함된 두 개의 플래인(PLANE10, PLANE11)은 각각 제2웨이(WAY2)와 제3웨이(WAY3)를 통해 제1채널(CH1)과 연결될 수 있다.
참고로, 도면에서는 하나의 메모리 다이에 두 개의 플래인이 포함되었기 때문에 두 개의 웨이가 하나의 채널에 연결되는 형태가 되는 것일 뿐이며, 하나의 채널에 몇 개의 플래인이 연결되었는지에 따라 하나의 채널에 연결되는 웨이의 수가 결정될 수 있다.
메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)는 서로 다른 모듈로 이해할 수 있으며, 컨트롤러(130)와는 다수의 채널(CH0, CH1, CH2, CH3)과 같은 서로 다른 다수의 데이터 경로를 통해 연결될 수 있다. 이렇게, 다수의 메모리 다이(1500, 1501, 1502, 1503)와 컨트롤러(130)가 다수의 데이터 경로를 통해 데이터를 교환한다는 것은, 다수의 메모리 다이(1500, 1501, 1502, 1503)와 컨트롤러(130) 사이에서 인터리빙(interleaving) 동작을 통해 데이터를 교환한다는 것을 의미할 수 있다. 다수의 경로를 사용하는 인터리빙 동작을 통해 데이터를 교환하는 것은, 하나의 데이터 경로를 통해 데이터를 교환하는 것보다 데이터 전달 속도를 높일 수 있다.
다시 도 1a 내지 도 1c를 함께 참조하면, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 도 1a를 참조하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함할 수 있다. 그리고, 도 1b를 참조하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 메모리 인터페이스(Memory I/F) 유닛(142), 메모리(Memory)(144), 및 추가 메모리 장치(1301)을 포함할 수 있다. 그리고, 도 1c를 참조하면, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 메모리 인터페이스(Memory I/F) 유닛(142), 메모리(Memory)(144), 및 추가 메모리 인터페이스(ADD MEMORY I/F) 유닛(1302)를 포함할 수 있다.
도 1a 내지 도 1c를 함께 참조하면, 컨트롤러(130)에 포함된 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스일 수 있다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
그리고, 도 1c를 참조하면, 추가 메모리 인터페이스 유닛(1302)은, 컨트롤러(130) 외부에서 컨트롤러(130)의 내부동작을 위해 사용되는 데이터를 저장하기 위한 추가 메모리 장치(1101)와 컨트롤러(130) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스일 수 있다. 참고로, 추가 메모리 인터페이스 유닛(1302)은, 도 1c에서와 같이 추가 메모리 장치(1101)가 컨트롤러(130) 외부에 존재할 때, 필요한 구성요소일 수 있다. 따라서, 도 1a에서와 같이 추가 메모리 장치(1101)가 존재하지 않거나 도 1b에서와 같이 컨트롤러(130) 내부에 추가 메모리 장치(1301)가 포함되는 경우에는, 도 1c와 같이 추가 메모리 인터페이스 유닛(1302)이 컨트롤러(130) 내부에 포함되지 않을 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하는 과정 중 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저장할 수 있다. 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다. 예를 들어, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장할 수 있다. 이러한 데이터 저장을 위해, 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다. 실시예에 따라, 메모리(144)는, 프로필 정보(profile information)를 저장할 수 있다. 여기서, 프로필 정보(profile information)는, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 각각 수행될 수 있는 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 정보를 포함할 수 있다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1a 내지 도 1c에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 만약 컨트롤러(130)의 외부에 존재할 경우 도면에 도시되지 않은 별도의 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력될 수 있다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 컨트롤러(130)는 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록(BLOCK000, BLOCK001, BLOCK002 / BLOCK010, BLOCK011, BLOCK012 / BLOCK100, BLOCK101, BLOCK102 / BLOCK110, BLOCK111, BLOCK112, 도 2 참조)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록(BLOCK000, BLOCK001, BLOCK002 / BLOCK010, BLOCK011, BLOCK012 / BLOCK100, BLOCK101, BLOCK102 / BLOCK110, BLOCK111, BLOCK112, 도 2 참조) 간 또는 메모리 블록(BLOCK000, BLOCK001, BLOCK002 / BLOCK010, BLOCK011, BLOCK012 / BLOCK100, BLOCK101, BLOCK102 / BLOCK110, BLOCK111, BLOCK112, 도 2 참조)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록(BLOCK000, BLOCK001, BLOCK002 / BLOCK010, BLOCK011, BLOCK012 / BLOCK100, BLOCK101, BLOCK102 / BLOCK110, BLOCK111, BLOCK112, 도 2참조)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK000, BLOCK001, BLOCK002 / BLOCK010, BLOCK011, BLOCK012 / BLOCK100, BLOCK101, BLOCK102 / BLOCK110, BLOCK111, BLOCK112, 도 2참조)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
컨트롤러(130)의 프로세서(134)에는 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있다. 관리 유닛은, 메모리 장치(150)에 포함된 다수의 메모리 블록(BLOCK000, BLOCK001, BLOCK002 / BLOCK010, BLOCK011, BLOCK012 / BLOCK100, BLOCK101, BLOCK102 / BLOCK110, BLOCK111, BLOCK112, 도 2참조)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행할 수 있다. 여기서, 배드 블록 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
한편, 메모리 시스템(110)을 도 1a 내지 도 1c 각각에 도시된 것과 같이 3가지 실시예로 구분한 것은, 메모리 시스템(110)에서 프로필 정보(profile information)를 어떤 방식으로 관리하고 어떤 방식으로 사용하는지를 설명하기 위함이다.
구체적으로, 프로필 정보(profile information)는, 메모리 장치(150)에서 수행될 수 있는 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 정보를 포함할 수 있다.
여기서, 다수의 커맨드 동작 각각에 다수의 동작구간이 포함된다는 것과, 동작구간별 파워값의 사용량 변화에 대한 정보가 프로필 정보(profile information)에 포함되는 것의 의미는 다음과 같이 설명될 수 있다.
먼저, 메모리 장치(150)에서 수행되는 커맨드 동작이 실제로는 다수의 세부동작을 포함할 수 있다. 예컨대, 메모리 장치(150)에서 수행되는 라이트 동작은, 컨트롤러(130)로부터 데이터가 전달되는 동작, 전달된 데이터를 메모리 장치(150) 내부의 특정버퍼에 저장하는 동작, 메모리 장치(150) 내부의 특정버퍼에 저장된 데이터를 메모리 셀에 프로그램하는 동작이 포함될 수 있다. 참고로, 메모리 장치(150)에서 수행되는 커맨드 동작의 종류는 매우 다양할 수 있으며, 각 커맨드 동작에 포함된 세부동작의 종류도 매우 다양할 수 있다.
이렇게, 메모리 장치(150)에서 수행되는 커맨드 동작에 다수의 세부동작이 포함되기 때문에, 메모리 장치(150)에서 커맨드 동작을 수행하기 위해 사용되는 파워값의 사용량은, 커맨드 동작의 동작구간 내에서 일정한 특정값으로 고정되는 것이 아니라 가변될 수 있다. 예컨대, 도 3를 참조하면, 메모리 장치(150)에서 커맨드 동작이 시작되는 시점(START)부터 종료되는 시점(END)까지 커맨드 동작을 위해 사용되는 파워값의 사용량이 매우 크게 가변하는 것을 알 수 있다.
전술한 설명과 같이 메모리 장치(150)에서 수행 가능한 다수의 커맨드 동작 각각은, 동작구간 내에서 사용되는 파워값이 가변될 수 있다. 이때, 메모리 장치(150)의 종류 및 커맨드의 종류에 따라, 가변되는 파워값의 변동폭이 달라질 수 있고, 커맨드 동작구간 중 피크파워값이 사용되는 시점이 달라질 수 있다. 예컨대, 메모리 장치(150)에서 라이트 동작의 수행을 시작한 시점(START)으로부터 라이트 동작의 피크파워값이 사용되는 시점(PEAK)과, 리드 동작을 수행을 시작한 시점(START)으로부터 리드 동작의 피크파워값이 사용되는 시점(PEAK)은, 동작이 서로 다른 동작인 만큼 서로 다를 수 있다. 또한, 메모리 장치(150)에서 라이트 동작의 수행하는 동작구간에서 최소파워값과 피크파워값의 차이와, 리드 동작을 수행하는 동작구간에서 최소파워값과 피크파워값의 차이는, 동작이 서로 다른 동작인 만큼 서로 다를 수 있다. 마찬가지로, 서로 다른 설계 및 공정과정을 통해 생산된 두 종류의 메모리 장치가 존재한다고 가정할 경우, 메모리 장치의 종류가 다른 것으로 인해 사용 가능한 커맨드의 종류가 서로 다를 수 있다. 또한, 서로 다른 두 종류의 메모리 장치에서 같은 커맨드, 예컨대, 같은 리드 커맨드를 수행하는 경우에도, 메모리 장치의 종류에 따라 가변되는 파워값의 변동폭이 달라질 수 있고, 커맨드 동작구간 중 피크파워값이 사용되는 시점이 서로 달라질 수 있다.
따라서, 메모리 장치(150)를 메모리 시스템(110)에 포함시켜 실제로 사용하기 이전에 메모리 장치(150)를 설계하고 생산하는 과정에서 메모리 장치(150)의 종류와 특성을 미리 확인하여 메모리 장치(150)에서 수행 가능한 다수의 커맨드 동작에 포함된 다수의 동작구간을 구분하고, 구분된 동작구간별 파워값의 사용량 변화에 대한 정보를 프로필 정보(profile information)로서 생성할 수 있다.
참고로, '파워값'은, '전압값'과 '전류값' 및 '시간'을 곱셈하여 계산할 수 있다. 또한, 전술한 설명에서 커맨드가 메모리 장치(150)에서 수행되는 가정한 바 있으므로, 커맨드가 수행되는 동안 '전압값'이 가변하지 않고 일정한 레벨을 유지한다는 것을 가정할 수 있다. 또한, '파워값'을 계산하기 위한 변수로서 '시간'은, 커맨드가 수행되는 동작구간을 의미할 수 있다. 따라서, 커맨드 동작을 수행하는 구간에서 사용되는 '파워값'의 크기는, 커맨드 동작을 수행하는 구간에서 사용되는 '전류값'의 크기에 대응될 수 있다. 따라서, 도 3에 도시된 그래프에서 커맨드 동작을 위해 사용되는 전류값(ICC)의 크기가 가변(I1, I2, I3, …, I8, I9)하는 것은, 커맨드 동작을 위해 사용되는 파워값의 크기가 가변하는 것을 의미할 수 있다.
전술한 설명과 같이 메모리 장치(150)에서 수행 가능한 다수의 커맨드 동작에 대한 프로필 정보(profile information)는, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503) 중 적어도 하나 이상의 메모리 다이에 미리 저장되어 있을 수 있다. 예컨대, 도 1a에서와 같이 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503) 중 제0메모리 다이(1500)에 프로필 정보(profile information)가 미리 저장되어 있을 수 있다. 이와 같은 경우, 컨트롤러(130)는, 메모리 시스템(110)이 부팅(Booting)되는 시점에서 다수의 메모리 다이(1500, 1501, 1502, 1503), 예컨대, 제0메모리 다이(1500)로부터 프로필 정보(profile information)를 로딩하여 컨트롤러(130) 내부의 설정된 공간, 예컨대, 컨트롤러(130)에 포함된 메모리(144)에 저장한 뒤 사용할 수 있다.
그리고, 전술한 설명과 같이 메모리 장치(150)에서 수행 가능한 다수의 커맨드 동작에 대한 프로필 정보(profile information)는, 메모리 시스템(110)에 내부에 포함된 추가 비휘발성 메모리 장치(1301 or 1101)에 미리 저장되어 있을 수 있다. 예컨대, 도 1b에서와 같이 컨트롤러(130) 내부에 포함된 추가 비휘발성 메모리 장치(1301)에 프로필 정보(profile information)가 미리 저장되어 있을 수 있다. 또한, 도 1c에서와 같이 메모리 시스템(110)에는 포함되지만 컨트롤러(130)에 외부에 존재하는 추가 비휘발성 메모리 장치(1101)에 프로필 정보(profile information)가 미리 저장되어 있을 수 있다. 이와 같은 경우, 컨트롤러(130)는, 메모리 시스템(110)이 부팅(Booting)되는 시점에서 추가 비휘발성 메모리 장치(1301 or 1101)로부터 프로필 정보(profile information)를 로딩하여 컨트롤러(130) 내부의 설정된 공간, 예컨대, 컨트롤러(130)에 포함된 메모리(144)에 저장한 뒤 사용할 수 있다. 참고로, 도 1c에서와 같이 메모리 시스템(110)에는 포함되지만 컨트롤러(130)에 외부에 존재하는 추가 비휘발성 메모리 장치(1101)에 저장된 프로필 정보(profile information)는, 컨트롤러(130) 내부에 포함된 추가 메모리 인터페이스(ADD MEMORY I/F) 유닛(1302)을 통해 메모리(144)로 로딩될 수 있다.
한편, 메모리 장치(150)에는 다수의 메모리 다이(1500, 1501, 1502, 1503)가 포함되며, 다수의 메모리 다이(1500, 1501, 1502, 1503)가 각각 독립적으로 동작하되 인터리빙 방식을 통해 그 동작구간이 서로 겹쳐질 수 있다. 즉, 다수의 메모리 다이(1500, 1501, 1502, 1503) 중 적어도 두 개 이상의 메모리 다이에서 적어도 두 개 이상의 커맨드 동작이 인터리빙 방식을 통해 연속으로 수행될 때, 적어도 두 개 이상의 커맨드 동작의 동작구간은 서로 겹쳐질 수 있다.
이렇게, 연속으로 수행되는 적어도 두 개 이상의 커맨드의 동작구간이 서로 겹쳐질 것이 예상되는 경우, 가장 우선적으로 고려해야 할 사항은, 동작구간이 서로 겹쳐지는 구간에서의 피크(peak)파워값이 메모리 장치(150)에 허용된 파워값을 넘어서는지 여부일 수 있다. 이는, 메모리 장치(150)에서 커맨드 동작의 수행을 위해 사용하는 파워값이 수행 도중 잠시라도 허용된 파워값을 넘어서는 경우, 커맨드 동작의 수행이 정상적으로 이뤄질 수 없기 때문이다.
따라서, 적어도 두 개 이상의 커맨드를 메모리 장치(150)에서 연속으로 수행할 때, 적어도 두 개 이상의 커맨드 동작 각각의 피크파워값이 서로 겹쳐지지 않도록 적어도 두 개 이상의 커맨드가 수행되는 시점의 간격을 충분히 떨어트려야 한다. 이때, 연속으로 수행되는 두 개 이상의 커맨드의 수행시점 간격이 너무 많이 차이가 나는 경우, 두 개 이상의 커맨드를 처리하는데 너무 오랜 시간이 걸리는 문제점이 있을 수 있다. 반대로, 연속으로 수행되는 두 개 이상의 커맨드의 수행시점 간격이 너무 좁게 차이 나는 경우, 적어도 두 개 이상의 커맨드의 동작구간이 겹쳐지는 구간에서 메모리 장치(150)에 허용된 파워값을 의도치 않게 넘어가는 문제가 있을 수 있다.
따라서, 본 발명의 실시예에 따른 메모리 시스템(110)에서는, 적어도 두 개 이상의 커맨드를 메모리 장치(150)에서 연속으로 수행할 때, 메모리 장치(150)에서 수행 가능한 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 정보가 포함된 프로필 정보(profile information)를 사용하여 적어도 두 개 이상의 커맨드가 수행되는 시점의 간격을 적절하게 결정할 수 있다.
도 4은 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 4을 참조하면, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함할 수 있다. 또한, 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다.
도 4에서 도시되지 않았지만, 실시예에 따라, 도 1에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. 이때, 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
구체적으로, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 다수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 다수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트큐(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션(GC) 또는 웨어 레벨링(WL) 또는 리드 리클래임(RR)을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기요청을 전송하여 읽기요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메모리 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 읽기요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
한편, 플래시 변환 계층(FTL) 유닛(40)에서 메모리 인터페이스 유닛(142)으로 전달되는 리드 또는 라이트 커맨드는, 메모리 장치(150)에서 수행가능한 최소리드단위 또는 최소라이트단위의 커맨드일 수 있다. 이때, 최소리드단위 또는 최소라이트단위는, 한 번의 리드 또는 라이트 동작을 통해 메모리 장치(150)에서 리드 또는 라이트할 수 있는 데이터의 최소 크기를 의미할 수 있다. 따라서, 최소리드단위 또는 최소라이트단위는, 메모리 장치(150)의 종류에 따라 그 값이 달라질 수 있다. 예컨대, 메모리 장치(150)가 NAND 플래시 메모리 장치일 경우 최소리드단위 또는 최소라이트단위는, 페이지(page)단위일 수 있다.
한편, 메모리 장치(150)는, 다수의 메모리 블록(BLOCK000, BLOCK001, BLOCK002 / BLOCK010, BLOCK011, BLOCK012 / BLOCK100, BLOCK101, BLOCK102 / BLOCK110, BLOCK111, BLOCK112, 도 2 참조)들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
도 5는 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러에 포함된 메모리 인터페이스 유닛을 설명한다.
도 6은 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 프로필 정보의 일 예를 설명한다.
도 7은 다수의 연속된 커맨드에 대한 컨트롤러의 제1동작을 설명한다.
도 8은 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 프로필 정보의 다른 예를 설명한다.
도 9는 다수의 연속된 커맨드에 대한 컨트롤러의 제2동작을 설명한다.
먼저, 도 5를 참조하면, 메모리 시스템(110)은, 전술한 도 3에서 설명된 메모리 시스템(110)의 구성과 동일하게 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함할 수 있다. 또한, 컨트롤러(130)는, 전술한 도 3에서 설명된 컨트롤러(130)의 구성과 동일하게 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다. 또한, 메모리 장치(150)는, 전술한 도 1 및 도 2에서 설명된 메모리 장치(150)의 구성과 동일하게 다수의 메모리 다이(1500, 1501, 1502, 1503)를 포함할 수 있다. 그리고, 메모리 인터페이스 유닛(142)은, 중복예측연산 수행부(1421)와, 비교연산 수행부(1422), 및 동작조절부(1424)를 포함할 수 있다.
참고로, 도 5에서 설명될 메모리 시스템(110)에 포함된 대부분의 구성요소(132, 40, 144, 150)는, 전술한 도 1 내지 4에 대한 설명에 이미 포함된 바 있다. 따라서, 이어지는 도 5에 대한 설명에서는 도 1 내지 4에 대한 설명에서 구체적으로 설명되지 못한 구성요소(142)의 동작을 중심으로 설명하도록 하겠다.
도 5를 참조하면, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 수행 가능한 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 프로필 정보(profile information)를 내부의 설정된 공간, 예컨대, 메모리(144)에 저장할 수 있다. 또한, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)로 제1커맨드와 제2커맨드를 연속으로 전달하는 경우, 내부의 설정된 공간(144)에 저장된 프로필 정보(profile information)로부터 제1커맨드에 대한 동작구간별 파워값의 사용량 변화 및 제2커맨드에 대한 동작구간별 파워값의 사용량 변화를 확인할 수 있다. 또한, 컨트롤러(130)는, 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 확인한 결과를 참조하여 제1커맨드의 동작구간과 제2커맨드의 동작구간이 겹쳐진 중복된 동작구간에서 사용되는 피크(peak)파워값을 제1기준파워값 이하로 유지하는 것이 가능한 중복된 동작구간의 최대길이를 연산할 수 있다. 또한, 컨트롤러(130)는, 제1커맨드의 동작구간과 제2커맨드의 동작구간이 겹쳐진 중복된 동작구간의 최대길이를 연산한 결과에 따라 제1커맨드와 제2커맨드를 메모리 장치(150)로 전달하는 시점, 즉, 제1커맨드와 제2커맨드가 메모리 장치(150)에서 실제로 수행되는 시점의 차이를 조절할 수 있다. 참고로, 제1기준파워값은, 메모리 장치(150)에 허용된 파워값을 의미할 수 있다.
도 6을 참조하면, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 수행 가능한 다수의 커맨드 동작 각각을 절대적인 시간 단위를 기준으로 다수의 동작구간으로 구분한 뒤, 동작구간별 파워값의 사용량 변화에 대한 정보를 프로필 정보(profile information)로서 생성하는 것을 알 수 있다.
구체적으로, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 수행 가능한 다수의 커맨드 동작 각각은, 전술한 도 3에서 설명한 바와 같이, 동작구간 내에서 사용되는 파워값이 가변될 수 있다.
실시예에 따라, 도 6과 같이 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 수행 가능한 다수의 커맨드 동작 각각의 시작시점(START)과 종료시점(END) 사이를 설정된 고정시간간격에 따라 다수의 동작구간(A, B, C, ..., S, T, U)으로 구분할 수 있다.
따라서, 프로필 정보(profile information)에는, 다수의 동작구간(A, B, C, ..., S, T, U)별 파워값의 사용량 변화에 대한 정보가 포함될 수 있다. 이때, 다수의 동작구간(A, B, C, ..., S, T, U) 각각에서 사용되는 최대 파워값이 다수의 동작구간(A, B, C, ..., S, T, U) 각각의 동작구간별 파워값의 사용량으로서 프로필 정보(profile information)에 설정될 수 있다.
예컨대, 프로필 정보(profile information)에는, A동작구간및부터 U동작구간까지의 최대 파워값이 테이블 형태로 포함될 수 있다. 이와 같은, 프로필 정보(profile information)를 참조하면, I동작구간에서 피크파워값이 사용된다는 것을 알 수 있다.
도 8을 참조하면, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 수행 가능한 다수의 커맨드 동작 각각을 미리 정해진 조건에 따라 다수의 동작구간으로 구분한 뒤, 동작구간별 파워값의 사용량 변화에 대한 정보를 프로필 정보(profile information)로서 생성하는 것을 알 수 있다. 이때, 미리 정해진 조건은, 동작구간에서 사용되는 파워값이 기준값보다 더 큰 값을 갖는지 여부일 수 있다.
구체적으로, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 수행 가능한 다수의 커맨드 동작 각각은, 전술한 도 3에서 설명한 바와 같이, 동작구간 내에서 사용되는 파워값이 가변될 수 있다.
실시예에 따라, 도 8과 같이 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 수행 가능한 다수의 커맨드 동작 각각의 시작시점(START)과 종료시점(END) 사이에서 사용되는 파워값의 크기가 제2기준파워값(PREF2)보다 큰 값을 갖는지 여부에 따라 선택되는 다수의 특정시점을 기준으로 다수의 동작구간(V, W, X, Y, Z)를 구분할 수 있다. 즉, 동작구간의 시작시점(START)이후 사용되는 파워값의 크기가 제2기준파워값(PREF2)의 크기를 처음으로 초과하는 시점을 제1특정시점(S1)으로 설정한 뒤, 시작시점(START)과 제1특정시점(S1) 사이를 V동작구간으로 설정할 수 있다. 또한, 제1특정시점(S1) 이후 사용되는 파워값의 크기가 제2기준파워값(PREF2)의 크기보다 작아졌다가 다시 제2기준파워값(PREF2)의 크기를 초과하는 시점을 제2특정시점(S2)로 설정한 뒤, 제1특정시점(S1)과 제2특정시점(S2) 사이를 W동작구간으로 설정할 수 있다. 또한, 제2특정시점(S2)이후 파워값의 크기가 제2기준파워값(PREF2)의 크기보다 작아졌다가 다시 제2기준파워값(PREF2)의 크기를 초과하는 시점을 제3특정시점(S3)로 설정한 뒤, 제2특정시점(S2)과 제3특정시점(S3) 사이를 X동작구간으로 설정할 수 있다. 또한, 제3특정시점(S3)이후 파워값의 크기가 제2기준파워값(PREF2)의 크기보다 작아졌다가 다시 제2기준파워값(PREF2)의 크기를 초과하는 시점을 제4특정시점(S4)로 설정한 뒤, 제3특정시점(S3)과 제4특정시점(S4) 사이를 Y동작구간으로 설정할 수 있다. 또한, 제4특정시점(S4) 이후 동작구간의 종료시점(END)까지 사용되는 파워 값의 크기가 제2기준파워값(PREF2)을 초과하지 못하므로, 제4특정시점(S1)과 종료시점(END) 사이를 Z동작구간으로 설정할 수 있다.
따라서, 프로필 정보(profile information)에는, 다수의 동작구간(V, W, X, Y, Z)별 파워값의 사용량 변화에 대한 정보가 포함될 수 있다. 이때, 다수의 동작구간(V, W, X, Y, Z) 각각에서 사용되는 최대 파워값이 다수의 동작구간(V, W, X, Y, Z) 각각의 동작구간별 파워값의 사용량으로서 프로필 정보(profile information)에 설정될 수 있다.
예컨대, 프로필 정보(profile information)에는, V동작구간부터 Z동작구간까지의 최대 파워값이 테이블 형태로 포함될 수 있다. 이와 같은, 프로필 정보(profile information)를 참조하면, Y동작구간에서 피크파워값이 사용된다는 것을 알 수 있다.
한편, 전술한 도 1a 내지 도 1c에서 설명한 바와 같이 프로필 정보(profile information)는, 메모리 장치(150)를 메모리 시스템(110)에 포함시켜 실제로 사용하기 이전에 메모리 장치(150)를 설계하고 생산하는 과정에서 미리 생성되어, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503) 중 적어도 하나 이상의 메모리 다이에 저장되어 있거나, 또는 추가 비휘발성 메모리 장치(1301 or 1101)에 되어 있을 수 있다. 이때, 프로필 정보(profile information)를 도 6에 대응하는 형태로 생성할지 아니면 도 8에 대응하는 형태로 생성할지 여부는 설계자에 의해 미리 결정될 수 있다. 즉, 프로필 정보(profile information)를 도 6에 대응하는 형태로 생성할지 아니면 도 8에 대응하는 형태로 생성할지 여부는 설계자의 선택에 따라 얼마든지 달라질 수 있다.
그리고, 메모리 시스템(110)에 포함된 컨트롤러(130)는, 부팅(Booting)동작을 수행할 때, 다수의 메모리 다이(1500, 1501, 1502, 1503) 중 적어도 하나 이상의 메모리 다이 또는 추가 비휘발성 메모리 장치(1301 or 1101)로부터 프로필 정보(profile information)를 로딩하여 내부의 설정된 공간, 예컨대, 메모리(144)에 저장할 수 있다.
그리고, 컨트롤러(130)는, 프로필 정보(profile information)를 통해 확인되는 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 동작구간 단위로 가변시키는 중복예측연산을 수행할 수 있다. 이와 같은 중복예측연산을 통해, 컨트롤러(130)는, 제1 및 제2커맨드 사이의 중복된 동작구간의 개수를 가변시킬 수 있다. 이때, 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 가변된다는 것은, 제1커맨드의 동작구간과 제2커맨드의 동작구간이 겹쳐진 중복된 동작구간의 길이가 조절된다는 것을 의미할 수 있다.
그리고, 컨트롤러(130)는, 제1 및 제2커맨드 사이에 적어도 한 개 이상의 중복된 동작구간 각각에 대응하는 적어도 한 개의 합산된 파워값을 제1기준파워값(PREF1)과 비교하는 비교연산을 수행할 수 있다. 이와 같은 비교연산을 통해, 컨트롤러(130)는, 제1 및 제2커맨드 사이에 적어도 한 개 이상의 중복된 동작구간 각각에 대응하는 합산된 파워값 중 제1기준파워값(PREF1)보다 큰 파워값이 존재하는지 여부를 확인할 수 있다.
그리고, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)로 제1커맨드와 제2커맨드를 연속으로 전달하기 이전에, 설정된 조건을 만족할 때까지 제1커맨드와 제2커맨드에 대해 중복예측연산 및 비교연산을 번갈아서 반복적으로 수행할 수 있다.
이때, 컨트롤러(130)는, 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태에서 제1커맨드와 제2커맨드에 대해 중복예측연산 및 비교연산의 수행을 시작할 수 있다. 여기서, 제1커맨드와 제2커맨드에 대해 중복예측연산 및 비교연산을 번갈아서 반복적으로 수행하는 동작을 컨트롤러(130)에서 시작하기 이전 상태, 즉, 컨트롤러(130)에서 중복예측연산 및 비교연산이 한 번도 수행되지 않은 상태를 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태로 가정할 수 있다. 예컨대, 제1 및 제2커맨드가 메모리 장치(150)에서 수행되는 시점이 완전히 동일한 시점인 경우를 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태라고 가정할 수 있다. 또 다른 예를 들면, 제1 및 제2커맨드가 메모리 장치(150)에서 수행되는 시점차이가 메모리 장치(150)의 스펙(specification)에 의해 지정된 최소한의 시간차를 갖는 경우를 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태라고 가정할 수 있다.
이렇게, 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태에서, 컨트롤러(130)는, 제1 및 제2커맨드 사이에 적어도 한 개 이상의 중복된 동작구간 각각에 대해 비교연산을 수행하여 설정된 조건을 만족하는지 여부를 확인할 수 있다. 컨트롤러(130)는, 설정된 조건을 만족하였는지 여부에 따라 중복예측연산의 수행여부를 결정할 수 있다. 이때, 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태에서 중복예측연산이 수행되는 것을 가정하였으므로, 중복예측연산이 수행될 때마다 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 감소될 것이다. 이와 같은 방식으로, 컨트롤러(130)는, 비교연산의 결과 설정된 조건이 만족될 때까지, 비교연산과 함께 중복예측연산을 번갈아서 반복적으로 수행할 수 있다.
여기서, 설정된 조건은, 제1커맨드와 제2커맨드 사이에 적어도 하나 이상의 중복된 동작구간 각각에 대해 비교연산을 수행한 결과, 적어도 하나 이상의 중복된 동작구간 중 어떠한 동작구간에서도 최대 파워값이 제1기준파워값(PREF1)보다 작은 경우를 포함할 수 있다.
따라서, 비교연산을 수행한 결과 설정된 조건을 만족하는 경우는, 제1커맨드의 동작구간과 제2커맨드의 동작구간이 겹쳐진 중복된 동작구간에서 사용되는 피크파워값을 제1기준파워값 이하로 유지하는 것이 가능한 중복된 동작구간의 최대길이가 될 수 있다.
참고로, 전술한 설명에서 중복된 동작구간의 개수가 가변되는 동작과, 중복된 동작구간의 길이가 가변되는 동작을 혼용하여 사용한 바 있다. 이는, 중복된 동작구간의 개수가 가변되는 동작과 중복된 동작구간의 길이가 가변되는 동작은 실질적으로 같은 동작이기 때문이다. 즉, 중복된 동작구간의 개수가 증가하는 동작은, 중복된 동작구간의 길이가 증가하는 동작과 동일한 동작이라고 볼 수 있다. 마찬가지로, 중복된 동작구간의 길이가 감소하는 동작은, 중복된 동작구간의 길이가 감소하는 동작과 동일한 동작이라고 볼 수 있다. 따라서, 중복된 동작구간의 개수가 최대인 상태는, 중복된 동작구간의 길이가 최대인 상태와 동일한 상태라고 볼 수 있다.
한편, 컨트롤러(130)의 구성요소 중 메모리 인터페이스 유닛(142)에 포함된 동작조절부(1424)는, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)로 제1커맨드와 제2커맨드를 연속으로 전달하는 경우, 메모리(144)에 저장된 프로필 정보(profile information)로부터 제1커맨드에 대한 동작구간별 파워값의 사용량 변화 및 제2커맨드에 대한 동작구간별 파워값의 사용량 변화를 확인할 수 있다. 또한, 동작조절부(1424)는, 메모리 장치(150)에 포함된 다수의 메모리 다이(1500, 1501, 1502, 1503)로 제1커맨드와 제2커맨드를 연속으로 전달하기 이전에, 제1커맨드와 제2커맨드에 대해 중복예측연산 및 비교연산을 번갈아서 반복적으로 수행하도록 중복예측연산 수행부(1421)와 비교연산 수행부(1422)의 동작을 제어할 수 있다. 이때, 동작조절부(1424)는, 비교연산 수행부(1422)의 동작결과, 즉, 비교연산의 동작결과가 설정된 조건을 만족하였는지 여부를 확인하고, 그 결과에 따라 제1커맨드와 제2커맨드에 대해 중복예측연산 및 비교연산을 번갈아서 반복적으로 수행하도록 중복예측연산 수행부(1421)와 비교연산 수행부(1422)의 동작을 제어할 수 있다. 또한, 동작조절부(1424)는, 비교연산 수행부(1422)의 동작결과, 즉, 비교연산의 동작결과가 설정된 조건을 만족시키는 경우, 설정된 조건이 만족된 제1 및 제2커맨드 사이의 중복된 동작구간 길이에 대응하여 제1커맨드와 제2커맨드가 다수의 메모리 다이(1500, 1501, 1502, 1503)로 전달되는 시점차이를 조절할 수 있다. 여기서, 비교연산의 동작결과가 설정된 조건을 만족시키는 상태에서 제1 및 제2커맨드 사이의 중복된 동작구간 길이가 상대적으로 길면 길수록 제1커맨드와 제2커맨드가 다수의 메모리 다이(1500, 1501, 1502, 1503)로 전달되는 시점차이는 작아질 것이다. 반대로, 비교연산의 동작결과가 설정된 조건을 만족시키는 상태에서 제1 및 제2커맨드 사이의 중복된 동작구간 길이가 상대적으로 짧으면 짧을수록 제1커맨드와 제2커맨드가 다수의 메모리 다이(1500, 1501, 1502, 1503)로 전달되는 시점차이는 커질 것이다.
그리고, 컨트롤러(130)의 구성요소 중 메모리 인터페이스 유닛(142)에 포함된 중복예측연산 수행부(1421)는, 동작조절부(1424)의 제어에 따라 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 동작구간 단위로 가변시키는 중복예측연산을 수행할 수 있다. 즉, 중복예측연산 수행부(1421)는, 동작조절부(1424)의 제어에 따라 중복예측연산을 수행하여 제1 및 제2커맨드 사이의 중복된 동작구간의 개수를 가변시킬 수 있으며, 이를 통해, 제1커맨드의 동작구간과 제2커맨드의 동작구간이 겹쳐진 중복된 동작구간의 길이를 조절할 수 있다.
그리고, 컨트롤러(130)의 구성요소 중 메모리 인터페이스 유닛(142)에 포함된 비교연산 수행부(1422)는, 동작조절부(1424)의 제어에 따라 제1 및 제2커맨드 사이에 적어도 한 개 이상의 중복된 동작구간 각각에 대응하는 적어도 한 개의 합산된 파워값을 제1기준파워값(PREF1)과 비교할 수 있다. 즉, 비교연산 수행부(1422)는, 비교연산을 통해 제1 및 제2커맨드 사이에 적어도 한 개 이상의 중복된 동작구간 각각에 대응하는 합산된 파워값 중 제1기준파워값(PREF1)보다 큰 파워값이 존재하는지 여부를 확인할 수 있다.
구체적인 실시예를 설명하기 위해 도 6 및 도 7을 함께 참조하면, 제1커맨드와 제2커맨드는 동일한 커맨드이고, 제1커맨드에 포함된 다수의 동작구간, 및 제2커맨드에 포함된 다수의 동작구간 각각이 모두 도 6에서 설명된 것과 같이 고정된 시간간격에 따라 구분되는 경우인 것을 알 수 있다.
예컨대, 제1커맨드에 21개의 동작구간(A, B, C, ..., S, T, U)이 포함되고, 제2커맨드에 21개의 동작구간(A, B, C, ..., S, T, U)이 포함되는 것을 가정할 수 있다. 따라서, 프로필 정보(profile information)에는, 제1커맨드에 포함된 21개의 동작구간(A, B, C, ..., S, T, U) 각각에 대응하는 파워값의 사용량 변화에 대한 정보가 포함될 수 있다. 마찬가지로, 프로필 정보(profile information)에는, 제2커맨드에 포함된 21개의 동작구간(A, B, C, ..., S, T, U) 각각에 대응하는 파워값의 사용량 변화에 대한 정보가 포함될 수 있다.
이와 같은 상태에서, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태는, 도 7의 <1>과 같은 상태일 수 있다. 즉, 제1커맨드와 제2커맨드가 완전히 동일한 시점에서 수행되는 것을 가정한 상태일 수 있다. 따라서, 제1커맨드에 포함된 21개의 동작구간(A, B, C, ..., S, T, U)과 제2커맨드에 포함된 21개의 동작구간(A, B, C, ..., S, T, U)은 서로 완전히 겹쳐진 형태가 될 수 있으며, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수는 21개가 될 수 있다.
이렇게, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수가 21개인 상태에서, 컨트롤러(130)는, 비교연산을 수행할 수 있다. 즉, 제1커맨드와 제2커맨드 사이의 중복된 21개의 동작구간 각각에 대응하는 21개의 합산된 파워값을 제1기준파워값(PREF1)과 비교할 수 있다. 예컨대, 제1커맨드의 A동작구간의 최대 파워값과 제2커맨드의 A동작구간의 최대 파워값을 더한 첫 번째 합산 파워값을 제1기준파워값(PREF1)과 비교하고, 제1커맨드의 B동작구간의 최대 파워값과 제2커맨드의 B동작구간의 최대 파워값을 더한 두 번째 합산 파워값을 제1기준파워값(PREF1)과 비교하는 방식으로, 제1커맨드의 A동작구간부터 U동작구간까지 각 동작구간(A, B, C, ..., S, T, U)의 최대 파워값과 제2커맨드의 A동작구간부터 U동작구간까지 각 동작구간(A, B, C, ..., S, T, U)의 최대 파워값을 더한 첫 번째 내지 스물 한 번째 합산 파워값 각각을 제1기준파워값(PREF1)과 비교할 수 있다.
도 7의 <1>에서는, 제1커맨드의 I동작구간의 최대 파워값과 제2커맨드의 I동작구간의 최대 파워값을 더한 아홉 번째 합산 파워값(I+I)이 제1기준파워값(PREF1)보다 큰 경우(I+I > PREF1)를 가정할 수 있다. 때문에, 도 7의 <1>에서는 비교연산의 결과가 설정된 조건을 만족시키지 못하는 상태일 수 있다.
따라서, 컨트롤러(130)는, 중복예측연산을 수행하여 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수를 최대인 상태보다 감소시킬 수 있다. 즉, 컨트롤러(130)는, 도 7의 <2>와 같이 중복예측연산을 통해 제2커맨드의 동작구간을 한 칸 이동시켜, 제1커맨드와 제2커맨드가 한 개의 동작구간 차이를 갖도록 할 수 있다. 따라서, 제1커맨드에 포함된 21개의 동작구간(A, B, C, ..., S, T, U)과 제2커맨드에 포함된 21개의 동작구간(A, B, C, ..., S, T, U)은, 한 개의 동작구간 차이를 두고 서로 겹쳐진 형태가 될 수 있으며, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수는 20개가 될 수 있다.
이렇게, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수가 20개인 상태에서, 컨트롤러(130)는, 비교연산을 수행할 수 있다. 즉, 제1커맨드와 제2커맨드 사이의 중복된 20개의 동작구간 각각에 대응하는 20개의 합산된 파워값을 제1기준파워값(PREF1)과 비교할 수 있다. 예컨대, 제1커맨드의 B동작구간의 최대 파워값과 제2커맨드의 A동작구간의 최대 파워값을 더한 첫 번째 합산 파워값을 제1기준파워값(PREF1)과 비교하고, 제1커맨드의 B동작구간의 최대 파워값과 제2커맨드의 C동작구간의 최대 파워값을 더한 두 번째 합산 파워값을 제1기준파워값(PREF1)과 비교하는 방식으로, 제1커맨드의 B동작구간부터 U동작구간까지 각 동작구간(B, C, D, ..., S, T, U)의 최대 파워값과 제2커맨드의 A동작구간부터 T동작구간까지 각 동작구간(A, B, C, ..., R, S, T)의 최대 파워값을 더한 첫 번째 내지 스무 번째 합산 파워값 각각을 제1기준파워값(PREF1)과 비교할 수 있다.
도 7의 <2>에서는, 제1커맨드의 I동작구간의 최대 파워값과 제2커맨드의 H동작구간의 최대 파워값을 더한 여덟 번째 합산 파워값(I+H)이 제1기준파워값(PREF1)보다 작은 경우(I+H > PREF1)를 가정할 수 있다. 또한, 제1커맨드의 J동작구간의 최대 파워값과 제2커맨드의 I동작구간의 최대 파워값을 더한 아홉 번째 합산 파워값(J+I)이 제1기준파워값(PREF1)보다 작은 경우(J+I > PREF1)를 가정할 수 있다. 때문에, 도 7의 <2>에서는 비교연산의 결과가 설정된 조건을 만족시키는 상태일 수 있다.
이렇게, 비교연산의 결과가 설정된 조건을 만족시키므로, 컨트롤러(130)는, 설정된 조건이 만족된 제1 및 제2커맨드 사이의 중복된 동작구간 길이에 대응하여 제1커맨드와 제2커맨드가 다수의 메모리 다이(1500, 1501, 1502, 1503)로 전달되는 시점차이를 조절할 수 있다. 즉, 컨트롤러(130)는, 제1커맨드와 제2커맨드를 연속으로 다수의 메모리 다이(1500, 1501, 1502, 1503)로 전달할 때, 제1커맨드와 제2커맨드의 전달 시점차이가 한 개의 동작구간 길이에 대응하는 만큼이 될 수 있도록 제어할 수 있다. 따라서, 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 제1커맨드와 제2커맨드를 수행하는 시점의 차이는, 한 개의 동작구간 길이에 대응하는 만큼이 될 수 있다.
구체적인 실시예를 설명하기 위해 도 8 및 도 9를 함께 참조하면, 제1커맨드와 제2커맨드는 동일한 커맨드이고, 제1커맨드에 포함된 다수의 동작구간, 및 제2커맨드에 포함된 다수의 동작구간 각각이 모두 도 8에서 설명된 것과 같이 커맨드 동작 각각의 시작시점(START)과 종료시점(END) 사이에서 사용되는 파워값의 크기가 제2기준파워값(PREF2)보다 큰 값을 갖는지 여부에 따라 선택되는 다수의 특정시점을 기준으로 구분되는 경우인 것을 알 수 있다.
예컨대, 제1커맨드에 5개의 동작구간(V, W, X, Y, Z)이 포함되고, 제2커맨드에 5개의 동작구간(V, W, X, Y, Z)이 포함되는 것을 가정할 수 있다. 따라서, 프로필 정보(profile information)에는, 제1커맨드에 포함된 5개의 동작구간(V, W, X, Y, Z) 각각에 대응하는 파워값의 사용량 변화에 대한 정보가 포함될 수 있다. 마찬가지로, 프로필 정보(profile information)에는, 제2커맨드에 포함된 5개의 동작구간(V, W, X, Y, Z) 각각에 대응하는 파워값의 사용량 변화에 대한 정보가 포함될 수 있다.
이와 같은 상태에서, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태는, 도 8의 <1>과 같은 상태일 수 있다. 즉, 제1커맨드와 제2커맨드가 완전히 동일한 시점에서 수행되는 것을 가정한 상태일 수 있다. 따라서, 제1커맨드에 포함된 5개의 동작구간(V, W, X, Y, Z)과 제2커맨드에 포함된 5개의 동작구간(V, W, X, Y, Z)은 서로 완전히 겹쳐진 형태가 될 수 있으며, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수는 5개가 될 수 있다.
이렇게, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수가 5개인 상태에서, 컨트롤러(130)는, 비교연산을 수행할 수 있다. 즉, 제1커맨드와 제2커맨드 사이의 중복된 5개의 동작구간 각각에 대응하는 5개의 합산된 파워값을 제1기준파워값(PREF1)과 비교할 수 있다. 예컨대, 제1커맨드의 V동작구간의 최대 파워값과 제2커맨드의 V동작구간의 최대 파워값을 더한 첫 번째 합산 파워값을 제1기준파워값(PREF1)과 비교하고, 제1커맨드의 W동작구간의 최대 파워값과 제2커맨드의 W동작구간의 최대 파워값을 더한 두 번째 합산 파워값을 제1기준파워값(PREF1)과 비교하는 방식으로, 제1커맨드의 V동작구간부터 Z동작구간까지 각 동작구간(V, W, X, Y, Z)의 최대 파워값과 제2커맨드의 V동작구간부터 Z동작구간까지 각 동작구간(V, W, X, Y, Z)의 최대 파워값을 더한 첫 번째 내지 다섯 번째 합산 파워값 각각을 제1기준파워값(PREF1)과 비교할 수 있다.
도 8의 <1>에서는, 제1커맨드의 Y동작구간의 최대 파워값과 제2커맨드의 Y동작구간의 최대 파워값을 더한 네 번째 합산 파워값(Y+Y)이 제1기준파워값(PREF1)보다 큰 경우(Y+Y > PREF1)를 가정할 수 있다. 때문에, 도 8의 <1>에서는 비교연산의 결과가 설정된 조건을 만족시키지 못하는 상태일 수 있다.
따라서, 컨트롤러(130)는, 중복예측연산을 수행하여 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수를 최대인 상태보다 감소시킬 수 있다. 즉, 컨트롤러(130)는, 도 8의 <2>와 같이 중복예측연산을 통해 제2커맨드의 동작구간을 한 칸 이동시켜, 제1커맨드와 제2커맨드가 한 개의 동작구간 차이를 갖도록 할 수 있다. 따라서, 제1커맨드에 포함된 5개의 동작구간(V, W, X, Y, Z)과 제2커맨드에 포함된 5개의 동작구간(V, W, X, Y, Z)은, 한 개의 동작구간 차이를 두고 서로 겹쳐진 형태가 될 수 있으며, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수는 4개가 될 수 있다.
여기서, 도 8에 예시된 실시예에서는 제1커맨드에 포함된 5개의 동작구간(V, W, X, Y, Z)과 제2커맨드에 포함된 5개의 동작구간(V, W, X, Y, Z)의 동작구간 길이가 각각 서로 다른 상태일 수 있다. 따라서, 중복예측연산을 통해 제2커맨드의 동작구간을 한 칸 이동시켜, 제1커맨드와 제2커맨드가 한 개의 동작구간 차이를 갖도록 하는 동작에서 제1커맨드와 제2커맨드의 수행 시점차이는, 중복예측연산을 통해 이동하는 한 칸의 동작구간이 어떤 동작구간인지에 따라 달라질 수 있다. 예컨대, 도 8의 <2>에서는, 중복예측연산을 통해 이동하는 한 칸의 동작구간이 Y동작구간이므로, 중복예측연산 이후 제1커맨드와 제2커맨드는, Y동작구간의 길이에 대응하는 만큼의 수행시점 차이를 가질 수 있다.
이렇게, 제1커맨드와 제2커맨드 사이의 중복된 동작구간의 개수가 4개인 상태에서, 컨트롤러(130)는, 비교연산을 수행할 수 있다. 즉, 제1커맨드와 제2커맨드 사이의 중복된 4개의 동작구간 각각에 대응하는 4개의 합산된 파워값을 제1기준파워값(PREF1)과 비교할 수 있다. 예컨대, 제1커맨드의 W동작구간의 최대 파워값과 제2커맨드의 V동작구간의 최대 파워값을 더한 첫 번째 합산 파워값을 제1기준파워값(PREF1)과 비교하고, 제1커맨드의 X동작구간의 최대 파워값과 제2커맨드의 W동작구간의 최대 파워값을 더한 두 번째 합산 파워값을 제1기준파워값(PREF1)과 비교하는 방식으로, 제1커맨드의 W동작구간부터 Z동작구간까지 각 동작구간(W, X, Y, Z)의 최대 파워값과 제2커맨드의 V동작구간부터 Y동작구간까지 각 동작구간(V, W, X, Y)의 최대 파워값을 더한 첫 번째 내지 네 번째 합산 파워값 각각을 제1기준파워값(PREF1)과 비교할 수 있다.
도 8의 <2>에서는, 제1커맨드의 Y동작구간의 최대 파워값과 제2커맨드의 X동작구간의 최대 파워값을 더한 세 번째 합산 파워값(Y+X)이 제1기준파워값(PREF1)보다 작은 경우(Y+X > PREF1)를 가정할 수 있다. 또한, 제1커맨드의 Z동작구간의 최대 파워값과 제2커맨드의 Y동작구간의 최대 파워값을 더한 네 번째 합산 파워값(Z+Y)이 제1기준파워값(PREF1)보다 작은 경우(Z+Y > PREF1)를 가정할 수 있다. 때문에, 도 8의 <2>에서는 비교연산의 결과가 설정된 조건을 만족시키는 상태일 수 있다.
이렇게, 비교연산의 결과가 설정된 조건을 만족시키므로, 컨트롤러(130)는, 설정된 조건이 만족된 제1 및 제2커맨드 사이의 중복된 동작구간 길이에 대응하여 제1커맨드와 제2커맨드가 다수의 메모리 다이(1500, 1501, 1502, 1503)로 전달되는 시점차이를 조절할 수 있다. 즉, 컨트롤러(130)는, 제1커맨드와 제2커맨드를 연속으로 다수의 메모리 다이(1500, 1501, 1502, 1503)로 전달할 때, 제1커맨드와 제2커맨드의 전달 시점차이가 한 개의 동작구간 길이, 예컨대, 도 8의 <2>에서는 Y동작구간의 길이에 대응하는 만큼이 될 수 있도록 제어할 수 있다. 따라서, 다수의 메모리 다이(1500, 1501, 1502, 1503)에서 제1커맨드와 제2커맨드를 수행하는 시점의 차이는, 한 개의 동작구간 길이, 예컨대, 도 8의 <2>에서는 Y동작구간의 길이에 대응하는 만큼이 될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

Claims (20)

  1. 다수의 커맨드에 응답하여 다수의 커맨드 동작을 수행하는 다수의 메모리 다이(die)를 포함하는 비휘발성 메모리 장치; 및
    상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 프로필(profile)정보를 내부의 설정된 공간에 저장하며, 상기 다수의 메모리 다이로 제1 및 제2커맨드를 연속으로 전달하는 경우, 상기 프로필 정보로부터 상기 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 확인하고, 확인결과를 참조하여 피크(peak)파워값을 제1기준파워값 이하로 유지하는 것이 가능한 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 최대길이를 연산한 뒤, 연산결과에 따라 상기 제1 및 제2커맨드 사이의 수행시점 차이를 조절하는 컨트롤러를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간은,
    상기 다수의 커맨드 동작 각각의 시작시점부터 종료시점 사이에서 설정된 고정시간간격을 기준으로 구분되는 메모리 시스템.
  3. 제1항에 있어서,
    상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간은,
    상기 다수의 커맨드 동작 각각의 시작시점부터 종료시점 사이에서 사용되는 파워값과 제2기준파워값의 크기비교에 따라 선택되는 다수의 특정시점을 기준으로 구분되는 메모리 시스템.
  4. 제1항에 있어서,
    상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간 각각에서 사용되는 최대 파워값이 동작구간별 파워값의 사용량으로서 상기 프로필 정보에 설정되는 메모리 시스템.
  5. 제1항에 있어서,
    상기 컨트롤러는,
    상기 프로필 정보를 통해 확인되는 상기 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 동작구간 단위로 가변시키는 중복예측연산을 통해 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 개수를 가변시켜 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 길이를 조절하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 제1 및 제2커맨드 사이에 적어도 한 개 이상의 중복된 동작구간 각각에 대응하는 적어도 한 개의 합산된 파워값을 상기 제1기준파워값과 비교하는 비교연산을 통해 적어도 한 개 이상의 상기 합산된 파워값 중 상기 제1기준파워값보다 큰 파워값이 존재하는지 여부를 확인하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는,
    상기 다수의 메모리 다이로 제1 및 제2커맨드를 연속으로 전달하기 이전에, 설정된 조건을 만족할 때까지 상기 중복예측연산 및 상기 비교연산을 번갈아서 반복적으로 수행하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는, 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태에서 상기 중복예측연산 및 상기 비교연산의 수행을 시작하며,
    상기 설정된 조건은, 상기 비교연산의 수행결과 상기 제1기준파워값보다 큰 파워값이 존재하지 않는 경우를 포함하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 다수의 메모리 다이 중 적어도 하나 이상의 메모리 다이에 상기 프로필 정보가 저장되어 있으며,
    상기 컨트롤러는,
    부팅(Booting)시 상기 다수의 메모리 다이로부터 상기 프로필정보를 로딩하여 상기 설정된 공간에 저장하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 프로필 정보가 저장된 추가 비휘발성 메모리 장치를 더 포함하며,
    상기 컨트롤러는,
    부팅(Booting)시 상기 추가 비휘발성 메모리 장치로부터 상기 프로필정보를 로딩하여 상기 설정된 공간에 저장하는 메모리 시스템.
  11. 다수의 커맨드에 응답하여 다수의 커맨드 동작을 수행하는 다수의 메모리 다이(die)를 포함하는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
    상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간의 동작구간별 파워값의 사용량 변화에 대한 프로필(profile)정보를 내부의 설정된 공간에 저장하는 저장단계;
    상기 다수의 메모리 다이로 제1 및 제2커맨드를 연속으로 전달하는 경우, 상기 프로필 정보로부터 상기 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 확인하는 확인단계; 및
    상기 확인단계의 결과를 참조하여 피크(peak)파워값을 제1기준파워값 이하로 유지하는 것이 가능한 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 최대길이를 연산한 뒤, 연산결과에 따라 상기 제1 및 제2커맨드 사이의 수행시점 차이를 조절하는 조절단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제11항에 있어서,
    상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간은,
    상기 다수의 커맨드 동작 각각의 시작시점부터 종료시점 사이에서 설정된 고정시간간격을 기준으로 구분되는 메모리 시스템의 동작방법.
  13. 제11항에 있어서,
    상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간은,
    상기 다수의 커맨드 동작 각각의 시작시점부터 종료시점 사이에서 사용되는 파워값과 제2기준파워값의 크기비교에 따라 선택되는 다수의 특정시점을 기준으로 구분되는 메모리 시스템의 동작방법.
  14. 제11항에 있어서,
    상기 다수의 커맨드 동작 각각에 포함된 다수의 동작구간 각각에서 사용되는 최대 파워값이 동작구간별 파워값의 사용량으로서 상기 프로필 정보에 설정되는 메모리 시스템의 동작방법.
  15. 제11항에 있어서,
    상기 확인단계를 통해 확인되는 상기 제1 및 제2커맨드 각각에 대한 동작구간별 파워값의 사용량 변화를 동작구간 단위로 가변시키는 중복예측연산을 통해 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 개수를 가변시켜 상기 제1 및 제2커맨드 사이의 중복된 동작구간의 길이를 조절하는 가변단계를 더 포함하는 메모리 시스템의 동작방법.
  16. 제15항에 있어서,
    상기 제1 및 제2커맨드 사이에 적어도 한 개 이상의 중복된 동작구간 각각에 대응하는 적어도 한 개의 합산된 파워값을 상기 제1기준파워값과 비교하는 비교연산을 통해 적어도 한 개 이상의 상기 합산된 파워값 중 상기 제1기준파워값보다 큰 파워값이 존재하는지 여부를 확인하는 확인단계를 더 포함하는 메모리 시스템의 동작방법.
  17. 제16항에 있어서,
    상기 조절단계는,
    상기 다수의 메모리 다이로 제1 및 제2커맨드를 연속으로 전달하기 이전에, 설정된 조건을 만족할 때까지 상기 가변단계 및 상기 확인단계를 번갈아서 반복적으로 수행하는 반복단계; 및
    상기 반복단계의 수행결과에 응답하여 상기 제1 및 제2커맨드 사이의 수행시점 차이를 조절하는 단계를 포함하는 메모리 시스템의 동작방법.
  18. 제17항에 있어서,
    상기 제1 및 제2커맨드 사이의 중복된 동작구간의 개수가 최대인 상태에서 상기 반복단계의 동작을 시작하며,
    상기 설정된 조건은, 상기 비교연산의 수행결과 상기 제1기준파워값보다 큰 파워값이 존재하지 않는 경우를 포함하는 메모리 시스템의 동작방법.
  19. 제11항에 있어서,
    상기 다수의 메모리 다이 중 적어도 하나 이상의 메모리 다이에 상기 프로필 정보가 저장되어 있으며,
    부팅(Booting)시 상기 다수의 메모리 다이로부터 상기 프로필정보를 로딩하여 상기 설정된 공간에 저장하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  20. 제11항에 있어서,
    상기 프로필 정보가 저장된 추가 비휘발성 메모리 장치를 더 포함하며,
    부팅(Booting)시 상기 추가 비휘발성 메모리 장치로부터 상기 프로필정보를 로딩하여 상기 설정된 공간에 저장하는 단계를 더 포함하는 메모리 시스템의 동작방법.
KR1020200035469A 2020-03-24 2020-03-24 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법 KR20210119070A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200035469A KR20210119070A (ko) 2020-03-24 2020-03-24 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US16/940,056 US11262950B2 (en) 2020-03-24 2020-07-27 Memory system for adjusting difference between operation time points in sequential command operations performed in memory device, and operation method thereof
CN202010990104.7A CN113448503B (zh) 2020-03-24 2020-09-18 调整顺序命令的操作时间差的存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200035469A KR20210119070A (ko) 2020-03-24 2020-03-24 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20210119070A true KR20210119070A (ko) 2021-10-05

Family

ID=77808546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200035469A KR20210119070A (ko) 2020-03-24 2020-03-24 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US11262950B2 (ko)
KR (1) KR20210119070A (ko)
CN (1) CN113448503B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038249A1 (ko) 2021-09-07 2023-03-16 주식회사 엘지화학 비대칭 선형 카보네이트의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11893253B1 (en) 2022-09-20 2024-02-06 Western Digital Technologies, Inc. Dynamic TD-PPM state and die mapping in multi-NAND channels

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2487901B (en) * 2011-02-03 2019-12-04 Advanced Risc Mach Ltd Power signature obfuscation
KR101772592B1 (ko) 2011-06-28 2017-08-29 삼성전자 주식회사 메모리 시스템 및 이의 제어 방법
GB2510735B (en) * 2014-04-15 2015-03-04 Reactive Technologies Ltd Frequency response
KR102291507B1 (ko) * 2014-05-20 2021-08-20 삼성전자주식회사 메모리 컨트롤러의 동작 방법
US20170206172A1 (en) * 2016-01-19 2017-07-20 SK Hynix Inc. Tehcniques with os- and application- transparent memory compression
KR102532206B1 (ko) 2017-11-09 2023-05-12 삼성전자 주식회사 메모리 컨트롤러 및 그것을 포함하는 스토리지 장치
KR20190068902A (ko) * 2017-12-11 2019-06-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102603245B1 (ko) * 2018-01-11 2023-11-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20190109872A (ko) * 2018-03-19 2019-09-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20210110071A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038249A1 (ko) 2021-09-07 2023-03-16 주식회사 엘지화학 비대칭 선형 카보네이트의 제조방법

Also Published As

Publication number Publication date
US11262950B2 (en) 2022-03-01
CN113448503B (zh) 2024-03-29
US20210303209A1 (en) 2021-09-30
CN113448503A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
KR20210027642A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US11675527B2 (en) Memory system uploading hot metadata to a host based on free space size of a host memory, and read operation method thereof
KR20210000877A (ko) 메모리 시스템의 입출력 성능을 향상시키는 장치 및 방법
US11681633B2 (en) Apparatus and method for managing meta data in memory system
KR20200113992A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
KR20210063764A (ko) 메모리 시스템의 동작 방법 및 장치
KR20200113989A (ko) 메모리 시스템의 쓰기 동작을 제어하는 방법 및 장치
KR20210030599A (ko) 데이터를 분산 리드할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
KR20200016074A (ko) 데이터 처리 시스템 및 그의 동작 방법
KR20210001546A (ko) 슬립모드에서 메모리 시스템의 내부데이터를 전송하는 장치 및 방법
US11327659B2 (en) Apparatus and method for improving input/output throughput of memory system
US20220269609A1 (en) Apparatus and method for improving input/output throughput of memory system
KR20210112557A (ko) 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 필요한 파워값을 정확하게 예측할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
CN111752467A (zh) 传送存储器系统中的垃圾收集状态信息的设备和方法
KR20210012641A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
US11262950B2 (en) Memory system for adjusting difference between operation time points in sequential command operations performed in memory device, and operation method thereof
KR20200058867A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 블록의 반복 접근을 줄이는 방법 및 장치
KR20200016076A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20210045114A (ko) 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
KR20200132043A (ko) 네트워크 서버, 데이터 처리 시스템 또는 메모리 시스템에서 데이터의 속성을 공유하는 방법 및 장치
KR20200095010A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
KR20230081505A (ko) 메모리 컨트롤러 및 그의 동작 방법
KR20210083941A (ko) 메모리 시스템의 입출력 성능을 향상시키는 장치 및 방법
KR20210083888A (ko) 입출력 성능이 향상된 메모리 시스템 및 그의 동작 방법