KR102603245B1 - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102603245B1
KR102603245B1 KR1020180004023A KR20180004023A KR102603245B1 KR 102603245 B1 KR102603245 B1 KR 102603245B1 KR 1020180004023 A KR1020180004023 A KR 1020180004023A KR 20180004023 A KR20180004023 A KR 20180004023A KR 102603245 B1 KR102603245 B1 KR 102603245B1
Authority
KR
South Korea
Prior art keywords
power consumption
command
memory devices
program
volatile memory
Prior art date
Application number
KR1020180004023A
Other languages
English (en)
Other versions
KR20190085770A (ko
Inventor
이동섭
유인재
천동엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180004023A priority Critical patent/KR102603245B1/ko
Priority to TW107129417A priority patent/TWI774830B/zh
Priority to US16/113,698 priority patent/US11036273B2/en
Priority to CN201811092499.8A priority patent/CN110032396B/zh
Publication of KR20190085770A publication Critical patent/KR20190085770A/ko
Application granted granted Critical
Publication of KR102603245B1 publication Critical patent/KR102603245B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Electrotherapy Devices (AREA)

Abstract

본 기술은 다수의 동작 모드들을 수행하도록 구성된 다수의 메모리 장치들; 상기 메모리 장치들이 상기 동작 모드들을 수행할 때 수행 시간에 따른 파워 소모량에 대한 파워 소모 프로파일 테이블을 저장하도록 구성된 파워 프로파일 테이블 저장부; 및 상기 파워 소모 프로파일 테이블에 기초하여 상기 메모리 장치들에 의해 발생하는 전체 파워 소모 값을 도출하고, 상기 도출된 전체 파워 소모 값에 근거하여 큐잉된 커맨드의 릴리즈(release) 또는 대기 여부를 결정하도록 구성된 프로세서부를 포함하는 메모리 시스템 및 그것의 동작 방법을 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{Memory system and operating method thereof}
본 발명은 메모리 시스템 및 그것의 동작 방법에 관한 것으로, 보다 구체적으로는 메모리 컨트롤러가 비휘발성 메모리 장치들이 동작 모드들을 수행할 때 발생하는 수행 시간에 따른 파워 소모량에 대한 테이블을 포함하고, 상기 파워 소모량에 대한 테이블에 기초하여 비휘발성 메모리 장치들 각각에서 발생하는 파워 소모 값들을 도출하여 합산하고, 합산된 전체 파워 소모 값에 기초하여 큐잉된 커맨드를 실행할지 또는 대기할지 여부를 결정하는 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
비휘발성 메모리 장치는 다수의 메모리 블록들을 포함할 수 있다. 또한 각각의 메모리 블록은 다수의 메모리 셀들을 포함하고 있고, 하나의 메모리 블록에 포함된 메모리 셀들은 동시에 소거 동작이 수행될 수 있다.
비휘발성 메모리 장치는 리드 동작, 프로그램 동작 또는 소거 동작을 수행할 때 수행 시간에 따라 변하는 양의 파워를 소모할 수 있다. 예시로서 비휘발성 메모리 장치는 리드 동작을 수행할 때 처음에는 점차 파워 소모량이 증가하다가 일정 시간이 지난 후에는 파워 소모량이 감소하는 경향을 보일 수 있다.
메모리 시스템은 다수의 비휘발성 메모리 장치들을 포함할 수 있다. 또한 메모리 시스템은 다수의 비휘발성 메모리 장치들에서 발생하는 전체 파워 소모량을 일정 수준 이하로 제어할 필요가 있다. 메모리 시스템에서 발생하는 다량의 피크 파워 소모는 메모리 시스템의 신뢰성을 저하시키는 원인이 될 수 있다.
본 발명의 실시예는 비휘발성 메모리 장치들에서 발생하는 파워 소모량에 따라 큐잉된 커맨드의 실행 또는 대기 여부를 결정하는 메모리 시스템 및 그것의 동작 방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 다수의 동작 모드들을 수행하도록 구성된 다수의 메모리 장치들; 상기 메모리 장치들이 상기 동작 모드들을 수행할 때 수행 시간에 따른 파워 소모량에 대한 파워 소모 프로파일 테이블을 저장하도록 구성된 파워 프로파일 테이블 저장부; 및 상기 파워 소모 프로파일 테이블에 기초하여 상기 메모리 장치들에 의해 발생하는 전체 파워 소모 값을 도출하고, 상기 도출된 전체 파워 소모 값에 근거하여 큐잉된 커맨드의 릴리즈(release) 또는 대기 여부를 결정하도록 구성된 프로세서부를 포함한다.
본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법은, 동작 모드별 수행 시간에 따른 파워 소모 값을 나타낸 테이블에 기초하여 다수의 동작 모드들을 수행하는 메모리 장치들 각각으로부터 발생하는 파워 소모 값들을 합산하여 전체 파워 소모 값을 도출하는 단계; 최대 파워 버짓에서 상기 전체 파워 소모 값을 감산하여 파워 소모 여분 값을 도출하는 단계; 상기 파워 소모 여분 값과 상기 동작 모드들의 피크 파워 값들을 비교하는 단계; 및 상기 비교 결과에 기초하여 큐잉된 커맨드들을 스캔하는 커맨드 스캔 동작을 수행할지 또는 대기할지 여부를 결정하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 메모리 시스템은, 다수의 동작 모드들을 수행하도록 구성된 다수의 비휘발성 메모리 장치들; 상기 동작 모드들 각각에 대한 파워 소모 프로파일 테이블들을 저장하도록 구성된 파워 프로파일 테이블 저장부; 상기 비휘발성 메모리 장치들 각각이 수행하는 동작 모드에 대응하는 상기 파워 소모 프로파일 테이블에 기초하여 상기 비휘발성 메모리 장치들 각각에서 발생하는 파워 소모 값들을 도출하도록 구성된 플래쉬 파워 소모 관리부; 상기 파워 소모 값들을 합산하여 전체 파워 소모 값을 도출하도록 구성된 파워 소모 합산부; 및 상기 전체 파워 소모 값과 상기 동작 모드들의 피크 파워 값들을 비교하여 큐잉된 커맨드의 릴리즈 또는 대기 여부를 결정하도록 구성된 커맨드 스케줄러를 포함한다.
본 기술은 메모리 시스템에 있어, 비휘발성 메모리 장치들에 의한 다량의 피크 파워 발생을 관리하기 위해 큐잉된 커맨드의 실행 또는 대기 여부를 결정하여 메모리 시스템의 신뢰성을 향상시키고 성능 저하를 최소화 할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 메모리 컨트롤러를 설명하기 위한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 4는 도 1의 비휘발성 메모리 장치를 설명하기 위한 도면이다.
도 5는 도 4의 메모리 블록을 설명하기 위한 도면이다.
도 6은 수퍼 블록을 설명하기 위한 도면이다.
도 7은 리드 동작시 수행 시간에 따른 파워 소모량을 나타낸 도면이다.
도 8은 본 발명의 실시예에 따른 시간 간격 관리부를 설명하기 위한 도면이다.
도 9는 본 발명의 실시예에 따른 파워 소모 프로파일 테이블 저장부를 설명하기 위한 도면이다.
도 10은 본 발명의 실시예에 따른 프로세서부를 설명하기 위한 도면이다.
도 11은 본 발명의 실시예에 따른 피크 파워 관리 방법을 설명하기 위한 흐름도이다.
도 12는 본 발명의 다른 실시예에 따른 피크 파워 관리 방법을 설명하기 위한 흐름도이다.
도 13은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 15는 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 16은 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 전원이 꺼져도 저장된 데이터가 소실되지 않는 비휘발성 메모리 장치(Nonvolatile Memory Device; 1100)와 데이터를 일시 저장하기 위한 버퍼 메모리 장치(Buffer Memory Device; 1300), 그리고 호스트(Host; 2000)의 제어에 따라 비휘발성 메모리 장치(1100) 및 버퍼 메모리 장치(1300)를 제어하는 메모리 컨트롤러(Memory Controller; 1200)를 포함할 수 있다.
호스트(2000)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 메모리 시스템(1000)과 통신할 수 있다.
메모리 컨트롤러(1200)는 메모리 시스템(1000)의 동작을 전반적으로 제어하며, 호스트(2000)와 비휘발성 메모리 장치(1100) 사이의 데이터 교환을 제어할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 호스트(2000)의 요청에 따라 비휘발성 메모리 장치(1100)를 제어하여 데이터를 프로그램(program)하거나 리드(read)할 수 있다. 또한, 메모리 컨트롤러(1200)는 비휘발성 메모리 장치(1100)에 포함된 메인 메모리 블록들 및 서브 메모리 블록들의 정보를 저장하고, 프로그램 동작을 위해 로딩된 데이터 량에 따라 메인 메모리 블록 또는 서브 메모리 블록에 프로그램 동작이 수행되도록 비휘발성 메모리 장치(1100)를 선택할 수 있다. 실시예에 따라, 비휘발성 메모리 장치(1100)는 플래시 메모리(Flash Memory)를 포함할 수 있다.
메모리 컨트롤러(1200)는 호스트(2000)와 버퍼 메모리 장치(1300) 사이의 데이터 교환을 제어하거나 또는 비휘발성 메모리 장치(1100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리 장치(1300)에 저장할 수 있다. 버퍼 메모리 장치(1300)는 메모리 컨트롤러(1200)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 버퍼 메모리 장치(1300)는 메모리 컨트롤러(1200)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 또한 버퍼 메모리 장치(1300)는 메모리 컨트롤러(1200)에 의해 처리되는 데이터를 저장할 수 있다.
메모리 컨트롤러(1200)는 호스트(2000)로부터 입력된 데이터를 버퍼 메모리 장치(1300)에 일시 저장하고, 이후 버퍼 메모리 장치(1300)에 일시 저장된 데이터를 비휘발성 메모리 장치(1100)로 전송하여 저장할 수 있다. 또한 메모리 컨트롤러(1200)는 호스트(2000)로부터 데이터와 논리 어드레스(logical address)를 입력 받고, 논리 어드레스를 비휘발성 메모리 장치(1100) 내에 데이터가 실제 저장될 영역을 가리키는 물리 어드레스(physical address)로 변환할 수 있다. 또한 메모리 컨트롤러(1200)은 논리 어드레스와 물리 어드레스 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리 장치(1300)에 저장할 수 있다.
실시예에 따라, 버퍼 메모리 장치(1300)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)을 포함할 수 있다.
실시예에 따라 메모리 시스템(1000)은 버퍼 메모리 장치(1300)를 포함하지 않을 수 있다.
도 2는 도 1의 메모리 컨트롤러를 설명하기 위한 도면이다.
도 2를 참고하면, 메모리 컨트롤러(1200)는 프로세서부(Processor; 710), 메모리 버퍼부(Memory Buffer; 720), 에러 정정부(ECC; 730), 호스트 인터페이스(Host Interface; 740), 버퍼 제어부(Buffer Control Circuit; 750), 플래쉬 인터페이스(Flash Interface; 760), 데이터 랜더마이저(Data Randomizer; 770), 버퍼 메모리 인터페이스(Buffer Memory Interface; 780) 및 버스(Bus; 790)를 포함할 수 있다.
버스(790)는 메모리 컨트롤러(1200)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(710)는 메모리 컨트롤러(1200)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(710)는 호스트 인터페이스(740)를 통해 외부의 호스트(2000)와 통신하고, 플래쉬 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)와 통신할 수 있다. 또한 프로세서부(710)는 버퍼 메모리 인터페이스(780)를 통해 버퍼 메모리 장치(1300)와 통신할 수 있다. 또한 프로세서부(710)는 버퍼 제어부(750)를 통해 메모리 버퍼부(720)를 제어할 수 있다. 프로세서부(710)는 메모리 버퍼부(720)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 메모리 시스템(1000)의 동작을 제어할 수 있다.
프로세서부(710)는 호스트(2000)로부터 입력된 다수의 커맨드들을 큐잉(queuing)할 수 있다. 이러한 동작을 멀티-큐(multi-queue)라고 부른다. 프로세서부(710)는 큐잉된 다수의 커맨드들을 순차적으로 비휘발성 메모리 장치(1100)에 전달할 수 있다.
메모리 버퍼부(720)는 프로세서부(710)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(720)는 프로세서부(710)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(720)는 프로세서부(710)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(720)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(730)는 에러 정정을 수행할 수 있다. 에러 정정부(730)는 플래쉬 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 플래쉬 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)로 전달될 수 있다. 에러 정정부(730)는 비휘발성 메모리 장치(1100)로부터 플래쉬 인터페이스(760)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(730)는 플래쉬 인터페이스(760)의 구성 요소로서 플래쉬 인터페이스(760)에 포함될 수 있다.
호스트 인터페이스(740)는 프로세서부(710)의 제어에 따라, 외부의 호스트(2000)와 통신하도록 구성된다. 호스트 인터페이스(740)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(750)는 프로세서부(710)의 제어에 따라, 메모리 버퍼부(720)를 제어하도록 구성될 수 있다.
플래쉬 인터페이스(760)는 프로세서부(710)의 제어에 따라, 비휘발성 메모리 장치(1100)와 통신하도록 구성된다. 플래쉬 인터페이스(760)는 채널을 통해 커맨드, 어드레스 및 데이터를 비휘발성 메모리 장치(1100)와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1200)는 메모리 버퍼부(720) 및 버퍼 제어부(750)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(710)는 코드들을 이용하여 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 프로세서부(710)는 메모리 컨트롤러(1200)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(710)는 비휘발성 메모리 장치(1100)로부터 플래쉬 인터페이스(760)를 통해 코드들을 로드(load)할 수 있다.
데이터 랜더마이저(Data Randomizer; 770)는 데이터를 랜덤화(randomizing) 하거나 랜덤화 된 데이터를 디랜덤화(de-randomizing) 할 수 있다. 데이터 랜더마이저(770)는 플래쉬 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)에 기입될 데이터에 대해 데이터 랜덤화 동작을 수행할 수 있다. 랜덤화 된 데이터는 플래쉬 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)로 전달될 수 있다. 데이터 랜더마이저(770)는 비휘발성 메모리 장치(1100)로부터 플래쉬 인터페이스(760)를 통해 수신되는 데이터에 대해 데이터 디랜덤화 동작을 수행할 수 있다. 예시적으로, 데이터 랜더마이저(770)는 플래쉬 인터페이스(760)의 구성 요소로서 플래쉬 인터페이스(760)에 포함될 수 있다.
예시적으로, 메모리 컨트롤러(1200)의 버스(790)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1200) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1200) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(740), 버퍼 제어부(750), 에러 정정부(730), 플래쉬 인터페이스(760) 및 버퍼 메모리 인터페이스(780)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(740), 프로세서부(710), 버퍼 제어부(750), 플래쉬 인터페이스(760) 및 버퍼 메모리 인터페이스(780)에 연결될 수 있다. 실시예에 따라 메모리 컨트롤러(1200)는 버퍼 메모리 인터페이스(780)를 포함하지 않을 수 있다.
버퍼 메모리 인터페이스(780)는 프로세서부(710)의 제어에 따라 버퍼 메모리 장치(1300)와 통신하도록 구성될 수 있다. 버퍼 메모리 인터페이스(780)는 채널을 통해 커맨드, 어드레스 및 데이터를 버퍼 메모리 장치(1300)와 통신할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다. 도 3은 메모리 컨트롤러(1200)와 다수의 채널들(CH1 내지 CHk)을 통해 메모리 컨트롤러(1200)에 연결된 다수의 비휘발성 메모리 장치들(1100)을 포함한 메모리 시스템(1000)을 도시한 것이다. 플래쉬 인터페이스(760)는 다수의 채널들(CH1 내지 CHk)에 대응하는 제1 내지 제k 채널 인터페이스들(761)을 포함할 수 있다.
도 3을 참조하면, 메모리 컨트롤러(1200)는 다수의 채널들(CH1 내지 CHk)을 통해 다수의 비휘발성 메모리 장치들(1100)과 서로 교신할 수 있다. 메모리 컨트롤러(1200)의 플래쉬 인터페이스(760)는 다수의 채널 인터페이스(761)를 포함하고, 다수의 채널들(CH1 내지 CHk) 각각은 다수의 채널 인터페이스들(761) 중 어느 하나에 연결될 수 있다. 예시적으로 제1 채널(CH1)은 제1 채널 인터페이스(761)에 연결되고, 제2 채널(CH2)은 제2 채널 인터페이스(761)에 연결되고, 또한 제k 채널(CHk)은 제k 채널 인터페이스(761)에 각각 연결될 수 있다. 다수의 채널들(CH1 내지 CHk) 각각은 하나 이상의 비휘발성 메모리 장치(1100)에 연결될 수 있다. 또한 서로 다른 채널에 연결된 비휘발성 메모리 장치(1100)는 서로 독립적으로 동작할 수 있다. 다시 말해 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)와 제2 채널(CH2)에 연결된 비휘발성 메모리 장치(1100)는 서로 독립적으로 동작할 수 있다. 예시적으로 메모리 컨트롤러(1200)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)와 제1 채널(CH1)을 통해 데이터 또는 커맨드를 교신하는 중 병렬적으로 제2 채널(CH2)에 연결된 비휘발성 메모리 장치(1100)와 제2 채널(CH2)을 통해 데이터 또는 커맨드를 교신할 수 있다.
다수의 채널들(CH1 내지 CHk) 각각은 다수의 비휘발성 메모리 장치들(1100)에 연결될 수 있다. 이때 하나의 채널에 연결된 다수의 비휘발성 메모리 장치들(1100)은 서로 다른 웨이(Way)를 구성할 수 있다. 예시적으로 하나의 채널에 N개의 비휘발성 메모리 장치(1100)가 연결되고, 각각의 비휘발성 메모리 장치(1100)는 서로 다른 웨이를 구성할 수 있다. 즉 제1 채널(CH1)에 제1 내지 제N 비휘발성 메모리 장치들(1100)이 연결되고, 제1 비휘발성 메모리 장치(1100)는 제1 웨이(Way1)를 구성하고, 제2 비휘발성 메모리 장치(1100)는 제2 웨이(Way2)를 구성하고, 또한 제N 비휘발성 메모리 장치(1100)는 제N 웨이(WayN)을 구성할 수 있다. 또한 도 3에 도시된 바와 달리 2개 이상의 비휘발성 메모리 장치들(1100)이 하나의 웨이(Way)를 구성할 수도 있다.
제1 채널(CH1)에 연결된 제1 내지 제N 비휘발성 메모리 장치들(1100) 각각은 서로 제1 채널(CH1)을 공유하므로 메모리 컨트롤러(1200)와 데이터 또는 커맨드를 병렬적으로 동시에 교신할 수 없고 순차적으로 교신할 수 있다. 다시 말해 메모리 컨트롤러(1200)가 제1 채널(CH1)의 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)에 제1 채널(CH1)을 통해 데이터를 발신하는 동안, 제1 채널(CH1)의 제2 내지 제N 웨이(Way2 ~ WayN)를 구성하는 제2 내지 제N 비휘발성 메모리 장치(1100)는 제1 채널(CH1)을 통해 메모리 컨트롤러(1200)과 서로 데이터 또는 커맨드를 교신할 수 없다. 다시 말해 제1 채널(CH1)을 공유하는 제1 내지 제N 비휘발성 메모리 장치들(1100) 중 어느 하나가 제1 채널(CH1)을 점유하는 동안 제1 채널(CH1)에 연결된 다른 비휘발성 메모리 장치들(1100)은 제1 채널(CH1)을 사용할 수 없다.
제1 채널(CH1)의 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)와 제2 채널(CH2)의 제1 웨이(Way1)을 구성하는 제1 비휘발성 메모리 장치(1100)는 메모리 컨트롤러(1200)와 서로 독립적으로 교신할 수 있다. 다시 말해 메모리 컨트롤러(1200)가 제1 채널(CH1)의 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)와 제1 채널(CH1) 및 제1 채널 인터페이스(761)를 통해 데이터를 주고 받는 동안, 동시에 메모리 컨트롤러(1200)는 제2 채널(CH2)의 제1 웨이(Way1)을 구성하는 제1 비휘발성 메모리 장치(1100)와 제2 채널(CH2) 및 제2 채널 인터페이스(761)를 통해 데이터를 주고 받을 수 있다.
하나의 채널(CH)에 연결된 다수의 웨이들(Way)을 구성하는 비휘발성 메모리 장치들(1100)은 동일한 동작 모드를 서로 병렬적으로 수행할 수 있다. 예시로서 제1 채널(CH1)에 연결된 다수의 웨이들(Way)을 구성하는 비휘발성 메모리 장치들(1100) 각각은 병렬적으로 리드 동작을 수행할 수 있다. 이때 서로 병렬적으로 동작하는 비휘발성 메모리 장치들(1100)의 수가 클수록, 다시 말해 하나의 채널(CH)에 연결된 다수의 웨이들(Way)의 수가 클수록 메모리 시스템(1000)의 피크 파워(peak power) 소모, 다시 말해 특정 시간의 파워 소모가 더 클 수 있다.
서로 다른 채널들(CH)에 연결된 비휘발성 메모리 장치들(1100)은 서로 상이한 동작 모드를 수행할 수 있다. 예시로서 제1 채널(CH1)에 연결된 다수의 웨이들(Way)을 구성하는 비휘발성 메모리 장치들(1100) 각각은 병렬적으로 리드 동작을 수행할 때, 제2 채널(CH2)에 연결된 다수의 웨이들(Way)을 구성하는 비휘발성 메모리 장치들(1100) 각각은 병렬적으로 프로그램 동작을 수행할 수 있다. 다시 말해 서로 다른 채널에 연결된 비휘발성 메모리 장치들은 서로 독립적으로 동작 모드들을 수행할 수 있다. 또한 병렬적으로 동작하는 채널들(CH)의 수가 클수록 메모리 시스템(1000)의 피크 파워(peak power)는 더 커질 수 있다.
예시로서 동일한 채널에 연결된 비휘발성 메모리 장치들(1100)은 병렬적으로 서로 다른 동작 모드를 수행하도록 구성되지 않을 수 있다.
메모리 시스템(1000)에서 다량의 피크 파워 소모(peak power consumption)가 발생할 경우 메모리 시스템(1000)의 신뢰성이 저하될 수 있다. 따라서 메모리 시스템(1000)의 설계에 있어 순간적으로 소모되는 피크 파워(peak power)의 크기를 일정 수준 이하로 제어할 수 있는 기술이 요구될 수 있다.
도 4는 도 1의 비휘발성 메모리 장치를 설명하기 위한 도면이다.
도 4를 참조하면, 비휘발성 메모리 장치(1100)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있다. 비휘발성 메모리 장치(1100)는 메모리 셀 어레이(100)에 데이터를 저장하기 위한 프로그램 동작(program operation), 저장된 데이터를 출력하기 위한 리드 동작(read operation) 및 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행하도록 구성된 주변 회로들(200)을 포함할 수 있다. 비휘발성 메모리 장치(1100)는 메모리 컨트롤러(도 1의 1200)의 제어에 따라 주변 회로들(200)을 제어하는 제어 로직(300)을 포함할 수 있다.
메모리 셀 어레이(100)는 하나 이상의 메모리 플래인(Memory Plane; 101a, 101b)을 포함할 수 있다. 예시로서 메모리 셀 어레이(100)는 메모리 플래인들(101a, 101b)을 포함할 수 있다. 메모리 플래인들(101a, 101b) 각각은 동일한 형태로 구성될 수 있고 통칭하여 메모리 플래인(Memory Plane)이라고 부를 수 있다. 메모리 플래인(Memory Plane; 101a, 101b)에 포함된 다수의 메모리 블록들(110)은 포켓 P웰(pocket p-well)을 공유하여 형성될 수 있다.
메모리 플래인들(101a, 101b) 각각은 다수의 메모리 블록들(BLK1~BLKm; 110 (m은 양의 정수))을 포함할 수 있다. 메모리 플래인(101a)에 포함된 각각의 메모리 블록들(BLK1~BLKm; 110)에는 제a 로컬 라인들(local lines; LLa)과 제a 비트 라인들(BL1a~BLna; n은 양의 정수)이 연결될 수 있다. 또한 메모리 플래인(101b)에 포함된 각각의 메모리 블록들(BLK1~BLKm; 110)에는 제b 로컬 라인들(local lines; LLb)과 제b 비트 라인들(BL1b~BLnb; n은 양의 정수)이 연결될 수 있다.
예를 들면, 제a 로컬 라인들(LLa) 및 제b 로컬 라인들(LLb) 각각은 제1 셀렉트 라인(first select line), 제2 셀렉트 라인(second select line), 상기 제1 및 제2 셀렉트 라인들 사이에 배열된 다수의 워드 라인들(word lines)을 포함할 수 있다. 또한, 제a 로컬 라인들(LLa) 및 제b 로컬 라인들(LLb) 각각은 제1 셀렉트 라인과 워드 라인들 사이, 제2 셀렉트 라인과 워드 라인들 사이에 배열된 더미 라인들을 포함할 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인일 수 있다. 예를 들면, 제a 로컬 라인들(LLa) 및 제b 로컬 라인들(LLb) 각각은 워드 라인들, 드레인 및 소스 셀렉트 라인들 및 소스 라인들(source lines)을 포함할 수 있다. 예를 들면, 제a 로컬 라인들(LLa) 및 제b 로컬 라인들(LLb) 각각은 더미 라인들(dummy lines)을 더 포함할 수 있다. 예를 들면, 제a 로컬 라인들(LLa) 및 제b 로컬 라인들(LLb) 각각은 파이프 라인들(pipe lines)을 더 포함할 수 있다.
제a 로컬 라인들(LLa)은 메모리 플래인(101a)에 포함된 메모리 블록들(BLK1~BLKm; 110)에 각각 연결될 수 있으며, 제a 비트 라인들(BL1a~BLna)은 메모리 플래인(101a)에 포함된 메모리 블록들(BLK1~BLKm; 110)에 공통으로 연결될 수 있다. 또한 제b 로컬 라인들(LLb)은 메모리 플래인(101b)에 포함된 메모리 블록들(BLK1~BLKm; 110)에 각각 연결될 수 있으며, 제b 비트 라인들(BL1b~BLnb)은 메모리 플래인(101b)에 포함된 메모리 블록들(BLK1~BLKm; 110)에 공통으로 연결될 수 있다. 메모리 블록들(BLK1~BLKm; 110)은 2차원 또는 3차원 구조로 구현될 수 있다. 예를 들면, 2차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 평행한 방향으로 배열될 수 있다. 예를 들면, 3차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 수직 방향으로 적층될 수 있다.
주변 회로들(200)은 제어 로직(300)의 제어에 따라 선택된 메모리 블록(110)의 프로그램, 리드 및 소거 동작을 수행하도록 구성될 수 있다. 예를 들면, 주변 회로들(200)은 제어 로직(300)의 제어에 따라 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들에 검증 전압 및 패스 전압들을 공급하고, 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들을 선택적으로 디스차지할 수 있고, 워드 라인들 중 선택된 워드 라인에 연결된 메모리 셀들을 검증할 수 있다. 예를 들면, 주변 회로들(200)은 전압 생성 회로(voltage generating circuit; 210), 메모리 플래인(101a)에 연결된 로우 디코더(row decoder; 220a), 메모리 플래인(101b)에 연결된 로우 디코더(220b), 메모리 플래인(101a)에 연결된 페이지 버퍼 그룹(page buffer group; 230a), 메모리 플래인(101b)에 연결된 페이지 버퍼 그룹(page buffer group; 230b), 컬럼 디코더(column decoder; 240), 입출력 회로(input/output circuit; 250) 및 센싱 회로(sensing circuit; 260)를 포함할 수 있다.
전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 또한, 전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 로컬 라인들(LLa, LLb)을 선택적으로 디스차지할 수 있다. 예를 들면, 전압 생성 회로(210)는 제어 로직(300)의 제어에 따라 프로그램 전압, 검증 전압, 패스 전압들, 턴온 전압, 리드 전압, 소거 전압 및 소스 라인 전압 등을 생성할 수 있다.
첫번째 로우 디코더(row decoder; 220a)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 선택된 메모리 플래인(101a)에 포함된 메모리 블록(110)에 연결된 제a 로컬 라인들(LLa)에 전달할 수 있다. 또한 두번째 로우 디코더(row decoder; 220b)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 선택된 메모리 플래인(101b)에 포함된 메모리 블록(110)에 연결된 제b 로컬 라인들(LLb)에 전달할 수 있다.
첫번째 페이지 버퍼 그룹(page buffer group; 230a)은 제a 비트 라인들(BL1a~BLna)에 연결된 다수의 페이지 버퍼들(PB1~PBn; 231)을 포함할 수 있고, 두번째 페이지 버퍼 그룹(page buffer group; 230b)은 제b 비트 라인들(BL1b~BLnb)에 연결된 다수의 페이지 버퍼들(PB1~PBn; 231)을 포함할 수 있다. 페이지 버퍼들(PB1~PBn; 231)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 페이지 버퍼 그룹(page buffer group; 230a)에 포함된 페이지 버퍼들(PB1~PBn; 231)은 제a 비트 라인들(BL1a~BLna)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 제a 비트 라인들(BL1a~BLna)의 전압 또는 전류를 센싱(sensing)할 수 있다.
컬럼 디코더(240)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(250)와 페이지 버퍼 그룹(page buffer group; 230a, 230b) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(240)는 제a 데이터 라인들(DLa)을 통해 페이지 버퍼 그룹(page buffer group; 230a)에 포함된 페이지 버퍼들(231)과 데이터를 주고 받거나, 제b 데이터 라인들(DLb)을 통해 페이지 버퍼 그룹(page buffer group; 230b)에 포함된 페이지 버퍼들(231)과 데이터를 주고 받을 수 있다. 또한 컬럼 디코더(240)는 컬럼 라인들(CL)을 통해 입출력 회로(250)와 데이터를 주고받을 수 있다.
입출력 회로(250)는 메모리 컨트롤러(도 1의 1200)로부터 전달 받은 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(300)에 전달하거나, 데이터(DATA)를 컬럼 디코더(240)와 주고받을 수 있다. 이때 어드레스(ADD)는 로우 어드레스(RADD) 및 컬럼 어드레스(CADD)를 포함할 수 있다.
센싱 회로(260)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트(VRY_BIT<#>)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(page buffer group; 230a)으로부터 수신된 제a 센싱 전압(VPBa) 또는 페이지 버퍼 그룹(page buffer group; 230b)으로부터 수신된 제b 센싱 전압(VPBb)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(300)은 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력하여 주변 회로들(200)을 제어할 수 있다. 또한, 제어 로직(300)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
비휘발성 메모리 장치(1100)의 동작에 있어 각각의 메모리 블록(110)은 소거 동작의 단위 일 수 있다. 다시 말해 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 서로 동시에 소거되며, 선별적으로 소거되지 못할 수 있다.
하나의 비휘발성 메모리 장치(1100)에 포함된 다수의 메모리 플래인들(101a, 101b)은 하나의 동작 모드를 서로 병렬적으로 수행할 수 있다. 예시로서 하나의 비휘발성 메모리 장치(1100)에 포함된 제1 메모리 플래인(101a)이 리드 동작을 수행할 때 병렬적으로 제2 메모리 플래인(101b)이 리드 동작을 수행할 수 있다. 예시로서 하나의 비휘발성 메모리 장치(1100)에 포함된 제1 메모리 플래인(101a)이 리드 동작을 수행할 때 병렬적으로 제2 메모리 플래인(101b)은 리드 동작과 다른 프로그램 동작 또는 소거 동작을 수행하도록 구성되지 않을 수 있다.
이때 서로 병렬적으로 동작하는 메모리 플래인들(101a, 101b)의 수가 클수록 메모리 시스템(1000)에 포함되는 다수의 비휘발성 메모리 장치들(1100) 각각에서 발생하는 피크 파워 소모의 크기는 증가하고, 결과적으로 메모리 시스템(1000)의 피크 파워(peak power) 소모, 다시 말해 특정 시간의 파워 소모가 더 클 수 있다.
하나의 메모리 플래인(101a, 101b)에 포함된 다수의 메모리 블록들(110)은 서로 병렬적으로 소거 되거나 프로그램 될 수 있다. 이때 서로 병렬적으로 동작하는 메모리 블록들(110)의 수가 클수록 메모리 시스템(1000)에 포함되는 다수의 비휘발성 메모리 장치들(1100) 각각에서 발생하는 피크 파워 소모의 크기는 증가하고, 결과적으로 메모리 시스템(1000)의 피크 파워(peak power) 소모, 다시 말해 특정 시간의 파워 소모가 더 클 수 있다.
상술한 바와 같이 메모리 시스템(1000)에서 다량의 피크 파워 소모가 발생할 경우 메모리 시스템(1000)의 신뢰성이 저하될 수 있다. 따라서 메모리 시스템(1000)의 설계에 있어 순간적으로 소모되는 피크 파워의 크기를 일정 수준 이하로 제어할 수 있는 기술이 요구될 수 있다.
도 5는 도 4의 메모리 블록을 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 블록(110)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(110)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(110)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수 만큼의 데이터 비트들을 포함할 수 있다. 또한 하나의 메모리 셀(MC)은 2비트의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2개의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 다른 예시로서 하나의 메모리 셀(MC)은 3비트의 데이터를 저장할 수 있다. 이를 통상적으로 트리플 레벨 셀(triple-level cell; TLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 3개의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 또한 하나의 메모리 셀(MC)은 4비트의 데이터를 저장할 수 있다. 이를 통상적으로 쿼드러플 레벨 셀(quadruple-level cell; QLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 4개의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
메모리 셀이 2비트의 데이터를 저장할 때 하나의 물리 페이지(PPG)는 2개의 페이지들(PG)을 포함할 수 있다. 이때 하나의 페이지(PG)는 하나의 논리 페이지(LPG) 데이터를 저장할 수 있다. 하나의 메모리 셀은 데이터에 따라 다수의 문턱 전압들(threshold voltage) 중 어느 하나를 가질 수 있고, 하나의 물리 페이지(PPG)에 포함된 다수의 페이지들(PG)은 문턱 전압(threshold voltage)의 차이로 표현될 수 있다.
하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 싱글 레벨 셀들(SLC)로 구동될 수 있다. 다시 말해 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 싱글 레벨 셀들(SLC)로 프로그램 되고 리드 될 수 있다. 이러한 메모리 블록(110)을 싱글 레벨 셀 블록(SLC Block)이라고 명명할 수 있다. 또한 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 멀티 레벨 셀들(MLC)로 구동될 수 있다. 다시 말해 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 멀티 레벨 셀들(MLC)로 프로그램 되고 리드 될 수 있다. 이러한 메모리 블록(110)을 멀티 레벨 셀 블록(MLC Block)이라고 명명할 수 있다.
하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 트리플 레벨 셀들(TLC)로 구동될 수 있다. 다시 말해 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 트리플 레벨 셀들(TLC)로 프로그램 되고 리드 될 수 있다. 이러한 메모리 블록(110)을 트리플 레벨 셀 블록(TLC Block)이라고 명명할 수 있다. 또한 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 쿼드러플 레벨 셀들(QLC)로 구동될 수 있다. 다시 말해 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 쿼드러플 레벨 셀들(QLC)로 프로그램 되고 리드 될 수 있다. 이러한 메모리 블록(110)을 쿼드러플 레벨 셀 블록(QLC Block)이라고 명명할 수 있다.
비휘발성 메모리 장치(1100)은 하나 이상의 싱글 레벨 셀 블록(SLC Block), 하나 이상의 멀티 레벨 셀 블록(MLC Block), 하나 이상의 트리플 레벨 셀 블록(TLC Block) 및 하나 이상의 쿼드러플 레벨 셀 블록(QLC Block)을 포함할 수 있다.
도 6은 수퍼 블록을 설명하기 위한 도면이다.
도 6을 참조하면, 제1 채널(CH1)을 구성하는 다수의 웨이들(Way1 내지 WayN) 각각은 하나 이상의 비휘발성 메모리 장치(1100)로 구성될 수 있다. 상술한 바와 같이 하나의 비휘발성 메모리 장치(1100)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있으며, 메모리 셀 어레이(100)는 다수의 메모리 블록들(BLK1~BLKm)을 포함할 수 있다. 각각의 메모리 블록들(BLK1~BLKm)은 서로 독립적으로 소거 동작이 수행될 수 있고, 하나의 메모리 블록에 포함된 다수의 메모리 셀들은 동시에 소거 동작이 수행될 수 있다.
수퍼 블록(500)은 서로 다른 웨이를 구성하는 각각의 비휘발성 메모리 장치들(1100)에서 선택된 메모리 블록들의 집합으로 구성될 수 있다. 다시 말해 제1 수퍼 블록(S_BLK1; 500)은 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)에 포함되는 제1 메모리 블록(BLK1)과 제2 웨이(Way2)를 구성하는 제2 비휘발성 메모리 장치(1100)에 포함되는 제1 메모리 블록(BLK1) 내지 제N 웨이(WayN)를 구성하는 제N 비휘발성 메모리 장치(1100)에 포함되는 제1 메모리 블록들(BLK1)로 구성될 수 있다. 또한 제2 수퍼 블록(S_BLK2; 500)은 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)에 포함되는 제2 메모리 블록(BLK2)과 제2 웨이(Way2)를 구성하는 제2 비휘발성 메모리 장치(1100)에 포함되는 제2 메모리 블록(BLK2) 내지 제N 웨이(WayN)를 구성하는 제N 비휘발성 메모리 장치(1100)에 포함되는 제2 메모리 블록들(BLK2)로 구성될 수 있다. 마찬가지로 제m 수퍼 블록(S_BLKm; 500)은 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)에 포함되는 제m 메모리 블록(BLKm)과 제2 웨이(Way2)를 구성하는 제2 비휘발성 메모리 장치(1100)에 포함되는 제m 메모리 블록(BLKm) 내지 제N 웨이(WayN)를 구성하는 제N 비휘발성 메모리 장치(1100)에 포함되는 제m 메모리 블록들(BLKm)로 구성될 수 있다.
하나의 수퍼 블록(500)에 포함된 다수의 메모리 블록들 각각은 물리적으로 서로 다른 메모리 블록이지만, 논리적으로 하나의 메모리 블록처럼 동작할 수 있다. 다시 말해 하나의 수퍼 블록(500)에 포함된 다수의 메모리 블록들은 서로 동시에 프로그램 되거나 또는 소거될 수 있다. 메모리 시스템(1000)은 수퍼 블록 단위로 프로그램 또는 소거 동작을 수행하여 프로그램 또는 소거 동작의 성능을 향상시킬 수 있다. 또한 메모리 시스템(1000)은 가비지 컬렉션(garbage collection) 또는 웨어 레벨링(wear leveling)과 같은 동작을 수퍼 블록 단위로 수행하여 다수의 메모리 블록들을 보다 효율적으로 관리할 수 있다.
하나의 수퍼 블록(500)에 포함된 다수의 메모리 블록들(110)은 서로 병렬적으로 리드, 프로그램 또는 소거 동작이 수행될 수 있다. 이때 서로 병렬적으로 동작하는 메모리 블록들(110)의 수가 클수록, 다시 말해 하나의 수퍼 블록(500)을 구성하는 메모리 블록들(110)의 수가 클수록 메모리 시스템(1000)의 피크 파워(peak power) 소모, 다시 말해 특정 시간의 파워 소모가 더 클 수 있다. 또한 병렬적으로 동작하는 채널들(CH)의 수가 클수록 메모리 시스템(1000)의 피크 파워(peak power)는 더 커질 수 있다.
메모리 시스템(1000)에서 다량의 피크 파워 소모가 발생할 경우 메모리 시스템(1000)의 신뢰성이 저하될 수 있다. 따라서 메모리 시스템(1000)의 설계에 있어 순간적으로 소모되는 피크 파워의 크기를 일정 수준 이하로 제어할 수 있는 기술이 요구될 수 있다.
도 7은 리드 동작시 수행 시간에 따른 파워 소모량을 나타낸 도면이다.
도 7을 참조하면, 비휘발성 메모리 장치(1100)에서 리드 동작이 수행되는 경우, 리드 동작이 시작되면 비휘발성 메모리 장치(1100)의 전압 생성 회로(210)가 먼저 리드 동작을 위한 고전압을 생성할 수 있다. 이때 전압 생성 회로(210)에 포함된 고전압 펌프(high voltage pump; 미도시)가 동작하게 되고 통상적으로 고전압 펌프의 동작에는 많은 파워가 소모될 수 있다. 결과적으로 비휘발성 메모리 장치(1100)에서 리드 동작 시작시 큰 파워 소모가 발생할 수 있다.
비휘발성 메모리 장치(1100)는 리드 동작을 위한 고전압을 생성한 후 워드 라인에 생성된 고전압을 인가하고 또한 다수의 비트 라인들을 미리 정해진 전압 크기로 프리차지(pre-charge)할 수 있다. 비휘발성 메모리 장치(1100)는 리드 동작 수행 동안 이러한 워드 라인 및 비트 라인 차징 동작시 가장 큰 파워를 소모할 수 있고, 예시로서 50uA 가량의 파워 소모가 발생할 수 있다.
비휘발성 메모리 장치(1100)는 워드 라인 및 비트 라인 차징 동작 후 메모리 셀(MC)에 저장된 데이터를 독출하여 페이지 버퍼 그룹(230a, 230b)에 일시 저장할 수 있다.
메모리 시스템(1000)은 비휘발성 메모리 장치(1100)가 리드 동작을 수행하는 경우 발생하는 수행 시간에 따른 파워 소모량을 테이블화 하여 저장할 수 있다. 예시로서 메모리 시스템(1000)은 5us의 시간 간격으로 비휘발성 메모리 장치(1100)가 리드 동작을 수행할 때 소모하는 파워 소모량을 1mA의 해상도(resolution)로 분할하여 테이블화 하여 저장할 수 있다. 다른 예시로서 메모리 시스템(1000)은 1us의 시간 간격으로 비휘발성 메모리 장치(1100)가 리드 동작을 수행할 때 소모하는 파워 소모량을 1mA의 해상도(resolution)로 분할하여 테이블화 하여 저장할 수 있다. 이러한 경우 메모리 시스템(1100)은 비휘발성 메모리 장치(1100)에 리드 동작을 위한 커맨드를 입력한 후 별도의 파워 소모량에 대한 측정 없이도 수행 시간에 따른 비휘발성 메모리 장치(1100)가 소모하는 파워 소모량을 상술한 테이블을 통해 도출할 수 있다.
메모리 시스템(1000)은 프로그램 동작 및 소거 동작에 대해서도 상술한 바와 같은 시간에 따른 파워 소모량을 테이블화 하여 관리할 수 있다. 예시로서 프로그램 동작에 대해서는 리드 동작과 다른 시간 간격으로 파워 소모량이 정량화 하여 테이블화 될 수 있다. 예시로서 리드 동작에 대해서는 1us의 시간 간격으로 파워 소모량이 정량화 되어 테이블로 저장될 수 있고, 프로그램 동작에 대해서는 10us의 시간 간격으로 파워 소모량이 정량화 되어 테이블로 저장될 수 있다. 프로그램 동작에 소요되는 시간이 리드 동작에 소요되는 시간 대비 짧을 수 있고, 결과적으로 프로그램 동작에 있어 단위 시간당 파워 소모량의 변화가 리드 동작 대비 더 작을 수 있기 때문이다.
또한 소거 동작에 대해서도 리드 동작 및 프로그램 동작과 다른 시간 간격으로 파워 소모량을 정량화 하여 테이블화 할 수 있다. 예시로서 소거 동작에 대해서 200us의 시간 간격으로 파워 소모량이 정량화 되어 테이블로 저장될 수 있다. 소거 동작에 소요되는 시간이 리드 동작 및 프로그램 동작에 소요되는 시간들 대비 짧을 수 있고, 결과적으로 소거 동작에 있어 단위 시간당 파워 소모량의 변화가 리드 동작 또는 프로그램 동작 대비 더 작을 수 있기 때문이다.
또한 메모리 시스템(1000)은 캐시 리드 동작 및 캐시 프로그램 동작과 같이 비휘발성 메모리 장치(1100) 내에서 발생하는 동작과 비휘발성 메모리 장치(1100)와 메모리 컨트롤러(1200)간에 데이터 전송이 동시에 발생하는 경우에 대해서도 상술한 바와 같은 시간에 따른 파워 소모량을 테이블화 하여 관리할 수 있다.
도 8은 본 발명의 실시예에 따른 시간 간격 관리부를 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 컨트롤러(1200)는 시간 간격 관리부(Time Interval Management Section; 719)를 포함할 수 있다. 또한 시간 간격 관리부(Time Interval Management Section; 719)는 리드 시간 간격 관리부(Read Time Interval Management Section; 7191), 프로그램 시간 간격 관리부(Program Time Interval Management Section; 7192), 소거 시간 간격 관리부(Erase Time Interval Management Section; 7193), 캐시 리드 시간 간격 관리부(Cache Read Time Interval Management Section; 7194) 및 캐시 프로그램 시간 간격 관리부(Cache Program Time Interval Management Section; 7195)를 포함할 수 있다. 다른 예시로서 시간 간격 관리부(Time Interval Management Section; 719)는 프로세서부(710)에 포함될 수 있다.
리드 시간 간격 관리부(Read Time Interval Management Section; 7191)는 비휘발성 메모리 장치(1100)가 리드 동작을 시작한 시점부터 경과 시간을 카운팅(counting)하여 리드 알림 신호(Tick_RD)를 생성하여 출력할 수 있다. 예시로서 리드 알림 신호(Tick_RD)는 다수의 전압 펄스들(pulse)을 포함할 수 있다. 다시 말해 리드 알림 신호(Tick_RD)는 미리 정해진 시간 간격으로 발생하는 펄스들을 포함할 수 있다.
예시로서 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 도 9의 714)의 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)이 제1 시간 간격으로 파워 소모량을 정량화한 데이터를 포함하는 경우, 리드 시간 간격 관리부(Read Time Interval Management Section; 7191)는 비휘발성 메모리 장치(1100)가 리드 동작을 시작한 시점부터 경과 시간을 측정하여 제1 시간 간격으로 발생하는 펄스들을 포함하는 리드 알림 신호(Tick_RD)를 생성하여 출력할 수 있다.
다른 예시로서 리드 시간 간격 관리부(Read Time Interval Management Section; 7191)는 비휘발성 메모리 장치(1100)의 리드 동작 시작 시점과 관계 없이 제1 시간 간격으로 주기적으로 발생하는 펄스들을 포함하는 리드 알림 신호(Tick_RD)를 생성하여 출력할 수 있다.
프로그램 시간 간격 관리부(Program Time Interval Management Section; 7192)는 비휘발성 메모리 장치(1100)가 프로그램 동작을 시작한 시점부터 경과 시간을 카운팅(counting)하여 프로그램 알림 신호(Tick_PGM)를 생성하여 출력할 수 있다. 예시로서 프로그램 알림 신호(Tick_PGM)는 다수의 전압 펄스들(pulse)을 포함할 수 있다. 다시 말해 프로그램 알림 신호(Tick_PGM)는 미리 정해진 시간 간격으로 발생하는 펄스들을 포함할 수 있다.
예시로서 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 도 9의 714)의 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)이 제2 시간 간격으로 파워 소모량을 정량화한 데이터를 포함하는 경우, 프로그램 시간 간격 관리부(Program Time Interval Management Section; 7192)는 비휘발성 메모리 장치(1100)가 프로그램 동작을 시작한 시점부터 경과 시간을 측정하여 제2 시간 간격으로 발생하는 펄스들을 포함하는 프로그램 알림 신호(Tick_PGM)를 생성하여 출력할 수 있다.
다른 예시로서 프로그램 시간 간격 관리부(Program Time Interval Management Section; 7192)는 비휘발성 메모리 장치(1100)의 프로그램 동작 시작 시점과 관계 없이 제2 시간 간격으로 주기적으로 발생하는 펄스들을 포함하는 프로그램 알림 신호(Tick_PGM)를 생성하여 출력할 수 있다.
프로그램 알림 신호(Tick_PGM)에 포함되는 펄스들의 제2 시간 간격은 리드 알림 신호(Tick_RD) 에 포함되는 펄스들의 제1 시간 간격 대비 더 클 수 있다.
소거 시간 간격 관리부(Erase Time Interval Management Section; 7193)는 비휘발성 메모리 장치(1100)가 소거 동작을 시작한 시점부터 경과 시간을 카운팅(counting)하여 소거 알림 신호(Tick_ERS)를 생성하여 출력할 수 있다. 예시로서 소거 알림 신호(Tick_ERS)는 다수의 전압 펄스들(pulse)을 포함할 수 있다. 다시 말해 소거 알림 신호(Tick_ERS)는 미리 정해진 시간 간격으로 발생하는 펄스들을 포함할 수 있다.
예시로서 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 도 9의 714)의 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)이 제3 시간 간격으로 파워 소모량을 정량화한 데이터를 포함하는 경우, 소거 시간 간격 관리부(Erase Time Interval Management Section; 7193)는 비휘발성 메모리 장치(1100)가 소거 동작을 시작한 시점부터 경과 시간을 측정하여 제3 시간 간격으로 발생하는 펄스들을 포함하는 소거 알림 신호(Tick_ERS)를 생성하여 출력할 수 있다.
다른 예시로서 소거 시간 간격 관리부(Erase Time Interval Management Section; 7193)는 비휘발성 메모리 장치(1100)의 소거 동작 시작 시점과 관계 없이 제3 시간 간격으로 주기적으로 발생하는 펄스들을 포함하는 소거 알림 신호(Tick_ERS)를 생성하여 출력할 수 있다.
소거 알림 신호(Tick_ERS)에 포함되는 펄스들의 제3 시간 간격은 리드 알림 신호(Tick_RD) 에 포함되는 펄스들의 제1 시간 간격 및 프로그램 알림 신호(Tick_PGM)에 포함되는 펄스들의 제2 시간 간격 대비 더 클 수 있다.
캐시 리드 시간 간격 관리부(Cache Read Time Interval Management Section; 7194)는 비휘발성 메모리 장치(1100)가 캐시 리드 동작을 시작한 시점부터 경과 시간을 카운팅(counting)하여 캐시 리드 알림 신호(Tick_CacheRD)를 생성하여 출력할 수 있다. 예시로서 캐시 리드 알림 신호(Tick_CacheRD)는 미리 정해진 시간 간격으로 발생하는 펄스들을 포함할 수 있다.
예시로서 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 도 9의 714)의 캐시 리드 파워 소모 프로파일 테이블(Cache Read Power Consumption Profile Table)이 제4 시간 간격으로 파워 소모량을 정량화한 데이터를 포함하는 경우, 캐시 리드 시간 간격 관리부(Cache Read Time Interval Management Section; 7194)는 비휘발성 메모리 장치(1100)가 캐시 리드 동작을 시작한 시점부터 경과 시간을 측정하여 제4 시간 간격으로 발생하는 펄스들을 포함하는 캐시 리드 알림 신호(Tick_CacheRD)를 생성하여 출력할 수 있다.
캐시 리드 알림 신호(Tick_CacheRD)에 포함되는 펄스들의 제4 시간 간격은 리드 알림 신호(Tick_RD) 에 포함되는 펄스들의 제1 시간 간격과 동일할 수도 있고 상이할 수도 있다.
다른 예시로서 캐시 리드 시간 간격 관리부(Cache Read Time Interval Management Section; 7194)는 비휘발성 메모리 장치(1100)의 캐시 리드 동작 시작 시점과 관계 없이 제4 시간 간격으로 주기적으로 발생하는 펄스들을 포함하는 캐시 리드 알림 신호(Tick_CacheRD)를 생성하여 출력할 수 있다.
캐시 프로그램 시간 간격 관리부(Cache Program Time Interval Management Section; 7195)는 비휘발성 메모리 장치(1100)가 캐시 프로그램 동작을 시작한 시점부터 경과 시간을 카운팅(counting)하여 캐시 프로그램 알림 신호(Tick_CachePGM)를 생성하여 출력할 수 있다. 예시로서 캐시 프로그램 알림 신호(Tick_CachePGM)는 다수의 전압 펄스들(pulse)을 포함할 수 있다. 다시 말해 캐시 프로그램 알림 신호(Tick_CachePGM)는 미리 정해진 시간 간격으로 발생하는 펄스들을 포함할 수 있다.
예시로서 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 도 9의 714)의 캐시 프로그램 파워 소모 프로파일 테이블(Cache Program Power Consumption Profile Table)이 제5 시간 간격으로 파워 소모량을 정량화한 데이터를 포함하는 경우, 캐시 프로그램 시간 간격 관리부(Cache Program Time Interval Management Section; 7195)는 비휘발성 메모리 장치(1100)가 캐시 프로그램 동작을 시작한 시점부터 경과 시간을 측정하여 제5 시간 간격으로 발생하는 펄스들을 포함하는 캐시 프로그램 알림 신호(Tick_CachePGM)를 생성하여 출력할 수 있다.
다른 예시로서 캐시 프로그램 시간 간격 관리부(Cache Program Time Interval Management Section; 7195)는 비휘발성 메모리 장치(1100)의 캐시 프로그램 동작 시작 시점과 관계 없이 제5 시간 간격으로 주기적으로 발생하는 펄스들을 포함하는 캐시 프로그램 알림 신호(Tick_CachePGM)를 생성하여 출력할 수 있다.
캐시 프로그램 알림 신호(Tick_CachePGM)에 포함되는 펄스들의 제5 시간 간격은 프로그램 알림 신호(Tick_PGM)에 포함되는 펄스들의 제2 시간 간격과 동일할 수도 있고 상이할 수도 있다.
시간 간격 관리부(Time Interval Management Section; 719)는 프로세서부(710)로부터 출력된 큐 커맨드 신호(Command_que)에 응답하여 알림 신호 내 펄스 생성을 시작할 수 있다. 예시로서 시간 간격 관리부(Time Interval Management Section; 719)는 큐 커맨드 신호(Command_que)가 리드 커맨드에 대응하는 신호인 때 리드 알림 신호(Tick_RD) 내 제1 시간 간격으로 펄스 생성을 시작할 수 있다. 또한 시간 간격 관리부(Time Interval Management Section; 719)는 큐 커맨드 신호(Command_que)가 프로그램 커맨드에 대응하는 신호인 때 프로그램 알림 신호(Tick_PGM) 내 제2 시간 간격으로 펄스 생성을 시작할 수 있다. 시간 간격 관리부(Time Interval Management Section; 719)는 큐 커맨드 신호(Command_que)가 소거 커맨드에 대응하는 신호인 때 소거 알림 신호(Tick_ERS) 내 제3 시간 간격으로 펄스 생성을 시작할 수 있다.
도 9는 본 발명의 실시예에 따른 파워 소모 프로파일 테이블 저장부를 설명하기 위한 도면이다.
도 9를 참조하면, 메모리 컨트롤러(1200)는 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)를 포함할 수 있다. 또한 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table), 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table), 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table), 캐시 리드 파워 소모 프로파일 테이블(Cache Read Power Consumption Profile Table) 및 캐시 프로그램 파워 소모 프로파일 테이블(Cache Program Power Consumption Profile Table)를 포함할 수 있다. 다른 예시로서 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 프로세서부(710)에 포함될 수 있다.
리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 리드 동작을 수행할 때 발생하는 시간에 따른 파워 소모량을 테이블화 한 것일 수 있다. 예시로서 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)에 리드 동작을 위한 커맨드가 입력된 시점을 기준으로 미리 정해진 시간 간격으로 경과 시간에 따라 소모 되는 파워 소모량을 정량화 한 테이블 일 수 있다. 또한 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)에 포함된 하나의 메모리 플래인(101a, 101b)에서 리드 동작이 수행되는 경우에 발생하는 파워 소모량에 대한 테이블 일 수 있다. 프로세서부(710)는 비휘발성 메모리 장치(1100)에서 다수의 메모리 플래인들(101a, 101b)에서 동시에 리드 동작들이 수행되는 경우 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)에 저장된 파워 소모량에 리드 동작이 수행되는 메모리 플래인들(101a, 101b)의 수를 곱하여 비휘발성 메모리 장치(1100)가 소모하는 파워 소모량이 도출될 수 있다.
예시로서 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)은 리드 동작에 있어 제1 시간 간격으로 파워 소모량을 정량화한 데이터를 포함할 수 있다. 예시로서 제1 시간 간격은 1us 일 수 있고, 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 리드 동작을 수행할 때 발생하는 파워 소모량을 1us 시간 간격으로 정량화 한 데이터를 포함할 수 있고, 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)에 기초하여 리드 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 리드 시간 파워 소모 신호(tRD_PWRConsumption)를 생성하여 출력할 수 있다.
파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 리드 시간 간격 관리부(Read Time Interval Management Section; 7191)로부터 출력된 리드 알림 신호(Tick_RD)에 기초하여 리드 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 리드 시간 파워 소모 신호(tRD_PWRConsumption)를 생성하여 출력할 수 있다. 다시 말해 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 리드 알림 신호(Tick_RD)에 기초하여 비휘발성 메모리 장치(1100)이 수행하는 리드 동작의 수행 경과 시간을 알 수 있다.
프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 프로그램 동작을 수행할 때 발생하는 시간에 따른 파워 소모량을 테이블화 한 것일 수 있다. 예시로서 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)에 프로그램 동작을 위한 커맨드가 입력된 시점을 기준으로 미리 정해진 시간 간격으로 경과 시간에 따라 소모 되는 파워 소모량을 정량화 한 테이블 일 수 있다. 또한 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)에 포함된 하나의 메모리 플래인(101a, 101b)에서 프로그램 동작이 수행되는 경우에 발생하는 파워 소모량에 대한 테이블 일 수 있다. 프로세서부(710)는 비휘발성 메모리 장치(1100)에서 다수의 메모리 플래인들(101a, 101b)에서 동시에 프로그램 동작들이 수행되는 경우 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)에 저장된 파워 소모 값에 프로그램 동작이 수행되는 메모리 플래인들(101a, 101b)의 수를 곱하여 비휘발성 메모리 장치(1100)가 소모하는 파워 소모량이 도출될 수 있다.
예시로서 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)은 프로그램 동작에 있어 제2 시간 간격으로 파워 소모량을 정량화한 데이터를 포함할 수 있다. 예시로서 제2 시간 간격은 10us 일 수 있고, 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 프로그램 동작을 수행할 때 발생하는 파워 소모량을 10us 시간 간격으로 정량화 하여 저장한 데이터를 포함할 수 있고, 프로그램 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 프로그램 시간 파워 소모 신호(tPGM_PWRConsumption)를 생성하여 출력할 수 있다.
파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 프로그램 시간 간격 관리부(Program Time Interval Management Section; 7192)로부터 출력된 프로그램 알림 신호(Tick_PGM)에 기초하여 프로그램 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 프로그램 시간 파워 소모 신호(tPGM_PWRConsumption)를 생성하여 출력할 수 있다. 다시 말해 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 프로그램 알림 신호(Tick_PGM)에 기초하여 비휘발성 메모리 장치(1100)이 수행하는 프로그램 동작의 수행 경과 시간을 알 수 있다.
소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 소거 동작을 수행할 때 시간에 따른 파워 소모량을 테이블화 한 것일 수 있다. 예시로서 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)에 소거 동작을 위한 커맨드가 입력된 시점을 기준으로 미리 정해진 시간 간격으로 경과 시간에 따라 소모 되는 파워 소모량을 정량화 한 테이블 일 수 있다. 또한 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)에 포함된 하나의 메모리 블록(110)에서 소거 동작이 수행되는 경우에 발생하는 파워 소모량에 대한 테이블 일 수 있다. 프로세서부(710)는 비휘발성 메모리 장치(1100)에서 다수의 메모리 블록들(110)에서 동시에 소거 동작들이 수행되는 경우 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)에 저장된 파워 소모량에 소거 동작이 수행되는 메모리 블록들(110)의 수를 곱하여 비휘발성 메모리 장치(1100)가 소모하는 파워 소모량이 도출될 수 있다.
예시로서 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)은 소거 동작에 있어 제3 시간 간격으로 파워 소모량을 정량화한 데이터를 포함할 수 있다. 예시로서 제3 시간 간격은 200us 일 수 있고, 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 소거 동작을 수행할 때 발생하는 파워 소모량을 200us 시간 간격으로 정량화 하여 저장한 데이터를 포함할 수 있고, 소거 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 소거 시간 파워 소모 신호(tERS_PWRConsumption)를 생성하여 출력할 수 있다.
파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 소거 시간 간격 관리부(Erase Time Interval Management Section; 7193)로부터 출력된 소거 알림 신호(Tick_ERS)에 기초하여 소거 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 소거 시간 파워 소모 신호(tERS_PWRConsumption)를 생성하여 출력할 수 있다. 다시 말해 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 소거 알림 신호(Tick_ERS)에 기초하여 비휘발성 메모리 장치(1100)이 수행하는 리드 동작의 수행 경과 시간을 알 수 있다.
캐시 리드 파워 소모 프로파일 테이블(Cache Read Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 캐시 리드 동작을 수행할 때 시간에 따른 파워 소모량을 테이블화 한 것일 수 있다. 다시 말해 캐시 리드 파워 소모 프로파일 테이블(Cache Read Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 내부적으로 리드 동작을 수행함과 동시에 페이지 버퍼 그룹(230a, 230b)에 저장된 리드 데이터를 메모리 컨트롤러(1200)로 출력하는 동작을 수행하는 경우에 발생하는 파워 소모량을 시간에 따라 정량화한 테이블 일 수 있다.
예시로서 캐시 리드 파워 소모 프로파일 테이블(Cache Read Power Consumption Profile Table)은 캐시 리드 동작에 있어 제4 시간 간격으로 파워 소모량을 정량화한 데이터를 데이터를 포함할 수 있고, 캐시 리드 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 캐시 리드 시간 파워 소모 신호(tCacheRD_PWRConsumption)를 생성하여 출력할 수 있다. 예시로서 제4 시간 간격은 제1 시간 간격과 동일할 수도 있고 상이할 수도 있다.
파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 캐시 리드 시간 간격 관리부(Cache Read Time Interval Management Section; 7194)로부터 출력된 캐시 리드 알림 신호(Tick_CacheRD)에 기초하여 캐시 리드 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 캐시 리드 시간 파워 소모 신호(tCacheRD_PWRConsumption)를 생성하여 출력할 수 있다. 다시 말해 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 캐시 리드 알림 신호(Tick_CacheRD)에 기초하여 비휘발성 메모리 장치(1100)이 수행하는 캐시 리드 동작의 수행 경과 시간을 알 수 있다.
캐시 프로그램 파워 소모 프로파일 테이블(Cache Program Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 캐시 프로그램 동작을 수행할 때 시간에 따른 파워 소모량을 테이블화 한 것일 수 있다. 다시 말해 캐시 프로그램 파워 소모 프로파일 테이블(Cache Program Power Consumption Profile Table)은 비휘발성 메모리 장치(1100)가 내부적으로 프로그램 동작을 수행함과 동시에 메모리 컨트롤러(1200)로부터 입력되는 프로그램 데이터를 페이지 버퍼 그룹(230a, 230b)에 래치하는 동작을 수행하는 경우에 발생하는 파워 소모량을 시간에 따라 정량화한 테이블 일 수 있다.
예시로서 캐시 프로그램 파워 소모 프로파일 테이블(Cache Program Power Consumption Profile Table)은 캐시 프로그램 동작에 있어 제5 시간 간격으로 파워 소모량을 정량화한 데이터를 포함할 수 있고, 캐시 프로그램 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 캐시 프로그램 시간 파워 소모 신호(tCachePGM_PWRConsumption)를 생성하여 출력할 수 있다. 예시로서 제5 시간 간격은 제2 시간 간격과 동일할 수도 있고 상이할 수도 있다.
파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 캐시 프로그램 시간 간격 관리부(Cache Program Time Interval Management Section; 7195)로부터 출력된 캐시 프로그램 알림 신호(Tick_CachePGM)에 기초하여 캐시 프로그램 동작 수행의 시간 경과에 따른 파워 소모량에 대한 데이터에 대응하는 캐시 프로그램 시간 파워 소모 신호(tCacheRD_PWRConsumption)를 생성하여 출력할 수 있다. 다시 말해 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 캐시 프로그램 알림 신호(Tick_CachePGM)에 기초하여 비휘발성 메모리 장치(1100)이 수행하는 캐시 프로그램 동작의 수행 경과 시간을 알 수 있다.
파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 비휘발성 메모리 장치(1100)가 리드 동작을 수행할 때 수행 시간 경과에 따른 파워 소모량 중 최대값에 대응하는 리드 피크 파워 신호(PeakPWR_RD), 비휘발성 메모리 장치(1100)가 프로그램 동작을 수행할 때 수행 시간 경과에 따른 파워 소모량 중 최대값에 대응하는 프로그램 피크 파워 신호(PeakPWR_PGM), 비휘발성 메모리 장치(1100)가 소거 동작을 수행할 때 수행 시간 경과에 따른 파워 소모량 중 최대값에 대응하는 소거 피크 파워 신호(PeakPWR_ERS), 비휘발성 메모리 장치(1100)가 캐시 리드 동작을 수행할 때 수행 시간 경과에 따른 파워 소모량 중 최대값에 대응하는 캐시 리드 피크 파워 신호(PeakPWR_CacheRD) 및 비휘발성 메모리 장치(1100)가 캐시 프로그램 동작을 수행할 때 수행 시간 경과에 따른 파워 소모량 중 최대값에 대응하는 캐시 프로그램 피크 파워 신호(PeakPWR_CachePGM)를 출력할 수 있다. 예시로서 도 7을 참조하면, 비휘발성 메모리 장치(1100)는 리드 동작을 수행할 때 리드 동작 시작 시점에서 약 25us 경과 시점에 50mA 가량의 피크 파워를 소모할 수 있다.
이때 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 리드 피크 파워 신호(PeakPWR_RD), 프로그램 피크 파워 신호(PeakPWR_PGM), 소거 피크 파워 신호(PeakPWR_ERS), 캐시 리드 피크 파워 신호(PeakPWR_CacheRD) 및 캐시 프로그램 피크 파워 신호(PeakPWR_CachePGM)는 순서대로 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table), 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table), 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table), 캐시 리드 파워 소모 프로파일 테이블(Cache Read Power Consumption Profile Table) 및 캐시 프로그램 파워 소모 프로파일 테이블(Cache Program Power Consumption Profile Table)에 기초하여 생성할 수 있다.
도 10은 본 발명의 실시예에 따른 프로세서부를 설명하기 위한 도면이다.
도 10을 참조하면, 프로세서부(710)는 플래쉬 파워 소모 관리부(Flash Power Consumption Management Section; 711)를 포함할 수 있다. 또한 플래쉬 파워 소모 관리부(Flash Power Consumption Management Section; 711)는 제1 내지 제k 채널 파워 소모 관리부들(Channel Power Consumption Management Section; 7111 ~ 711k)을 포함할 수 있다. 제1 내지 제k 채널 파워 소모 관리부들(Channel Power Consumption Management Section; 7111 ~ 711k)은 제1 내지 제k 채널(CH1 ~ CHk)에 각각 연결된 비휘발성 메모리 장치들(1100)에서 발생하는 파워 소모량을 도출할 수 있다. 그리고 제1 내지 제k 채널 파워 소모 관리부들(Channel Power Consumption Management Section; 7111 ~ 711k) 각각은 도출된 파워 소모량에 대응하는 제1 내지 제k 파워 소모 신호(PWRConsumption_CH1 ~ PWRConsumption_CHk)를 출력할 수 있다.
제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 동작 모드를 수행하는 경우, 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)로부터 전달 받은 동작 모드들이 수행될 때 발생하는 파워 소모량에 대한 데이터와 시간 간격 관리부(Time Interval Management Section; 719)로부터 전달 받은 동작 모드 수행의 경과 시간에 기초하여 시간에 따른 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소모하는 파워 소모량을 예측할 수 있다. 다른 예시로서 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 시간 간격 관리부(Time Interval Management Section; 719)로부터 전달 받은 동작 모드 수행의 경과 시간에 대한 정보 없이 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)로부터 전달 받은 동작 모드들이 수행될 때 발생하는 파워 소모량에 대한 데이터에 기초하여 시간에 따른 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소모하는 파워 소모량을 예측할 수 있다. 예시로서 동작 모드들은 리드 모드(Read Mode), 프로그램 모드(Program Mode), 소거 모드(Erase Mode), 캐시 리드 모드(Cache Read Mode) 및 캐시 프로그램 모드(Cache Program Mode)를 포함할 수 있다.
제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 부가적으로 제1 채널(CH1)을 구성하는 웨이(Way)들의 수, 다시 말해 병렬적으로 동작 모드를 수행하는 비휘발성 메모리 장치들(1100)의 수에 기초하여 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소모하는 파워 소모량을 도출할 수 있다. 또한 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 부가적으로 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들 각각에서 동작 모드를 수행하는 메모리 플래인들(101a, 101b)의 수에 기초하여 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소모하는 파워 소모량을 도출하고, 도출된 파워 소모량에 대응하는 제1 파워 소모 신호(PWRConsumption_CH1)를 생성하여 출력할 수 있다.
다른 예시로서 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(1100)이 수행 중인 동작 모드와 시간 간격 관리부(Time Interval Management Section; 719)로부터 전달 받은 알림 신호에 기초하여 해당 시간에 수행 중인 동작 모드에 의해 발생하는 파워 소모량에 대한 정보를 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)에 요청하여 전달 받을 수 있다. 이때 알림 신호는 리드 알림 신호(Tick_RD), 프로그램 알림 신호(Tick_PGM), 소거 알림 신호(Tick_ERS), 캐시 리드 알림 신호(Tick_CacheRD) 및 캐시 프로그램 알림 신호(Tick_CachePGM)를 포함할 수 있다. 제1 채널 파워 소모 관리부들(Channel Power Consumption Management Section; 7111)는 동작 모드에 기초하여 상술한 다수의 알림 신호들 중 어느 하나를 선택할 수 있다.
예시로서 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 리드 모드들을 수행하는 경우, 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)가 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)에 기초하여 출력한 시간 경과에 따른 파워 소모량에 대한 데이터, 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들의 수, 비휘발성 메모리 장치(1100)들 각각에서 리드 동작이 수행되는 메모리 플래인(101a, 101b)의 수 및 리드 시간 간격 관리부(Read Time Interval Management Section; 7191)로부터 전달 받은 리드 알림 신호(Tick_RD) 중 하나 이상에 기초하여 동작 모드 수행 시간에 따라 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소모하는 파워 소모량을 도출하고, 도출된 파워 소모량에 대응하는 제1 파워 소모 신호(PWRConsumption_CH1)를 생성하여 출력할 수 있다.
다른 예시로서 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(1100)이 리드 모드를 수행 중인 때 리드 시간 간격 관리부(Read Time Interval Management Section; 7191)로부터 전달 받은 리드 알림 신호(Tick_RD)에 기초하여 해당 시간에 수행 중인 리드 모드에 의해 발생하는 파워 소모량에 대한 정보를 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)에 요청하여 전달 받을 수 있다. 즉 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table)에 기초하여 해당 정보를 출력할 수 있다.
또한 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)에 요청하여 전달 받은 정보와 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들의 수 및 비휘발성 메모리 장치(1100)들 각각에서 리드 모드가 수행되는 메모리 플래인(101a, 101b)의 수 중 하나 이상에 기초하여 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(1100) 전체에 의해 발생하는 파워 소모량을 도출할 수 있다.
다른 예시로서 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 프로그램 동작들을 수행하는 경우, 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)로부터 전달 받은 시간 경과에 따른 파워 소모량에 대한 데이터, 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들의 수, 비휘발성 메모리 장치(1100)들 각각에서 프로그램 동작이 수행되는 메모리 플래인(101a, 101b)의 수 및 프로그램 시간 간격 관리부(Program Time Interval Management Section; 7192)로부터 전달 받은 프로그램 알림 신호(Tick_PGM)에 기초하여 시간에 따라 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소모하는 파워 소모량을 도출하고, 도출된 파워 소모량에 대응하는 제1 파워 소모 신호(PWRConsumption_CH1)를 생성하여 출력할 수 있다.
다른 예시로서 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(1100)이 프로그램 동작을 수행 중인 때 프로그램 시간 간격 관리부(Program Time Interval Management Section; 7192)로부터 전달 받은 프로그램 알림 신호(Tick_PGM)에 기초하여 해당 시간에 수행 중인 프로그램 동작에 의해 발생하는 파워 소모량에 대한 정보를 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)에 요청하여 전달 받을 수 있다. 또한 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table)에 요청하여 전달 받은 정보와 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들의 수 및 비휘발성 메모리 장치(1100)들 각각에서 프로그램 동작이 수행되는 메모리 플래인(101a, 101b)의 수에 기초하여 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(1100) 전체에 의해 발생하는 파워 소모량을 도출할 수 있다.
다른 예시로서 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소거 모드를 수행하는 경우, 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)가 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)에 기초하여 출력한 소거 모드 수행 시간에 따른 파워 소모량에 대한 데이터, 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들의 수, 비휘발성 메모리 장치(1100)들 각각에서 소거 모드가 수행되는 메모리 블록(110)의 수 및 소거 시간 간격 관리부(Erase Time Interval Management Section; 7193)로부터 전달 받은 소거 알림 신호(Tick_ERS) 중 하나 이상에 기초하여 소거 모드 수행 시간에 따라 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소모하는 파워 소모량을 도출하고, 도출된 파워 소모량에 대응하는 제1 파워 소모 신호(PWRConsumption_CH1)를 생성하여 출력할 수 있다.
다른 예시로서 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(1100)이 소거 모드를 수행 중인 때 소거 시간 간격 관리부(Erase Time Interval Management Section; 7193)로부터 전달 받은 소거 알림 신호(Tick_ERS)에 기초하여 소거 모드 수행 시간에 따른 소거 동작에 의해 발생하는 파워 소모량에 대한 정보를 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)에 요청하여 전달 받을 수 있다. 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 상기 정보를 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)에 기초하여 출력할 수 있다.
또한 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)이 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table)에 기초하여 출력한 정보와 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들의 수 및 비휘발성 메모리 장치(1100)들 각각에서 소거 모드가 수행되는 메모리 블록(110)의 수 중 하나 이상에 기초하여 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(1100) 전체에 의해 발생하는 파워 소모량을 도출할 수 있다.
다른 예시로서 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 캐시 리드 동작들을 수행하는 경우, 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)가 캐시 리드 파워 소모 프로파일 테이블(Cache Read Power Consumption Profile Table)에 기초하여 출력한 캐시 리드 모드 수행 시간 경과에 따른 파워 소모량에 대한 데이터, 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들의 수 및 캐시 리드 시간 간격 관리부(Cache Read Time Interval Management Section; 7194)로부터 전달 받은 캐시 리드 알림 신호(Tick_CacheRD) 중 하나 이상에 기초하여 캐시 리드 모드 수행 시간에 따라 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소모하는 파워 소모량을 도출하고, 도출된 파워 소모량에 대응하는 제1 파워 소모 신호(PWRConsumption_CH1)를 생성하여 출력할 수 있다.
다른 예시로서 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 캐시 프로그램 모드를 수행하는 경우, 제1 채널 파워 소모 관리부(Channel Power Consumption Management Section; 7111)는 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)가 캐시 프로그램 파워 소모 프로파일 테이블(Cache Program Power Consumption Profile Table)에 기초하여 출력한 캐시 프로그램 모드 수행 시간 경과에 따른 파워 소모량에 대한 데이터, 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들의 수 및 캐시 프로그램 시간 간격 관리부(Cache Program Time Interval Management Section; 7195)로부터 전달 받은 캐시 프로그램 알림 신호(Tick_CachePGM) 중 하나 이상에 기초하여 시간에 따라 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)들이 소모하는 파워 소모량을 도출하고, 도출된 파워 소모량에 대응하는 제1 파워 소모 신호(PWRConsumption_CH1)를 생성하여 출력할 수 있다.
프로세서부(710)는 파워 소모 합산부(Power Consumption Sum-up Section; 715)를 포함할 수 있다. 파워 소모 합산부(Power Consumption Sum-up Section; 715)는 제1 내지 제k 채널 파워 소모 관리부들(Channel Power Consumption Management Section; 7111 ~ 711k) 각각에 의해 도출된 파워 소모 값들을 합산할 수 있다. 다시 말해 파워 소모 합산부(Power Consumption Sum-up Section; 715)는 제1 내지 제k 채널 파워 소모 관리부들(Channel Power Consumption Management Section; 7111 ~ 711k) 각각으로부터 출력된 제1 내지 제k 파워 소모 신호들(PWRConsumption_CH1 ~ PWRConsumption_CHk)에 기초하여 제1 내지 제k 채널들(CH1~CHk)에 연결된 비휘발성 메모리 장치들(1100)에 의해 소모되는 전체 파워 소모량을 합산하여 메모리 시스템(1000)에 포함된 비휘발성 메모리 장치들(1100)에 의해 소모되는 전체 파워 소모량을 도출하고, 도출된 전체 파워 소모량에 대응하는 전체 파워 소모 신호(Tot_PWRConsumption_DIE)를 생성하고 출력할 수 있다.
프로세서부(710)는 파워 버짓 설정부(Power Budget Set Section; 718)를 포함할 수 있다. 파워 버짓 설정부(Power Budget Set Section; 718)는 메모리 시스템(1000)이 소모할 수 있는 최대 파워 버짓(maximum power budget)에 대한 정보를 포함할 수 있다. 예시로서 파워 버짓 설정부(Power Budget Set Section; 718)는 메모리 시스템(1000)에 포함된 비휘발성 메모리 장치들(1100) 전체에 의해 소모될 수 있는 최대 파워 버짓에 대한 정보를 포함할 수 있고, 최대 파워 버짓에 대한 정보에 대응하는 파워 버짓 신호(PWR_Budget)를 생성하고 출력할 수 있다. 이러한 경우 메모리 시스템(1000)은 비휘발성 메모리 장치들(1100)이 파워 버짓 설정부(Power Budget Set Section; 718)에 설정된 최대 파워 버짓 내에서 동작하도록 제어할 필요가 있다.
프로세서부(710)는 시스템 파워 관리부(System Power Management Section; 716)를 포함할 수 있다. 시스템 파워 관리부(System Power Management Section; 716)는 파워 소모 합산부(Power Consumption Sum-up Section; 715)로부터 출력된 비휘발성 메모리 장치들(1100)에 의해 소모되는 전체 파워 소모량에 대응하는 전체 파워 소모 신호(Tot_PWRConsumption_DIE) 및 파워 버짓 설정부(Power Budget Set Section; 718)로부터 출력된 비휘발성 메모리 장치들(1100) 전체에 의해 소모될 수 있는 최대 파워 버짓에 대응하는 파워 버짓 신호(PWR_Budget)에 기초하여 추가적으로 소모할 수 있는 파워 소모 여분 값을 도출하고, 추가적으로 소모할 수 있는 파워 소모 여분 값에 대응하는 파워 소모 여분 신호(PWRConsumption_Remain)를 생성하고 출력할 수 있다.
예시로서 시스템 파워 관리부(System Power Management Section; 716)는파워 버짓 설정부(Power Budget Set Section; 718)로부터 출력된 비휘발성 메모리 장치들(1100) 전체에 의해 소모될 수 있는 최대 파워 버짓에서 파워 소모 합산부(Power Consumption Sum-up Section; 715)로부터 출력된 비휘발성 메모리 장치들(1100)에 의해 소모되는 전체 파워 소모량을 가산한 값을 파워 소모 여분 값으로 결정할 수 있다. 예시로서 시스템 파워 관리부(System Power Management Section; 716)는 파워 소모 합산부(Power Consumption Sum-up Section; 715)로부터 출력된 비휘발성 메모리 장치들(1100)에 의해 소모되는 전체 파워 소모량에 대응하는 전체 파워 소모 신호(Tot_PWRConsumption_DIE)가 지시하는 값이 450mA이고, 파워 버짓 설정부(Power Budget Set Section; 718)로부터 출력된 비휘발성 메모리 장치들(1100) 전체에 의해 소모될 수 있는 최대 파워 버짓에 대한 정보에 대응하는 파워 버짓 신호(PWR_Budget)가 지시하는 값이 500mA인 경우, 50mA에 대응하는 파워 소모 여분 신호(PWRConsumption_Remain)를 생성하고 출력할 수 있다.
프로세서부(710)는 커맨드 스케줄러(Command Scheduler; 717)를 포함할 수 있다. 또한 커맨드 스케줄러(Command Scheduler; 717)는 커맨드 큐잉부(Command Queuing Section; 7171) 및 커맨드 스캔부(Command Scan Section; 7172)를 포함할 수 있다.
커맨드 스케줄러(Command Scheduler; 717)는 비휘발성 메모리 장치(1100)가 리드 동작을 수행할 때 발생하는 최대 파워 소모량에 대응하는 리드 피크 파워 신호(PeakPWR_RD), 비휘발성 메모리 장치(1100)가 프로그램 동작을 수행할 때 발생하는 최대 파워 소모량에 대응하는 프로그램 피크 파워 신호(PeakPWR_PGM), 비휘발성 메모리 장치(1100)가 소거 동작을 수행할 때 발생하는 최대 파워 소모량에 대응하는 소거 피크 파워 신호(PeakPWR_ERS), 비휘발성 메모리 장치(1100)가 캐시 리드 동작을 수행할 때 발생하는 최대 파워 소모량에 대응하는 캐시 리드 피크 파워 신호(PeakPWR_CacheRD) 및 비휘발성 메모리 장치(1100)가 캐시 프로그램 동작을 수행할 때 발생하는 최대 파워 소모량에 대응하는 캐시 프로그램 피크 파워 신호(PeakPWR_CachePGM)를 수신할 수 있다.
이때 파워 소모 프로파일 테이블 저장부(Power Consumption Profile Table Storing Section; 714)는 리드 피크 파워 신호(PeakPWR_RD), 프로그램 피크 파워 신호(PeakPWR_PGM), 소거 피크 파워 신호(PeakPWR_ERS), 캐시 리드 피크 파워 신호(PeakPWR_CacheRD) 및 캐시 프로그램 피크 파워 신호(PeakPWR_CachePGM)는 순서대로 리드 파워 소모 프로파일 테이블(Read Power Consumption Profile Table), 프로그램 파워 소모 프로파일 테이블(Program Power Consumption Profile Table), 소거 파워 소모 프로파일 테이블(Erase Power Consumption Profile Table), 캐시 리드 파워 소모 프로파일 테이블(Cache Read Power Consumption Profile Table) 및 캐시 프로그램 파워 소모 프로파일 테이블(Cache Program Power Consumption Profile Table)에 기초하여 생성할 수 있다.
커맨드 큐잉부(Command Queuing Section; 7171)는 호스트(2000)로부터 입력된 다수의 커맨드들 또는 하우스 키핑(House Keeping) 동작을 위한 다수의 커맨드들을 큐잉할 수 있다.
커맨드 스캔부(Command Scan Section; 7172)는 시스템 파워 관리부(System Power Management Section; 716)로부터 출력된 파워 소모 여분 신호(PWRConsumption_Remain)와 리드 피크 파워 신호(PeakPWR_RD), 프로그램 피크 파워 신호(PeakPWR_PGM), 소거 피크 파워 신호(PeakPWR_ERS), 캐시 리드 피크 파워 신호(PeakPWR_CacheRD) 및 캐시 프로그램 피크 파워 신호(PeakPWR_CachePGM)에 기초하여 새로운 커맨드를 릴리즈(release)할 것이지 또는 대기할 것이지 여부를 결정할 수 있다. 새로운 커맨드는 큐 커맨드 신호(Command_que)로 릴리즈 될 수 있다.
예시로서 시스템 파워 관리부(System Power Management Section; 716)로부터 출력된 파워 소모 여분 신호(PWRConsumption_Remain)에 대응하는 값이 50mA 이고, 리드 피크 파워 신호(PeakPWR_RD), 프로그램 피크 파워 신호(PeakPWR_PGM), 소거 피크 파워 신호(PeakPWR_ERS), 캐시 리드 피크 파워 신호(PeakPWR_CacheRD) 및 캐시 프로그램 피크 파워 신호(PeakPWR_CachePGM)에 대응하는 값이 순서대로 각각 70mA, 55mA, 30mA, 90mA 및 80mA인 경우, 커맨드 스캔부(Command Scan Section; 7172)는 하나의 소거 커맨드를 릴리즈(release) 할 수 있다. 이 경우 커맨드 스캔부(Command Scan Section; 7172)는 커맨드 큐잉부(Command Queuing Section; 7171)에 큐잉된 커맨드들을 스캔(scan) 하여 소거 커맨드를 선택할 수 있고, 선택된 소거 커맨드를 릴리즈 할 수 있다. 커맨드 스캔부(Command Scan Section; 7172)로부터 릴리즈된 소거 커맨드는 플래쉬 인터페이스(760)를 거쳐 비휘발성 메모리 장치(1100)에 전달되어 수행될 수 있다.
상술한 예시에서 커맨드 큐잉부(Command Queuing Section; 7171)에 다수의 소거 커맨드들이 큐잉된 경우, 커맨드 스캔부(Command Scan Section; 7172)는 가장 먼저 큐잉된 소거 커맨드를 선택하여 릴리즈 할 수 있다.
예시로서 커맨드 스캔부(Command Scan Section; 7172)는 커맨드 큐잉부(Command Queuing Section; 7171)에 큐잉된 커맨드들을 스캔할 때 가장 먼저 큐잉된 커맨드, 다시 말해 가장 긴 시간 동안 큐잉된 상태인 커맨드부터 시작하여 나중에 큐잉된 커맨드 순으로, 다시 말해 커맨드 큐잉부(Command Queuing Section; 7171)에 커맨드들이 큐잉된 순서와 동일한 방향으로 커맨드 스캔 동작을 수행할 수 있다. 이 경우 커맨드 큐잉부(Command Queuing Section; 7171)에 다수의 소거 커맨드들이 큐잉된 경우, 커맨드 스캔부(Command Scan Section; 7172)는 가장 먼저 스캔되는 소거 커맨드를 선택하여 릴리즈 할 수 있다.
다른 예시로서 시스템 파워 관리부(System Power Management Section; 716)로부터 출력된 파워 소모 여분 신호(PWRConsumption_Remain)에 대응하는 값이 60mA인 경우 커맨드 스캔부(Command Scan Section; 7172)는 커맨드 큐잉부(Command Queuing Section; 7171)에 큐잉된 커맨드들 중 프로그램 커맨드 또는 소거 커맨드를 스캔하여 릴리즈 할 수 있다. 예시로서 커맨드 스캔부(Command Scan Section; 7172)는 커맨드 큐잉부(Command Queuing Section; 7171)에 큐잉된 하나 이상의 프로그램 커맨드 또는 하나 이상의 소거 커맨드 중 가장 먼저 큐잉된 커맨드를 선택하여 릴리즈 할 수 있다. 다른 예시로서 커맨드 스캔부(Command Scan Section; 7172)는 하나 이상의 프로그램 커맨드 또는 하나 이상의 소거 커맨드 중 어느 하나를 릴리즈 할 수 있는 경우 우선 순위가 높은 커맨드들 중 가장 먼저 큐잉된 커맨드를 추출하여 릴리즈 할 수 있다. 예시로서 프로그램 커맨드가 소거 커맨드 대비 우선 순위가 높은 경우 커맨드 스캔부(Command Scan Section; 7172)는 먼저 커맨드 큐잉부(Command Queuing Section; 7171)에 큐잉된 커맨드들 중 먼저 프로그램 커맨드를 스캔할 수 있고, 만일 큐잉된 프로그램 커맨드가 없을 경우 소거 커맨드를 스캔하여 릴리즈 할 수 있다. 또한 이러한 경우 만일 커맨드 큐잉부(Command Queuing Section; 7171)에 프로그램 커맨드들이 다수 큐잉된 경우 커맨드 스캔부(Command Scan Section; 7172)는 다수의 프로그램 커맨드들 중 가장 먼저 큐잉된 프로그램 커맨드를 추출하여 릴리즈 할 수 있다. 다른 예시로서 커맨드 스캔부(Command Scan Section; 7172)는 먼저 큐잉된 커맨드에서 나중에 큐잉된 커맨드 순으로, 즉 커맨드들이 큐잉된 순서와 동일한 방향으로 커맨드들을 스캔할 수 있다.
예시로서 우선 순위는 리드 커맨드가 가장 높고 그 다음으로 프로그램 커맨드 마지막으로 소거 커맨드 순서로 높을 수 있다. 예시로서 캐시 리드 커맨드는 리드 커맨드와 동일한 우선 순위를 가질 수 있고, 또한 캐시 프로그램 커맨드는 프로그램 커맨드와 동일한 우선 순위를 가질 수 있다.
예시로서 시스템 파워 관리부(System Power Management Section; 716)로부터 출력된 파워 소모 여분 신호(PWRConsumption_Remain)에 대응하는 값이 20mA 이고, 리드 피크 파워 신호(PeakPWR_RD), 프로그램 피크 파워 신호(PeakPWR_PGM), 소거 피크 파워 신호(PeakPWR_ERS), 캐시 리드 피크 파워 신호(PeakPWR_CacheRD) 및 캐시 프로그램 피크 파워 신호(PeakPWR_CachePGM)에 대응하는 값이 순서대로 각각 70mA, 55mA, 30mA, 90mA 및 80mA인 경우, 커맨드 스캔부(Command Scan Section; 7172)는 파워 소모 여분 신호(PWRConsumption_Remain)에 대응하는 값이 일정 수준 이상이 될 때까지 추가적으로 커맨드를 릴리즈 하지 않고 일정 시간 동안 대기할 수 있다.
상술한 바와 같은 프로세서부(710)의 피크 파워 관리 동작(Peak Power Management Operation)으로 메모리 시스템(1000)에 의해 소모되는 피크 파워는 일정 수준 이하로 관리될 수 있고, 파워 관리에 따른 메모리 시스템(1000)의 성능 저하가 최소화 될 수 있다.
도 11은 본 발명의 실시예에 따른 피크 파워 관리 방법을 설명하기 위한 흐름도이다.
도 11을 참조하면, 예시로서 비휘발성 메모리 장치(1100)가 리드 동작을 수행할 때 발생하는 리드 피크 파워 값이 비휘발성 메모리 장치(1100)가 프로그램 동작을 수행할 때 발생하는 프로그램 피크 파워 값 대비 더 크고, 또한 프로그램 피크 파워 값이 비휘발성 메모리 장치(1100)가 소거 동작을 수행할 때 발생하는 소거 피크 파워 값 대비 더 클 수 있다. 또한 리드 동작이 우선 순위가 가장 높고, 그 다음으로 프로그램 동작이 높은 우선 순위를 가지고, 마지막으로 소거 동작이 가장 낮은 우선 순위를 가질 수 있다.
상술한 조건에서 프로세서부(710)는 비휘발성 메모리 장치들(1100)로부터 발생하는 파워 소모량들을 합산하여 전체 파워 소모량을 도출할 수 있다(단계 S901). 그리고 나서 프로세서부(710)는 최대 파워 버짓에서 상기 전체 파워 소모량을 감산하여 파워 소모 여분 값을 도출할 수 있다(단계 S902).
이때 파워 소모 여분 값이 리드 피크 파워 값 대비 더 큰 경우(단계 S903의 '예'에 해당), 프로세서부(710)는 큐잉된 커맨드들 중 우선 순위가 가장 높은 리드 커맨드를 스캔할 수 있다(단계 S904). 이때 커맨드 스캔 동작은 커맨드들이 큐잉된 순서와 동일한 방향으로 수행될 수 있다. 다시 말해 먼저 큐잉된 커맨드부터 시작하여 나중에 큐잉된 커맨드 순으로 커맨드 스캔 동작이 수행될 수 있다.
만일 리드 커맨드 스캔이 성공한 경우(단계 S905의 '아니오'에 해당), 스캔된 커맨드가 릴리즈 될 수 있다(단계 S912). 그리고 비휘발성 메모리 장치(1100)는 릴리즈 된 커맨드에 응답하여 내부 동작, 즉 리드 동작을 수행할 수 있다.
만일 큐잉된 리드 커맨드가 없어 스캔이 실패한 경우(단계 S905의 '예'에 해당), 프로세서부(710)는 큐잉된 커맨드들 중 리드 커맨드 다음으로 우선 순위가 높은 프로그램 커맨드를 스캔할 수 있다(단계 S906).
만일 프로그램 커맨드 스캔이 성공한 경우(단계 S907의 '아니오'에 해당), 스캔된 커맨드가 릴리즈 될 수 있다(단계 S912). 그리고 비휘발성 메모리 장치(1100)는 릴리즈 된 커맨드에 응답하여 내부 동작, 즉 프로그램 동작을 수행할 수 있다.
만일 큐잉된 프로그램 커맨드가 없어 스캔이 실패한 경우(단계 S907의 '예'에 해당), 프로세서부(710)는 큐잉된 커맨드들 중 프로그램 커맨드 다음으로 우선 순위가 높은 소거 커맨드를 스캔할 수 있다(단계 S908).
만일 소거 커맨드 스캔이 성공한 경우(단계 S909의 '아니오'에 해당), 스캔된 커맨드가 릴리즈 될 수 있다(단계 S912). 그리고 비휘발성 메모리 장치(1100)는 릴리즈 된 커맨드에 응답하여 내부 동작, 즉 소거 동작을 수행할 수 있다.
만일 큐잉된 소거 커맨드가 없어 스캔이 실패한 경우(단계 S909의 '예'에 해당), 프로세서부(710)는 다시 단계 S901을 수행할 수 있다.
만일 파워 소모 여분 값이 리드 피크 파워 값 대비 더 작은 경우(단계 S903의 '아니오'에 해당), 파워 소모 여분 값은 프로그램 피크 파워 값과 비교될 수 있다. 만일 파워 소모 여분 값이 프로그램 피크 파워 값 대비 더 큰 경우(단계 S910의 '예'에 해당), 단계 S906이 수행될 수 있다.
만일 파워 소모 여분 값이 프로그램 피크 파워 값 대비 더 작은 경우(단계 S910의 '아니오'에 해당), 파워 소모 여분 값은 소거 피크 파워 값과 비교될 수 있다. 만일 파워 소모 여분 값이 소거 피크 파워 값 대비 더 큰 경우(단계 S911의 '예'에 해당), 단계 S908이 수행될 수 있다. 만일 파워 소모 여분 값이 소거 피크 파워 값 대비 더 작은 경우(단계 S911의 '아니오'에 해당), 단계 S901이 수행될 수 있다.
예시로서 단계 S905, 단계 S910 및 단계 S911은 동시에 수행될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 피크 파워 관리 방법을 설명하기 위한 흐름도이다.
도 12를 참조하면, 예시로서 비휘발성 메모리 장치(1100)가 리드 동작을 수행할 때 발생하는 리드 피크 파워 값이 비휘발성 메모리 장치(1100)가 프로그램 동작을 수행할 때 발생하는 프로그램 피크 파워 값 대비 더 크고, 또한 프로그램 피크 파워 값이 비휘발성 메모리 장치(1100)가 소거 동작을 수행할 때 발생하는 소거 피크 파워 값 대비 더 클 수 있다. 또한 리드 동작이 우선 순위가 가장 높고, 그 다음으로 프로그램 동작이 높은 우선 순위를 가지고, 마지막으로 소거 동작이 가장 낮은 우선 순위를 가질 수 있다.
프로세서부(710)는 비휘발성 메모리 장치들(1100)로부터 발생하는 파워 소모량들을 합산하여 전체 파워 소모량을 도출할 수 있다(단계 S901). 그리고 나서 프로세서부(710)는 최대 파워 버짓에서 상기 전체 파워 소모량을 감산하여 파워 소모 여분 값을 도출할 수 있다(단계 S902).
이때 파워 소모 여분 값이 리드 피크 파워 값 대비 더 작은 경우(단계 S903의 '아니오'에 해당), 도 11의 단계 S910이 수행될 수 있다.
만일 파워 소모 여분 값이 리드 피크 파워 값 대비 더 큰 경우(단계 S903의 '예'에 해당), 프로세서부(710)는 큐잉된 커맨드들 중 우선 순위가 가장 높은 리드 커맨드를 스캔할 수 있다(단계 S904).
만일 리드 커맨드 스캔이 실패한 경우(단계 S905의 '예'에 해당), 도 11의 단계 S906이 수행될 수 있다.
만일 리드 커맨드 스캔이 성공한 경우(단계 S905의 '아니오'에 해당), 그리고 스캔된 리드 커맨드가 1개인 경우(단계 S1006의 '아니오'에 해당), 도 11의 단계 S912가 수행될 수 있다.
만일 스캔된 리드 커맨드가 2개 이상인 경우(단계 S1006의 '예'에 해당), 프로세서부(710)는 먼저 큐잉된 리드 커맨드를 선택하여 릴리즈 할 수 있다(단계 S1007).
그리고 비휘발성 메모리 장치(1100)는 릴리즈 된 커맨드에 응답하여 내부 동작, 즉 리드 동작을 수행할 수 있다.
다른 예시로서 프로세서부(710)는 도 11의 단계 S906에서 다수의 프로그램 커맨드들이 스캔된 경우에도 먼저 큐잉된 프로그램 커맨드를 선택하여 릴리즈 할 수 있다. 또한 프로세서부(710)는 도 11의 단계 S908에서 다수의 소거 커맨드들이 스캔된 경우에도 먼저 큐잉된 소거 커맨드를 선택하여 릴리즈 할 수 있다.
도 13은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 교신 장치로 구현될 수 있다. 메모리 시스템(30000)은 비휘발성 메모리 장치(1100)와 상기 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 비휘발성 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
비휘발성 메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 반도체 비휘발성 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
도 14는 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 상기 비휘발성 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 비휘발성 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
도 15는 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 15를 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 비휘발성 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 반도체 비휘발성 메모리 장치(1100)에 저장될 수 있다. 또한, 비휘발성 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
도 16은 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 16을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(1200)는 반도체 비휘발성 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 비휘발성 메모리 장치(1100)와 데이터 교신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000: 메모리 시스템 1100: 비휘발성 메모리 장치
1200: 메모리 컨트롤러 100: 메모리 셀 어레이
200: 주변 회로들 300: 제어 로직

Claims (20)

  1. 서로 다른 우선 순위를 갖는 동작 모드들을 수행하도록 구성된 다수의 메모리 장치들;
    상기 동작 모드들에 각각 대응하는 복수의 파워 소모 프로파일 테이블들을 저장하도록 구성된 파워 프로파일 테이블 저장부; 및
    상기 파워 소모 프로파일 테이블들과 미리 결정된 최대 파워 버짓에 기초하여 파워 소모 여분 값을 도출하고, 상기 파워 소모 프로파일 테이블들에 포함된 피크 파워 값들 중 상기 파워 소모 여분 값 이하의 피크 파워 값에 대응하는 적어도 하나의 큐잉된 커맨드를 스캔하고, 제1 동작 모드에 대응하는 큐잉된 커맨드의 스캔의 성공에 응답하여 가장 높은 우선 순위를 갖는 상기 제1 동작에 대응하는 상기 큐잉된 커맨드를 릴리즈(release)하고, 상기 제1 동작 모드에 대응하는 상기 큐잉된 커맨드의 스캔의 실패에 응답하여 상기 가장 높은 우선 순위의 다음 우선 순위를 가지는 제2 동작 모드에 대응하는 큐잉된 커맨드를 릴리즈하도록 구성된 프로세서부를 포함하고,
    상기 파워 소모 프로파일 테이블들 각각은 동작 시작 시점부터 동작 종료 시점까지 미리 결정된 시간 단위로 요구되는 파워 소모를 나타내는 파워 소모 값을 포함하는 것을 특징으로 하는 메모리 시스템.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 파워 소모 프로파일 테이블들은 리드 파워 소모 프로파일 테이블 및 프로그램 파워 소모 프로파일 테이블을 포함하고,
    상기 리드 파워 소모 프로파일 테이블은 상기 메모리 장치가 리드 모드를 수행할 때 발생하는 파워 소모 값을 제1 시간 간격으로 추출한 데이터를 포함하고,
    상기 프로그램 파워 소모 프로파일 테이블은 상기 메모리 장치가 프로그램 모드를 수행할 때 발생하는 파워 소모 값을 제2 시간 간격으로 추출한 데이터를 포함하고,
    상기 제1 시간 간격은 상기 제2 시간 간격과 상이한 것을 특징으로 하는 메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 제1 시간 간격으로 리드 알림 신호를 출력하도록 구성된 리드 시간 간격 관리부; 및
    상기 제2 시간 간격으로 프로그램 알림 신호를 출력하도록 구성된 프로그램 시간 간격 관리부를 더 포함하는 것을 특징으로 하는 메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 프로세서부는,
    상기 파워 소모 프로파일 테이블들에 기초하여 상기 동작 모드들을 수행하는 상기 메모리 장치들 각각에서 발생하는 유닛 파워 소모 값들을 도출하도록 구성된 플래쉬 파워 소모 관리부; 및
    상기 유닛 파워 소모 값들을 합산하여 전체 파워 소모 값을 도출하도록 구성된 파워 소모 합산부를 더 포함하는 것을 특징으로 하는 메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 프로세서부는,
    다수의 커맨드들을 큐잉하도록 구성된 커맨드 큐잉부; 및
    상기 전체 파워 소모 값에 기초하여 상기 다수의 커맨드들 중 상기 파워 소모 여분 값 이하의 상기 피크 파워 값에 대응하는 적어도 하나의 상기 큐잉된 커맨드를 스캔하고, 상기 제1 동작에 대응하는 상기 큐잉된 커맨드의 상기 스캔의 상기 성공에 응답하여 상기 큐잉된 커맨드를 릴리즈 하고, 상기 큐잉된 커맨드의 상기 스캔의 상기 실패에 응답하여 상기 큐잉된 커맨드를 릴리즈 하도록 구성된 커맨드 스캔부를 더 포함하고,
    상기 제1 동작 모드는 리드 동작 모드이고,
    상기 제2 동작 모드는 프로그램 동작 모드인 것을 특징으로 하는 메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 프로세서부는,
    상기 메모리 시스템의 상기 최대 파워 버짓을 설정하도록 구성된 파워 버짓 설정부; 및
    상기 최대 파워 버짓과 상기 전체 파워 소모 값에 기초하여 상기 파워 소모 여분 값을 도출하도록 구성된 시스템 파워 관리부를 더 포함하는 것을 특징으로 하는 메모리 시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 커맨드 스캔부는 상기 파워 소모 프로파일 테이블에 포함된 상기 동작 모드들 각각에 대한 피크 파워 값들과 상기 파워 소모 여분 값을 비교하여 상기 동작 모드들 중 어느 하나에 대응하는 커맨드를 선택 하도록 구성된 것을 특징으로 하는 메모리 시스템.
  9. 삭제
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 커맨드 큐잉부는 상기 다수의 커맨드들을 순차적으로 큐잉하고,
    상기 커맨드 스캔부는 상기 커맨드들이 큐잉된 순서와 동일한 방향으로 상기 커맨드들을 스캔하는 것을 것을 특징으로 하는 메모리 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 커맨드 스캔부는 상기 파워 소모 여분 값이 상기 피크 파워 값들 보다 작은 때 상기 커맨드들을 스캔하는 동작을 대기하도록 구성된 것을 특징으로 하는 메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 메모리 장치들은 제1 채널에 연결된 제1 메모리 장치들 및 제2 채널에 연결된 제2 메모리 장치들을 포함하고,
    상기 제1 메모리 장치들과 상기 제2 메모리 장치들은 서로 상이한 동작 모드들을 수행하고,
    상기 플래쉬 파워 소모 관리부는 제1 채널 파워 소모 관리부 및 제2 채널 파워 소모 관리부를 포함하고,
    상기 제1 채널 파워 소모 관리부는 상기 제1 메모리 장치들이 수행하는 동작 모드, 상기 파워 소모 프로파일 테이블 중 상기 제1 메모리 장치들이 수행하는 상기 동작 모드에 대응하는 데이터 및 상기 제1 메모리 장치들의 수에 기초하여 상기 제1 메모리 장치들에서 발생하는 제1 파워 소모 값을 도출하도록 구성되고,
    상기 제2 채널 파워 소모 관리부는 상기 제2 메모리 장치들이 수행하는 동작 모드, 상기 파워 소모 프로파일 테이블 중 상기 제2 메모리 장치들이 수행하는 상기 동작 모드에 대응하는 데이터 및 상기 제2 메모리 장치들의 수에 기초하여 상기 제2 메모리 장치들에서 발생하는 제2 파워 소모 값을 도출하도록 구성된 것을 특징으로 하는 메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 메모리 장치들은 제3 채널에 연결된 제3 메모리 장치들을 더 포함하고,
    상기 파워 소모 합산부는 상기 제1 파워 소모 값과 상기 제2 파워 소모 값을 합산하여 상기 전체 파워 소모 값을 도출하고,
    상기 제3 메모리 장치들이 유휴 상태인 때, 상기 커맨드 스캔부는 상기 전체 파워 소모 값에 기초하여 상기 제3 메모리 장치들에 상기 큐잉된 커맨드를 릴리즈 하는 것을 특징으로 하는 메모리 시스템.
  14. 동작 모드별 수행 시간에 따른 파워 소모 값을 나타낸 테이블에 기초하여 다수의 동작 모드들을 수행하는 메모리 장치들 각각으로부터 발생하는 파워 소모 값들을 합산하여 전체 파워 소모 값을 도출하는 단계;
    최대 파워 버짓에서 상기 전체 파워 소모 값을 감산하여 파워 소모 여분 값을 도출하는 단계;
    상기 파워 소모 여분 값과 상기 동작 모드들의 피크 파워 값들을 비교하는 단계; 및
    상기 비교 결과에 기초하여 큐잉된 커맨드들을 스캔하는 커맨드 스캔 동작을 수행할지 또는 대기할지 여부를 결정하는 단계를 포함하는 메모리 시스템의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 동작 모드들 각각은 서로 상이한 우선 순위를 가지고,
    상기 커맨드 스캔 동작은, 상기 파워 소모 여분 값이 상기 피크 파워 값들 보다 큰 때, 상기 큐잉된 커맨드들 중 가장 높은 우선 순위를 가지는 동작 모드에 대응하는 커맨드를 선택하는 제1 선택 단계를 포함하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 커맨드 스캔 동작은, 상기 제1 선택 단계에서 커맨드 선택이 실패한 때, 상기 가장 높은 우선 순위의 다음 우선 순위를 가지는 동작 모드에 대응하는 커맨드를 선택하는 제2 선택 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 커맨드 스캔 동작은 상기 파워 소모 여분 값 보다 작은 피크 파워 값을 가지는 동작 모드에 대응하는 커맨드들 중 가장 먼저 큐잉된 커맨드를 선택하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 테이블은 리드 파워 소모 프로파일 테이블 및 프로그램 파워 소모 프로파일 테이블을 포함하고,
    상기 리드 파워 소모 프로파일 테이블은 상기 메모리 장치가 리드 동작을 수행할 때 발생하는 파워 소모 값을 제1 시간 간격으로 추출한 데이터를 포함하고,
    상기 프로그램 파워 소모 프로파일 테이블은 상기 메모리 장치가 프로그램 동작을 수행할 때 발생하는 파워 소모 값을 제2 시간 간격으로 추출한 데이터를 포함하고,
    상기 제1 시간 간격은 상기 제2 시간 간격 보다 작은 것을 특징으로 하는 메모리 시스템의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 제1 시간 간격으로 발생하는 펄스들을 포함하는 리드 알림 신호를 생성하는 단계; 및
    상기 제2 시간 간격으로 발생하는 펄스들을 포함하는 프로그램 알림 신호를 생성하는 단계를 포함하고,
    상기 전체 파워 소모 값을 도출하는 단계는 상기 리드 알림 신호 또는 상기 프로그램 알림 신호의 상기 펄스들에 응답하여 수행되는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  20. 다수의 동작 모드들을 수행하도록 구성된 다수의 비휘발성 메모리 장치들;
    상기 동작 모드들 각각에 대한 파워 소모 프로파일 테이블들을 저장하도록 구성된 파워 프로파일 테이블 저장부;
    상기 비휘발성 메모리 장치들 각각이 수행하는 동작 모드에 대응하는 상기 파워 소모 프로파일 테이블에 기초하여 상기 비휘발성 메모리 장치들 각각에서 발생하는 파워 소모 값들을 도출하도록 구성된 플래쉬 파워 소모 관리부;
    상기 파워 소모 값들을 합산하여 전체 파워 소모 값을 도출하도록 구성된 파워 소모 합산부; 및
    상기 전체 파워 소모 값과 상기 동작 모드들의 피크 파워 값들을 비교하여 큐잉된 커맨드의 릴리즈 또는 대기 여부를 결정하도록 구성된 커맨드 스케줄러를 포함하는 것을 특징으로 하는 메모리 시스템.
KR1020180004023A 2018-01-11 2018-01-11 메모리 시스템 및 그것의 동작 방법 KR102603245B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180004023A KR102603245B1 (ko) 2018-01-11 2018-01-11 메모리 시스템 및 그것의 동작 방법
TW107129417A TWI774830B (zh) 2018-01-11 2018-08-23 記憶體系統及其操作方法
US16/113,698 US11036273B2 (en) 2018-01-11 2018-08-27 Memory system and operating method thereof
CN201811092499.8A CN110032396B (zh) 2018-01-11 2018-09-19 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180004023A KR102603245B1 (ko) 2018-01-11 2018-01-11 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190085770A KR20190085770A (ko) 2019-07-19
KR102603245B1 true KR102603245B1 (ko) 2023-11-16

Family

ID=67139521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180004023A KR102603245B1 (ko) 2018-01-11 2018-01-11 메모리 시스템 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US11036273B2 (ko)
KR (1) KR102603245B1 (ko)
CN (1) CN110032396B (ko)
TW (1) TWI774830B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7287147B2 (ja) * 2019-06-26 2023-06-06 富士通株式会社 演算処理装置および演算処理装置の制御方法
US11454941B2 (en) 2019-07-12 2022-09-27 Micron Technology, Inc. Peak power management of dice in a power network
US11079829B2 (en) * 2019-07-12 2021-08-03 Micron Technology, Inc. Peak power management of dice in a power network
KR20210101785A (ko) 2020-02-11 2021-08-19 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11175837B2 (en) * 2020-03-16 2021-11-16 Micron Technology, Inc. Quantization of peak power for allocation to memory dice
KR20210119070A (ko) * 2020-03-24 2021-10-05 에스케이하이닉스 주식회사 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US11487444B2 (en) * 2020-03-25 2022-11-01 Micron Technology, Inc. Centralized power management in memory devices
US11307627B2 (en) * 2020-04-30 2022-04-19 Hewlett Packard Enterprise Development Lp Systems and methods for reducing stranded power capacity
EP4200852A4 (en) * 2021-06-01 2024-01-03 Yangtze Memory Tech Co Ltd POWER MANAGEMENT FOR A MEMORY SYSTEM
WO2022252120A1 (en) 2021-06-01 2022-12-08 Yangtze Memory Technologies Co., Ltd. Power management for memory system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862981B1 (ko) 2017-02-02 2018-05-30 연세대학교 산학협력단 명령어 기반 카운터를 통한 성능 및 전력량 예측 시스템 및 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568607A (en) * 1994-08-19 1996-10-22 International Data Matrix, Inc. Apparatus, systems and methods for controlling power consumption in a selectively enabled processing system
JP3580630B2 (ja) * 1996-02-26 2004-10-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 消費電力を管理するシステム及び電源を管理する方法
US20020099910A1 (en) * 2001-01-23 2002-07-25 Shah Emanuel E. High speed low power cacheless computer system
TWI347523B (en) 2003-02-05 2011-08-21 Panasonic Corp Peripheral device and control method thereof, and main device and control method thereof, and program thereof
US20070283131A1 (en) * 2006-01-30 2007-12-06 Ati Technologies Inc. Processing of high priority data elements in systems comprising a host processor and a co-processor
US8289801B2 (en) * 2009-09-09 2012-10-16 Fusion-Io, Inc. Apparatus, system, and method for power reduction management in a storage device
US20110173462A1 (en) 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
JP2011180869A (ja) * 2010-03-02 2011-09-15 Hitachi Ltd 計算機の状態監視装置、計算機の監視システムおよび計算機の状態監視方法
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
WO2013171792A1 (en) * 2012-05-16 2013-11-21 Hitachi, Ltd. Storage control apparatus and storage control method
US9317212B2 (en) * 2012-12-18 2016-04-19 Intel Corporation Method and apparatus for controlling a storage device
US9928033B2 (en) * 2013-06-19 2018-03-27 Nvidia Corporation Single-pass parallel prefix scan with dynamic look back
WO2015108524A1 (en) * 2014-01-16 2015-07-23 Hewlett-Packard Development Company, L.P. Configurable workload optimization
US10025367B2 (en) * 2014-08-19 2018-07-17 Intel Corporation Dynamic scaling of graphics processor execution resources
KR102310580B1 (ko) * 2014-10-24 2021-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9880605B2 (en) * 2014-10-27 2018-01-30 Sandisk Technologies Llc Method and system for throttling power consumption
KR20170001235A (ko) * 2015-06-26 2017-01-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US9711232B2 (en) * 2015-09-22 2017-07-18 Samsung Electronics Co., Ltd. Dynamic non-volatile memory operation scheduling for controlling power consumption of solid-state drives
US9946642B2 (en) * 2015-11-13 2018-04-17 Samsung Electronics Co., Ltd Distributed multimode storage management

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862981B1 (ko) 2017-02-02 2018-05-30 연세대학교 산학협력단 명령어 기반 카운터를 통한 성능 및 전력량 예측 시스템 및 방법

Also Published As

Publication number Publication date
KR20190085770A (ko) 2019-07-19
TWI774830B (zh) 2022-08-21
TW201931061A (zh) 2019-08-01
CN110032396A (zh) 2019-07-19
CN110032396B (zh) 2023-07-18
US11036273B2 (en) 2021-06-15
US20190212932A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
KR102603245B1 (ko) 메모리 시스템 및 그것의 동작 방법
US11068408B2 (en) Memory system and operating method thereof
US10956060B2 (en) Memory system dynamically allocating memory spaces and method of operating the same
US11334448B2 (en) Memory system and operating method thereof
TWI787388B (zh) 記憶體裝置以及記憶體裝置的操作方法
KR102518884B1 (ko) 메모리 시스템 및 그것의 동작 방법
US10684796B2 (en) Memory system and operating method thereof
US10818360B2 (en) Memory device, memory system including the memory device
KR102516547B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US10606758B2 (en) Memory system and method of operating the same
US20190121727A1 (en) Memory system and method for operating the same
US11210004B2 (en) Controller memory system to perform a single level cell (SLC), or multi level cell (MLC) or triple level cell (TLC) program operation on a memory block
KR102578188B1 (ko) 메모리 컨트롤러 및 이의 동작 방법
KR102407571B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20190043860A (ko) 메모리 시스템 및 이의 동작 방법
KR20190051570A (ko) 메모리 시스템 및 그것의 동작 방법
US10977144B2 (en) Memory system and method of operating the same
US20210232343A1 (en) Memory controller, memory system, and operating method thereof
KR20200117555A (ko) 메모리 시스템, 메모리 장치 및 메모리 컨트롤러
US11422724B2 (en) Memory controller and method of operating the same
US10769060B2 (en) Storage system and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant