TWI774830B - 記憶體系統及其操作方法 - Google Patents

記憶體系統及其操作方法 Download PDF

Info

Publication number
TWI774830B
TWI774830B TW107129417A TW107129417A TWI774830B TW I774830 B TWI774830 B TW I774830B TW 107129417 A TW107129417 A TW 107129417A TW 107129417 A TW107129417 A TW 107129417A TW I774830 B TWI774830 B TW I774830B
Authority
TW
Taiwan
Prior art keywords
power consumption
command
memory device
memory
read
Prior art date
Application number
TW107129417A
Other languages
English (en)
Other versions
TW201931061A (zh
Inventor
李東燮
俞仁在
千東燁
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201931061A publication Critical patent/TW201931061A/zh
Application granted granted Critical
Publication of TWI774830B publication Critical patent/TWI774830B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本發明涉及一種記憶體系統及其操作方法。該記憶體系統包括：執行操作的多個記憶體裝置；功耗分佈表存儲部，當記憶體裝置執行操作時存儲相對於時間的功耗值的功耗分佈表；以及處理器，基於功耗分佈表來導出多個記憶體裝置的總功耗值，並且基於所導出的總功耗值來確定釋放佇列命令還是保持佇列命令。

Description

記憶體系統及其操作方法
本公開的各個實施例涉及一種記憶體系統及其操作方法。特別地，實施例涉及一種記憶體系統及其操作方法，根據該記憶體系統及其操作方法，記憶體控制器可基於非揮發性記憶體裝置的功耗量來確定將執行佇列命令還是保持佇列命令。
非揮發性記憶體裝置可包括多個記憶塊。另外，每一個記憶塊可包括多個記憶體單元，並且可同時對一個記憶塊中的記憶體單元執行擦除操作。
當執行讀取操作、編程操作或擦除操作時，非揮發性記憶體裝置消耗功率，消耗的功率量根據執行時間而變化。作為示例，當執行讀取操作時，非揮發性記憶體的功耗量可能在開始時增加，然後在經過一定時間後減少。
記憶體系統可包括多個非揮發性記憶體裝置。因此，記憶體系統有必要將這些裝置的總功耗控制到某一水準或更低。記憶體系統中的高峰值功耗可能會使記憶體系統的可靠性劣化。
本專利申請請求於2018年1月11日向韓國智慧財產權局提交的申請號為10-2018-0004023的韓國專利申請的優先權，其全部內容透過引用合併於此。
實施例提供了一種根據非揮發性記憶體裝置的功耗來釋放或保持佇列命令的記憶體系統及其操作方法。
根據本公開的態樣，提供了一種記憶體系統，該記憶體系統包括：被配置成執行操作的多個記憶體裝置；被配置成當記憶體裝置執行操作時存儲相對於時間的功耗值的功耗分佈表的功耗分佈表存儲部；以及被配置成基於功耗分佈表導出多個記憶體裝置的總功耗值並基於導出的總功耗值來確定釋放佇列命令還是保持佇列命令的處理器。
根據本公開的態樣，提供了一種操作記憶體系統的方法，該方法包括：透過對基於表示相對於操作時間的功耗值的表來執行操作的記憶體裝置的功耗值求和來導出總功耗值；透過從最大功耗預算中減去總功耗值來導出功耗剩餘值；將操作的峰值功率值與功耗剩餘值進行比較；以及基於比較結果來確定是否將執行或保持掃描佇列命令的命令掃描操作。
根據本公開的態樣，提供了一種記憶體系統，該記憶體系統包括被配置成執行操作的多個非揮發性記憶體裝置、被配置成存儲操作的功耗分佈表的功耗分佈表存儲部、被配置成基於與非揮發性記憶體裝置執行的操作相對應的功耗分佈表來導出非揮發性記憶體裝置的功耗值的快閃記憶體功耗管理部、被配置成透過對功耗值求和來導出總功耗值的功耗求和部、以及被配置成 透過將操作的峰值功率值與總功耗值進行比較來確定是否釋放或保持佇列命令的命令調度器。
根據本公開的態樣，提供了一種記憶體系統，該記憶體系統包括多個記憶體裝置和被配置成控制記憶體裝置以執行操作的控制器，其中控制器包括分別具有以設置間隔預先測量的操作的功耗資訊的多個功耗表，其中控制器基於透過功耗表和當前操作時間計算的記憶體系統的功耗而針對後續操作釋放或保持佇列命令。
100:記憶體單元陣列
101a:記憶體平面
101b:記憶體平面
200:週邊電路
210:電壓生成電路
220a:列解碼器
220b:列解碼器
230a:頁面緩衝器組
230b:頁面緩衝器組
240:行解碼器
250:輸入/輸出電路
260:感測電路
300:控制邏輯
710:處理器
711:快閃記憶體功耗管理部
7111:第一通道功耗管理部
7112:第二通道功耗管理部
711k:第k通道功耗管理部
715:功耗求和部
716:系統功率管理部
717:命令調度器
7171:命令佇列部
7172:命令掃描部
718:功率預算設置部
719:時間間隔管理部
7191:讀取時間間隔管理部
7192:編程時間間隔管理部
7193:擦除時間間隔管理部
7194:高速緩存讀取時間間隔管理部
7195:高速緩存編程時間間隔管理部
720:記憶體緩衝器
730:錯誤校正碼(ECC)電路
740:主機介面
750:緩衝器控制電路
760:快閃記憶體介面
761:通道介面
770:資料隨機化發生器
780:緩衝記憶體介面
790:匯流排
1000:記憶體系統
1100:非揮發性記憶體裝置
1200:記憶體控制器
1300:緩衝記憶體裝置
2000:主機
3100:處理器
3200:顯示器
3300:無線電收發器
3400:輸入裝置
4100:處理器
4200:輸入裝置
4300:顯示器
5100:處理器
5200:影像感測器
5300:顯示器
6100:微處理器
6200:介面
7100:卡介面
30000:記憶體系統
40000:記憶體系統
50000:記憶體系統
60000:主機
70000:記憶體系統
ADD:位址
BL1:位元線
BL1a:位元線
BL1b:位元線
BL2:位元線
BL2a:位元線
BL2b:位元線
BLK1:記憶塊
BLK2:記憶塊
BLKm:記憶塊
BLn:位元線
BLna:位元線
BLnb:位元線
CADD:行位址
CH1:第一通道
CH2:第二通道
CHk:第k通道
CL:行線
CMD:命令
Command_que:佇列命令信號
DATA:數據
DLa:第a數據線
DLb:第b數據線
DSL:汲極選擇線
DST:汲極選擇電晶體
F:記憶體單元
LLa:第a局部線
LLb:第b局部線
OP_CMD:輸出操作信號
PASS:通過信號
FAIL:失敗信號
PB1:頁面緩衝器
PB2:頁面緩衝器
PBn:頁面緩衝器
PBSIGNALS:頁面緩衝器控制信號
PeakPWR_CachePGM:高速緩存編程峰值功率信號
PeakPWR_CacheRD:高速緩存讀取峰值功率信號
PeakPWR_ERS:擦除峰值功率信號
PeakPWR_PGM:編程峰值功率信號
PeakPWR_RD:讀取峰值功率信號
PPG:實體頁面
PWR_Budget:功率預算信號
PWRConsumption_CH1:第一功耗信號
PWRConsumption_CH2:第二功耗信號
PWRConsumption_CHk:第k功耗信號
PWRConsumption_Remain:功耗剩餘信號
RADD:列位址
S_BLK1:第一超級塊
S_BLK2:第二超級塊
S_BLKm:第k超級塊
SL:源極線
SSL:源極選擇線
SST:源極選擇電晶體
Tick_CachePGM:高速緩存編程通知信號
Tick_CacheRD:高速緩存讀取通知信號
Tick_ERS:擦除通知信號
Tick_PGM:編程通知信號
Tick_RD:讀取通知信號
tCacheRD_PWRConsumption:高速緩存讀取時間功耗信號
tERS_PWRConpsuption:擦除時間功耗信號
Tot_PWRConsumption_DIE:總功耗信號
tPGM_PWRConsuption:編程時間功耗信號
tRD_PWRConsuption:讀取時間信號功耗信號
VRY_BIT<#>:權限位元
Vop:操作電壓
VPBa:第a感測電壓
VPBb:第b感測電壓
Way1:第一路
Way2:第二路
WayN:第N路
WL:字元線
S901:步驟
S902:步驟
S903:步驟
S904:步驟
S905:步驟
S906:步驟
S907:步驟
S908:步驟
S909:步驟
S910:步驟
S911:步驟
S912:步驟
S1006:步驟
S1007:步驟
現將參照所附圖式更全面地描述各個實施例；然而，本公開的元件和特徵可被配置或佈置成不同於本文所示或所述的元件和特徵。因此，本發明不限於本文闡述的實施例。相反地，提供這些實施例以使本公開徹底且充分，並且將實施例的範圍全面地傳達給本發明所屬技術領域中具有通常知識者。
在所附圖式中，為了說明清楚，可放大所附圖式的尺寸。將理解的是，當元件被稱為在兩個元件“之間”時，其可以是這兩個元件之間的唯一元件，或者也可存在一個或多個中間元件。類似的元件符號表示類似的元件。
〔圖1〕是示出根據本公開的實施例的記憶體系統的示圖。
〔圖2〕是示出圖1的記憶體控制器的示圖。
〔圖3〕是示出根據本公開的另一實施例的記憶體系統的示圖。
〔圖4〕是示出圖1的非揮發性記憶體裝置的示圖。
〔圖5〕是示出圖4的記憶塊的示圖。
〔圖6〕是示出超級塊的示圖。
〔圖7〕是示出讀取操作中相對於時間的功耗量的示圖。
〔圖8〕是示出根據本公開的實施例的時間間隔管理部的示圖。
〔圖9〕是示出根據本公開的實施例的功耗分佈表存儲部的示圖。
〔圖10〕是示出根據本公開的實施例的處理器的示圖。
〔圖11〕是示出根據本公開的實施例的管理峰值功耗的方法的流程圖。
〔圖12〕是示出根據本公開的另一實施例的管理峰值功耗的方法的流程圖。
〔圖13〕是示出記憶體系統的另一實施例的示圖。
〔圖14〕是示出記憶體系統的另一實施例的示圖。
〔圖15〕是示出記憶體系統的另一實施例的示圖。
〔圖16〕是示出記憶體系統的另一實施例的示圖。
在下面的詳細描述中，僅透過示例的方式示出和描述本公開的實施例。如本發明所屬技術領域中具有通常知識者將認識到的，在不脫離本公開的技術方案的情況下，所述實施例可以各種不同的方式修改。因此，所附圖式和描述在本質上被認為是說明性而非限制性的。而且，在整個本公開中，對“實施例”等的參考不一定僅針對一個實施例，並且對“實施例”等的不同參考不一定針對相同的實施例。
在整個說明書中，當元件被稱為“連接”或“聯接”到另一元件時，它可以直接連接或聯接到另一元件，或者利用一個或多個置於其間的元 件而間接連接或聯接到另一元件。另外，除非上下文另有說明，否則當元件被稱為“包括”部件時，這表示該元件可進一步包括一個或多個其它部件，而非排除這些部件。
圖1是示出根據本公開的實施例的記憶體系統的示圖。
參照圖1，記憶體系統1000可包括：即使在電力切斷時也保留所存儲的資料的非揮發性記憶體裝置1100、用於臨時存儲資料的緩衝記憶體裝置1300以及用於在主機2000的控制下控制非揮發性記憶體裝置1100和緩衝記憶體裝置1300的記憶體控制器1200。
主機2000可使用諸如以下的各種通信方式中的至少一種來與記憶體系統1000通信：通用序列匯流排(USB)、串列AT附件(SATA)、高速晶片間(HSIC)、小型電腦系統介面(SCSI)、火線、周邊元件連接(PCI)、高速PCI(PCIe)、高速非揮發性記憶體(NVMe)、通用快閃記憶體(UFS)、安全數位(SD)、多媒體卡(MMC)、嵌入式MMC(eMMC)、雙列直插式記憶體模組(DIMM)、暫存式DIMM(RDIMM)以及低負載DIMM(LRDIMM)。
記憶體控制器1200可控制記憶體系統1000的全部操作，並且控制主機2000與非揮發性記憶體裝置1100之間的資料交換。例如，記憶體控制器1200可回應於主機2000的請求，透過控制非揮發性記憶體裝置1100來編程或讀取資料。而且，記憶體控制器1200可存儲包括在非揮發性記憶體裝置1100中的主記憶塊和子記憶塊的資訊，並且根據針對編程操作而載入的資料量，使非揮發性記憶體裝置1100選擇對主記憶塊或子記憶塊執行編程操作。在一些實施例中，非揮發性記憶體裝置1100可包括快閃記憶體。
記憶體控制器1200可控制主機2000與緩衝記憶體裝置1300之間的資料交換，或者將用於控制非揮發性記憶體裝置1100的系統資料暫時存儲在緩衝記憶體裝置1300中。緩衝記憶體裝置1300可用來作為記憶體控制器1200的工作記憶體、快取記憶體或緩衝記憶體。緩衝記憶體裝置1300可存儲由記憶體控制器1200執行的代碼和命令。而且，緩衝記憶體裝置1300可存儲由記憶體控制器1200處理的資料。
記憶體控制器1200可將從主機200輸入的資料臨時存儲在緩衝記憶體裝置1300中，然後將這些資料傳輸到非揮發性記憶體裝置1100以存儲在非揮發性記憶體裝置1100中。而且，記憶體控制器1200可接收從主機2000輸入的資料和邏輯位址並且將邏輯位址轉換成實體位址，其中實體位址表示資料將被實際存儲在非揮發性記憶體裝置1100中的區域。而且，記憶體控制器1200可在緩衝記憶體1300中存儲建立邏輯位址與實體位址之間的映射關係的邏輯到實體位址映射表。
在一些實施例中，緩衝記憶體裝置1300可包括雙倍數據速率同步動態隨機存取記憶體(Double Data Rate Synchronous Dynamic Random Access Memory,DDR SDRAM)、低功率雙倍數據速率4(Low Power Double Data Rate 4,LPDDR4)SDRAM、圖形雙倍數據速率(Graphics Double Data Rate,GDDR)SDRAM、低功率DDR(Low Power DDR,LPDDR)、Rambus動態隨機存取記憶體(Rambus Dynamic Random Access Memory,RDRAM)等。
在一些實施例中，記憶體系統1000可不包括緩衝記憶體裝置1300，該緩衝記憶體裝置1300可被單獨提供或者該緩衝記憶體裝置1300的功能可被分配給記憶體系統1000的一個或多個其它部件。
圖2是示出圖1的記憶體控制器的示圖。
參照圖2，記憶體控制器1200可包括處理器710、記憶體緩衝器720、錯誤校正碼(ECC)電路730、主機介面740、緩衝器控制電路750、快閃記憶體介面760、資料隨機化發生器770、緩衝記憶體介面780和匯流排790。
匯流排790可被配置成提供記憶體控制器1200的部件之間的通道。
處理器710可控制記憶體控制器1200的全部操作並且執行邏輯操作。處理器710可透過主機介面740與外部主機2000通信，並且透過快閃記憶體介面760與非揮發性記憶體裝置1100通信。而且，處理器710可透過緩衝記憶體介面780與緩衝記憶體裝置1300通信。而且，處理器710可透過緩衝器控制電路750來控制記憶體緩衝器720。處理器710可透過使用記憶體緩衝器720作為工作記憶體、快取記憶體或緩衝記憶體來控制記憶體系統1000的操作。
處理器710可對從主機2000輸入的多個命令進行佇列。這種操作被稱為多佇列。處理器710可順序地將多個佇列的命令傳輸到非揮發性記憶體裝置1100。
記憶體緩衝器720可用來作為處理器710的工作記憶體、快取記憶體或緩衝記憶體。記憶體緩衝器720可存儲由處理器710執行的代碼和命令。記憶體緩衝器720可存儲由處理器710處理的資料。記憶體緩衝器720可包括靜態RAM(SRAM)或動態RAM(DRAM)。
ECC電路730可執行錯誤校正。ECC電路730可對待透過快閃記憶體介面760而寫入非揮發性記憶體裝置1100的資料執行ECC編碼。經ECC編碼資料可透過快閃記憶體介面760傳輸到非揮發性記憶體裝置1100。ECC電路730可 對透過快閃記憶體介面760而從非揮發性記憶體裝置1100接收的資料執行ECC解碼。作為示例，ECC電路730可作為快閃記憶體介面760的部件而被包括在快閃記憶體介面760中。
主機介面740被配置成在處理器710的控制下與外部主機2000進行通信。主機介面740可被配置成使用諸如以下的各種通信協定中的至少一種來與主機2000通信：通用序列匯流排(USB)、串列AT附件(SATA)、高速晶片間(HSIC)、小型電腦系統介面(SCSI)、火線、周邊元件連接(PCI)、高速PCI(PCIe)、高速非揮發性記憶體(NVMe)、通用快閃記憶體(UFS)、安全數位(SD)、多媒體卡(MMC)、嵌入式MMC(eMMC)、雙列直插式記憶體模組(DIMM)、暫存式DIMM(RDIMM)以及低負載DIMM(LRDIMM)。
緩衝器控制電路750被配置成在處理器710的控制下控制記憶體緩衝器720。
快閃記憶體介面760被配置成在處理器710的控制下與非揮發性記憶體裝置1100通信。快閃記憶體介面760可透過通道與非揮發性記憶體裝置1100通信命令、位址和資料。
作為示例，記憶體控制器1200可不包括記憶體緩衝器720和緩衝器控制電路750。在這種實施例中，記憶體緩衝器720和/或緩衝器控制電路750可被單獨提供，或者記憶體緩衝器720和緩衝器控制電路750中的一個或兩者的功能可被分配在記憶體控制器1200內。
作為示例，處理器710可使用代碼來控制記憶體控制器1200的操作。處理器710可從設置在記憶體控制器1200中的非揮發性記憶體裝置(例 如，唯讀記憶體(ROM))載入代碼。作為另一示例，處理器710可透過快閃記憶體介面760從非揮發性記憶體裝置1100載入代碼。
資料隨機化發生器770可對資料進行隨機化或對被隨機化的資料進行去隨機化。資料隨機化發生器770可對待透過快閃記憶體介面760寫入非揮發性記憶體裝置1100中的資料執行資料隨機化操作。隨機化資料可透過快閃記憶體介面760傳輸到非揮發性記憶體裝置1100。資料隨機化發生器770可對透過快閃記憶體介面760從非揮發性記憶體裝置1100接收的資料執行資料去隨機化操作。作為示例，資料隨機化發生器770可作為快閃記憶體介面760的部件。
作為示例，記憶體控制器1200的匯流排790可被劃分成控制匯流排和資料匯流排。資料匯流排可被配置成在記憶體控制器1200中傳輸資料，控制匯流排可被配置成在記憶體控制器1200中傳輸諸如命令或位址的控制資訊。資料匯流排和控制匯流排彼此分離，並且不會彼此干擾或影響。資料匯流排可聯接到主機介面740、緩衝器控制電路750、ECC電路730、快閃記憶體介面760和緩衝記憶體介面780。控制匯流排可聯接到主機介面740、處理器710、緩衝器控制電路單元750、快閃記憶體介面760和緩衝記憶體介面780。在一些實施例中，記憶體控制器1200可不包括緩衝記憶體介面780，該緩衝記憶體介面780可被單獨提供或者該緩衝記憶體介面780的功能可被分配在記憶體控制器1200內。
緩衝記憶體介面780可被配置成在處理器710的控制下與緩衝記憶體裝置1300通信。緩衝記憶體介面780可透過通道與緩衝記憶體裝置1300通信命令、位址和資料。
圖3是示出根據本公開的另一實施例的記憶體系統的示圖。圖3示出了包括多個非揮發性記憶體裝置1100的記憶體系統1000，多個非揮發性記憶體裝置1100透過多個通道CH1至CHk而聯接到記憶體控制器1200。快閃記憶體介面760可包括對應於多個通道CH1至CHk的第一至第k通道介面761。
參照圖3，記憶體控制器1200可透過多個通道CH1至CHk與多個非揮發性記憶體裝置1100通信。多個通道CH1至CHk中的每一個可各自聯接到多個通道介面761中的相應一個。作為示例，第一通道CH1可聯接到第一通道介面761，第二通道CH2可聯接到第二通道介面761，並且第k通道CHk可聯接到第k通道介面761。多個通道CH1至CHk中的每一個可聯接到一個或多個非揮發性記憶體裝置1100。另外，聯接到不同通道的非揮發性記憶體裝置1100可彼此獨立地進行操作。換言之，聯接到第一通道CH1的非揮發性記憶體裝置1100和聯接到第二通道CH2的非揮發性記憶體裝置1100可彼此獨立地進行操作。作為示例，記憶體控制器1200可在透過第一通道CH1與聯接到第一通道CH1的非揮發性記憶體裝置1100通信資料或命令的同時，平行地透過第二通道CH2與聯接到第二通道CH2的非揮發性記憶體裝置1100通信資料或命令。
多個通道CH1至CHk中的每一個可聯接到多個非揮發性記憶體裝置1100。聯接到一個通道的多個非揮發性記憶體裝置1100可構成不同的路，例如，Way1、Way2、…、WayN，其中N表示聯接到一個通道的非揮發性記憶體裝置1100的數量。也就是說，第一至第N非揮發性記憶體裝置1100可聯接到第一通道CH1，以構成第一路Way1、第二路Way2，直到第N路WayN。可選地，不同於圖3所示的配置，相同通道上的兩個或多個非揮發性記憶體裝置1100可構成一個路Way。
因為聯接到第一通道CH1的第一至第N非揮發性記憶體裝置1100共用第一通道CH1，因此這些非揮發性記憶體裝置1100可能不同時地與記憶體控制器1200通信資料或命令，而是可能順序地與記憶體控制器1200通信資料或命令。在下文中，分別配置第一至第N路Way1至WayN的第一至第N非揮發性記憶體裝置1100分別被稱為第一Way1至第N WayN非揮發性記憶體裝置。換言之，在記憶體控制器1200透過第一通道CH1向第一通道CH1的第一Way1非揮發性記憶體裝置1100傳輸資料時，第一通道CH1的第二Way2至第N WayN非揮發性記憶體裝置1100可不透過第一通道CH1與記憶體控制器1200通信資料或命令。換言之，在共用第一通道CH1的第一至第N非揮發性記憶體裝置1100中的任何一個正佔用第一通道CH1時，聯接到第一通道CH1的其它非揮發性記憶體裝置1100不能使用第一通道CH1。
然而，第一通道CH1的第一Way1非揮發性記憶體裝置1100和第二通道CH2的第一Way1非揮發性記憶體裝置1100可獨立地與記憶體控制器1200通信。換言之，在記憶體控制器1200透過第一通道CH1和第一通道介面761與第一通道CH1的第一Way1非揮發性記憶體裝置1100通信資料的同時，記憶體控制器1200可透過第二通道CH2和第二通道介面761與第二通道CH2的第一Way1非揮發性記憶體裝置1100通信資料。
聯接到一個通道CH的Way1至WayN記憶體裝置1100可平行地執行相同的操作模式。作為示例，聯接到第一通道CH1的非揮發性記憶體裝置1100中的每一個可平行地執行讀取操作。隨著平行操作的非揮發性記憶體裝置1100的數量變多，即隨著聯接到一個通道CH的路的數量變多，記憶體系統1000的峰值功耗，即特定時間的功耗可能變大。
聯接到不同通道CH的非揮發性記憶體裝置1100可執行不同的操作。作為示例，當聯接到第一通道CH1的非揮發性記憶體裝置1100中的每一個平行地執行讀取操作時，聯接到第二通道CH2的非揮發性記憶體裝置1100中的每一個可平行地執行編程操作。換言之，聯接到不同通道的非揮發性記憶體裝置可獨立地執行操作。另外，隨著平行地進行操作的通道CH的數量變多，記憶體系統1000的峰值功耗可能變大。
聯接到相同通道的非揮發性記憶體裝置1100可能不被配置成平行地執行不同的操作。
當在記憶體系統1000中出現大量的峰值功耗時，記憶體系統1000的可靠性可能劣化。因此，可能需要一種在記憶體系統1000的設計中將瞬時消耗的峰值功耗的大小控制到某一水準或更小的技術。
圖4是示出圖1的非揮發性記憶體裝置的示圖。
參照圖4，非揮發性記憶體裝置1100可包括用於存儲資料的記憶體單元陣列100。非揮發性記憶體裝置1100可包括週邊電路200，週邊電路200被配置成執行用於將資料存儲在記憶體單元陣列100中的編程操作、用於輸出所存儲資料的讀取操作和用於擦除所存儲資料的擦除操作。非揮發性記憶體裝置1100可包括控制邏輯300，控制邏輯300用於在記憶體控制器(圖1的1200)的控制下控制週邊電路200。
記憶體單元陣列100可包括至少一個記憶體平面，例如記憶體平面101a和101b。記憶體平面101a和101b中的每一個可以相同的形式配置。記憶體平面101a或101b中的多個記憶塊BLK1至BLKm可被形成為共用袋p-阱(pocket p-well)。
記憶體平面101a和101b中的每一個可包括多個記憶塊BLK1至BLKm(m為正整數)。第a局部線LLa和第a位元線BL1a至BLna(n為正整數)可聯接到包括在記憶體平面101a中的記憶塊BLK1至BLKm中的每一個。另外，第b局部線LLb和第b位元線BL1b至BLnb(n為正整數)可聯接到記憶體平面101b中的記憶塊BLK1至BLKm中的每一個。
例如，第a局部線LLa和第b局部線LLb中的每一個可包括第一選擇線、第二選擇線以及佈置在第一和第二選擇線之間的多個字元線。而且，第a局部線LLa和第b局部線LLb中的每一個可包括佈置在第一選擇線和字元線之間以及第二選擇線和字元線之間的虛擬線。此處，第一選擇線可以是源極選擇線，並且第二選擇線可以是汲極選擇線。例如，第a局部線LLa和第b局部線LLb中的每一個可包括字元線、汲極選擇線和源極選擇線以及源極線SL。例如，第a局部線LLa和第b局部線LLb中的每一個可進一步包括虛擬線。例如，第a局部線LLa和第b局部線LLb中的每一個可進一步包括管線。
第a局部線LLa可聯接到包括在記憶體平面101a中的記憶塊BLK1至BLKm中的每一個，並且第a位元線BL1a至BLna可共同聯接到包括在記憶體平面101a中的記憶塊BLK1至BLKm。另外，第b局部線LLb可聯接到包括在記憶體平面101b中的記憶塊BLK1至BLKm中的每一個，並且第b位元線BL1b至BLnb可共同聯接到包括在記憶體平面101b中的記憶塊BLK1至BLKm。記憶塊BLK1至BLKm可以二維或三維結構來實施。例如，在具有二維結構的記憶塊BLK1至BLKm中，可沿平行於襯底的方向佈置記憶體單元。例如，在具有三維結構的記憶塊BLK1至BLKm中，可沿垂直於襯底的方向佈置記憶體單元。
週邊電路200可被配置成在控制邏輯300的控制下執行對所選擇記憶塊的編程操作、讀取操作和擦除操作。例如，在控制邏輯300的控制下，週邊電路200可將驗證電壓和通過電壓提供至第一選擇線、第二選擇線和字元線，選擇性地使第一選擇線、第二選擇線和字元線放電，並且驗證聯接到字元線之中的所選擇字元線的記憶體單元。例如，週邊電路200可包括電壓生成電路210、聯接到記憶體平面101a的列解碼器220a、聯接到記憶體平面101b的列解碼器220b、聯接到記憶體平面101a的頁面緩衝器組230a、聯接到記憶體平面101b的頁面緩衝器組230b、行解碼器240、輸入/輸出電路250和感測電路260。
電壓生成電路210可回應於操作信號OP_CMD而生成用於編程操作、讀取操作和擦除操作的各種操作電壓Vop。而且，電壓生成電路210可回應於操作信號OP_CMD而選擇性地使局部線LL放電。例如，在控制邏輯300的控制下，電壓生成電路210可生成編程電壓、驗證電壓、通過電壓、開啟電壓、讀取電壓、擦除電壓、源極線電壓等。
列解碼器220a可回應於列位址RADD，將操作電壓Vop傳輸到與包括在所選擇記憶體平面101a中的記憶塊聯接的第a局部線LLa。另外，列解碼器220b可回應於列位址RADD，將操作電壓Vop傳輸到與包括在所選擇記憶體平面101b中的記憶塊聯接的第b局部線LLb。
頁面緩衝器組230a可包括聯接到第a位元線BL1a至BLna的多個頁面緩衝器PB1至PBn，並且頁面緩衝器組230b可包括聯接到第b位元線BL1b至BLnb的多個頁面緩衝器PB1至PBn。頁面緩衝器PB1至PBn可回應於頁面緩衝器控制信號PBSIGNALS進行操作。例如，在讀取或驗證操作中，頁面緩衝器組 230a中的頁面緩衝器PB1至PBn可臨時存儲透過第a位元線BL1a至BLna接收的資料，或者感測第a位元線BL1a至BLna的電壓或電流。
行解碼器240可回應於行位址CADD在輸入/輸出電路250與頁面緩衝器組230a和230b之間傳輸資料。例如，行解碼器240可透過第a資料線DLa與頁面緩衝器組230a中的頁面緩衝器PB1至PBn交換資料，或者透過第b資料線DLb與頁面緩衝器組230b中的頁面緩衝器PB1至PBn交換資料。而且，行解碼器240可透過行線CL與輸入/輸出電路250交換資料。
輸入/輸出電路250可將從記憶體控制器(圖1的1200)接收的命令CMD和位址ADD傳輸到控制邏輯300，或與行解碼器240交換資料DATA。位址ADD可包括列位址RADD和行位址CADD。
在讀取操作和驗證操作中，感測電路260可回應於權限位元VRY_BIT<#>生成參考電流，並且透過將從頁面緩衝器組230a接收的第a感測電壓VPBa或從頁面緩衝器組230b接收的第b感測電壓VPBb與由參考電流生成的參考電壓進行比較來輸出通過信號PASS或失敗信號FAIL。
控制邏輯300可透過回應於命令CMD和位址ADD輸出操作信號OP_CMD、列位址RADD、頁面緩衝器控制信號PBSIGNALS和權限位元VRY_BIT<#>來控制週邊電路200。而且，控制邏輯300可回應於通過信號PASS或失敗信號FAIL來確定驗證操作已經通過還是失敗。
在非揮發性記憶體裝置1100的操作中，記憶塊可以是擦除操作的單位。換言之，一個記憶塊中的多個記憶體單元被同時擦除，並且可不被選擇性地擦除。
一個非揮發性記憶體裝置1100中的多個記憶體平面101a和101b可平行地執行一種操作模式。作為示例，當非揮發性記憶體裝置1100中的第一記憶體平面101a執行讀取操作時，包括在非揮發性記憶體裝置1100中的第二記憶體平面101b可平行地執行讀取操作。作為示例，當非揮發性記憶體裝置1100中的第一記憶體平面101a執行讀取操作時，第二記憶體平面101b可不被配置成平行地執行不同於讀取操作的編程操作或擦除操作。
隨著平行操作的記憶體平面101a和101b的數量變多，在記憶體系統1000中的多個非揮發性記憶體裝置1100中的每一個中出現的峰值功耗的大小變大。因此，記憶體系統1000的峰值功耗，即特定時間的功耗可能變大。
可平行地對一個記憶體平面101a或101b中的多個記憶塊BLK1至BLKm進行擦除或編程。隨著平行操作的記憶塊BLK1至BLKm的數量變多，在記憶體系統1000中的多個非揮發性記憶體裝置1100中的每一個中出現的峰值功耗的大小變大。因此，記憶體系統1000的峰值功耗，即特定時間的功耗可能變大。
如上所述，當在記憶體系統1000中出現大量的峰值功耗時，記憶體系統1000的可靠性可能劣化。因此，可能需要一種在記憶體系統1000的設計中將瞬時消耗的峰值功率的大小控制到某一水準或更小的技術。
圖5是示出圖4的記憶塊的示圖。
參照圖5，在記憶塊BLKm中，平行佈置的多個字元線可聯接在第一選擇線和第二選擇線之間。此處，第一選擇線可以是源極選擇線SSL，第二選擇線可以是汲極選擇線DSL。更具體地，記憶塊BLKm可包括聯接在位元線BL1至BLn與源極線SL之間的多個串ST。位元線BL1至BLn可分別聯接到串 ST，並且源極線SL可共同聯接到串ST。串ST可彼此相同地配置，因此作為示例，將詳細描述聯接到第一位線BL1的串ST。
串ST可包括彼此串聯聯接在源極線SL和第一位線BL1之間的源極選擇電晶體SST、多個記憶體單元F1至F16以及汲極選擇電晶體DST。一個串ST可包括至少一個源極選擇電晶體SST和至少一個汲極選擇電晶體DST，並且一個串ST可包括多於所附圖式中所示的十六個記憶體單元F1至F16。
源極選擇電晶體SST的源極可聯接到源極線SL，汲極選擇電晶體DST的汲極可聯接到第一位線BL1。記憶體單元F1至F16可串聯聯接在源極選擇電晶體SST和汲極選擇電晶體DST之間。不同串ST中的源極選擇電晶體SST的閘極可聯接到源極選擇線SSL，不同串ST中的汲極選擇電晶體DST的閘極可聯接到汲極選擇線DSL，並且不同串ST中的記憶體單元F1至F16的閘極可聯接到多個字元線WL1至WL16。不同串ST中包括的記憶體單元之中的、聯接到相同字元線的一組記憶體單元可以是實體頁面PPG。因此，包括在記憶塊BLKm中的實體頁面PPG的數量可對應於字元線WL1至WL16的數量。
一個記憶體單元可存儲一位元資料。這通常被稱為單層單元(SLC)。在這種情況下，一個實體頁面PPG可存儲一個邏輯頁面(LPG)資料。一個LPG資料包括的資料位元的數量對應於一個實體頁面PPG中的單元的數量。另外，一個記憶體單元可存儲兩位元或更多位元數據。這通常被稱為多層單元(MLC)。在這種情況下，一個實體頁面PPG可存儲兩個或多個LPG資料。作為另一示例，一個記憶體單元MC可存儲三位元資料。這通常被稱為三層單元(TLC)。在這種情況下，一個實體頁面PPG可存儲三個LPG資料。另 外，一個記憶體單元MC可存儲四位元資料。這通常被稱為四層單元(QLC)。在這種情況下，一個實體頁面PPG可存儲四個LPG資料。
當一個記憶體單元存儲2位元資料時，一個實體頁面PPG可包括兩個頁面PG。一個頁面PG可存儲一個LPG資料。一個記憶體單元根據資料可具有多個閾值電壓中的任何一個，並且一個實體頁面PPG中的多個頁面PG可由閾值電壓差來表示。
一個記憶塊BLKm中的多個記憶體單元可被作為SLC驅動。換言之，包括在一個記憶塊BLKm中的多個記憶體單元可被作為SLC進行編程和讀取。記憶塊BLKm可被稱為SLC塊。另外，一個記憶塊BLKm中的多個記憶體單元可被作為MLC驅動。換言之，一個記憶塊BLKm中的多個記憶體單元可被作為MLC進行編程和讀取。記憶塊BLKm可被稱為MLC塊。
一個記憶塊BLKm中的多個記憶體單元可被作為TLC驅動。換言之，一個記憶塊BLKm中的多個記憶體單元可被作為TLC進行編程和讀取。記憶塊BLKm可被稱為TLC塊。另外，一個記憶塊BLKm中的多個記憶體單元可被作為QLC驅動。換言之，包括在一個記憶塊BLKm中的多個記憶體單元可被作為QLC進行編程和讀取。記憶塊BLKm可被稱為QLC塊。
非揮發性記憶體裝置1100可包括一個或多個SLC塊、一個或多個MLC塊、一個或多個TLC塊和一個或多個QLC塊。
圖6是示出超級塊的示圖。
參照圖6，構成第一通道CH1的多個路Way1至WayN中的每一個可配置有一個或多個非揮發性記憶體裝置1100。如上所述，一個非揮發性記憶體裝置1100可包括用於存儲資料的記憶體單元陣列100。記憶體單元陣列100可 包括多個記憶塊BLK1至BLKm。可對記憶塊BLK1至BLKm 110中的每一個獨立地執行擦除操作。可對一個記憶塊中的多個記憶體單元同時執行擦除操作。
超級塊可配置有在構成相同通道上的不同路的各個非揮發性記憶體裝置1100中選擇的一組記憶塊。換言之，第一超級塊S_BLK1可配置有第一Way1非揮發性記憶體裝置1100中的第一記憶塊BLK1、第二Way2非揮發性記憶體裝置1100中的第一記憶塊BLK1至第N WayN非揮發性記憶體裝置1100中的第一記憶塊BLK1。此外，第二超級塊S_BLK2可配置有第一Way1非揮發性記憶體裝置1100中的第二記憶塊BLK2、第二Way2非揮發性記憶體裝置1100中的第二記憶塊BLK2至第N WayN非揮發性記憶體裝置1100中的第二記憶塊BLK2。類似地，第m超級塊S_BLKm可配置有第一Way1非揮發性記憶體裝置1100中的第m記憶塊BLKm、第二Way2非揮發性記憶體裝置1100中的第m記憶塊BLKm至第N WayN非揮發性記憶體裝置1100中的第m記憶塊BLKm。
一個超級塊中的多個記憶塊在實體上是不同的記憶塊，但在邏輯上可作為一個記憶塊進行操作。換言之，一個超級塊中的多個記憶塊可被同時編程或擦除。記憶體系統1000以超級塊為單位執行編程操作或擦除操作，從而提高編程操作或擦除操作的性能。而且，記憶體系統1000以超級塊為單位執行諸如垃圾收集或損耗均衡的操作，從而更高效地管理多個記憶塊。
可對一個超級塊中的多個記憶塊平行地執行讀取操作、編程操作或擦除操作。隨著平行操作的記憶塊的數量變多，即隨著構成一個超級塊的記憶塊的數量變多，記憶體系統1000的峰值功耗，即特定時間的功耗可能變大。另外，隨著平行操作的通道CH的數量變多，記憶體系統1000的峰值功率可能變大。
當在記憶體系統1000中出現大量的峰值功耗時，記憶體系統1000的可靠性可能劣化。因此，可能需要一種在記憶體系統1000的設計中將瞬時消耗的峰值功耗的大小控制到某一水準或更小的技術。
圖7是示出讀取操作中的相對於執行時間的功耗量的示圖。
參照圖7，當在非揮發性記憶體裝置1100中開始讀取操作時，非揮發性記憶體裝置1100的電壓生成電路210可首先生成用於讀取操作的高電壓。此時，電壓生成電路210中的高電壓泵(未示出)進行操作，並且在高電壓泵的操作中可能通常會消耗大量的功率。因此，當開始讀取操作時，在非揮發性記憶體裝置1100中可能出現大量的功耗。
在非揮發性記憶體裝置1100生成用於讀取操作的高電壓之後，非揮發性記憶體裝置1100可將所生成的高電壓施加到字元線並以預定電壓大小對多個位元線進行預充電。在執行讀取操作期間，當對字元線和位元線執行充電操作時，非揮發性記憶體裝置1100可能消耗最大量的功率。例如，可能會出現約50μA的功耗。
在對字元線和位元線執行充電操作之後，非揮發性記憶體裝置1100可讀取存儲在記憶體單元MC中的資料，並且將讀取的資料臨時存儲在頁面緩衝器組230a或230b中。
記憶體系統1000可將當非揮發性記憶體裝置1100執行讀取操作時產生的相對於執行時間的功耗量作為表進行存儲。作為示例，當非揮發性記憶體裝置1100執行讀取操作時，記憶體系統1000可以5μs時間間隔進行分段、1mA的解析度來存儲功耗量。如圖7所示，結果可作為表進行存儲。可使用不同的時間間隔。例如，可以使用1μs的時間間隔，在這種情況下，可以1mA解 析度來存儲相應的功耗量。因此，在用於讀取操作的命令被輸入到非揮發性記憶體裝置1100之後，在不進行任何單獨的功耗測量的情況下，記憶體系統1000可透過表來導出非揮發性記憶體裝置1100的相對於時間的功耗量。
在編程操作和擦除操作中，記憶體系統1000可將相對於時間的功耗量作為表進行存儲並存儲該表。作為示例，在編程操作中，可以以不同於讀取操作中的時間間隔來量化功耗量。作為示例，在讀取操作中，可以1μs的時間間隔來量化功耗量。在編程操作中，可以10μs的時間間隔來量化功耗量。執行編程操作所需的時間可能短於執行讀取操作所需的時間。這是因為編程操作中的每單位時間的功耗量變化可能小於讀取操作中的每單位時間的功耗量變化。
而且，在擦除操作中，可以不同於讀取操作和編程操作中的時間間隔來量化功耗。作為示例，在擦除操作中，可以200μs的時間間隔來量化功耗量。執行擦除操作所需的時間可能短於執行讀取操作和編程操作所需的時間。這是因為擦除操作中的每單位時間的功耗量變化可能小於讀取操作或編程操作中的每單位時間的功耗量變化。
另外，即使當同時執行在非揮發性記憶體裝置1100中執行的諸如高速緩存(cache)讀取操作或高速緩存編程操作的操作與在非揮發性記憶體裝置1100和記憶體控制器1200之間的資料傳輸時，記憶體系統1000也可將功耗量作為表進行存儲並對該表進行管理。
圖8是示出根據本公開的實施例的時間間隔管理部的示圖。
參照圖8，記憶體控制器1200可包括時間間隔管理部719。另外，時間間隔管理部719可包括讀取時間間隔管理部7191、編程時間間隔管理 部7192、擦除時間間隔管理部7193、高速緩存讀取時間間隔管理部7194和高速緩存編程時間間隔管理部7195。作為另一示例，時間間隔管理部719可被包括在處理器710中。
讀取時間間隔管理部7191可透過對從非揮發性記憶體裝置1100開始讀取操作的時間點起經過的時間進行計數來生成和輸出讀取通知信號Tick_RD。作為示例，讀取通知信號Tick_RD可包括多個電壓脈衝。換言之，讀取通知信號Tick_RD可包括以設置或預定時間間隔產生的脈衝。
作為示例，當功耗分佈表存儲部714(圖9)的讀取功耗分佈表包括第一時間間隔的功耗量時，讀取時間間隔管理部7191可生成和輸出讀取通知信號Tick_RD，該讀取通知信號Tick_RD包括從非揮發性記憶體裝置1100開始讀取操作時開始、以第一時間間隔產生的脈衝。
作為另一示例，讀取時間間隔管理部7191可生成和輸出讀取通知信號Tick_RD，該讀取通知信號Tick_RD包括以第一時間間隔週期性產生的脈衝，而無論非揮發性記憶體裝置1100何時開始讀取操作。
編程時間間隔管理部7192可透過對從非揮發性記憶體裝置1100開始編程操作起經過的時間進行計數來生成和輸出編程通知信號Tick_PGM。作為示例，編程通知信號Tick_PGM可包括多個電壓脈衝。換言之，編程通知信號Tick_PGM可包括以設置或預定時間間隔產生的脈衝。
作為示例，當功耗分佈表存儲部714的編程功耗分佈表包括第二時間間隔的功耗量時，編程時間間隔管理部7192可生成和輸出編程通知信號Tick_PGM，該編程通知信號Tick_PGM包括從非揮發性記憶體裝置1100開始編程操作時開始、以第二時間間隔產生的脈衝。
作為另一示例，編程時間間隔管理部7192可生成和輸出編程通知信號Tick_PGM，該編程通知信號Tick_PGM包括以第二時間間隔週期性產生的脈衝，而無論非揮發性記憶體裝置1100何時開始編程操作。
編程通知信號Tick_PGM中的脈衝的第二時間間隔可大於讀取通知信號Tick_RD中的脈衝的第一時間間隔。
擦除時間間隔管理部7193可透過對從非揮發性記憶體裝置1100開始擦除操作起經過的時間進行計數來生成和輸出擦除通知信號Tick_ERS。作為示例，擦除通知信號Tick_ERS可包括多個電壓脈衝。換言之，擦除通知信號Tick_ERS可包括以設置或預定時間間隔產生的脈衝。
作為示例，當功耗分佈表存儲部714的擦除功耗分佈表包括第三時間間隔的功耗量時，擦除時間間隔管理部7193可生成和輸出擦除通知信號Tick_ERS，該擦除通知信號Tick_ERS包括從非揮發性記憶體裝置1100開始擦除操作時開始、以第三時間間隔產生的脈衝。
作為另一示例，擦除時間間隔管理部7193可生成和輸出擦除通知信號Tick_ERS，該擦除通知信號Tick_ERS包括以第三時間間隔週期性產生的脈衝，而無論非揮發性記憶體裝置1100何時開始擦除操作。
包括在擦除通知信號Tick_ERS中的脈衝的第三時間間隔可大於包括在讀取通知信號Tick_RD中的脈衝的第一時間間隔和包括在編程通知信號Tick_PGM中的脈衝的第二時間間隔。
高速緩存讀取時間間隔管理部7194可透過對從非揮發性記憶體裝置1100開始高速緩存讀取操作起經過的時間進行計數來生成和輸出高速緩存 讀取通知信號Tick_CacheRD。作為示例，高速緩存讀取通知信號Tick_CacheRD可包括以設置或預定時間間隔產生的脈衝。
作為示例，當功耗分佈表存儲部714的高速緩存讀取功耗分佈表包括第四時間間隔的功耗量時，高速緩存讀取時間間隔管理部7194可生成和輸出高速緩存讀取通知信號Tick_CacheRD，該高速緩存讀取通知信號Tick_CacheRD包括從非揮發性記憶體裝置1100開始高速緩存讀取操作時開始、以第四時間間隔產生的脈衝。
包括在高速緩存讀取通知信號Tick_CacheRD中的脈衝的第四時間間隔可等於或不同於讀取通知信號Tick_RD中的脈衝的第一時間間隔。
作為另一示例，高速緩存讀取時間間隔管理部7194可生成和輸出高速緩存讀取通知信號Tick_CacheRD，該高速緩存讀取通知信號Tick_CacheRD包括以第四時間間隔週期性產生的脈衝，而無論非揮發性記憶體裝置1100何時開始高速緩存讀取操作。
高速緩存編程時間間隔管理部7195可透過對從非揮發性記憶體裝置1100開始高速緩存編程操作起經過的時間進行計數來生成和輸出高速緩存編程通知信號Tick_CachePGM。作為示例，高速緩存編程通知信號Tick_CachePGM可包括多個電壓脈衝。換言之，高速緩存編程通知信號Tick_CachePGM可包括以設置或預定時間間隔產生的脈衝。
作為示例，當功耗分佈表存儲部714的高速緩存編程功耗分佈表包括第五時間間隔的功耗量時，高速緩存編程時間間隔管理部7195可生成和輸出高速緩存編程通知信號Tick_CachePGM，該高速緩存編程通知信號 Tick_CachePGM包括從非揮發性記憶體裝置1100開始高速緩存編程操作時開始、以第五時間間隔產生的脈衝。
作為另一示例，高速緩存編程時間間隔管理部7195可生成和輸出高速緩存編程通知信號Tick_CachePGM，該高速緩存編程通知信號Tick_CachePGM包括以第五時間間隔週期性產生的脈衝，而無論非揮發性記憶體裝置1100何時開始高速緩存編程操作。
高速緩存編程通知信號Tick_CachePGM中的脈衝的第五時間間隔可等於或不同於編程通知信號Tick_PGM中的脈衝的第二時間間隔。
時間間隔管理部719可回應於從處理器710輸出的佇列命令信號Command_que，開始生成通知信號中的脈衝。作為示例，當佇列命令信號Command_que對應於讀取命令時，時間間隔管理部719可開始以第一時間間隔生成讀取通知信號Tick_RD脈衝。而且，當佇列命令信號Command_que是對應於編程命令的信號時，時間間隔管理部719可開始以第二時間間隔生成編程通知信號Tick_PGM脈衝。而且，當佇列命令信號Command_que是對應於擦除命令的信號時，時間間隔管理部719可開始以第三時間間隔生成擦除通知信號Tick_ERS脈衝。
圖9是示出根據本公開的實施例的功耗分佈表存儲部的示圖。
參照圖9，記憶體控制器1200可進一步包括功耗分佈表存儲部714。另外，功耗分佈表存儲部714可包括讀取功耗分佈表、編程功耗分佈表、擦除功耗分佈表、高速緩存讀取功耗分佈表和高速緩存編程功耗分佈表。作為另一示例，功耗分佈表存儲部714可被包括在處理器710中。
讀取功耗分佈表可表示讀取操作中的相對於時間段的功耗量。作為示例，讀取功耗分佈表可表示從向非揮發性記憶體裝置1100輸入用於讀取操作的命令開始、基於設置時間間隔的時間段的功耗量。而且，讀取功耗分佈表可表示由非揮發性記憶體裝置1100中的記憶體平面101a和101b中的至少一個所消耗的功耗量。當在多個記憶體平面101a和101b中同時執行讀取操作時，處理器710可透過將存儲在讀取功耗分佈表中的相應功耗量乘以被執行讀取操作的記憶體平面101a和101b的數量，來導出由非揮發性記憶體裝置1100消耗的一個或多個間隔的功耗量。
作為示例，讀取功耗分佈表可包括讀取操作中的第一時間間隔的功耗量。作為示例，第一時間間隔可以是1μs，並且讀取功耗分佈表可包括基於1μs時間間隔的讀取操作的時間段的功耗量。當非揮發性記憶體裝置1100執行讀取操作時，功耗分佈表存儲部714可基於讀取功耗分佈表生成和輸出讀取時間信號功耗信號tRD_PWRConsumption，其中讀取時間信號功耗信號tRD_PWRConsumption對應於相對於時間段的功耗量。
功耗分佈表存儲部714可基於從讀取時間間隔管理部7191輸出的讀取通知信號Tick_RD來生成和輸出讀取時間功耗信號tRD_PWRConsumption，其中讀取時間功耗信號tRD_PWRConsumption對應於相對於時間段的功耗量，其中在該時間段期間非揮發性記憶體裝置1100執行讀取操作。換言之，功耗分佈表存儲部714可基於讀取通知信號Tick_RD來檢測讀取操作的時間段。
編程功耗分佈表可表示相對於編程操作的時間段的功耗量。作為示例，編程功耗分佈表可表示從向非揮發性記憶體裝置1100輸入用於編程操 作的命令時開始、以時間段劃分的功耗量。而且，編程功耗分佈表可表示非揮發性記憶體裝置1100中的記憶體平面101a和101b中的至少一個的功耗。當在多個記憶體平面101a和101b中同時執行編程操作時，處理器710可透過將存儲在編程功耗分佈表中的適用時間段的功耗量乘以被執行編程操作的記憶體平面101a和101b的數量，來導出非揮發性記憶體裝置1100消耗的總功耗量。
作為示例，編程功耗分佈表可包括編程操作中的第二時間間隔的功耗量。作為示例，第二時間間隔可以是10μs，並且編程功耗分佈表可包括以10μs為間隔的時間段的編程操作的功耗量。功耗分佈表存儲部714可基於編程功耗分佈表來生成和輸出編程時間功耗信號tPGM_PWRConsumption，其中編程時間功耗信號tPGM_PWRConsumption對應於相對於編程操作的時間段的功耗量。
功耗分佈表存儲部714可基於從編程時間間隔管理部7192輸出的編程通知信號Tick_PGM來生成和輸出編程時間功耗信號tPGM_PWRConsumption，其中編程時間功耗信號tPGM_PWRConsumption對應於相對於編程操作的時間段的功耗量相。換言之，功耗分佈表存儲部714可基於編程通知信號Tick_PGM來檢測編程操作的時間段。
擦除功耗分佈表可表示相對於擦除操作的時間段的功耗量。作為示例，擦除功耗分佈表可表示從向非揮發性記憶體裝置1100輸入用於擦除操作的命令時開始、以時間段劃分的功耗量。而且，擦除功耗分佈表可表示由非揮發性記憶體裝置1100中的記憶體平面101a和101b中的至少一個所消耗的功耗量。當在包括在非揮發性記憶體裝置1100中的多個記憶體平面101a和101b中同時執行擦除操作時，處理器710可透過將存儲在擦除功耗分佈表中的適用時間 段的功耗量乘以被執行擦除操作的記憶體平面101a和101b的數量，來導出非揮發性記憶體裝置1100消耗的總功耗量。
作為示例，擦除功耗分佈表可包括擦除操作中的第三時間間隔的功耗量。作為示例，第三時間間隔可以是200μs，並且擦除功耗分佈表可包括以200μs的第三時間間隔的時間段劃分的擦除操作的功耗量。功耗分佈表存儲部714可基於擦除功耗分佈表來生成和輸出擦除時間功耗信號tERS_PWRConsumption，其中擦除時間功耗信號tERS_PWRConsumption對應於相對於擦除操作的時間段的功耗量。
功耗分佈表存儲部714可基於從擦除時間間隔管理部7193輸出的擦除通知信號Tick_ERS來生成和輸出擦除時間功耗信號tERS_PWRConsumption，其中擦除時間功耗信號tERS_PWRConsumption對應於相對於擦除操作的時間段的功耗量。換言之，功耗分佈表存儲部714可基於擦除通知信號Tick_ERS來檢測擦除操作的時間段。
高速緩存讀取功耗分佈表可表示相對於高速緩存讀取操作的時間段的功耗量。換言之，高速緩存讀取功耗分佈表可表示相對於以下操作的時間段的功耗量：在內部執行讀取操作的同時，將存儲在頁面緩衝器組230a和230b中的讀取資料輸出至記憶體控制器1200。
作為示例，高速緩存讀取功耗分佈表可包括高速緩存讀取操作中的第四時間間隔的功耗量。功耗分佈表存儲部714可基於高速緩存讀取功耗分佈表生成和輸出高速緩存讀取時間功耗信號tCacheRD_PWRConsumption，其中高速緩存讀取時間功耗信號tCacheRD_PWRConsumption對應於相對於高速緩 存讀取操作的時間段的功耗量。例如，第四時間間隔可等於或不同於第一時間間隔。
功耗分佈表存儲部714可基於從高速緩存讀取時間間隔管理部7194輸出的高速緩存讀取通知信號Tick_CacheRD來生成和輸出高速緩存讀取時間功耗信號tCacheRD_PWRConsumption，其中高速緩存讀取時間功耗信號tCacheRD_PWRConsumption對應於相對於高速緩存讀取操作的時間段的功耗量。換言之，功耗分佈表存儲部714可基於高速緩存讀取通知信號Tick_CacheRD來檢測高速緩存讀取操作的時間段。
高速緩存編程功耗分佈表可表示相對於高速緩存編程操作的時間段的功耗量。換言之，高速緩存編程功耗分佈表可表示相對於以下操作的時間段的功耗量：在內部執行編程操作的同時，將從記憶體控制器1200輸入的編程資料鎖存到頁面緩衝器組230a和230b。
作為示例，高速緩存編程功耗分佈表可包括高速緩存編程操作中的第五時間間隔的功耗量。功耗分佈表存儲部714可基於高速緩存編程功耗分佈表來生成和輸出高速緩存編程時間功耗信號tCachePGM_PWRConsumption，其中高速緩存編程時間功耗信號tCachePGM_PWRConsumption對應於相對於高速緩存編程操作的時間段的功耗量。例如，第五時間間隔可等於或不同於第二時間間隔。
功耗分佈表存儲部714可基於從高速緩存編程時間間隔管理部7195輸出的高速緩存編程通知信號Tick_CachePGM來生成和輸出高速緩存編程時間功耗信號tCachePGM_PWRConsumption，其中高速緩存編程時間功耗信號tCachePGM_PWRConsumption對應於相對於高速緩存編程操作的時間段的功耗 量。換言之，功耗分佈表存儲部714可基於高速緩存編程通知信號Tick_CachePGM來檢測高速緩存編程操作的時間段。
功耗分佈表存儲部714可輸出以下信號：與相對於讀取操作的時間段的功耗量中的最大值相對應的讀取峰值功率信號PeakPWR_RD、與相對於編程操作的時間段的功耗量中的最大值相對應的編程峰值功率信號PeakPWR_PGM、與相對於擦除操作的時間段的功耗量中的最大值相對應的擦除峰值功率信號PeakPWR_ERS、與相對於高速緩存讀取操作的時間段的功耗量中的最大值相對應的高速緩存讀取峰值功率信號PeakPWR_CacheRD，以及與相對於高速緩存編程操作的時間段的功耗量中的最大值相對應的高速緩存編程峰值功率信號PeakPWR_CachePGM。作為示例，參照圖7，在從非揮發性記憶體裝置1100開始讀取操作的時間點起經過25μs，非揮發性記憶體裝置1100可消耗約50mA的峰值功率。
功耗分佈表存儲部714可以分別基於讀取功耗分佈表、編程功耗分佈表、擦除功耗分佈表、高速緩存讀取功耗分佈表和高速緩存編程功耗分佈表來生成讀取峰值功率信號PeakPWR_RD、編程峰值功率信號PeakPWR_PGM、擦除峰值功率信號PeakPWR_ERS、高速緩存讀取峰值功率信號PeakPWR_CacheRD以及高速緩存編程峰值功率信號PeakPWR_CachePGM。
圖10是示出根據本公開的實施例的處理器的示圖。
參照圖10，處理器710可進一步包括快閃記憶體功耗管理部711。另外，快閃記憶體功耗管理部711可包括第一至第k通道功耗管理部7111至711k。
第一至第k通道功耗管理部7111至711k可導出由分別聯接到第一至第k通道CH1至CHk的非揮發性記憶體裝置1100產生的功耗量。而且，第一至第k通道功耗管理部7111至711k可輸出分別與導出的功耗量相對應的第一功耗信號PWRConsumption_CH1至第k功耗信號PWRConsumption_CHk。
當聯接到第一通道CH1的非揮發性記憶體裝置1100執行操作時，第一通道功耗管理部7111可基於從功耗分佈表存儲部714提供的功耗量和從時間間隔管理部719提供的操作時間，來計算聯接到第一通道CH1的非揮發性記憶體裝置1100的相對於時間段的功耗量。
作為另一示例，第一通道功耗管理部7111可基於從功耗分佈表存儲部714提供的功耗量來計算聯接到第一通道CH1的非揮發性記憶體裝置1100的相對於時間段的功耗量，而不需要與從時間間隔管理部719提供的時間段相關的資訊。
第一通道功耗管理部7111可基於聯接到第一通道CH1的路的數量，即基於平行地執行操作的非揮發性記憶體裝置1100的數量，來導出由聯接到第一通道CH1的非揮發性記憶體裝置1100所消耗的功耗量。而且，第一通道功耗管理部7111可基於聯接到第一通道CH1的非揮發性記憶體裝置1100中的每一個中的、執行操作的記憶體平面101a和101b的數量，來導出聯接到第一通道CH1的非揮發性記憶體裝置1100的功耗量並且生成和輸出與導出的功耗量相對應的第一功耗信號PWRConsumption_CH1。
作為另一示例，第一通道功耗管理部7111可基於從時間間隔管理部719傳輸的通知信號，向功耗分佈表存儲部714請求與聯接到第一通道CH1的非揮發性記憶體裝置1100正在執行的操作的功耗量相關的資訊，並且從功耗 分佈表存儲部714接收所請求的資訊。通知信號可包括讀取通知信號Tick_RD、編程通知信號Tick_PGM、擦除通知信號Tick_ERS、高速緩存讀取通知信號Tick_CacheRD和高速緩存編程通知信號Tick_CachePGM。第一通道功耗管理部7111可基於聯接到第一通道CH1的非揮發性記憶體裝置1100正在執行的操作來選擇上述多個通知信號中的任何一個。
作為示例，當聯接到第一通道CH1的非揮發性記憶體裝置1100執行讀取操作時，第一通道功耗管理部7111可基於從功耗分佈表存儲部714的讀取功耗分佈表中輸出的相對於時間段的功耗量、聯接到第一通道CH1的非揮發性記憶體裝置1100的數量、非揮發性記憶體裝置1100中的每一個中的、執行讀取操作的記憶體平面101a和101b的數量、以及從讀取時間間隔管理部7191傳輸的讀取通知信號Tick_RD中的一個或多個，來導出由聯接到第一通道CH1的非揮發性記憶體裝置1100所消耗的相對於讀取操作的時間段的功率量，並且生成和輸出與導出的功耗量相對應的第一功耗信號PWRConsumption_CH1。
作為另一示例，當聯接到第一通道CH1的非揮發性記憶體裝置1100執行讀取操作時，第一通道功耗管理部7111可基於從讀取時間間隔管理部7191傳輸的讀取通知信號Tick_RD，向功耗分佈表存儲部714請求與在相應時間正在執行的讀取模式所產生的功耗量相關的資訊，並且從功耗分佈表存儲部714接收所請求的資訊。也就是說，功耗分佈表存儲部714可基於讀取功耗分佈表，輸出當前執行的讀取操作的功耗量。
而且，第一通道功耗管理部7111可基於從功耗分佈表存儲部714傳輸的資訊、聯接到第一通道CH1的非揮發性記憶體裝置1100的數量、以及在非揮發性記憶體裝置1100中的每一個中的執行讀取操作的記憶體平面101a和 101b的數量，來導出由聯接到第一通道CH1的所有非揮發性記憶體裝置1100產生的功耗量。
作為另一示例，當聯接到第一通道CH1的非揮發性記憶體裝置1100執行編程操作時，第一通道功耗管理部7111可基於從功耗分佈表存儲部714的編程功耗分佈表中傳輸的相對於這些時間的功耗量、聯接到第一通道CH1的非揮發性記憶體裝置1100的數量、非揮發性記憶體裝置1100中的每一個中的執行編程操作的記憶體平面101a和101b的數量、以及從編程時間間隔管理部7192傳輸的編程通知信號Tick_PGM中的一個或多個，來導出由聯接到第一通道CH1的非揮發性記憶體裝置1100所消耗的相對於編程操作的時間段的功率量，並且生成和輸出與導出的功耗量相對應的第一功耗信號PWRConsumption_CH1。
作為另一示例，當聯接到第一通道CH的非揮發性記憶體裝置1100執行編程操作時，第一通道功耗管理部7111可基於從編程時間間隔管理部7192傳輸的編程通知信號Tick_PGM，向功耗分佈表存儲部714請求與在相應時間正在執行的編程操作所產生的功耗量相關的資訊，並且從功耗分佈表存儲部714接收所請求的資訊。
而且，第一通道功耗管理部7111可基於從功耗分佈表存儲部714的編程功耗分佈表傳輸的資訊、聯接到第一通道CH1的非揮發性記憶體裝置的數量、以及在非揮發性記憶體裝置1100中的每一個中的執行編程操作的記憶體平面101a和101b的數量，來導出聯接到第一通道CH1的所有非揮發性記憶體裝置1110的功耗量。
作為另一示例，當聯接到第一通道CH1的非揮發性記憶體裝置1100執行擦除操作時，第一通道功耗管理部7111可基於從功耗分佈表存儲部714的擦除功耗分佈表中輸出的相對於時間段的功耗量、聯接到第一通道CH1的非揮發性記憶體裝置1100的數量、非揮發性記憶體裝置1100中的每一個中的執行擦除操作的記憶塊的數量、以及從擦除時間間隔管理部7193傳輸的擦除通知信號Tick_ERS中的一個或多個，來導出由聯接到第一通道CH1的非揮發性記憶體裝置1100所消耗的相對於擦除操作的時間段的功率量，並且生成和輸出與導出的功耗量相對應的第一功耗信號PWRConsumption_CH1。
作為另一示例，當聯接到第一通道CH1的非揮發性記憶體裝置1100執行擦除操作時，第一通道功耗管理部7111可基於從擦除時間間隔管理部7193傳輸的擦除通知信號Tick_ERS，向功耗分佈表存儲部714請求與由擦除操作所產生的相對於時間的功耗量相關的資訊，並且從功耗分佈表存儲部714接收所請求的資訊。功耗分佈表存儲部714可基於擦除功耗分佈表輸出該資訊。
而且，第一通道功耗管理部7111可基於功耗分佈表存儲部714透過擦除功耗分佈表輸出的資訊、聯接到第一通道CH1的非揮發性記憶體裝置1100的數量、以及在非揮發性記憶體裝置1100中的每一個中執行擦除操作的記憶塊的數量中的一個或多個，來導出聯接到第一通道CH1的所有非揮發性記憶體裝置1100的功耗量。
作為另一示例，當聯接到第一通道CH1的非揮發性記憶體裝置1100執行高速緩存讀取操作時，第一通道功耗管理部7111可基於從功耗分佈表存儲部714的高速緩存讀取功耗分佈表中輸出的相對於時間段的功耗量、聯接到第一通道CH1的非揮發性記憶體裝置1100的數量、以及從高速緩存讀取時間 間隔管理部7194傳輸的高速緩存讀取通知信號Tick_CacheRD中的一個或多個，來導出由聯接到第一通道CH1的非揮發性記憶體裝置1100所消耗的相對於高速緩存讀取操作的時間段的功率量，並且生成和輸出與導出的功耗量相對應的第一功耗信號PWRConsumption_CH1。
作為另一示例，當聯接到第一通道CH1的非揮發性記憶體裝置1100執行高速緩存編程操作時，第一通道功耗管理部7111可基於從功耗分佈表存儲部714的高速緩存讀取功耗分佈表中輸出的相對於時間段的功耗量、聯接到第一通道CH1的非揮發性記憶體裝置1100的數量、以及從高速緩存編程時間間隔管理部7195傳輸的高速緩存編程通知信號Tick_CachePGM中的一個或多個，來導出由聯接到第一通道CH1的非揮發性記憶體裝置1100所消耗的相對於時間段的功率量，並且生成和輸出與導出的功耗量相對應的第一功耗信號PWRConsumption_CH1。
處理器710可進一步包括功耗求和部715。功耗求和部715可對分別從第一通道功耗管理部7111至第k通道功耗管理部711k導出的功耗值進行求和。換言之，功耗求和部715可基於分別從第一通道功耗管理部7111至第k通道功耗管理部711k輸出的第一功耗信號PWRConsumption_CH1至第k功耗信號PWRConsumption_CHk，透過對聯接到第一通道CH1至第k通道CHk的非揮發性記憶體裝置1100的功耗量進行求和，來導出記憶體系統1000中的非揮發性記憶體裝置1100所消耗的總功率量，並且生成和輸出與導出的總功耗量相對應的總功耗信號Tot_PWRConsumption_DIE。
處理器710可進一步包括功率預算設置部718。功率預算設置部718可包括與記憶體系統1000將消耗的最大功率預算相關的資訊。作為示例， 功率預算設置部718可包括與記憶體系統1000中的所有非揮發性記憶體裝置1100將消耗的最大功率預算相關的資訊，並且生成和輸出與關於最大功率預算的資訊相對應的功率預算信號PWR_Budget。當採用(impose)最大功率預算時，記憶體系統1000有必要控制非揮發性記憶體裝置1100在由功率預算設置部718設置的預算內進行操作。
處理器710可進一步包括系統功率管理部716。系統功率管理部716可基於從功耗求和部715輸出的、與非揮發性記憶體裝置1100所消耗的總功率量相對應的總功耗信號Tot_PWRConsumption_DIE和從功率預算設置部718輸出的、與所有非揮發性記憶體裝置1100可用的最大功率預算相對應的功率預算信號PWR_Budget，來導出功耗剩餘值並且生成和輸出與功耗剩餘值相對應的功耗剩餘信號PWRConsumption_Remain，其中功耗剩餘值表示非揮發性記憶體裝置1100可用的剩餘功率量。
作為示例，系統功率管理部716可透過從功率預算設置部718輸出的、所有非揮發性記憶體裝置1100將消耗的最大功率預算中減去從功耗求和部715輸出的、非揮發性記憶體裝置1100所消耗的總功率量來計算功耗剩餘值。作為示例，當從功耗求和部715輸出的、與非揮發性記憶體裝置1100所消耗的總功率量相對應的總功耗信號Tot_PWRConsumption_DIE表示450mA，並且從功率預算設置部718輸出的、與所有非揮發性記憶體裝置1100將消耗的最大功率預算相對應的功率預算信號PWR_Budget表示500mA時，系統功率管理部716可生成和輸出表示50mA的功耗剩餘信號PWRConsumption_Remain。
處理器710可進一步包括命令調度器717。另外，命令調度器717可包括命令佇列部7171和命令掃描部7172。
命令調度器717可接收與讀取操作的最大功耗量相對應的讀取峰值功率信號PeakPWR_RD、與編程操作的最大功耗量相對應的編程峰值功率信號PeakPWR_PGM、與擦除操作的最大功耗量相對應的擦除峰值功率信號PeakPWR_ERS、與高速緩存讀取操作的最大功耗量相對應的高速緩存讀取峰值功率信號PeakPWR_CacheRD以及與高速緩存編程操作的最大功耗量相對應的高速緩存編程峰值功率信號PeakPWR_CachePGM。
功耗分佈表存儲部714可基於讀取功耗分佈表、編程功耗分佈表、擦除功耗分佈表、高速緩存讀取功耗分佈表和高速緩存編程功耗分佈表，而順序地生成讀取峰值功率信號PeakPWR_RD、編程峰值功率信號PeakPWR_PGM、擦除峰值功率信號PeakPWR_ERS、高速緩存讀取峰值功率信號PeakPWR_CacheRD以及高速緩存編程峰值功率信號PeakPWR_CachePGM。
命令佇列部7171可對從主機2000輸入的多個命令或用於內務操作(house keeping operation)的多個命令進行佇列。
命令掃描部7172可基於從系統功率管理部716輸出的功耗剩餘信號PWRConsumption_Remain、讀取峰值功率信號PeakPWR_RD、編程峰值功率信號PeakPWR_PGM、擦除峰值功率信號PeakPWR_ERS、高速緩存讀取峰值功率信號PeakPWR_CacheRD和高速緩存編程峰值功率信號PeakPWR_CachePGM來確定是釋放還是保持佇列命令。佇列命令可根據佇列命令信號Command_que被釋放。
作為示例，當與從系統功率管理部716輸出的功耗剩餘信號PWRConsumption_Remain相對應的值是50mA，並且與讀取峰值功率信號PeakPWR_RD、編程峰值功率信號PeakPWR_PGM、擦除峰值功率信號 PeakPWR_ERS、高速緩存讀取峰值功率信號PeakPWR_CacheRD和高速緩存編程峰值功率信號PeakPWR_CachePGM相對應的值分別是70mA、55mA、30mA、90mA和80mA時，命令掃描部7172可釋放佇列命令中的一個擦除命令。在這種情況下，命令掃描部7172可透過掃描在命令佇列部7171中的佇列命令來選擇擦除命令，並且釋放所選擇的擦除命令。從命令掃描部7172釋放的擦除命令可透過快閃記憶體介面760而傳輸到非揮發性記憶體裝置1100以被執行。
在上述示例中，當在命令佇列部7171中佇列了多個擦除命令時，命令掃描部7172可選擇佇列的擦除命令之中的首先佇列的擦除命令，並釋放所選擇的擦除命令。
作為示例，當掃描命令佇列部7171中佇列的命令時，命令掃描部7172可按照從首先佇列的命令，即處於佇列時間最長的狀態的命令，到排在該命令之後的命令順序來執行命令掃描操作，即按照與命令佇列部7171中的命令佇列順序相同的方向執行命令掃描操作。在這種情況下，當在命令佇列部7171中佇列了多個擦除命令時，命令掃描部7172可選擇佇列的擦除命令之中的、首先掃描到的擦除命令並且釋放所選擇的擦除命令。
作為另一示例，當與從系統功率管理部716輸出的功耗剩餘信號PWRConsumption_Remain相對應的值是60mA時，命令掃描部7172可掃描在命令佇列部7171中佇列的命令之中的編程命令或擦除命令，並且釋放所掃描的命令。作為另一示例，命令掃描部7172可選擇由命令佇列部7171佇列的編程或擦除命令之中的首先佇列的命令，並釋放所選擇的命令。作為另一示例，當待釋放至少一個編程命令或至少一個擦除命令中的任何一個時，命令掃描部7172可 選擇具有高優先級順序的命令之中的首先佇列的命令，並且釋放所選擇的命令。作為示例，當編程命令具有比擦除命令更高的優先級順序時，命令掃描部7172可首先掃描在命令佇列部7171中佇列的命令之中的編程命令，並且當不存在佇列的編程命令時掃描並釋放擦除命令。在這種情況下，當在命令佇列部7171中佇列了多個編程命令時，命令掃描部7172可選擇多個編程命令之中的首先佇列的編程命令，並釋放所選擇的編程命令。作為另一示例，命令掃描部7172可按照命令從首先佇列命令到最後佇列命令的命令順序來掃描命令。
例如，讀取命令可具有最高優先級順序，編程命令可具有次高優先級順序，並且擦除命令可具有略低於編程命令的優先級順序。作為示例，高速緩存讀取命令可具有與讀取命令相同的優先級順序，並且高速緩存編程命令可具有與編程命令相同的優先級順序。
作為示例，當與從系統功率管理部716輸出的功耗剩餘信號PWRConsumption_Remain相對應的值是20mA，並且與讀取峰值功率信號PeakPWR_RD、編程峰值功率信號PeakPWR_PGM、擦除峰值功率信號PeakPWR_ERS、高速緩存讀取峰值功率信號PeakPWR_CacheRD和高速緩存編程峰值功率信號PeakPWR_CachePGM相對應的值分別是70mA、55mA、30mA、90mA和80mA時，命令掃描部7172不釋放任何命令，直到與功耗剩餘信號PWRConsumption_Remain相對應的值變為某一水準或更高，但可等待某些時間。
如上所述，透過處理器710的峰值功率管理操作，可將記憶體系統1000所消耗的峰值功率管理到某一水準或更低，並且可最小化記憶體系統1000的性能劣化。
圖11是示出根據本公開的實施例的管理峰值功率的方法的流程圖。
參照圖11，作為示例，非揮發性記憶體裝置1100執行讀取操作時產生的讀取峰值功率值大於非揮發性記憶體裝置1100執行編程操作時產生的編程峰值功率值，並且該編程峰值功率值大於非揮發性記憶體裝置1100執行擦除操作時產生的擦除峰值功率值。另外，讀取操作可具有最高優先級順序，編程操作可具有次高優先級順序，擦除操作可具有最低優先級順序。
在上述條件下，在步驟S901中，處理器710可透過對非揮發性記憶體裝置1100的功耗量進行求和來導出消耗的總功率。然後，在步驟S902中，處理器710可透過從最大功率預算中減去總功耗量來導出功耗剩餘值。
當功耗剩餘值大於讀取峰值功率值(步驟S903中為“是”)時，在步驟S904中，處理器710可掃描佇列命令之中的具有最高優先級順序的讀取命令。可按照命令的佇列順序來執行命令掃描操作。
當讀取命令掃描成功(步驟S905中為“否”)時，在步驟S912中，可釋放所掃描的命令。另外，非揮發性記憶體裝置1100可回應於釋放的命令執行內部操作，即讀取操作。
當在不存在任何佇列的讀取命令的情況下，讀取命令掃描失敗(步驟S905中為“是”)時，在步驟S906中，處理器710可掃描佇列命令之中的具有次高優先級順序的編程命令。
當編程命令掃描成功(步驟S907中為“否”)時，在步驟S912中，可釋放所掃描的命令。另外，非揮發性記憶體裝置1100可回應於釋放的命令執行內部操作，即編程操作。
當在不存在任何佇列的編程命令的情況下，編程命令掃描失敗(步驟S907中為“是”)時，在步驟S908中，處理器710可掃描佇列命令之中的、具有最低優先級順序的擦除命令。
當擦除命令掃描成功(步驟S909中為“否”)時，在步驟S912中，可釋放所掃描的命令。非揮發性記憶體裝置1100可回應於釋放的命令執行內部操作，即擦除操作。
當在不存在任何佇列的擦除命令的情況下，擦除命令掃描失敗(步驟S909中為“是”)時，處理器710可重複步驟S901至S912。
當功耗剩餘值小於讀取峰值功率值(步驟S903中為“否”)時，可將功耗剩餘值與編程峰值功率值進行比較。當功耗剩餘值大於編程峰值功率值(步驟S910中為“是”)時，可執行步驟S906。
當功耗剩餘值小於編程峰值功率值(步驟S910中為“否”)時，可將功耗剩餘值與擦除峰值功率值進行比較。當功耗剩餘值大於擦除峰值功率值(步驟S911中為“是”)時，可執行步驟S908。當功耗剩餘值小於擦除峰值功率值(步驟S911中為“否”)時，可重複步驟S901至S912。
作為示例，可同時執行步驟S905、S910和S911。
圖12是示出根據本公開的另一實施例的管理峰值功率的方法的流程圖。
參照圖12，作為示例，非揮發性記憶體裝置1100執行讀取操作時產生的讀取峰值功率值大於非揮發性記憶體裝置1100執行編程操作時產生的編程峰值功率值，並且該編程峰值功率值大於非揮發性記憶體裝置1100執行擦 除操作時產生的擦除峰值功率值。另外，讀取操作可具有最高優先級順序，編程操作可具有次高優先級順序，以及擦除操作可具有最低優先級順序。
在步驟S901中，處理器710可透過對非揮發性記憶體裝置1100的功耗量進行求和來導出總功耗量。然後，在步驟S902中，處理器710可透過從最大功率預算中減去總功耗量來導出功耗剩餘值。
當功耗剩餘值小於讀取峰值功率值(步驟903中為“否”)時，可執行圖11的步驟S910。
當功耗剩餘值大於讀取峰值功率值(步驟S903中為“是”)時，在步驟S904中，處理器710可掃描佇列命令之中的具有最高優先級順序的讀取命令。
當讀取命令掃描失敗(步驟S905中為“是”)時，可執行圖11的步驟S906。
當讀取命令掃描成功(步驟S905中為“否”)並且當掃描到一個讀取命令時(步驟S1006中為“否”)時，可執行圖11的步驟S912。
當掃描到兩個或更多個讀取命令(步驟S1006中為“是”)時，在步驟S1007中，處理器710可選擇首先佇列的讀取命令並且釋放所選擇的讀取命令。
另外，非揮發性記憶體裝置1100可回應於釋放的命令執行內部操作，即讀取操作。
作為另一示例，即使在圖11的步驟S906中掃描到多個編程命令，處理器710也可選擇首先佇列的編程命令並且釋放所選擇的編程命令。而 且，即使在圖11的步驟S908中掃描到多個擦除命令，處理器710也可選擇首先佇列的擦除命令並且釋放所選擇的擦除命令。
圖13是示出記憶體系統的另一實施例的示圖。
參照圖13，記憶體系統30000可被實施為行動電話、智慧型電話、平板電腦、個人數位助理(PDA)或無線通訊裝置。記憶體系統30000可包括非揮發性記憶體裝置1100和能夠控制非揮發性記憶體裝置1100的操作的記憶體控制器1200。記憶體控制器1200可在處理器3100的控制下控制非揮發性記憶體裝置1100的資料訪問操作，例如編程操作、擦除操作或讀取操作。
被編程在非揮發性記憶體裝置1100中的資料可在記憶體控制器1200的控制下透過顯示器3200輸出。
無線電收發器3300可透過天線ANT發送/接收無線電信號。例如，無線電收發器3300可將透過天線ANT接收到的無線電信號轉換成可由處理器3100處理的信號。因此，處理器3100可處理從無線電收發器3300輸出的信號，並將處理後的信號傳輸到記憶體控制器1200或顯示器3200。記憶體控制器1200可將由處理器3100處理的信號編程到非揮發性記憶體裝置1100中。而且，無線電收發器3300可將從處理器3100輸出的信號轉換成無線電信號，並且透過天線ANT將轉換的無線電信號輸出到外部裝置。輸入裝置3400是能夠輸入用於控制處理器3100的操作的控制信號或待由處理器3100處理的資料的裝置，並且可實施為諸如觸控板或電腦滑鼠等、小鍵盤或鍵盤的指示裝置。處理器3100可控制顯示器3200的操作，使得從記憶體控制器1200輸出的資料、從無線電收發器3300輸出的資料或從輸入裝置3400輸出的資料可透過顯示器3200輸出。
在一些實施例中，能夠控制非揮發性記憶體裝置1100的操作的記憶體控制器1200可被實施為處理器3100的一部分，或者被實施為獨立於處理器3100的晶片。而且，記憶體控制器1200可利用圖2所示的記憶體控制器來實施。
圖14是示出記憶體系統的另一實施例的示圖。
參照圖14，記憶體系統40000可被實施為個人電腦(PC)、平板電腦、小筆電、電子閱讀器、個人數位助理(PDA)、可擕式多媒體播放器(PMP)、MP3播放器或MP4播放器。
記憶體系統40000可包括非揮發性記憶體裝置1100和能夠控制非揮發性記憶體裝置1100的資料處理操作的記憶體控制器1200。
處理器4100可根據透過輸入裝置4200輸入的資料，透過顯示器4300輸出存儲在非揮發性記憶體裝置1100中的資料。例如，輸入裝置4200可被實施為諸如觸控板或電腦滑鼠、小鍵盤或鍵盤的指示裝置。
處理器4100可控制記憶體系統40000的全部操作，並且控制記憶體控制器1200的操作。在一些實施例中，能夠控制非揮發性記憶體裝置1100的操作的記憶體控制器1200可被實施為處理器4100的一部分，或者被實施為獨立於處理器4100的晶片。而且，記憶體控制器1200可利用圖2所示的記憶體控制器來實施。
圖15是示出記憶體系統的另一實施例的示圖。
參照圖15，記憶體系統50000可被實施為影像處理裝置，例如數位相機、附接有數位相機的移動終端、附接有數位相機的智慧型電話、或附接有數位相機的平板電腦。
記憶體系統50000可包括非揮發性記憶體裝置1100和能夠控制非揮發性記憶體裝置1100的例如編程操作、擦除操作或讀取操作等資料處理操作的記憶體控制器1200。
記憶體系統50000的影像感測器5200可將光學影像轉換成數位信號，並且轉換後的數位信號可被傳輸到處理器5100或記憶體控制器1200。在處理器5100的控制下，轉換後的數位信號可透過顯示器5300輸出或透過記憶體控制器1200而存儲在非揮發性記憶體裝置1100中。另外，在處理器5100或記憶體控制器1200的控制下，存儲在非揮發性記憶體裝置1100中的資料可透過顯示器5300輸出。
在一些實施例中，能夠控制非揮發性記憶體裝置1100的操作的非揮發性記憶體控制器1200可被實施為處理器5100的一部分，或者被實施為獨立於處理器5100的晶片。而且，記憶體控制器1200可利用圖2所示的記憶體控制器來實施。
圖16是示出記憶體系統的另一實施例的示圖。
參照圖16，記憶體系統70000可被實施為記憶卡或智慧卡。記憶體系統70000可包括非揮發性記憶體裝置1100、記憶體控制器1200和卡介面7100。
記憶體控制器1200可控制非揮發性記憶體裝置1100和卡介面7100之間的資料交換。在一些實施例中，卡介面7100可以是安全數位(SD)卡介面或多媒體卡(MMC)介面，但本公開不限於此。而且，記憶體控制器1200可利用圖2所示的記憶體控制器來實施。
卡介面7100可根據主機60000的協定來介面連接主機60000和記憶體控制器1200以進行資料交換。在一些實施例中，卡介面7100可支援通用序列匯流排(USB)協定和晶片間(IC)-USB協議。此處，卡介面7100可表示能夠支援由主機60000使用的協定的硬體、嵌入在硬體中的軟體或信號傳輸方案。
當記憶體系統70000聯接到諸如PC、平板電腦、數位相機、數位音訊播放器、行動電話、控制台視頻遊戲硬體或數位機上盒的主機60000的主機介面6200時，主機介面6200可在微處理器6100的控制下，透過卡介面7100和記憶體控制器1200與非揮發性記憶體裝置1100進行資料通信。
在根據本公開的實施例的記憶體系統中，可確定將執行佇列命令還是將佇列命令保持在佇列中更長時間，以管理由非揮發性記憶體裝置產生的大量峰值功率。因此，可以提高記憶體系統的可靠性並且可以最小化記憶體系統的性能劣化。
本文已經公開了各個實施例，並且儘管使用了特定的術語，但是它們以一般的和描述性的意義來使用並理解，而不用於限制的目的。在一些情況下，從本申請提交起，對於本發明所屬技術領域中具有通常知識者而言顯而易見的是，除非另外明確指出，否則結合特定實施例描述的特徵、特性和/或元件可單獨使用或與結合其它實施例描述的特徵、特性和/或元件組合使用。因此，本發明所屬技術領域中具有通常知識者將理解的是，在不脫離如所附申請專利範圍中闡述的本公開的技術方案的情況下，可進行形式和細節上的各種改變。
710:處理器
711:快閃記憶體功耗管理部
7111:第一通道功耗管理部
7112:第二通道功耗管理部
711k:第k通道功耗管理部
715:功耗求和部
716:系統功率管理部
717:命令調度器
7171:命令佇列部
7172:命令掃描部
718:功率預算設置部
Command_que:佇列命令信號
PeakPWR_CachePGM:高速緩存編程峰值功率信號
PeakPWR_CacheRD:高速緩存讀取峰值功率信號
PeakPWR_ERS:擦除峰值功率信號
PeakPWR_PGM:編程峰值功率信號
PeakPWR_RD:讀取峰值功率信號
PWR_Budget:功率預算信號
PWRConsumption_CH1:第一功耗信號
PWRConsumption_CH2:第二功耗信號
PWRConsumption_CHk:第k功耗信號
PWRConsumption_Remain:功耗剩餘信號
Tick_CachePGM:高速緩存編程通知信號
Tick_CacheRD:高速緩存讀取通知信號
Tick_ERS:擦除通知信號
Tick_PGM:編程通知信號
Tick_RD:讀取通知信號
Tot_PWRConsumption_DIE:總功耗信號
tCacheRD_PWRConsumption:高速緩存讀取時間功耗信號
tERS_PWRConpsuption:擦除時間功耗信號
tPGM_PWRConsuption:編程時間功耗信號
tRD_PWRConsuption:讀取時間信號功耗信號

Claims (15)

  1. 一種記憶體系統，包括：多個記憶體裝置，所述多個記憶體裝置被配置成執行多個操作，所述多個操作具有不同的優先級順序；功耗分佈表存儲電路，被配置成存儲對應於所述多個操作的多個功耗分佈表；以及處理器，被配置成基於所述多個功耗分佈表和預定最大功率預算來導出功耗剩餘值，掃描與包含在所述多個功耗分佈表的多個峰值功率值中等於或小於所述功耗剩餘值的一峰值功率值相對應的至少一個佇列命令，釋放與具有最高優先級順序的第一操作相對應的一佇列命令以回應於與所述第一操作相對應的所述佇列命令的掃描的成功，釋放與具有次高優先級順序的第二操作相對應的一佇列命令以回應於與所述第一操作相對應的所述佇列命令的掃描的失敗，其中所述多個功耗分佈表中每個包括多個功耗值，各功耗值表示從一操作開始時到所述操作結束時的預定時間單位中的所需功耗。
  2. 如請求項1所述的記憶體系統，其中所述多個功耗分佈表包括讀取功耗分佈表和編程功耗分佈表，其中所述讀取功耗分佈表包括以第一時間間隔選擇的讀取操作的功耗值，其中所述編程功耗分佈表包括以第二時間間隔選擇的編程操作的功耗值，以及其中所述第一時間間隔不同於所述第二時間間隔。
  3. 如請求項2所述的記憶體系統，其進一步包括：讀取時間間隔管理電路，被配置成以所述第一時間間隔輸出讀取通知信號；以及編程時間間隔管理電路，被配置成以所述第二時間間隔輸出編程通知信號。
  4. 如請求項1所述的記憶體系統，其中所述處理器進一步包括：快閃記憶體功耗管理電路，被配置成基於所述多個功耗分佈表來導出執行所述多個操作的各個記憶體裝置的單位功耗值；以及功耗求和電路，被配置成透過對單位功耗值進行求和來導出所述總功耗值。
  5. 如請求項4所述的記憶體系統，其中所述處理器進一步包括：命令佇列電路，被配置成對多個命令進行佇列；以及命令掃描電路，被配置成基於所述總功耗值在所述多個命令中掃描與等於或小於所述功耗剩餘值的所述峰值功率值相對應的所述至少一個佇列命令，釋放所述佇列命令以回應於與所述第一操作相對應的所述佇列命令的掃描的成功，並且釋放所述佇列命令以回應於與所述第一操作相對應的所述佇列命令的掃描的失敗，其中所述第一操作為讀取操作，以及其中所述第二操作為編程操作。
  6. 如請求項5所述的記憶體系統，其中所述處理器進一步包括：功率預算設置電路，被配置成設置所述記憶體系統的所述最大功率預算；以及 系統功率管理電路，被配置成基於所述最大功率預算和所述總功耗值來導出所述功耗剩餘值。
  7. 如請求項6所述的記憶體系統，其中所述命令掃描電路透過將所述多個功耗分佈表中的所述多個操作的所述多個峰值功率值與所述功耗剩餘值進行比較，來選擇與所述多個操作中的任何一個相對應的命令。
  8. 如請求項7所述的記憶體系統，其中所述命令佇列電路順序地對所述多個命令進行佇列，以及其中所述命令掃描電路按照所述多個命令的佇列順序來掃描所述多個命令。
  9. 如請求項7所述的記憶體系統，其中當所述功耗剩餘值小於所述多個峰值功率值時，所述命令掃描電路等待掃描所述多個命令的操作。
  10. 如請求項5所述的記憶體系統，其中所述多個記憶體裝置包括聯接到第一通道的第一記憶體裝置和聯接到第二通道的第二記憶體裝置，其中所述第一記憶體裝置和所述第二記憶體裝置執行不同的操作，以及其中所述快閃記憶體功耗管理電路包括第一通道功耗管理電路和第二通道功耗管理電路，其中所述第一通道功耗管理電路基於由所述第一記憶體裝置執行的操作、所述功耗分佈表中的與由所述第一記憶體裝置執行的操作相對應的資料以及所述第一記憶體裝置的數量，來導出所述第一記憶體裝置的第一功耗值，以及 其中所述第二通道功耗管理電路基於由所述第二記憶體裝置執行的操作、所述功耗分佈表中的與由所述第二記憶體裝置執行的操作相對應的資料以及所述第二記憶體裝置的數量，來導出所述第二記憶體裝置的第二功耗值。
  11. 如請求項10所述的記憶體系統，其中所述多個記憶體裝置進一步包括聯接到第三通道的第三記憶體裝置，其中所述功耗求和電路透過對所述第一功耗值和所述第二功耗值進行求和來導出所述總功耗值，以及其中當所述第三記憶體裝置處於空閒狀態時，所述命令掃描電路基於所述總功耗值將所選擇的命令釋放至所述第三記憶體裝置。
  12. 一種操作記憶體系統的方法，所述方法包括：基於表示具有不同的優先級順序的多個操作的相對於時間的功耗值的多個功耗分佈表，透過對執行所述多個操作的多個記憶體裝置的功耗值進行求和來導出總功耗值；透過從最大功率預算中減去所述總功耗值來導出功耗剩餘值；將所述多個操作的多個峰值功率值與所述功耗剩餘值進行比較；並且基於比較結果來確定執行命令掃描操作還是保持命令掃描操作，所述命令掃描操作掃描多個佇列命令，其中所述命令掃描操作包括第一選擇階段和第二選擇階段，其中所述第一選擇階段包含選擇所述多個佇列命令之中的、與具有最高優先級順序的操作相對應的命令以回應於所述功耗剩餘值大於所述多個 峰值功率值，以及釋放與具有最高優先級順序的所述操作相對應的所述命令；以及其中所述第二選擇階段包含選擇所述多個佇列命令之中的、與具有次高優先級順序的操作相對應的命令，以及釋放與具有次高優先級順序的所述操作相對應的所述命令，以回應於所述第一選擇階段中的上述命令選擇的失敗。
  13. 如請求項12所述的方法，其中所述命令掃描操作選擇與所述峰值功率值小於所述功耗剩餘值的操作相對應的命令之中的首先佇列的命令。
  14. 如請求項12所述的方法，其中所述多個功耗分佈表包括讀取功耗分佈表和編程功耗分佈表，其中所述讀取功耗分佈表包括透過以第一時間間隔選擇當所述多個記憶體裝置中的至少一個執行讀取操作時產生的功耗值而獲得的資料，其中所述編程功耗分佈表包括透過以第二時間間隔選擇當所述多個記憶體裝置中的至少一個執行編程操作時產生的功耗值而獲得的資料，並且其中所述第一時間間隔小於所述第二時間間隔。
  15. 如請求項14所述的方法，進一步包括：生成讀取通知信號，所述讀取通知信號包括以所述第一時間間隔產生的脈衝；並且生成編程通知信號，所述編程通知信號包括以所述第二時間間隔產生的脈衝，其中回應於所述讀取通知信號或所述編程通知信號的脈衝來執行所述總功耗值的導出。
TW107129417A 2018-01-11 2018-08-23 記憶體系統及其操作方法 TWI774830B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2018-0004023 2018-01-11
KR1020180004023A KR102603245B1 (ko) 2018-01-11 2018-01-11 메모리 시스템 및 그것의 동작 방법
KR10-2018-0004023 2018-01-11

Publications (2)

Publication Number Publication Date
TW201931061A TW201931061A (zh) 2019-08-01
TWI774830B true TWI774830B (zh) 2022-08-21

Family

ID=67139521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129417A TWI774830B (zh) 2018-01-11 2018-08-23 記憶體系統及其操作方法

Country Status (4)

Country Link
US (1) US11036273B2 (zh)
KR (1) KR102603245B1 (zh)
CN (1) CN110032396B (zh)
TW (1) TWI774830B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7287147B2 (ja) * 2019-06-26 2023-06-06 富士通株式会社 演算処理装置および演算処理装置の制御方法
US11079829B2 (en) * 2019-07-12 2021-08-03 Micron Technology, Inc. Peak power management of dice in a power network
US11454941B2 (en) 2019-07-12 2022-09-27 Micron Technology, Inc. Peak power management of dice in a power network
KR20210101785A (ko) 2020-02-11 2021-08-19 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11175837B2 (en) * 2020-03-16 2021-11-16 Micron Technology, Inc. Quantization of peak power for allocation to memory dice
KR20210119070A (ko) * 2020-03-24 2021-10-05 에스케이하이닉스 주식회사 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US11487444B2 (en) * 2020-03-25 2022-11-01 Micron Technology, Inc. Centralized power management in memory devices
US11307627B2 (en) * 2020-04-30 2022-04-19 Hewlett Packard Enterprise Development Lp Systems and methods for reducing stranded power capacity
WO2022252120A1 (en) 2021-06-01 2022-12-08 Yangtze Memory Technologies Co., Ltd. Power management for memory system
WO2022252121A1 (en) * 2021-06-01 2022-12-08 Yangtze Memory Technologies Co., Ltd. Power management for a memory system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894579A (en) * 1996-02-26 1999-04-13 International Business Machines Corporation Power management system and method
US8429436B2 (en) * 2009-09-09 2013-04-23 Fusion-Io, Inc. Apparatus, system, and method for power reduction in a storage device
US20130311707A1 (en) * 2012-05-16 2013-11-21 Hitachi, Ltd. Storage control apparatus and storage control method
TW201539324A (zh) * 2014-01-16 2015-10-16 惠普發展公司有限責任合夥企業 可組配工作負荷最佳化技術
US20160116968A1 (en) * 2014-10-27 2016-04-28 Sandisk Enterprise Ip Llc Method and System for Throttling Power Consumption
TW201729068A (zh) * 2015-11-13 2017-08-16 三星電子股份有限公司 分佈式儲存系統、分佈式儲存方法及分佈式設施

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568607A (en) * 1994-08-19 1996-10-22 International Data Matrix, Inc. Apparatus, systems and methods for controlling power consumption in a selectively enabled processing system
US20020099910A1 (en) * 2001-01-23 2002-07-25 Shah Emanuel E. High speed low power cacheless computer system
TWI347523B (en) 2003-02-05 2011-08-21 Panasonic Corp Peripheral device and control method thereof, and main device and control method thereof, and program thereof
US20070283131A1 (en) * 2006-01-30 2007-12-06 Ati Technologies Inc. Processing of high priority data elements in systems comprising a host processor and a co-processor
US20110173462A1 (en) 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
JP2011180869A (ja) * 2010-03-02 2011-09-15 Hitachi Ltd 計算機の状態監視装置、計算機の監視システムおよび計算機の状態監視方法
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
US9317212B2 (en) * 2012-12-18 2016-04-19 Intel Corporation Method and apparatus for controlling a storage device
US9928033B2 (en) * 2013-06-19 2018-03-27 Nvidia Corporation Single-pass parallel prefix scan with dynamic look back
US10025367B2 (en) * 2014-08-19 2018-07-17 Intel Corporation Dynamic scaling of graphics processor execution resources
KR102310580B1 (ko) * 2014-10-24 2021-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170001235A (ko) * 2015-06-26 2017-01-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US9711232B2 (en) * 2015-09-22 2017-07-18 Samsung Electronics Co., Ltd. Dynamic non-volatile memory operation scheduling for controlling power consumption of solid-state drives
KR101862981B1 (ko) 2017-02-02 2018-05-30 연세대학교 산학협력단 명령어 기반 카운터를 통한 성능 및 전력량 예측 시스템 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894579A (en) * 1996-02-26 1999-04-13 International Business Machines Corporation Power management system and method
US8429436B2 (en) * 2009-09-09 2013-04-23 Fusion-Io, Inc. Apparatus, system, and method for power reduction in a storage device
US20130311707A1 (en) * 2012-05-16 2013-11-21 Hitachi, Ltd. Storage control apparatus and storage control method
TW201539324A (zh) * 2014-01-16 2015-10-16 惠普發展公司有限責任合夥企業 可組配工作負荷最佳化技術
US20160116968A1 (en) * 2014-10-27 2016-04-28 Sandisk Enterprise Ip Llc Method and System for Throttling Power Consumption
TW201729068A (zh) * 2015-11-13 2017-08-16 三星電子股份有限公司 分佈式儲存系統、分佈式儲存方法及分佈式設施

Also Published As

Publication number Publication date
TW201931061A (zh) 2019-08-01
CN110032396A (zh) 2019-07-19
US11036273B2 (en) 2021-06-15
US20190212932A1 (en) 2019-07-11
CN110032396B (zh) 2023-07-18
KR102603245B1 (ko) 2023-11-16
KR20190085770A (ko) 2019-07-19

Similar Documents

Publication Publication Date Title
TWI774830B (zh) 記憶體系統及其操作方法
US10956060B2 (en) Memory system dynamically allocating memory spaces and method of operating the same
US12001413B2 (en) Key-value storage device and operating method thereof
KR102518884B1 (ko) 메모리 시스템 및 그것의 동작 방법
US10818360B2 (en) Memory device, memory system including the memory device
US10606758B2 (en) Memory system and method of operating the same
US20190121727A1 (en) Memory system and method for operating the same
US9875044B2 (en) Data storage device compensating for initial threshold voltage distribution shift, method of operating the same, and data processing system including the same
US10922200B2 (en) Memory system and method of operating the same
TW202042221A (zh) 儲存裝置及儲存裝置的操作方法
US10936421B2 (en) Memory system having storage device and memory controller and operating method thereof
US20210334000A1 (en) Memory system, memory controller and memory device for configuring super blocks
US10497447B2 (en) Memory device capable of supporting multiple read operations
KR20190043860A (ko) 메모리 시스템 및 이의 동작 방법
KR20190051570A (ko) 메모리 시스템 및 그것의 동작 방법
US10977144B2 (en) Memory system and method of operating the same
KR102303653B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US11347479B2 (en) Memory system
US11803322B2 (en) Memory system and operating method supporting fast boot using host memory buffer and default enabled information
US10769060B2 (en) Storage system and method of operating the same
US20220254432A1 (en) Memory system and operating method of memory system

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent