KR20210101785A - 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20210101785A
KR20210101785A KR1020200016167A KR20200016167A KR20210101785A KR 20210101785 A KR20210101785 A KR 20210101785A KR 1020200016167 A KR1020200016167 A KR 1020200016167A KR 20200016167 A KR20200016167 A KR 20200016167A KR 20210101785 A KR20210101785 A KR 20210101785A
Authority
KR
South Korea
Prior art keywords
memory
information
power management
peak power
management information
Prior art date
Application number
KR1020200016167A
Other languages
English (en)
Inventor
강철승
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200016167A priority Critical patent/KR20210101785A/ko
Priority to US16/910,774 priority patent/US11321170B2/en
Priority to CN202010713733.5A priority patent/CN113257324A/zh
Publication of KR20210101785A publication Critical patent/KR20210101785A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations

Abstract

본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 복수의 메모리 다이를 제어하는 도중에 에러가 발생할 때 에러가 발생한 시점의 동작 정보 및 환경 정보에 대응하는 새로운 피크 전력 관리 정보를 결정하고, 이후의 동작 정보 및 환경 정보에 따라 피크 전력 관리 정보를 재설정할 수 있다. 이를 통해 메모리 시스템은 리드, 라이트 또는 소거 동작에서 에러가 발생할 가능성을 최소화하고 호스트와 커맨드 또는 데이터를 송수신하는 동작의 안정성을 높일 수 있다.

Description

메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법{MEMORY SYSTEM, MEMORY CONTROLLER, AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 메모리 시스템은 메모리 장치에 리드, 라이트 또는 소거 동작을 실행할 때 메모리 시스템이 소비하는 전력이 설정된 피크 전력 값을 초과하지 않도록 제어할 수 있다. 메모리 시스템이 소비하는 전력이 피크 전력 값을 초과하면 메모리 시스템이 동작하는 도중에 에러가 발생할 가능성이 높기 때문이다.
본 발명의 실시예들은 리드, 라이트 또는 소거 동작에서 에러가 발생할 가능성을 최소화할 수 있는 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 호스트와 커맨드 또는 데이터를 송수신하는 동작의 안정성을 높일 수 있는 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 복수의 메모리 다이 및 복수의 메모리 다이를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 복수의 메모리 다이를 제어하기 위한 피크 전력 관리 정보를 제1 피크 전력 관리 정보로 설정할 수 있다.
메모리 컨트롤러는 제1 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어하는 도중에 에러가 발생할 때, 에러가 발생한 시점의 동작 정보 및 환경 정보와 대응하는 제2 피크 전력 관리 정보를 결정할 수 있다.
이때, 에러는 호스트와 커맨드 또는 데이터를 송수신하는 동작 중에 발생한 에러일 수 있다.
이때, 환경 정보는 온도 정보, 호스트의 동작 속도 정보 및 전원의 레벨 정보 중 하나 이상을 포함할 수 있다.
이때, 동작 정보는 리드 동작, 라이트 동작 및 소거 동작 중 하나를 지시할 수 있다.
메모리 컨트롤러는 에러가 발생한 시점인 제1 시점 이후인 제2 시점에서 제2 시점의 동작 정보 및 환경 정보가 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단될 때, 피크 전력 관리 정보를 제2 피크 전력 관리 정보를 재설정할 수 있다. 메모리 컨트롤러는 제1 시점의 동작 정보와 제2 시점의 동작 정보가 일치하고 제1 시점의 환경 정보와 제2 시점의 환경 정보의 차이가 설정된 범위 이내일 때, 제2 시점의 동작 정보 및 환경 정보가 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단할 수 있다.
메모리 컨트롤러는 제2 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어할 때 각 메모리 다이가 사용 가능한 피크 전류인 제2 피크 전류의 값이, 제1 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어할 때 각 메모리 다이가 사용 가능한 피크 전류인 제1 피크 전류의 값보다 설정된 오프셋만큼 크도록 제2 피크 전력 관리 정보를 결정할 수 있다.
메모리 컨트롤러는 제2 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값이, 제1 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값보다 작도록 제2 피크 전력 관리 정보를 결정할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 복수의 메모리 다이와 통신하기 위한 메모리 인터페이스 및 복수의 메모리 다이를 제어하기 위한 제어 회로를 포함하는 메모리 컨트롤러를 제공할 수 있다.
제어 회로는 복수의 메모리 다이를 제어하기 위한 피크 전력 관리 정보를 제1 피크 전력 관리 정보로 설정할 수 있다.
제어 회로는 제1 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어하는 도중에 에러가 발생할 때, 에러가 발생한 시점의 동작 정보 및 환경 정보와 대응하는 제2 피크 전력 관리 정보를 결정할 수 있다.
이때, 에러는 호스트와 커맨드 또는 데이터를 송수신하는 동작 중에 발생한 에러일 수 있다.
이때, 환경 정보는 온도 정보, 호스트의 동작 속도 정보 및 전원의 레벨 정보 중 하나 이상을 포함할 수 있다.
이때, 동작 정보는 리드 동작, 라이트 동작 및 소거 동작 중 하나를 지시할 수 있다.
제어 회로는 에러가 발생한 시점인 제1 시점 이후인 제2 시점에서 제2 시점의 동작 정보 및 환경 정보가 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단될 때, 피크 전력 관리 정보를 제2 피크 전력 관리 정보를 재설정할 수 있다. 제어 회로는 제1 시점의 동작 정보와 제2 시점의 동작 정보가 일치하고 제1 시점의 환경 정보와 제2 시점의 환경 정보의 차이가 설정된 범위 이내일 때, 제2 시점의 동작 정보 및 환경 정보가 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단할 수 있다.
제어 회로는 제2 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어할 때 각 메모리 다이가 사용 가능한 피크 전류인 제2 피크 전류의 값이, 제1 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어할 때 각 메모리 다이가 사용 가능한 피크 전류인 제1 피크 전류의 값보다 설정된 오프셋만큼 크도록 제2 피크 전력 관리 정보를 결정할 수 있다.
제어 회로는 제2 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값이, 제1 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값보다 작도록 제2 피크 전력 관리 정보를 결정할 수 있다.
메모리 시스템의 동작 방법은 복수의 메모리 다이를 제어하기 위한 피크 전력 관리 정보를 제1 피크 전력 관리 정보로 설정하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 제1 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어하는 도중에 에러가 발생할 때, 에러가 발생한 시점의 동작 정보 및 환경 정보와 대응하는 제2 피크 전력 관리 정보를 결정하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 에러가 발생한 제1 시점 이후인 제2 시점에서 제2 시점의 동작 정보 및 환경 정보가 제1 시점의 동작 정보 및 환경 정보와 대응하는지 판단하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 제2 시점의 동작 정보 및 환경 정보가 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단될 때, 피크 전력 관리 정보를 제2 피크 전력 관리 정보로 재설정하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, 리드, 라이트 또는 소거 동작에서 에러가 발생할 가능성을 최소화할 수 있다.
또한, 본 발명의 실시예들에 의하면, 호스트와 커맨드 또는 데이터를 송수신하는 동작의 안정성을 높일 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 각 메모리 블록을 개략적으로 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템이 제1 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어하는 동작을 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템이 제2 피크 전력 관리 정보를 결정하는 동작을 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템이 제2 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어하는 동작을 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템이 복수의 메모리 다이를 제어하는 동작의 일 예를 나타낸 흐름도이다.
도 9는 본 발명의 실시예들에 따른 피크 전력 관리 정보의 일 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 제1 피크 전력 관리 정보와 제2 피크 전력 관리 정보를 비교한 도면이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템에서 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값의 일 예를 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템이 제1 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어하는 일 예를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템이 제2 피크 전력 관리 정보를 기초로 복수의 메모리 다이를 제어하는 다른 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 흐름도이다.
도 15는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
도 3은 본 발명의 실시예들에 따른 메모리 장치(110)의 각 메모리 블록(BLK) 를 개략적으로 나타낸 도면이다.
도 3을 참조하면, 메모리 장치(110)에 포함된 메모리 블록(BLK)은, 일 예로, 다수의 페이지(PG)와 다수의 스트링(STR)이 교차하는 방향으로 배치되어 구성될 수 있다.
다수의 페이지(PG)는 다수의 워드 라인(WL)과 대응되고, 다수의 스트링(STR)은 다수의 비트 라인(BL)과 대응된다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 서로 교차하여, 다수의 메모리 셀(MC)이 정의될 수 있다. 각 메모리 셀(MC)에는 트랜지스터(TR)가 배치될 수 있다.
예를 들어, 각 메모리 셀(MC)에 배치된 트랜지스터(TR)는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터(TR)의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 게이트는 절연체에 둘러싸인 플로팅 게이트(FG: Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(CG: Control Gate)를 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에는 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에는 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
도 3과 같은 메모리 블록 구조를 가질 때, 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 4는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(410)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(420)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(430)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 4와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(420)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(410)와 열 디코더(420)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(410)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(420)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(430)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(430)는 중추적 역할을 한다. 데이터 레지스터(430)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(430)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(430)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 4의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(430)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어하는 동작을 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 복수의 메모리 다이(DIE)를 제어할 수 있다. 복수의 메모리 다이(DIE)는 메모리 장치(110)에 포함될 수 있다. 그리고 각 메모리 다이는 하나 이상의 메모리 블록을 포함할 수 있다.
메모리 컨트롤러(120)는 피크 전력 관리 정보를 기초로 복수의 메모리 다이(DIE)를 제어할 수 있다. 피크 전력 관리 정보는 메모리 시스템(100)이 특정한 동작(e.g. 리드 동작 / 라이트 동작 / 소거 동작)을 실행할 때 복수의 메모리 다이(DIE) 각각이 소비하는 전력의 최대값인 피크 전력을 관리하기 위한 정보이다. 전력은 시간과 소비 전류에 의해 결정되므로, 피크 전력 관리 정보는 특정한 동작을 실행할 때, 시간에 따라 각 메모리 다이(DIE)가 소비하는 전류의 값을 지시할 수 있다.
피크 전력 관리 정보는 다양한 포맷(e.g. 테이블 구조)으로 관리될 수 있다. 피크 전력 관리 정보의 포맷의 일 예를 이하 도 9에서 설명한다.
메모리 컨트롤러(120)는 복수의 메모리 다이(DIE)를 제어하기 위한 피크 전력 관리 정보를 제1 피크 전력 관리 정보(PPM_INFO_1)로 설정할 수 있다.
한편 메모리 컨트롤러(120)는 특정한 조건을 만족하는 경우에 피크 전력 관리 정보를 변경할 수 있다. 이하 메모리 컨트롤러(120)가 피크 전력 관리 정보를 변경하는 동작에 대해 설명한다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)이 제2 피크 전력 관리 정보(PPM_INFO_2)를 결정하는 동작을 나타낸 도면이다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어하는 도중에 에러가 발생할 때, 에러가 발생한 시점의 동작 정보(OP_INFO)인 A 및 환경 정보(ENV_INFO)인 B와 대응하는 제2 피크 전력 관리 정보(PPM_INFO_2)를 결정할 수 있다. 이때 에러가 발생한 시점을 제1 시점(TIME_1)이라고 가정한다.
이때, 동작 정보(OP_INFO)는 메모리 컨트롤러(120)가 복수의 메모리 다이(DIE)에 대해 어떤 동작을 수행 중인지를 지시하는 정보이다. 일 예로 동작 정보(OP_INFO)는 리드 동작, 라이트 동작 및 소거 동작 중 하나를 지시할 수 있다.
그리고 환경 정보(ENV_INFO)는 메모리 시스템(100)의 동작 환경을 지시하는 정보이다. 일 예로 환경 정보(ENV_INFO)는 온도 정보, 호스트의 동작 속도 정보 및 전원의 레벨 정보 중 하나 이상을 포함할 수 있다.
온도 정보는 메모리 시스템(100)의 온도 상태를 지시하는 정보이다. 메모리 컨트롤러(120)는 메모리 시스템(100)의 내부 또는 외부에 위치하는 별도의 온도 센서를 통해 온도 정보를 획득할 수 있다.
호스트의 동작 속도 정보는 호스트(HOST)가 동작하는 속도를 지시하는 정보로서 호스트(HOST)의 동작 클럭(e.g. 1GHz)으로 표현될 수 있다. 메모리 컨트롤러(120)는 호스트(HOST)로부터 수신한 커맨드를 기초로 호스트의 동작 속도 정보를 획득할 수 있다.
전원의 레벨 정보는 메모리 시스템(100)으로 공급되는 전원의 값에 대한 레벨을 지시하는 정보이다. 전원의 레벨 정보는 메모리 시스템(100)에 공급되는 전원의 값이 하나 이상의 구간(e.g. 2.0V ~ 2.2V, 2.2V ~ 2.4V, 2.4V ~ 2.6V) 중 어떤 구간에 포함되는지에 따라 결정될 수 있다.
전술한 에러는 호스트(HOST)와 커맨드 또는 데이터를 송수신하는 동작 중에 발생한 에러일 수 있다. 즉, 호스트(HOST)로부터 수신한 커맨드 또는 데이터가 예정된 값과 다르거나 호스트(HOST)로 커맨드 또는 데이터를 전송하는 과정에서 페일이 발생할 수 있다.
메모리 컨트롤러(120)는 에러가 호스트(HOST)와 커맨드 또는 데이터를 송수신하는 동작 중에 발생한 경우에는 피크 전력 관리 정보를 새로 결정하고, 반면 에러가 호스트(HOST)와 무관하게 발생한 경우에는 피크 전력 관리 정보를 새로 결정하지 않을 수 있다. 이와 같이 호스트(HOST)와 커맨드 또는 데이터를 송수신하는 동작 중에 발생한 에러는 데이터 링크 에러(data link error)로도 호칭될 수 있다.
이처럼, 호스트(HOST)와 커맨드 또는 데이터를 송수신하는 동작 중에 에러가 발생할 때, 메모리 컨트롤러(120)가 새로 피크 전력 관리 정보를 결정하는 이유는 다음과 같다.
호스트(HOST)와 커맨드 또는 데이터를 송수신하는 동작 중에 발생하는 에러는 메모리 시스템(100)이 순간적으로 기준값보다 높은 전력을 소비하는 경우에 발생할 가능성이 높다. 이러한 에러가 발생할 때 메모리 시스템(100)은 다시 호스트(HOST)와 커맨드 또는 데이터를 송수신하는 동작을 리트라이(retry)한다.
만약 이러한 에러가 발생하는 빈도가 증가하면, 메모리 시스템(100)이 호스트(HOST)와 커맨드 또는 데이터를 송수신하는 동작을 리트라이하는 빈도가 증가하고 이는 메모리 시스템(100)의 성능 저하를 가져온다. 따라서, 메모리 시스템(100)의 메모리 컨트롤러(120)는 새로 피크 전력 관리 정보를 결정하여 이러한 에러가 발생하는 빈도를 감소시켜서 호스트와 커맨드 또는 데이터를 송수신하는 동작의 안정성을 높일 수 있다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)이 제2 피크 전력 관리 정보(PPM_INFO_2)를 기초로 복수의 메모리 다이(DIE)를 제어하는 동작을 나타낸 도면이다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 시점(TIME_1) 이후인 제2 시점(TIME_2)에서 제2 시점(TIME_2)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)가 도 6에서 설명한 제1 시점(TIME_1)의 동작 정보(OP_INFO) A 및 환경 정보(ENV_INFO) B와 대응한다고 판단될 때, 피크 전력 관리 정보를 도 6에서 결정한 제2 피크 전력 관리 정보(PPM_INFO_2)로 재설정할 수 있다.
한편, 메모리 컨트롤러(120)가 제2 시점(TIME_2)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)가 제1 시점(TIME_1)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)와 대응하는지 여부를 판단하는 기준은 다양한 방법으로 결정될 수 있다.
일 예로, 메모리 컨트롤러(120)는 제1 시점(TIME_1)의 동작 정보(OP_INFO)와 제2 시점(TIME_1)의 동작 정보(OP_INFO)가 일치하고 제1 시점(TIME_1)의 환경 정보(ENV_INFO)와 제2 시점(TIME_2)의 환경 정보(ENV_INFO)의 차이가 설정된 범위 이내일 때, 제2 시점(TIME_2)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)가 제1 시점(TIME_1)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)와 대응한다고 판단할 수 있다.
일 예로, 제1 시점(TIME_1)의 동작 정보(OP_INFO)와 제2 시점(TIME_2)의 동작 정보(OP_INFO)가 둘 다 리드 동작을 지시하고, 제1 시점(TIME_1)의 온도 정보와 제2 시점(TIME_2)의 온도 정보의 차이가 설정된 범위(e.g. 5°C) 이내이고, 제1 시점(TIME_1)의 호스트(HOST)의 동작 속도와 제2 시점(TIME_2)의 호스트(HOST)의 동작 속도가 설정된 범위(e.g. 100MHz) 이내이고, 제1 시점(TIME_1)의 전원의 레벨과 제2 시점(TIME_2)의 전원의 레벨이 설정된 범위(e.g. 2.2V ~ 2.4V) 이내일 때, 메모리 컨트롤러(120)는 제2 시점(TIME_2)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)가 제1 시점(TIME_1)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)와 대응한다고 판단할 수 있다.
이하 도 8에서는 도 5 내지 도 7에서 설명한 메모리 시스템(100)의 동작을 흐름도를 이용하여 설명한다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)이 복수의 메모리 다이(DIE)를 제어하는 동작의 일 예를 나타낸 흐름도이다.
먼저 메모리 시스템(100)의 메모리 컨트롤러(120)는 피크 전력 관리 정보가 제1 피크 전력 관리 정보(PPM_INFO_1)로 설정된 후에 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어할 수 있다(S810).
그리고 메모리 컨트롤러(120)는 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어하는 도중에 에러가 발생하는지를 판단할 수 있다(S820).
만약 에러가 발생하지 않은 경우(S820-N), 메모리 컨트롤러(120)는 계속 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어할 수 있다.
반면 에러가 발생한 경우(S820-Y), 메모리 컨트롤러(120)는 제1 피크 전력 관리 정보(PPM_INFO_1)와 상이한 제2 피크 전력 관리 정보(PPM_INFO_2)를 결정할 수 있다(S830).
이후, 메모리 컨트롤러(120)는 제2 시점의 동작 정보 및 환경 정보가 에러가 발생한 시점인 제1 시점의 동작 정보 및 환경 정보와 대응하는지를 판단한다(S840).
만약 제2 시점의 동작 정보 및 환경 정보가 에러가 발생한 시점인 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단되면(S840-Y), 메모리 컨트롤러(120)는 피크 전력 관리 정보를 S830 단계에서 결정된 제2 피크 전력 관리 정보(PPM_INFO_2)로 재설정할 수 있다(S850).
반면, 제2 시점의 동작 정보 및 환경 정보가 에러가 발생한 시점인 제1 시점의 동작 정보 및 환경 정보와 대응하지 않는다고 판단되면(S840-N), 메모리 컨트롤러(120)는 피크 전력 관리 정보를 제1 피크 전력 관리 정보(PPM_INFO_1)로 유지할 수 있다(S860).
이하, 전술한 피크 전력 관리 정보의 일 예를 설명하고 메모리 시스템(100)이 피크 전력 관리 정보에 따라 복수의 메모리 다이(DIE) 각각을 제어하는 구체적인 동작에 대해 설명한다.
도 9는 본 발명의 실시예들에 따른 피크 전력 관리 정보의 일 예를 나타낸 도면이다.
도 9를 참조하면, 피크 전력 관리 정보는 특정 동작에 대해 해당 동작이 수행되는 시간에 따라서 하나의 메모리 다이가 소비 가능한 전류의 값을 지시할 수 있다. 메모리 다이가 소비하는 전력은 메모리 다이가 소비하는 전류의 값과 시간에 의해 결정된다. 따라서, 피크 전력 관리 정보는 시간에 따라 메모리 다이가 소비 가능한 전류의 값을 지시하여 메모리 시스템(100)이 메모리 다이가 소비하는 전력을 제어할 수 있도록 한다.
일 예로 피크 전력 관리 정보는 리드 동작에 대해서 리드 동작을 수행할 때 시간에 따라 메모리 다이가 소비하는 전류의 값을 지시할 수 있다. 도 9에서, 피크 전력 관리 정보는 리드 동작을 실행할 때 메모리 다이가 0us ~ 30us 동안은 120mA의 전류를 소비하고, 30us ~ 50us 동안은 90mA의 전류를 소비하고, 50us ~ 75us 동안은 80mA의 전류를 소비하고, 75us 이후에는 70mA의 전류를 소비한다는 것을 지시할 수 있다.
그리고 피크 전력 관리 정보는 라이트 동작에 대해서 라이트 동작을 수행할 때 시간에 따라 메모리 다이가 소비하는 전류의 값을 지시할 수 있다. 도 9에서, 피크 전력 관리 정보는 라이트 동작을 실행할 때 메모리 다이가 0us ~ 60us 동안은 140mA의 전류를 소비하고, 60us ~ 90us 동안은 95mA의 전류를 소비하고, 90us ~ 115us 동안은 85mA의 전류를 소비하고, 115us 이후에는 60mA의 전류를 소비한다는 것을 지시할 수 있다.
그리고 피크 전력 관리 정보는 소거 동작에 대해서 소거 동작을 수행할 때 시간에 따라 메모리 다이가 소비하는 전류의 값을 지시할 수 있다. 도 9에서, 피크 전력 관리 정보는 소거 동작을 실행할 때 메모리 다이가 0us ~ 200us 동안은 130mA의 전류를 소비하고, 200us ~ 300us 동안은 105mA의 전류를 소비하고, 300us ~ 400us 동안은 90mA의 전류를 소비하고, 400us 이후에는 75mA의 전류를 소비한다는 것을 지시할 수 있다.
이하, 도 5 내지 도 8에서 전술한 두 개의 피크 전력 관리 정보인 제1 피크 전력 관리 정보(PPM_INFO_1)와 제2 피크 전력 관리 정보(PPM_INFO_2)에 대해 비교한다.
도 10은 본 발명의 실시예들에 따른 제1 피크 전력 관리 정보(PPM_INFO_1)와 제2 피크 전력 관리 정보(PPM_INFO_2)를 비교한 도면이다.
전술한 바와 같이, 제1 피크 전력 관리 정보(PPM_INFO_1) 및 제2 피크 전력 관리 정보(PPM_INFO_2)는 특정 동작(e.g. 리드 동작 / 라이트 동작 / 소거 동작)에 대해, 해당 동작이 수행되는 시간에 따라서 하나의 메모리 다이가 소비 가능한 전류의 값을 지시할 수 있다. 그리고 시간에 따라 하나의 메모리 다이가 소비 가능한 전류의 값은 도 10과 같이 시간과 전류에 대한 그래프로 표현될 수 있다.
제1 피크 전력 관리 정보(PPM_INFO_1)에서 하나의 메모리 다이가 사용 가능한 피크 전류의 값, 즉 전류의 최대값이 제1 피크 전류(PEAK_CUR_1)이고 제2 피크 전력 관리 정보(PPM_INFO_2)에서 하나의 메모리 다이가 사용 가능한 피크 전류의 값이 제2 피크 전류(PEAK_CUR_2)라고 가정한다.
이 경우 제2 피크 전류(PEAK_CUR_2)의 값은 제1 피크 전류(PEAK_CUR_1)의 값보다 설정된 오프셋(offset)만큼 크다. 즉, 메모리 컨트롤러(120)는 제2 피크 전력 관리 정보(PPM_INFO_2)를 기초로 복수의 메모리 다이(DIE)를 제어할 때 각 메모리 다이가 사용 가능한 피크 전류인 제2 피크 전류(PEAK_CUR_2)의 값이, 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어할 때 각 메모리 다이가 사용 가능한 피크 전류인 제1 피크 전류(PEAK_CUR_1)의 값보다 설정된 오프셋만큼 크도록 제2 피크 전력 관리 정보를 결정할 수 있다.
일 예로, 제1 피크 전류(PEAK_CUR_1)가 120mA이고 설정된 오프셋이 20mA라고 가정한다. 이때, 메모리 컨트롤러(120)는 제2 피크 전류(PEAK_CUR_2)가 120mA + 20mA = 140mA가 되도록 제2 피크 전력 관리 정보(PPM_INFO_2)를 결정할 수 있다.
이와 같이 메모리 컨트롤러(120)가 제2 피크 전력 관리 정보(PPM_INFO_2)에서 하나의 메모리 다이가 사용 가능한 피크 전류의 값을 증가시키는 이유는 제2 피크 전력 관리 정보(PPM_INFO_2)를 결정하는 시점, 즉 에러가 발생하는 시점에 하나의 메모리 다이가 사용하는 전류의 값이 제1 피크 전력 관리 정보(PPM_INFO_1)에서 하나의 메모리 다이가 사용 가능한 피크 전류의 값보다 클 가능성이 높기 때문이다.
이때, 메모리 컨트롤러(120)는 제2 피크 전력 관리 정보(PPM_INFO_2)를 기초로 복수의 메모리 다이(DIE)를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값이, 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값보다 작도록 제2 피크 전력 관리 정보(PPM_INFO_2)를 결정할 수 있다.
메모리 컨트롤러(120)가 제2 피크 전력 관리 정보(PPM_INFO_2)를 기초로 복수의 메모리 다이(DIE)를 제어할 때 하나의 메모리 다이가 사용 가능한 피크 전류의 값이 증가한다. 따라서, 복수의 메모리 다이(DIE) 중 동시에 피크 전류로 동작하는 메모리 다이가 많으면 복수의 메모리 다이(DIE)가 소비하는 전력의 총합이 급격히 증가하고 이로 인해 메모리 시스템(100)이 오동작할 수 있다. 따라서, 메모리 컨트롤러(120)는 복수의 메모리 다이(DIE)가 소비하는 전력의 값이 급격히 증가하는 것을 막기 위해 복수의 메모리 다이(DIE)가 사용 가능한 전류의 최대값을 특정한 값 이하로 조절할 필요가 있다. 이를 위해서 메모리 컨트롤러(120)는 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값을 줄일 수 있다.
이와 같이 메모리 컨트롤러(120)는 특정 동작(e.g. 리드 동작 / 라이트 동작 / 소거 동작)이 실행될 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값을 조절하여, 복수의 메모리 다이(DIE) 전체가 순간적으로 기준치 이상의 전력을 소비하는 것을 방지할 수 있다. 이를 통해 메모리 컨트롤러(120)는 특정 동작(e.g. 리드 동작 / 라이트 동작 / 소거 동작)이 실행될 때 순간적으로 기준치 이상의 전력을 소비함으로써 에러가 발생할 수 있는 가능성을 최소화할 수 있다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값의 일 예를 나타낸 도면이다.
도 11에서, 메모리 시스템(100)의 메모리 컨트롤러(120)는 8개의 메모리 다이(DIE0 ~ DIE7)를 제어한다고 가정한다.
메모리 컨트롤러(120)가 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어할 때, 동시에 피크 전류로 동작 가능한 메모리 다이의 개수는 4개일 수 있다. 메모리 컨트롤러(120)는 4개의 메모리 다이(DIE0 ~ DIE3)에 대해 동시에 특정 동작(e.g. 리드 동작)이 실행되도록 제어할 수 있다.
한편, 메모리 컨트롤러(120)가 제2 피크 전력 관리 정보(PPM_INFO_2)를 기초로 복수의 메모리 다이(DIE)를 제어할 때, 동시에 피크 전류로 동작 가능한 메모리 다이의 개수는 4개보다 작은 2개일 수 있다. 메모리 컨트롤러(120)는 2개의 메모리 다이(DIE0 ~ DIE1)에 대해 동시에 특정 동작(e.g. 리드 동작)이 실행되도록 제어할 수 있다.
이하, 도 11에서와 같이 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값이 다를 경우에, 각 경우에 대해 메모리 시스템(100)이 복수의 메모리 다이 각각을 제어하는 동작을 도 12 내지 도 13에서 설명한다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어하는 일 예를 나타낸 도면이다.
먼저 메모리 시스템(100)의 메모리 컨트롤러(120)는 도 11에서 설명한 8개의 메모리 다이(DIE0 ~ DIE7) 중에서 4개의 메모리 다이(DIE0 ~ DIE3)가 동시에 동작하도록 제어한다. 4개의 메모리 다이(DIE0 ~ DIE3)는 0부터 T1까지의 시간 동안 피크 전류를 소비한다. 이때, 메모리 컨트롤러(120)는 나머지 4개의 메모리 다이(DIE4 ~ DIE7)가 0부터 T1까지의 시간 동안에는 동작하지 않도록 제어한다. 만약 나머지 4개의 메모리 다이(DIE4 ~ DIE7)가 0부터 T1까지의 시간 동안에 동작하면 0부터 T1까지의 시간 동안 8개의 메모리 다이(DIE0 ~ DIE7)가 소비하는 전력의 총합이 설정된 기준값을 초과하여, 전체 메모리 다이(DIE0 ~ DIE7)가 소비하는 전력의 총합이 급격히 증가할 수 있기 때문이다.
그리고 4개의 메모리 다이(DIE0 ~ DIE3)는 T1부터 T2까지의 시간 동안에는 피크 전류보다 낮은 전류를 소비한다. 따라서, 메모리 컨트롤러(120)는 8개의 메모리 다이(DIE0 ~ DIE7)가 소비하는 전력의 총합이 허용된 기준값을 초과하지 않는 범위 내에서 메모리 다이(DIE4 ~ DIE7) 중 하나 이상이 동작하도록 제어할 수 있다. 일 예로 메모리 컨트롤러(120)는 T1 이후에 메모리 다이(DIE4 ~ DIE5)가 동작하도록 제어할 수 있다.
그리고 4개의 메모리 다이(DIE0 ~ DIE3)는 T2 이후의 시간 동안에는 T1부터 T2까지의 시간 동안에 소비하는 전류보다 더 낮은 전류를 소비한다. 따라서, 메모리 컨트롤러(120)는 8개의 메모리 다이(DIE0 ~ DIE7)가 소비하는 전력의 총합이 허용된 기준값을 초과하지 않는 범위 내에서 아직 동작하지 않은 나머지 메모리 다이(DIE6 ~ DIE7) 중 하나 이상이 동작하도록 제어할 수 있다. 일 예로 메모리 컨트롤러(120)는 T2 이후에 메모리 다이(DIE6 ~ DIE7)가 동작하도록 제어할 수 있다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)이 제2 피크 전력 관리 정보(PPM_INFO_2)를 기초로 복수의 메모리 다이(DIE)의 동작을 제어하는 다른 예를 나타낸 도면이다.
먼저 메모리 시스템(100)의 메모리 컨트롤러(120)는 도 11에서 설명한 8개의 메모리 다이(DIE0 ~ DIE7) 중에서 2개의 메모리 다이(DIE0 ~ DIE1)가 동시에 동작하도록 제어한다. 2개의 메모리 다이(DIE0 ~ DIE1)는 0부터 T1까지의 시간 동안 피크 전류를 소비한다. 이때, 메모리 컨트롤러(120)는 나머지 6개의 메모리 다이(DIE2 ~ DIE7)가 0부터 T1까지의 시간 동안에는 동작하지 않도록 제어한다.
그리고 2개의 메모리 다이(DIE0 ~ DIE1)는 T1부터 T2까지의 시간 동안에는 피크 전류보다 낮은 전류를 소비한다. 따라서, 메모리 컨트롤러(120)는 8개의 메모리 다이(DIE0 ~ DIE7)가 소비하는 전력의 총합이 허용된 기준값을 초과하지 않는 범위 내에서 메모리 다이(DIE2 ~ DIE7) 중 하나 이상이 동작하도록 제어할 수 있다. 일 예로 메모리 컨트롤러(120)는 T1 이후에 메모리 다이(DIE2 ~ DIE3)가 동작하도록 제어할 수 있다.
그리고 2개의 메모리 다이(DIE2 ~ DIE3)는 T3부터 T4까지의 시간 동안에는 피크 전류보다 낮은 전류를 소비한다. 따라서, 메모리 컨트롤러(120)는 아직 동작하지 않은 메모리 다이(DIE4 ~ DIE7) 중에서 하나 이상이 추가로 동작하도록 제어할 수 있다. 일 예로 메모리 컨트롤러(120)는 T3 이후에 메모리 다이(DIE4 ~ DIE5)가 동작하도록 제어할 수 있다.
그리고 2개의 메모리 다이(DIE2 ~ DIE3)는 T4 이후부터는 T3부터 T4까지의 시간 동안 소비하는 전류보다 더 낮은 전류를 소비한다. 따라서, 메모리 컨트롤러(120)는 아직 동작하지 않은 메모리 다이(DIE6 ~ DIE7) 중에서 하나 이상이 추가로 동작하도록 제어할 수 있다. 일 예로 메모리 컨트롤러(120)는 T4 이후에 메모리 다이(DIE6 ~ DIE7)가 동작하도록 제어할 수 있다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 흐름도이다.
먼저 메모리 시스템(100)의 동작 방법은 복수의 메모리 다이(DIE)를 제어하기 위한 피크 전력 관리 정보를 제1 피크 전력 관리 정보(PPM_INFO_1)로 설정하는 단계를 포함할 수 있다(S1410).
그리고 메모리 시스템(100)의 동작 방법은 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어하는 도중에 에러가 발생할 때, 에러가 발생한 시점의 동작 정보(OP_INFO) 및 환경(ENV_INFO) 정보와 대응하는 제2 피크 전력 관리 정보(PPM_INFO_2)를 결정하는 단계를 포함할 수 있다(S1420).
S1420 단계에서 제2 피크 전력 관리 정보(PPM_INFO_2)를 기초로 복수의 메모리 다이(DIE)를 제어할 때 각 메모리 다이가 사용 가능한 피크 전류인 제2 피크 전류(PEAK_CUR_2)의 값이, 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어할 때 각 메모리 다이가 사용 가능한 피크 전류인 제1 피크 전류(PEAK_CUR_1)의 값보다 크도록 제2 피크 전력 관리 정보(PPM_INFO_2)를 결정할 수 있다.
S1420 단계에서 제2 피크 전력 관리 정보(PPM_INFO_2)를 기초로 복수의 메모리 다이(DIE)를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값이, 제1 피크 전력 관리 정보(PPM_INFO_1)를 기초로 복수의 메모리 다이(DIE)를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값보다 작도록 제2 피크 전력 관리 정보(PPM_INFO_2)를 결정할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 전술한 에러가 발생한 시점인 제1 시점(TIME_1) 이후인 제2 시점(TIME_2)에서, 제2 시점(TIME_2)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)가 제1 시점(TIME_1)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)와 대응하는지 판단하는 단계를 포함할 수 있다(S1430).
그리고 메모리 시스템(100)의 동작 방법은 제2 시점(TIME_2)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)가 제1 시점(TIME_1)의 동작 정보(OP_INFO) 및 환경 정보(ENV_INFO)와 대응한다고 판단될 때, 피크 전력 관리 정보를 제2 피크 전력 관리 정보(PPM_INFO_2)로 재설정하는 단계를 포함할 수 있다(S1440).
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 15은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)의 구성도이다.
도 15을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)은 시스템 버스(1560)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1500)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1510), 컴퓨팅 시스템(1500)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1520), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1530), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1540), 컴퓨팅 시스템(1500)이 사용하는 파워를 관리하는 파워 관리 모듈(1550) 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor: CIS), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (17)

  1. 복수의 메모리 다이; 및
    상기 복수의 메모리 다이를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 다이를 제어하기 위한 피크 전력 관리 정보를 제1 피크 전력 관리 정보로 설정하고,
    상기 제1 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어하는 도중에 에러가 발생할 때 상기 에러가 발생한 시점의 동작 정보 및 환경 정보와 대응하는 제2 피크 전력 관리 정보를 결정하고,
    상기 에러가 발생한 시점인 제1 시점 이후인 제2 시점에서 상기 제2 시점의 동작 정보 및 환경 정보가 상기 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단될 때, 상기 피크 전력 관리 정보를 상기 제2 피크 전력 관리 정보로 재설정하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 에러는,
    호스트와 커맨드 또는 데이터를 송수신하는 동작 중에 발생한 에러인 메모리 시스템.
  3. 제1항에 있어서,
    상기 환경 정보는,
    온도 정보, 호스트의 동작 속도 정보 및 전원의 레벨 정보 중 하나 이상을 포함하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 동작 정보는,
    리드 동작, 라이트 동작 및 소거 동작 중 하나를 지시하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제2 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 상기 각 메모리 다이가 사용 가능한 피크 전류인 제2 피크 전류의 값이, 상기 제1 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 상기 각 메모리 다이가 사용 가능한 피크 전류인 제1 피크 전류의 값보다 설정된 오프셋만큼 크도록 상기 제2 피크 전력 관리 정보를 결정하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제2 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값이, 상기 제1 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값보다 작도록 상기 제2 피크 전력 관리 정보를 결정하는 메모리 시스템.
  7. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 시점의 동작 정보와 상기 제2 시점의 동작 정보가 일치하고 상기 제1 시점의 환경 정보와 상기 제2 시점의 환경 정보의 차이가 설정된 범위 이내일 때, 상기 제2 시점의 동작 정보 및 환경 정보가 상기 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단하는 메모리 시스템.
  8. 복수의 메모리 다이와 통신하기 위한 메모리 인터페이스; 및
    상기 복수의 메모리 다이를 제어하는 제어 회로를 포함하고,
    상기 제어 회로는,
    상기 복수의 메모리 다이를 제어하기 위한 피크 전력 관리 정보를 제1 피크 전력 관리 정보로 설정하고,
    상기 제1 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어하는 도중에 에러가 발생할 때 상기 에러가 발생한 시점의 동작 정보 및 환경 정보와 대응하는 제2 피크 전력 관리 정보를 결정하고,
    상기 에러가 발생한 시점인 제1 시점 이후인 제2 시점에서 상기 제2 시점의 동작 정보 및 환경 정보가 상기 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단될 때 상기 피크 전력 관리 정보를 상기 제2 피크 전력 관리 정보로 재설정하는 메모리 컨트롤러.
  9. 제8항에 있어서,
    상기 에러는,
    호스트와 커맨드 또는 데이터를 송수신하는 동작 중에 발생한 에러인 메모리 컨트롤러.
  10. 제8항에 있어서,
    상기 환경 정보는,
    온도 정보, 호스트의 동작 속도 정보 및 전원의 레벨 정보 중 하나 이상을 포함하는 메모리 컨트롤러.
  11. 제10항에 있어서,
    상기 동작 정보는,
    리드 동작, 라이트 동작 및 소거 동작 중 하나를 지시하는 메모리 컨트롤러.
  12. 제8항에 있어서,
    상기 제어 회로는,
    상기 제2 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 상기 각 메모리 다이가 사용 가능한 피크 전류인 제2 피크 전류의 값이, 상기 제1 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 상기 각 메모리 다이가 사용 가능한 피크 전류인 제1 피크 전류의 값보다 크도록 상기 제2 피크 전력 관리 정보를 결정하는 메모리 컨트롤러.
  13. 제12항에 있어서,
    상기 제어 회로는,
    상기 제2 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값이, 상기 제1 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값보다 작도록 상기 제2 피크 전력 관리 정보를 결정하는 메모리 컨트롤러.
  14. 제13항에 있어서,
    상기 제어 회로는,
    상기 제1 시점의 동작 정보와 상기 제2 시점의 동작 정보가 일치하고 상기 제1 시점의 환경 정보와 상기 제2 시점의 환경 정보의 차이가 설정된 범위 이내일 때, 상기 제2 시점의 동작 정보 및 환경 정보가 상기 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단하는 메모리 컨트롤러.
  15. 메모리 시스템의 동작 방법에 있어서,
    복수의 메모리 다이를 제어하기 위한 피크 전력 관리 정보를 제1 피크 전력 관리 정보로 설정하는 단계;
    상기 제1 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어하는 도중에 에러가 발생할 때, 상기 에러가 발생한 시점의 동작 정보 및 환경 정보와 대응하는 제2 피크 전력 관리 정보를 결정하는 단계;
    상기 에러가 발생한 시점인 제1 시점 이후인 제2 시점에서 상기 제2 시점의 동작 정보 및 환경 정보가 상기 제1 시점의 동작 정보 및 환경 정보와 대응하는지 판단하는 단계; 및
    상기 제2 시점의 동작 정보 및 환경 정보가 상기 제1 시점의 동작 정보 및 환경 정보와 대응한다고 판단될 때, 상기 피크 전력 관리 정보를 상기 제2 피크 전력 관리 정보로 재설정하는 단계를 포함하는 메모리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 제2 피크 전력 관리 정보를 결정하는 단계는,
    상기 제2 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 상기 각 메모리 다이가 사용 가능한 피크 전류인 제2 피크 전류의 값이, 상기 제1 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 상기 각 메모리 다이가 사용 가능한 피크 전류인 제1 피크 전류의 값보다 크도록 상기 제2 피크 전력 관리 정보를 결정하는 메모리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 제2 피크 전력 관리 정보를 결정하는 단계는,
    상기 제2 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값이, 상기 제1 피크 전력 관리 정보를 기초로 상기 복수의 메모리 다이를 제어할 때 동시에 피크 전류로 동작 가능한 메모리 다이의 개수의 최대값보다 작도록 상기 제2 피크 전력 관리 정보를 결정하는 메모리 시스템의 동작 방법.
KR1020200016167A 2020-02-11 2020-02-11 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 KR20210101785A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200016167A KR20210101785A (ko) 2020-02-11 2020-02-11 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US16/910,774 US11321170B2 (en) 2020-02-11 2020-06-24 Memory system, memory controller, and method for operating memory system
CN202010713733.5A CN113257324A (zh) 2020-02-11 2020-07-22 存储器系统、存储器控制器以及操作存储器系统的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200016167A KR20210101785A (ko) 2020-02-11 2020-02-11 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210101785A true KR20210101785A (ko) 2021-08-19

Family

ID=77178351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200016167A KR20210101785A (ko) 2020-02-11 2020-02-11 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11321170B2 (ko)
KR (1) KR20210101785A (ko)
CN (1) CN113257324A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11520497B2 (en) 2020-12-02 2022-12-06 Micron Technology, Inc. Peak power management in a memory device
US11532348B2 (en) * 2020-12-02 2022-12-20 Micron Technology, Inc. Power management across multiple packages of memory dies
CN117519451A (zh) * 2022-07-28 2024-02-06 华为技术有限公司 数据读写的方法、控制器和存储设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060103533A1 (en) * 2004-11-15 2006-05-18 Kourosh Pahlavan Radio frequency tag and reader with asymmetric communication bandwidth
US9513613B2 (en) * 2010-06-22 2016-12-06 Lg Electronics Inc. Method for controlling component for network system
US9158351B2 (en) * 2012-03-29 2015-10-13 Intel Corporation Dynamic power limit sharing in a platform
JP6246238B2 (ja) * 2014-02-03 2017-12-13 三菱電機株式会社 電力制御システム、健康管理機器、運動計測機器及び電力指令装置
US20150241944A1 (en) * 2014-02-25 2015-08-27 International Business Machines Corporation Distributed power management with performance and power boundaries
US9536617B2 (en) * 2015-04-03 2017-01-03 Sandisk Technologies Llc Ad hoc digital multi-die polling for peak ICC management
KR102445390B1 (ko) 2015-09-02 2022-09-21 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US9947401B1 (en) * 2016-12-22 2018-04-17 Sandisk Technologies Llc Peak current management in non-volatile storage
KR20180106017A (ko) * 2017-03-17 2018-10-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
DE112018000842T5 (de) * 2017-06-12 2019-12-24 Sandisk Technologies Llc Mehrkern-on-die-speichermikrocontroller
KR102603245B1 (ko) 2018-01-11 2023-11-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20210248032A1 (en) 2021-08-12
CN113257324A (zh) 2021-08-13
US11321170B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
US11321170B2 (en) Memory system, memory controller, and method for operating memory system
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210079555A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
KR20220075684A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20210065356A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210017181A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220130389A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210155055A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210025412A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
US11561853B2 (en) Memory system and memory controller determining a magnitude of a power supplied to the memory controller when error has occurred in target data
US11355210B2 (en) Memory system and operating method thereof
KR20230034524A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220142660A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination