KR20220055717A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220055717A
KR20220055717A KR1020200140109A KR20200140109A KR20220055717A KR 20220055717 A KR20220055717 A KR 20220055717A KR 1020200140109 A KR1020200140109 A KR 1020200140109A KR 20200140109 A KR20200140109 A KR 20200140109A KR 20220055717 A KR20220055717 A KR 20220055717A
Authority
KR
South Korea
Prior art keywords
read
time
command delay
memory
delay time
Prior art date
Application number
KR1020200140109A
Other languages
English (en)
Inventor
정상훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200140109A priority Critical patent/KR20220055717A/ko
Priority to US17/209,956 priority patent/US11342013B2/en
Priority to CN202110395387.5A priority patent/CN114489466A/zh
Publication of KR20220055717A publication Critical patent/KR20220055717A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 설정된 복수의 시구간들 각각에 대해, 리드 커맨드의 병합 처리 여부를 결정하는 기준이 되는 커맨드 딜레이 시간을 설정하여 리드 동작을 실행하고, 복수의 시구간들 각각에 대한 리드 동작의 실행 결과를 기초로 하여, 상기 복수의 시구간들 각각에 설정된 커맨드 딜레이 시간 중에서, 후속 리드 커맨드의 병합 처리 여부를 결정하는 기준이 될 타깃 커맨드 딜레이 시간을 설정할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 메모리 시스템은 호스트로부터 입력받은 복수의 리드 커맨드들을 처리할 때, 복수의 리드 커맨드들 각각에 대한 리드 요청을 메모리 장치에 별도로 입력하는 대신에, 특정 조건을 만족하는 리드 커맨드들에 대한 리드 요청을 병합하여 메모리 장치에 입력할 수 있다.
본 발명의 실시예들은 호스트로부터 입력된 리드 커맨드의 처리가 지연되는 경우를 최소화하여 리드 동작의 성능을 향상시킬 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 메모리 장치로부터 데이터를 리드하는 과정에서 소요되는 부하를 줄일 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 메모리 장치 및 메모리 장치와 통신하고 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 설정된 복수의 시구간들 각각에 대해, 리드 커맨드의 병합 처리 여부를 결정하는 기준이 되는 커맨드 딜레이 시간을 설정하여 리드 동작을 실행할 수 있다.
메모리 컨트롤러는 복수의 시구간들 각각에 대한 리드 동작의 실행 결과를 기초로 하여, 복수의 시구간들 각각에 설정된 커맨드 딜레이 시간 중에서, 후속 리드 커맨드의 병합 처리 여부를 결정하는 기준이 될 타깃 커맨드 딜레이 시간을 설정할 수 있다.
메모리 컨트롤러는 복수의 시구간 별로 설정되는 커맨드 딜레이 시간을, 설정된 최대 커맨드 딜레이 시간 내에서 서로 다르게 설정할 수 있다.
복수의 시구간들 각각에 대한 리드 동작의 실행 결과는, 1) 각 시구간 동안 입력된 리드 커맨드의 개수, 2) 각 시구간 동안 메모리 장치에 리드 요청이 입력된 횟수, 3) 각 시구간 동안 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 포함할 수 있다. 이때, 스루풋은 각 시구간 동안 입력된 리드 커맨드에 의해 요청된 리드 데이터의 크기의 총합과 리드 커맨드를 처리하는 데 소요된 시간을 기초로 결정될 수 있다.
메모리 컨트롤러는, 복수의 시구간들 각각에 대한, 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 기초로 하여, 타깃 커맨드 딜레이 시간을 설정하기 위한 후보 커맨드 딜레이 시간을 설정할 수 있다.
이때, 메모리 컨트롤러는 복수의 시구간들 중에서, 스루풋이 가장 높은 N개(N은 2 이상의 자연수)의 시구간을 선택하고, N개의 시구간 중에서 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 가장 적은 M개(M은 N 이하의 자연수)의 시구간에 설정된 M개의 커맨드 딜레이 시간을, 타깃 커맨드 딜레이 시간에 대한 후보 커맨드 딜레이 시간으로 설정할 수 있다.
메모리 컨트롤러는, M개의 후보 커맨드 딜레이 시간 중에서, 대응하는 시구간 동안 수신된 전체 리드 커맨드의 개수 대비 메모리 장치에 리드 요청이 입력된 횟수의 비율이 가장 낮은 후보 커맨드 딜레이 시간을 타깃 커맨드 딜레이 시간으로 설정할 수 있다.
다른 측면에서, 본 발명의 실시예들은 메모리 장치를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은 설정된 복수의 시구간들 각각에 대해, 리드 커맨드의 병합 처리 여부를 결정하는 기준이 되는 커맨드 딜레이 시간을 설정하여 리드 동작을 실행하는 단계를 포함할 수 있다.
이때, 복수의 시구간 별로 설정되는 커맨드 딜레이 시간은, 설정된 최대 커맨드 딜레이 시간 내에서 서로 다르게 설정될 수 있다.
그리고 메모리 시스템의 동작 방법은, 복수의 시구간들 각각에 대한 리드 동작의 실행 결과를 기초로 하여, 복수의 시구간들 각각에 설정된 커맨드 딜레이 시간 중에서, 후속 리드 커맨드의 병합 처리 여부를 결정하는 기준이 될 타깃 커맨드 딜레이 시간을 설정하는 단계를 포함할 수 있다.
이때, 복수의 시구간들 각각에 대한 리드 동작의 실행 결과는, 1) 각 시구간 동안 입력된 리드 커맨드의 개수, 2) 각 시구간 동안 메모리 장치(110)에 리드 요청이 입력된 횟수, 3) 각 시구간 동안 기준 레이턴시(latency)를 초과하여 처리된 리드 커맨드의 개수 및 4) 스루풋(throughput)을 포함할 수 있다. 이때, 스루풋은 각 시구간 동안 입력된 리드 커맨드에 의해 요청된 리드 데이터의 크기의 총합과 리드 커맨드를 처리하는 데 소요된 시간을 기초로 결정될 수 있다.
타깃 커맨드 딜레이 시간을 결정하는 단계는, 복수의 시구간들 각각에 대한, 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 기초로 하여, 타깃 커맨드 딜레이 시간을 설정할 수 있다.
타깃 커맨드 딜레이 시간을 설정하는 단계는, 복수의 시구간들 중에서 스루풋이 가장 높은 N개(N은 2 이상의 자연수)의 시구간을 선택하는 단계 및 N개의 시구간 중에서 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 가장 적은 M개(M은 N 이하의 자연수)의 시구간에 설정된 M개의 커맨드 딜레이 시간을 타깃 커맨드 딜레이 시간에 대한 후보 커맨드 딜레이 시간으로 설정하는 단계를 포함할 수 있다.
타깃 커맨드 딜레이 시간을 설정하는 단계는, M개의 후보 커맨드 딜레이 시간 중에서, 대응하는 시구간 동안 수신된 전체 리드 커맨드의 개수 대비 메모리 장치에 입력된 횟수의 비율이 가장 낮은 후보 커맨드 딜레이 시간을 타깃 커맨드 딜레이 시간으로 설정하는 단계를 추가로 포함할 수 있다.
본 발명의 실시예들에 의하면, 호스트로부터 입력된 리드 커맨드의 처리가 지연되는 경우를 최소화하여 리드 동작의 성능을 향상시킬 수 있다.
또한, 본 발명의 실시예들에 의하면, 메모리 장치로부터 데이터를 리드하는 과정에서 소요되는 부하를 줄일 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 동작을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템이 리드 커맨드를 병합 처리하는 동작을 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템이 타깃 커맨드 딜레이 시간을 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 7은 본 발명의 실시예들에 따른 복수의 시구간 별 커맨드 딜레이 시간의 일 예를 나타낸 도면이다.
도 8은 도 7의 복수의 시구간 별 커맨드 딜레이 시간에서 타깃 커맨드 딜레이 시간을 결정하는 일 예를 나타낸 도면이다.
도 9는 도 8의 스루풋을 계산하는 방법의 일 예를 나타낸 도면이다.
도 10은 도 8에서 N개의 시구간을 선택하는 일 예를 나타낸 도면이다.
도 11은 도 9에서 선택된 N개의 시구간을 기초로 M개의 후보 커맨드 딜레이 시간을 선택하는 일 예를 나타낸 도면이다.
도 12는 도 10에서 선택된 M개의 후보 커맨드 딜레이 시간 중에서 타깃 커맨드 딜레이 시간을 선택하는 일 예를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 14는 도 13의 타깃 커맨드 딜레이 시간을 설정하는 단계의 일 예를 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 동작을 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트로부터 입력된 복수의 리드 커맨드들(RD_CMD_1, RD_CMD_2, RD_CMD_3, RD_CMD_4, RD_CMD_5, RD_CMD_6, ...)를 처리할 때, 복수의 리드 커맨드들 중 둘 이상을 병합 처리할 수 있다.
이때, 복수의 리드 커맨드들을 병합 처리한다는 것은, 복수의 리드 커맨드들 각각이 요청하는 데이터를 나누어서 리드하는 대신에 한 번에 리드하는 것을 의미한다. 예를 들어, 각각 4KB의 데이터 리드를 요청하는 3개의 리드 커맨드를 병합 처리할 때, 메모리 컨트롤러(120)는 메모리 장치(110)에 4KB의 데이터 리드 요청을 3번 입력하는 대신에, 4KB*3 = 12KB의 데이터 리드 요청을 1번만 입력할 수 있다. 이와 같이 복수의 리드 커맨드들을 병합 처리할 경우에, 동일한 데이터 크기를 리드하기 위해 메모리 장치(110)에 입력되는 데이터 리드 요청의 수가 줄어들기 때문에, 메모리 장치(110)가 데이터 리드를 수행하는 과정에서 소비하는 리소스의 양이 줄어들어, 메모리 시스템(100)이 메모리 장치로부터 데이터를 리드하는 과정에서 소요되는 부하(load)를 줄일 수 있다.
메모리 컨트롤러(120)는 호스트로부터 입력된 복수의 리드 커맨드들(RD_CMD_1, RD_CMD_2, RD_CMD_3, RD_CMD_4, RD_CMD_5, RD_CMD_6, ...) 중에서 병합 처리가 가능한 리드 커맨드들을 선택하여, 해당 리드 커맨드들이 요청하는 데이터를 한 번에 리드할 수 있다.
일 예로, 도 4에서, 메모리 컨트롤러(120)는 리드 커맨드(RD_CMD_1, RD_CMD_2, RD_CMD_3)를 병합 처리할 수 있다. 그리고 메모리 컨트롤러(120)는 리드 커맨드(RD_CMD_5, RD_CMD_6)를 병합 처리할 수 있다.
이때, 메모리 컨트롤러(120)는 특정한 기준을 설정하고, 설정된 기준에 따라 호스트로부터 입력된 복수의 리드 커맨드들 중에서 어떤 리드 커맨드들이 병합 처리될 지를 결정할 수 있다.
본 발명의 실시예들에서, 메모리 컨트롤러(120)는 커맨드 딜레이 시간을 기준으로 리드 커맨드의 병합 처리 여부를 결정할 수 있다. 이하 도 5에서 이에 대하여 설명한다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)이 리드 커맨드를 병합 처리하는 동작을 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 커맨드 딜레이 시간(T_DELAY) 동안에 호스트로부터 하나 이상의 리드 커맨드가 입력될 때, 입력된 하나 이상의 리드 커맨드를 병합 처리할 수 있다.
도 5에서, 메모리 컨트롤러(120)는 같은 커맨드 딜레이 시간(T_DELAY) 동안 입력된 3개의 리드 커맨드들(RD_CMD_1, RD_CMD_2, RD_CMD_3)을 병합 처리할 수 있다.
그리고, 리드 커맨드(RD_CMD_4)는 같은 커맨드 딜레이 시간(T_DELAY) 동안에 입력된 다른 리드 커맨드가 존재하지 않는다. 따라서, 메모리 컨트롤러(120)는 리드 커맨드(RD_CMD_4)를 다른 리드 커맨드와 병합하여 처리하지 않고 단독으로 처리할 수 있다.
그리고, 도 5에서, 메모리 컨트롤러(120)는 같은 커맨드 딜레이 시간(T_DELAY) 동안 입력된 2개의 리드 커맨드들(RD_CMD_5, RD_CMD_6)을 병합 처리할 수 있다.
한편, 도 5에서는, 메모리 컨트롤러(120)가 같은 커맨드 딜레이 시간(T_DELAY) 동안에 입력된 모든 리드 커맨드들을 병합 처리하는 경우에 대해 설명하였다. 그러나 메모리 컨트롤러(120)는 같은 커맨드 딜레이 시간(T_DELAY) 동안 입력된 리드 커맨드들 중에서 특정한 조건을 만족하는 리드 커맨드들만 병합 처리할 수도 있다. 일 예로 메모리 컨트롤러(120)는 같은 커맨드 딜레이 시간(T_DELAY) 동안 입력된 리드 커맨드들 중에서 메모리 장치(110)에 포함된 동일한 다이(die)에 포함된 서로 다른 플래인(plane)에 저장된 데이터를 리드하는 리드 커맨드들만 병합 처리할 수 있다.
이와 같이 메모리 시스템(100)의 메모리 컨트롤러(120)가 커맨드 딜레이 시간 동안에 입력된 복수의 리드 커맨드들을 병합 처리할 때, 커맨드 딜레이 시간이 어떻게 설정되는지에 따라 리드 커맨드를 처리하는 성능이 달라지게 된다.
커맨드 딜레이 시간이 길수록, 메모리 컨트롤러(120)는 호스트로부터 입력된 리드 커맨드를 병합 처리할 가능성이 높아진다. 하지만, 호스트로부터 입력된 리드 커맨드는 병합 처리되기 전까지는 메모리 컨트롤러(120)내에서 대기 상태로 존재한다. 따라서, 호스트로 입력된 리드 커맨드를 처리하여 호스트에 응답하는 시점이 지연되어, 결과적으로 호스트에 대한 QoS(Quality of Service)가 나빠질 수 있다.
반면 커맨드 딜레이 시간이 짧아질수록, 메모리 컨트롤러(120)는 호스트로부터 수신한 리드 커맨드를 빠르게 처리할 수 있으므로 호스트에 대한 QoS를 향상시킬 수 있다. 하지만, 병합 처리되는 리드 커맨드의 개수가 감소하므로, 메모리 시스템(100)이 리드 커맨드를 처리하는데 소요되는 부하(load)가 증가할 수 있다.
따라서, 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트에 대한 QoS 및 리드 커맨드를 처리하는데 소요되는 부하를 모두 고려하여, 호스트로부터 입력된 리드 커맨드의 처리가 지연되는 경우를 최소화하면서도 동시에 메모리 장치로부터 데이터를 리드하는 과정에서 소요되는 부하를 줄일 수 있는 최적의 커맨드 딜레이 시간, 즉 타깃 커맨드 딜레이 시간을 설정하여, 이를 후속 리드 커맨드의 병합 처리 여부를 결정하는 기준으로 정할 수 있다.
이하, 본 발명의 실시예들에서 메모리 시스템(100)이 전술한 타깃 커맨드 딜레이 시간을 결정하는 동작에 대해 자세히 설명한다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 커맨드 딜레이 시간을 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 6을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 K개(K는 2 이상의 자연수)의 시구간을 설정할 수 있다(S610). 이때, K의 값과 각 시구간의 길이는 다양한 값으로 설정될 수 있다. 일 예로 메모리 컨트롤러(120)는 1일 단위의 20개의 시구간을 설정할 수 있다.
그리고 메모리 컨트롤러(120)는 K개의 시구간을 구별하기 위한 인덱스 I를 1로 초기화할 수 있다(S620). 인덱스 I는 K개의 시구간 각각에 대해 리드 동작을 실행하기 위하여 사용된다.
그리고 메모리 컨트롤러(120)는 I번째 시구간에 대한 커맨드 딜레이 시간을 설정할 수 있다(S630). 그리고 메모리 컨트롤러(120)는 I번째 시구간에 설정된 커맨드 딜레이 시간을 기초로 하여, I번째 시구간 동안 리드 동작을 실행(즉, 호스트로부터 수신한 복수의 리드 커맨드들을 처리)할 수 있다.
그리고 메모리 컨트롤러(120)는 I번째 시구간 동안 실행된 리드 동작의 실행 결과를 기록할 수 있다(S640). 이때, 리드 동작의 실행 결과는 일 예로 테이블, 리스트 등의 자료 구조를 사용하여 기록될 수 있다.
메모리 컨트롤러(120)는 I가 K와 동일한지 판단한다(S650). 만약 I가 K와 동일하다면(S650-Y), 이는 K개의 시구간 모두에 대하여 리드 동작의 실행 결과가 기록되었다는 것을 의미한다. 따라서, 메모리 컨트롤러(120)는 기록된 K개의 시구간 별 리드 동작의 실행 결과를 기초로 하여 타깃 커맨드 딜레이 시간을 설정할 수 있다(S660).
반면 I의 값이 K와 동일하지 않다면(S650-N), 이는 K개의 시구간 중에서 리드 동작의 실행 결과가 기록될 시구간이 남아있다는 것을 의미한다. 따라서, 메모리 컨트롤러(120)는 I를 1 증가시키고(S670), 다시 S630 단계로 진입하여 다음 시구간에 대한 리드 동작을 실행할 수 있다.
이하, 도 6에서 설명한 내용에 대한 구체적인 예를 설명한다. 먼저, S630 단계에서 K개의 시구간 각각에 대한 커맨드 딜레이 시간이 어떻게 설정될 수 있는지를 설명한다.
도 7은 본 발명의 실시예들에 따른 복수의 시구간 별 커맨드 딜레이 시간의 일 예를 나타낸 도면이다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 복수의 시구간 각각에 대한 커맨드 딜레이 시간을 설정할 때, 복수의 시구간 별로 설정되는 커맨드 딜레이 시간을 설정된 최대 커맨드 딜레이 시간 내에서 서로 다르게 설정할 수 있다.
도 7에서, 설정된 최대 커맨드 딜레이 시간(MAX_T_DELAY)이 20us라고 가정한다. 이때, 메모리 컨트롤러(120)는 4개의 시구간에 대한 커맨드 딜레이 시간을 설정할 때, 4개의 시구간 각각에 대한 커맨드 딜레이 시간을 최대 커맨드 딜레이 시간 20us 내에서 20us, 15us, 10us, 5us로 서로 다르게 설정할 수 있다.
다른 예로, 메모리 컨트롤러(120)가 20개의 시구간에 대한 커맨드 딜레이 시간을 설정할 때, 메모리 컨트롤러(120)는 20개의 시구간에 대한 커맨드 딜레이 시간을 20us, 19us, 18us, ?, 2us, 1us로 서로 다르게 설정할 수도 있다.
이하, 도 6의 S660 단계에서, 메모리 컨트롤러(120)가 복수의 시구간 별로 기록된 리드 동작의 실행 결과를 기초로 타깃 커맨드 딜레이 시간을 결정하는 구체적인 동작을 설명한다. 이하, 4개의 시구간이 설정되고 각 시구간 별로 설정된 커맨드 딜레이 시간이 20us, 15us, 10us, 5us인 경우를 전제로 설명한다.
도 8은 도 7의 복수의 시구간 별 커맨드 딜레이 시간에서 타깃 커맨드 딜레이 시간을 결정하는 일 예를 나타낸 도면이다.
도 8은 4개의 시구간 별로 설정된 커맨드 딜레이 시간 및 각 시구간마다 실행된 리드 동작에 대한 실행 결과를 나타내고 있다.
도 8에서, 복수의 시구간들 각각에 대한 리드 동작의 실행 결과는, 1) 각 시구간 동안 입력된 리드 커맨드의 개수, 2) 각 시구간 동안 메모리 장치(110)에 리드 요청이 입력된 횟수, 3) 각 시구간 동안 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 4) 스루풋(throughput)을 포함할 수 있다.
이때, 기준 레이턴시를 초과하여 처리된 리드 커맨드란, 전체 리드 커맨드 중에서 처리 시간(호스트로부터 입력된 후, 호스트에 응답하기까지 시간)이 설정된 기준 레이턴시(e.g. 200us)를 초과한 리드 커맨드의 개수를 의미한다. 이는 호스트에 대한 QoS를 나타내는 지표로서, 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 적을수록 호스트에 대한 QoS가 좋다는 것을 의미한다.
그리고 스루풋은 메모리 시스템(100)이 호스트로부터 수신한 리드 커맨드를 처리하는 성능을 나타내는 지표로서, 스루풋이 높을수록 메모리 시스템(100)이 리드 커맨드를 효율적으로 처리(즉, 리드 커맨드를 처리하는 데 소요되는 부하를 최소화)했다는 것을 의미한다. 이때 스루풋의 단위는 (데이터 크기)/(시간)일 수 있다.
본 발명의 실시예들에서 각 시구간에 대한 스루풋은, 각 시구간 동안 입력된 리드 커맨드에 의해 요청된 리드 데이터의 크기의 총합과 리드 커맨드를 처리하는 데 소요된 시간을 기초로 결정될 수 있다. 스루풋을 결정하는 일 예는 이하 도 9에서 자세히 설명한다.
도 8에서, 시구간 1에서 커맨드 딜레이 시간은 20us이고, 11000개의 리드 커맨드가 호스트로부터 입력되었고, 메모리 장치에 리드 요청이 입력된 횟수는 9000번이다. 그리고 호스트로부터 입력된 리드 커맨드 중에서 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 100개이고 스루풋은 200K이다.
시구간 2에서 커맨드 딜레이 시간은 15us이고, 10000개의 리드 커맨드가 호스트로부터 입력되었고, 메모리 장치에 리드 요청이 입력된 횟수는 9000번이다. 그리고 호스트로부터 입력된 리드 커맨드 중에서 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 85개이고 스루풋은 210K이다.
시구간 3에서 커맨드 딜레이 시간은 10us이고, 12000개의 리드 커맨드가 호스트로부터 입력되었고, 메모리 장치에 리드 요청이 입력된 횟수는 11500번이다. 그리고 호스트로부터 입력된 리드 커맨드 중에서 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 80개이고 스루풋은 200K이다.
시구간 4에서 커맨드 딜레이 시간은 5us이고, 9000개의 리드 커맨드가 호스트로부터 입력되었고, 메모리 장치에 리드 요청이 입력된 횟수는 8900번이다. 그리고 호스트로부터 입력된 리드 커맨드 중에서 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수는 70개이고 스루풋은 170K이다.
이때, 메모리 컨트롤러(120)는 각 시구간 별로 측정된, 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 기초로 하여, 타깃 커맨드 딜레이 시간을 설정하기 위한 후보 커맨드 딜레이 시간을 설정할 수 있다. 이하 도 10 내지 도 11에서 이에 대해 자세히 설명한다.
도 9는 도 8의 스루풋을 계산하는 방법의 일 예를 나타낸 도면이다.
도 9를 참조하면, 스루풋은 커맨드 딜레이 시간(T_DELAY) 동안 호스트로부터 수신한 리드 커맨드에 의해 요청된 리드 데이터의 크기의 총합을, 메모리 시스템(100)의 메모리 컨트롤러(120)가 비지(busy) 상태인 시간인 비지 시간(T_BUSY)로 나눈 값으로 결정될 수 있다. 이때, 메모리 컨트롤러(120)가 비지 상태란 것은 메모리 컨트롤러(120)가 하나 이상의 리드 커맨드를 처리하는 상태를 의미한다. 따라서, 메모리 컨트롤러(120)가 비지(busy) 상태인 시간은 메모리 컨트롤러(120)가 리드 커맨드를 처리하는데 소요된 시간을 의미한다.
비지 시간(T_BUSY)은 커맨드 딜레이 시간(T_DELAY)에서 메모리 시스템(100)이 유휴(idle) 상태인 시간인 유휴 시간(T_IDLE)을 뺀 값이다.
도 9에서 메모리 시스템(100)은 8개의 리드 커맨드를 처리하며, 8개의 리드 커맨드가 요청하는 리드 데이터의 크기가 각각 A, B, C, D, E, F, G, H라고 가정한다. 이때, 스루풋은 (A+B+C+D+E+F+G+H)/(T_BUSY)로 결정될 수 있다.
일 예로 8개의 리드 커맨드가 요청하는 리드 데이터가 각각 4KB, 8KB, 4KB, 4KB, 4KB, 8KB, 16KB, 4KB이고, 전체 커맨드 딜레이 시간이 20us이고 그 중 비지 시간이 15us, 유휴 시간이 5us라고 가정한다. 이 경우 스루풋은 52/15 (KB/us)가 된다.
다른 예로 8개의 리드 커맨드가 요청하는 리드 커맨드가 각각 4KB, 4KB, 4KB, 4KB, 4KB, 4KB, 4KB, 4KB이고, 전체 커맨드 딜레이 시간이 30us이고 그 중 비지 시간이 20us, 유휴 시간이 10us라고 가정한다. 이 경우 스루풋은 32/20 (KB/us)가 된다.
이하, 도 10 내지 12에서 메모리 시스템(100)의 메모리 컨트롤러(120)가 타깃 커맨드 딜레이 시간을 결정하는 동작의 일 예를 설명한다.
먼저, 메모리 컨트롤러(120)는 전술한 4개의 시구간 중에서, 스루풋이 가장 높은 N개(N은 자연수)의 시구간을 선택할 수 있다. 전술한 바와 같이 스루풋이 높다는 것은 메모리 시스템(100)이 호스트로부터 입력된 리드 커맨드들을 효율적으로 처리하였다는 것을 의미하기 때문이다.
이하 N=3인 경우를 예로 들어 설명한다.
도 10은 도 8에서 N개의 시구간을 선택하는 일 예를 나타낸 도면이다.
N=3일 때, 메모리 컨트롤러(120)는 4개의 시구간 중에서 스루풋이 가장 높은 3개의 시구간인 시구간 1, 2, 3을 선택할 수 있다. 반면 스루풋이 가장 낮은 시구간인 시구간 4는 선택되지 않는다.
그리고 메모리 컨트롤러(120)는 선택된 N개의 시구간 중에서, 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 가장 적은 M개(M은 N 이하의 자연수)의 시구간을 선택하고, M개의 시구간에 설정된 M개의 커맨드 딜레이 시간을 타깃 커맨드 딜레이 시간에 대한 후보 커맨드 딜레이 시간으로 설정할 수 있다. 전술한 바와 같이 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 적다는 것은 곧 호스트에 대한 QoS가 좋다는 것을 의미하기 때문이다.
이하, M=2인 경우에 대해 설명한다.
도 11은 도 9에서 선택된 N개의 시구간을 기초로 M개의 커맨드 딜레이 시간을 선택하는 일 예를 나타낸 도면이다.
메모리 컨트롤러(120)는 도 10에서 선택된 3개의 시구간 중에서, 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 가장 적은 2개의 시구간인 시구간 2, 3을 후보 시구간으로 선택할 수 있다. 그리고 메모리 컨트롤러(120)는 시구간 2에 설정된 커맨드 딜레이 시간 15us와 시구간 3에 설정된 커맨드 딜레이 시간 10us 중 하나를 타깃 커맨드 딜레이 시간으로 설정할 수 있다.
본 발명의 실시예들에서, 메모리 컨트롤러(120)는 M개의 후보 커맨드 딜레이 시간 중에서, 해당 후보 커맨드 딜레이 시간에 대응하는 시구간 동안 수신된 전체 리드 커맨드의 개수 대비 메모리 장치에 입력된 리드 요청의 횟수의 비율이 가장 낮은 후보 커맨드 딜레이 시간을 타깃 커맨드 딜레이 시간으로 설정할 수 있다. 전체 리드 커맨드의 개수 대비 메모리 장치에 입력된 리드 요청의 횟수의 비율이 낮을수록 리드 커맨드가 병합 처리된 비율이 높다는 것을 의미하기 때문이다.
도 12는 도 10에서 선택된 M개의 후보 커맨드 딜레이 시간 중에서 타깃 커맨드 딜레이 시간을 선택하는 일 예를 나타낸 도면이다.
도 12를 참조하면, 도 10에서 선택된 2개의 후보 시구간인 시구간 2, 시구간 3에 대해서, 시구간 2 동안 수신된 전체 리드 커맨드의 개수 대비 메모리 장치에 입력된 횟수의 비율은 약 90%(9000/10000)이다. 반면 시구간 3 동안 수신된 전체 리드 커맨드의 개수 대비 메모리 장치에 입력된 횟수의 비율은 약 95%(11500/12000)이다. 따라서, 메모리 컨트롤러(120)는 시구간 2에서 설정된 커맨드 딜레이 시간인 15us를 타깃 커맨드 딜레이 시간으로 설정할 수 있다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 도면이다.
도 13을 참조하면, 메모리 시스템(100)의 동작 방법은 설정된 복수의 시구간들 각각에 대해, 리드 커맨드의 병합 처리 여부를 결정하는 기준이 되는 커맨드 딜레이 시간을 설정하여 리드 동작을 실행하는 단계(S1310)를 포함할 수 있다.
이때, 복수의 시구간 별로 설정되는 커맨드 딜레이 시간은, 설정된 최대 커맨드 딜레이 시간 내에서 서로 다르게 설정될 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 복수의 시구간들 각각에 대한 리드 동작의 실행 결과를 기초로 하여, 복수의 시구간들 각각에 설정된 커맨드 딜레이 시간 중에서, 후속 리드 커맨드의 병합 처리 여부를 결정하는 기준이 될 타깃 커맨드 딜레이 시간을 설정하는 단계(S1320)를 포함할 수 있다.
이때, 복수의 시구간들 각각에 대한 리드 동작의 실행 결과는, 1) 각 시구간 동안 입력된 리드 커맨드의 개수, 2) 각 시구간 동안 메모리 장치에 리드 요청이 입력된 횟수, 3) 각 시구간 동안 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 포함할 수 있다. 이때, 스루풋은 각 시구간 동안 입력된 리드 커맨드에 의해 요청된 리드 데이터의 크기의 총합과 리드 커맨드를 처리하는 데 소요된 시간을 기초로 결정될 수 있다.
타깃 커맨드 딜레이 시간을 설정하는 단계(S1320)는, 복수의 시구간들 각각에 대한, 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 기초로 하여, 타깃 커맨드 딜레이 시간을 설정할 수 있다.
도 14는 도 13의 타깃 커맨드 딜레이 시간을 설정하는 단계(S1320)의 일 예를 나타낸 도면이다.
도 14를 참조하면, 타깃 커맨드 딜레이 시간을 결정하는 단계(S1320)는 복수의 시구간들 중에서 스루풋이 가장 높은 N개(N은 2 이상의 자연수)의 시구간을 선택하는 단계(S1410) 및 N개의 시구간 중에서 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 가장 적은 M개(M은 N 이하의 자연수)의 시구간에 설정된 M개의 커맨드 딜레이 시간을 타깃 커맨드 딜레이 시간에 대한 후보 커맨드 딜레이 시간으로 설정하는 단계(S1420)를 포함할 수 있다.
그리고 타깃 커맨드 딜레이 시간을 결정하는 단계(S1320)는 M개의 후보 커맨드 딜레이 시간 중에서, 대응하는 시구간 동안 수신된 전체 리드 커맨드의 개수 대비 메모리 장치에 입력된 횟수의 비율이 가장 낮은 후보 커맨드 딜레이 시간을 타깃 커맨드 딜레이 시간으로 설정하는 단계(S1430)를 추가로 포함할 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 15은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)의 구성도이다.
도 15을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)은 시스템 버스(1560)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1500)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1510), 컴퓨팅 시스템(1500)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1520), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1530), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1540), 컴퓨팅 시스템(1500)이 사용하는 파워를 관리하는 파워 관리 모듈(1550) 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (12)

  1. 메모리 장치; 및
    상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    설정된 복수의 시구간들 각각에 대해, 리드 커맨드의 병합 처리 여부를 결정하는 기준이 되는 커맨드 딜레이 시간을 설정하여 리드 동작을 실행하고,
    상기 복수의 시구간들 각각에 대한 리드 동작의 실행 결과를 기초로 하여, 상기 복수의 시구간들 각각에 설정된 커맨드 딜레이 시간 중에서, 후속 리드 커맨드의 병합 처리 여부를 결정하는 기준이 될 타깃 커맨드 딜레이 시간을 설정하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 시구간 별로 설정되는 커맨드 딜레이 시간을, 설정된 최대 커맨드 딜레이 시간 내에서 서로 다르게 설정하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 복수의 시구간들 각각에 대한 리드 동작의 실행 결과는,
    상기 각 시구간 동안 입력된 리드 커맨드의 개수, 상기 각 시구간 동안 상기 메모리 장치에 리드 요청이 입력된 횟수, 상기 각 시구간 동안 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 포함하고,
    상기 스루풋은,
    상기 각 시구간 동안 입력된 리드 커맨드에 의해 요청된 리드 데이터의 크기의 총합과 리드 커맨드를 처리하는 데 소요된 시간을 기초로 결정되는 메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 시구간들 각각에 대한, 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 기초로 하여, 상기 타깃 커맨드 딜레이 시간을 설정하기 위한 후보 커맨드 딜레이 시간을 설정하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 시구간들 중에서, 스루풋이 가장 높은 N개의 시구간을 선택하고,
    상기 N개의 시구간 중에서 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 가장 적은 M개의 시구간에 설정된 M개의 커맨드 딜레이 시간을 상기 타깃 커맨드 딜레이 시간에 대한 후보 커맨드 딜레이 시간으로 설정하고,
    N은 2이상의 자연수이고, M은 N 이하의 자연수인 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 M개의 후보 커맨드 딜레이 시간 중에서, 대응하는 시구간 동안 수신된 전체 리드 커맨드의 개수 대비 상기 메모리 장치에 리드 요청이 입력된 횟수의 비율이 가장 낮은 후보 커맨드 딜레이 시간을 상기 타깃 커맨드 딜레이 시간으로 설정하는 메모리 시스템.
  7. 메모리 장치를 포함하는 메모리 시스템의 동작 방법에 있어서,
    설정된 복수의 시구간들 각각에 대해, 리드 커맨드의 병합 처리 여부를 결정하는 기준이 되는 커맨드 딜레이 시간을 설정하여 리드 동작을 실행하는 단계; 및
    상기 복수의 시구간들 각각에 대한 리드 동작의 실행 결과를 기초로 하여, 상기 복수의 시구간들 각각에 설정된 커맨드 딜레이 시간 중에서, 후속 리드 커맨드의 병합 처리 여부를 결정하는 기준이 될 타깃 커맨드 딜레이 시간을 설정하는 단계를 포함하는 메모리 시스템의 동작 방법.
  8. 제7항에 있어서,
    상기 복수의 시구간 별로 설정되는 커맨드 딜레이 시간은, 설정된 최대 커맨드 딜레이 시간 내에서 서로 다르게 설정되는 메모리 시스템의 동작 방법.
  9. 제7항에 있어서,
    상기 복수의 시구간들 각각에 대한 리드 동작의 실행 결과는,
    상기 각 시구간 동안 입력된 리드 커맨드의 개수, 상기 각 시구간 동안 상기 메모리 장치에 리드 요청이 입력된 횟수, 상기 각 시구간 동안 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 포함하고,
    상기 스루풋은,
    상기 각 시구간 동안 입력된 리드 커맨드에 의해 요청된 리드 데이터의 크기의 총합과 리드 커맨드를 처리하는 데 소요된 시간을 기초로 결정되는 메모리 시스템의 동작 방법.
  10. 제9항에 있어서,
    상기 타깃 커맨드 딜레이 시간을 결정하는 단계는,
    상기 복수의 시구간들 각각에 대한, 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수 및 스루풋을 기초로 하여, 상기 타깃 커맨드 딜레이 시간을 설정하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 타깃 커맨드 딜레이 시간을 설정하는 단계는,
    상기 복수의 시구간들 중에서 스루풋이 가장 높은 N개의 시구간을 선택하는 단계; 및
    상기 N개의 시구간 중에서 설정된 기준 레이턴시를 초과하여 처리된 리드 커맨드의 개수가 가장 적은 M개의 시구간에 설정된 M개의 커맨드 딜레이 시간을 상기 타깃 커맨드 딜레이 시간에 대한 후보 커맨드 딜레이 시간으로 설정하는 단계를 포함하고,
    N은 2 이상의 자연수이고, M은 N 이하의 자연수인 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 타깃 커맨드 딜레이 시간을 설정하는 단계는,
    상기 M개의 후보 커맨드 딜레이 시간 중에서, 대응하는 시구간 동안 수신된 전체 리드 커맨드의 개수 대비 상기 메모리 장치에 입력된 횟수의 비율이 가장 낮은 후보 커맨드 딜레이 시간을 상기 타깃 커맨드 딜레이 시간으로 설정하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.

KR1020200140109A 2020-10-27 2020-10-27 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220055717A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200140109A KR20220055717A (ko) 2020-10-27 2020-10-27 메모리 시스템 및 메모리 시스템의 동작 방법
US17/209,956 US11342013B2 (en) 2020-10-27 2021-03-23 Memory system and operating method to set target command delay time to merge and process read commands
CN202110395387.5A CN114489466A (zh) 2020-10-27 2021-04-13 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200140109A KR20220055717A (ko) 2020-10-27 2020-10-27 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220055717A true KR20220055717A (ko) 2022-05-04

Family

ID=81258643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200140109A KR20220055717A (ko) 2020-10-27 2020-10-27 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11342013B2 (ko)
KR (1) KR20220055717A (ko)
CN (1) CN114489466A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115843379A (zh) * 2021-07-21 2023-03-24 美光科技公司 用来改进顺序存储器命令性能的存储器命令聚合
US11954348B2 (en) 2022-04-08 2024-04-09 Netapp, Inc. Combining data block I/O and checksum block I/O into a single I/O operation during processing by a storage stack
US20230325115A1 (en) * 2022-04-08 2023-10-12 Netapp Inc. Accumulating i/o operations into a single combined i/o operation for implementation by an underlying storage device layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049760A1 (ja) * 2010-10-14 2012-04-19 富士通株式会社 ストレージ制御装置における基準時間設定方法
KR101198139B1 (ko) * 2010-11-23 2012-11-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 프리차지 신호 발생 회로
US20140189204A1 (en) * 2012-12-28 2014-07-03 Hitachi, Ltd. Information processing apparatus and cache control method
KR102450514B1 (ko) 2017-09-19 2022-10-05 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치의 동작 방법
KR20190088734A (ko) 2018-01-19 2019-07-29 에스케이하이닉스 주식회사 메모리 인터페이스와, 이를 포함하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US11342013B2 (en) 2022-05-24
CN114489466A (zh) 2022-05-13
US20220130438A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US11342013B2 (en) Memory system and operating method to set target command delay time to merge and process read commands
US11513738B2 (en) Memory system for processing a write request and migrating data in read-intensive state and operating method thereof
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11630764B2 (en) Memory system, memory controller, and method for operating same
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
US11775221B2 (en) Memory system, memory controller, and method for operating same
KR20210017181A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11625195B2 (en) Memory system and operating method of memory system storing doorbell information in the buffer memory
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220130389A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20200117555A (ko) 메모리 시스템, 메모리 장치 및 메모리 컨트롤러
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
US11404137B1 (en) Memory system and operating method of memory system
US11709610B2 (en) Memory system, memory controller and operating method
US20230385193A1 (en) Memory system, memory controller and operating method thereof for determining garbage collection victim block
KR20220142660A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210132806A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220118011A (ko) 메모리 장치 및 메모리 장치의 동작 방법