KR20220079264A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220079264A
KR20220079264A KR1020200168863A KR20200168863A KR20220079264A KR 20220079264 A KR20220079264 A KR 20220079264A KR 1020200168863 A KR1020200168863 A KR 1020200168863A KR 20200168863 A KR20200168863 A KR 20200168863A KR 20220079264 A KR20220079264 A KR 20220079264A
Authority
KR
South Korea
Prior art keywords
memory
host
memory system
command
control
Prior art date
Application number
KR1020200168863A
Other languages
English (en)
Inventor
강민구
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200168863A priority Critical patent/KR20220079264A/ko
Priority to US17/302,234 priority patent/US11604734B2/en
Priority to CN202110704916.5A priority patent/CN114596898A/zh
Publication of KR20220079264A publication Critical patent/KR20220079264A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 복수의 메모리 블록들 중에서, 메모리 시스템에 데이터를 라이트할 것을 요청하는 호스트에 의해 액세스되는 유저 데이터를 저장할 수 있는 하나 이상의 타깃 메모리 블록을 선택하고, 타깃 메모리 블록 각각에 대한 유효 페이지의 카운트를 기초로, 호스트로부터 수신한 커맨드의 실행 시점을 제어할지 여부를 결정할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 시스템의 성능을 판단하는 주요 지표로서, 스루풋(throughput) 및 QoS(Quality of Service)가 사용된다. 이때, 스루풋은 단위 시간 당 데이터 처리량을 나타내고, QoS는 호스트로부터 입력받은 커맨드를 처리하는데 소요된 시간인 레이턴시(latency)가 얼마나 일정하게 유지되는지를 나타낸다.
본 발명의 실시예들은 QoS를 일정 수준 이상 유지하면서 동시에 호스트로부터 수신한 커맨드를 처리하는 스루풋을 최대화할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 복수의 메모리 블록들을 포함하는 메모리 장치 및 메모리 장치와 통신하고 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는, 복수의 메모리 블록들 중에서, 메모리 시스템에 데이터를 라이트할 것을 요청하는 호스트에 의해 액세스되는 유저 데이터를 저장할 수 있는 하나 이상의 타깃 메모리 블록을 선택할 수 있다.
메모리 컨트롤러는, 타깃 메모리 블록 각각에 대한 유효 페이지의 카운트를 기초로, 호스트로부터 수신한 커맨드의 실행 시점을 제어할지 여부를 결정할 수 있다.
메모리 컨트롤러는, 일 예로, 타깃 메모리 블록 각각에 대한 유효 페이지의 카운트를 기초로 상기 타깃 메모리 블록 각각에 대한 유효 페이지의 비율을 계산하고, 타깃 메모리 블록 중에서 유효 페이지의 비율이 기준 비율 이상인 메모리 블록의 비율값인 R값이 설정된 임계 비율 미만일 때, 호스트로부터 수신한 커맨드의 실행 시점을 제어하기로 결정할 수 있다.
메모리 컨트롤러는, 호스트로부터 수신한 커맨드의 실행 시점을 제어하기 위해, 커맨드에 대한 페치 동작을 설정된 제1 시간 간격 이상으로 처리할 수 있다. 이때, 메모리 컨트롤러는 R값을 기초로 제1 시간 간격을 결정할 수 있다.
메모리 컨트롤러는, 호스트로부터 수신한 커맨드의 실행 시점을 제어하기 위해, 커맨드에 대한 처리 완료 메시지를 호스트로 전송하는 동작을 설정된 제2 시간 간격 이상으로 처리할 수 있다. 이때, 메모리 컨트롤러는 R값을 기초로 제2 시간 간격을 결정할 수 있다.
다른 측면에서, 본 발명의 실시예들은 복수의 메모리 블록들을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은, 복수의 메모리 블록들 중에서, 메모리 시스템에 데이터를 라이트할 것을 요청하는 호스트에 의해 액세스되는 유저 데이터를 저장할 수 있는 하나 이상의 타깃 메모리 블록을 선택하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은, 타깃 메모리 블록 각각에 대한 유효 페이지의 카운트를 기초로, 호스트로부터 수신한 커맨드의 실행 시점을 제어할지 여부를 결정하는 단계를 포함할 수 있다.
호스트로부터 수신한 커맨드의 실행 시점을 제어할지 여부를 결정하는 단계는, 일 예로, 타깃 메모리 블록 각각에 대한 유효 페이지의 카운트를 기초로 타깃 메모리 블록 각각에 대한 유효 페이지의 비율을 계산하는 단계 및 타깃 메모리 블록 중에서 유효 페이지의 비율이 기준 비율 이상인 메모리 블록의 비율값인 R값이 설정된 임계 비율 미만일 때, 호스트로부터 수신한 커맨드의 실행 시점을 제어하기로 결정하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은, 호스트로부터 수신한 커맨드의 실행시점을 제어하기 위해, 커맨드에 대한 페치 동작을 설정된 제1 시간 간격 이상으로 처리하는 단계를 추가로 포함할 수 있다. 이때, 제1 시간 간격은 R값을 기초로 결정될 수 있다.
메모리 시스템의 동작 방법은, 호스트로부터 수신한 커맨드의 실행시점을 제어하기 위해, 커맨드에 대한 처리 완료 메시지를 호스트로 전송하는 동작을 설정된 제2 시간 간격 이상으로 처리하는 단계를 추가로 포함할 수 있다. 이때, 제2 시간 간격은 R값을 기초로 결정될 수 있다.
본 발명의 실시예들에 의하면, QoS가 저하될 것으로 예측되는 시점에서만 QoS를 관리함으로써, QoS를 일정 수준 이상 유지하면서 동시에 호스트로부터 수신한 커맨드를 처리하는 스루풋을 최대화할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 동작을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템의 동작을 나타낸 흐름도이다.
도 6은 유효 페이지의 카운트를 계산하는 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템이 커맨드의 실행 시점을 제어할지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템이 커맨드를 페치하는 동작을 나타낸 도면이다.
도 9는 도 8에서 설명한 제1 시간 간격을 결정하는 일 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템이 커맨드에 대한 처리 완료 메시지를 호스트로 전송하는 동작을 나타낸 도면이다.
도 11은 도 10에서 설명한 제2 시간 간격을 결정하는 일 예를 나타낸 도면이다.
도 12은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템이 커맨드의 실행 시점을 제어할 지 여부를 결정하는 동작 방법의 일 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 동작을 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 메모리 장치(110)에 포함된 복수의 메모리 블록들(BLK) 중에서 하나 이상의 타깃 메모리 블록(TGT_BLK)을 선택할 수 있다. 타깃 메모리 블록(TGT_BLK)은 유저 데이터를 저장할 수 있다. 그리고 유저 데이터는 메모리 시스템(100)에 데이터를 라이트할 것을 요청하는 호스트에 의해 액세스될 수 있다.
이때, 타깃 메모리 블록(TGT_BLK)은, 일 예로, 복수의 메모리 블록들(BLK) 중에서 가비지 컬렉션의 타깃이 되는 메모리 블록일 수 있다.
그리고 메모리 컨트롤러(120)는 특정한 기준에 따라서, 호스트로부터 수신한 커맨드(CMD)의 실행 시점을 제어할 지 여부를 결정할 수 있다.
일 예로, 메모리 컨트롤러(120)는 가비지 컬렉션 동작이 실행 중인 경우 호스트로부터 수신한 커맨드(CMD)의 실행 시점을 제어하기로 결정할 수 있다. 이때, 메모리 컨트롤러(120)는 사용 가능한 리소스의 크기(e.g. (전체 버퍼의 크기) - (사용 중인 버퍼의 크기))를 기초로 커맨드(CMD)의 실행 시점을 차등적으로 조절할 수 있다.
다른 예로, 메모리 컨트롤러(120)는 전술한 타깃 메모리 블록(TGT_BLK) 각각에 대한 유효(valid) 페이지의 카운트를 기초로 하여, 호스트로부터 수신한 커맨드(CMD)의 실행 시점을 제어할 지 여부를 결정할 수 있다.
이때, 메모리 블록에 대한 유효 페이지의 카운트란, 해당 메모리 블록에 포함된 복수의 페이지들 중에서 호스트에 의해 액세스 가능한 유효한 데이터가 저장된 페이지의 개수를 의미한다. 메모리 컨트롤러(120)는 부팅 시에 LBA 룩업 테이블(lookup table)을 리빌드(rebuild)하는 동작이 완료된 시점부터 타깃 메모리 블록(TGT_BLK)에 대한 유효 페이지의 카운트를 계산할 수 있다. 메모리 컨트롤러(120)는 호스트로부터 수신한 커맨드를 처리하거나 백그라운드 동작(e.g. 가비지 컬렉션)을 실행하는 과정에서 타깃 메모리 블록(TGT_BLK)에 저장된 데이터가 업데이트될 때, 타깃 메모리 블록(TGT_BLK)에 대한 유효 페이지의 카운트를 업데이트할 수 있다.
그리고, 메모리 컨트롤러(120)가 커맨드(CMD)의 실행 시점을 제어한다는 것은, 메모리 컨트롤러(120)가 커맨드(CMD)가 실행되는 시점을 빠르게 또는 느리게 조정한다는 것을 의미한다. 반면 메모리 컨트롤러(120)가 커맨드(CMD)의 실행 시점을 제어하지 않을 경우, 메모리 컨트롤러(120)는 커맨드(CMD)를 실행 가능한 가장 빠른 시점에 실행할 수 있다.
한편, 메모리 컨트롤러(120)가 커맨드(CMD)의 실행 시점을 제어한다는 표현 대신에 커맨드(CMD)에 대한 플로우 컨트롤(flow control)을 수행한다는 표현을 사용할 수도 있다.
이와 같이 메모리 컨트롤러(120)가 커맨드(CMD)의 실행 시점을 제어할 지 여부를 결정하는 이유는, 메모리 시스템(100)의 성능을 판단하는 주요 지표인 스루풋과 QoS는 일반적으로 반비례의 상관 관계를 가지기 때문이다.
즉, 메모리 컨트롤러(120)가 커맨드(CMD)를 최대한 빠르게 처리하여 스루풋을 높이려고 하는 경우에, 가비지 컬렉션을 비롯한 다른 백그라운드 동작(e.g. LBA 룩업 테이블 저장, SMART 정보의 저장 및 조회, 메타 데이터 관리)을 처리하기 위해 리소스를 사용함으로써 커맨드(CMD)를 처리하지 못하는 시간 구간이 발생할 수 있어 QoS가 나빠질 수 있다.
반면, 메모리 컨트롤러(120)가 QoS를 일정 수준 이상 높이려고 할 경우에는, 빠르게 처리할 수 있는 커맨드의 처리 시점을 조정하는 과정에서 지연 처리될 가능성이 있어 스루풋이 감소할 수 있다.
메모리 컨트롤러(120)가 커맨드(CMD)의 실행 시점을 제어하지 않을 경우, 메모리 컨트롤러(120)는 커맨드(CMD)를 실행 가능한 가장 빠른 시점에 실행하여 스루풋을 최대화할 수 있다. 이때, 메모리 컨트롤러(120)가 커맨드(CMD)를 처리하는데 사용할 수 있는 리소스가 충분한 경우 호스트로부터 수신한 커맨드(CMD)가 처리되는 데 소요되는 레이턴시가 작으므로, 메모리 컨트롤러(120)가 커맨드(CMD)의 실행 속도를 제어하지 않더라도 QoS는 일정 수준 이상을 유지할 수 있다. 이러한 상황은 가비지 컬렉션과 같은 백그라운드 동작이 실행되지 않거나, 백그라운드 동작을 실행하는데 사용되는 리소스가 호스트로부터 수신한 커맨드(CMD)를 처리하는데 사용되는 리소스에 비해 훨씬 작을 경우에 발생한다.
하지만, 백그라운드 동작이 활발하게 실행되는 상황에서는, 메모리 컨트롤러(120)가 커맨드(CMD)를 처리하는데 사용할 수 있는 리소스가 충분하지 않을 수 있다. 이 경우 호스트로부터 수신한 커맨드(CMD)가 처리되는 데 소요되는 레이턴시가 증가한다. 이때, 백그라운드 동작은 호스트로부터 수신한 커맨드(CMD)와 무관하게 불규칙적으로 실행되므로, 모든 커맨드(CMD)에 대한 레이턴시가 일정하게 증가하지 않고 특정 커맨드(CMD)에 대한 레이턴시만 급격하게 증가하여 결과적으로 커맨드(CMD) 별 레이턴시의 편차가 증가한다. 따라서, QoS가 일정 수준 이하로 나빠질 수 있다.
따라서, 메모리 컨트롤러(120)는 커맨드(CMD) 별 레이턴시의 편차를 줄이기 위해서 의도적으로 커맨드(CMD)의 실행 시점을 제어하여, 커맨드(CMD)가 처리되는데 소요되는 레이턴시가 최대한 일정하도록 제어할 수 있다. 이를 통해 메모리 컨트롤러(120)는 QoS를 일정 수준 이상으로 유지할 수 있다. 단 메모리 컨트롤러(120)가 커맨드(CMD)의 실행 시점을 의도적으로 제어하는 과정에서 스루풋이 감소할 수 있다.
따라서, 메모리 컨트롤러(120)를 QoS를 일정 수준 이상으로 유지하기 위해 꼭 필요한 상황에서만 커맨드(CMD)의 실행 시점을 제어함으로써, QoS를 일정 수준 이상 유지하면서 동시에 스루풋을 최대화할 수 있다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작을 나타낸 흐름도이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 장치(110)에 포함된 복수의 메모리 블록들(BLK) 중에서 하나 이상의 타깃 메모리 블록(TGT_BLK)을 도 4에서 설명한 기준에 따라 선택할 수 있다(S510).
그리고 메모리 컨트롤러(120)는 타깃 메모리 블록(TGT_BLK) 각각에 대한 유효 페이지의 카운트를 계산할 수 있다(S520). 이하, 도 6에서 유효 페이지의 카운트를 계산하는 일 예를 설명한다.
그리고 메모리 컨트롤러(120)는 타깃 메모리 블록(TGT_BLK) 각각에 대한 유효 페이지의 카운트를 기초로, 호스트로부터 수신한 커맨드의 실행 시점을 제어할 지 여부를 결정할 수 있다(S530). 이하, 도 7에서 커맨드의 실행 시점을 제어하는 일 예를 설명한다.
도 6은 유효 페이지의 카운트를 계산하는 일 예를 나타낸 도면이다.
도 6을 참조하면, 메모리 장치(110)에 포함된 타깃 메모리 블록(TGT_BLK) 중에서, 제1 메모리 블록(BLK_1)의 유효 페이지의 카운트는 A이고 제2 메모리 블록(BLK_2)의 유효 페이지의 카운트는 B라고 가정한다.
그리고 제1 메모리 블록(BLK_1)에 포함된 페이지 중에서 유효 페이지인 제1 페이지(PAGE_1)에 저장된 데이터가 업데이트된다고 가정한다. 이 경우, 제1 페이지(PAGE_1)에 업데이트된 데이터가 오버라이트(overwrite)될 수 없으므로, 메모리 장치(110)는 업데이트된 데이터를 제2 메모리 블록(BLK_2)의 제2 페이지(PAGE_2)에 저장할 수 있다(이때, 제2 페이지(PAGE_2)는 소거된(erased) 상태의 페이지이다). 그리고 메모리 장치(110)는 제1 페이지(PAGE_1)를 유효하지 않은(invalid) 페이지로 설정하여, 업데이트되기 전의 데이터가 액세스되는 것을 방지한다.
이때, 제1 메모리 블록(BLK_1)에 포함된 페이지 중 유효한 페이지였던 제1 페이지(PAGE_1)가 유효하지 않은 페이지로 변경되었으므로, 제1 메모리 블록(BLK_1)의 유효 페이지 카운트는 (A-1)이 된다.
그리고, 제2 메모리 블록(BLK_2)에 포함된 페이지 중 소거 상태인 페이지였던 제2 페이지(PAGE_2)가 유효한 페이지로 변경되었으므로, 제2 메모리 블록(BLK_2)의 유효 페이지 카운트는 (B+1)이 된다.
한편, 도 6과 달리, 제1 페이지(PAGE_1)에 저장된 데이터가 제2 페이지(PAGE_2)가 아닌 제1 메모리 블록(BLK_1)의 다른 페이지에 라이트되는 경우에는, 제1 메모리 블록(BLK_1)의 유효 페이지 카운트 및 제2 메모리 블록(BLK_2)의 유효 페이지 카운트는 변화가 없다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)이 커맨드의 실행 시점을 제어할지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 7을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 타깃 메모리 블록(TGT_BLK) 각각에 대한 유효 페이지의 카운트를 기초로 타깃 메모리 블록(TGT_BLK) 각각에 대한 유효 페이지의 비율을 계산할 수 있다(S710).
이때, 각 타깃 메모리 블록(TGT_BLK)에 대한 유효 페이지의 비율은, 일 예로, (유효한 페이지의 개수)/(유저 데이터를 저장할 수 있는 전체 페이지의 개수)일 수 있다.
그리고 메모리 컨트롤러(120)는 타깃 메모리 블록(TGT_BLK) 중에서 유효 페이지의 비율이 기준 비율(e.g. 90%) 이상인 메모리 블록의 비율값인 R값을 계산할 수 있다(S720).
일 예로, 타깃 메모리 블록(TGT_BLK)이 10개이고, 그 중 유효 페이지의 비율이 기준 비율인 90% 이상인 메모리 블록이 6개라고 가정하면, R = (6/10) = 60%가 된다.
그리고 메모리 컨트롤러(120)는 S720 단계에서 계산한 R값이 설정된 임계 비율(e.g. 10%) 미만인지 판단한다(S730).
메모리 컨트롤러(120)는 R값이 임계 비율 미만일 때(S730-Y), 호스트로부터 수신한 커맨드의 실행 시점을 제어하기로 결정할 수 있다(S740).
반면 메모리 컨트롤러(120)는 R값이 임계 비율 이상일 때(S730-N), 호스트로부터 수신한 커맨드의 실행 시점을 제어하지 않기로 결정할 수 있다(S750).
R값이 임계 비율 미만이라는 것은 유효 페이지가 특정한 메모리 블록에 집중되어 있지 않고 분산되어 있다는 것을 의미한다. 따라서, R값이 임계 비율 미만일 경우 프리 메모리 블록을 확보하기 위하여 가비지 컬렉션 동작이 실행될 가능성이 높고, 가비지 컬렉션 동작으로 인해 호스트에 대한 QoS가 영향을 받을 가능성이 높아진다.
그러므로 메모리 컨트롤러(120)는 가비지 컬렉션 동작으로 인해 발생할 수 있는 커맨드 별 레이턴시의 편차를 감소시키기 위해서 호스트로부터 수신한 커맨드의 실행 시점을 제어할 수 있다.
반면 R값이 임계 비율 미만이라는 것은 유효 페이지가 특정한 메모리 블록에 모여 있다는 것을 의미한다. 따라서, R값이 임계 비율 이상일 경우 가비지 컬렉션 동작이 실행될 가능성이 낮고, 만약 가비지 컬렉션 동작이 실행되더라도 빠른 시간 안에 종료될 가능성이 높다.
따라서, 메모리 컨트롤러(120)는 가비지 컬렉션 동작으로 인해 발생하는 커맨드 별 레이턴시의 편차를 감소시키기 위해 호스트로부터 수신한 커맨드의 실행 시점을 제어할 필요가 없다.
이하, 메모리 컨트롤러(120)가 호스트로부터 수신한 커맨드의 실행 시점을 제어하기로 결정할 때, 메모리 컨트롤러(120)가 호스트로부터 수신한 커맨드의 실행 시점을 제어하는 구체적인 동작을 설명한다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)이 커맨드를 페치하는 동작을 나타낸 도면이다.
도 8을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트로부터 수신한 커맨드(CMD)의 실행 시점을 제어하기 위해, 커맨드(CMD)에 대한 페치(fetch) 동작을 설정된 제1 시간 간격(T1) 이상으로 처리할 수 있다.
메모리 컨트롤러(120)는 호스트로부터 커맨드(CMD)를 수신할 때, 수신한 커맨드(CMD)를 우선 내부의 저장 공간(e.g. 커맨드 큐)에 임시로 저장한 다음에 해당 버퍼에서 커맨드(CMD)를 페치하고, 페치된 커맨드를 실행할 수 있다.
이때, 메모리 컨트롤러(120)는 호스트로부터 커맨드(CMD)를 수신하는 시점과 무관하게 커맨드(CMD)를 페치하는 동작을 제1 시간 간격(T1) 이상으로 처리함으로써, 호스트로부터 수신한 커맨드(CMD)의 실행 속시점을 제어할 수 있다. 이를 통해, 메모리 컨트롤러(120)는 복수의 커맨드(CMD)가 짧은 시간 내에 한꺼번에 페치되는 것을 방지할 수 있다.
도 9는 도 8에서 설명한 제1 시간 간격(T1)을 결정하는 일 예를 나타낸 도면이다.
도 9를 참조하면, 메모리 컨트롤러(120)는 타깃 메모리 블록(TGT_BLK) 중에서 유효 페이지의 비율이 기준 비율 이상인 메모리 블록의 비율값인 R값을 기초로 제1 시간 간격(T1)을 결정할 수 있다. 메모리 컨트롤러(120)는 하나 이상의 비율 구간을 설정하고, R값이 설정된 비율 구간 중 어디에 포함되는지에 따라 제1 시간 간격(T1) 값을 설정할 수 있다. 이때, R값이 커질수록 가비지 컬렉션 동작이 실행될 가능성이 낮고, 가비지 컬렉션 동작이 실행되더라도 빠른 시간 안에 종료될 가능성이 높다. 따라서, 메모리 컨트롤러(120)는 R값이 커질수록 제1 시간 간격(T1) 값을 작게 설정하여 스루풋의 저하를 최소화할 수 있다.
일 예로, 메모리 컨트롤러(120)는 R값이 R1 미만일 때 제1 시간 간격(T1)을 400us으로 결정하고, R값이 R1 이상 R2 미만일 때 제1 시간 간격(T1)을 300us으로 결정하고, R값이 R2 이상 R3 미만일 때 제1 시간 간격(T1)을 200us으로 결정하고, R값이 R3 이상일 때 제1 시간 간격(T1)을 100us으로 결정할 수 있다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템(100)이 커맨드에 대한 처리 완료 메시지를 호스트로 전송하는 동작을 나타낸 도면이다.
도 10을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트로부터 수신한 커맨드(CMD)의 실행 시점을 제어하기 위해, 커맨드(CMD)에 대한 처리 완료 메시지를 호스트로 전송하는 동작을 설정된 제2 시간 간격(T2) 이상으로 처리할 수 있다.
이때, 메모리 컨트롤러(120)는 커맨드(CMD)에 대한 처리 완료 메시지를 호스트로 전송 가능한 시점과 무관하게, 커맨드(CMD)에 대한 처리 완료 메시지를 제2 시간 간격(T2) 이상으로 전송함으로써, 호스트로부터 수신한 커맨드(CMD)의 실행 시점을 제어할 수 있다.
그리고 이를 통해 호스트가 메모리 시스템(100)에 새로운 커맨드를 전송하는 시점 역시 조절될 수 있다. 호스트는 이전에 전송한 커맨드에 대한 처리 완료 메시지를 수신하는 시점이 늦어질 경우에는, 새로운 커맨드를 메모리 시스템(100)에 전송하는 시점 역시 지연시킬 수 있기 때문이다.
도 11은 도 10에서 설명한 제2 시간 간격(T2)을 결정하는 일 예를 나타낸 도면이다.
도 11을 참조하면, 메모리 컨트롤러(120)는 타깃 메모리 블록(TGT_BLK) 중에서 유효 페이지의 비율이 기준 비율 이상인 메모리 블록의 비율값인 R값을 기초로 제2 시간 간격(T2)을 결정할 수 있다. 메모리 컨트롤러(120)는 하나 이상의 비율 구간을 설정하고, R값이 설정된 비율 구간 중 어디에 포함되는지에 따라 제2 시간 간격(T2) 값을 설정할 수 있다. 이때, R값이 커질수록 가비지 컬렉션 동작이 실행될 가능성이 낮고, 가비지 컬렉션 동작이 실행되더라도 빠른 시간 안에 종료될 가능성이 높다. 따라서, 메모리 컨트롤러(120)는 R값이 커질수록 제2 시간 간격(T2) 값을 작게 설정하여 스루풋의 저하를 최소화할 수 있다.
일 예로, 메모리 컨트롤러(120)는 R값이 R1' 미만일 때 제2 시간 간격(T2)을 400us으로 결정하고, R값이 R1' 이상 R2' 미만일 때 제2 시간 간격(T2)을 300us으로 결정하고, R값이 R2' 이상 R3' 미만일 때 제2 시간 간격(T2)을 200us으로 결정하고, R값이 R3' 이상일 때 제2 시간 간격(T2)을 100us으로 결정할 수 있다.
도 12은 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 도면이다.
도 12를 참조하면, 메모리 시스템(100)의 동작 방법은 메모리 장치(110)에 포함된 복수의 메모리 블록들(BLK) 중에서 하나 이상의 타깃 메모리 블록(TGT_BLK)을 선택하는 단계(S1210)를 포함할 수 있다. 타깃 메모리 블록(TGT_BLK)은 유저 데이터를 저장할 수 있다. 그리고 유저 데이터는 메모리 시스템(100)에 데이터를 라이트할 것을 요청하는 호스트에 의해 액세스될 수 있다.
이때, 타깃 메모리 블록(TGT_BLK)은 일 예로 가비지 컬렉션의 타깃이 되는 메모리 블록일 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 타깃 메모리 블록(TGT_BLK) 각각에 대한 유효 페이지의 카운트를 기초로, 호스트로부터 수신한 커맨드의 실행 시점을 제어할 지 여부를 결정하는 단계(S1220)를 포함할 수 있다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)이 커맨드의 실행 시점을 제어할 지 여부를 결정하는 동작 방법의 일 예를 나타낸 도면이다.
도 13을 참조하면, 호스트로부터 수신한 커맨드의 실행 시점을 제어할 지 여부를 결정하는 단계(S1220)는, 타깃 메모리 블록(TGT_BLK) 각각에 대한 유효 페이지의 카운트를 기초로 타깃 메모리 블록(TGT_BLK) 각각에 대한 유효 페이지의 비율을 계산하는 단계(S1310)를 포함할 수 있다.
그리고 호스트로부터 수신한 커맨드의 실행 시점을 제어할 지 여부를 결정하는 단계(S1220)는, 타깃 메모리 블록(TGT_BLK) 중에서 유효 페이지의 비율이 기준 비율 이상인 메모리 블록의 비율값인 R값이 설정된 임계 비율 미만일 때, 호스트로부터 수신한 커맨드의 실행 시점을 제어하기로 결정하는 단계(S1320)를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 호스트로부터 수신한 커맨드의 실행 시점을 제어하기 위해, 해당 커맨드에 대한 페치 동작을 제1 시간 간격(T1) 이상으로 처리하는 단계를 추가로 포함할 수 있다. 이때, 제1 시간 간격(T1)은 전술한 R값을 기초로 결정될 수 있다.
메모리 시스템(100)의 동작 방법은 호스트로부터 수신한 커맨드의 실행 시점을 제어하기 위해, 해당 커맨드에 대한 처리 완료 메시지를 호스트로 전송하는 동작을 제2 시간 간격(T2) 이상으로 처리하는 단계를 추가로 포함할 수 있다. 이때, 제2 시간 간격(T2)은 전술한 R값을 기초로 결정될 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 14은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1400)의 구성도이다.
도 14을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1400)은 시스템 버스(1460)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1400)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1410), 컴퓨팅 시스템(1400)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1420), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1430), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1440), 컴퓨팅 시스템(1400)이 사용하는 파워를 관리하는 파워 관리 모듈(1450) 등을 포함할 수 있다.
컴퓨팅 시스템(1400)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1400)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (14)

  1. 메모리 시스템에 있어서,
    복수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 블록들 중에서, 상기 메모리 시스템에 데이터를 라이트할 것을 요청하는 호스트에 의해 액세스되는 유저 데이터를 저장할 수 있는 하나 이상의 타깃 메모리 블록을 선택하고,
    상기 타깃 메모리 블록 각각에 대한 유효 페이지의 카운트를 기초로, 상기 호스트로부터 수신한 커맨드의 실행 시점을 제어할지 여부를 결정하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 타깃 메모리 블록은,
    가비지 컬렉션의 타깃이 되는 메모리 블록인 메모리 시스템.
  3. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 메모리 블록 각각에 대한 유효 페이지의 카운트를 기초로 상기 타깃 메모리 블록 각각에 대한 유효 페이지의 비율을 계산하고,
    상기 타깃 메모리 블록 중에서 유효 페이지의 비율이 기준 비율 이상인 메모리 블록의 비율값인 R값이 설정된 임계 비율 미만일 때, 상기 호스트로부터 수신한 커맨드의 실행 시점을 제어하기로 결정하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 호스트로부터 수신한 커맨드의 실행 시점을 제어하기 위해, 상기 커맨드에 대한 페치 동작을 설정된 제1 시간 간격 이상으로 처리하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 R값을 기초로, 상기 제1 시간 간격을 결정하는 메모리 시스템.
  6. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 호스트로부터 수신한 커맨드의 실행 시점을 제어하기 위해, 상기 커맨드에 대한 처리 완료 메시지를 상기 호스트로 전송하는 동작을 설정된 제2 시간 간격 이상으로 처리하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 R값을 기초로, 상기 제2 시간 간격을 결정하는 메모리 시스템.
  8. 복수의 메모리 블록들을 메모리 장치를 포함하는 메모리 시스템의 동작 방법에 있어서,
    상기 복수의 메모리 블록들 중에서, 상기 메모리 시스템에 데이터를 라이트할 것을 요청하는 호스트에 의해 액세스되는 유저 데이터를 저장할 수 있는 하나 이상의 타깃 메모리 블록을 선택하는 단계; 및
    상기 타깃 메모리 블록 각각에 대한 유효 페이지의 카운트를 기초로, 상기 호스트로부터 수신한 커맨드의 실행 시점을 제어할지 여부를 결정하는 단계를 포함하는 메모리 시스템의 동작 방법.
  9. 제8항에 있어서,
    상기 타깃 메모리 블록은,
    가비지 컬렉션의 타깃이 되는 메모리 블록인 메모리 시스템의 동작 방법.
  10. 제8항에 있어서,
    상기 호스트로부터 수신한 커맨드의 실행 시점을 제어할지 여부를 결정하는 단계는,
    상기 타깃 메모리 블록 각각에 대한 유효 페이지의 카운트를 기초로 상기 타깃 메모리 블록 각각에 대한 유효 페이지의 비율을 계산하는 단계; 및
    상기 타깃 메모리 블록 중에서 유효 페이지의 비율이 기준 비율 이상인 메모리 블록의 비율값인 R값이 설정된 임계 비율 미만일 때, 상기 호스트로부터 수신한 커맨드의 실행 시점을 제어하기로 결정하는 단계를 포함하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 호스트로부터 수신한 커맨드의 실행 시점을 제어하기 위해, 상기 커맨드에 대한 페치 동작을 설정된 제1 시간 간격 이상으로 처리하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 제1 시간 간격은,
    상기 R값을 기초로 결정되는 메모리 시스템의 동작 방법.
  13. 제10항에 있어서,
    상기 호스트로부터 수신한 커맨드의 실행 시점을 제어하기 위해, 상기 커맨드에 대한 처리 완료 메시지를 상기 호스트로 전송하는 동작을 설정된 제2 시간 간격 이상으로 처리하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 제2 시간 간격은,
    상기 R값을 기초로 결정되는 메모리 시스템의 동작 방법.
KR1020200168863A 2020-12-04 2020-12-04 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220079264A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200168863A KR20220079264A (ko) 2020-12-04 2020-12-04 메모리 시스템 및 메모리 시스템의 동작 방법
US17/302,234 US11604734B2 (en) 2020-12-04 2021-04-27 Memory system for determining whether to control a point of execution time of a command based on valid page counts of target memory blocks and operating method thereof
CN202110704916.5A CN114596898A (zh) 2020-12-04 2021-06-24 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200168863A KR20220079264A (ko) 2020-12-04 2020-12-04 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220079264A true KR20220079264A (ko) 2022-06-13

Family

ID=81814112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200168863A KR20220079264A (ko) 2020-12-04 2020-12-04 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11604734B2 (ko)
KR (1) KR20220079264A (ko)
CN (1) CN114596898A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116386711B (zh) * 2023-06-07 2023-09-05 合肥康芯威存储技术有限公司 一种存储器件数据传输的测试装置及测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799561B2 (en) * 2012-07-27 2014-08-05 International Business Machines Corporation Valid page threshold based garbage collection for solid state drive
US9569352B2 (en) * 2013-03-14 2017-02-14 Sandisk Technologies Llc Storage module and method for regulating garbage collection operations based on write activity of a host
US10546648B2 (en) * 2013-04-12 2020-01-28 Sandisk Technologies Llc Storage control system with data management mechanism and method of operation thereof
US9870149B2 (en) * 2015-07-08 2018-01-16 Sandisk Technologies Llc Scheduling operations in non-volatile memory devices using preference values
US10248327B2 (en) * 2016-04-01 2019-04-02 SK Hynix Inc. Throttling for a memory system using a GC/HOST ratio and operating method thereof
KR102076248B1 (ko) 2018-08-08 2020-02-11 아주대학교산학협력단 선택 지연 가비지 컬렉션 방법 및 이를 이용한 메모리 시스템
KR20200027858A (ko) 2018-09-05 2020-03-13 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
CN114596898A (zh) 2022-06-07
US20220179796A1 (en) 2022-06-09
US11604734B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
US20230205688A1 (en) Memory system, memory controller, and method for operating same
KR20210026431A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
KR20210130341A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11941272B2 (en) Memory system and operating method of memory system
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20210382655A1 (en) Memory device, memory system, and operation method of memory device
US11137942B2 (en) Memory system, memory controller, and method of operating a memory system for determining a number of hit and miss requests about map segments in a map cache and determining whether or not to perform data read operation in parallel
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230031425A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220138961A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
US20230297502A1 (en) Memory system, memory controller and operating method of the memory system for controlling garbage collection
KR20220118011A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20210132806A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20230163864A (ko) 가비지 컬렉션의 희생 블록을 결정하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법