KR20220105303A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220105303A
KR20220105303A KR1020210007845A KR20210007845A KR20220105303A KR 20220105303 A KR20220105303 A KR 20220105303A KR 1020210007845 A KR1020210007845 A KR 1020210007845A KR 20210007845 A KR20210007845 A KR 20210007845A KR 20220105303 A KR20220105303 A KR 20220105303A
Authority
KR
South Korea
Prior art keywords
memory
read
intensive state
type memory
memory system
Prior art date
Application number
KR1020210007845A
Other languages
English (en)
Inventor
나형주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210007845A priority Critical patent/KR20220105303A/ko
Priority to US17/324,409 priority patent/US11513738B2/en
Priority to CN202110652207.7A priority patent/CN114863962A/zh
Publication of KR20220105303A publication Critical patent/KR20220105303A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 리드-인텐시브 상태인지 여부를 판단하고, 리드-인텐시브 상태라고 판단할 때 호스트로부터 수신한 라이트 요청을 제1 타입 메모리 블록을 사용하여 처리하고 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하고, 제1 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수를 제2 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수보다 작도록 설정할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
기술 발전으로 인해 메모리 시스템의 저장 용량은 점점 증가하고 있다. 메모리 시스템의 저장 용량을 증가시키기 위해서, 메모리 장치에 포함되는 메모리 셀 당 저장 가능한 비트의 개수는 증가하고 있다. 이처럼 메모리 셀 당 저장 가능한 비트의 개수가 증가할 경우에 메모리 시스템의 전체 저장 용량은 증가하지만 저장된 데이터의 신뢰성 및 리드/라이트 성능은 감소하는 문제가 발생할 수 있다.
본 발명의 실시예들은 리드 동작이 자주 실행되는 환경에서 성능 및 신뢰성을 향상시킬 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 복수의 메모리 블록들을 포함하는 메모리 장치 및 메모리 장치와 통신하고 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는, 리드-인텐시브 상태인지 여부를 판단할 수 있다.
메모리 컨트롤러는, 리드-인텐시브 상태라고 판단할 때, 메모리 시스템에 데이터를 리드 또는 라이트할 것을 요청하는 호스트로부터 수신한 라이트 요청을 복수의 메모리 블록들 중 하나 이상의 제1 타입 메모리 블록을 사용하여 처리하고, 복수의 메모리 블록들 중 하나 이상의 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션할 수 있다.
메모리 컨트롤러는, 제1 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수를 제2 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수보다 작도록 설정할 수 있다.
다른 측면에서, 본 발명의 실시예들은 복수의 메모리 블록들을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은, 리드-인텐시브 상태인지 여부를 판단하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은, 리드-인텐시브 상태라고 판단할 때, 데이터를 리드 또는 라이트할 것을 요청하는 호스트로부터 수신한 라이트 요청을 복수의 메모리 블록들 중 하나 이상의 제1 타입 메모리 블록을 사용하여 처리하고, 복수의 메모리 블록들 중 하나 이상의 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하는 단계를 포함할 수 있다.
이때, 제1 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수는 제2 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수보다 작다.
본 발명의 실시예들에 의하면, 리드 동작이 자주 실행되는 환경에서 성능 및 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구조를 나타낸 도면이다.
도 5 내지 도 6은 본 발명의 실시예들에 따른 메모리 시스템이 리드-인텐시브 상태일 때 수행하는 동작의 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템이 리드-인텐시브 상태인지 여부를 판단하는 시점을 나타낸 도면이다.
도 8 내지 도 9은 본 발명의 실시예들에 따른 메모리 시스템이 리드-인텐시브 상태인지 여부를 판단하는 동작을 나타낸 흐름도이다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템이 리드-인텐시브 상태에서 마이그레이션 동작을 수행하는 일 예를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템이 리드-인텐시브 상태에서 마이그레이션 동작을 수행하는 순서를 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템이 제1 타입 메모리 블록에 저장된 데이터를 제2 타입 메모리 블록으로 마이그레이션하는 동작의 일 예를 나타낸 도면이다.
도 13 내지 도 14는 본 발명의 실시예들에 따른 메모리 시스템이 제1 타입 메모리 블록의 개수를 결정하는 일 예를 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 16은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트로부터 리드 요청 또는 라이트 요청을 수신할 수 있고, 호스트로부터 수신한 리드 요청 또는 라이트 요청을 처리할 수 있다. 메모리 컨트롤러(120)는 호스트로부터 리드 요청 또는 라이트 요청을 커맨드를 통해 수신할 수 있다.
그리고 메모리 컨트롤러(120)는 호스트로부터 수신한 리드 요청 또는 라이트 요청을 처리하기 위해, 메모리 장치(110)에 포함된 복수의 메모리 블록들을 사용할 수 있다. 메모리 컨트롤러(120)는 호스트로부터 수신한 리드 요청을 처리하기 위해 복수의 메모리 블록들에 저장된 데이터를 리드할 수 있다. 메모리 컨트롤러(120)는 호스트로부터 수신한 라이트 요청을 처리하기 위해 복수의 메모리 블록들에 데이터를 라이트할 수 있다.
이때, 메모리 장치(110)에 포함된 복수의 메모리 블록들은 하나 이상의 제1 타입 메모리 블록 및 하나 이상의 제2 타입 메모리 블록을 포함할 수 있다.
메모리 컨트롤러(120)는 전술한 제1 타입 메모리 블록 및 제2 타입 메모리 블록에 대해서, 제1 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수를 제2 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수보다 작도록 설정할 수 있다. 일 예로, 메모리 컨트롤러(120)는 제1 타입 메모리 블록에 포함된 메모리 셀을 SLC로 설정하고, 제2 타입 메모리 블록에 포함된 메모리 셀을 MLC, TLC 또는 QLC로 설정할 수 있다.
이 경우, 제1 타입 메모리 블록의 저장 용량은 제2 타입 메모리 블록의 저장 용량보다 작다.
하지만, 제1 타입 메모리 블록에 저장된 데이터의 리텐션(retention) 시간은 제2 타입 메모리 블록에 저장된 데이터의 리텐션 시간보다 길고, 제1 타입 메모리 블록에 저장된 데이터를 유지하기 위한 백그라운드 동작의 수행 빈도는 제2 타입 메모리 블록에 저장된 데이터를 유지하기 위한 백그라운드 동작의 수행 빈도보다 적다. 제2 타입 메모리 블록에 포함된 메모리 셀에 데이터를 프로그램(라이트)하는데 소요되는 시간이 제1 타입 메모리 블록에 포함된 메모리 셀에 데이터를 프로그램하는데 소요되는 시간보다 길고, 제2 타입 메모리 블록에 포함된 메모리 셀에 데이터를 프로그램하는 과정에서 메모리 셀이 받는 손상(damage)이 제1 타입 메모리 블록에 포함된 메모리 셀에 데이터를 프로그램하는 과정에서 메모리 셀이 받는 손상보다 크기 때문이다.
그리고 제1 타입 메모리 블록의 리드/라이트 동작 속도는 제2 타입 메모리 블록의 리드/라이트 동작 속도보다 빠르다.
그리고 제1 타입 메모리 블록이 지원하는 프로그램/소거 사이클의 횟수도 제2 타입 메모리 블록이 지원하는 프로그램/소거 사이클의 횟수보다 크다. 일 예로, 제1 타입 메모리 블록이 SLC 블록이고, 제2 타입 메모리 블록이 TLC 블록일 경우에 제1 타입 메모리 블록의 저장 용량은 제2 타입 메모리 블록의 1/3이지만 제1 타입 메모리 블록이 지원하는 프로그램/소거 사이클의 횟수는 제2 타입 메모리 블록이 지원하는 프로그램/소거 사이클의 횟수의 10개가 된다. 따라서, 제1 타입 메모리 블록을 사용할 경우 제2 타입 메모리 블록을 사용할 때에 비해 프로그램될 수 있는 데이터의 총량이 증가하므로, 메모리 시스템(100)의 총기록용량(TBW, total bytes written)이 증가한다.
따라서, 제1 타입 메모리 블록의 리드/라이트 성능 및 신뢰성은 제2 타입 메모리 블록의 리드/라이트 성능 및 신뢰성보다 우수하다.
그러므로, 메모리 컨트롤러(120)는 메모리 장치(110)에 포함된 복수의 메모리 블록들 중에서 제1 타입 메모리 블록의 개수 및 제2 타입 메모리 블록의 개수를 조정함으로써, 메모리 시스템(100)의 전체 저장 용량, 리드/라이트 성능 및 신뢰성을 조정할 수 있다.
구체적으로, 메모리 컨트롤러(120)가 제1 타입 메모리 블록의 개수를 증가시키면 메모리 시스템(100)의 전체 저장 용량은 감소하나 리드/라이트 성능 및 신뢰성은 증가한다. 반면, 메모리 컨트롤러(120)가 제2 타입 메모리 블록의 개수를 증가시키면 메모리 시스템(100)의 전체 저장 용량을 증가하나 리드/라이트 성능 및 신뢰성은 감소한다.
메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 시스템(100)의 상태에 따라 메모리 장치(110)에 포함된 복수의 메모리 블록들 중에서 제1 타입 메모리 블록의 개수 및 제2 타입 메모리 블록의 개수를 조정할 수 있다.
일 예로, 메모리 시스템(100)은 리드-인텐시브(read-intensive) 상태 또는 라이트-인텐시브(write-intensive) 상태일 수 있다.
메모리 시스템(100)이 리드-인텐시브 상태라는 의미는, 메모리 시스템(100)이 라이트 동작에 비하여 리드 동작을 실행하는 비율이 높은 상태라는 것을 의미한다. 메모리 시스템(100)이 리드-인텐시브 상태일 경우 특정 시구간 동안 호스트가 메모리 시스템(100)에 라이트하는 데이터의 크기 대비 호스트가 메모리 시스템(100)으로부터 리드하는 데이터의 크기의 비율이 특정한 값 이상일 수 있다. 일 예로, 스마트 워치(smart watch) 또는 오토모티브(automotive)에 사용되는 메모리 시스템(100)은 저장하는 데이터의 크기가 작고, 라이트 동작보다는 리드 동작을 주로 실행한다.
반면, 메모리 시스템(100)이 라이트-인텐시브 상태라는 의미는, 메모리 시스템(100)이 라이트 동작에 비하여 리드 동작을 실행하는 비율이 낮은 상태라는 것을 의미한다. 메모리 시스템(100)이 라이트-인텐시브 상태일 경우 특정 시구간 동안 호스트가 메모리 시스템(100)에 라이트하는 데이터의 크기 대비 호스트가 메모리 시스템(100)으로부터 리드하는 데이터의 크기의 비율이 특정한 값 미만일 수 있다.
이하, 메모리 시스템(100)의 메모리 컨트롤러(120)가 메모리 시스템(100)이 리드-인텐시브 상태인지 판단하고, 리드-인텐시브 상태라고 판단할 때 수행하는 동작에 대해서 설명한다.
도 5 내지 도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)이 리드-인텐시브 상태일 때 수행하는 동작의 일 예를 나타낸 도면이다.
먼저, 도 5를 참조하면 메모리 시스템(100)의 메모리 컨트롤러(120)는 리드-인텐시브 상태라고 판단할 때, 호스트로부터 수신한 라이트 요청을 제1 타입 메모리 블록만을 사용하여 처리할 수 있다. 구체적으로, 메모리 컨트롤러(120)는 호스트가 라이트할 것을 요청한 데이터를 메모리 장치(110)에 저장할 때, 해당 데이터를 제1 타입 메모리 블록에만 저장하고 제2 타입 메모리 블록에는 저장되지 않도록 제어할 수 있다.
그리고, 도 6을 참조하면 메모리 시스템(100)의 메모리 컨트롤러(120)는 리드-인텐시브 상태라고 판단할 때, 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션할 수 있다.
메모리 시스템(100)이 리드-인텐시브 상태일 경우 메모리 시스템(100)의 메모리 장치(110)에 라이트되는 데이터의 양이 적기 때문에, 메모리 컨트롤러(120)는 대용량의 데이터를 저장하기 위해서 메모리 블록 당 저장 가능한 데이터의 크기를 증가시킬 필요가 없다. 반면, 메모리 컨트롤러(120)는 호스트로부터 수신한 리드 요청을 빠르게 처리하기 위해서, 호스트가 리드하는 데이터를 동작 속도가 빠르고 신뢰성이 높은 메모리 블록에 저장할 수 있다.
따라서, 메모리 컨트롤러(120)는 동작 속도가 빠르고 신뢰성이 높은 제1 타입 메모리 블록에 최대한 많은 데이터가 저장될 수 있도록 하기 위해서, 호스트로부터 수신한 라이트 요청을 제1 타입 메모리 블록만을 사용하여 처리하고, 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션할 수 있다. 이때, 메모리 장치(110)에 라이트되는 데이터의 양이 적으므로 호스트로부터 수신한 라이트 요청을 제1 타입 메모리 블록에만 저장하더라도, 데이터 저장 용량이 부족해지는 부작용(side-effect)이 발생할 가능성은 적다.
이와 같이, 메모리 시스템(100)은 리드-인텐시브 상태일 때, 호스트로부터 수신한 라이트 요청을 제1 타입 메모리 블록을 사용하여 처리하고 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션함으로써, 리드 동작이 자주 일어나는 환경에서 메모리 시스템(100)의 성능 및 신뢰성을 향상시킬 수 있다.
단, 메모리 시스템(100)이 리드-인텐시브 상태에서 도 5 내지 도 6에서 전술한 동작을 수행하기 위해서는 리드-인텐시브 상태인지를 정확히 판단할 필요가 있다. 만약, 라이트 동작이 실행되는 빈도가 높은데도 불구하고 메모리 시스템(100)이 리드-인텐시브 상태라고 판단할 경우 제1 타입 메모리 블록에 데이터가 라이트되는 빈도가 과도하게 증가하는 문제가 발생하고, 이러한 문제를 해결하기 위한 가비지 컬렉션 동작으로 인해서 메모리 시스템(100)의 전체적인 성능 저하가 발생할 수 있다. 또한, 제1 타입 메모리 블록의 저장 용량은 제2 타입 메모리 블록의 저장 용량보다 작기 때문에, 메모리 시스템(100)이 저장하는 데이터의 전체 용량도 고려해야 한다.
이하, 본 발명의 실시예들에서 메모리 시스템(100)이 리드-인텐시브 상태인지를 판단하는 구체적인 동작을 설명한다. 먼저, 메모리 시스템(100)이 리드-인텐시브 상태인지를 판단하는 시점을 설명한다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)이 리드-인텐시브 상태인지 여부를 판단하는 시점을 나타낸 도면이다.
도 7을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 설정된 기준 시점으로부터 호스트가 리드 요청한 데이터의 총합이 설정된 임계값(THR) 이상일 때, 메모리 시스템(100)이 리드-인텐시브 상태인지 여부를 판단할 수 있다. 일 예로, 메모리 컨트롤러(120)는 호스트가 리드 요청한 데이터의 총합이 1GB를 초과할 때마다 메모리 시스템(100)이 리드-인텐시브 상태인지 여부를 판단할 수 있다.
도 7에서, 최초로 기준 시점이 설정된 이후에 호스트가 크기가 A인 데이터를 메모리 시스템(100)에 리드 요청하였다고 가정한다. 이때, A의 크기는 임계값(THR)보다 작으므로 메모리 컨트롤러(120)는 아직 리드-인텐시브 상태인지 여부를 판단하지 않는다.
이후, 호스트가 크기가 B인 데이터를 메모리 시스템(100)에 리드 요청하였다고 가정한다. 이때, A의 크기와 B의 크기의 합이 임계값(THR)보다 작으므로 메모리 컨트롤러(120)는 아직 리드-인텐시브 상태인지 여부를 판단하지 않는다.
이후, 호스트가 크기가 C인 데이터를 메모리 시스템(100)에 리드-요청하였다고 가정한다. 이때, A의 크기, B의 크기 및 C의 크기의 합이 임계값(THR) 이상이므로 메모리 컨트롤러(120)는 리드-인텐시브 상태인지 여부를 판단한다.
한편, 메모리 시스템(100)은 리드-인텐시브 상태인지 여부를 판단한 이후에 기준 시점을 다시 설정할 수 있다.
기준 시점을 다시 설정한 이후에, 호스트가 크기가 D인 데이터를 메모리 시스템(100)에 리드-요청하였다고 가정한다. 이때, D의 크기는 임계값(THR)보다 작으므로 메모리 컨트롤러(120)는 아직 리드-인텐시브 상태인지 여부를 판단하지 않는다.
이후, 호스트가 크기가 E인 데이터를 메모리 시스템(100)에 요청하였다고 가정한다. 이때, D의 크기 및 E의 크기의 합이 임계값(THR) 이상이므로 메모리 컨트롤러(120)는 리드-인텐시브 상태인지 여부를 판단한다.
도 8 내지 도 9은 본 발명의 실시예들에 따른 메모리 시스템(100)이 리드-인텐시브 상태인지 여부를 판단하는 동작을 나타낸 흐름도이다.
먼저, 도 8을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 메모리 장치(110) 의 최대 저장 가능 용량 대비 메모리 장치(110)에 저장된 유효 데이터의 총합의 비율값인 K값을 계산할 수 있다(S810).
메모리 장치(110)의 최대 저장 가능 용량은 메모리 장치(110)에 포함된 복수의 메모리 블록들에 저장 가능한 데이터의 최대 용량을 의미한다. 그리고 메모리 장치(110)에 저장된 유효 데이터는 호스트에 의해 액세스 가능한 데이터를 의미한다.
일 예로, 메모리 장치(110)의 최대 저장 가능 용량이 10GB이고 메모리 장치(110)에 저장된 유효 데이터의 총합이 3GB라면 K값은 (3GB)/(10GB) = 30%이다.
메모리 컨트롤러(120)는 S810 단계에서 계산한 K값이 설정된 임계 비율 이상인지 판단한다(S820).
메모리 컨트롤러(120)는 K값이 설정된 임계 비율 이상일 때(S820-Y), 메모리 시스템(100)이 리드-인텐시브 상태가 아니라고 판단한다(S830).
반면, 메모리 컨트롤러(120)는 K값이 설정된 임계 비율 미만일 때(S820-N), 호스트가 리드 요청한 데이터의 총합 대비 메모리 장치(110)에 저장된 유효 데이터의 총합의 비율값인 R값을 기초로 메모리 시스템(100)이 리드-인텐시브 상태인지 여부를 판단한다(S840).
S840 단계의 세부적인 동작의 일 예를 이하 도 9에서 상세히 설명한다.
도 9를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트가 리드 요청한 데이터의 총합 대비 메모리 장치(110)에 유효 데이터의 총합의 비율값인 R값을 계산할 수 있다(S910). 일 예로, 호스트가 리드 요청한 데이터의 총합이 20GB이고 유효 데이터의 총합이 3GB라면 R값은 (3GB)/(20GB) = 15%이다.
메모리 컨트롤러(120)는 먼저 S910 단계에서 계산된 R값이 설정된 제1 비율 이하인지 판단한다(S920).
만약, R값이 제1 비율 이하일 때(S920-Y), 메모리 컨트롤러(120)는 메모리 시스템(100)이 리드-인텐시브 상태라고 판단한다(S930). 메모리 시스템(100)에 저장된 데이터의 크기에 비하여 호스트가 리드하는 데이터의 크기가 크기 때문이다.
반면 R값이 제1 비율을 초과할 때(S920-N), 메모리 컨트롤러(120)는 R값이 제2 비율 이상인지 판단한다(S940). 이때, 제2 비율의 값은 제1 비율의 값 이상일 수 있다. 일 예로, 제1 비율과 제2 비율의 값이 동일할 경우에 메모리 시스템(100)이 리드-인텐시브 상태인지 여부가 변하는 빈도가 지나치게 증가할 가능성이 있으므로, 제2 비율의 값은 제1 비율보다 특정한 값 이상으로 설정될 수 있다.
만약, R값이 제2 비율 이상일 때(S940-Y), 메모리 컨트롤러(120)는 메모리 시스템(100)이 리드-인텐시브 상태가 아니라고 판단한다(S950). 메모리 시스템(100)에 저장된 데이터의 크기에 비하여 호스트가 리드하는 데이터의 크기가 작기 때문이다.
이상에서, 메모리 시스템(100)이 리드-인텐시브 상태인지를 판단하는 구체적인 동작을 설명하였다. 이하, 메모리 시스템(100)이 리드-인텐시브 상태라 고 판단하였을 때, 메모리 시스템(100)이 실행하는 구체적인 동작을 설명한다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템(100)이 리드-인텐시브 상태에서 마이그레이션 동작을 수행하는 일 예를 나타낸 도면이다.
도 10을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하는 동작을 유휴(idle) 상태에서 실행할 수 있다. 이때, 유휴상태는 메모리 시스템(100)이 호스트로부터 수신한 요청(e.g. 리드/라이트/소거 요청) 또는 백그라운드 동작(e.g. 가비지 컬렉션/웨어 레벨링)을 실행하지 않는 상태를 의미한다. 반면, 메모리 시스템(100)이 호스트로부터 수신한 요청 또는 백그라운드 동작을 실행하는 중일 때는, 메모리 시스템(100)이 비지(busy) 상태라고 호칭될 수 있다.
메모리 컨트롤러(120)는 먼저 유휴 상태에서 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하는 동작을 실행한다.
만약 메모리 시스템(100)의 상태가 유휴 상태에서 비지 상태로 전환될 때, 메모리 컨트롤러(120)는 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하는 동작을 중지할 수 있다. 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하는 동작으로 인해서, 호스트로부터 수신한 요청 또는 백그라운드 동작이 지연되는 것을 방지하기 위해서이다.
메모리 컨트롤러(120)는 이후 메모리 시스템(100)의 상태가 비지 상태에서 다시 유휴 상태로 전환된 이후에 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하는 동작을 재개할 수 있다.
이 경우, 만약 메모리 시스템(100)이 유휴 상태인 시간이 부족하여 제2 타입 메모리 블록에 저장된 데이터가 제1 타입 메모리 블록에 마이그레이션되기 전에 해당 데이터를 호스트가 액세스하는 경우, 메모리 시스템(100)은 해당 데이터를 제2 타입 메모리 블록에서 리드할 수 있다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)이 리드-인텐시브 상태에서 마이그레이션 동작을 수행하는 순서를 나타낸 도면이다.
도 11을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하는 순서를, 제2 타입 메모리 블록 각각에 대응하는 리드 카운트가 큰 순서에 따라 결정할 수 있다. 이는, 리드 카운트가 높은 메모리 블록에 저장된 데이터가 이후에 호스트에 의해 리드될 가능성이 높기 때문이다.
도 11에서 3개의 제2 타입 메모리 블록 각각에 대응하는 리드 카운트가 10, 30, 20이라고 가정한다. 이때, 메모리 컨트롤러(120)는 3개의 제2 타입 메모리 블록 중에서 대응하는 리드 카운트의 값이 가장 큰 메모리 블록(리드 카운트 = 30)에 저장된 데이터를 먼저 제1 타입 메모리 블록으로 마이그레이션할 수 있다(①). 그 다음 메모리 컨트롤러(120)는 대응하는 리드 카운트의 값이 2번째로 큰 메모리 블록(리드 카운트 = 20)에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션할 수 있다(②). 그 다음 메모리 컨트롤러(120)는 대응하는 리드 카운트의 값이 가장 작은 메모리 블록(리드 카운트 = 10)에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션할 수 있다(③).
도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 타입 메모리 블록에 저장된 데이터를 제2 타입 메모리 블록으로 마이그레이션하는 동작의 일 예를 나타낸 도면이다.
도 12를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 리드-인텐시브 상태라고 판단할 때, 제1 타입 메모리 블록에 저장된 데이터를 제2 타입 메모리 블록으로 마이그레이션하는 동작을 중지할 수 있다.
일반적으로, 메모리 컨트롤러(120)는 호스트로부터 수신한 데이터를 빠른 속도로 라이트하기 위해 라이트할 데이터를 우선 제1 타입 메모리 블록에 라이트할 수 있다. 하지만 제1 타입 메모리 블록 당 저장 용량은 제2 타입 메모리 블록 당 저장 용량보다 작기 때문에, 효율적으로 데이터를 저장하기 위해서 메모리 컨트롤러(120)는 제1 타입 메모리 블록에 라이트된 데이터를 제2 타입 메모리 블록으로 마이그레이션할 수 있다.
그러나 리드-인텐시브 상태에서, 메모리 컨트롤러(120)는 이처럼 제1 타입 메모리 블록에 라이트된 데이터를 제2 타입 메모리 블록으로 마이그레이션할 필요가 없다. 리드-인텐시브 상태에서는 데이터를 제2 타입 메모리 블록으로 마이그레이션하지 않아도 메모리 시스템(100)의 저장 용량에 여유가 있으며, 제1 타입 메모리 블록에 데이터를 많이 저장할수록 보다 높은 리드 성능을 확보할 수 있기 때문이다.
따라서, 메모리 컨트롤러(120)는 리드-인텐시브 상태라고 판단할 때, 제1 타입 메모리 블록에 저장된 데이터를 제2 타입 메모리 블록으로 마이그레이션하는 동작을 중지할 수 있다. 한편, 메모리 컨트롤러(120)는 리드-인텐시브 상태가 아니라고 판단할 때, 제1 타입 메모리 블록에 저장된 데이터를 제2 타입 메모리 블록으로 마이그레이션하는 동작을 재개할 수 있다.
도 13 내지 도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 타입 메모리 블록의 개수를 결정하는 일 예를 나타낸 도면이다.
도 13을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 타입 메모리 블록의 개수를, 메모리 장치(110)의 최대 저장 가능 용량 TC 대비 메모리 장치(110)에 저장된 유효 데이터의 총합 TV의 비율값을 기초로 제1 타입 메모리 블록의 개수를 결정할 수 있다.
예를 들어, 전체 저장 용량이 128GB이고 유효 데이터의 총합이 12.8GB인 경우에 메모리 컨트롤러(120)는 제1 타입 메모리 블록의 개수를 메모리 장치(110)에 포함된 복수의 메모리 블록들 중 10%로 결정할 수 있다.
도 14를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 타입 메모리 블록의 개수를 설정된 기준 개수 이상으로 결정할 수 있다. 즉, 메모리 컨트롤러(120)는 메모리 장치(110)에 포함된 복수의 메모리 블록들 중에서 최소한 기준 개수 이상의 메모리 블록은 항상 제1 타입 메모리 블록으로 설정할 수 있다.
이때, 기준 개수는 메모리 장치(110)의 특성에 따라 다르게 결정될 수 있다. 일 예로, 기준 개수는 메모리 시스템(100)의 메모리 장치(110)에 포함된 오버-프로비저닝(OP, over-provisioning) 영역에 포함된 메모리 블록의 개수에 따라 결정될 수 있다. 예를 들어, 기준 개수는 오버-프로비저닝(OP, over-provisioning) 영역에 포함된 메모리 블록의 개수의 1/2일 수 있다.
메모리 컨트롤러(120)는 제1 타입 메모리 블록의 개수를 설정된 기준 개수 이상 결정함으로써, 메모리 시스템(100)의 총기록용량(TBW, total bytes written)을 증가시킬 수 있다. 전술한 바와 같이 제1 타입 메모리 블록의 프로그램/소거 사이클의 값이 제2 타입 메모리 블록의 프로그램/소거 사이클의 값보다 크기 때문이다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 도면이다.
도 15를 참조하면, 메모리 시스템(100)의 동작 방법은 리드-인텐시브 상태인지 여부를 판단하는 단계(S1510)를 포함할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 리드-인텐시브 상태라고 판단할 때, 메모리 시스템(100)에 데이터를 리드 또는 라이트할 것을 요청하는 호스트로부터 수신한 라이트 요청을 복수의 메모리 블록들 중 하나 이상의 제1 타입 메모리 블록을 사용하여 처리하고, 복수의 메모리 블록들 중 하나 이상의 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하는 단계(S1520)를 포함할 수 있다.
이때, 제1 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수는 제2 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수보다 작다.
한편 S1510 단계에서, 메모리 시스템(100)은 설정된 기준 시점으로부터 호스트가 리드 요청한 데이터의 총합이 설정된 임계값 이상일 때, 리드-인텐시브 상태인지 여부를 판단할 수 있다.
일 예로, S1510 단계에서 메모리 시스템(100)은 메모리 장치(110)의 최대 저장 가능 용량 대비 메모리 장치(110)에 저장된 유효 데이터의 총합의 비율값인 K값이 설정된 임계 비율 이상일 때, 리드-인텐시브 상태가 아니라고 판단할 수 있다.
다른 예로, S1510 단계에서 메모리 시스템(100)은 전술한 K값이 임계 비율 미만일 때, 호스트가 리드 요청한 데이터의 총합 대비 메모리 장치에 저장된 유효 데이터의 총합의 비율값인 R값을 기초로 리드-인텐시브 상태인지 여부를 판단할 수 있다. 이때, 메모리 시스템(100)은 R값이 설정된 제1 비율 이하일 때 리드-인텐시브 상태라고 판단하고 R값이 설정된 제2 비율 이상일 때 리드-인텐시브 상태가 아니라고 판단할 수 있다.
한편, 메모리 시스템(100)이 리드-인텐시브 상태라고 판단될 때, 제2 타입 메모리 블록에 저장된 데이터를 제1 타입 메모리 블록으로 마이그레이션하는 동작은 유휴 상태에서 실행될 수 있다. 이때, 제2 타입 메모리 블록에 저장된 데이터가 제1 타입 메모리 블록으로 마이그레이션되는 순서는, 제2 타입 메모리 블록 각각에 대응하는 리드 카운트가 큰 순서에 따라 결정될 수 있다.
메모리 시스템(100)의 동작 방법은, 메모리 시스템(100)이 리드-인텐시브 상태라고 판단될 때, 제1 타입 메모리 블록에 저장된 데이터를 제2 타입 메모리 블록으로 마이그레이션하는 동작을 중지하는 단계를 추가로 포함할 수 있다.
한편, 제1 타입 메모리 블록의 개수는 메모리 장치(110)의 최대 저장 가능 용량 대비 메모리 장치(110)에 저장된 유효 데이터의 총합의 비율값을 기초로 결정될 수 있다. 이때, 제1 타입 메모리 블록의 개수는 설정된 기준 개수 이상일 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 16는 본 발명의 실시예들에 따른 컴퓨팅 시스템(1600)의 구성도이다.
도 16을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1600)은 시스템 버스(1660)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1600)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1610), 컴퓨팅 시스템(1600)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1620), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1630), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1640), 컴퓨팅 시스템(1600)이 사용하는 파워를 관리하는 파워 관리 모듈(1650) 등을 포함할 수 있다.
컴퓨팅 시스템(1600)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1600)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (20)

  1. 메모리 시스템에 있어서,
    복수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    리드-인텐시브(read-intensive) 상태인지 여부를 판단하고,
    리드-인텐시브 상태라고 판단할 때, 상기 메모리 시스템에 데이터를 리드 또는 라이트할 것을 요청하는 호스트로부터 수신한 라이트 요청을 상기 복수의 메모리 블록들 중 하나 이상의 제1 타입 메모리 블록을 사용하여 처리하고, 상기 복수의 메모리 블록들 중 하나 이상의 제2 타입 메모리 블록에 저장된 데이터를 상기 제1 타입 메모리 블록으로 마이그레이션하고,
    상기 제1 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수를 상기 제2 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수보다 작도록 설정하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    설정된 기준 시점으로부터 상기 호스트가 리드 요청한 데이터의 총합이 설정된 임계값 이상일 때, 리드-인텐시브 상태인지 여부를 판단하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 장치의 최대 저장 가능 용량 대비 상기 메모리 장치에 저장된 유효 데이터의 총합의 비율값인 K값이 설정된 임계 비율 이상일 때, 리드-인텐시브 상태가 아니라고 판단하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 K값이 상기 임계 비율 미만일 때, 상기 호스트가 리드 요청한 데이터의 총합 대비 상기 메모리 장치에 저장된 유효 데이터의 총합의 비율값인 R값을 기초로 리드-인텐시브 상태인지 여부를 판단하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 R값이 설정된 제1 비율 이하일 때 리드-인텐시브 상태라고 판단하고,
    상기 R값이 설정된 제2 비율 이상일 때 리드-인텐시브 상태가 아니라고 판단하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    리드-인텐시브 상태라고 판단할 때, 상기 제2 타입 메모리 블록에 저장된 데이터를 상기 제1 타입 메모리 블록으로 마이그레이션하는 동작을 유휴 상태에서 실행하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제2 타입 메모리 블록에 저장된 데이터를 상기 제1 타입 메모리 블록으로 마이그레이션하는 순서를, 상기 제2 타입 메모리 블록 각각에 대응하는 리드 카운트가 큰 순서에 따라 결정하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    리드-인텐시브 상태라고 판단할 때, 상기 제1 타입 메모리 블록에 저장된 데이터를 상기 제2 타입 메모리 블록으로 마이그레이션하는 동작을 중지하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 장치의 최대 저장 가능 용량 대비 상기 메모리 장치에 저장된 유효 데이터의 총합의 비율값을 기초로, 상기 제1 타입 메모리 블록의 개수를 결정하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 타입 메모리 블록의 개수를 설정된 기준 개수 이상으로 결정하는 메모리 시스템.
  11. 복수의 메모리 블록들을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작 방법에 있어서,
    리드-인텐시브(read-intensive) 상태인지 여부를 판단하는 단계; 및
    리드-인텐시브 상태라고 판단할 때, 데이터를 리드 또는 라이트할 것을 요청하는 호스트로부터 수신한 라이트 요청을 상기 복수의 메모리 블록들 중 하나 이상의 제1 타입 메모리 블록을 사용하여 처리하고, 상기 복수의 메모리 블록들 중 하나 이상의 제2 타입 메모리 블록에 저장된 데이터를 상기 제1 타입 메모리 블록으로 마이그레이션하는 단계를 포함하고,
    상기 제1 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수는 상기 제2 타입 메모리 블록에 포함된 메모리 셀이 저장 가능한 비트의 수보다 작은 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 리드-인텐시브 상태인지 여부를 판단하는 단계는,
    설정된 기준 시점으로부터 상기 호스트가 리드 요청한 데이터의 총합이 설정된 임계값 이상일 때, 리드-인텐시브 상태인지 여부를 판단하는 메모리 시스템의 동작 방법.
  13. 제12항에 있어서,
    상기 리드-인텐시브 상태인지 여부를 판단하는 단계는,
    상기 메모리 장치의 최대 저장 가능 용량 대비 상기 메모리 장치에 저장된 유효 데이터의 총합의 비율값인 K값이 설정된 임계 비율 이상일 때, 리드-인텐시브 상태가 아니라고 판단하는 메모리 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 리드-인텐시브 상태인지 여부를 판단하는 단계는,
    상기 K값이 상기 임계 비율 미만일 때, 상기 호스트가 리드 요청한 데이터의 총합 대비 상기 메모리 장치에 저장된 유효 데이터의 총합의 비율값인 R값을 기초로 리드-인텐시브 상태인지 여부를 판단하는 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 리드-인텐시브 상태인지 여부를 판단하는 단계는,
    상기 R값이 설정된 제1 비율 이하일 때 리드-인텐시브 상태라고 판단하고,
    상기 R값이 설정된 제2 비율 이상일 때 리드-인텐시브 상태가 아니라고 판단하는 메모리 시스템의 동작 방법.
  16. 제11항에 있어서,
    상기 메모리 시스템이 리드-인텐시브 상태라고 판단될 때, 상기 제2 타입 메모리 블록에 저장된 데이터를 상기 제1 타입 메모리 블록으로 마이그레이션하는 동작은 유휴 상태에서 실행되는 메모리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 제2 타입 메모리 블록에 저장된 데이터가 상기 제1 타입 메모리 블록으로 마이그레이션되는 순서는, 상기 제2 타입 메모리 블록 각각에 대응하는 리드 카운트가 큰 순서에 따라 결정되는 메모리 시스템의 동작 방법.
  18. 제11항에 있어서,
    상기 메모리 시스템이 리드-인텐시브 상태라고 판단될 때, 상기 제1 타입 메모리 블록에 저장된 데이터를 상기 제2 타입 메모리 블록으로 마이그레이션하는 동작을 중지하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  19. 제11항에 있어서,
    상기 제1 타입 메모리 블록의 개수는,
    상기 메모리 장치의 최대 저장 가능 용량 대비 상기 메모리 장치에 저장된 유효 데이터의 총합의 비율값을 기초로 결정되는 메모리 시스템의 동작 방법.
  20. 제19항에 있어서,
    상기 제1 타입 메모리 블록의 개수는 설정된 기준 개수 이상인 메모리 시스템의 동작 방법.
KR1020210007845A 2021-01-20 2021-01-20 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220105303A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210007845A KR20220105303A (ko) 2021-01-20 2021-01-20 메모리 시스템 및 메모리 시스템의 동작 방법
US17/324,409 US11513738B2 (en) 2021-01-20 2021-05-19 Memory system for processing a write request and migrating data in read-intensive state and operating method thereof
CN202110652207.7A CN114863962A (zh) 2021-01-20 2021-06-11 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210007845A KR20220105303A (ko) 2021-01-20 2021-01-20 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220105303A true KR20220105303A (ko) 2022-07-27

Family

ID=82406361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210007845A KR20220105303A (ko) 2021-01-20 2021-01-20 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11513738B2 (ko)
KR (1) KR20220105303A (ko)
CN (1) CN114863962A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220269616A1 (en) * 2021-02-19 2022-08-25 SK Hynix Inc. Electronic system including memory system and host

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462279B1 (en) * 2021-05-13 2022-10-04 Western Digital Technologies, Inc. Modified distribution of memory device states
US11615858B2 (en) * 2021-06-08 2023-03-28 Micron Technology, Inc. Media management operations based on health characteristics of memory cells

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8954655B2 (en) 2013-01-14 2015-02-10 Western Digital Technologies, Inc. Systems and methods of configuring a mode of operation in a solid-state memory
US9037792B1 (en) * 2013-06-06 2015-05-19 Symantec Corporation Systems and methods for providing caching for applications with solid-state storage devices
KR102550343B1 (ko) 2016-07-27 2023-07-03 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그것의 동작 방법
US10255177B2 (en) * 2016-10-10 2019-04-09 Dell Products, Lp System and method for adaptive optimization for performance in solid state drives based on read/write intensity
KR20180076425A (ko) * 2016-12-27 2018-07-06 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법
KR20180094372A (ko) * 2017-02-15 2018-08-23 에스케이하이닉스 주식회사 하이브리드 메모리 시스템 및 그 제어 방법
US11550737B2 (en) * 2019-07-31 2023-01-10 Micron Technology, Inc. Adjusting characteristic of system based on profile
CN111176564B (zh) * 2019-12-25 2024-02-27 三星（中国）半导体有限公司 确定ssd内数据摆放策略的方法及装置
US11042307B1 (en) * 2020-01-13 2021-06-22 Alibaba Group Holding Limited System and method for facilitating improved utilization of NAND flash based on page-wise operation
US10971215B1 (en) * 2020-02-24 2021-04-06 Western Digital Technologies, Inc. Dynamically adjust data transfer speed for non-volatile memory die interfaces
US11573621B2 (en) * 2020-07-25 2023-02-07 International Business Machines Corporation Reduction of performance impacts of storage power control by migration of write-intensive extent

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220269616A1 (en) * 2021-02-19 2022-08-25 SK Hynix Inc. Electronic system including memory system and host
US11809326B2 (en) * 2021-02-19 2023-11-07 SK Hynix Inc. Electronic system including host and memory system for performing read operation based on physical address received from the host

Also Published As

Publication number Publication date
CN114863962A (zh) 2022-08-05
US20220229594A1 (en) 2022-07-21
US11513738B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
KR102635689B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11513738B2 (en) Memory system for processing a write request and migrating data in read-intensive state and operating method thereof
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
US20230205688A1 (en) Memory system, memory controller, and method for operating same
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
KR20210017181A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20210155055A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20200138894A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
US11709610B2 (en) Memory system, memory controller and operating method
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
KR20220142660A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220118011A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220138961A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230036680A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230094588A (ko) 복수의 존들에 대응하는 데이터를 관리하는 메모리 시스템 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination