KR20220070989A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220070989A
KR20220070989A KR1020200158131A KR20200158131A KR20220070989A KR 20220070989 A KR20220070989 A KR 20220070989A KR 1020200158131 A KR1020200158131 A KR 1020200158131A KR 20200158131 A KR20200158131 A KR 20200158131A KR 20220070989 A KR20220070989 A KR 20220070989A
Authority
KR
South Korea
Prior art keywords
memory
data
memory block
write
writing
Prior art date
Application number
KR1020200158131A
Other languages
English (en)
Inventor
이재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200158131A priority Critical patent/KR20220070989A/ko
Priority to US17/244,276 priority patent/US11614886B2/en
Priority to CN202110645097.1A priority patent/CN114530173A/zh
Publication of KR20220070989A publication Critical patent/KR20220070989A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 강제 유닛 액세스 모드로 동작 시에, 호스트가 라이트 요청하는 제1 라이트 데이터를, 메모리 장치에 라이트될 데이터를 임시로 저장하는 버퍼 및 복수의 메모리 블록들 중 제1 메모리 블록에 라이트하고, 버퍼에 누적되어 저장된 데이터의 크기가 복수의 메모리 블록들 중 제2 메모리 블록에 데이터가 라이트되는 크기의 단위인 A 이상일 때, 버퍼에 저장된 데이터 중에서 크기가 A인 제2 라이트 데이터를 제2 메모리 블록에 라이트할 수 있다. 이때, 제1 메모리 블록의 동작 속도는 제2 메모리 블록의 동작 속도보다 빠르게 설정되고, 제1 메모리 블록의 저장 용량은 제2 메모리 블록의 저장 용량보다 작게 설정될 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
일반적으로, 메모리 시스템은 메모리 장치에 데이터를 라이트할 때, 내부에 위치한 버퍼에 임시로 데이터를 저장한 후에 호스트에 라이트 완료 응답을 전송하고, 이후에 버퍼에 저장된 데이터를 메모리 장치에 라이트할 수 있다.
하지만, 메모리 시스템은 메모리 장치에 데이터를 라이트할 때, 데이터를 메모리 장치에 라이트하는 동작을 완료한 이후에 호스트에 라이트 완료 응답을 전송하는 모드인 강제 유닛 액세스(FUA, Force Unit Access) 모드로 동작할 수도 있다.
본 발명의 실시예들은 강제 유닛 액세스 모드로 동작 시 라이트 성능을 향상시키고, 라이트로 인한 수명 감소를 줄일 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 서든 파워 로스(SPL, Sudden Power Loss) 발생시에 데이터를 라이트하는 동작이 실패할 경우 발생하는 문제를 방지할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 복수의 메모리 블록들을 포함하는 메모리 장치 및 메모리 장치와 통신하고 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는, 강제 유닛 액세스 모드로 동작 시에, 호스트가 라이트 요청하는 제1 라이트 데이터를, 메모리 장치에 라이트될 데이터를 임시로 저장하는 버퍼 및 복수의 메모리 블록들 중 제1 메모리 블록에 라이트할 수 있다.
메모리 컨트롤러는, 버퍼에 누적되어 저장된 데이터의 크기가 복수의 메모리 블록들 중 제2 메모리 블록에 데이터가 라이트되는 크기의 단위인 A 이상일 때, 버퍼에 저장된 데이터 중에서 크기가 A인 제2 라이트 데이터를 제2 메모리 블록에 라이트할 수 있다.
메모리 컨트롤러는, 제1 메모리 블록의 동작 속도가 제2 메모리 블록의 동작 속도보다 빠르게 설정되고, 제1 메모리 블록의 저장 용량이 제2 메모리 블록의 저장 용량보다 작게 설정되도록 메모리 장치를 제어할 수 있다.
다른 측면에서, 본 발명의 실시예들은 복수의 메모리 블록들을 포함하는 메모리 장치 및 메모리 장치와 통신하고 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은, 강제 유닛 액세스 모드로 동작 시에, 호스트가 라이트 요청하는 제1 라이트 데이터를 메모리 장치에 라이트될 데이터를 임시로 저장하는 버퍼 및 복수의 메모리 블록들 중 제1 메모리 블록에 라이트하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은, 버퍼에 누적되어 저장된 데이터의 크기가 복수의 메모리 블록들 중 제2 메모리 블록에 데이터가 라이트되는 크기의 단위 A 이상일 때, 버퍼에 저장된 데이터 중에서 크기가 A인 제2 라이트 데이터를 제2 메모리 블록에 라이트하는 단계를 포함할 수 있다.
이때, 제1 메모리 블록의 동작 속도는 제2 메모리 블록의 동작 속도보다 빠르게 설정되고, 제1 메모리 블록의 저장 용량은 제2 메모리 블록의 저장 용량보다 작게 설정될 수 있다.
본 발명의 실시예들에 의하면, 강제 유닛 액세스 모드로 동작 시 라이트 성능을 향상시키고, 라이트로 인한 수명 감소를 줄일 수 있다.
또한, 본 발명의 실시예들에 의하면, 서든 파워 로스(SPL, Sudden Power Loss) 발생시에 데이터를 라이트하는 동작이 데이터를 라이트하는 동작이 실패할 경우 발생하는 문제를 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템이 제1 라이트 데이터를 라이트하는 동작을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템이 제2 라이트 데이터를 라이트하는 동작을 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템이 호스트로부터 수신한 데이터를 제1 메모리 블록에 라이트하는 동작을 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템이 버퍼에 저장된 데이터를 제2 메모리 블록에 라이트하는 동작을 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템이 보조내장전원을 추가로 포함하는 경우를 나타낸 도면이다.
도 9는 도 8의 메모리 시스템이 강제 유닛 액세스 모드로 동작할 지 여부를 결정하는 흐름도이다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템이 데이터를 더미 데이터와 함께 제1 메모리 블록에 라이트하는 동작을 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 제1 메모리 블록에 저장되는 데이터 및 메타 데이터를 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템이 제1 메모리 블록의 상태에 따라 제1 메모리 블록을 소거하는 동작을 나타낸 흐름도이다.
도 13은 제1 메모리 블록의 소거 전후 상태를 비교한 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 라이트 데이터(WR_DATA_1)를 라이트하는 동작을 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 강제 유닛 액세스 모드로 동작할 때, 호스트가 라이트 요청하는 제1 라이트 데이터(WR_DATA_1)를 버퍼(BUF) 및 메모리 장치(110)에 포함된 복수의 메모리 블록들(BLK) 중에서 제1 메모리 블록(BLK_1)에 라이트할 수 있다.
이때, 버퍼(BUF)는 메모리 장치(110)에 라이트될 데이터를 임시로(temporarily) 저장할 수 있다. 버퍼(BUF)는 전술한 워킹 메모리(125) 상에 위치하거나, 별도의 휘발성 메모리(e.g. DRAM) 상에 위치할 수 있다.
버퍼(BUF)에 저장된 제1 라이트 데이터(WR_DATA_1)는, 제1 메모리 블록(BLK_1)에 제1 라이트 데이터(WR_DATA_1)가 라이트된 이후에도 미리 설정된 조건이 만족되기 전에는 버퍼(BUF)에 유지될 수 있다. 따라서, 호스트가 메모리 시스템(100)에 연속적으로 데이터 라이트를 요청할 때, 제1 메모리 블록(BLK_1)에 라이트된 데이터들이 버퍼(BUF)에 누적되어 저장될 수 있다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제2 라이트 데이터(WR_DATA_2)를 라이트하는 동작을 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 버퍼(BUF)에 누적되어 저장된 데이터의 크기가 복수의 메모리 블록들(BLK) 중 제2 메모리 블록(BLK_2)에 데이터가 라이트되는 크기의 단위인 A 이상일 때, 버퍼(BUF)에 저장된 데이터 중에서 크기가 A인 제2 라이트 데이터(WR_DATA_2)를, 메모리 장치(110)에 포함된 복수의 메모리 블록들(BLK) 중에서 제2 메모리 블록(BLK_2)에 라이트할 수 있다.
한편, 메모리 컨트롤러(120)는 제2 라이트 데이터(WR_DATA_2)를 제2 메모리 블록(BLK_2)에 라이트하는 동작이 완료된 이후에, 버퍼(BUF)에서 제2 라이트 데이터(WR_DATA_2)를 유지하지 않고 삭제할 수 있다. 제2 라이트 데이터(WR_DATA_2)가 제2 메모리 블록(BLK_2)에 저장되어 있으므로 버퍼(BUF)에서 제2 라이트 데이터(WR_DATA_2)가 삭제되어도 소실되지 않기 때문이다.
본 발명의 실시예들에서, 메모리 컨트롤러(120)는 전술한 제1 메모리 블록(BLK_1)의 동작 속도가 제2 메모리 블록(BLK_2)의 동작 속도보다 빠르게 설정되고, 제1 메모리 블록(BLK_1)의 저장 용량이 제2 메모리 블록(BLK_2)의 저장 용량보다 작게 설정되도록 메모리 장치(110)를 제어할 수 있다.
따라서, 호스트가 데이터 라이트를 요청할 때, 메모리 컨트롤러(120)는 라이트할 데이터를 제1 메모리 블록(BLK_1)에 빠르게 라이트하여 호스트에 대한 레이턴시(latency)를 줄일 수 있고 결과적으로 라이트 성능을 향상시킬 수 있다.
그리고 메모리 컨트롤러(120)는 저장 용량이 큰 제2 메모리 블록(BLK_2)에 최종적으로 데이터를 저장함으로써, 버퍼(BUF)에 누적되어 저장된 데이터를 저장하는데 사용되는 공간을 줄일 수 있고, 결과적으로 데이터 라이트로 인한 메모리 시스템(100)의 수명 감소를 줄일 수 있다.
일 예로 메모리 컨트롤러(120)는 제1 메모리 블록(BLK_1)이 SLC 메모리 블록으로 설정되고, 제2 메모리 블록(BLK_2)이 TLC 메모리 블록으로 설정되도록 메모리 장치(110)를 제어할 수 있다. 이 때, 제1 메모리 블록(BLK_1)에 포함된 메모리 셀은 SLC이므로, TLC인 메모리 셀을 포함하는 제2 메모리 블록(BLK_2)에 비해 빠르게 동작할 수 있지만, 저장 용량은 제2 메모리 블록(BLK_2)보다 작다.
한편, 메모리 시스템(100)의 메모리 컨트롤러(120)는 복수의 메모리 블록들(BLK) 중에서 제1 메모리 블록(BLK_1)을 미리 설정된 기준에 따라 동적으로 선택할 수 있다. 일 예로, 메모리 컨트롤러(120)는 메모리 시스템(100)의 총기록량(TBW, total bytes written)과 복수의 메모리 블록들(BLK) 각각의 프로그램/소거 사이클(P/E cycle)을 기초로 제1 메모리 블록(BLK_1)을 선택할 수 있다.
구체적으로, 총기록량(TBW)은 메모리 시스템(100)의 메모리 장치(100)의 전체 저장 용량(즉, 복수의 메모리 블록들(BLK)의 저장 용량의 총합)과 각 메모리 블록 별 프로그램/소거 사이클의 곱에 대응된다. 메모리 장치(100)의 전체 저장 용량은 정해져 있으므로, 총기록량(TBW)이 설정된 임계값을 넘지 않도록 하는 프로그램/소거 사이클(P/E cycle)의 값이 정해진다. 따라서, 메모리 컨트롤러(120)는 복수의 메모리 블록들(BLK) 중에서 프로그램/소거된 횟수가 정해진 프로그램/소거 사이클(P/E cycle)의 값 이하인 메모리 블록에서 제1 메모리 블록(BLK_1)을 선택할 수 있다.
메모리 컨트롤러(120)는 제1 메모리 블록(BLK_1)을 선택한 이후, 복수의 메모리 블록들(BLK)에서 어떤 메모리 블록이 제1 메모리 블록(BLK_1)으로 선택되었는지에 대한 정보를 메모리 장치(110)에 저장할 수 있다.
이상에서, 본 발명의 실시예들에 따른 메모리 시스템(100)의 전반적인 동작을 설명하였다.
이하, 도 6 내지 도 7에서 호스트로부터 수신한 데이터를 메모리 시스템(100)이 제1 메모리 블록(BLK_1) 또는 제2 메모리 블록(BLK_2)에 라이트하는 동작의 일 예를 설명한다. 이때, 호스트는 한 번에 4KB씩 데이터를 라이트할 것을 메모리 시스템(100)에 요청한다고 가정한다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)이 호스트로부터 수신한 데이터를 제1 메모리 블록(BLK_1)에 라이트하는 동작을 나타낸 도면이다.
먼저 도 6에서, 호스트가 4KB 크기의 데이터를 라이트할 것을 요청할 때, 메모리 시스템(100)의 메모리 컨트롤러(120)는 4KB의 데이터를 버퍼(BUF)에 라이트하고(①), 4KB의 데이터를 제1 메모리 블록(BLK_1)에 라이트할 수 있다(②). 이와 같은 과정이 반복되면, 호스트가 라이트 요청한 데이터는 버퍼(BUF)에 누적되어 저장되고 동시에 제1 메모리 블록(BLK_1)에 저장될 수 있다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)이 버퍼(BUF)에 저장된 데이터를 제2 메모리 블록(BLK_2)에 라이트하는 동작을 나타낸 도면이다.
도 7에서, 제2 메모리 블록(BLK_2)에 데이터가 라이트되는 단위인 A가 192KB이고 버퍼(BUF)에 총 192KB 이상의 데이터가 누적되어 저장되었다고 가정한다. 이 경우, 메모리 시스템(100)의 메모리 컨트롤러(120)는 버퍼(BUF)에 저장된 총 192KB의 데이터를 제2 메모리 블록(BLK_2)에 라이트한다(③).
이와 같이, 메모리 시스템(100)이 먼저 제1 메모리 블록(BLK_1)에 데이터를 라이트한 후, 누적된 데이터를 한 번에 제2 메모리 블록(BLK_2)에 다시 라이트하는 이유는 다음과 같다.
먼저, 호스트가 라이트 요청하는 데이터의 사이즈는 일반적으로 제2 메모리 블록(BLK_2)에 데이터가 라이트되는 단위인 A보다 작다. 따라서, 메모리 시스템(100)이 제2 메모리 블록(BLK_2)에 바로 데이터를 라이트하기 위해서는 A만큼의 데이터가 버퍼(BUF)에 누적될 때까지 대기하거나, 아니면 A만큼 데이터가 라이트되기 위해 더미 데이터를 추가하여야 한다.
만약 메모리 시스템(100)이 A만큼의 데이터가 버퍼(BUF)에 누적될 때까지 대기하는 경우, 이로 인해 호스트에 라이트 완료 메시지를 응답하는 시점(강제 유닛 액세스 모드에서는, 데이터가 제2 메모리 블록(BLK_2)에 라이트되는 시점 이후이다)이 지연되어, 호스트에 대한 QoS(Quality of Service)가 나빠지는 문제가 발생할 수 있다.
만약 더미 데이터를 추가할 경우 더미 데이터로 인하여 제2 메모리 블록(BLK_2)의 저장 공간이 비효율적으로 사용되는 문제가 발생할 수 있다.
따라서, 본 발명의 실시예들에서, 메모리 시스템(100)은 먼저 동작 속도가 빠른 제1 메모리 블록(BLK_1)에 데이터를 라이트하여 호스트에 라이트 완료 메시지를 빠르게 응답할 수 있고, 이후에 데이터가 누적되면 저장 용량이 큰 제2 메모리 블록(BLK_2)에 데이터를 라이트하여, 데이터를 효율적으로 저장할 수 있다.
이상에서, 강제 유닛 액세스 모드로 동작 시에 메모리 시스템(100)이 호스트가 라이트 요청하는 데이터를 메모리 장치(110)에 저장하는 동작에 대해 설명하였다.
한편, 이러한 동작은 메모리 시스템(100)이 강제 유닛 액세스 모드일 경우에 수행될 수 있다. 이하, 메모리 시스템(100)이 강제 유닛 액세스 모드로 진입하는 조건에 대해 설명한다.
일 예로, 메모리 시스템(100)은 호스트로부터 강제 유닛 액세스 모드에 진입할 것을 요청하는 메시지를 수신할 때, 강제 유닛 액세스 모드로 진입할 수 있다.
다른 예로, 메모리 시스템(100)은 호스트의 개입 없이, 내부적으로 강제 유닛 액세스 모드로 동작할지 여부를 결정할 수도 있다. 이하 도 8 내지 도 9에서 이에 대해 자세히 설명한다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)이 보조내장전원(130)을 추가로 포함하는 경우를 나타낸 도면이다.
도 8에서, 메모리 시스템(100)은 메모리 장치(110) 및 메모리 컨트롤러(120) 이외에 보조내장전원(130)을 추가로 포함할 수 있다. 그리고 메모리 컨트롤러(120)는 보조내장전원(130)에 전력이 충전되는 충전 시간을 모니터링하고, 보조내장전원의 충전 시간을 기초로 강제 유닛 액세스 모드로 동작할지 여부를 결정할 수 있다.
보조내장전원(130)은 메모리 시스템(100)의 외부에서 메모리 시스템(100)으로 정상적으로 전원이 공급되는 동안에 전력을 충전할 수 있다. 그리고 보조내장전원(130)은 SPL(Sudden Power Loss) 발생 시에 메모리 시스템(100)에 전원을 공급하여, 메모리 시스템(100)이 비정상적으로 종료될 경우 발생하는 문제를 방지함으로써, 메모리 시스템(100)이 이후 파워 온 될 때 SPL 발생 이전의 상태로 복구될 수 있도록 하기 위한 준비 작업을 실행할 수 있게 한다. 이를 위해, 보조내장전원(130)은 메모리 시스템(100)의 메모리 장치(110) 및 메모리 컨트롤러(120)에 전원을 공급할 수 있다.
보조내장전원(CAP)은 전력을 충전하기 위한 캐패시터 또는 화학 전지를 포함할 수 있다. 이때 캐패시터는 세라믹 커패시터, 적층형 세라믹 커패시터, 고유전율 커패시터, 전해 커패시터, 탄탈 폴리머 커패시터 또는 POSCAP일 수 있다.
도 9는 도 8의 메모리 시스템(100)이 강제 유닛 액세스 모드로 동작할 지 여부를 결정하는 흐름도이다.
도 9을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 보조내장전원(130)에 전력이 충전되는 충전 시간을 모니터링할 수 있다(S910). 일 예로, 메모리 컨트롤러(120)는 메모리 시스템(100)이 부팅되는 시점 또는 미리 설정된 주기(e.g. 24h)마다 보조내장전원(130)의 충전 시간을 모니터링할 수 있다.
그리고 메모리 컨트롤러(120)는 보조내장전원(130)의 충전 시간이 설정된 임계 충전 시간을 초과하는지 여부를 판단할 수 있다(S920).
만약, 보조내장전원(130)의 충전 시간이 설정된 임계 충전 시간을 초과할 경우(S920-Y), 메모리 컨트롤러(120)는 강제 유닛 액세스 모드를 설정할 수 있다(S930).
보조내장전원(130)의 충전 시간이 설정된 임계 충전 시간을 초과할 경우 보조내장전원(130)에 불량이 있을 가능성이 높아, SPL 시 보조내장전원(130)이 메모리 시스템(100)에 전원을 정상적으로 공급하지 못할 가능성이 높다. 이 경우 메모리 시스템(100)이 SPL 발생 후 버퍼(BUF)에 누적되어 저장된 데이터를 메모리 장치(110)에 저장하는데 실패할 가능성이 있다. 이를 방지하기 위해서, 메모리 시스템(100)은 강제 유닛 액세스 모드로 동작하여 메모리 장치(110)에 라이트 완료된 데이터에 대해서만 라이트 완료 응답을 호스트로 전송하여, 호스트가 라이트 실패한 데이터에 대한 라이트 완료 응답을 수신하는 문제를 방지할 수 있다.
반면, 보조내장전원(130)의 충전 시간이 설정된 임계 충전 시간 이하인 경우(S920-N), 메모리 컨트롤러(120)는 강제 유닛 액세스 모드를 해제할 수 있다(S940). 이 경우 SPL이 발생하더라도 보조내장전원(130)에 의해 전원이 공급되는 동안에 메모리 시스템(100)이 버퍼(BUF)에 누적되어 저장된 데이터를 메모리 장치(110)에 저장할 수 있기 때문이다.
이상에서, 메모리 시스템(100)이 강제 유닛 액세스 모드로 진입하는 조건의 일 예에 대해 설명하였다.
이하, 메모리 시스템(100)의 메모리 컨트롤러(120)가, 호스트가 라이트 요청한 데이터를 메모리 장치(110)에 라이트하는 동작에 대해 설명한다.
호스트가 메모리 시스템(100)에 라이트 요청한 데이터의 크기는 가변적이지만, 메모리 장치(110)의 제1 메모리 블록(BLK_1)에 한 번에 라이트될 수 있는 데이터의 사이즈의 단위 B는 정해져 있다. 일 예로, B는 제1 메모리 블록(BLK_1)에 포함된 페이지의 사이즈이거나 또는 페이지의 사이즈의 배수일 수 있다. 한편, B는 도 5에서 전술한 A보다 작다(e.g. B=16KB, A=192KB).
메모리 컨트롤러(120)가 전술한 제1 라이트 데이터(WR_DATA_1)를 제1 메모리 블록(BLK_1)에 라이트할 때, 제1 라이트 데이터(WR_DATA_1)의 사이즈가 B 미만일 수 있다. 이때, 메모리 컨트롤러(120)는 B 크기만큼의 데이터가 제1 메모리 블록(BLK_1)에 라이트될 수 있도록, 제1 라이트 데이터(WR_DATA_1)를, B와 제1 라이트 데이터(WR_DATA_1)의 사이즈 차이만큼의 더미 데이터와 함께 제1 메모리 블록(BLK_1)에 라이트할 수 있다. 도 10에서 이에 대해 구체적으로 설명한다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템(100)이 데이터를 더미 데이터와 함께 제1 메모리 블록(BLK_1)에 라이트하는 동작을 나타낸 도면이다.
도 10에서 B의 값이 16KB이고, 호스트가 4KB 또는 8KB의 데이터를 라이트 요청한다고 가정한다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트가 4KB의 데이터를 라이트 요청할 때, 16KB만큼 데이터를 제1 메모리 블록(BLK_1)에 라이트하기 위해서, (16KB - 4KB) = 12KB만큼의 더미 데이터를 함께 제1 메모리 블록(BLK_1)에 라이트할 수 있다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트가 8KB의 데이터를 라이트 요청할 때, 16KB만큼 데이터를 제1 메모리 블록(BLK_1)에 라이트하기 위해서, (16KB - 8KB) = 8KB만큼의 더미 데이터를 함께 제1 메모리 블록(BLK_1)에 라이트할 수 있다.
도 11은 본 발명의 실시예들에 따른 제1 메모리 블록(BLK_1)에 저장되는 데이터 및 메타 데이터를 나타낸 도면이다.
도 11을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트로부터 수신한 데이터를 제1 메모리 블록(BLK_1)에 라이트하기 전에, 해당 데이터에 대응하는 메타 데이터를 제1 메모리 블록(BLK_1)에 먼저 라이트할 수 있다. 예를 들어 메모리 컨트롤러(120)가 전술한 제1 라이트 데이터(WR_DATA_1)를 제1 메모리 블록(BLK_1)에 라이트할 때, 제1 라이트 데이터(WR_DATA_1)에 대응하는 메타 데이터를 먼저 생성하여 제1 메모리 블록(BLK_1)에 라이트하고 그 이후에 제1 라이트 데이터(WR_DATA_1)를 라이트할 수 있다.
이를 통해, 메모리 컨트롤러(120)는 SPL이 발생한 이후, 파워 온(power on) 시에, 제1 메모리 블록(BLK_1)에 저장된 데이터에 대응하는 메타 데이터를 확인하여 SPL에 대한 복구(recovery) 작업을 실행할 수 있다.
한편, 전술한 바와 같이, 제1 메모리 블록(BLK_1)에 라이트된 데이터는 버퍼(BUF)에도 누적되어 저장되고, 버퍼(BUF)에 누적되어 저장된 데이터는 이후에 제2 메모리 블록(BLK_2)에 라이트될 수 있다. 이 경우 메모리 시스템(100)이 제2 메모리 블록(BLK_2)에 라이트된 데이터를 제1 메모리 블록(BLK_1)에 중복해서 저장할 필요가 없으므로, 제1 메모리 블록(BLK_1)은 소거될 수 있다. 이하, 도 12 내지 도 13에서, 이에 대해 자세히 설명한다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 메모리 블록(BLK_1)의 상태에 따라 제1 메모리 블록(BLK_1)을 소거하는 동작을 나타낸 흐름도이다.
도 12를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 메모리 블록(BLK_1)에 데이터를 저장하기 전에 제1 메모리 블록(BLK_1)의 상태를 확인할 수 있다(S1210).
그리고 메모리 컨트롤러(120)는 제1 메모리 블록(BLK_1)에 추가로 데이터를 라이트하는 것이 금지된 상태인지 여부를 판단할 수 있다(S1220). 제1 메모리 블록(BLK_1)에 추가로 데이터를 라이트하는 것이 금지된 상태라는 것은, 메모리 장치(110)가 제1 메모리 블록(BLK_1)에 데이터를 라이트하는 것을 허용하지 않는 상태라는 것을 의미한다.
일 예로, 메모리 컨트롤러(120)는 제1 메모리 블록(BLK_1)에 포함된 페이지 중에서 새로운 데이터를 라이트할 수 있는 페이지가 존재하지 않을 때, 제1 메모리 블록(BLK_1)에 추가로 데이터를 라이트하는 것이 금지된 상태라고 판단할 수 있다.
만약, 메모리 블록(BLK_1)에 추가로 데이터를 라이트하는 것이 금지된 상태일 때(S1220-Y), 메모리 컨트롤러(120)는 버퍼(BUF)에 저장된 데이터를 먼저 제2 메모리 블록(BLK_2)에 라이트할 수 있다(S1230). 그리고 메모리 컨트롤러(120)는 제1 메모리 블록(BLK_1)을 소거할 수 있다(S1240).
반면, 메모리 블록(BLK_1)에 추가로 데이터를 라이트하는 것이 허용될 때(S1220-N), 메모리 컨트롤러(120)는 제1 메모리 블록(BLK_1)에 데이터를 라이트할 수 있다(S1250).
도 13은 제1 메모리 블록(BLK_1)의 소거 전후 상태를 비교한 도면이다.
도 13을 참조하면, 제1 메모리 블록(BLK_1)에 포함된 페이지 각각은 호스트가 라이트 요청한 데이터 또는 해당 데이터에 대응하는 메타 데이터를 저장할 수 있다.
제1 메모리 블록(BLK_1)이 소거되면, 제1 메모리 블록(BLK_1)에 포함된 페이지는 모두 소거된 상태가 된다. 이와 같이 소거된 제1 메모리 블록(BLK_1)은 다른 용도(e.g. 다른 메모리 블록에 마이그레이션될 데이터를 임시로 저장/호스트로부터 수신한 새로운 라이트 데이터를 저장)로 사용될 수 있다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 도면이다.
도 14를 참조하면, 메모리 시스템(100)의 동작 방법은, 강제 유닛 액세스 모드로 동작 시에, 호스트가 라이트 요청하는 제1 라이트 데이터(WR_DATA_1)를, 메모리 장치(100)에 라이트될 데이터를 임시로 저장하는 버퍼(BUF) 및 메모리 장치(100)에 포함된 복수의 메모리 블록들(BLK) 중 제1 메모리 블록(BLK_1)에 라이트하는 단계(S1410)를 포함할 수 있다.
이때, S1410 단계는, 제 라이트 데이터(WR_DATA_1)의 사이즈가 제1 메모리 블록(BLK_1)에 데이터가 라이트되는 단위인 B 미만일 때, 제1 라이트 데이터(WR_DATA_1)를, B와 제1 라이트 데이터(WR_DATA_1)의 사이즈의 차이만큼의 더미 데이터와 함께 제1 메모리 블록(BLK_1)에 라이트할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은, 버퍼(BUF)에 저장된 데이터의 크기가 복수의 메모리 블록들(BLK) 중 제2 메모리 블록(BLK_2)에 데이터가 라이트되는 크기의 단위 A 이상일 때, 버퍼(BUF)에 저장된 데이터 중에서 크기가 A인 제2 라이트 데이터를, 복수의 메모리 블록들(BLK) 중 제2 메모리 블록(BLK_2)에 라이트하는 단계(S1420)를 포함할 수 있다.
이때, 제1 메모리 블록(BLK_1)의 동작 속도는 제2 메모리 블록(BLK_2)의 동작 속도보다 빠르게 설정되고, 제1 메모리 블록(BLK_1)의 저장 용량은 제2 메모리 블록(BLK_2)의 저장 용량보다 작게 설정될 수 있다.
한편, 메모리 시스템(100)의 동작 방법은, SPL 발생 시에 메모리 시스템(100)에 포함된 메모리 장치(110) 및 메모리 컨트롤러(120)에 전원을 공급하는 보조내장전원(130)의 충전 시간을 모니터링하는 단계 및 보조내장전원(130)의 충전 시간을 기초로 강제 유닛 액세스 모드로 동작할 지 여부를 결정하는 단계를 추가로 포함할 수 있다.
한편, 메모리 시스템(100)의 동작 방법은, 제1 메모리 블록(BLK_1)에 추가로 데이터를 라이트하는 것이 금지된 상태일 때, 버퍼(BUF)에 저장된 데이터를 제2 메모리 블록(BLK_2)에 라이트하고, 제1 메모리 블록(BLK_1)을 소거하는 단계를 추가로 포함할 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 15는 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)의 구성도이다.
도 15을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)은 시스템 버스(1560)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1500)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1510), 컴퓨팅 시스템(1500)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1520), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1530), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1540), 컴퓨팅 시스템(1500)이 사용하는 파워를 관리하는 파워 관리 모듈(1550) 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 130: 보조내장전원
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (11)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    강제 유닛 액세스(FUA, force unit access) 모드로 동작 시에, 호스트가 라이트 요청하는 제1 라이트 데이터를, 상기 메모리 장치에 라이트될 데이터를 임시로 저장하는 버퍼 및 상기 복수의 메모리 블록들 중 제1 메모리 블록에 라이트하고,
    상기 버퍼에 누적되어 저장된 데이터의 크기가 상기 복수의 메모리 블록들 중 제2 메모리 블록에 데이터가 라이트되는 크기의 단위인 A 이상일 때, 상기 버퍼에 저장된 데이터 중에서 크기가 A인 제2 라이트 데이터를 상기 제2 메모리 블록에 라이트하고,
    상기 제1 메모리 블록의 동작 속도가 상기 제2 메모리 블록의 동작 속도보다 빠르게 설정되고, 상기 제1 메모리 블록의 저장 용량이 상기 제2 메모리 블록의 저장 용량보다 작게 설정되도록 상기 메모리 장치를 제어하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 메모리 블록이 SLC 메모리 블록으로 설정되고, 상기 제2 메모리 블록이 TLC 메모리 블록으로 설정되도록 상기 메모리 장치를 제어하는 메모리 시스템.
  3. 제1항에 있어서,
    SPL(Sudden Power Loss) 발생 시에 상기 메모리 장치 및 상기 메모리 컨트롤러에 전원을 공급하는 보조내장전원을 추가로 포함하고,
    상기 메모리 컨트롤러는,
    상기 보조내장전원의 충전 시간을 모니터링하고, 상기 보조내장전원의 충전 시간을 기초로 강제 유닛 액세스 모드로 동작할 지 여부를 결정하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 시스템이 부팅되는 시점 또는 미리 설정된 모니터링 주기마다 상기 보조내장전원의 충전 시간을 모니터링하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 라이트 데이터의 사이즈가, 상기 제1 메모리 블록에 데이터가 라이트되는 단위인 B 미만일 때,
    상기 제1 라이트 데이터를, 상기 B와 상기 제1 라이트 데이터의 사이즈의 차이만큼의 더미 데이터와 함께 상기 제1 메모리 블록에 라이트하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 라이트 데이터를 상기 제1 메모리 블록에 라이트하기 전에, 상기 제1 라이트 데이터에 대응하는 메타 데이터를 상기 제1 메모리 블록에 먼저 라이트하는 메모리 시스템.
  7. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 메모리 블록에 추가로 데이터를 라이트하는 것이 금지된 상태일 때, 상기 버퍼에 저장된 데이터를 상기 제2 메모리 블록에 라이트한 후 상기 제1 메모리 블록을 소거하는 메모리 시스템.
  8. 복수의 메모리 블록들을 포함하는 메모리 장치 및 상기 메모리 장치와 통신하고 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서,
    강제 유닛 액세스(FUA, force unit access) 모드로 동작 시에, 상기 메모리 컨트롤러가 호스트가 라이트 요청하는 제1 라이트 데이터를, 상기 메모리 장치에 라이트될 데이터를 임시로 저장하는 버퍼 및 상기 복수의 메모리 블록들 중 제1 메모리 블록에 라이트하는 단계; 및
    상기 버퍼에 누적되어 저장된 데이터의 크기가 상기 복수의 메모리 블록들 중 제2 메모리 블록에 데이터가 라이트되는 크기의 단위 A 이상일 때, 상기 메모리 컨트롤러가 상기 버퍼에 저장된 데이터 중에서 크기가 A인 제2 라이트 데이터를 상기 제2 메모리 블록에 라이트하는 단계를 포함하고,
    상기 제1 메모리 블록의 동작 속도는 상기 제2 메모리 블록의 동작 속도보다 빠르게 설정되고, 상기 제1 메모리 블록의 저장 용량은 상기 제2 메모리 블록의 저장 용량보다 작게 설정되는 메모리 시스템의 동작 방법.
  9. 제8항에 있어서,
    SPL 발생 시에 상기 메모리 장치 및 상기 메모리 컨트롤러에 전원을 공급하는 보조내장전원의 충전 시간을 모니터링하는 단계; 및
    상기 보조내장전원의 충전 시간을 기초로 강제 유닛 액세스 모드로 동작할 지 여부를 결정하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  10. 제8항에 있어서,
    상기 제1 라이트 데이터를 상기 제1 메모리 블록에 라이트하는 단계는,
    상기 제1 라이트 데이터의 사이즈가, 상기 제1 메모리 블록에 데이터가 라이트되는 단위인 B 미만일 때,
    상기 제1 라이트 데이터를, 상기 B와 상기 제1 라이트 데이터의 사이즈의 차이만큼의 더미 데이터와 함께 상기 제1 메모리 블록에 라이트하는 메모리 시스템의 동작 방법.
  11. 제8항에 있어서,
    상기 제1 메모리 블록에 추가로 데이터를 라이트하는 것이 금지된 상태일 때, 상기 버퍼에 저장된 데이터를 상기 제2 메모리 블록에 라이트하고, 상기 제1 메모리 블록을 소거하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
KR1020200158131A 2020-11-23 2020-11-23 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220070989A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200158131A KR20220070989A (ko) 2020-11-23 2020-11-23 메모리 시스템 및 메모리 시스템의 동작 방법
US17/244,276 US11614886B2 (en) 2020-11-23 2021-04-29 Memory system and operating method thereof
CN202110645097.1A CN114530173A (zh) 2020-11-23 2021-06-09 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200158131A KR20220070989A (ko) 2020-11-23 2020-11-23 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220070989A true KR20220070989A (ko) 2022-05-31

Family

ID=81619532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200158131A KR20220070989A (ko) 2020-11-23 2020-11-23 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11614886B2 (ko)
KR (1) KR20220070989A (ko)
CN (1) CN114530173A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853563B1 (en) * 2022-06-17 2023-12-26 Western Digital Technologies, Inc. Key value data storage device with tiers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101342658B1 (ko) 2011-12-06 2013-12-16 주식회사 디에이아이오 비휘발성 메모리 시스템 및 그 구성 방법
KR102121333B1 (ko) 2013-10-28 2020-06-11 에스케이하이닉스 주식회사 반도체 시스템 및 이의 동작 방법
US9558839B2 (en) * 2015-03-09 2017-01-31 Toshiba Corporation Power fail saving modes in solid state drive with MLC memory
US10008250B2 (en) * 2015-03-27 2018-06-26 Intel Corporation Single level cell write buffering for multiple level cell non-volatile memory
US9934858B2 (en) * 2015-04-30 2018-04-03 Sandisk Technologies Llc Use of dummy word lines for metadata storage
US9870169B2 (en) * 2015-09-04 2018-01-16 Intel Corporation Interleaved all-level programming of non-volatile memory
US10649896B2 (en) * 2016-11-04 2020-05-12 Samsung Electronics Co., Ltd. Storage device and data processing system including the same
US20190004947A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Selective temporary data storage
KR102602990B1 (ko) 2018-06-27 2023-11-17 에스케이하이닉스 주식회사 전원 공급 장치 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
US20220164134A1 (en) 2022-05-26
CN114530173A (zh) 2022-05-24
US11614886B2 (en) 2023-03-28

Similar Documents

Publication Publication Date Title
KR20210026431A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
KR20220105304A (ko) 시스템 및 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210017181A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210065356A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11614886B2 (en) Memory system and operating method thereof
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220068535A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20210155055A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210051644A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US20240036741A1 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210149314A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법