KR20210017181A - 메모리 시스템, 메모리 컨트롤러 및 동작 방법 - Google Patents

메모리 시스템, 메모리 컨트롤러 및 동작 방법 Download PDF

Info

Publication number
KR20210017181A
KR20210017181A KR1020190096028A KR20190096028A KR20210017181A KR 20210017181 A KR20210017181 A KR 20210017181A KR 1020190096028 A KR1020190096028 A KR 1020190096028A KR 20190096028 A KR20190096028 A KR 20190096028A KR 20210017181 A KR20210017181 A KR 20210017181A
Authority
KR
South Korea
Prior art keywords
memory
streams
super
size
memory controller
Prior art date
Application number
KR1020190096028A
Other languages
English (en)
Inventor
지승구
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190096028A priority Critical patent/KR20210017181A/ko
Priority to US16/796,588 priority patent/US11086541B2/en
Priority to CN202010193377.9A priority patent/CN112349315B/zh
Publication of KR20210017181A publication Critical patent/KR20210017181A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 동작 방법에 관한 것으로서, 호스트로부터 수신한 커맨드를 복수의 스트림을 생성하여 처리하고 상기 복수의 스트림의 개수에 따라 슈퍼 메모리 블록의 크기를 동적으로 설정함으로써, 스트림의 개수에 따라 액세스 중인 메모리 다이의 개수를 조절하고, SPO 발생시 데이터 손실을 방지하는데 드는 비용을 최소화할 수 있다.

Description

메모리 시스템, 메모리 컨트롤러 및 동작 방법{MEMORY SYSTEM, MEMORY CONTROLLER, AND OPERATING METHOD}
본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 휘발성 메모리 또는 비휘발성 메모리에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 메모리 시스템이 호스트로부터 입력받은 커맨드에 기초하여 데이터를 라이트할 때, 라이트 성능을 높이기 위한 기술이 연구되고 있다. 이때, 메모리 시스템은 라이트를 최대한 빠르게 수행하면서도, 데이터를 라이트하는 도중에 SPO(Sudden Power Off)가 발생할 경우 데이터 손실이 일어나는 것을 방지해야 한다.
본 발명의 실시예들은, 스트림의 개수에 따라 액세스 중인 메모리 다이의 개수를 조절할 수 있는 메모리 시스템, 메모리 컨트롤러 및 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은, SPO 발생시 데이터 손실을 방지하는데 드는 비용을 최소화할 수 있는 메모리 시스템, 메모리 컨트롤러 및 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은, 다수의 메모리 블록을 포함하고, 다수의 메모리 블록 중 일부를 포함하는 다수의 메모리 다이를 포함하는 메모리 장치 및 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 호스트로부터 수신한 커맨드를 복수의 스트림을 생성하여 처리할 수 있다.
메모리 컨트롤러는 복수의 스트림 중 하나에 대응하고, 다수의 메모리 블록 중 하나 이상을 포함하는 슈퍼 메모리 블록의 크기를 동적으로 설정할 수 있다.
이때, 메모리 컨트롤러는 복수의 스트림의 개수에 따라, 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기를 동적으로 설정할 수 있다.
메모리 컨트롤러는 복수의 스트림의 개수가 미리 설정된 임계 스트림 개수 이하가 되도록 제어할 수 있다.
메모리 컨트롤러는 복수의 스트림의 개수가 증가할수록, 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기가 감소하도록 제어할 수 있다.
메모리 컨트롤러는 복수의 스트림 중 제1 스트림에 대응하는 슈퍼 메모리 블록의 크기가, 복수의 스트림 중 제1 스트림보다 이후에 생성된 제2 스트림에 대응하는 슈퍼 메모리 블록의 크기보다 같거나 크도록 제어할 수 있다.
메모리 시스템은 SPO 발생 시에 메모리 컨트롤러에 비상 전원을 공급하는 전원 공급 장치를 추가로 포함할 수 있다. 이때, 전원 공급 장치는 비상 전원을 공급하기 위해 전하를 충전하는 캐패시터를 포함할 수 있다.
이때, 메모리 컨트롤러는 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기의 총합이, 캐패시터의 충전 용량을 기초로 결정되는 임계 사이즈 이하가 되도록 제어할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 다수의 메모리 블록을 포함하고, 다수의 메모리 블록 중 일부를 포함하는 다수의 메모리 다이를 포함하는 메모리 장치와 통신하기 위한 메모리 인터페이스 및 메모리 장치를 제어하기 위한 제어 회로를 포함하는 메모리 컨트롤러를 제공할 수 있다.
제어 회로는 호스트로부터 수신한 커맨드를 복수의 스트림을 생성하여 처리할 수 있다.
제어 회로는 복수의 스트림 중 하나에 대응하고, 다수의 메모리 블록 중 하나 이상을 포함하는 슈퍼 메모리 블록의 크기를 동적으로 설정할 수 있다.
이때, 제어 회로는 복수의 스트림의 개수에 따라, 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기를 동적으로 설정할 수 있다.
제어 회로는 복수의 스트림의 개수가 미리 설정된 임계 스트림 개수 이하가 되도록 제어할 수 있다.
제어 회로는 복수의 스트림의 개수가 증가할수록, 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기가 감소하도록 제어할 수 있다.
제어 회로는 복수의 스트림 중 제1 스트림에 대응하는 슈퍼 메모리 블록의 크기가, 복수의 스트림 중 제1 스트림보다 이후에 생성된 제2 스트림에 대응하는 슈퍼 메모리 블록의 크기보다 같거나 크도록 제어할 수 있다.
메모리 컨트롤러는 SPO 발생 시에 전원 공급 장치로부터 비상 전원을 공급받을 수 있다. 이때, 전원 공급 장치는 비상 전원을 공급하기 위하여 전하를 충전하는 캐패시터를 포함할 수 있다.
이때, 제어 회로는 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기의 총합이, 캐패시터의 충전 용량을 기초로 결정되는 임계 사이즈 이하가 되도록 제어할 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법을 제공할 수 있다.
메모리 컨트롤러의 동작 방법은 호스트로부터 수신한 커맨드를 처리하기 위한 복수의 스트림을 생성하는 단계를 포함할 수 있다.
그리고 메모리 컨트롤러의 동작 방법은 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록을 동적으로 설정하는 단계를 포함할 수 있다.
이때, 메모리 장치는 다수의 메모리 블록을 포함하며 다수의 메모리 블록 중 일부를 포함하는 다수의 메모리 다이를 포함할 수 있다.
그리고 슈퍼 메모리 블록은 다수의 메모리 블록 중 하나 이상을 포함할 수 있다.
본 발명의 실시예들에 의하면, 스트림의 개수에 따라 액세스 중인 메모리 다이의 개수를 조절할 수 있다.
또한, 본 발명의 실시예들에 의하면, SPO 발생시 데이터 손실을 방지하는데 드는 비용을 최소화할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 각 메모리 블록을 개략적으로 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템에서 호스트로부터 수신한 커맨드를 처리하는 동작을 개략적으로 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템에서 커맨드를 처리하는 동작의 일 예를 나타낸 흐름도이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템에서 스트림을 생성하는 동작의 일 예를 나타낸 도면이다.
도 8은 도 7에서 스트림을 추가로 생성하는 동작의 일 예를 나타낸 도면이다.
도 9는 도 7에서 스트림을 추가로 생성하는 동작의 다른 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템에서 SPO(Sudden Power Off)시 메모리 컨트롤러에 충전 전원을 공급하는 전원 공급 장치를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템에서 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기의 총합을 한정하는 동작을 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 컨트롤러의 동작 방법을 나타낸 흐름도이다.
도 13은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
도 3은 본 발명의 실시예들에 따른 메모리 장치(110)의 각 메모리 블록(BLK) 를 개략적으로 나타낸 도면이다.
도 3을 참조하면, 메모리 장치(110)에 포함된 메모리 블록(BLK)은, 일 예로, 다수의 페이지(PG)와 다수의 스트링(STR)이 교차하는 방향으로 배치되어 구성될 수 있다.
다수의 페이지(PG)는 다수의 워드 라인(WL)과 대응되고, 다수의 스트링(STR)은 다수의 비트 라인(BL)과 대응된다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 서로 교차하여, 다수의 메모리 셀(MC)이 정의될 수 있다. 각 메모리 셀(MC)에는 트랜지스터(TR)가 배치될 수 있다.
예를 들어, 각 메모리 셀(MC)에 배치된 트랜지스터(TR)는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터(TR)의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 게이트는 절연체에 둘러싸인 플로팅 게이트(FG: Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(CG: Control Gate)를 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에는 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에는 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
도 3과 같은 메모리 블록 구조를 가질 때, 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 4는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(410)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(420)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(430)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 4와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(420)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(410)와 열 디코더(420)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(410)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(420)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(430)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(430)는 중추적 역할을 한다. 데이터 레지스터(430)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(430)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(430)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 4의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(430)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)에서 호스트(HOST)로부터 수신한 커맨드를 처리하는 동작을 개략적으로 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트(HOST)로부터 수신한 커맨드(CMD)를 복수의 스트림(STRM_1, STRM_2, STRM_3, ... , STRM_N)을 생성하여 처리할 수 있다.
메모리 컨트롤러(120)는 복수의 스트림(STRM_1, STRM_2, STRM_3, ... , STRM_N)을 구분하여 관리할 수 있다. 메모리 컨트롤러(120)는 복수의 스트림(STRM_1, STRM_2, STRM_3, ... , STRM_N)을 병렬적으로 처리할 수 있다.
한편, 메모리 컨트롤러(120)가 복수의 스트림을 구분하는 기준은 다양한 방식으로 결정될 수 있다. 일 예로 메모리 컨트롤러(120)는 상대적으로 자주 업데이트 및 액세스되는 데이터를 처리하는 스트림과 상대적으로 드물게 업데이트 및 액세스되는 데이터를 처리하는 스트림을 구분할 수 있다.
메모리 컨트롤러(120)는 복수의 스트림(STRM_1, STRM_2, STRM_3, ... , STRM_N) 중 하나의 스트림의 데이터를 메모리 장치(110)에 포함된 다수의 메모리 블록 중 하나 이상을 포함하는 하나의 슈퍼 메모리 블록에 저장할 수 있다. 즉, 하나의 슈퍼 메모리 블록은 동일한 스트림의 데이터들만을 저장할 수 있다. 스트림의 데이터가 슈퍼 메모리 블록에 저장되면, 해당 슈퍼 메모리 블록은 해당 스트림에 대응한다고 표현될 수 있다.
슈퍼 메모리 블록에 포함되는 메모리 블록은 각각 서로 다른 메모리 다이에 포함될 수 있다. 도 5에서, 슈퍼 메모리 블록(SBLK_1, SBLK_2, SBLK_3, ..., SBLK_N) 각각은 메모리 다이(DIE_1)에 포함된 메모리 블록(BLK), 메모리 다이(DIE_2)에 포함된 메모리 블록(BLK), 메모리 다이(DIE_3)에 포함된 메모리 블록(BLK), 메모리 다이(DIE_4)에 포함된 메모리 블록(BLK)을 포함할 수 있다. 이처럼 슈퍼 메모리 블록에 포함되는 메모리 블록이 각각 서로 다른 메모리 다이에 포함되는 이유는 서로 다른 메모리 다이에 포함된 메모리 블록에 대해서는 리드/라이트가 병렬적으로 처리될 수 있기 때문이다.
한편, 본 발명의 실시예들에서는 하나의 슈퍼 메모리 블록에 포함되는 메모리 블록이 각각 서로 다른 메모리 다이에 포함되는 경우를 예를 들어 설명하나, 하나의 슈퍼 메모리 블록에 포함되는 메모리 블록 중 일부가 동일한 메모리 다이에 포함될 수도 있다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 커맨드를 처리하는 동작의 일 예를 나타낸 흐름도이다.
이하, 메모리 시스템(100)의 메모리 컨트롤러(120)에 의해 커맨드를 처리하는 것을 예시로 설명한다.
먼저 메모리 컨트롤러(120)는 현재 생성된 스트림의 개수가 미리 설정된 임계 스트림 개수보다 작은지 판단한다(S610).
만약 현재 생성된 스트림의 개수가 임계 스트림 개수보다 작으면(S610-Y), 메모리 컨트롤러(120)는 커맨드를 처리하기 위한 스트림을 추가로 생성할 수 있다(S620).
그리고 메모리 컨트롤러(120)는 S620 단계에서 생성된 스트림에 대응하는 슈퍼 메모리 블록의 크기를 설정할 수 있다(S630).
그리고 메모리 컨트롤러(120)는 현재 생성된 스트림을 이용하여 커맨드를 처리한다(S640).
반면, 현재 생성된 스트림의 개수가 임계 스트림 개수보다 크거나 같으면(S610-N), 메모리 컨트롤러(120)는 추가로 스트림을 생성하지 않고 현재 생성된 스트림을 이용하여 커맨드를 처리한다(S640).
즉, 메모리 컨트롤러(120)는 커맨드를 처리하기 위한 스트림의 개수가 미리 설정된 임계 스트림 개수 이하가 되도록 제어할 수 있다.
메모리 컨트롤러(120)는 S640 단계 이후에 커맨드를 처리하기 위해 스트림을 추가로 생성할 필요가 있는지 판단한다(S650).
만약 스트림을 추가로 생성할 필요가 있다면(S650-Y), 메모리 컨트롤러(120)는 다시 S610 단계로 진입하여 현재 생성된 스트림의 개수가 임계 스트림 개수보다 작은지 판단한다. 반면, 스트림을 추가로 생성할 필요가 없다면(S650-N), 메모리 컨트롤러(120)는 커맨드 처리를 종료할 수 있다.
이상에서 설명한 바와 같이, 커맨드를 처리하기 위한 복수의 스트림이 생성되면 메모리 컨트롤러(120)는 복수의 스트림 각각에 대응하고, 메모리 장치(110)에 포함된 다수의 메모리 블록 중 하나 이상을 포함하는 슈퍼 메모리 블록의 크기를 설정할 수 있다.
이때, 슈퍼 메모리 블록의 크기는 다양한 방법으로 결정될 수 있다.
일 예로 슈퍼 메모리 블록의 크기는 해당 슈퍼 메모리 블록에 포함된 메모리 블록의 개수로 결정될 수 있다.
다른 예로, 슈퍼 메모리 블록의 크기는 해당 슈퍼 메모리 블록에 포함된 메모리 블록 중 적어도 하나를 포함하는 메모리 다이의 개수에 따라 결정될 수 있다. 즉, 슈퍼 메모리 블록의 크기는 해당 슈퍼 메모리 블록이 몇 개의 서로 다른 메모리 다이에 걸쳐 있는지에 따라 결정될 수 있다.
메모리 컨트롤러(120)는 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기를 고정된 값으로 설정할 수 있지만, 특정 조건에 따라 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기를 동적으로 설정할 수도 있다.
일 예로, 메모리 컨트롤러(120)는 복수의 스트림의 개수에 따라, 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기를 동적으로 설정할 수 있다.
이하, 도 7 내지 도 9에서 스트림을 생성하고 생성된 스트림의 개수에 따라, 메모리 컨트롤러(120)가 생성된 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기를 동적으로 설정하는 동작을 예시적으로 설명한다.
이하, 도 7 내지 도 9에서 메모리 컨트롤러(120)는 최대 4개까지의 스트림을 생성할 수 있다고 가정하고, 메모리 장치(110)는 4개의 메모리 다이를 포함하고 있다고 가정한다. 그리고 슈퍼 메모리 블록의 크기는 해당 슈퍼 메모리 블록에 포함된 메모리 블록 중 적어도 하나를 포함하는 메모리 다이의 개수에 따라 결정된다고 가정한다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 스트림을 생성하는 동작의 일 예를 나타낸 도면이다.
도 7을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 2개의 스트림(STRM_1, STRM_2)을 생성할 수 있다. 이때, 스트림(STRM_1)에 대응하는 슈퍼 메모리 블록(SBLK_1)의 크기는 4이고, 스트림(STRM_2)에 대응하는 슈퍼 메모리 블록(SBLK_2)의 크기는 4이다.
이때, 메모리 장치(110)에 포함된 메모리 다이의 개수가 4개이므로 슈퍼 메모리 블록(SBLK_1, SBLK_2)의 크기의 최대값은 4이다. 즉, 슈퍼 메모리 블록(SBLK_1, SBLK_2)의 크기는 최대값으로 설정된다.
이와 같이, 스트림의 개수가 미리 설정된 최소 기준 스트림 개수 (e.g. 2개) 이하라면 메모리 컨트롤러(120)는 스트림 각각의 크기를 최대값으로 설정할 수 있다.
도 8은 도 7에서 스트림을 추가로 생성하는 동작의 일 예를 나타낸 도면이다.
도 8을 참조하면, 스트림(STRM_1, STRM_2)보다 이후에 생성된 스트림(STRM_3)에 대응하는 슈퍼 메모리 블록(SBLK_3)의 크기는 3으로, 스트림(STRM_1, STRM_2) 각각에 대응하는 슈퍼 메모리 블록(SBLK_1, SBLK_2)의 크기인 4보다 작다.
그리고 스트림(STRM_1, STRM_2, STRM_3)보다 이후에 생성된 스트림(STRM_4)에 대응하는 슈퍼 메모리 블록(SBLK_4)의 크기는 2로, 스트림(STRM_1, STRM_2) 각각에 대응하는 슈퍼 메모리 블록(SBLK_1, SBLK_2)의 크기인 4와 스트림(STRM_3)에 대응하는 슈퍼 메모리 블록(SBLK_3)의 크기인 3보다 작다.
즉, 메모리 컨트롤러(120)는 복수의 스트림 중 제1 스트림에 대응하는 슈퍼 메모리 블록의 크기가, 복수의 스트림 중 제1 스트림보다 이후에 생성된 제2 스트림에 대응하는 슈퍼 메모리 블록의 크기보다 같거나 크도록 제어할 수 있다.
도 9는 도 7에서 스트림을 추가로 생성하는 동작의 다른 예를 나타낸 도면이다.
도 9를 참조하면, 스트림(STRM_1, STRM_2)이 생성된 이후에 스트림(STRM_3, STRM_4)가 생성되면, 메모리 컨트롤러(120)는 스트림(STRM_1, STRM_2, STRM_3, STRM_4) 각각에 대응하는 슈퍼 메모리 블록(SBLK_1, SBLK_2, SBLK_3, SBLK_4)의 크기를 3으로 설정할 수 있다.
이때, 스트림(STRM_1, STRM_2) 각각에 대응하는 슈퍼 메모리 블록(SBLK_1, SBLK_2)의 크기는 스트림의 개수가 2 -> 4로 늘어나면서 4 -> 3으로 줄어든다.
즉, 메모리 컨트롤러(120)는 복수의 스트림의 개수가 증가할 수록, 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기가 감소하도록 제어할 수 있다.
전술한 바와 같이, 스트림의 개수가 늘어날수록, 메모리 컨트롤러(120)가 스트림에 대응하는 슈퍼 메모리 블록의 크기를 작게 설정하는 이유는 다음과 같다.
스트림의 개수가 늘어날수록, 메모리 컨트롤러(120)가 커맨드를 처리하기 위해 오픈하는 슈퍼 메모리 블록의 개수가 증가하고, 따라서 메모리 컨트롤러(120)가 동시에 액세스하는 메모리 다이의 개수의 총합도 증가한다.
한편, 메모리 컨트롤러(120)가 커맨드를 처리하기 위해 복수의 메모리 다이에 동시에 액세스하는 도중에 SPO(Sudden Power Off)가 발생하면, 메모리 컨트롤러(120)는 현재 액세스하는 메모리 다이에 데이터를 에러 없이 라이트해야 한다. SPO로 인한 데이터 손상을 방지하기 위해서이다.
SPO 발생 시, 메모리 컨트롤러(120)가 현재 액세스하는 메모리 다이에 데이터를 에러 없이 라이트하기 위해서, 메모리 컨트롤러(120)와 메모리 장치(110)에 비상 전원이 공급되어야 한다. 이때, 비상 전원의 크기는 현재 액세스하는 메모리 다이의 개수에 비례한다.
따라서, 현재 액세스하는 메모리 다이의 개수가 클수록 더 큰 비상 전원이 필요하고, 메모리 시스템(100)이 비상 전원을 공급하는 전원 공급 장치를 구비하는데 필요한 비용이 증가한다.
따라서, 스트림의 개수가 늘어나더라도 메모리 컨트롤러(120)가 현재 액세스하는 메모리 다이의 개수를 제한하기 위해서, 메모리 컨트롤러(120)는 스트림의 개수가 늘어날수록 스트림에 대응하는 슈퍼 메모리 블록의 크기를 작게 설정할 수 있다. 이 경우 전원 공급 장치가 공급해야 할 비상 전원의 크기가 작아지므로, 메모리 시스템(100)이 비상 전원을 공급하는 전원 공급 장치를 구비하는데 필요한 비용을 줄일 수 있다. 따라서, SPO 발생시 데이터 손실을 방지하는데 드는 비용이 최소화될 수 있다.
이하, SPO시 메모리 컨트롤러(120)에 비상 전원을 공급하는 전원 공급 장치에 대해서 설명한다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 SPO(Sudden Power Off)시 메모리 컨트롤러(120)에 충전 전원을 공급하는 전원 공급 장치(130)를 나타낸 도면이다.
도 10을 참조하면, 메모리 시스템(100)은 SPO(Sudden Power Off) 발생 시에 메모리 컨트롤러(120)에 비상 전원(EMGC_PWR)을 공급하는 전원 공급 장치(130)를 추가로 포함할 수 있다.
이때, 전원 공급 장치(130)는 내부의 충전 전원을 통해 메모리 컨트롤러(120)에 비상 전원을 공급할 수 있다. 이를 위해, 전원 공급 장치(130)는 비상 전원을 공급하기 위한 전하를 충전하는 캐패시터를 포함할 수 있다.
캐패시터는 전원 공급 장치(130)의 외부에서 공급된 전원을 통해 전하를 충전할 수 있다.
캐패시터는 알루미늄 전하 캐패시터(Aluminum electrolytic capacitor) 또는 폴리머 탄탈륨 커패시터(Polymer tantalum capacitor)가 이용될 수 있으나 이에 한정되는 것은 아니다.
이하, 이러한 전원 공급 장치(130)에 의해, 메모리 시스템(100)에서 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기를 설정하는 일 예를 설명한다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기의 총합(TOT_DIE_NUM)을 한정하는 동작을 나타낸 도면이다.
메모리 컨트롤러(120)는 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기의 총합(TOT_DIE_NUM)이, 전원 공급 장치(130)에 포함된 캐패시터의 충전 용량, 즉 캐패시터에 충전된 전하의 양을 기초로 결정되는 임계 사이즈 이하가 되도록 제어할 수 있다. 이때, 캐패시터의 충전 용량은 정격 용량(캐패시터의 전극 간에 입력 가능한 최대 전압)을 100%, 방전 상태를 0%라고 할 때 0% ~ 100% 사이의 값으로 설정될 수 있다.
도 11에서, 만약 캐패시터의 충전 용량이 0% ~ 20% 사이이면 메모리 컨트롤러(120)는 슈퍼 메모리 블록의 크기의 총합(TOT_DIE_NUM)이 임계 사이즈 20 이하가 되도록 제어할 수 있다.
만약 캐패시터의 충전 용량이 20% ~ 40% 사이이면 메모리 컨트롤러(120)는 슈퍼 메모리 블록의 크기의 총합(TOT_DIE_NUM)이 임계 사이즈 40 이하가 되도록 제어할 수 있다.
만약 캐패시터의 충전 용량이 40% ~ 60% 사이이면 메모리 컨트롤러(120)는 슈퍼 메모리 블록의 크기의 총합(TOT_DIE_NUM)이 임계 사이즈 60 이하가 되도록 제어할 수 있다.
만약 캐패시터의 충전 용량이 60% ~ 80% 사이이면 메모리 컨트롤러(120)는 슈퍼 메모리 블록의 크기의 총합(TOT_DIE_NUM)이 임계 사이즈 80 이하가 되도록 제어할 수 있다.
만약 캐패시터의 충전 용량이 80% ~ 100% 사이이면 메모리 컨트롤러(120)는 슈퍼 메모리 블록의 크기의 총합(TOT_DIE_NUM)이 임계 사이즈 100 이하가 되도록 제어할 수 있다.
한편, 도 11에서 설명한 임계 사이즈 값 및 충전 용량의 구간은 예시적인 값으로서, 메모리 컨트롤러(120)는 임계 사이즈 값 및 충전 용량의 구간을 다양하게 설정할 수 있다.
이하, 도 5 내지 도 11에서 설명한 메모리 시스템(100)이 스트림의 개수에 따라 각 스트림에 대응하는 슈퍼 메모리 블록의 크기를 결정하는 시나리오의 일 예를 설명한다.
해당 시나리오에서, 메모리 시스템(100)은 최대 8개의 스트림을 생성할 수 있다고 가정한다. 그리고 메모리 시스템(100)의 메모리 장치(110)에 포함된 메모리 다이의 개수는 32개라고 가정한다. 그리고 메모리 시스템(100)의 전원 공급 장치(130)는 SPO 발생 시 최대 128개의 메모리 다이에 대한 쓰기 동작이 정상적으로 수행될 수 있도록 비상 전원을 공급할 수 있다고 가정한다.
먼저 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트로부터 수신한 커맨드를 처리하기 위해 제1 스트림을 생성할 수 있다. 이때, 제1 스트림에 대응하는 슈퍼 메모리 블록의 크기는 최대값인 32이다. 이 경우 동시에 액세스되는 메모리 다이의 개수는 32이다.
메모리 컨트롤러(120)는 제2 스트림를 추가로 생성할 수 있다. 이때, 제2 스트림에 대응하는 슈퍼 메모리 블록의 크기 역시 최대값인 32이다. 이 경우 동시에 액세스되는 메모리 다이의 개수는 32 + 32 = 64이다.
메모리 컨트롤러(120)는 제3 스트림을 추가로 생성할 수 있다. 이때, 제3 스트림에 대응하는 슈퍼 메모리 블록의 크기는 최대값인 32보다 작은 24이다. 이 경우 동시에 액세스되는 메모리 다이의 개수는 32 + 32 + 24 = 88이다.
메모리 컨트롤러(120)는 제4 스트림를 추가로 생성할 수 있다. 이때, 제4 스트림에 대응하는 슈퍼 메모리 블록의 크기는 제3 스트림에 대응하는 슈퍼 메모리 블록의 크기인 24보다 작은 16이다. 이 경우 동시에 액세스되는 메모리 다이의 개수는 32 + 32 + 24 + 16 = 104이다.
메모리 컨트롤러(120)는 전술한 방법과 같이 스트림을 추가로 생성하되 스트림의 개수는 8개 이내가 되도록 제어할 수 있다.
또한 메모리 컨트롤러(120)는 동시에 액세스되는 메모리 다이의 개수가 SPO 시 전원 공급 장치가 비상 전원을 공급할 수 있는 메모리 다이의 개수의 최대값인 128 이하가 되도록 제어할 수 있다.
도 12는 본 발명의 실시예들에 따른 메모리 컨트롤러(120)의 동작 방법을 나타낸 흐름도이다.
도 12를 참조하면, 메모리 컨트롤러(120)의 동작 방법은 호스트(HOST)로부터 수신한 커맨드를 처리하기 위한 복수의 스트림을 생성하는 단계를 포함할 수 있다(S1210).
그리고 메모리 컨트롤러(120)의 동작 방법은 S1210 단계에서 생성된 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기를 동적으로 설정하는 단계를 포함할 수 있다(S1220).
이때, 메모리 컨트롤러(120)는 메모리 장치(110)를 제어하고, 메모리 장치(110)는 다수의 메모리 블록을 포함하며 다수의 메모리 블록 중 일부를 포함하는 다수의 메모리 다이를 포함할 수 있다.
그리고 슈퍼 메모리 블록은 메모리 장치(110)에 포함된 다수의 메모리 블록 중 하나 이상을 포함할 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 13는 본 발명의 실시예들에 따른 컴퓨팅 시스템(1300)의 구성도이다.
도 13을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1300)은 시스템 버스(1360)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1300)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1310), 컴퓨팅 시스템(1300)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1320), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1330), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1340), 컴퓨팅 시스템(1300)이 사용하는 파워를 관리하는 파워 관리 모듈(1350) 등을 포함할 수 있다.
컴퓨팅 시스템(1300)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1300)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor: CIS), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 130: 전원 공급 장치
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (15)

  1. 다수의 메모리 블록을 포함하고, 상기 다수의 메모리 블록 중 일부를 포함하는 다수의 메모리 다이를 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    호스트로부터 수신한 커맨드를 복수의 스트림을 생성하여 처리하고,
    상기 복수의 스트림 중 하나에 대응하고 상기 다수의 메모리 블록 중 하나 이상을 포함하는 슈퍼 메모리 블록의 크기를 상기 복수의 스트림의 개수에 따라 동적으로 설정하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 스트림의 개수가 미리 설정된 임계 스트림 개수 이하가 되도록 제어하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 스트림의 개수가 증가할수록, 상기 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기가 감소하도록 제어하는 메모리 시스템.
  4. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 스트림 중 제1 스트림에 대응하는 슈퍼 메모리 블록의 크기가, 상기 복수의 스트림 중 상기 제1 스트림보다 이후에 생성된 제2 스트림에 대응하는 슈퍼 메모리 블록의 크기보다 같거나 크도록 제어하는 메모리 시스템.
  5. 제1항에 있어서,
    SPO(Sudden Power Off) 발생 시에 상기 메모리 컨트롤러에 비상 전원을 공급하는 전원 공급 장치를 추가로 포함하고,
    상기 전원 공급 장치는 상기 비상 전원을 공급하기 위하여 전하를 충전하는 캐패시터를 포함하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기의 총합이, 상기 캐패시터의 충전 용량을 기초로 결정되는 임계 사이즈 이하가 되도록 제어하는 메모리 시스템.
  7. 제1항에 있어서,
    상기 슈퍼 메모리 블록의 크기는,
    상기 슈퍼 메모리 블록에 포함되는 메모리 블록 중 적어도 하나를 포함하는 메모리 다이의 개수에 따라 결정되는 메모리 시스템.
  8. 다수의 메모리 블록을 포함하고, 상기 다수의 메모리 블록 중 일부를 포함하는 다수의 메모리 다이를 포함하는 메모리 장치와 통신하기 위한 메모리 인터페이스; 및
    상기 메모리 장치를 제어하기 위한 제어 회로를 포함하고,
    상기 제어 회로는,
    호스트로부터 수신한 커맨드를 복수의 스트림을 생성하여 처리하고,
    상기 복수의 스트림 중 하나에 대응하고 상기 다수의 메모리 블록 중 하나 이상을 포함하는 슈퍼 메모리 블록의 크기를 상기 복수의 스트림의 개수에 따라 동적으로 설정하는 메모리 컨트롤러.
  9. 제8항에 있어서,
    상기 제어 회로는,
    상기 복수의 스트림의 개수가 미리 설정된 임계 스트림 개수 이하가 되도록 제어하는 메모리 컨트롤러.
  10. 제8항에 있어서,
    상기 제어 회로는,
    상기 복수의 스트림의 개수가 증가할수록, 상기 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기가 감소하도록 제어하는 메모리 컨트롤러.
  11. 제8항에 있어서,
    상기 제어 회로는,
    상기 복수의 스트림 중 제1 스트림에 대응하는 슈퍼 메모리 블록의 크기가, 상기 복수의 스트림 중 상기 제1 스트림보다 이후에 생성된 제2 스트림에 대응하는 슈퍼 메모리 블록의 크기보다 같거나 크도록 제어하는 메모리 컨트롤러.
  12. 제8항에 있어서,
    SPO(Sudden Power Off) 발생 시에 전원 공급 장치로부터 비상 전원을 공급받고,
    상기 전원 공급 장치는 상기 비상 전원을 공급하기 위하여 전하를 충전하는 캐패시터를 포함하는 메모리 컨트롤러.
  13. 제12항에 있어서,
    상기 제어 회로는,
    상기 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기의 총합이, 상기 캐패시터의 충전 용량을 기초로 결정되는 임계 사이즈 이하가 되도록 제어하는 메모리 컨트롤러.
  14. 제1항에 있어서,
    상기 슈퍼 메모리 블록의 크기는,
    상기 슈퍼 메모리 블록에 포함되는 메모리 블록 중 적어도 하나를 포함하는 메모리 다이의 개수에 따라 결정되는 메모리 컨트롤러.
  15. 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 수신한 커맨드를 처리하기 위한 복수의 스트림을 생성하는 단계; 및
    상기 복수의 스트림 각각에 대응하는 슈퍼 메모리 블록의 크기를 상기 복수의 스트림의 개수에 따라 동적으로 설정하는 단계를 포함하고,
    상기 메모리 장치는 다수의 메모리 블록을 포함하며 상기 다수의 메모리 블록 중 일부를 포함하는 다수의 메모리 다이를 포함하고,
    상기 슈퍼 메모리 블록은 상기 다수의 메모리 블록 중 하나 이상을 포함하는 메모리 컨트롤러의 동작 방법.
KR1020190096028A 2019-08-07 2019-08-07 메모리 시스템, 메모리 컨트롤러 및 동작 방법 KR20210017181A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190096028A KR20210017181A (ko) 2019-08-07 2019-08-07 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US16/796,588 US11086541B2 (en) 2019-08-07 2020-02-20 Memory system, memory controller, and operating method
CN202010193377.9A CN112349315B (zh) 2019-08-07 2020-03-18 存储器系统、存储器控制器和操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190096028A KR20210017181A (ko) 2019-08-07 2019-08-07 메모리 시스템, 메모리 컨트롤러 및 동작 방법

Publications (1)

Publication Number Publication Date
KR20210017181A true KR20210017181A (ko) 2021-02-17

Family

ID=74357764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190096028A KR20210017181A (ko) 2019-08-07 2019-08-07 메모리 시스템, 메모리 컨트롤러 및 동작 방법

Country Status (3)

Country Link
US (1) US11086541B2 (ko)
KR (1) KR20210017181A (ko)
CN (1) CN112349315B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294598B2 (en) 2020-04-24 2022-04-05 Western Digital Technologies, Inc. Storage devices having minimum write sizes of data
US11537510B2 (en) * 2020-04-24 2022-12-27 Western Digital Technologies, Inc. Storage devices having minimum write sizes of data

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7165105B2 (en) * 2001-07-16 2007-01-16 Netgenesis Corporation System and method for logical view analysis and visualization of user behavior in a distributed computer network
JP5089901B2 (ja) * 2006-03-28 2012-12-05 株式会社日立製作所 記憶制御装置及び記憶制御装置の制御方法
US8204216B2 (en) * 2006-10-23 2012-06-19 Alcatel Lucent Processing method for message integrity with tolerance for non-sequential arrival of message data
US9021229B2 (en) * 2010-04-14 2015-04-28 International Business Machines Corporation Optimizing a file system for different types of applications in a compute cluster using dynamic block size granularity
US8832507B2 (en) * 2010-08-23 2014-09-09 Apple Inc. Systems and methods for generating dynamic super blocks
US9235502B2 (en) * 2011-09-16 2016-01-12 Apple Inc. Systems and methods for configuring non-volatile memory
WO2013137886A1 (en) * 2012-03-15 2013-09-19 Hewlett-Packard Development Company, L.P. Two-level chunking for data analytics
US9431113B2 (en) * 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
CN104967807B (zh) * 2014-12-30 2017-03-22 浙江大华技术股份有限公司 一种缓存方法和装置
US10592171B2 (en) 2016-03-16 2020-03-17 Samsung Electronics Co., Ltd. Multi-stream SSD QoS management
US10540274B2 (en) * 2016-03-29 2020-01-21 Micron Technology, Inc. Memory devices including dynamic superblocks, and related methods and electronic systems
KR102585214B1 (ko) * 2016-09-22 2023-10-05 삼성전자주식회사 가변 소거 유닛 크기를 가지는 스토리지 디바이스 및 이를 포함하는 레이드 스토리지 시스템
KR102610537B1 (ko) 2016-11-10 2023-12-06 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
KR102530369B1 (ko) * 2018-04-23 2023-05-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102517681B1 (ko) * 2018-06-05 2023-04-05 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Also Published As

Publication number Publication date
CN112349315A (zh) 2021-02-09
CN112349315B (zh) 2023-08-01
US11086541B2 (en) 2021-08-10
US20210042031A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
US11630764B2 (en) Memory system, memory controller, and method for operating same
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US11086541B2 (en) Memory system, memory controller, and operating method
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
US11922040B2 (en) Extended super memory blocks in memory systems
KR20210041233A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
US11614886B2 (en) Memory system and operating method thereof
US11474726B2 (en) Memory system, memory controller, and operation method thereof
US11307942B2 (en) Memory system, memory controller and method for operating memory controller
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210025412A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210054187A (ko) 메모리 시스템, 메모리 장치 및 메모리 시스템의 동작 방법
KR20200138894A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
US11893255B2 (en) Memory system for managing data corresponding to a plurality of zones and operating method thereof
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
US11709610B2 (en) Memory system, memory controller and operating method
US11636007B2 (en) Memory system and operating method thereof for flushing data in data cache with parity
US20230297502A1 (en) Memory system, memory controller and operating method of the memory system for controlling garbage collection
US20240211153A1 (en) Memory system for executing a target operation based on a program state of a super memory block and operating method thereof
US20240004566A1 (en) Memory system for managing namespace using write pointer and write count, memory controller, and method for operating memory system
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right