KR20220013661A - 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법 - Google Patents

메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR20220013661A
KR20220013661A KR1020200092868A KR20200092868A KR20220013661A KR 20220013661 A KR20220013661 A KR 20220013661A KR 1020200092868 A KR1020200092868 A KR 1020200092868A KR 20200092868 A KR20200092868 A KR 20200092868A KR 20220013661 A KR20220013661 A KR 20220013661A
Authority
KR
South Korea
Prior art keywords
memory cell
memory
data
programmed
pulses
Prior art date
Application number
KR1020200092868A
Other languages
English (en)
Inventor
박치제
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200092868A priority Critical patent/KR20220013661A/ko
Priority to US17/157,630 priority patent/US11532360B2/en
Priority to CN202110295269.7A priority patent/CN114067870A/zh
Publication of KR20220013661A publication Critical patent/KR20220013661A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 발명의 실시예들은 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 장치는 터보 프로그램 모드가 셋된 상태에서 제1 메모리 블록에 포함된 하나의 제1 메모리 셀에 데이터를 프로그램할 때, 터보 프로그램 모드가 리셋된 상태에서 상기 제1 메모리 셀에 데이터가 프로그램될 때 상기 제1 메모리 셀에 인가되는 ISPP 프로그램 펄스의 개수보다 작은 제1 펄스 개수의 ISPP 프로그램 펄스를 상기 제1 메모리 셀에 인가하고, 제1 메모리 셀에 프로그램된 데이터를 제2 메모리 블록에 포함된 제2 메모리 셀로 마이그레이션할 때, 제1 펄스 개수보다 큰 제2 펄스 개수의 ISPP 프로그램 펄스를 제2 메모리 셀에 인가할 수 있다. 이를 통해 메모리 장치는 호스트로부터 수신한 데이터를 더욱 빠르게 프로그램할 수 있고, 데이터의 프로그램 속도를 증가시키면서 동시에 저장된 데이터의 신뢰성을 일정 수준 이상 확보할 수 있다.

Description

메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법{MEMORY SYSTEM, MEMORY DEVICE, AND OPERATING METHOD OF MEMORY DEVICE}
본 발명의 실시예들은 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 메모리 시스템과 호스트 사이의 통신 속도가 빨라지면서, 호스트가 요구하는 QoS(Quality of Service)를 만족하기 위해 메모리 시스템이 데이터를 라이트하는 속도 역시 빨라지고 있다. 또한, 호스트가 메모리 시스템에 라이트하는 데이터의 크기 역시 증가하고 있다. 이러한 메모리 시스템의 요구 사항을 만족하기 위해서, 메모리 시스템이 호스트로부터 수신한 대용량의 데이터를 빠르게 라이트할 수 있도록 지원하는 다양한 기술이 개발되고 있다.
본 발명의 실시예들은 호스트로부터 수신한 데이터를 더욱 빠르게 프로그램할 수 있는 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 데이터의 프로그램 속도를 증가시키면서 동시에 저장된 데이터의 신뢰성을 일정 수준 이상 확보할 수 있는 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 메모리 장치 및 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 장치는 제1 메모리 블록 및 제2 메모리 블록을 포함할 수 있다.
메모리 컨트롤러는 제1 메모리 블록에 데이터를 프로그램할 때 인가되는 ISPP 프로그램 펄스의 개수를 결정하는 모드인 터보 프로그램 모드의 셋 또는 리셋 여부를 결정할 수 있다.
메모리 장치는 터보 프로그램 모드가 셋된 상태에서 제1 메모리 블록에 포함된 하나의 제1 메모리 셀에 데이터를 프로그램할 때, 제1 펄스 개수의 ISPP 프로그램 펄스를 제1 메모리 셀에 인가할 수 있다.
메모리 장치는 제1 메모리 셀에 프로그램된 데이터를 제2 메모리 블록에 포함된 하나의 제2 메모리 셀로 마이그레이션할 때, 제2 펄스 개수의 ISPP 프로그램 펄스를 제2 메모리 셀에 인가할 수 있다.
이때, 제1 펄스 개수는, 터보 프로그램 모드가 리셋된 상태에서 제1 메모리 셀에 데이터가 프로그램될 때 제1 메모리 셀에 인가되는 ISPP 프로그램 펄스의 개수보다 작다.
이때, 제2 펄스 개수는 제1 펄스 개수보다 크다.
제1 메모리 셀에 저장되는 데이터의 비트수는, 제2 메모리 셀에 저장되는 데이터의 비트 수보다 적을 수 있다.
한편, 메모리 장치는 제1 메모리 셀에 프로그램된 데이터를 제1 메모리 셀에 유지 가능한 시간의 최대값인 최대 유지 시간을 기초로 제1 펄스 개수를 결정할 수 있다.
메모리 장치는 제1 메모리 셀에 데이터가 프로그램될 때 인가되는 ISPP 프로그램 펄스 간의 전압 차이를 최대 유지 시간을 기초로 결정할 수 있다.
메모리 장치는 제1 메모리 셀에 프로그램된 데이터가 콜드 데이터인지 여부에 따라, 제1 메모리 셀에 프로그램된 데이터를 제2 메모리 셀로 마이그레이션하는 시점을 상이하게 결정할 수 있다.
메모리 장치는 유휴 상태일 때, 제1 메모리 셀에 프로그램된 데이터를 제2 메모리 셀로 마이그레이션할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 메모리 장치를 제공할 수 있다.
메모리 장치는 제1 메모리 블록 및 제2 메모리 블록을 포함할 수 있다.
메모리 장치는 제1 메모리 블록에 데이터를 프로그램할 때 인가되는 ISPP 프로그램 펄스의 개수를 결정하는 모드인 터보 프로그램 모드가 셋된 상태에서 제1 메모리 블록에 포함된 하나의 제1 메모리 셀에 데이터를 프로그램할 때, 제1 펄스 개수의 ISPP 프로그램 펄스를 인가할 수 있다.
메모리 장치는 제1 메모리 셀에 프로그램된 데이터를 제2 메모리 블록에 포함된 하나의 제2 메모리 셀로 마이그레이션할 때, 제2 펄스 개수의 ISPP 프로그램 펄스를 인가할 수 있다.
이때, 제1 펄스 개수는, 터보 프로그램 모드가 리셋된 상태에서 상기 제1 메모리 셀에 데이터가 프로그램될 때 제1 메모리 셀에 인가되는 ISPP 프로그램 펄스의 개수보다 작다.
이때, 제2 펄스 개수는 제1 펄스 개수보다 크다.
또 다른 측면에서, 본 발명의 실시예들은 제1 메모리 블록 및 제2 메모리 블록을 포함하는 메모리 장치의 동작 방법을 제공할 수 있다.
메모리 장치의 동작 방법은 제1 메모리 블록에 데이터를 프로그램할 때 인가되는 ISPP 프로그램 펄스의 개수를 결정하는 모드인 터보 프로그램 모드가 셋된 상태에서 제1 메모리 블록에 포함된 하나의 제1 메모리 셀에 제1 펄스 개수의 ISPP 프로그램 펄스를 인가하여 데이터를 프로그램하는 단계를 포함할 수 있다.
그리고 메모리 장치의 동작 방법은 제1 메모리 셀에 프로그램된 데이터를 제2 메모리 블록에 포함된 하나의 제2 메모리 셀에 제2 펄스 개수의 ISPP 프로그램 펄스를 인가하여 제2 메모리 셀로 마이그레이션하는 단계를 포함할 수 있다.
이때, 제1 펄스 개수는, 터보 프로그램 모드가 리셋된 상태에서 제1 메모리 셀에 데이터가 프로그램될 때 제1 메모리 셀에 인가되는 ISPP 프로그램 펄스의 개수보다 작다.
이때, 제2 펄스 개수는 제1 펄스 개수보다 크다.
제1 메모리 셀에 저장되는 데이터의 비트수는, 제2 메모리 셀에 저장되는 데이터의 비트 수보다 적을 수 있다.
한편, 제1 펄스 개수는 제1 메모리 셀에 프로그램된 데이터를 제1 메모리 셀에 유지 가능한 시간의 최대값인 최대 유지 시간을 기초로 결정될 수 있다.
제1 메모리 셀에 데이터가 프로그램될 때 인가되는 ISPP 프로그램 펄스 간의 전압 차이는 최대 유지 시간을 기초로 결정될 수 있다.
본 발명의 실시예들에 의하면, 호스트로부터 수신한 데이터를 더욱 빠르게 프로그램할 수 있다.
또한, 본 발명의 실시예들에 의하면, 데이터의 프로그램 속도를 증가시키면서 동시에 저장된 데이터의 신뢰성을 일정 수준 이상 확보할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 장치의 동작을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 장치가 제1 메모리 셀에 프로그램 펄스를 인가하는 동작을 나타낸 도면이다.
도 6은 본 발명의 실시예들에서 최대 유지 시간을 설명한 도면이다.
도 7은 본 발명의 실시예들에서 최대 유지 시간에 따른 제1 펄스 개수의 일 예를 설명한 도면이다.
도 8은 본 발명의 실시예들에서 최대 유지 시간에 따른 ISPP 펄스 간의 전압 차이의 일 예를 설명한 도면이다.
도 9는 본 발명의 실시예들에서 제1 메모리 셀에 프로그램된 데이터를 제2 메모리 셀로 마이그레이션하는 동작의 일 예를 설명한 흐름도이다.
도 10은 본 발명의 실시예들에서 제1 메모리 셀에 프로그램된 데이터를 제2 메모리 셀로 마이그레이션하는 동작의 다른 예를 설명한 흐름도이다.
도 11은 본 발명의 실시예들에 따른 메모리 장치의 동작 방법을 나타낸 흐름도이다.
도 12는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀은 앞의 메모리 셀의 전압 강하에 의하여, 처음에 위치하는 메모리 셀과 맨 마지막에 위치하는 메모리 셀에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 장치(110)의 동작을 나타낸 도면이다.
도 4를 참조하면, 메모리 장치(110)는 제1 메모리 블록(BLK_1) 및 제2 메모리 블록(BLK_2)을 포함할 수 있다. 제1 메모리 블록(BLK_1) 및 제2 메모리 블록(BLK_2)은 각각 도 1에서 설명한 메모리 블록 중 하나이다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 데이터를 프로그램(라이트)할 것을 요청하는 커맨드를 수신할 때, 제1 메모리 블록(BLK_1)에 포함된 하나의 제1 메모리 셀(MC_1)에 해당 데이터를 프로그램할 수 있다.
한편, 메모리 컨트롤러(120)는 제1 메모리 블록(BLK_1)에 데이터를 프로그램할 때 인가되는 ISPP 프로그램 펄스의 개수를 결정하는 모드인 터보 프로그램 모드(TP_MODE)의 셋 또는 리셋 여부를 결정할 수 있다. 메모리 컨트롤러(120)는 터보 프로그램 모드(TP_MODE)가 셋 또는 리셋되었다는 정보를 메모리 장치(110)에 커맨드 또는 신호 등을 통해 지시할 수 있다.
메모리 장치(110)는, 해당 데이터를 제1 메모리 블록(BLK_1)에 포함된 제1 메모리 셀(MC_1)에 프로그램할 수 있다.
이때, 제1 메모리 셀(MC_1)에 데이터를 프로그램할 때 제1 메모리 셀(MC_1)에 인가되는 ISPP 프로그램 펄스의 개수인 제1 펄스 개수는 터보 프로그램 모드(TP_MODE)의 셋 또는 리셋 여부에 따라 달라질 수 있다. 이에 대해서는 이하 도 5에서 자세히 설명한다.
메모리 장치(110)는 제1 메모리 셀(MC_1)에 데이터가 프로그램된 이후에, 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 블록(BLK_2)에 포함된 제2 메모리 셀(MC_2)로 마이그레이션할 수 있다.
이때, 메모리 장치(110)는 데이터를 프로그램할 때, 먼저 제1 메모리 셀(MC_1)에 데이터를 프로그램한 후, 특정한 조건이 만족된 시점에 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)으로 마이그레이션할 수 있다.
이때, 제1 메모리 셀(MC_1)에 저장되는 데이터의 비트 수는 제2 메모리 셀(MC_2)에 저장되는 데이터의 비트 수보다 적을 수 있다. 일 예로, 제1 메모리 셀(MC_1)은 SLC이고, 제2 메모리 셀(MC_2)은 xLC(e.g. MLC, TLC, QLC)일 수 있다. 다른 예로 제1 메모리 셀(MC_1)은 MLC이고, 제2 메모리 셀(MC_2)은 TLC 또는 QLC일 수 있다.
제1 메모리 셀(MC_1)에 저장되는 데이터의 비트 수가 제2 메모리 셀(MC_2)에 저장되는 데이터의 비트 수보다 적은 이유는, 적은 데이터를 저장할 수 있는 메모리 셀의 프로그램 속도가 보다 많은 데이터를 저장할 수 있는 메모리 셀의 프로그램 속도보다 빠르기 때문이다.
즉, 메모리 장치(110)는 보다 빠른 속도로 프로그램 가능한 제1 메모리 셀(MC_1)에 데이터를 우선 프로그램함으로써, 호스트로부터 수신한 데이터를 보다 빠르게 프로그램할 수 있다. 그리고 메모리 장치(110)는 이후 제1 메모리 셀(MC_1)에 프로그램된 데이터를 보다 많은 데이터를 저장할 수 있는 제2 메모리 셀(MC_2)로 마이그레이션하여 대용량의 데이터를 저장할 수 있도록 지원할 수 있다.
이하, 메모리 장치(110)가 제1 메모리 셀(MC_1) 및 제2 메모리 셀(MC_2)에 데이터를 프로그램하기 위해 프로그램 펄스를 인가하는 동작에 대해 설명한다.
도 5는 본 발명의 실시예들에 따른 메모리 장치(110)가 제1 메모리 셀(MC_1)에 프로그램 펄스를 인가하는 동작을 나타낸 도면이다.
메모리 장치(110)는 제1 메모리 셀(MC_1) 에 데이터를 프로그램할 때, ISPP(Incremental Step Pulse Program) 방법을 사용할 수 있다.
ISPP는 메모리 셀에 데이터를 프로그램할 때, 메모리 셀의 컨트롤 게이트에 크기가 점점 증가하는 i개(i는 자연수)의 프로그램 펄스를 인가하고 그 결과를 검증하는 과정을 반복하면서 메모리 셀에 데이터를 프로그램하는 방법이다.
ISPP를 통해 메모리 셀에 데이터를 프로그램하면, 메모리 셀의 문턱 전압 분포의 산포가 줄어들어 프로그램된 데이터에 오류가 발생할 가능성이 감소하므로 프로그램된 데이터의 신뢰성(reliability)이 증가하는 장점이 있다.
하지만 프로그램 펄스를 인가한 후 결과를 검증하는 과정이 반복되기 때문에, 메모리 셀에 인가하는 프로그램 펄스의 개수가 증가할수록 프로그램 시간이 오래 소요되는 단점이 있다.
도 5를 참조하면, 메모리 장치(110)는 터보 프로그램 모드(TP_MODE)가 셋된 상태에서 제1 메모리 셀(MC_1)에 데이터를 프로그램할 때, 제1 펄스 개수인 m개(m은 0 이상의 정수)의 ISPP 프로그램 펄스(VP1, VP2, ~ , VPm)를 제1 메모리 셀(MC_1)에 인가할 수 있다.
반면, 메모리 장치(110)는 터보 프로그램 모드(TP_MODE)가 리셋된 상태에서 제1 메모리 셀(MC_1)에 데이터를 프로그램할 때, k개(k는 0 이상의 정수)의 ISPP 프로그램 펄스(VP1', VP2', ~ , VPk-1',VPk')를 제1 메모리 셀(MC_1)에 인가할 수 있다.
이때 제1 펄스 개수 m은 터보 프로그램 모드(TP_MODE)가 리셋된 상태에서 제1 메모리 셀(MC_1)에 데이터가 프로그램될 때 제1 메모리 셀(MC_1)에 인가되는 ISPP 프로그램 펄스의 개수인 k보다 작다. 즉, 메모리 장치(110)는 터보 프로그램 모드(TP_MODE)가 셋된 상태에서 보다 빠른 데이터 프로그램 속도를 확보하기 위해서 제1 메모리 셀(MC_1)에 인가하는 ISPP 프로그램 펄스의 개수를 줄일 수 있다.
메모리 장치(110)는 제1 메모리 블록(BLK_1)에 포함된 제1 메모리 셀(MC_1)에 데이터를 프로그램할 때, 제1 펄스 개수인 m개(m은 0 이상의 정수)의 ISPP 프로그램 펄스(VP1, VP2, ~ ,VPm)를 제1 메모리 셀(MC_1)에 인가할 수 있다. 그리고 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 블록(BLK_2)에 포함된 제2 메모리 셀(MC_2)로 마이그레이션할 때, 메모리 장치(110)는 제2 펄스 개수인 n개(n은 자연수)의 ISPP 프로그램 펄스(VP1', VP2', ~ , VPn-1', VPn')를 제2 메모리 셀(MC_2)에 인가할 수 있다.
이때 제2 펄스 개수 n은 제1 펄스 개수 m보다 크다. 즉, 메모리 장치(110)는 제1 메모리 셀(MC_1)에 데이터를 프로그램할 때는 보다 빠른 프로그램 속도를 확보하기 위해 제1 메모리 셀(MC_1)에 인가하는 ISPP 프로그램 펄스의 개수를 줄일 수 있다. 메모리 장치(110)는 저장되는 데이터의 비트 수가 적은 제1 메모리 셀(MC_1)에 데이터를 프로그램하면서, 동시에 제1 메모리 셀(MC_1)에 데이터를 프로그램할 때 인가되는 ISPP 프로그램 펄스의 개수를 줄여서 프로그램 속도를 보다 빠르게 할 수 있다.
그리고 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션할 때는 프로그램된 데이터의 오류 발생 가능성을 줄이기 위해서 제2 메모리 셀(MC_2)에 인가하는 ISPP 프로그램 펄스의 개수를 늘일 수 있다.
이를 통해 제2 메모리 셀(MC_2)에 저장된 데이터의 신뢰성은 일정 수준 이상 확보할 수 있다. 예를 들어 제2 메모리 셀(MC_2)에 저장된 데이터는 최소 1년 동안 오류가 발생하지 않는다는 것이 보장될 수 있다.
도 6은 본 발명의 실시예들에서 최대 유지 시간(MT)을 설명한 도면이다.
도 6을 참조하면, 메모리 장치(110)는 터보 프로그램 모드(TP_MODE)가 셋된 상태에서 제1 메모리 블록(BLK_1)에 포함된 제1 메모리 셀(MC_1)에 데이터를 프로그램할 때, 제1 펄스 개수인 m개(m은 0 이상의 정수)의 ISPP 프로그램 펄스(VP1, VP2, ~ ,VPm)를 제1 메모리 셀(MC_1)에 인가할 수 있다. 그리고 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 블록(BLK_2)에 포함된 제2 메모리 셀(MC_2)로 마이그레이션할 때, 메모리 장치(110)는 제2 펄스 개수인 n개(n은 자연수)의 ISPP 프로그램 펄스(VP1', VP2', ~ , VPn-1', VPn')를 제2 메모리 셀(MC_2)에 인가할 수 있다.
이때 제2 펄스 개수 n은 제1 펄스 개수 m보다 크다. 즉, 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션할 때 메모리 장치(110)는 프로그램된 데이터의 오류 발생 가능성을 줄이기 위해서 제2 메모리 셀(MC_2)에 인가하는 ISPP 프로그램 펄스의 개수인 제2 펄스 개수를 제1 펄스 개수보다 증가시킬 수 있다.
이를 통해 제2 메모리 셀(MC_2)에 저장된 데이터의 신뢰성은 일정 수준 이상 확보할 수 있다. 예를 들어 제2 메모리 셀(MC_2)에 저장된 데이터는 최소 1년 동안 오류가 발생하지 않는다는 것이 보장될 수 있다.
도 6을 참조하면, 메모리 장치(110)가 제1 메모리 셀(MC_1)에 데이터를 프로그램한 시점과 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션하는 시점 사이에 지연(delay)이 발생할 수 있다.
일 예로 메모리 장치(110)는 우선 순위가 높은 다른 동작(e.g. 리드 동작)을 먼저 처리하기 위해 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션하는 동작을 지연할 수 있다. 다른 예로 메모리 장치(110)는 마이그레이션 동작으로 인한 성능 감소를 최소화하기 위해서, 특정한 조건이 만족될 때에 한해 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션하는 동작을 실행할 수 있다.
따라서, 메모리 장치(110)가 제1 메모리 셀(MC_1)에 데이터를 프로그램한 이후부터 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션하기 전까지, 데이터가 제1 메모리 셀(MC_1)에 프로그램된 상태가 유지된다. 이때, 제1 메모리 셀(MC_1)에 데이터가 프로그램된 제1시점(T1)부터 제1 메모리 셀(MC_1)에 프로그램된 데이터가 제2 메모리 셀(MC_2)로 마이그레이션되는 제2시점(T2) 사이의 시간의 최대값이 최대 유지 시간(TM)이다. 즉, 최대 유지 시간(TM)은 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제1 메모리 셀(MC_1)에 유지 가능한 시간의 최대값이다.
이때, 메모리 장치(110)는 제1 메모리 셀(MC_1)에 데이터를 프로그램할 때 제1 메모리 셀(MC_1)에 인가되는 ISPP 프로그램 펄스의 개수인 제1 펄스 개수를 최대 유지 시간(TM)을 기초로 결정할 수 있다.
일 예로, 최대 유지 시간(TM)은 메모리 컨트롤러(120)에 의해 설정된 값일 수 있다. 메모리 컨트롤러(120)는 최대 유지 시간(TM)을 메모리 장치(110)에 지시할 수 있다.
다른 예로, 최대 유지 시간(TM) 은 이전에 사용된 유지 시간의 히스토리를 기초로 설정될 수 있다. 만약 이전에 사용된 유지 시간의 히스토리가 3시간, 6시간, 1일일 경우 최대 유지 시간(TM)은 1일로 설정될 수 있다.
제1 메모리 셀(MC_1)에 프로그램된 데이터가 정상적으로 제2 메모리 셀(MC_2)로 마이그레이션되기 위해서는 전술한 최대 유지 시간(TM) 동안에 제1 메모리 셀(MC_1)에 프로그램된 데이터에 오류가 발생하지 않아야 한다. 따라서, 메모리 장치(110)는 제1 메모리 셀(MC_1)에 프로그램된 데이터가 적어도 최대 유지 시간(TM) 동안에는 오류가 발생하지 않도록 제1 펄스 개수를 결정할 수 있다.
이때, 최대 유지 시간(TM) 이 증가할수록 제1 펄스 개수도 비례하여 증가할 수 있다. 예를 들어, 제1 메모리 셀(MC_1)에 최대 1일 동안 데이터가 유지 가능할 때의 제1 펄스 개수 값보다 제1 메모리 셀(MC_2)에 최대 2일 동안 데이터가 유지 가능할 때의 제1 펄스 개수 값이 더 크다.
도 7은 본 발명의 실시예들에서 최대 유지 시간(TM) 에 따른 제1 펄스 개수의 일 예를 설명한 도면이다.
도 7을 참조하면, 최대 유지 시간(TM)이 1일 미만이면 제1 펄스 개수는 1이고, 최대 유지 시간(TM)이 1일 이상이고 3일 미만이면 제1 펄스 개수는 3이고, 최대 유지 시간(TM)이 3일 이상이고 7일 미만이면 제1 펄스 개수는 5이고, 최대 유지 시간(TM)이 7일 이상이면 제1 펄스 개수는 7일 수 있다. 단, 도 7에서 설명한 것은 최대 유지 시간(TM)에 따른 제1 펄스 개수의 일 예로서, 최대 유지 시간(TM) 및 그에 따른 제1 펄스 개수의 구체적인 값은 달라질 수 있다.
도 8은 본 발명의 실시예들에서 최대 유지 시간(TM) 에 따른 ISPP 펄스 간의 전압 차이의 일 예를 설명한 도면이다.
도 8을 참조하면, 제1 메모리 셀(MC_1)에 데이터가 프로그램될 때 인가되는 ISPP 프로그램 펄스 간의 전압 차이는 전술한 최대 유지 시간(TM)을 기초로 결정될 수 있다.
예를 들어, 최대 유지 시간(TM)이 3일일 때의 전압 차이가 제1 전압 차이(VTH_DIFF1)이라고 가정하고, 최대 유지 시간(TM)이 5일일 때의 전압 차이가 제2 전압 차이(VTH_DIFF2)라고 가정한다.
이때, 제1 전압 차이(VTH_DIFF1)의 크기는 제2 전압 차이(VTH_DIFF2)의 크기보다 클 수 있다. 즉, 최대 유지 시간(TM)이 증가할수록 제1 메모리 셀(MC_1)에 데이터가 프로그램될 때 인가되는 ISPP 프로그램 펄스 간의 전압 차이는 감소할 수 있다.
한편, 메모리 장치(110)는 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션하는 시점을 다양한 방법으로 결정할 수 있다. 이하, 이에 대한 구체적인 실시예를 설명한다.
도 9는 본 발명의 실시예들에서 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션하는 동작의 일 예를 설명한 흐름도이다.
도 9를 참조하면, 메모리 장치(110)는 제1 메모리 셀(MC_1)에 프로그램된 데이터가 콜드 데이터인지 여부에 따라 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션하는 시점을 상이하게 결정할 수 있다.
먼저, 메모리 장치(110)는 제1 메모리 셀(MC_1)에 프로그램된 데이터가 콜드 데이터인지 여부를 판단할 수 있다(S910). 콜드 데이터는 호스트(HOST)에 의해 액세스되는 빈도가 낮은 데이터를 의미한다. 반대로, 웜 데이터 또는 핫 데이터는 호스트(HOST)에 의해 액세스되는 빈도가 높은 데이터를 의미한다.
일 예로, 메모리 장치(110)는 설정된 단위 시간 동안 제1 메모리 셀(MC_1)에 프로그램된 데이터가 리드된 횟수가 설정된 임계 리드 횟수 미만일 때 제1 메모리 셀(MC_1)에 프로그램된 데이터가 콜드 데이터라고 판단하고, 설정된 임계 리드 횟수 이상일 때 제1 메모리 셀(MC_1)에 프로그램된 데이터가 웜 데이터 또는 핫 데이터라고 판단할 수 있다.
다른 예로, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 제1 메모리 셀(MC_1)에 프로그램된 데이터가 콜드 데이터인지 여부를 지시하는 커맨드를 기초로, 제1 메모리 셀(MC_1)에 프로그램된 데이터가 콜드 데이터인지 여부를 판단할 수 있다.
메모리 장치(110)는 제1 메모리 셀(MC_1)에 프로그램된 데이터가 콜드 데이터일 때(S910-Y), 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 제1 시점에 마이그레이션할 수 있다(S920).
반면, 메모리 장치(110)는 제1 메모리 셀(MC_1)에 프로그램된 데이터가 콜드 데이터가 아닐 때(S910-N), 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 제1 시점에 마이그레이션할 수 있다(S930).
이때, 제2 시점은 제1 시점보다 이후 시점이다. 즉, 제1 메모리 셀(MC_1)에 프로그램된 데이터가 콜드 데이터일 때 해당 데이터가 마이그레이션되는 시점이, 제1 메모리 셀(MC_1)에 프로그램된 데이터가 웜 데이터 또는 핫 데이터일 때 해당 데이터가 마이그레이션되는 시점보다 빠르다. 콜드 데이터는 호스트(HOST)에 의해 액세스되는 빈도가 낮으므로 빠른 속도로 액세스 가능한 제1 메모리 블록(BLK_1) 상에 저장되기보다는 대용량의 데이터를 저장할 수 있는 제2 메모리 블록(BLK_2) 상에 저장되는 것이 바람직하기 때문이다.
도 10은 본 발명의 실시예들에서 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션하는 동작의 다른 예를 설명한 흐름도이다.
먼저, 메모리 장치(110)는 메모리 장치(110)가 유휴(idle) 상태인지를 판단할 수 있다(S1010).
유휴 상태는 메모리 장치(110)가 호스트(HOST) 또는 메모리 컨트롤러(120)가 요청한 동작(e.g. 리드/프로그램/소거 동작, 가비지 콜렉션(garbage collection), 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim) 등의 백그라운드 동작)을 실행하지 않는 상태를 의미한다.
메모리 장치(110)는 메모리 장치(110)가 유휴 상태일 때(S1010-Y), 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 셀(MC_2)로 마이그레이션할 수 있다(S1020). 마이그레이션 동작에 의해 호스트(HOST) 또는 메모리 컨트롤러(120)가 요청한 동작이 영향을 받지 않기 때문이다.
반면, 메모리 장치(110)는 메모리 장치(110)가 유휴 상태가 아닐 때(S1010-N), 제1 메모리 셀(MC_1)에 프로그램된 데이터를 그대로 유지하고, 제2 메모리 셀(MC_2)로 마이그레이션하지 않을 수 있다(S1030).
도 11은 본 발명의 실시예들에 따른 메모리 장치(110)의 동작 방법을 나타낸 흐름도이다.
메모리 장치(110)의 동작 방법은 제1 메모리 블록(BLK_1)에 포함된 하나의 제1 메모리 셀(MC_1)에 제1 펄스 개수의 ISPP 프로그램 펄스를 인가하여 데이터를 프로그램하는 단계를 포함할 수 있다(S1110). 이때, 제1 메모리 블록(BLK_1)에 데이터를 프로그램할 때 인가되는 ISPP 프로그램 펄스의 개수를 결정하는 모드인 터보 프로그램 모드(TP_MODE)는 셋된 상태일 수 있다.
그리고 메모리 장치(110)의 동작 방법은 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제2 메모리 블록(BLK_2)에 포함된 하나의 제2 메모리 셀(MC_2)에 제2 펄스 개수의 ISPP 프로그램 펄스를 인가하여 제2 메모리 셀(MC_2)로 마이그레이션하는 단계를 포함할 수 있다(S1120).
이때, 제1 펄스 개수는 터보 프로그램 모드(TP_MODE)가 리셋된 상태에서 제1 메모리 셀(MC_1)에 데이터가 프로그램될 때 제1 메모리 셀(MC_1)에 인가되는 ISPP 프로그램 펄스의 개수보다 작다.
이때, 제2 펄스 개수는 제1 펄스 개수보다 크다.
한편, 제1 메모리 셀(MC_1)에 저장되는 데이터의 비트 수는, 제2 메모리 셀(MC_2)에 저장되는 데이터의 비트 수보다 적을 수 있다.
제1 펄스 개수는 제1 메모리 셀(MC_1)에 프로그램된 데이터를 제1 메모리 셀(MC_1)에 유지 가능한 시간의 최대값인 최대 유지 시간의 최대값을 기초로 결정될 수 있다.
제1 메모리 셀에 데이터가 프로그램될 때 인가되는 ISPP 프로그램 펄스 간의 전압 차이는 전술한 최대 유지 시간을 기초로 결정될 수 있다.
도 12은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1200)의 구성도이다.
도 12을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1200)은 시스템 버스(1260)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1200)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1210), 컴퓨팅 시스템(1200)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1220), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1230), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1240), 컴퓨팅 시스템(1200)이 사용하는 파워를 관리하는 파워 관리 모듈(1250) 등을 포함할 수 있다.
컴퓨팅 시스템(1200)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1200)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (16)

  1. 제1 메모리 블록 및 제2 메모리 블록을 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 제1 메모리 블록에 데이터를 프로그램할 때 인가되는 ISPP 프로그램 펄스의 개수를 결정하는 모드인 터보 프로그램 모드의 셋 또는 리셋 여부를 결정하고,
    상기 메모리 장치는,
    상기 터보 프로그램 모드가 셋된 상태에서 상기 제1 메모리 블록에 포함된 하나의 제1 메모리 셀에 데이터를 프로그램할 때, 제1 펄스 개수의 ISPP 프로그램 펄스를 상기 제1 메모리 셀에 인가하고,
    상기 제1 메모리 셀에 프로그램된 데이터를 상기 제2 메모리 블록에 포함된 하나의 제2 메모리 셀로 마이그레이션할 때, 제2 펄스 개수의 ISPP 프로그램 펄스를 상기 제2 메모리 셀에 인가하고,
    상기 제1 펄스 개수는, 상기 터보 프로그램 모드가 리셋된 상태에서 상기 제1 메모리 셀에 데이터가 프로그램될 때 상기 제1 메모리 셀에 인가되는 ISPP 프로그램 펄스의 개수보다 작고,
    상기 제2 펄스 개수는 상기 제1 펄스 개수보다 큰 메모리 시스템.
  2. 제1항에 있어서,
    상기 제1 메모리 셀에 저장되는 데이터의 비트 수는, 상기 제2 메모리 셀에 저장되는 데이터의 비트 수보다 적은 메모리 시스템.
  3. 제1항에 있어서,
    상기 메모리 장치는,
    상기 제1 메모리 셀에 프로그램된 데이터를 상기 제1 메모리 셀에 유지 가능한 시간의 최대값인 최대 유지 시간을 기초로 상기 제1 펄스 개수를 결정하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 장치는,
    상기 제1 메모리 셀에 데이터가 프로그램될 때 인가되는 ISPP 프로그램 펄스 간의 전압 차이를 상기 최대 유지 시간을 기초로 결정하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 장치는,
    상기 제1 메모리 셀에 프로그램된 데이터가 콜드 데이터인지 여부에 따라, 상기 제1 메모리 셀에 프로그램된 데이터를 상기 제2 메모리 셀로 마이그레이션하는 시점을 상이하게 결정하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 메모리 장치는,
    유휴 상태일 때, 상기 제1 메모리 셀에 프로그램된 데이터를 상기 제2 메모리 셀로 마이그레이션하는 메모리 시스템.
  7. 제1 메모리 블록 및 제2 메모리 블록을 포함하고,
    상기 제1 메모리 블록에 데이터를 프로그램할 때 인가되는 ISPP 프로그램 펄스의 개수를 결정하는 모드인 터보 프로그램 모드가 셋된 상태에서 상기 제1 메모리 블록에 포함된 하나의 제1 메모리 셀에 데이터를 프로그램할 때, 제1 펄스 개수의 ISPP 프로그램 펄스를 상기 제1 메모리 셀에 인가하고,
    상기 제1 메모리 셀에 프로그램된 데이터를 상기 제2 메모리 블록에 포함된 하나의 제2 메모리 셀로 마이그레이션할 때, 제2 펄스 개수의 ISPP 프로그램 펄스를 상기 제2 메모리 셀에 인가하고,
    상기 제1 펄스 개수는, 상기 터보 프로그램 모드가 리셋된 상태에서 상기 제1 메모리 셀에 데이터가 프로그램될 때 상기 제1 메모리 셀에 인가되는 ISPP 프로그램 펄스의 개수보다 작고,
    상기 제2 펄스 개수는 상기 제1 펄스 개수보다 큰 메모리 장치.
  8. 제7항에 있어서,
    상기 제1 메모리 셀에 저장되는 데이터의 비트 수는, 상기 제2 메모리 셀에 저장되는 데이터의 비트 수보다 적은 메모리 장치.
  9. 제7항에 있어서,
    상기 제1 메모리 셀에 프로그램된 데이터를 상기 제1 메모리 셀에 유지 가능한 시간의 최대값인 최대 유지 시간을 기초로 상기 제1 펄스 개수를 결정하는 메모리 장치.
  10. 제9항에 있어서,
    상기 제1 메모리 셀에 데이터가 프로그램될 때 인가되는 ISPP 프로그램 펄스 간의 전압 차이를 상기 최대 유지 시간을 기초로 결정는 메모리 장치.
  11. 제10항에 있어서,
    상기 제1 메모리 셀에 프로그램된 데이터가 콜드 데이터인지 여부에 따라, 상기 제1 메모리 셀에 프로그램된 데이터를 상기 제2 메모리 셀로 마이그레이션하는 시점을 상이하게 결정하는 메모리 장치.
  12. 제7항에 있어서,
    유휴 상태일 때, 상기 제1 메모리 셀에 프로그램된 데이터를 상기 제2 메모리 셀로 마이그레이션하는 메모리 장치.
  13. 제1 메모리 블록 및 제2 메모리 블록을 포함하는 메모리 장치의 동작 방법에 있어서,
    상기 제1 메모리 블록에 데이터를 프로그램할 때 인가되는 ISPP 프로그램 펄스의 개수를 결정하는 모드인 터보 프로그램 모드가 셋된 상태에서 상기 제1 메모리 블록에 포함된 하나의 제1 메모리 셀에 제1 펄스 개수의 ISPP 프로그램 펄스를 인가하여 데이터를 프로그램하는 단계; 및
    상기 제1 메모리 셀에 프로그램된 데이터를, 상기 제2 메모리 블록에 포함된 하나의 제2 메모리 셀에 제2 펄스 개수의 ISPP 프로그램 펄스를 인가하여 상기 제2 메모리 셀로 마이그레이션하는 단계를 포함하고,
    상기 제1 펄스 개수는, 상기 터보 프로그램 모드가 리셋된 상태에서 상기 제1 메모리 셀에 데이터가 프로그램될 때 상기 제1 메모리 셀에 인가되는 ISPP 프로그램 펄스의 개수보다 작고,
    상기 제2 펄스 개수는 상기 제1 펄스 개수보다 큰 메모리 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 제1 메모리 셀에 저장되는 데이터의 비트 수는, 상기 제2 메모리 셀에 저장되는 데이터의 비트 수보다 적은 메모리 장치의 동작 방법.
  15. 제13항에 있어서,
    상기 제1 펄스 개수는 상기 제1 메모리 셀에 프로그램된 데이터를 상기 제1 메모리 셀에 유지 가능한 시간의 최대값인 최대 유지 시간을 기초로 결정되는 메모리 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 제1 메모리 셀에 데이터가 프로그램될 때 인가되는 ISPP 프로그램 펄스 간의 전압 차이는 상기 최대 유지 시간을 기초로 결정되는 메모리 장치의 동작 방법.
KR1020200092868A 2020-07-27 2020-07-27 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법 KR20220013661A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200092868A KR20220013661A (ko) 2020-07-27 2020-07-27 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
US17/157,630 US11532360B2 (en) 2020-07-27 2021-01-25 Memory system, memory device, and method for operating memory device
CN202110295269.7A CN114067870A (zh) 2020-07-27 2021-03-19 存储器系统、存储器装置以及用于操作存储器装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200092868A KR20220013661A (ko) 2020-07-27 2020-07-27 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220013661A true KR20220013661A (ko) 2022-02-04

Family

ID=79688583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200092868A KR20220013661A (ko) 2020-07-27 2020-07-27 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법

Country Status (3)

Country Link
US (1) US11532360B2 (ko)
KR (1) KR20220013661A (ko)
CN (1) CN114067870A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116469447A (zh) * 2022-02-18 2023-07-21 武汉置富半导体技术有限公司 一种基于动态规划的存储单元可靠性等级确定方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4099327A1 (en) * 2021-06-04 2022-12-07 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for programming an array of resistive memory cells
US11593032B1 (en) * 2021-08-06 2023-02-28 Micron Technology, Inc. Memory sub-system data migration
US11887670B2 (en) * 2021-08-19 2024-01-30 Sandisk Technologies Llc Controlling bit line pre-charge voltage separately for multi-level memory cells and single-level memory cells to reduce peak current consumption

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120058157A (ko) 2010-11-29 2012-06-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 프로그래밍 방법
KR102391514B1 (ko) * 2015-11-04 2022-04-27 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20180088190A (ko) * 2017-01-26 2018-08-03 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR20190064033A (ko) 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20200098081A (ko) * 2019-02-11 2020-08-20 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116469447A (zh) * 2022-02-18 2023-07-21 武汉置富半导体技术有限公司 一种基于动态规划的存储单元可靠性等级确定方法及装置
CN116469447B (zh) * 2022-02-18 2024-04-09 武汉置富半导体技术有限公司 一种基于动态规划的存储单元可靠性等级确定方法及装置

Also Published As

Publication number Publication date
US11532360B2 (en) 2022-12-20
US20220028457A1 (en) 2022-01-27
CN114067870A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
KR102635689B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11532360B2 (en) Memory system, memory device, and method for operating memory device
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
KR20220032268A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20210065356A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210155055A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210025412A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11709610B2 (en) Memory system, memory controller and operating method
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
US11307794B2 (en) Memory system, memory controller, and operation method of memory system
KR20220118011A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220142660A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210149314A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20230036680A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230094622A (ko) 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination