KR20230094622A - 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법 - Google Patents

슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법 Download PDF

Info

Publication number
KR20230094622A
KR20230094622A KR1020210183929A KR20210183929A KR20230094622A KR 20230094622 A KR20230094622 A KR 20230094622A KR 1020210183929 A KR1020210183929 A KR 1020210183929A KR 20210183929 A KR20210183929 A KR 20210183929A KR 20230094622 A KR20230094622 A KR 20230094622A
Authority
KR
South Korea
Prior art keywords
memory block
super
super memory
memory
data
Prior art date
Application number
KR1020210183929A
Other languages
English (en)
Inventor
임영수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210183929A priority Critical patent/KR20230094622A/ko
Priority to US17/740,437 priority patent/US11954349B2/en
Priority to CN202210718446.2A priority patent/CN116301569A/zh
Publication of KR20230094622A publication Critical patent/KR20230094622A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 각각 복수의 페이지들을 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치 및 복수의 메모리 블록들 중 하나 이상을 각각 포함하는 복수의 슈퍼 메모리 블록들 중에서 제1 슈퍼 메모리 블록에 대한 프로그램 동작을 모니터링하고, 설정된 기준 시점으로부터 설정된 시구간 동안 제1 슈퍼 메모리 블록에 대한 프로그램 동작이 실행되지 않았다고 판단될 때, 제1 슈퍼 메모리 블록의 상태를 기초로 제1 슈퍼 메모리 블록에 대한 타깃 동작을 실행하는 메모리 컨트롤러를 포함할 수 있다.

Description

슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법{MEMORY SYSTEM EXECUTING TARGET OPERATION BASED ON PROGRAM STATE OF SUPER MEMORY BLOCK AND OPERATING METHOD THEREOF}
본 발명의 실시예들은 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 시스템은 메모리 장치에 포함된 메모리 블록에 데이터를 라이트할 수 있다. 이때, 데이터가 라이트되는 메모리 블록은 새로운 데이터가 라이트될 수 있는 소거된(erased) 페이지를 하나 이상 포함할 수 있다.
본 발명의 실시예들은 특정한 메모리 블록이 오픈된 상태로 오래 지속될 경우에 해당 메모리 블록에 저장된 데이터의 신뢰성이 저하되는 문제를 방지할 수 있는 메모리 시스템 및 그 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 각각 복수의 페이지들을 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치; 및 복수의 메모리 블록들 중 하나 이상을 각각 포함하는 복수의 슈퍼 메모리 블록들 중에서 제1 슈퍼 메모리 블록에 대한 프로그램 동작을 모니터링하고, 설정된 기준 시점으로부터 설정된 시구간 동안 제1 슈퍼 메모리 블록에 대한 프로그램 동작이 실행되지 않았다고 판단될 때, 제1 슈퍼 메모리 블록의 상태를 기초로 제1 슈퍼 메모리 블록에 대한 타깃 동작을 실행하는 메모리 컨트롤러;를 포함하는 메모리 시스템을 제공할 수 있다.
다른 측면에서, 본 발명의 실시예들은 각각 복수의 페이지들을 포함하는 복수의 메모리 블록들 중 하나 이상을 각각 포함하는 복수의 슈퍼 메모리 블록들 중에서, 제1 슈퍼 메모리 블록에 대한 프로그램 동작을 모니터링하는 단계; 설정된 기준 시점으로부터 설정된 시구간 동안 제1 슈퍼 메모리 블록에 대한 프로그램 동작의 실행 여부를 판단하는 단계; 설정된 기준 시점으로부터 설정된 시구간 동안 제1 슈퍼 메모리 블록에 대한 프로그램 동작이 실행되지 않았다고 판단될 때, 제1 슈퍼 메모리 블록의 상태를 기초로 제1 슈퍼 메모리 블록에 대한 타깃 동작을 실행하는 단계를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
이때, 타깃 동작은, 1) 복수의 슈퍼 메모리 블록들 중 제2 슈퍼 메모리 블록에 저장된 미리 설정된 크기의 유효한 데이터 유닛을 제1 슈퍼 메모리 블록으로 마이그레이션하는 동작, 2) 제1 슈퍼 메모리 블록에 포함된 모든 소거된 페이지들에, 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션하는 동작 또는 3) 제1 슈퍼 메모리 블록에 저장된 모든 유효한 데이터를 상기 제2 슈퍼 메모리 블록으로 마이그레이션하는 동작일 수 있다.
본 발명의 실시예들에 의하면, 특정한 메모리 블록이 오픈된 상태로 오래 지속될 경우에 해당 메모리 블록에 저장된 데이터의 신뢰성이 저하되는 문제를 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템의 동작의 일 예를 나타낸 흐름도이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템이 타깃 동작을 실행하는 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템이 타깃 동작을 실행하는 다른 예를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템이 타깃 동작을 실행하는 또 다른 예를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템이 타깃 동작의 실행 여부를 판단하기 위해 사용하는 기준 시점의 일 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템이 타깃 동작을 결정하는 일 예를 나타낸 흐름도이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템이 데이터 유닛의 크기를 결정하는 일 예를 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템이 제1 슈퍼 메모리 블록에 데이터 유닛을 프로그램하는 위치의 일 예를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템이 제1 슈퍼 메모리 블록의 특징을 기초로 타깃 동작을 결정하는 일 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)은 메모리 장치(110) 및 메모리 컨트롤러(120)를 포함할 수 있다.
도 4에서, 메모리 장치(110)는 복수의 메모리 블록들(BLK)을 포함할 수 있다. 이때, 복수의 메모리 블록들(BLK)은 각각 복수의 페이지들(PG)을 포함할 수 있다.
그리고 메모리 컨트롤러(120)는 메모리 장치(110)에 포함된 복수의 메모리 블록들(BLK)을, 복수의 슈퍼 메모리 블록들(SBLK)로 그룹화할 수 있다. 이때, 복수의 슈퍼 메모리 블록들(SBLK) 각각은 메모리 장치(110)에 포함된 복수의 메모리 블록들(BLK) 중 하나 이상을 포함할 수 있다.
한편, 메모리 장치(110)는 복수의 메모리 다이들(미도시)을 포함하고, 복수의 메모리 다이들(미도시)은 각각 복수의 플래인들(미도시)을 포함할 수 있다. 이때, 하나의 슈퍼 메모리 블록(SBLK)에 포함된 메모리 블록(BLK)은 서로 다른 메모리 다이에 위치하거나 또는 같은 메모리 다이의 서로 다른 플래인 상에 위치할 수 있다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작의 일 예를 나타낸 흐름도이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 복수의 슈퍼 메모리 블록들(SBLK) 중에서 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작을 모니터링할 수 있다(S510).
이때, 제1 슈퍼 메모리 블록(SBLK_1)은 소거된(erased) 페이지를 하나 이상 포함하는 오픈 슈퍼 메모리 블록일 수 있다. 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지에는 데이터가 프로그램(라이트)될 수 있다. 한편, 소거된 페이지는 공백(empty) 페이지, 프리(free) 페이지 또는 여유(available) 페이지로도 호칭될 수 있다.
그리고 메모리 컨트롤러(120)는, 설정된 기준 시점으로부터 설정된 시구간 동안 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 실행되었는지를 판단한다(S520).
일 예로, 전술한 시구간은 미리 설정된 값이거나 또는 메모리 시스템(100)의 외부 장치(e.g. 호스트(HOST))에 의해 지정된 값일 수 있다. 한편, 전술한 시구간의 길이는 메모리 장치(110)의 웨어-아웃(wear-out) 상태에 따라 변경될 수 있으며 또한 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 메모리 블록들에 포함된 메모리 셀들의 모드(e.g. SLC 모드, MLC 모드, TLC 모드, QLC 모드)에 따라 변경될 수 있다.
일 예로, 메모리 컨트롤러(120)는, 미리 설정된 주기마다 제1 슈퍼 메모리 블록(SBLK_1)에서 마지막으로 데이터가 프로그램된 페이지의 위치를 확인하여, 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 실행되었는지를 판단할 수 있다.
만약, 제1 슈퍼 메모리 블록(SBLK_1)에서 마지막으로 데이터가 프로그램된 페이지의 위치가 변경되었을 경우, 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 실행되었다고 판단할 수 있다.
반면, 제1 슈퍼 메모리 블록(SBLK_1)에서 마지막으로 데이터가 프로그램된 페이지의 위치가 변경되지 않았을 경우, 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 실행되지 않았다고 판단할 수 있다.
설정된 기준 시점으로부터 설정된 시구간 동안 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 실행되지 않았다고 판단될 때(S520-N), 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)의 상태를 확인할 수 있다(S530).
일 예로, 제1 슈퍼 메모리 블록(SBLK_1)의 상태는, 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터의 상태(e.g. 데이터의 크기, 속성)이거나 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 메모리 블록(BLK) 및 페이지(PG)의 상태(e.g. 소거된 페이지의 개수, 유효한 데이터가 저장된 페이지의 개수)일 수 있다.
다른 예로, 제1 슈퍼 메모리 블록(SBLK_1)의 상태는, 제1 슈퍼 메모리 블록(SBLK_1)에 데이터가 프로그램되는 패턴(e.g. 순차 프로그램)일 수 있다.
그리고, 메모리 컨트롤러(120)는 S530 단계에서 확인된 제1 슈퍼 메모리 블록(SBLK_1)의 상태를 기초로, 제1 슈퍼 메모리 블록(SBLK_1)에 대한 타깃 동작을 실행할 수 있다(S540).
본 발명의 실시예들에서, 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 대한 타깃 동작을 실행함으로써, 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 설정된 기준 시점으로부터 설정된 시구간 동안 실행되지 않아서 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터의 신뢰성이 저하되는 문제를 방지할 수 있다.
제1 슈퍼 메모리 블록(SBLK_1)에 포함된 페이지들(PG) 중 일부에 데이터가 프로그램되지 않은 상태인 오픈 상태가 유지되는 시간이 길어질수록 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터의 신뢰성에 문제가 발생할 가능성이 높아진다.
일반적으로, 전술한 문제를 해결하기 위해 제1 슈퍼 메모리 블록(SBLK_1)을 클로즈드(closed) 상태로 변경시키는 방법이 사용된다. 제1 슈퍼 메모리 블록(SBLK_1)이 클로즈드 상태가 될 경우, 제1 슈퍼 메모리 블록(SBLK_1)에는 유효한 데이터 또는 무효인 데이터가 저장된 페이지만 존재하고 소거된 페이지가 존재하지 않는다.
그러나, 메모리 시스템(100)이 제1 슈퍼 메모리 블록(SBLK_1)을 임의로 클로즈드 상태로 변경할 수 없는 경우가 있다. 예를 들어, 제1 슈퍼 메모리 블록(SBLK_1)에 프로그램되는 데이터의 전체 크기가 설정되어 있고 제1 슈퍼 메모리 블록(SBLK_1)에 새로운 데이터가 프로그램되는 위치가 설정되어 있을 때, 메모리 시스템(100)이 제1 슈퍼 메모리 블록(SBLK_1)을 임의로 클로즈드 상태로 변경할 경우 제1 슈퍼 메모리 블록(SBLK_1)의 성능이 저하되는 문제가 발생할 수 있다.
또한, 메모리 시스템(100)이 제1 슈퍼 메모리 블록(SBLK_1)을 임의로 클로즈드 상태로 변경하면서 발생하는 문제를 방지하기 위한 추가 동작을 실행해야 하므로, 메모리 시스템(100)이 슈퍼 메모리 블록들(SBLK)을 유지하고 관리하는 동작의 복잡성(complexity)이 증가할 우려가 있다.
따라서, 본 발명의 실시예들에서, 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)의 상태에 따라서 적합한 타깃 동작을 실행함으로써, 성능 저하 및 유지 관리의 복잡성이 증가하는 문제를 방지하면서 동시에 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터의 신뢰성이 저하되는 문제를 방지할 수 있다.
한편, 메모리 컨트롤러(120)는 S540 단계에서 타깃 동작이 실행된 이후에, 추가로 메모리 시스템(100)의 외부(e.g. 호스트(HOST))로부터 쓰기 요청된 데이터를, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지에 프로그램할 수 있다.
반면, 설정된 기준 시점으로부터 설정된 시구간 동안 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 실행되었다고 판단될 때(S520-Y), 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 대한 타깃 동작을 미실행할 수 있다(S550).
이하, 도 6 내지 도 8에서, 전술한 타깃 동작의 구체적인 실시예들을 설명한다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 동작을 실행하는 일 예를 나타낸 도면이다.
도 6을 참조하면, 일 예로, 타깃 동작은 복수의 슈퍼 메모리 블록들(SBLK) 중 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 미리 설정된 크기의 데이터 유닛(DU)을, 제1 슈퍼 메모리 블록(SBLK_1)으로 마이그레이션하는 동작일 수 있다.
데이터 유닛(DU)에 포함된 데이터는 유효한 데이터일 수 있다. 즉, 유효하지 않은 데이터는 제2 슈퍼 메모리 블록(SBLK_2)에서 제1 슈퍼 메모리 블록(SBLK_1)으로 마이그레이션되지 않을 수 있다.
데이터 유닛(DU)의 크기는, 일 예로, 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 페이지(PG)의 크기의 배수일 수 있다.
한편, 도 6에서, 데이터 유닛(DU)이 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 메모리 블록들(BLK)의 전체에 분산되어 저장된 경우를 예를 들어 도시하였다. 하지만, 본 발명의 실시예들에서 데이터 유닛(DU)이 반드시 분산되어 저장될 필요는 없다. 데이터 유닛(DU)은, 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 메모리 블록들(BLK)의 일부에만 분산되어 저장되거나, 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 메모리 블록들(BLK) 중 어느 하나에만 저장될 수도 있다.
메모리 컨트롤러(120)는 타깃 동작을 실행하여, 복수의 슈퍼 메모리 블록들(SBLK) 중 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 미리 설정된 크기의 유효한 데이터 유닛(DU)을, 제1 슈퍼 메모리 블록(SBLK_1)으로 마이그레이션할 수 있다. 이를 통해, 제1 슈퍼 메모리 블록(SBLK_1)에 마지막으로 데이터가 프로그램된 페이지에 저장된 데이터의 신뢰성에 문제가 발생하는 것을 방지할 수 있다.
또한, 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 더미(dummy) 데이터를 프로그램하는 대신에 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 데이터 유닛(DU)을 제1 슈퍼 메모리 블록(SBLK_1)으로 마이그레이션함으로써, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 페이지들(PG) 중 일부를 더미 데이터를 저장하는데 소모하는 문제를 방지할 수 있다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 동작을 실행하는 다른 예를 나타낸 도면이다.
도 7을 참조하면, 다른 예로, 타깃 동작은 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 모든 소거된 페이지들에, 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션하는 동작일 수 있다.
도 7에서, 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 페이지들(PG) 중 어느 하나에 저장된 유효한 데이터는, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지들 중 하나로 마이그레이션될 수 있다. 이 경우, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지는 유효한 페이지로 전환되고, 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 유효한 페이지는 유효하지 않은 페이지로 전환될 수 있다.
메모리 컨트롤러(120)는 타깃 동작을 실행하여, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 모든 소거된 페이지들에, 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션할 수 있다.
이 경우, 제1 슈퍼 메모리 블록(SBLK_1)에는 더 이상 소거된 페이지가 존재하지 않는 클로즈드 상태가 된다. 따라서, 제1 슈퍼 메모리 블록(SBLK_1)이 오픈된 상태가 지속됨으로써 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터의 신뢰성이 저하되는 문제는 발생하지 않는다.
한편, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 모든 소거된(erased) 페이지들에 유효한 데이터가 라이트되기 위해서, 제2 슈퍼 메모리 블록(SBLK_1)에 포함된 유효한 데이터의 크기는, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 모든 소거된(erased) 페이지들의 크기의 총합 이상이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 동작을 실행하는 또 다른 예를 나타낸 도면이다.
도 8을 참조하면, 또 다른 예로, 타깃 동작은 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 모든 유효한 데이터를, 제2 슈퍼 메모리 블록(SBLK_2)으로 마이그레이션하는 동작일 수 있다.
도 8에서, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 페이지들에 저장된 유효한 데이터는, 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 소거된 페이지로 마이그레이션될 수 있다. 이 경우, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 유효한 데이터가 저장된 페이지는 유효하지 않은 데이터가 저장된 페이지가 되고, 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 소거된 페이지는 유효한 데이터가 저장된 페이지가 될 수 있다.
도 8에서 설명한 타깃 동작이 실행되면, 제1 슈퍼 메모리 블록(SBLK_1)은 더 이상 유효한 데이터를 저장하지 않는 상태가 된다. 따라서, 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 데이터의 신뢰성을 유지할 필요가 없다. 그리고 메모리 컨트롤러(120)는 제1 슈퍼 메모리 블록(SBLK_1)을 소거함으로써 데이터를 저장할 수 있는 공간을 추가로 확보할 수 있다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 동작의 실행 여부를 판단하기 위해 사용하는 기준 시점의 일 예를 나타낸 도면이다.
도 9에서, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 전술한 기준 시점(RP)을 1) 메모리 시스템(100)이 유휴(idle) 상태로 진입한 시점 또는 2) 메모리 시스템(100)이 저전력 모드로 진입한 시점으로 설정할 수 있다.
일 예로, 유휴 상태는 메모리 시스템(100)이 메모리 장치(110)로부터 데이터를 리드하는 동작, 메모리 장치(110)에 데이터를 라이트하는 동작 및 메모리 장치(110)에 포함된 메모리 블록(BLK)을 소거하는 동작을 수행하지 않는 상태를 의미할 수 있다.
일 예로, 저전력 모드는 메모리 시스템(100)이 미리 설정된 임계 전력 이하로 전력을 소비하도록 동작하는 상태를 의미할 수 있다. 저전력 모드에서는 메모리 시스템(100)의 기능 중 일부가 비활성화될 수 있다. 한편, 저전력 모드는 슬립(sleep) 모드, 전력 절약(power saving) 모드로 호칭될 수도 있다.
메모리 컨트롤러(120)는, 기준 시점(RP)으로부터 설정된 시구간(TP) 내에 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 실행될 때, 제1 슈퍼 메모리 블록(SBLK_1)에 대한 타깃 동작을 실행하지 않는다(A).
메모리 컨트롤러(120)는, 기준 시점(RP)으로부터 설정된 시구간(TP) 동안 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 실행되지 않을 때, 제1 슈퍼 메모리 블록(SBLK_1)의 상태를 기초로 제1 슈퍼 메모리 블록(SBLK_1)에 대한 타깃 동작을 실행할 수 있다(B).
도 10은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 동작을 결정하는 일 예를 나타낸 흐름도이다.
도 10을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지들의 개수를 카운트할 수 있다(S1010).
메모리 컨트롤러(120)는, S1010 단계에서 카운트된 소거된 페이지들의 개수가 설정된 임계 페이지 개수 이상인지 판단한다(S1020).
메모리 컨트롤러(120)는 카운트된 소거된 페이지들의 개수가 임계 페이지 개수 이상일 때(S1020-Y), 타깃 동작을, 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 유효한 데이터 유닛(DU)을 제1 슈퍼 메모리 블록(SBLK_1)으로 마이그레이션하는 동작으로 결정할 수 있다(S1030).
반면, 메모리 컨트롤러(120)는 카운트된 소거된 페이지들의 개수가 임계 페이지 개수 미만일 때(S1020-N), 타깃 동작을, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 모든 소거된 페이지들에 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션하는 동작으로 결정할 수 있다(S1040).
도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)이 데이터 유닛(DU)의 크기를 결정하는 일 예를 나타낸 도면이다.
도 11을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 데이터 유닛(DU)의 크기를, 제1 슈퍼 메모리 블록(SBLK_1)의 크기에 비례하여 결정할 수 있다. 이때, 제1 슈퍼 메모리 블록(SBLK_1)의 크기는 제1 슈퍼 메모리 블록(SBLK_1)에 저장될 수 있는 데이터의 크기, 즉 저장 용량을 의미한다.
이때, 제1 슈퍼 메모리 블록(SBLK_1)의 크기는 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 메모리 블록들(BLK)의 개수를 기초로 결정될 수 있다.
일 예로, 메모리 장치(110)가 4개의 메모리 다이들(미도시)을 포함하고, 4개의 메모리 다이들(미도시)이 각각 4개의 플래인들(미도시)을 포함한다고 가정한다. 이때, 제1 슈퍼 메모리 블록(SBLK_1)은 4*4 = 16개의 메모리 블록들(BLK)을 포함할 수 있다. 이 경우 제1 슈퍼 메모리 블록(SBLK_1)의 크기는 메모리 블록(BLK)의 크기의 16배가 된다.
다른 예로, 메모리 장치(110)가 8개의 메모리 다이들(미도시)을 포함하고, 8개의 메모리 다이들(미도시)이 각각 4개의 플래인들(미도시)을 포함한다고 가정한다. 이때, 제1 슈퍼 메모리 블록(SBLK_1)은 8*4 = 32개의 메모리 블록들(BLK)을 포함할 수 있다. 이 경우 제1 슈퍼 메모리 블록(SBLK_1)의 크기는 메모리 블록(BLK)의 크기의 16배가 된다. 이때, 데이터 유닛(DU)의 크기는, 제1 슈퍼 메모리 블록(SBLK_1)이 16개의 메모리 블록들(BLK)을 포함하는 경우의 2배가 된다.
한편, 메모리 컨트롤러(120)는 제2 슈퍼 메모리 블록(SBLK_2)에서 데이터 유닛(DU)을 리드할 때, 인터리빙 방식(interleaving manner)으로 리드할 수 있다.
메모리 컨트롤러(120)가 제2 슈퍼 메모리 블록(SBLK_2)에서 데이터 유닛(DU)을 인터리빙 방식으로 리드한다는 것은, 메모리 컨트롤러(120)가 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 메모리 블록들(BLK)에 분산되어 저장된 데이터 유닛(DU)의 부분들을 병렬적으로 리드한다는 것을 의미한다.
일 예로, 제1 슈퍼 메모리 블록(SBLK_1)의 16개의 메모리 블록들(BLK)을 포함하는 경우, 데이터 유닛(DU)의 크기는 페이지(PG)의 크기의 16배이고, 16개의 메모리 블록들(BLK) 각각에 데이터 유닛(DU)의 부분(각각 1 페이지 크기)이 저장될 수 있다. 메모리 컨트롤러(120)는 데이터 유닛(DU)을 리드하기 위해 16개의 메모리 블록들(BLK)에서 데이터 유닛(DU)의 부분들을 병렬적으로 리드함으로써, 데이터 유닛(DU)을 보다 빠르게 리드할 수 있다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 슈퍼 메모리 블록(SBLK_1)에 데이터 유닛(DU)을 프로그램하는 위치의 일 예를 나타낸 도면이다.
도 12를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 데이터 유닛(DU)을, 제1 슈퍼 메모리 블록(SBLK_1)에 마지막으로 데이터가 프로그램된 위치의 다음 위치부터 프로그램할 수 있다.
즉, 메모리 컨트롤러(120)는, 제1 슈퍼 메모리 블록(SBLK_1)에 마지막으로 데이터가 프로그램된 위치의 다음 위치에 소거된 상태의 페이지가 존재하지 않도록, 제1 슈퍼 메모리 블록(SBLK_1)에 마지막으로 데이터가 프로그램된 위치의 다음 위치부터 데이터 유닛(DU)을 프로그램할 수 있다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 슈퍼 메모리 블록(SBLK_1)의 특징을 기초로 타깃 동작을 결정하는 일 예를 나타낸 도면이다.
도 13을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 제1 슈퍼 메모리 블록(SBLK_1)이 데이터가 순차적으로만 프로그램되는 슈퍼 메모리 블록일 때, 타깃 동작을, 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 모든 유효한 데이터를, 제2 슈퍼 메모리 블록(SBLK_2)으로 마이그레이션하는 동작으로 결정할 수 있다. 이 경우, 타깃 동작은, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지들의 개수와 무관하게 결정될 수 있다.
제1 슈퍼 메모리 블록(SBLK_1)이 데이터가 순차적으로만 프로그램되는 슈퍼 메모리 블록이라는 것은, 제1 슈퍼 메모리 블록(SBLK_1)에 데이터가 프로그램될 때 특정한 논리 주소의 순서(e.g. 논리 주소의 오름 차순 또는 내림 차순)에 따라서 프로그램된다는 것을 의미한다. 이 경우, 제1 슈퍼 메모리 블록(SBLK_1)에 데이터를 랜덤하게 프로그램하는 동작은 금지된다.
제1 슈퍼 메모리 블록(SBLK_1)에 데이터가 순차적으로만 프로그램되는 경우, 제1 슈퍼 메모리 블록(SBLK_1)에서 저장되는 데이터에 대응하는 논리 주소들은 하나의 연속적인 논리 주소 구간에 포함될 수 있다.
한편, 메모리 시스템(100)에 구역화된 네임스페이스(Zoned-Namespace) 기술이 적용될 경우, 제1 슈퍼 메모리 블록(SBLK_1)은 데이터가 순차적으로만 프로그램되는 슈퍼 메모리 블록일 수 있다.
이처럼 제1 슈퍼 메모리 블록(SBLK_1)이 데이터가 순차적으로만 프로그램되는 슈퍼 메모리 블록일 때, 제1 슈퍼 메모리 블록(SBLK_1)에 다른 슈퍼 메모리 블록에 저장된 데이터를 마이그레이션할 경우 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지들의 개수가 달라져서, 슈퍼 메모리 블록에 대한 성능 요구 사항이 만족되지 않는 문제가 발생할 수 있다.
따라서, 메모리 컨트롤러(120)는, 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 모든 유효한 데이터를 제2 슈퍼 메모리 블록(SBLK_2)으로 마이그레이션함으로써, 데이터의 신뢰성을 확보하면서 동시에 슈퍼 메모리 블록에 대한 성능 요구 사항이 계속 만족되도록 할 수 있다. 이때, 제2 슈퍼 메모리 블록(SBLK_2)에 포함된 소거된 페이지들의 개수는, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지들의 개수 이상일 수 있다.
한편, 제2 슈퍼 메모리 블록(SBLK_2)에 마이그레이션되는 데이터 역시, 제2 슈퍼 메모리 블록(SBLK_2)에 순차적으로 프로그램될 수 있다.
그리고 메모리 컨트롤러(120)는 타깃 동작이 실행된 이후, 제2 슈퍼 메모리 블록(SBLK_2)을, 제1 슈퍼 메모리 블록(SBLK_1)과 마찬가지로, 데이터가 논리 주소의 순서에 따라 순차적으로 프로그램되는 슈퍼 메모리 블록으서 설정할 수 있다. 이 경우, 제2 슈퍼 메모리 블록(SBLK_2)에 데이터를 랜덤하게 프로그램하는 동작은 금지된다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 도면이다.
도 14를 참조하면, 메모리 시스템(100)의 동작 방법은, 복수의 슈퍼 메모리 블록들(SBLK) 중 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작을 모니터링하는 단계(S1410)를 포함할 수 있다. 이때, 복수의 슈퍼 메모리 블록들(SBLK)은 각각 복수의 메모리 블록들(BLK) 중 하나 이상을 포함할 수 있다. 그리고 복수의 메모리 블록들(BLK)은 각각 복수의 페이지들(PG)을 포함할 수 있다.
그리고, 메모리 시스템(100)의 동작 방법은, 설정된 기준 시점으로부터 설정된 시구간 동안 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작의 실행 여부를 판단하는 단계(S1420)를 포함할 수 있다.
이때, 기준 시점은, 일 예로, 메모리 시스템(100)이 유휴 상태로 진입한 시점 또는 메모리 시스템(100)이 저전력 모드로 진입한 시점일 수 있다.
그리고, 메모리 시스템(100)의 동작 방법은, 설정된 기준 시점으로부터 설정된 시구간 동안 제1 슈퍼 메모리 블록(SBLK_1)에 대한 프로그램 동작이 실행되지 않았다고 판단될 때, 제1 슈퍼 메모리 블록(SBLK_1)의 상태를 기초로 제1 슈퍼 메모리 블록(SBLK_1)에 대한 타깃 동작을 실행하는 단계(S1430)를 포함할 수 있다.
이때, 타깃 동작은 1) 복수의 슈퍼 메모리 블록들(SBLK) 중 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 유효한 데이터 유닛(DU)을 제1 슈퍼 메모리 블록(SBLK_1)으로 마이그레이션하는 동작, 2) 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 모든 소거된 페이지들에, 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션하는 동작 또는 3) 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 모든 유효한 데이터를 제2 슈퍼 메모리 블록(SBLK_2)으로 마이그레이션하는 동작일 수 있다.
일 예로, 타깃 동작은, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지들의 개수가 설정된 임계 페이지 개수 이상일 때, 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 유효한 데이터 유닛(DU)을 제1 슈퍼 메모리 블록(SBLK_1)으로 마이그레이션하는 동작으로 결정되고, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 소거된 페이지들의 개수가 임계 페이지 개수 미만일 때, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 모든 소거된 페이지들에, 제2 슈퍼 메모리 블록(SBLK_2)에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션하는 동작으로 결정될 수 있다.
이때, 데이터 유닛(DU)의 크기는, 제1 슈퍼 메모리 블록(SBLK_1)에 포함된 메모리 블록(BLK)의 개수를 기초로 결정되는 제1 슈퍼 메모리 블록(SBLK_1)의 크기에 비례하여 결정될 수 있다.
제2 슈퍼 메모리 블록(SBLK_2)에 저장된 유효한 데이터 유닛(DU)이 제1 슈퍼 메모리 블록(SBLK_1)으로 마이그레이션될 때, 데이터 유닛(DU)은 제2 슈퍼 메모리 블록(SBLK_2)에서 인터리빙 방식으로 리드될 수 있다.
데이터 유닛(DU)은, 제1 슈퍼 메모리 블록(SBLK_1)에 마지막으로 데이터가 프로그램된 위치의 다음 위치부터 프로그램될 수 있다.
다른 예로, 타깃 동작은, 제1 슈퍼 메모리 블록(SBLK_1)이 데이터가 순차적으로만 프로그램되는 슈퍼 메모리 블록일 때, 제1 슈퍼 메모리 블록(SBLK_1)에 저장된 모든 유효한 데이터를 제2 슈퍼 메모리 블록(SBLK_2)으로 마이그레이션하는 동작으로 결정될 수 있다.
도 15은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)의 구성도이다.
도 15을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)은 시스템 버스(1560)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1500)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1510), 컴퓨팅 시스템(1500)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1520), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1530), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1540), 컴퓨팅 시스템(1500)이 사용하는 파워를 관리하는 파워 관리 모듈(1550) 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (20)

  1. 각각 복수의 페이지들을 포함하는 복수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 복수의 메모리 블록들 중 하나 이상을 각각 포함하는 복수의 슈퍼 메모리 블록들 중에서 제1 슈퍼 메모리 블록에 대한 프로그램 동작을 모니터링하고,
    설정된 기준 시점으로부터 설정된 시구간 동안 상기 제1 슈퍼 메모리 블록에 대한 프로그램 동작이 실행되지 않았다고 판단될 때, 상기 제1 슈퍼 메모리 블록의 상태를 기초로 상기 제1 슈퍼 메모리 블록에 대한 타깃 동작을 실행하는 메모리 컨트롤러;를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 기준 시점을, 상기 메모리 시스템이 유휴 상태로 진입한 시점 또는 상기 메모리 시스템이 저전력 모드로 진입한 시점으로 설정하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 타깃 동작은,
    상기 복수의 슈퍼 메모리 블록들 중 제2 슈퍼 메모리 블록에 저장된 미리 설정된 크기의 유효한 데이터 유닛을 상기 제1 슈퍼 메모리 블록으로 마이그레이션하는 동작, 상기 제1 슈퍼 메모리 블록에 포함된 모든 소거된 페이지들에 상기 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션하는 동작 또는 상기 제1 슈퍼 메모리 블록에 저장된 모든 유효한 데이터를 상기 제2 슈퍼 메모리 블록으로 마이그레이션하는 동작인 메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 슈퍼 메모리 블록에 포함된 소거된 페이지들의 개수가 설정된 임계 페이지 개수 이상일 때, 상기 타깃 동작을, 상기 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 유닛을 상기 제1 슈퍼 메모리 블록으로 마이그레이션하는 동작으로 결정하고,
    상기 제1 슈퍼 메모리 블록에 포함된 소거된 페이지들의 개수가 상기 임계 페이지 개수 미만일 때, 상기 타깃 동작을, 상기 제1 슈퍼 메모리 블록에 포함된 모든 소거된 페이지들에 상기 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션하는 동작으로 결정하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 데이터 유닛의 크기를, 상기 제1 슈퍼 메모리 블록에 포함된 메모리 블록의 개수를 기초로 결정되는 상기 제1 슈퍼 메모리 블록의 크기에 비례하여 결정하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 유닛을 상기 제1 슈퍼 메모리 블록으로 마이그레이션할 때, 상기 데이터 유닛을 상기 제2 슈퍼 메모리 블록에서 인터리빙 방식으로 리드하는 메모리 시스템.
  7. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 데이터 유닛을, 상기 제1 슈퍼 메모리 블록에 마지막으로 데이터가 프로그램된 위치의 다음 위치부터 프로그램하는 메모리 시스템.
  8. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 슈퍼 메모리 블록이 데이터가 특정한 논리 주소의 순서에 따라 순차적으로 프로그램되는 슈퍼 메모리 블록일 때, 상기 타깃 동작을, 상기 제1 슈퍼 메모리 블록에 저장된 모든 유효한 데이터를 상기 제2 슈퍼 메모리 블록으로 마이그레이션하는 동작으로 결정하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 동작이 실행된 이후, 상기 제2 슈퍼 메모리 블록을, 데이터가 상기 논리 주소의 순서에 따라 순차적으로 프로그램되는 슈퍼 메모리 블록으로 설정하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 동작이 실행된 이후, 상기 메모리 시스템의 외부로부터 쓰기 요청된 데이터를, 상기 제1 슈퍼 메모리 블록에 포함된 소거된 페이지에 프로그램하는 메모리 시스템.
  11. 각각 복수의 페이지들을 포함하는 복수의 메모리 블록들 중 하나 이상을 각각 포함하는 복수의 슈퍼 메모리 블록들 중에서, 제1 슈퍼 메모리 블록에 대한 프로그램 동작을 모니터링하는 단계;
    설정된 기준 시점으로부터 설정된 시구간 동안 상기 제1 슈퍼 메모리 블록에 대한 프로그램 동작의 실행 여부를 판단하는 단계; 및
    설정된 기준 시점으로부터 설정된 시구간 동안 상기 제1 슈퍼 메모리 블록에 대한 프로그램 동작이 실행되지 않았다고 판단될 때, 상기 제1 슈퍼 메모리 블록의 상태를 기초로 상기 제1 슈퍼 메모리 블록에 대한 타깃 동작을 실행하는 단계를 포함하는 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 기준 시점은,
    상기 메모리 시스템이 유휴 상태로 진입한 시점 또는 상기 메모리 시스템이 저전력 모드로 진입한 시점인 메모리 시스템의 동작 방법.
  13. 제11항에 있어서,
    상기 타깃 동작은,
    상기 복수의 슈퍼 메모리 블록들 중 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 유닛을 상기 제1 슈퍼 메모리 블록으로 마이그레이션하는 동작, 상기 제1 슈퍼 메모리 블록에 포함된 모든 소거된 페이지들에, 상기 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션하는 동작 또는 상기 제1 슈퍼 메모리 블록에 저장된 모든 유효한 데이터를 상기 제2 슈퍼 메모리 블록으로 마이그레이션하는 동작인 메모리 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 타깃 동작은,
    상기 제1 슈퍼 메모리 블록에 포함된 소거된 페이지들의 개수가 설정된 임계 페이지 개수 이상일 때, 상기 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 유닛을 상기 제1 슈퍼 메모리 블록으로 마이그레이션하는 동작으로 결정되고,
    상기 제1 슈퍼 메모리 블록에 포함된 소거된 페이지들의 개수가 상기 임계 페이지 개수 미만일 때, 상기 제1 슈퍼 메모리 블록에 포함된 모든 소거된 페이지들에 상기 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 중 전체 또는 일부를 마이그레이션하는 동작으로 결정되는 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 데이터 유닛의 크기는, 상기 제1 슈퍼 메모리 블록에 포함된 메모리 블록의 개수를 기초로 결정되는 상기 제1 슈퍼 메모리 블록의 크기에 비례하여 결정되는 메모리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 제2 슈퍼 메모리 블록에 저장된 유효한 데이터 유닛이 상기 제1 슈퍼 메모리 블록으로 마이그레이션될 때, 상기 데이터 유닛은 상기 제2 슈퍼 메모리 블록에서 인터리빙 방식으로 리드되는 메모리 시스템의 동작 방법.
  17. 제14항에 있어서,
    상기 데이터 유닛은, 상기 제1 슈퍼 메모리 블록에 마지막으로 데이터가 프로그램된 위치의 다음 위치부터 프로그램되는 메모리 시스템의 동작 방법.
  18. 제13항에 있어서,
    상기 제1 슈퍼 메모리 블록이 데이터가 특정한 논리 주소의 순서에 따라 순차적으로 프로그램되는 슈퍼 메모리 블록일 때, 상기 타깃 동작은, 상기 제1 슈퍼 메모리 블록에 저장된 모든 유효한 데이터를 상기 제2 슈퍼 메모리 블록으로 마이그레이션하는 동작으로 결정되는 메모리 시스템의 동작 방법.
  19. 제18항에 있어서,
    상기 타깃 동작이 실행된 이후, 상기 제2 슈퍼 메모리 블록은, 데이터가 특정한 논리 주소의 순서에 따라 순차적으로 프로그램되는 슈퍼 메모리 블록으로 설정되는 메모리 시스템의 동작 방법.
  20. 제11항에 있어서,
    상기 타깃 동작이 실행된 이후, 상기 메모리 시스템의 외부로부터 쓰기 요청된 데이터를, 상기 제1 슈퍼 메모리 블록에 포함된 소거된 페이지에 프로그램하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
KR1020210183929A 2021-12-21 2021-12-21 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법 KR20230094622A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210183929A KR20230094622A (ko) 2021-12-21 2021-12-21 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법
US17/740,437 US11954349B2 (en) 2021-12-21 2022-05-10 Memory system for executing a target operation based on a program state of a super memory block and operating method thereof
CN202210718446.2A CN116301569A (zh) 2021-12-21 2022-06-23 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210183929A KR20230094622A (ko) 2021-12-21 2021-12-21 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법

Publications (1)

Publication Number Publication Date
KR20230094622A true KR20230094622A (ko) 2023-06-28

Family

ID=86767956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210183929A KR20230094622A (ko) 2021-12-21 2021-12-21 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법

Country Status (3)

Country Link
US (1) US11954349B2 (ko)
KR (1) KR20230094622A (ko)
CN (1) CN116301569A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8751903B2 (en) * 2010-07-26 2014-06-10 Apple Inc. Methods and systems for monitoring write operations of non-volatile memory
US9477255B2 (en) * 2012-07-09 2016-10-25 Apple Inc. Systems and methods for suspending idle devices based on idle policies for the devices
KR102117919B1 (ko) 2013-10-24 2020-06-02 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
CN103678150B (zh) * 2013-12-23 2017-06-09 华为技术有限公司 固态硬盘使用方法及装置
KR20200113992A (ko) 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
US11942174B2 (en) * 2021-02-09 2024-03-26 Micron Technology, Inc. Topology-based retirement in a memory system
TWI808384B (zh) * 2021-02-23 2023-07-11 慧榮科技股份有限公司 儲存裝置、快閃記憶體控制器及其控制方法

Also Published As

Publication number Publication date
US11954349B2 (en) 2024-04-09
US20230195343A1 (en) 2023-06-22
CN116301569A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220068535A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210155055A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210051644A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20230094622A (ko) 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법
US11709610B2 (en) Memory system, memory controller and operating method
KR20230094588A (ko) 복수의 존들에 대응하는 데이터를 관리하는 메모리 시스템 및 그 방법
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230036680A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220168510A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법