KR102635689B1 - 메모리 시스템, 메모리 컨트롤러 및 동작 방법 - Google Patents

메모리 시스템, 메모리 컨트롤러 및 동작 방법 Download PDF

Info

Publication number
KR102635689B1
KR102635689B1 KR1020190107212A KR20190107212A KR102635689B1 KR 102635689 B1 KR102635689 B1 KR 102635689B1 KR 1020190107212 A KR1020190107212 A KR 1020190107212A KR 20190107212 A KR20190107212 A KR 20190107212A KR 102635689 B1 KR102635689 B1 KR 102635689B1
Authority
KR
South Korea
Prior art keywords
buffer
read
slot
write
count information
Prior art date
Application number
KR1020190107212A
Other languages
English (en)
Other versions
KR20210026431A (ko
Inventor
이종용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190107212A priority Critical patent/KR102635689B1/ko
Priority to US16/823,583 priority patent/US11262939B2/en
Priority to CN202010305496.9A priority patent/CN112445733A/zh
Publication of KR20210026431A publication Critical patent/KR20210026431A/ko
Application granted granted Critical
Publication of KR102635689B1 publication Critical patent/KR102635689B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 동작 방법에 관한 것으로서, 버퍼 풀에 포함된 복수의 버퍼 슬롯을 라이트 버퍼에 포함되는 하나 이상의 라이트 버퍼 슬롯 또는 리드 버퍼에 포함되는 하나 이상의 리드 버퍼 슬롯으로 동적으로 설정하고, 라이트 버퍼 슬롯과 리드 버퍼 슬롯 각각에 대하여, 라이트 버퍼 또는 리드 버퍼 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보의 초기값을 설정하며, 라이트 버퍼에 데이터가 라이트될 때 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하거나 또는 리드 버퍼로 데이터가 리드될 때 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신함으로써, 최적의 데이터 리드 성능 및 라이트 성능을 제공하고, 버퍼 사이즈를 동적으로 변경하는 과정에서 발생하는 오버헤드를 최소화할 수 있다.

Description

메모리 시스템, 메모리 컨트롤러 및 동작 방법{MEMORY SYSTEM, MEMORY CONTROLLER, AND OPERATING METHOD}
본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 휘발성 메모리 또는 비휘발성 메모리에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 컨트롤러는 전술한 리드 동작을 위해 리드 버퍼를 사용하고, 전술한 라이트 동작을 위해 라이트 버퍼를 사용한다. 이때, 제한된 버퍼 공간 내에서 최적의 성능을 제공하는 리드 버퍼의 사이즈 및 라이트 버퍼의 사이즈는 시간에 따라 계속 변할 수 있다. 따라서, 메모리 컨트롤러는 리드 버퍼의 사이즈 및 라이트 버퍼의 사이즈를 동적으로 변경하되, 버퍼 사이즈의 변경으로 발생하는 오버헤드는 최소화할 필요가 있다.
본 발명의 실시예들은, 최적의 리드 성능 및 라이트 성능을 제공할 수 있는 메모리 시스템, 메모리 컨트롤러 및 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은, 버퍼 사이즈를 동적으로 변경하는 과정에서 발생하는 오버헤드를 최소화할 수 있는 메모리 시스템, 메모리 컨트롤러 및 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은, 다수의 메모리 블럭을 포함하는 메모리 장치 및 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 버퍼 풀에 포함된 복수의 버퍼 슬롯을 라이트 버퍼에 포함되는 하나 이상의 라이트 버퍼 슬롯 또는 리드 버퍼에 포함되는 하나 이상의 리드 버퍼 슬롯으로 동적으로 설정할 수 있다.
메모리 컨트롤러는 라이트 버퍼 슬롯과 리드 버퍼 슬롯 각각에 대하여, 라이트 버퍼 또는 리드 버퍼 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보의 초기값을 설정할 수 있다.
메모리 컨트롤러는 라이트 버퍼에 데이터가 라이트될 때 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신할 수 있다.
또는, 메모리 컨트롤러는 리드 버퍼로 데이터가 리드될 때 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신할 수 있다.
메모리 컨트롤러는 라이트 버퍼 슬롯 중 하나의 타깃 라이트 버퍼 슬롯에 대한 라이트 동작이 완료되면, 타깃 라이트 버퍼 슬롯에 대한 카운트 정보를 제1값만큼 차감할 수 있다.
메모리 컨트롤러는 타깃 라이트 버퍼 슬롯에 대한 카운트 정보의 값이 미리 정해진 제1 임계 카운트 이하이면, 타깃 라이트 버퍼 슬롯을 버퍼 풀에 반환할 수 있다.
메모리 컨트롤러는 리드 버퍼 슬롯 중 하나의 타깃 리드 버퍼 슬롯에 대한 리드 동작이 완료되면, 타깃 리드 버퍼 슬롯에 대한 카운트 정보를 제2값만큼 차감할 수 있다.
메모리 컨트롤러는 타깃 리드 버퍼 슬롯에 대한 카운트 정보의 값이 미리 정해진 제2 임계 카운트 이하이면, 타깃 리드 버퍼 슬롯을 버퍼 풀에 반환할 수 있다.
메모리 컨트롤러는 라이트 버퍼 슬롯의 개수 L, 호스트로부터 수신한 라이트 커맨드의 라이트 사이즈 M 및 라이트 버퍼 슬롯의 사이즈 N 중 하나 이상에 기초하여, 라이트 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정할 수 있다.
메모리 컨트롤러는 리드 버퍼 슬롯의 개수 L', 호스트로부터 수신한 리드 커맨드의 리드 사이즈 M'및 리드 버퍼 슬롯의 사이즈 N'중 하나 이상에 기초하여, 리드 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 다수의 메모리 블록을 포함하는 메모리 장치와 통신하기 위한 메모리 인터페이스 및 메모리 장치를 제어하기 위한 제어 회로를 포함하는 메모리 컨트롤러를 제공할 수 있다.
제어 회로는 버퍼 풀에 포함된 복수의 버퍼 슬롯을 라이트 버퍼에 포함되는 하나 이상의 라이트 버퍼 슬롯 또는 리드 버퍼에 포함되는 하나 이상의 리드 버퍼 슬롯으로 동적으로 설정할 수 있다.
제어 회로는 라이트 버퍼 슬롯과 리드 버퍼 슬롯 각각에 대하여, 라이트 버퍼 또는 리드 버퍼 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보의 초기값을 설정할 수 있다.
제어 회로는 라이트 버퍼에 데이터가 라이트될 때 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신할 수 있다.
또는, 제어 회로는 리드 버퍼로 데이터가 리드될 때 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신할 수 있다.
제어 회로는 라이트 버퍼 슬롯 중 하나의 타깃 라이트 버퍼 슬롯에 대한 라이트 동작이 완료되면, 타깃 라이트 버퍼 슬롯에 대한 카운트 정보를 제1값만큼 차감할 수 있다.
제어 회로는 타깃 라이트 버퍼 슬롯에 대한 카운트 정보의 값이 미리 정해진 제1 임계 카운트 이하이면, 타깃 라이트 버퍼 슬롯을 버퍼 풀에 반환할 수 있다.
제어 회로는 리드 버퍼 슬롯 중 하나의 타깃 리드 버퍼 슬롯에 대한 리드 동작이 완료되면, 타깃 리드 버퍼 슬롯에 대한 카운트 정보를 제2값만큼 차감할 수 있다.
제어 회로는 타깃 리드 버퍼 슬롯에 대한 카운트 정보의 값이 미리 정해진 제2 임계 카운트 이하이면, 타깃 리드 버퍼 슬롯을 버퍼 풀에 반환할 수 있다.
제어 회로는 라이트 버퍼 슬롯의 개수 L, 호스트로부터 수신한 라이트 커맨드의 라이트 사이즈 M 및 라이트 버퍼 슬롯의 사이즈 N 중 하나 이상에 기초하여, 라이트 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정할 수 있다.
제어 회로는 리드 버퍼 슬롯의 개수 L', 호스트로부터 수신한 리드 커맨드의 리드 사이즈 M'및 리드 버퍼 슬롯의 사이즈 N'중 하나 이상에 기초하여, 리드 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정할 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 메모리 컨트롤러의 동작 방법을 제공할 수 있다.
메모리 컨트롤러의 동작 방법은 버퍼 풀에 포함된 복수의 버퍼 슬롯을 라이트 버퍼에 포함되는 하나 이상의 라이트 버퍼 슬롯 또는 리드 버퍼에 포함되는 하나 이상의 리드 버퍼 슬롯으로 동적으로 설정하는 단계를 포함할 수 있다.
메모리 컨트롤러의 동작 방법은 라이트 버퍼 슬롯과 리드 버퍼 슬롯 각각에 대하여, 라이트 버퍼 또는 리드 버퍼 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보의 초기값을 설정하는 단계를 포함할 수 있다.
메모리 컨트롤러의 동작 방법은 라이트 버퍼에 데이터가 라이트될 때 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하거나 또는 상기 리드 버퍼로 데이터가 리드될 때 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, 최적의 리드 성능 및 라이트 성능을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 버퍼 사이즈를 동적으로 변경하는 과정에서 발생하는 오버헤드를 최소화할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 각 메모리 블록을 개략적으로 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템에서 라이트 버퍼와 리드 버퍼를 설정하는 일 예를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템에서 라이트 버퍼 슬롯 또는 리드 버퍼 슬롯 중 일부에 대한 카운트 정보를 갱신하는 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템에서 라이트 버퍼 슬롯에 대한 카운트 정보를 차감하는 일 예를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템에서 라이트 버퍼 슬롯을 버퍼 풀에 반환하는 일 예를 나타낸 도면이다.
도 9는 도 7 내지 도 8의 동작을 나타낸 흐름도이다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템에서 리드 버퍼 슬롯에 대한 카운트 정보를 차감하는 일 예를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템에서 리드 버퍼 슬롯을 버퍼 풀에 반환하는 일 예를 나타낸 도면이다.
도 12는 도 10 내지 도 11의 동작을 나타낸 흐름도이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템에서 라이트 버퍼를 설정하는 일 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템에서 라이트 커맨드의 우선 순위에 따라 라이트 버퍼 슬롯의 개수를 다르게 설정하는 일 예를 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템에서 라이트 버퍼 슬롯 각각에 대한 카운트 정보의 초기값을 설정하는 일 예를 나타낸 도면이다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템에서 리드 버퍼를 설정하는 일 예를 나타낸 도면이다.
도 17은 본 발명의 실시예들에 따른 메모리 시스템에서 리드 커맨드의 우선 순위에 따라 리드 버퍼 슬롯의 개수를 다르게 설정하는 일 예를 나타낸 도면이다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템에서 리드 버퍼 슬롯 각각에 대한 카운트 정보의 초기값을 설정하는 일 예를 나타낸 도면이다.
도 19는 본 발명의 실시예들에 따른 메모리 컨트롤러의 동작 방법을 나타낸 흐름도이다.
도 20은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
도 3은 본 발명의 실시예들에 따른 메모리 장치(110)의 각 메모리 블록(BLK) 를 개략적으로 나타낸 도면이다.
도 3을 참조하면, 메모리 장치(110)에 포함된 메모리 블록(BLK)은, 일 예로, 다수의 페이지(PG)와 다수의 스트링(STR)이 교차하는 방향으로 배치되어 구성될 수 있다.
다수의 페이지(PG)는 다수의 워드 라인(WL)과 대응되고, 다수의 스트링(STR)은 다수의 비트 라인(BL)과 대응된다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 서로 교차하여, 다수의 메모리 셀(MC)이 정의될 수 있다. 각 메모리 셀(MC)에는 트랜지스터(TR)가 배치될 수 있다.
예를 들어, 각 메모리 셀(MC)에 배치된 트랜지스터(TR)는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터(TR)의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 게이트는 절연체에 둘러싸인 플로팅 게이트(FG: Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(CG: Control Gate)를 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에는 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에는 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
도 3과 같은 메모리 블록 구조를 가질 때, 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 4는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(410)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(420)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(430)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 4와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(420)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(410)와 열 디코더(420)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(410)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(420)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(430)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(430)는 중추적 역할을 한다. 데이터 레지스터(430)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(430)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(430)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 4의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(430)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)에서 라이트 버퍼와 리드 버퍼를 설정하는 일 예를 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)에 포함되는 메모리 컨트롤러(120)는 버퍼 풀(BUF_POOL)에 포함된 K개(이때, K는 2 이상의 자연수이다)의 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3, SLOT_4, SLOT_5, SLOT_6, ... , SLOT_K-1, SLOT_K)을 라이트 버퍼(WR_BUF)에 포함되는 하나 이상의 라이트 버퍼 슬롯(SLOT_1, SLOT_4, SLOT_6) 또는 리드 버퍼(RD_BUF)에 포함되는 리드 버퍼 슬롯(SLOT_2, SLOT_3, SLOT_5)으로 동적으로 설정할 수 있다.
한편, 도 5에서는 라이트 버퍼(WR_BUF)와 리드 버퍼(RD_BUF)에 각각 3개의 버퍼 슬롯이 포함되는 경우를 예시적으로 설명하나, 라이트 버퍼(WR_BUF) 및 리드 버퍼(RD_BUF)에 포함되는 버퍼 슬롯의 개수는 이에 한정되지 않는다.
라이트 버퍼(WR_BUF)는 메모리 시스템(100)이 호스트(HOST)로부터 수신한 라이트 커맨드(메모리 장치(110)에 데이터를 라이트할 것을 지시하는 커맨드)를 실행할 때, 메모리 장치(110)에 라이트되는 데이터를 임시로 저장하기 위한 공간이다. 따라서, 라이트 버퍼(WR_BUF)의 라이트 버퍼 슬롯에 라이트 동작을 실행한다는 것은 메모리 장치(110)에 라이트되는 데이터를 라이트 버퍼 슬롯에 임시로 저장한다는 의미이다.
리드 버퍼(RD_BUF)는 메모리 시스템(100)이 호스트(HOST)로부터 수신한 리드 커맨드(메모리 장치(110)로부터 데이터를 리드할 것을 지시하는 커맨드)를 실행할 때, 메모리 장치(110)로부터 리드되는 데이터를 임시로 저장하기 위한 공간이다. 따라서, 리드 버퍼(RD_BUF)의 리드 버퍼 슬롯에 리드 동작을 실행한다는 것은 메모리 장치(110)로부터 리드된 데이터를 리드 버퍼 슬롯에 임시로 저장한다는 의미이다.
버퍼 풀(BUF_POOL)은 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF)를 할당하기 위해 사용되는 메모리 영역이다. 일 예로 버퍼 풀(BUF_POOL)은 메모리 컨트롤러(120) 내의 워킹 메모리(125) 상에 위치할 수 있다.
버퍼 풀(BUF_POOL)에 포함되는 버퍼 슬롯 각각은 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF)에 포함되거나, 라이트 버퍼(WR_BUF) 및 리드 버퍼(RD_BUF) 어디에도 포함되지 않을 수 있다. 단, 하나의 버퍼 슬롯은 특정 시점에서 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF) 중 하나에만 포함될 수 있으며, 라이트 버퍼(WR_BUF)와 리드 버퍼(RD_BUF)에 동시에 포함될 수는 없다.
그리고 버퍼 슬롯 각각은 제1 시점에서는 라이트 버퍼(WR_BUF)에 포함되고, 제2 시점에서는 리드 버퍼(RD_BUF)에 포함될 수 있다.
버퍼 풀(BUF_POOL)에 포함되는 버퍼 슬롯 각각의 사이즈를 결정하는 방법은 다양하다.
일 예로, 버퍼 풀(BUF_POOL)에 포함되는 버퍼 슬롯 각각의 사이즈는 모두 균일하며 페이지 사이즈(e.g. 4KB)의 정수배일 수 있다. 메모리 장치(110)에서 데이터 리드 동작 및 라이트 동작은 페이지 단위로 수행되며, 또한 버퍼 슬롯 각각의 사이즈가 균일해야 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF)에 포함되는 버퍼 슬롯의 개수 및 위치를 결정할 때 필요한 연산을 최소화할 수 있기 때문이다.
다른 예로, 버퍼 풀(BUF_POOL)에 포함되는 버퍼 슬롯 각각은 복수의 버퍼 슬롯 그룹 중 하나에 포함되고, 버퍼 슬롯 그룹에 따라 버퍼 슬롯의 사이즈가 상이하게 설정될 수 있다. 일 예로 버퍼 슬롯 그룹 1에 포함되는 버퍼 슬롯의 사이즈는 페이지 사이즈(e.g. 4KB)와 동일하고, 버퍼 슬롯 그룹 2에 포함되는 버퍼 슬롯의 사이즈는 페이지 사이즈의 2배(e.g. 4KB*2 = 8KB)일 수 있다.
한편 버퍼 풀(BUF_POOL)에 포함되는 버퍼 슬롯이 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF) 중 어느 하나에 포함되는지 여부를 지시하는 방법은 다양하게 결정될 수 있다.
일 예로, 메모리 컨트롤러(120)는 버퍼 풀(BUF_POOL)에 포함되는 모든 버퍼 슬롯에 대한 인에이블 비트맵(enable bitmap)을 이용하여, 각 버퍼 슬롯이 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF) 중 어느 하나에 포함되는지 여부를 지시할 수 있다.
만약 인에이블 비트맵의 버퍼 슬롯(SLOT_1)에 대응하는 엘리먼트(element)에 포함된 필드 중, 라이트 버퍼(WR_BUF)에 대응하는 필드 값이 1이면 버퍼 슬롯(SLOT_1)은 라이트 버퍼(WR_BUF)에 포함되고, 0이면 버퍼 슬롯(SLOT_1)은 라이트 버퍼(WR_BUF)에 포함되지 않는다는 것을 의미할 수 있다.
마찬가지로, 인에이블 비트맵 의 버퍼 슬롯(SLOT_1)에 대응하는 엘리먼트(element)에 포함된 필드 중, 리드 버퍼(RD_BUF)에 대응하는 필드 값이 1이면 버퍼 슬롯(SLOT_1)은 리드 버퍼(RD_BUF)에 포함되고, 0이면 버퍼 슬롯(SLOT_1)은 리드 버퍼(RD_BUF)에 포함되지 않는다는 것을 의미할 수 있다.
전술한 바와 같이, 메모리 컨트롤러(120)는 버퍼 풀(BUF_POOL)에 포함된 버퍼 슬롯을 동적으로 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF)에 할당할 수 있다. 이를 통해 메모리 컨트롤러(120)는 라이트 버퍼(WR_BUF) 및 리드 버퍼(RD_BUF)의 사이즈를 설정할 때 시간의 흐름에 따른 리드 동작 대비 라이트 동작의 비율의 변화를 반영할 수 있다.
이때, 메모리 컨트롤러(120)는 라이트 버퍼(WR_BUF)에 포함되는 라이트 버퍼 슬롯과 리드 버퍼(RD_BUF)에 포함되는 리드 버퍼 슬롯 각각에 대하여, 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF) 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보(CNT)의 초기값을 설정할 수 있다.
이때, 잔여 기간이란 라이트 버퍼 슬롯 또는 리드 버퍼 슬롯이 앞으로 어느 정도 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF)에 할당된 상태인지를 나타내는 기간을 의미한다.
이후 메모리 컨트롤러(120)는 설정된 카운트 정보(CNT)에 따라 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF)에 할당되는 버퍼 슬롯을 동적으로 관리할 수 있다.
이때, 라이트 버퍼(WR_BUF)에 포함되는 라이트 버퍼 슬롯의 각각의 카운트 정보(CNT)의 초기값은 라이트 버퍼(WR_BUF)가 저장해야 하는 전체 데이터 사이즈에 따라 다르게 결정될 수 있다.
일 예로 도 5에서, 라이트 버퍼(WR_BUF)는 전체 44KB의 데이터를 라이트 버퍼 슬롯(SLOT_1, SLOT_4, SLOT_6)에 저장하며, 각 라이트 버퍼 슬롯의 사이즈는 4KB라고 가정한다. 이때, 라이트 버퍼(WR_BUF)에 11(= 44KB / 4KB)번의 4KB 데이터가 라이트되도록 하기 위해서, 메모리 컨트롤러(120)는 라이트 버퍼 슬롯(SLOT_1, SLOT_4, SLOT_6)의 카운트 정보(CNT)의 초기값의 총합이 11이 되도록 설정할 수 있다.
도 5에서, 라이트 버퍼 슬롯(SLOT_1)의 카운트 정보(CNT)의 초기값은 4, 라이트 버퍼 슬롯(SLOT_4)의 카운트 정보(CNT)의 초기값은 5, 라이트 버퍼 슬롯(SLOT_6)의 카운트 정보(CNT)의 초기값은 2이고, 카운트 정보(CNT)의 초기값의 총합은 4 + 5 + 2 = 11이 된다.
마찬가지로, 리드 버퍼(RD_BUF)에 포함되는 리드 버퍼 슬롯의 각각의 카운트 정보(CNT)의 초기값은 리드 버퍼(RD_BUF)가 저장해야 하는 전체 데이터 사이즈에 따라 다르게 결정될 수 있다.
일 예로 리드 버퍼(RD_BUF)는 전체 32KB의 데이터를 리드 버퍼 슬롯(SLOT_2, SLOT_3, SLOT_5)에 저장하며, 각 리드 버퍼 슬롯의 사이즈는 4KB라고 가정한다. 이때, 리드 버퍼(RD_BUF)에 8(= 32KB/4KB)번의 데이터가 리드되도록 하기 위해서, 메모리 컨트롤러(120)는 리드 버퍼 슬롯(SLOT_2, SLOT_3, SLOT_5)의 카운트 정보(CNT)의 초기값의 총합이 8가 되도록 설정할 수 있다.
도 5에서, 리드 버퍼 슬롯(SLOT_2)의 카운트 정보(CNT)의 초기값은 3, 리드 버퍼 슬롯(SLOT_3)의 카운트 정보(CNT)의 초기값은 3, 리드 버퍼 슬롯(SLOT_5)의 카운트 정보(CNT)의 초기값은 2이고, 카운트 정보(CNT)의 초기값의 총합이 3 + 3 + 2 = 8이 된다.
이와 같이 설정된 라이트 버퍼 슬롯 및 리드 버퍼 슬롯 각각에 대한 카운트 정보(CNT)의 값은 라이트 동작 또는 리드 동작이 실행되면서 갱신될 수 있다. 구체적으로, 메모리 컨트롤러(120)는 라이트 버퍼에 데이터가 라이트될 때 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신할 수 있다. 또는 메모리 컨트롤러(120)는 리드 버퍼로 데이터가 리드될 때 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신할 수 있다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 라이트 버퍼 슬롯 또는 리드 버퍼 슬롯 중 일부에 대한 카운트 정보를 갱신하는 일 예를 나타낸 도면이다.
도 6을 참조하면, 라이트 버퍼(WR_BUF)에 포함된 라이트 버퍼 슬롯(SLOT_1, SLOT_4, SLOT_6)에 대해, 라이트 버퍼 슬롯(SLOT_1)의 카운트 정보(CNT)의 초기값은 4, 라이트 버퍼 슬롯(SLOT_4)의 카운트 정보(CNT)의 초기값은 5, 라이트 버퍼 슬롯(SLOT_6)의 카운트 정보(CNT)의 초기값은 2이다.
그리고 리드 버퍼(RD_BUF)에 포함된 리드 버퍼 슬롯(SLOT_2, SLOT_3, SLOT_5)에 대해, 리드 버퍼 슬롯(SLOT_2)의 카운트 정보(CNT)의 초기값은 3, 리드 버퍼 슬롯(SLOT_3)의 카운트 정보(CNT)의 초기값은 3, 리드 버퍼 슬롯(SLOT_5)의 카운트 정보(CNT)의 초기값은 2이다.
이때, 메모리 시스템(100)의 메모리 컨트롤러(120)가 메모리 장치(110)에 라이트될 데이터를 라이트 버퍼 슬롯(SLOT_1)에 저장한다고 가정한다. 이 경우 라이트 버퍼 슬롯(SLOT_1)에 대한 카운트 정보(CNT) 값은 4에서 3으로 변경될 수 있다.
이후, 메모리 컨트롤러(120)가 메모리 장치(110)로부터 리드한 데이터를 리드 버퍼 슬롯(SLOT_3)에 저장한다고 가정한다. 이 경우 리드 버퍼 슬롯(SLOT_3)에 대한 카운트 정보(CNT) 값은 3에서 2로 변경될 수 있다.
메모리 컨트롤러(120)는 이와 같이 라이트 버퍼 슬롯 또는 리드 버퍼 슬롯에 대한 카운트 정보를 변경하여, 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF)에 할당되는 버퍼 슬롯을 동적으로 설정할 수 있다.
이처럼, 메모리 컨트롤러(120)가 라이트 버퍼(WR_BUF) 또는 리드 버퍼(RD_BUF)에 할당되는 버퍼 슬롯을 카운트 정보(CNT)를 기초로 하여 동적으로 설정하는 이유는 다음과 같다.
전술한 바와 같이, 시간의 흐름에 따라 리드 동작 대비 라이트 동작의 비율은 계속 변할 수 있으므로, 메모리 컨트롤러(120)는 라이트 버퍼(WR_BUF) 및 리드 버퍼(RD_BUF)의 사이즈를 이에 따라 동적으로 변경해야 한다.
예를 들어 전체 버퍼 영역의 사이즈가 10KB이고 제1 시점에서 리드 동작 대비 라이트 동작의 비율이 5:5라고 가정하면, 메모리 컨트롤러(120)는 최적의 리드/라이트 성능을 위해서 라이트 버퍼(WR_BUF)에 5KB 영역을 할당하고, 리드 버퍼(RD_BUF)에 5KB 영역을 할당하는 것이 바람직하다.
이후 제2 시점에서 리드 동작 대비 라이트 동작의 비율이 8:2로 변했다고 가정한다. 이 경우 메모리 컨트롤러(120)는 최적의 리드/라이트 성능을 위해서 라이트 버퍼(WR_BUF)에 할당된 5KB 영역 중 3KB를 리드 버퍼(RD_BUF)에 할당하는 것이 바람직하다.
그러나 메모리 컨트롤러(120)는 라이트 버퍼(WR_BUF)에 할당된 5KB 영역 중 어느 부분이 더 이상 사용되지 않는지 알 수 없다. 메모리 장치(110)에 라이트될 데이터가 아직 라이트 버퍼(WR_BUF)에 저장되지 않았거나 또는 라이트 버퍼(WR_BUF)에 저장되었지만 메모리 장치(110)에 라이트되지 않은 경우가 있을 수 있기 때문이다.
따라서, 메모리 컨트롤러(120)는 라이트 동작이 전부 완료된 이후에 라이트 버퍼(WR_BUF)에 할당된 5KB 영역 중 3KB를 리드 버퍼(RD_BUF)에 할당할 수 있다. 이 경우 리드 버퍼(RD_BUF)의 사이즈가 증가하는 시점이 늦어지므로 리드 성능이 낮아질 수 있다.
따라서 이러한 문제를 해결하기 위해, 본 발명의 실시예들에서 메모리 컨트롤러(120)는 라이트 버퍼(WR_BUF) 및 리드 버퍼(RD_BUF)를 버퍼 슬롯 단위로 할당하고 각 버퍼 슬롯에 대한 카운트 정보를 이용하여 더 이상 리드 동작 또는 라이트 동작에 사용될 필요가 없는 부분을 빠르게 확인할 수 있다.
이를 통해 메모리 컨트롤러(120)는 라이트 버퍼와 리드 버퍼의 사이즈를 동적으로 변경하는 과정에서 발생하는 오버헤드를 최소화할 수 있다. 그리고 메모리 컨트롤러(120)는 더 이상 리드 동작 또는 라이트 동작에 사용될 필요가 없는 버퍼 슬롯을 버퍼 풀에 바로 반환하여, 반환된 버퍼 슬롯이 바로 다른 리드 동작 또는 라이트 동작에 사용될 수 있도록 하여, 최적의 데이터 리드 성능 및 라이트 성능을 제공할 수 있다.
이하, 메모리 시스템(100)의 메모리 컨트롤러(120)가 라이트 버퍼(WR_BUF) 및 리드 버퍼(RD_BUF)의 사이즈를 동적으로 변경하는 구체적인 예를 설명한다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 라이트 버퍼 슬롯에 대한 카운트 정보를 차감하는 일 예를 나타낸 도면이다.
도 7을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 라이트 버퍼(WR_BUF)에 포함되는 라이트 버퍼 슬롯(SLOT_1, SLOT_4, SLOT_6) 중 하나의 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)에 대한 라이트 동작이 완료되면, 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)에 대한 카운트 정보(CNT)를 제1값만큼 차감할 수 있다.
이때, 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)에 대한 라이트 동작이 완료된다는 것은, 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT) 저장된 데이터가 모두 메모리 장치(110)에 라이트된 상태이거나 또는 미리 정해진 사이즈의 데이터가 모두 메모리 장치(110)에 라이트된 상태인 것을 의미한다.
예를 들어 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)의 사이즈가 4KB일 때, 4KB의 데이터가 메모리 장치(110)에 라이트되거나 또는 미리 정해진 2KB의 데이터가 라이트되면 메모리 장치(110)에 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)에 대한 라이트 동작이 완료되었다고 볼 수 있다.
도 6에서, 라이트 버퍼 슬롯(SLOT_1)의 카운트 정보(CNT)의 초기값이 4, 라이트 버퍼 슬롯(SLOT_4)의 카운트 정보(CNT)의 초기값이 5, 라이트 버퍼 슬롯(SLOT_6)의 카운트 정보(CNT)의 초기값이 2라고 가정한다. 그리고 한 번에 차감되는 카운트 정보(CNT)의 값인 제1값은 1이라고 가정한다.
먼저 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)이 라이트 버퍼 슬롯(SLOT_1)으로 설정되면, 라이트 버퍼 슬롯(SLOT_1)에 대한 라이트 동작이 완료된 후 라이트 버퍼 슬롯(SLOT_1)에 대한 카운트 정보(CNT)는 4에서 3으로 1만큼 차감된다.
이후 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)이 라이트 버퍼 슬롯(SLOT_4)으로 설정되면, 라이트 버퍼 슬롯(SLOT_4)에 대한 라이트 동작이 완료된 후 라이트 버퍼 슬롯(SLOT_4)에 대한 카운트 정보(CNT)는 5에서 4로 1만큼 차감된다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 라이트 버퍼 슬롯을 버퍼 풀에 반환하는 일 예를 나타낸 도면이다.
도 8을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 라이트 버퍼(WR_BUF)에 포함되는 라이트 버퍼 슬롯(SLOT_1, SLOT_4, SLOT_6) 중 하나의 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)에 대한 카운트 정보의 값이 미리 정해진 제1 임계 카운트 이하이면, 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)을 버퍼 풀(BUF_POOL)에 반환할 수 있다.
도 8에서 제1 임계 카운트 값은 0이라고 가정한다.
라이트 버퍼 슬롯(SLOT_1, SLOT_4, SLOT_6) 각각에 데이터가 라이트되면서 라이트 버퍼 슬롯(SLOT_1, SLOT_4, SLOT_6) 각각의 카운트 정보(CNT)도 계속 차감된다. 이후 타깃 라이트 버퍼 슬롯(TGT_WR_BUF_SLOT)이 라이트 버퍼 슬롯(SLOT_1)일 때, 라이트 버퍼 슬롯(SLOT_1)의 카운트 정보(CNT) 값이 1에서 0이 되었다고 가정한다.
이 경우 메모리 컨트롤러(120)는 라이트 버퍼 슬롯(SLOT_1)을 버퍼 풀(BUF_POOL)에 반환한다. 버퍼 풀(BUF_POOL)에 반환된 라이트 버퍼 슬롯(SLOT_1)은 이후 새로운 라이트 동작 또는 리드 동작이 수행될 때, 라이트 버퍼 또는 리드 버퍼에 다시 포함될 수 있다.
도 9는 도 7 내지 도 8의 동작을 나타낸 흐름도이다.
이하, 메모리 컨트롤러(120)에 의해 도 7 내지 도 8에서 설명한 동작이 실행되는 것을 예시로 설명한다.
메모리 컨트롤러(120)는 라이트 버퍼에 포함된 라이트 버퍼 슬롯 중 타깃 라이트 버퍼 슬롯을 선택할 수 있다(S910). 그리고 메모리 컨트롤러(120)는 S910 단계에서 선택된 타깃 라이트 버퍼 슬롯에 대해 라이트 동작을 실행할 수 있다(S920).
이후 메모리 컨트롤러(120)는 타깃 라이트 버퍼 슬롯에 대해 라이트 동작이 완료되었는지 판단한다(S930). 만약 라이트 동작이 완료되지 않은 경우(S930-N), 메모리 컨트롤러(120)는 다시 S920 단계로 진입한다. 반면 라이트 동작이 완료된 경우(S930-Y), 메모리 컨트롤러(120)는 타깃 라이트 버퍼 슬롯에 대한 카운트 정보를 제1값만큼 차감할 수 있다(S940).
그리고 메모리 컨트롤러(120)는 타깃 라이트 버퍼 슬롯에 대한 카운트 정보가 제1 임계 카운트 이하인지 판단한다(S950). 만약 해당 카운트 정보가 제1 임계 카운트 이하이면(S950-Y), 메모리 컨트롤러(120)는 타깃 라이트 버퍼 슬롯을 버퍼 풀에 반환한다(S960). 반면 해당 카운트 정보가 제1 임계 카운트를 초과하는 경우(S950-N), 메모리 컨트롤러(120)는 타깃 라이트 버퍼 슬롯을 라이트 버퍼에 그대로 유지한다(S970).
이후 메모리 컨트롤러(120)는 S910 단계의 동작을 반복한다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 리드 버퍼 슬롯에 대한 카운트 정보를 차감하는 일 예를 나타낸 도면이다.
도 10을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 리드 버퍼(RD_BUF)에 포함되는 리드 버퍼 슬롯(SLOT_2, SLOT_3, SLOT_5) 중 하나의 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)에 대한 리드 동작이 완료되면, 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)에 대한 카운트 정보(CNT)를 제2값만큼 차감할 수 있다. 이때, 제2값은 도 7에서 설명한 제1값과 동일하거나 또는 상이할 수 있다.
이때, 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)에 대한 리드 동작이 완료된다는 것은, 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)에 저장된 데이터가 호스트(HOST)에 의해 리드되거나 리드될 준비가 된 상태이거나 또는 미리 정해진 사이즈의 데이터가 모두 호스트(HOST)에 의해 리드되거나 리드될 준비가 된 상태인 것을 의미한다.
예를 들어 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)의 사이즈가 4KB일 때, 4KB의 데이터가 호스트(HOST)에 의해 리드되거나 또는 미리 정해진 2KB의 데이터가 호스트(HOST)에 의해 리드되면 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)에 대한 리드 동작이 완료되었다고 볼 수 있다.
도 10에서, 리드 버퍼 슬롯(SLOT_2)의 카운트 정보(CNT)의 초기값이 3, 리드 버퍼 슬롯(SLOT_3)의 카운트 정보(CNT)의 초기값이 3, 리드 버퍼 슬롯(SLOT_5)의 카운트 정보(CNT)의 초기값이 2라고 가정한다. 그리고 한 번에 차감되는 카운트 정보(CNT)의 값인 제2값은 1이라고 가정한다.
먼저 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)이 리드 버퍼 슬롯(SLOT_2)으로 설정되면, 리드 버퍼 슬롯(SLOT_2)에 대한 리드 동작이 완료된 후 리드 버퍼 슬롯(SLOT_2)에 대한 카운트 정보(CNT)는 3에서 2로 1만큼 차감된다.
이후 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)이 리드 버퍼 슬롯(SLOT_3)으로 설정되면, 리드 버퍼 슬롯(SLOT_3)에 대한 라이트 동작이 완료된 후 리드 버퍼 슬롯(SLOT_3)에 대한 카운트 정보(CNT)는 3에서 2로 1만큼 차감된다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 리드 버퍼 슬롯을 버퍼 풀에 반환하는 일 예를 나타낸 도면이다.
도 11을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 리드 버퍼(RD_BUF)에 포함되는 리드 버퍼 슬롯(SLOT_2, SLOT_3, SLOT_5) 중 하나의 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)에 대한 카운트 정보의 값이 미리 정해진 제2 임계 카운트 이하이면, 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)을 버퍼 풀(BUF_POOL)에 반환할 수 있다.
도 11에서 제2 임계 카운트 값은 0이라고 가정한다.
리드 버퍼 슬롯(SLOT_2, SLOT_3, SLOT_5) 각각에 데이터가 라이트되면서 리드 버퍼 슬롯(SLOT_2, SLOT_3, SLOT_5) 각각의 카운트 정보(CNT)도 계속 차감된다. 이후 타깃 리드 버퍼 슬롯(TGT_RD_BUF_SLOT)이 리드 버퍼 슬롯(SLOT_2)일 때, 리드 버퍼 슬롯(SLOT_2)의 카운트 정보(CNT) 값이 1에서 0이 되었다고 가정한다.
이 경우 메모리 컨트롤러(120)는 리드 버퍼 슬롯(SLOT_2)을 버퍼 풀(BUF_POOL)에 반환한다. 버퍼 풀(BUF_POOL)에 반환된 리드 버퍼 슬롯(SLOT_2)은 이후 새로운 라이트 동작 또는 리드 동작이 수행될 때, 라이트 버퍼 또는 리드 버퍼에 다시 포함될 수 있다.
도 12는 도 10 내지 도 11의 동작을 나타낸 흐름도이다.
이하, 메모리 컨트롤러(120)에 의해 도 10 내지 도 11에서 설명한 동작이 실행되는 것을 예시로 설명한다.
메모리 컨트롤러(120)는 리드 버퍼에 포함된 리드 버퍼 슬롯 중 타깃 리드 버퍼 슬롯을 선택할 수 있다(S1210). 그리고 메모리 컨트롤러(120)는 S1210 단계에서 선택된 타깃 라이트 버퍼 슬롯에 대해 리드 동작을 실행할 수 있다(S1220).
이후 메모리 컨트롤러(120)는 타깃 리드 버퍼 슬롯에 대해 리드 동작이 완료되었는지 판단한다(S1230). 만약 리드 동작이 완료되지 않은 경우(S1230-N), 메모리 컨트롤러(120)는 다시 S1220 단계로 진입한다. 반면 리드 동작이 완료된 경우(S1230-Y), 메모리 컨트롤러(120)는 타깃 리드 버퍼 슬롯에 대한 카운트 정보를 제2값만큼 차감할 수 있다(S1240).
그리고 메모리 컨트롤러(120)는 타깃 리드 버퍼 슬롯에 대한 카운트 정보가 제2 임계 카운트 이하인지 판단한다(S1250). 만약 해당 카운트 정보가 제2 임계 카운트 이하이면(S1250-Y), 메모리 컨트롤러(120)는 타깃 리드 버퍼 슬롯을 버퍼 풀에 반환한다(S1260). 반면 해당 카운트 정보가 제2 임계 카운트를 초과하는 경우(S1250-N), 메모리 컨트롤러(120)는 타깃 리드 버퍼 슬롯을 리드 버퍼에 그대로 유지한다(S1270).
이후 메모리 컨트롤러(120)는 S1210 단계의 동작을 반복한다.
이하, 도 13 내지 도 15에서는 라이트 커맨드에 따라 라이트 버퍼에 포함되는 라이트 버퍼 슬롯의 개수 및 라이트 버퍼 슬롯 각각에 대한 카운트 정보의 초기값을 설정하는 구체적인 방법에 대해 설명한다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 라이트 버퍼를 설정하는 일 예를 나타낸 도면이다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 라이트 버퍼 슬롯의 개수 L, 호스트(HOST)로부터 수신한 라이트 커맨드의 라이트 사이즈 M 및 라이트 버퍼 슬롯의 사이즈 N 중 하나 이상에 기초하여 라이트 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정할 수 있다.
도 13에서, 메모리 컨트롤러(120)는 64KB의 데이터를 라이트하는 동작을 지시하는 라이트 커맨드(WR_CMD)를 처리한다. 그리고 라이트 버퍼(WR_BUF)는 4개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3, SLOT_4)을 포함하고, 라이트 버퍼 슬롯 각각의 사이즈는 4KB이다.
이때, 메모리 컨트롤러(120)가 64KB의 데이터를 라이트하기 위해서는 4KB의 데이터를 라이트하는 동작이 16번 실행되어야 한다. 따라서 메모리 컨트롤러(120)는 4개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3, SLOT_4)의 카운트 정보(CNT)의 총합이 16이 되도록 각 라이트 버퍼 슬롯의 카운트 정보(CNT)를 설정한다. 일 예로, 도 13에서, 메모리 컨트롤러(120)는 4개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3, SLOT_4)의 카운트 정보(CNT)가 각각 4가 되도록 설정한다.
이상에서 설명한 바와 같이 메모리 컨트롤러(120)가 라이트 버퍼(WR_BUF) 를 설정할 때, 라이트 버퍼(WR_BUF) 에 포함되는 라이트 버퍼 슬롯의 개수에 따라 라이트 동작을 처리하는 처리율(throughput)이 달라질 수 있다.
예를 들어, 메모리 컨트롤러(120)가 32KB의 데이터를 라이트하는 동작을 처리할 때, 라이트 버퍼(WR_BUF)에 4KB 사이즈의 라이트 버퍼 슬롯이 4개가 할당된 경우 최대 16KB의 데이터에 대한 라이트 동작이 동시에 실행될 수 있다. 반면 라이트 버퍼(WR_BUF)에 4KB 사이즈의 라이트 버퍼 슬롯이 2개가 할당된 경우 최대 8KB의 데이터에 대한 라이트 동작만 동시에 실행될 수 있다. 따라서, 라이트 버퍼(WR_BUF)에 라이트 버퍼 슬롯이 더 많이 할당될수록 라이트 동작을 처리하는 처리율이 높아진다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)에서 라이트 커맨드의 우선 순위에 따라 라이트 버퍼 슬롯의 개수를 다르게 설정하는 일 예를 나타낸 도면이다.
도 14를 참조하면, 라이트 버퍼 슬롯의 개수는 라이트 커맨드의 우선 순위를 기초로 결정될 수 있다.
라이트 커맨드의 우선 순위는 호스트(HOST)로부터 수신한 라이트 커맨드의 정보를 기초로 하여 메모리 컨트롤러(120)가 결정할 수 있다. 예를 들어, 긴급 처리를 요하는 커맨드임을 지시하는 플래그가 라이트 커맨드에 셋(set)된 경우, 메모리 컨트롤러(120)는 해당 라이트 커맨드의 우선 순위를 다른 커맨드보다 높게 결정할 수 있다. 반면, 긴급 처리를 요하는 커맨드임을 지시하는 플래그가 라이트 커맨드에 셋(set)되지 않거나 대량의 데이터를 순차적으로 라이트할 것을 지시하는 라이트 커맨드인 경우, 메모리 컨트롤러(120)는 해당 라이트 커맨드의 우선 순위를 다른 커맨드보다 낮게 결정할 수 있다.
메모리 컨트롤러(120)는 우선 순위가 높은 라이트 커맨드에 대해 더 많은 라이트 버퍼 슬롯이 라이트 버퍼에 할당되도록 제어할 수 있다. 도 14에서, 라이트 커맨드(WR_CMD_1)는 우선 순위가 높으므로 메모리 컨트롤러(120)는 라이트 버퍼에 4개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3, SLOT_4)이 할당되도록 제어한다. 반면, 라이트 커맨드(WR_CMD_2)는 우선 순위가 낮으므로 메모리 컨트롤러(120)는 라이트 버퍼에 4개보다 작은 2개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2)이 할당되도록 제어한다.
이때, 라이트 커맨드(WR_CMD_1)와 라이트 커맨드(WR_CMD_2) 모두 64KB의 데이터를 라이트하는 동작을 요청하므로, 라이트 버퍼(WR_BUF)에 포함되는 라이트 버퍼 슬롯의 카운트 정보(CNT)의 합은 동일해야 한다.
따라서, 라이트 버퍼(WR_BUF)에 포함되는 각 라이트 버퍼 슬롯의 카운트 정보(CNT)의 값은 우선 순위가 낮은 라이트 커맨드를 처리할 때 더 크게 결정될 수 있다.
도 14에서 라이트 커맨드(WR_CMD_2)를 처리할 때의 각 라이트 버퍼 슬롯의 카운트 정보(CNT) 값은 8로서 라이트 커맨드(WR_CMD_1)를 처리할 때의 각 라이트 버퍼 슬롯의 카운트 정보(CNT) 값인 4보다 크다.
따라서, 메모리 컨트롤러(120)는 라이트 커맨드(WR_CMD_1)를 처리할 때는 라이트 동작을 높은 처리율(throughput)로 수행하고, 할당된 라이트 버퍼 슬롯을 빠르게 버퍼 풀에 반환할 수 있다. 반면 메모리 컨트롤러(120)는 라이트 커맨드(WR_CMD_2)를 처리할 때는 라이트 동작을 낮은 처리율(throughput)로 수행하고, 할당된 라이트 버퍼 슬롯을 느리게 버퍼 풀에 반환할 수 있다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템(100)에서 라이트 버퍼 슬롯 각각에 대한 카운트 정보(CNT)의 초기값을 설정하는 일 예를 나타낸 도면이다.
도 15에서, 메모리 컨트롤러(120)는 30KB의 데이터를 라이트하는 동작을 지시하는 라이트 커맨드(WR_CMD)를 처리한다. 그리고 라이트 버퍼(WR_BUF)는 3개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3)을 포함하고, 라이트 버퍼 슬롯 각각의 사이즈는 4KB이다.
이때, 라이트 버퍼 슬롯의 개수 L = 3, 호스트(HOST)로부터 수신한 라이트 커맨드의 라이트 사이즈 M = 30KB, 라이트 버퍼 슬롯의 사이즈 N = 4KB이다.
메모리 컨트롤러(120)는 라이트 버퍼(WR_BUF)에 포함된 3개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3) 각각의 카운트 정보(CNT)의 총합이 = = 8이 되도록 제어한다.
이때, 라이트 버퍼(WR_BUF)에 포함된 3개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3) 각각의 카운트 정보(CNT)가 최대한 균일하도록, 메모리 컨트롤러(120)는 다음과 같이 카운트 정보(CNT)의 초기값을 설정할 수 있다.
우선 메모리 컨트롤러(120)는 3개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3) 중에서 ( mod L) = (8 mod 3) = 2 개의 라이트 버퍼 슬롯의 카운트 정보(CNT)의 초기값을 = = 3으로 설정할 수 있다.
그리고 메모리 컨트롤러(120)는 3개의 라이트 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3) 중에서 (L - ( mod L)) = (3 - (8 mod 3)) = 1 개의 라이트 버퍼 슬롯의 카운트 정보(CNT)의 초기값을 = = 2로 설정할 수 있다. 이 경우, 라이트 버퍼 슬롯 간의 카운트 정보(CNT)의 차이는 1 이하로 설정된다.
이처럼 메모리 컨트롤러(120)가 라이트 버퍼(WR_BUF)에 포함된 라이트 버퍼 슬롯 각각의 카운트 정보(CNT)의 초기값을 최대한 균일하게 설정하는 이유는, 라이트 버퍼에 할당된 라이트 버퍼 슬롯을 이용하여 최대한 라이트 동작의 처리율을 높이기 위해서이다.
만약 라이트 버퍼에 할당된 라이트 버퍼 슬롯 중 특정한 라이트 버퍼 슬롯의 카운트 정보(CNT) 값이 너무 크면, 나머지 라이트 버퍼 슬롯은 일찍 버퍼 풀에 반환된 이후에는 특정한 라이트 버퍼 슬롯만 이용하여 라이트 동작이 실행되므로 라이트 동작의 처리가 전체적으로 늦어지기 때문이다.
한편, 전술한 L개의 라이트 버퍼 슬롯 중에서 카운트 정보(CNT)의 초기값이 으로 설정될 ( mod L)개의 라이트 버퍼 슬롯을 선택하는 방법은 다양하게 결정될 수 있다.
일 예로 메모리 컨트롤러(120)는 인덱스 값을 기준(e.g. 인덱스 값이 높은 순서)으로 ( mod L)개의 라이트 버퍼 슬롯을 선택할 수 있다. 다른 예로 메모리 컨트롤러(120)는 L개의 라이트 버퍼 슬롯 중 랜덤하게 ( mod L)개의 라이트 버퍼 슬롯을 선택할 수 있다.
이하, 도 16 내지 도 18에서는 리드 커맨드에 따라 리드 버퍼에 포함되는 리드 버퍼 슬롯의 개수 및 리드 버퍼 슬롯 각각에 대한 카운트 정보의 초기값을 설정하는 구체적인 방법에 대해 설명한다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 리드 버퍼를 설정하는 일 예를 나타낸 도면이다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 라이트 버퍼 슬롯의 개수 L', 호스트(HOST)로부터 수신한 리드 커맨드의 리드 사이즈 M' 및 리드 버퍼 슬롯의 사이즈 N' 중 하나 이상에 기초하여 리드 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정할 수 있다.
도 16에서, 메모리 컨트롤러(120)는 64KB의 데이터를 리드하는 동작을 지시하는 리드 커맨드(RD_CMD)를 처리한다. 그리고 리드 버퍼(RD_BUF)는 4개의 리드 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3, SLOT_4)을 포함하고, 리드 버퍼 슬롯 각각의 사이즈는 4KB이다.
이때, 메모리 컨트롤러(120)가 64KB의 데이터를 리드하기 위해서는 4KB의 데이터를 리드하는 동작이 16번 실행되어야 한다. 따라서 메모리 컨트롤러(120)는 4개의 리드 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3, SLOT_4)의 카운트 정보(CNT)의 총합이 16이 되도록 각 리드 버퍼 슬롯의 카운트 정보(CNT)를 설정한다. 일 예로, 도 16에서, 메모리 컨트롤러(120)는 4개의 리드 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3, SLOT_4)의 카운트 정보(CNT)가 각각 4가 되도록 설정한다.
라이트 버퍼(WR_BUF)의 경우와 마찬가지로, 메모리 컨트롤러(120)가 리드 버퍼(RD_BUF) 를 설정할 때, 리드 버퍼(RD_BUF) 에 포함되는 리드 버퍼 슬롯의 개수에 따라 리드 동작을 처리하는 처리율(throughput)이 달라질 수 있다.
예를 들어, 메모리 컨트롤러(120)가 32KB의 데이터를 리드하는 동작을 처리할 때, 리드 버퍼(RD_BUF)에 4KB 사이즈의 리드 버퍼 슬롯이 4개가 할당된 경우 최대 16KB의 데이터에 대한 리드 동작이 동시에 실행될 수 있다. 반면 리드 버퍼(RD_BUF)에 4KB 사이즈의 리드 버퍼 슬롯이 2개가 할당된 경우 최대 8KB의 데이터에 대한 리드 동작만 동시에 실행될 수 있다. 따라서, 리드 버퍼(RD_BUF)에 리드 버퍼 슬롯이 더 많이 할당될수록 리드 동작을 처리하는 처리율이 높아진다.
도 17은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 리드 커맨드의 우선 순위에 따라 리드 버퍼 슬롯의 개수를 다르게 설정하는 일 예를 나타낸 도면이다.
도 17를 참조하면, 리드 버퍼 슬롯의 개수는 리드 커맨드의 우선 순위를 기초로 결정될 수 있다.
라이트 커맨드의 경우와 마찬가지로, 리드 커맨드의 우선 순위는 호스트(HOST)로부터 수신한 리드 커맨드의 정보를 기초로 하여 메모리 컨트롤러(120)가 결정할 수 있다. 예를 들어, 긴급 처리를 요하는 커맨드임을 지시하는 플래그가 리드 커맨드에 셋(set)된 경우, 메모리 컨트롤러(120)는 해당 리드 커맨드의 우선 순위를 다른 커맨드보다 높게 결정할 수 있다. 반면, 긴급 처리를 요하는 커맨드임을 지시하는 플래그가 리드 커맨드에 셋(set)되지 않거나 대량의 데이터를 순차적으로 리드할 것을 지시하는 리드 커맨드인 경우, 메모리 컨트롤러(120)는 해당 리드 커맨드의 우선 순위를 다른 커맨드보다 낮게 결정할 수 있다.
메모리 컨트롤러(120)는 우선 순위가 높은 리드 커맨드에 대해 더 많은 리드 버퍼 슬롯이 라이트 버퍼에 할당되도록 제어할 수 있다. 도 17에서, 리드 커맨드(RD_CMD_1)는 우선 순위가 높으므로 메모리 컨트롤러(120)는 리드 버퍼에 4개의 리드 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3, SLOT_4)이 할당되도록 제어한다. 반면, 리드 커맨드(RD_CMD_2)는 우선 순위가 낮으므로 메모리 컨트롤러(120)는 리드 버퍼에 4개보다 작은 2개의 리드 버퍼 슬롯(SLOT_1, SLOT_2)이 할당되도록 제어한다.
이때, 리드 커맨드(RD_CMD_1)와 리드 커맨드(RD_CMD_2) 모두 64KB의 데이터를 리드하는 동작을 요청하므로, 리드 버퍼(RD_BUF)에 포함되는 리드 버퍼 슬롯의 카운트 정보(CNT)의 합은 동일해야 한다.
따라서, 리드 버퍼(RD_BUF)에 포함되는 각 리드 버퍼 슬롯의 카운트 정보(CNT)의 값은 우선 순위가 낮은 리드 커맨드를 처리할 때 더 크게 결정될 수 있다.
도 17에서 리드 커맨드(RD_CMD_2)를 처리할 때의 각 리드 버퍼 슬롯의 카운트 정보(CNT) 값은 8로서 리드 커맨드(RD_CMD_1)를 처리할 때의 각 리드 버퍼 슬롯의 카운트 정보(CNT) 값인 4보다 크다.
따라서, 메모리 컨트롤러(120)는 리드 커맨드(RD_CMD_1)를 처리할 때는 리드 동작을 높은 처리율(throughput)로 수행하고, 할당된 리드 버퍼 슬롯을 빠르게 버퍼 풀에 반환할 수 있다. 반면 메모리 컨트롤러(120)는 리드 커맨드(WR_CMD_2)를 처리할 때는 리드 동작을 낮은 처리율(throughput)로 수행하고, 할당된 리드 버퍼 슬롯을 느리게 버퍼 풀에 반환할 수 있다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 리드 버퍼 슬롯 각각에 대한 카운트 정보(CNT)의 초기값을 설정하는 일 예를 나타낸 도면이다.
도 18에서, 메모리 컨트롤러(120)는 30KB의 데이터를 리드하는 동작을 지시하는 리드 커맨드(RD_CMD)를 처리한다. 그리고 리드 버퍼(RD_BUF)는 3개의 리드 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3)을 포함하고, 리드 버퍼 슬롯 각각의 사이즈는 4KB이다.
이때, 리드 버퍼 슬롯의 개수 L'= 3, 호스트(HOST)로부터 수신한 리드 커맨드의 라이트 사이즈 M'= 30KB, 리드 버퍼 슬롯의 사이즈 N'= 4KB이다.
메모리 컨트롤러(120)는 리드 버퍼(RD_BUF)에 포함된 3개의 리드 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3) 각각의 카운트 정보(CNT)의 총합이 = = 8이 되도록 제어한다.
이때, 리드 버퍼(RD_BUF)에 포함된 3개의 리드 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3) 각각의 카운트 정보(CNT)가 최대한 균일하도록, 메모리 컨트롤러(120)는 다음과 같이 카운트 정보(CNT)의 초기값을 설정할 수 있다.
우선 메모리 컨트롤러(120)는 3개의 리드 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3) 중에서 ( mod L') = (8 mod 3) = 2 개의 리드 버퍼 슬롯의 카운트 정보(CNT)의 초기값을 = = 3으로 설정할 수 있다.
그리고 메모리 컨트롤러(120)는 3개의 리드 버퍼 슬롯(SLOT_1, SLOT_2, SLOT_3) 중에서 (L' - ( mod L')) = (3 - (8 mod 3)) = 1 개의 리드 버퍼 슬롯의 카운트 정보(CNT)의 초기값을 = = 2로 설정할 수 있다. 이 경우, 리드 버퍼 슬롯 간의 카운트 정보(CNT)의 차이는 1 이하로 설정된다.
라이트 버퍼(WR_BUF)의 경우와 마찬가지로, 메모리 컨트롤러(120)가 리드 버퍼(RD_BUF)에 포함된 리드 버퍼 슬롯 각각의 카운트 정보(CNT)의 초기값을 최대한 균일하게 설정하는 이유는, 리드 버퍼에 할당된 리드 버퍼 슬롯을 이용하여 최대한 리드 동작의 처리율을 높이기 위해서이다.
만약 리드 버퍼에 할당된 리드 버퍼 슬롯 중 특정한 리드 버퍼 슬롯의 카운트 정보(CNT) 값이 너무 크면, 나머지 리드 버퍼 슬롯이 일찍 버퍼 풀에 반환된 이후에는 특정한 리드 버퍼 슬롯만 이용하여 리드 동작이 실행되므로 리드 동작의 처리가 전체적으로 늦어지기 때문이다.
한편, 전술한 L'개의 리드 버퍼 슬롯 중에서 카운트 정보(CNT)의 초기값이 으로 설정될 ( mod L')개의 리드 버퍼 슬롯을 선택하는 방법은 다양하게 결정될 수 있다. 일 예로 메모리 컨트롤러(120)는 인덱스 값을 기준(e.g. 인덱스 값이 높은 순서)으로 ( mod L')개의 리드 버퍼 슬롯을 선택할 수 있다. 다른 예로 메모리 컨트롤러(120)는 L개의 리드 버퍼 슬롯 중 랜덤하게 ( mod L')개의 리드 버퍼 슬롯을 선택할 수 있다.
도 19는 본 발명의 실시예들에 따른 메모리 컨트롤러(120)의 동작 방법을 나타낸 흐름도이다.
메모리 컨트롤러(120)의 동작 방법은 버퍼 풀에 포함된 복수의 버퍼 슬롯에서 라이트 버퍼에 포함되는 하나 이상의 라이트 버퍼 슬롯 또는 리드 버퍼에 포함되는 하나 이상의 리드 버퍼 슬롯으로 동적으로 설정하는 단계를 포함할 수 있다(S1910).
그리고 메모리 컨트롤러(120)의 동작 방법은 S1910 단계에서 설정한 라이트 버퍼 슬롯과 리드 버퍼 슬롯 각각에 대하여, 라이트 버퍼 또는 리드 버퍼 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보의 초기값을 설정하는 단계를 포함할 수 있다(S1920).
그리고 메모리 컨트롤러(120)는 라이트 버퍼에 데이터가 라이트될 때 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하거나 또는 리드 버퍼로 데이터가 리드될 때 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하는 단계를 포함할 수 있다(S1930).
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그래밍된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 20은 본 발명의 실시예들에 따른 컴퓨팅 시스템(2000)을 개략적으로 나타낸 블록도이다.
도 20를 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(2000)은 시스템 버스(2060)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(2000)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 2010), 컴퓨팅 시스템(2000)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 2020), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(2030), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(2040), 컴퓨팅 시스템(2000)이 사용하는 파워를 관리하는 파워 관리 모듈(2050) 등을 포함할 수 있다.
컴퓨팅 시스템(2000)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(2000)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor: CIS), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (21)

  1. 다수의 메모리 블럭을 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    버퍼 풀에 포함된 복수의 버퍼 슬롯을 라이트 버퍼에 포함되는 하나 이상의 라이트 버퍼 슬롯 또는 리드 버퍼에 포함되는 하나 이상의 리드 버퍼 슬롯으로 동적으로 설정하고,
    상기 라이트 버퍼 슬롯과 상기 리드 버퍼 슬롯 각각에 대하여, 상기 라이트 버퍼 또는 상기 리드 버퍼 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보의 초기값을 설정하고,
    상기 라이트 버퍼에 데이터가 라이트될 때 상기 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하거나 또는 상기 리드 버퍼로 데이터가 리드될 때 상기 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하는 메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 라이트 버퍼 슬롯 중 하나의 타깃 라이트 버퍼 슬롯에 대한 라이트 동작이 완료되면, 상기 타깃 라이트 버퍼 슬롯에 대한 카운트 정보를 제1값만큼 차감하는 메모리 시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 라이트 버퍼 슬롯에 대한 카운트 정보의 값이 미리 정해진 제1 임계 카운트 이하이면, 상기 타깃 라이트 버퍼 슬롯을 상기 버퍼 풀에 반환하는 메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 리드 버퍼 슬롯 중 하나의 타깃 리드 버퍼 슬롯에 대한 리드 동작이 완료되면, 상기 타깃 리드 버퍼 슬롯에 대한 카운트 정보를 제2값만큼 차감하는 메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 리드 버퍼 슬롯에 대한 카운트 정보의 값이 미리 정해진 제2 임계 카운트 이하이면, 상기 타깃 리드 버퍼 슬롯을 상기 버퍼 풀에 반환하는 메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 라이트 버퍼 슬롯의 개수 L, 호스트로부터 수신한 라이트 커맨드의 라이트 사이즈 M 및 상기 라이트 버퍼 슬롯의 사이즈 N 중 하나 이상에 기초하여, 상기 라이트 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정하는 메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 라이트 버퍼 슬롯의 개수 L은, 상기 라이트 커맨드의 우선 순위를 기초로 결정되는 메모리 시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 라이트 버퍼 슬롯 중 ( mod L)개의 라이트 버퍼 슬롯의 카운트 정보의 초기값을 로 설정하고,
    상기 라이트 버퍼 슬롯 중 (L - ( mod L))개의 라이트 버퍼 슬롯의 카운트 정보의 초기값을 로 설정하는 메모리 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 리드 버퍼 슬롯의 개수 L', 호스트로부터 수신한 리드 커맨드의 리드 사이즈 M' 및 상기 리드 버퍼 슬롯의 사이즈 N' 중 하나 이상에 기초하여, 상기 리드 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정하는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 리드 버퍼 슬롯의 개수 L'은, 상기 리드 커맨드의 우선 순위를 기초로 결정되는 메모리 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 메모리 컨트롤러는,
    상기 리드 버퍼 슬롯 중 ( mod L')개의 리드 버퍼 슬롯의 카운트 정보의 초기값을 로 설정하고,
    상기 리드 버퍼 슬롯 중 (L' - ( mod L'))개의 리드 버퍼 슬롯의 카운트 정보의 초기값을 로 설정하는 메모리 시스템.
  12. 다수의 메모리 블록을 포함하는 메모리 장치와 통신하기 위한 메모리 인터페이스; 및
    상기 메모리 장치를 제어하기 위한 제어 회로를 포함하고,
    상기 제어 회로는,
    버퍼 풀에 포함된 복수의 버퍼 슬롯을 라이트 버퍼에 포함되는 하나 이상의 라이트 버퍼 슬롯 또는 리드 버퍼에 포함되는 하나 이상의 리드 버퍼 슬롯으로 동적으로 설정하고,
    상기 라이트 버퍼 슬롯과 상기 리드 버퍼 슬롯 각각에 대하여, 상기 라이트 버퍼 또는 상기 리드 버퍼 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보의 초기값을 설정하고,
    상기 라이트 버퍼에 데이터가 라이트될 때 상기 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하거나 또는 상기 리드 버퍼로 데이터가 리드될 때 상기 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하는 메모리 컨트롤러.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제어 회로는,
    상기 라이트 버퍼 슬롯 중 하나의 타깃 라이트 버퍼 슬롯에 대한 라이트 동작이 완료되면, 상기 타깃 라이트 버퍼 슬롯에 대한 카운트 정보를 제1 값만큼 차감하는 메모리 컨트롤러.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제어 회로는,
    상기 타깃 라이트 버퍼 슬롯에 대한 카운트 정보의 값이 미리 정해진 제1 임계 카운트 이하이면, 상기 타깃 라이트 버퍼 슬롯을 상기 버퍼 풀에 반환하는 메모리 컨트롤러.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제어 회로는,
    상기 리드 버퍼 슬롯 중 하나의 타깃 리드 버퍼 슬롯에 대한 리드 동작이 완료되면, 상기 타깃 리드 버퍼 슬롯에 대한 카운트 정보를 제2값만큼 차감하는 메모리 컨트롤러.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제어 회로는,
    상기 타깃 리드 버퍼 슬롯에 대한 카운트 정보의 값이 미리 정해진 제2 임계 카운트 이하이면, 상기 타깃 리드 버퍼 슬롯을 상기 버퍼 풀에 반환하는 메모리 컨트롤러.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제어 회로는,
    상기 라이트 버퍼 슬롯의 개수 L, 호스트로부터 수신한 라이트 커맨드의 라이트 사이즈 M 및 상기 라이트 버퍼 슬롯의 사이즈 N 중 하나 이상에 기초하여, 상기 라이트 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정하는 메모리 컨트롤러.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 제어 회로는,
    상기 라이트 버퍼 슬롯 중 ( mod L)개의 라이트 버퍼 슬롯의 카운트 정보의 초기값을 로 설정하고,
    상기 라이트 버퍼 슬롯 중 (L - ( mod L))개의 라이트 버퍼 슬롯의 카운트 정보의 초기값을 로 설정하는 메모리 컨트롤러.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제어 회로는,
    상기 리드 버퍼 슬롯의 개수 L', 호스트로부터 수신한 리드 커맨드의 리드 사이즈 M' 및 상기 리드 버퍼 슬롯의 사이즈 N' 중 하나 이상에 기초하여, 상기 리드 버퍼 슬롯 각각의 카운트 정보의 초기값을 결정하는 메모리 컨트롤러.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 제어 회로는,
    상기 리드 버퍼 슬롯 중 ( mod L')개의 리드 버퍼 슬롯의 카운트 정보의 초기값을 로 설정하고,
    상기 리드 버퍼 슬롯 중 (L' - ( mod L'))개의 리드 버퍼 슬롯의 카운트 정보의 초기값을 로 설정하는 메모리 컨트롤러.
  21. 버퍼 풀에 포함된 복수의 버퍼 슬롯을 라이트 버퍼에 포함되는 하나 이상의 라이트 버퍼 슬롯 또는 리드 버퍼에 포함되는 하나 이상의 리드 버퍼 슬롯으로 동적으로 설정하는 단계;
    상기 라이트 버퍼 슬롯과 상기 리드 버퍼 슬롯 각각에 대하여, 상기 라이트 버퍼 또는 상기 리드 버퍼 중 하나에 할당되는 잔여 기간을 지시하는 카운트 정보의 초기값을 설정하는 단계; 및
    상기 라이트 버퍼에 데이터가 라이트될 때 상기 라이트 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하거나 또는 상기 리드 버퍼로 데이터가 리드될 때 상기 리드 버퍼 슬롯 중 적어도 일부에 대한 카운트 정보를 갱신하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
KR1020190107212A 2019-08-30 2019-08-30 메모리 시스템, 메모리 컨트롤러 및 동작 방법 KR102635689B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190107212A KR102635689B1 (ko) 2019-08-30 2019-08-30 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US16/823,583 US11262939B2 (en) 2019-08-30 2020-03-19 Memory system, memory controller, and operation method
CN202010305496.9A CN112445733A (zh) 2019-08-30 2020-04-17 存储器系统、存储器控制器以及操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190107212A KR102635689B1 (ko) 2019-08-30 2019-08-30 메모리 시스템, 메모리 컨트롤러 및 동작 방법

Publications (2)

Publication Number Publication Date
KR20210026431A KR20210026431A (ko) 2021-03-10
KR102635689B1 true KR102635689B1 (ko) 2024-02-14

Family

ID=74681174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190107212A KR102635689B1 (ko) 2019-08-30 2019-08-30 메모리 시스템, 메모리 컨트롤러 및 동작 방법

Country Status (3)

Country Link
US (1) US11262939B2 (ko)
KR (1) KR102635689B1 (ko)
CN (1) CN112445733A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11520502B2 (en) * 2019-12-31 2022-12-06 Micron Technology, Inc. Performance control for a memory sub-system
US20220043588A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Localized memory traffic control for high-speed memory devices
US11249830B1 (en) 2020-08-14 2022-02-15 Micron Technology, Inc. Detecting page fault traffic
US20230066344A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Efficient buffer management for media management commands in memory devices
US20230143926A1 (en) * 2021-11-08 2023-05-11 Western Digital Technologies, Inc. Dynamic Controller Buffer Management and Configuration

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607439B2 (ja) * 1996-11-11 2005-01-05 株式会社日立製作所 半導体集積回路装置
JPH11273243A (ja) * 1998-03-20 1999-10-08 Toshiba Corp ディスク装置及び同装置に適用されるライトバッファ制御方法
JPH11317000A (ja) * 1998-04-30 1999-11-16 Toshiba Corp ディスク記憶装置及び同装置における電力供給制御方法
US6173378B1 (en) * 1998-09-11 2001-01-09 Advanced Micro Devices, Inc. Method for ordering a request for access to a system memory using a reordering buffer or FIFO
US6631446B1 (en) * 2000-10-26 2003-10-07 International Business Machines Corporation Self-tuning buffer management
US7114043B2 (en) * 2002-05-15 2006-09-26 Broadcom Corporation Ambiguous virtual channels
KR100453196B1 (ko) 2002-05-22 2004-10-15 (주)쎄트렉아이 소프트웨어 버퍼링 방법 및 이를 이용한 실시간 데이터저장장치, 그리고 그 기록매체
US8005794B2 (en) * 2003-10-31 2011-08-23 Oracle America, Inc. Mechanism for data aggregation in a tracing framework
US7437716B1 (en) * 2003-11-14 2008-10-14 Sun Microsystems, Inc. Separation of data from metadata in a tracing framework
US8032674B2 (en) * 2004-07-19 2011-10-04 Marvell International Ltd. System and method for controlling buffer memory overflow and underflow conditions in storage controllers
US7469312B2 (en) * 2005-02-24 2008-12-23 International Business Machines Corporation Computer system bus bridge
JP2009123320A (ja) 2007-10-25 2009-06-04 Panasonic Corp 情報記録装置
US9298393B2 (en) * 2008-06-12 2016-03-29 Seagate Technology Llc Buffer management for increased write speed in large sector data storage device
JP2010015613A (ja) * 2008-07-01 2010-01-21 Fujitsu Ltd 記憶装置、記憶装置の制御方法及び制御プログラム
US8335911B2 (en) * 2009-05-21 2012-12-18 Oracle America, Inc. Dynamic allocation of resources in a threaded, heterogeneous processor
KR101155113B1 (ko) * 2009-06-08 2012-06-12 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 그 동작 방법
US8762682B1 (en) * 2010-07-02 2014-06-24 Western Digital Technologies, Inc. Data storage apparatus providing host full duplex operations using half duplex storage devices
WO2012169032A1 (ja) * 2011-06-09 2012-12-13 富士通株式会社 バッファ装置，バッファ制御装置，及びバッファ制御方法
KR101858560B1 (ko) * 2011-11-24 2018-05-18 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법과 상기 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법
KR102074329B1 (ko) 2013-09-06 2020-02-06 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 처리 방법
KR20180062247A (ko) * 2016-11-30 2018-06-08 삼성전자주식회사 효율적인 버퍼 할당을 수행하는 컨트롤러, 스토리지 장치 및 스토리지 장치의 동작 방법
US10282301B2 (en) * 2017-05-18 2019-05-07 Avago Technologies International Sales Pte. Limited Method and system for hardware accelerated read-ahead caching
KR102450514B1 (ko) * 2017-09-19 2022-10-05 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치의 동작 방법
US10733110B1 (en) * 2017-12-04 2020-08-04 Amazon Technologies, Inc. Collecting statistics for persistent memory
US10936496B2 (en) * 2019-06-07 2021-03-02 Micron Technology, Inc. Managing collisions in a non-volatile memory system with a coherency checker

Also Published As

Publication number Publication date
US20210064274A1 (en) 2021-03-04
US11262939B2 (en) 2022-03-01
CN112445733A (zh) 2021-03-05
KR20210026431A (ko) 2021-03-10

Similar Documents

Publication Publication Date Title
KR102635689B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
KR20210041233A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210065356A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210017181A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
CN112748870A (zh) 存储器系统、存储器控制器及操作存储器控制器的方法
KR20210025412A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210051644A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11709610B2 (en) Memory system, memory controller and operating method
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
US11893255B2 (en) Memory system for managing data corresponding to a plurality of zones and operating method thereof
US20240004566A1 (en) Memory system for managing namespace using write pointer and write count, memory controller, and method for operating memory system
US11137942B2 (en) Memory system, memory controller, and method of operating a memory system for determining a number of hit and miss requests about map segments in a map cache and determining whether or not to perform data read operation in parallel
US20240143192A1 (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant