KR20210157544A - 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20210157544A
KR20210157544A KR1020200075461A KR20200075461A KR20210157544A KR 20210157544 A KR20210157544 A KR 20210157544A KR 1020200075461 A KR1020200075461 A KR 1020200075461A KR 20200075461 A KR20200075461 A KR 20200075461A KR 20210157544 A KR20210157544 A KR 20210157544A
Authority
KR
South Korea
Prior art keywords
command
memory
priority
queue
command queue
Prior art date
Application number
KR1020200075461A
Other languages
English (en)
Inventor
이현준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200075461A priority Critical patent/KR20210157544A/ko
Priority to US17/148,071 priority patent/US11409470B2/en
Priority to CN202110194364.8A priority patent/CN113903384A/zh
Publication of KR20210157544A publication Critical patent/KR20210157544A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1461—Backup scheduling policy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions

Abstract

본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 전력 관리 코어로부터 플래시 인터페이스 레이어 코어에 SPO(Sudden Power Off) 신호가 전달될 때, 메모리 장치에 입력할 커맨드를 인큐하는 복수의 커맨드 큐에서 파워-오프 상태로 진입하기 전에 처리할 타깃 커맨드를 탐색하고, 타깃 커맨드를 복수의 커맨드 큐 중에서 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐에 인큐하고, 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 파워-오프 상태로 진입하기 전에 메모리 장치에 입력할 수 있다. 이를 통해 메모리 시스템은 SPO 발생 시 메모리 장치에 데이터를 덤프하는데 소요되는 시간을 줄이고, SPO 발생 후 리커버리 과정에서 소요되는 시간을 줄일 수 있다.

Description

메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법{MEMORY SYSTEM, MEMORY CONTROLLER, AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, SPO(Sudden Power Off)가 발생할 때, 메모리 시스템은 휘발성 메모리 상의 데이터를 메모리 장치에 덤프할 수 있다. 그리고 메모리 시스템은 이후 파워-온 시에 덤프된 데이터를 이용한 리커버리(recovery) 동작을 수행하여 SPO가 발생한 시점 이전으로 데이터를 복원할 수 있다. 이때, 메모리 시스템은 휘발성 메모리 상의 데이터를 메모리 장치에 덤프하는 과정에서 소요되는 시간을 최소화하기 위해, 현재 실행 중인 동작 중에서 반드시 완료되어야 하는 동작은 실행을 보장하고 나머지 동작은 중단(abort)시킬 수 있다.
본 발명의 실시예들은 SPO 발생 시 메모리 장치에 데이터를 덤프하는데 소요되는 시간을 줄일 수 있는 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 SPO 발생 후 리커버리 과정에서 소요되는 시간을 줄일 수 있는 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 메모리 장치 및 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 전력 관리 코어로부터 플래시 인터페이스 레이어 코어에 SPO(Sudden Power Off) 신호가 전달될 때, 메모리 장치에 입력할 커맨드를 인큐하는 복수의 커맨드 큐에서 파워-오프 상태로 진입하기 전에 처리할 타깃 커맨드를 탐색할 수 있다.
메모리 컨트롤러는 타깃 커맨드를 복수의 커맨드 큐 중에서 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐에 인큐할 수 있다.
메모리 컨트롤러는 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 파워-오프 상태로 진입하기 전에 메모리 장치에 입력할 수 있다.
탑 우선 순위 커맨드 큐는 SPO 발생 이전에 공백 상태일 수 있다.
타깃 커맨드는 메타-데이터를 라이트하는 동작을 요청하는 커맨드일 수 있다.
복수의 커맨드 큐는 제1 우선 순위 커맨드 큐와 제2 우선 순위 커맨드 큐를 추가로 포함할 수 있다. 메모리 컨트롤러는 제1 우선 순위 커맨드 큐에 포함된 커맨드를 제2 우선 순위 커맨드 큐에 포함된 커맨드보다 높은 우선 순위로 처리할 수 있다. 이때, 메모리 컨트롤러는 SPO 발생 후, 내부 리드 동작을 요청하는 커맨드를 제1 우선 순위 커맨드 큐에 인큐할 수 있다.
메모리 컨트롤러는 동작 중단 요청 커맨드가 플래시 인터페이스 레이어 코어로 전달될 때까지 타깃 커맨드를 탑 우선 순위 커맨드 큐에 인큐할 수 있다.
한편, SPO 신호는 전력 관리 코어로부터 플래시 인터페이스 레이어 코어로 직접 전달될 수 있다.
다른 측면에서, 본 발명의 실시예들은, 메모리 장치와 통신하기 위한 메모리 인터페이스 및 메모리 장치를 제어하는 제어 회로를 포함하는 메모리 컨트롤러를 제공할 수 있다.
제어 회로는 전력 관리 코어로부터 플래시 인터페이스 레이어 코어에 SPO(Sudden Power Off) 신호가 전달될 때, 메모리 장치에 입력할 커맨드를 인큐하는 복수의 커맨드 큐에서 파워-오프 상태로 진입하기 전에 처리할 타깃 커맨드를 탐색할 수 있다.
제어 회로는 타깃 커맨드를 복수의 커맨드 큐 중에서 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐에 인큐할 수 있다.
제어 회로는 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 파워-오프 상태로 진입하기 전에 메모리 장치에 입력할 수 있다.
탑 우선 순위 커맨드 큐는 SPO 발생 이전에 공백 상태일 수 있다.
타깃 커맨드는 메타-데이터를 라이트하는 동작을 요청하는 커맨드일 수 있다.
복수의 커맨드 큐는 제1 우선 순위 커맨드 큐와 제2 우선 순위 커맨드 큐를 추가로 포함할 수 있다. 제어 회로는 제1 우선 순위 커맨드 큐에 포함된 커맨드를 제2 우선 순위 커맨드 큐에 포함된 커맨드보다 높은 우선 순위로 처리할 수 있다. 이때, 제어 회로는 SPO 발생 후, 내부 리드 동작을 요청하는 커맨드를 제1 우선 순위 커맨드 큐에 인큐할 수 있다.
제어 회로는 동작 중단 요청 커맨드가 플래시 인터페이스 레이어 코어로 전달될 때까지 타깃 커맨드를 탑 우선 순위 커맨드 큐에 인큐할 수 있다.
한편, SPO 신호는 전력 관리 코어로부터 플래시 인터페이스 레이어 코어로 직접 전달될 수 있다.
다른 측면에서, 본 발명의 실시예들은 메모리 장치 및 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은 전력 관리 코어로부터 플래시 인터페이스 레이어 코어로 SPO 신호를 전달하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 메모리 장치에 입력할 커맨드를 인큐하는 복수의 커맨드 큐에서 파워-오프 상태로 진입하기 전에 처리할 타깃 커맨드를 탐색하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 타깃 커맨드를 복수의 커맨드 큐 중에서 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐에 인큐하는 단계를 포함할 수 있다.
이때, 타깃 커맨드는 메타-데이터를 라이트하는 동작을 요청하는 커맨드일 수 있다.
한편, 복수의 커맨드 큐는 제1 우선 순위 커맨드 큐와 제2 우선 순위 커맨드 큐를 추가로 포함할 수 있다. 이때, 제1 우선 순위 커맨드 큐에 포함된 커맨드는 제2 우선 순위 커맨드 큐에 포함된 커맨드보다 높은 우선 순위로 처리될 수 있다.
메모리 시스템의 동작 방법은 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 파워-오프 상태로 진입하기 전에 메모리 장치에 입력하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, SPO 발생 시 메모리 장치에 데이터를 덤프하는데 소요되는 시간을 줄일 수 있다.
또한, 본 발명의 실시예들에 의하면, SPO 발생 후 리커버리 과정에서 소요되는 시간을 줄일 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 동작의 일 예를 나타낸 흐름도이다.
도 5는 본 발명의 실시예들에 따른 탑 우선 순위 커맨드 큐를 나타낸 도면이다.
도 6은 본 발명의 실시예들에서 SPO 발생 이전에 복수의 커맨드 큐의 상태의 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에서 SPO 발생 이후 커맨드 큐에서 타깃 커맨드를 탐색하는 동작의 일 예를 나타낸 도면이다.
도 8은 본 발명의 실시예들에서 SPO 발생 이후 타깃 커맨드를 탑 우선 순위 커맨드 큐로 인큐하는 동작의 일 예를 나타낸 도면이다.
도 9는 본 발명의 실시예들에서 SPO 발생 이후 제2 우선 순위 커맨드 큐에 인큐된 커맨드를 제1 우선 순위 커맨드 큐로 인큐하는 동작의 일 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에서 SPO 발생 전후에 커맨드 큐에 인큐된 커맨드의 종류의 일 예를 비교한 도면이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템의 동작의 다른 예를 나타낸 흐름도이다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 흐름도이다.
도 13은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작의 일 예를 나타낸 흐름도이다.
도 4를 참조하면, 메모리 컨트롤러(120)의 전력 관리 코어(PMC, Power Management Core)는 SPO(Sudden Power Off)가 발생할 때 플래시 인터페이스 레이어 코어(FIL_CORE)로 SPO 발생을 지시하는 SPO 신호를 전달할 수 있다.
이때, 전력 관리 코어(PMC)는 메모리 시스템(100)에 공급되는 전력과 관련된 동작을 제어하기 위한 코어로써, 프로세서(124)에 포함된 복수의 코어 중 하나일 수 있다. 그리고 플래시 인터페이스 레이어 코어(FIL_CORE)는 전술한 플래시 인터페이스 레이어(FIL)의 기능을 실행하는 코어로써, 프로세서(124)에 포함된 복수의 코어 중 하나일 수 있다.
전력 관리 코어(PMC)는 SPO 발생을 인지한 경우 SPO 발생을 지시하는 SPO 신호를 메모리 컨트롤러(120)의 다른 코어들에 전달할 수 있다.
이때, 전력 관리 코어(PMC)는 메모리 시스템(100)의 외부에서 발생한 신호(e.g. GPIO interrupt)를 통해 SPO 발생을 인지할 수 있다. 그리고 전력 관리 코어(PMC)가 생성하는 SPO 신호는 전기적 신호(low/high), SPO 발생을 지시하는 메시지 등의 형태로 메모리 컨트롤러(120)의 다른 코어들에 전달될 수 있다.
SPO 발생할 때, 메모리 시스템(100)은 휘발성 메모리(e.g. 워킹 메모리(125))에 로드된 데이터 중 일부를 메모리 장치(110)에 덤프(dump)하는 동작을 실행할 수 있다. 이때, 메모리 시스템(100)의 외부에서 메모리 시스템(100)으로 전력이 정상적으로 공급되지 않기 때문에, 메모리 시스템(100)은 캐패시터(Capacitor)와 같은 비상 전력 공급 장치에서 공급되는 전력을 이용하여 휘발성 메모리에 로드된 데이터 중 일부를 메모리 장치(110)에 덤프하는 동작을 수행할 수 있다.
그러나 비상 전력 공급 장치에서 공급되는 전력의 양은 제한이 있기 때문에, 메모리 시스템(100)은 SPO 발생 이후 파워-온 시에 메모리 시스템(100)을 SPO 발생 이전의 상태로 복구하기 위해서 반드시 필요한 동작만을 실행하고 나머지 동작은 중단(abort)시킬 수 있다.
이를 위해 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 신호를 전력 관리 코어(PMC)로부터 전달받은 후에 복수의 커맨드 큐에서 타깃 커맨드를 탐색할 수 있다.
복수의 커맨드 큐는 메모리 장치(110)에 입력할 커맨드를 인큐(enqueue)하고 있다. 메모리 컨트롤러(120)는 특정한 동작을 수행하기 위해 메모리 장치(110)에 커맨드를 입력하기 전에 해당 커맨드를 커맨드 큐에 인큐할 수 있다. 이는 메모리 컨트롤러(120)가 메모리 장치(110)에 입력할 복수의 커맨드들이 존재하는 경우에 메모리 컨트롤러(120)가 복수의 커맨드들 각각이 메모리 장치(110)에 입력되는 순서를 관리하기 위함이다.
한편, 커맨드 큐가 커맨드를 인큐한다는 것은 커맨드 큐가 해당 커맨드를 내부에 저장하고 있다는 의미로 해석될 수 있다. 반대로 커맨드 큐가 커맨드를 디큐(dequeue)한다는 것은 커맨드 큐가 해당 커맨드를 삭제한다는 의미로 해석될 수 있다.
타깃 커맨드는 SPO가 발생한 이후에 메모리 시스템(100)이 파워-오프 상태로 진입하기 전에 반드시 처리될 것을 보장하는 커맨드이다. 즉, 메모리 시스템(100)은 SPO가 발생하는 경우에도 타깃 커맨드는 중단(abort)되지 않고 반드시 파워-오프 상태로 진입하기 전에 처리되는 것을 보장할 수 있다.
이를 위해 메모리 컨트롤러(120)는 커맨드 큐에 인큐된 커맨드들의 실행 순서를 재배치(reorder)하여 타깃 커맨드가 다른 커맨드보다 먼저 처리될 수 있도록 할 수 있다. 이때, 메모리 컨트롤러(120)는 타깃 커맨드를 디큐한 후 가장 높은 우선 순위를 가지는 커맨드 큐에 인큐하는 방법을 사용하여 커맨드의 실행 순서를 재배치할 수 있다.
구체적으로, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 탐색된 타깃 커맨드를 복수의 커맨드 큐 중에서 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐에 인큐할 수 있다. 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드는 다른 커맨드 큐에 인큐된 커맨드보다 먼저 메모리 장치(110)에 입력될 수 있다. 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 동작 중단을 요청하는 커맨드를 수신하더라도 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드는 중단(abort)시키지 않고 파워-오프 상태로 진입하기 전에 처리할 수 있다. 반면, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 동작 중단을 요청하는 커맨드를 수신할 때 다른 커맨드 큐에 인큐된 커맨드는 파워-오프 상태로 진입하기 전에 처리하지 않는다.
메모리 시스템(100)은 파워-오프 상태로 진입하기 전에 타깃 커맨드를 처리하기 위해서, 탑 우선 순위 커맨드 큐에 타깃 커맨드를 인큐하여 타깃 커맨드가 다른 커맨드보다 먼저 처리될 수 있도록 제어한다.
그리고 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 파워-오프 상태로 진입하기 전에 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 메모리 장치(110)에 입력할 수 있다.
도 5는 본 발명의 실시예들에 따른 탑 우선 순위 커맨드 큐(CMD_Q_TOP)를 나타낸 도면이다.
본 발명의 실시예들에서, 탑 우선 순위 커맨드 큐(CMD_Q_TOP)는 SPO 발생 이전에는 공백(empty) 상태이다. 메모리 컨트롤러(120)는 SPO 발생 이전에는 어떤 커맨드도 탑 우선 순위 커맨드 큐(CMD_Q_TOP)에 인큐하지 않고, 탑 우선 순위 커맨드 큐(CMD_Q_TOP)를 제외한 나머지 커맨드 큐에 커맨드를 인큐할 수 있다. 이를 통해 메모리 컨트롤러(120)는 SPO 발생 이전에 탑 우선 순위 커맨드 큐(CMD_Q_TOP)를 공백 상태로 유지할 수 있다.
반면, SPO 발생 이후에는 탑 우선 순위 커맨드 큐(CMD_Q_TOP)에 타깃 커맨드(TGT_CMD)가 인큐될 수 있다. 메모리 컨트롤러(120)는 SPO 발생 이후 탑 우선 순위 커맨드 큐(CMD_Q_TOP)에 타깃 커맨드(TGT_CMD)를 인큐한 다음 타깃 커맨드(TGT_CMD)를 메모리 장치(110)에 입력하여 타깃 커맨드(TGT_CMD)가 요청하는 동작이 처리되도록 제어할 수 있다. 즉, 탑 우선 순위 커맨드 큐(CMD_Q_TOP)는 SPO 발생 후에 사용될 수 있다.
이때, 탑 우선 순위 커맨드 큐(CMD_Q_TOP)에 인큐되는 타깃 커맨드(TGT_CMD)의 종류는 다양하게 결정될 수 있다. 일 예로 타깃 커맨드(TGT_CMD)는 메타-데이터(meta-data)를 라이트하는 동작을 요청하는 커맨드일 수 있다. 메타-데이터는 메모리 시스템(100) 상에 저장된 데이터를 관리하기 위해서 메모리 컨트롤러(120)가 생성한 데이터이다. 예를 들어 메타-데이터는 호스트(HOST) 상의 논리 주소와 메모리 장치(110) 상의 물리 주소 간의 매핑 정보를 포함하거나, 메모리 장치(110)의 메모리 공간을 관리하기 위한 정보를 포함할 수 있다.
이처럼 SPO 발생 시 메타-데이터를 라이트하는 동작을 요청하는 커맨드를 SPO 발생 시 높은 우선 순위로 처리하는 이유는 다음과 같다.
만약 SPO 발생 시 메모리 시스템(100)이 메모리 장치(110)에 라이트할 메타-데이터를 라이트하지 못하고 파워-오프된 경우, 이후 파워-온 시 메모리 시스템(100)은 라이트하지 못한 메타-데이터를 스캔(scan)하는 동작을 수행해야 한다. 메타-데이터가 메모리 장치(110)에 라이트되지 못하면 해당 메타-데이터와 연관된 데이터를 정상적으로 접근할 수 없기 때문이다.
따라서, SPO 발생 후 파워-오프 상태로 진입하기 전에 메타-데이터를 라이트하는 동작이 완료된다면, 이후 파워-온 과정에서 메모리 시스템(100)이 메타-데이터를 스캔하는 동작을 수행할 필요가 없으므로 SPO 발생 후 리커버리 과정에서 소요되는 시간을 줄일 수 있다.
도 6은 본 발명의 실시예들에서 SPO 발생 이전에 복수의 커맨드 큐의 상태의 일 예를 나타낸 도면이다.
복수의 커맨드 큐는 전술한 탑 우선 순위 커맨드 큐(CMD_Q_TOP)와 함께, 제1 우선 순위 커맨드 큐(CMD_Q_1)와 제2 우선 순위 커맨드 큐(CMD_Q_2)를 추가로 포함할 수 있다.
이때, 메모리 컨트롤러(120)는 제1 우선 순위 커맨드 큐(CMD_Q_1)에 인큐된 커맨드를 제2 우선 순위 커맨드 큐(CMD_Q_2)에 인큐된 커맨드보다 높은 우선 순위로 처리할 수 있다. 즉, 제1 우선 순위 커맨드 큐(CMD_Q_1)에 인큐된 커맨드가 제2 우선 순위 커맨드 큐(CMD_Q_2)에 인큐된 커맨드보다 먼저 처리된다.
도 6을 참조하면, 복수의 커맨드 큐 중에서 탑 우선 순위 커맨드 큐(CMD_Q_TOP)의 우선 순위가 가장 높고, 그 다음으로 제1 우선 순위 커맨드 큐(CMD_Q_1)의 우선 순위가 높고, 제2 우선 순위 커맨드 큐(CMD_Q_2)의 우선 순위가 가장 낮다. 단, 도 5에서 전술한 바와 같이 SPO 발생 이전에는 탑 우선 순위 커맨드 큐(CMD_Q_TOP)는 공백 상태이다.
도 7은 본 발명의 실시예들에서 SPO 발생 이후 커맨드 큐에서 타깃 커맨드를 탐색하는 동작의 일 예를 나타낸 도면이다.
도 7을 참조하면, SPO가 발생한 이후 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 발생 이후에 제1 우선 순위 커맨드 큐(CMD_Q_1)에 인큐된 커맨드 및 제2 우선 순위 커맨드 큐(CMD_Q_2)에 인큐된 커맨드 중에서 타깃 커맨드(TGT_CMD)를 탐색할 수 있다.
한편, 전술한 바와 같이 타깃 커맨드(TGT_CMD)는 일 예로 메타-데이터를 라이트하는 동작을 요청하는 커맨드일 수 있다.
한편, 메타-데이터를 라이트하는 동작을 요청하는 커맨드는 데이터를 리드하는 커맨드에 비해 처리에 소요되는 시간이 크기 때문에, SPO 발생 이전에는 제2 우선 순위 커맨드 큐(CMD_Q_2)에만 인큐될 수 있다. 이 경우 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 발생 이후에 타깃 커맨드(TGT_CMD)를 탐색할 때, 제1 우선 순위 커맨드 큐(CMD_Q_1)에서 타깃 커맨드(TGT_CMD)를 탐색하는 과정을 생략할 수 있다.
도 8은 본 발명의 실시예들에서 SPO 발생 이후 타깃 커맨드(TGT_CMD)를 탑 우선 순위 커맨드 큐(CMD_Q_TOP)로 인큐하는 동작의 일 예를 나타낸 도면이다.
도 8을 참조하면, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 탐색된 타깃 커맨드(TGT_CMD)를 제1 우선 순위 커맨드 큐(CMD_Q_1) 또는 제2 우선 순위 커맨드 큐(CMD_Q_2)로부터 탑 우선 순위 커맨드 큐(CMD_Q_TOP)에 인큐할 수 있다.
도 9는 본 발명의 실시예들에서 SPO 발생 이후 제2 우선 순위 커맨드 큐에 인큐된 커맨드를 제1 우선 순위 커맨드 큐로 인큐하는 동작의 일 예를 나타낸 도면이다.
도 9를 참조하면, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 제2 우선 순위 커맨드 큐(CMD_Q_2)에 인큐된 커맨드 중 보다 높은 우선 순위로 처리될 커맨드를 제2 우선 순위 큐(CMD_Q_2)로부터 제1 우선 순위 큐(CMD_Q_1)로 인큐할 수 있다.
이때, 제2 우선 순위 커맨드 큐(CMD_Q_2)에 인큐된 커맨드 중 제1 우선 순위 큐(CMD_Q_1)로 인큐되는 커맨드는 내부 리드 동작을 요청하는 커맨드일 수 있다. 호스트(HOST)의 리드 요청에 응답하기 위한 호스트 리드(host read) 동작과 달리, 내부 리드 동작을 요청하는 커맨드는 메모리 컨트롤러(120)가 가비지 컬렉션(GC, garbage collection), 웨어 레벨링(WL, wear leveling), 리드 리클레임(RR, read reclaim) 등의 동작을 수행하기 위해 자체적으로 생성한 커맨드이다. SPO 발생 이전에는, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 호스트(HOST)가 요청하는 리드 동작을 더 빨리 처리하기 위해서 호스트 리드 동작을 요청하는 커맨드를 제1 우선 순위 커맨드 큐(CMD_Q_1)에 인큐하고, 내부 리드 동작을 요청하는 커맨드는 제2 우선 순위 커맨드 큐(CMD_Q_2)에 인큐할 수 있다.
이처럼, 메모리 컨트롤러(120)가 내부 리드 동작을 요청하는 커맨드를 SPO 발생 이후에 보다 높은 우선 순위로 처리하는 이유는 처리에 소요되는 시간이 프로그램 동작 또는 소거 동작에 비해서 상대적으로 작기 때문이다.
한편, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 제1 우선 순위 커맨드 큐(CMD_Q_1)에 인큐된 커맨드 중 SPO 발생 시에 보다 낮은 우선 순위로 처리 가능한 커맨드를 제1 우선 순위 큐(CMD_Q_1)로부터 제2 우선 순위 큐(CMD_Q_2)로 인큐할 수 있다.
메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 제1 우선 순위 큐(CMD_Q_1)에 인큐된 커맨드 중에서 SPO 발생 시에 낮은 우선 순위로 처리 가능한 커맨드를 제1 우선 순위 커맨드 큐(CMD_Q_1)에서 삭제함으로써, SPO 발생 시에 제1 우선 순위 큐(CMD_Q_1)로 인큐된 다른 커맨드(e.g. 내부 리드 동작을 요청하는 커맨드)가 실행되지 않은 상태로 파워-오프될 가능성을 최소화할 수 있다.
한편, 메모리 컨트롤러(120)는 SPO 발생 시에 보다 낮은 우선 순위로 처리 가능한 커맨드를 다양한 방법으로 결정할 수 있다.
일 예로, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 발생 시에 제1 우선 순위 커맨드 큐(CMD_Q_1)에 인큐된 커맨드 중에서 미리 설정된 종류의 커맨드를 제1 우선 순위 큐(CMD_Q_1)로부터 제2 우선 순위 큐(CMD_Q_2)로 인큐할 수 있다. 예를 들어, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 발생 시에 호스트 리드 동작을 요청하는 커맨드를 제1 우선 순위 큐(CMD_Q_1)로부터 제2 우선 순위 큐(CMD_Q_2)로 인큐할 수 있다.
다른 예로, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 발생 시에 메모리 장치(110)의 특정 영역에 액세스하는 커맨드를 제1 우선 순위 큐(CMD_Q_1)로부터 제2 우선 순위 큐(CMD_Q_2)로 인큐할 수 있다. 예를 들어, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 발생 시에 메모리 장치(110)의 콜드 데이터 영역에 액세스하는 커맨드를 제1 우선 순위 큐(CMD_Q_1)로부터 제2 우선 순위 큐(CMD_Q_2)로 인큐할 수 있다. 이때, 콜드 데이터 영역은 단위 시간 동안 호스트(HOST)에 의해 리드되는 횟수가 설정된 임계 횟수 이하인 영역으로 정의될 수 있다.
또 다른 예로, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 발생 시에 대용량의 데이터를 리드하는 커맨드를 제1 우선 순위 큐(CMD_Q_1)로부터 제2 우선 순위 큐(CMD_Q_2)로 인큐할 수 있다. 예를 들어, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 발생 시에 1) 설정된 임계 사이즈 이상의 데이터를 리드하는 커맨드 또는 2) 가장 큰 사이즈의 데이터를 리드하는 커맨드를 제1 우선 순위 큐(CMD_Q_1)로부터 제2 우선 순위 큐(CMD_Q_2)로 인큐할 수 있다. 이를 통해, 메모리 컨트롤러(120)의 플래시 인터페이스 레이어 코어(FIL_CORE)는 SPO 발생 시에 빠르게 처리 가능한 저용량의 데이터를 리드하는 커맨드를 보다 많이 처리할 수 있다.
도 10은 본 발명의 실시예들에서 SPO 발생 전후에 커맨드 큐에 인큐된 커맨드의 종류의 일 예를 비교한 도면이다.
도 10을 참조하면, SPO 발생 이전에 탑 우선 순위 커맨드 큐(CMD_Q_TOP)는 공백이고, 제1 우선 순위 큐(CMD_Q_1)에는 호스트 리드동작을 요청하는 커맨드가 인큐될 수 있다. 그리고 제2 우선 순위 큐(CMD_Q_2)에는 내부 리드(internal read) 동작을 요청하는 커맨드, 프로그램 동작을 요청하는 커맨드, 소거 동작을 요청하는 커맨드 및 메타-데이터를 라이트하는 동작을 요청하는 커맨드가 인큐될 수 있다. 이 경우 호스트 리드 동작을 요청하는 커맨드가 먼저 처리될 수 있다.
그러나 SPO 발생 이후에는 탑 우선 순위 커맨드 큐(CMD_Q_TOP)에는 메타-데이터를 라이트하는 동작을 요청하는 커맨드가 인큐되고, 제1 우선 순위 큐(CMD_Q_1)에는 호스트 리드 동작을 요청하는 커맨드, 내부 리드 동작을 요청하는 커맨드가 인큐될 수 있다. 그리고 제2 우선 순위 큐(CMD_Q_2)에는 프로그램 동작을 요청하는 커맨드 및 소거 동작을 요청하는 커맨드가 인큐될 수 있다. 이 경우 메타-데이터를 라이트하는 동작을 요청하는 커맨드가 가장 먼저 처리되고, 이후 호스트 리드 동작을 요청하는 커맨드, 내부 리드 동작을 요청하는 커맨드가 처리될 수 있다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작의 다른 예를 나타낸 흐름도이다.
도 11을 참조하면, 메모리 컨트롤러(120)의 전력 관리 코어(PMC, Power Management Core)는 SPO(Sudden Power Off)가 발생할 때 플래시 인터페이스 레이어 코어(FIL_CORE)로 SPO 발생을 지시하는 SPO 신호를 직접 전달할 수 있다. 즉, 전력 관리 코어(PMC)로부터 생성된 SPO 신호는 다른 레이어(e.g. HIL/FTL)의 기능을 수행하는 코어를 경유하지 않고 직접 플래시 인터페이스 레이어 코어(FIL_CORE)로 전달될 수 있다.
전력 관리 코어(PMC)로부터 생성된 SPO 신호를 직접 전달받은 플래시 인터페이스 레이어 코어(FIL_CORE)는 도 4에서 전술한 바와 같이 복수의 커맨드 큐에서 타깃 커맨드를 탐색하고, 탐색된 타깃 커맨드를 복수의 커맨드 큐 중 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐에 입력할 수 있다.
한편, 메모리 컨트롤러(120)의 다른 코어도 전력 관리 코어(PMC)로부터 SPO가 발생하였다는 정보를 전달받을 수 있다. 예를 들어 플래시 변환 레이어(FTL) 기능을 수행하는 플래시 변환 레이어 코어(FTL_CORE)는 SPO 신호를 전력 관리 코어(PMC)로부터 직접 전달받거나 또는 다른 코어를 경유하여 SPO가 발생하였다는 정보를 전달받을 수 있다. 이때, 플래시 변환 레이어 코어(FTL_CORE)는 전력 관리 코어(PMC) 및 플래시 인터페이스 레이어 코어(FIL_CORE)와 마찬가지로 프로세서(124)에 포함된 복수의 코어 중 하나일 수 있다.
플래시 변환 레이어 코어(FTL_CORE)는 동작 중단(abort)을 요청하는 커맨드를 플래시 인터페이스 레이어 코어(FIL_CORE)에 전달할 수 있다. 플래시 인터페이스 레이어 코어(FIL_CORE)는 동작 중단을 요청하는 커맨드를 전달받은 후에 탑 우선 순위 커맨드 큐를 제외한 나머지 커맨드 큐에 인큐된 커맨드를 처리하는 동작을 중단할 수 있다.
플래시 인터페이스 레이어 코어(FIL_CORE)는 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 메모리 장치(110)에 입력할 수 있다. 한편, 도 11에서는 플래시 인터페이스 레이어 코어(FIL_CORE)가 동작 중단을 요청하는 커맨드를 전달받은 이후에 타깃 커맨드를 메모리 장치(110)에 입력하는 경우에 대해 설명하였으나, 플래시 인터페이스 레이어 코어(FIL_CORE)가 동작 중단을 요청하는 커맨드를 전달받기 전에 이미 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 메모리 장치(110)에 입력할 수도 있다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 흐름도이다.
도 12를 참조하면, 메모리 시스템(100)의 동작 방법은 전력 관리 코어(PMC)로부터 플래시 인터페이스 레이어 코어(FIL_CORE)로 SPO 신호를 전달하는 단계를 포함할 수 있다(S1210).
그리고 메모리 시스템(100)의 동작 방법은 메모리 장치(110)에 입력할 커맨드를 인큐하는 복수의 커맨드 큐에서 파워-오프 상태로 진입하기 전에 처리할 타깃 커맨드(TGT_CMD)를 탐색하는 단계를 포함할 수 있다(S1220). 이때, 타깃 커맨드(TGT_CMD)는 메타-데이터를 라이트하는 동작을 요청하는 커맨드일 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 S1220 단계에서 탐색된 타깃 커맨드(TGT_CMD)를 복수의 커맨드 큐 중에서 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐(CMD_Q_TOP)에 인큐하는 단계를 포함할 수 있다(S1230).
한편, 복수의 커맨드는 탑 우선 순위 커맨드 큐(CMD_Q_TOP) 외에 제1 우선 순위 커맨드 큐(CMD_Q_1)와 제2 우선 순위 커맨드 큐(CMD_Q_2)를 추가로 포함할 수 있다. 이때, 제1 우선 순위 커맨드 큐(CMD_Q_1)에 포함된 커맨드는 제2 우선 순위 커맨드 큐(CMD_Q_2)에 포함된 커맨드보다 높은 우선 순위로 처리될 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 탑 우선 순위 커맨드 큐(CMD_Q_TOP)에 인큐된 타깃 커맨드(TGT_CMD)를 파워-오프 상태로 진입하기 전에 메모리 장치(110)에 입력하는 단계를 포함할 수 있다(S1240).
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 13은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1200)의 구성도이다.
도 13을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1300)은 시스템 버스(1360)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1300)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1310), 컴퓨팅 시스템(1300)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1320), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1330), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1340), 컴퓨팅 시스템(1300)이 사용하는 파워를 관리하는 파워 관리 모듈(1350) 등을 포함할 수 있다.
컴퓨팅 시스템(1300)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1300)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (19)

  1. 메모리 장치; 및
    상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    전력 관리 코어로부터 플래시 인터페이스 레이어 코어에 SPO(Sudden Power Off) 신호가 전달될 때, 상기 메모리 장치에 입력할 커맨드를 인큐하는 복수의 커맨드 큐에서 파워-오프 상태로 진입하기 전에 처리할 타깃 커맨드를 탐색하고,
    상기 타깃 커맨드를 상기 복수의 커맨드 큐 중에서 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐에 인큐하고,
    상기 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 파워-오프 상태로 진입하기 전에 상기 메모리 장치에 입력하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 탑 우선 순위 커맨드 큐는,
    SPO 발생 이전에 공백(empty) 상태인 메모리 시스템.
  3. 제1항에 있어서,
    상기 타깃 커맨드는,
    메타-데이터를 라이트하는 동작을 요청하는 커맨드인 메모리 시스템.
  4. 제1항에 있어서,
    상기 복수의 커맨드 큐는,
    제1 우선 순위 커맨드 큐와 제2 우선 순위 커맨드 큐를 추가로 포함하고,
    상기 메모리 컨트롤러는,
    상기 제1 우선 순위 커맨드 큐에 포함된 커맨드를 상기 제2 우선 순위 커맨드 큐에 포함된 커맨드보다 높은 우선 순위로 처리하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    SPO 발생 후, 내부 리드 동작을 요청하는 커맨드를 상기 제1 우선 순위 커맨드 큐에 인큐하는 메모리 시스템.
  6. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 우선 순위 커맨드 큐에 포함된 커맨드 중 SPO 발생 시 낮은 우선 순위로 처리 가능한 커맨드를 상기 제2 우선 순위 커맨드 큐로 인큐하는 메모리 시스템.
  7. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    동작 중단 요청 커맨드가 상기 플래시 인터페이스 레이어 코어로 전달될 때까지 상기 타깃 커맨드를 상기 탑 우선 순위 커맨드 큐에 인큐하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 SPO 신호는,
    상기 전력 관리 코어로부터 상기 플래시 인터페이스 레이어 코어로 직접 전달되는 메모리 시스템.
  9. 메모리 장치와 통신하기 위한 메모리 인터페이스; 및
    상기 메모리 장치를 제어하는 제어 회로를 포함하고,
    상기 제어 회로는,
    전력 관리 코어로부터 플래시 인터페이스 레이어 코어에 SPO(Sudden Power Off) 신호가 전달될 때, 상기 메모리 장치에 입력할 커맨드를 인큐하는 복수의 커맨드 큐에서 파워-오프 상태로 진입하기 전에 처리할 타깃 커맨드를 탐색하고,
    상기 타깃 커맨드를 상기 복수의 커맨드 큐 중에서 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐에 인큐하고,
    상기 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 파워-오프 상태로 진입하기 전에 상기 메모리 장치에 입력하는 메모리 컨트롤러.
  10. 제9항에 있어서,
    상기 탑 우선 순위 커맨드 큐는,
    SPO 발생 이전에 공백(empty) 상태인 메모리 컨트롤러.
  11. 제9항에 있어서,
    상기 타깃 커맨드는,
    메타-데이터를 라이트하는 동작을 요청하는 커맨드인 메모리 컨트롤러.
  12. 제9항에 있어서,
    상기 복수의 커맨드 큐는,
    제1 우선 순위 커맨드 큐와 제2 우선 순위 커맨드 큐를 추가로 포함하고,
    상기 제어 회로는,
    상기 제1 우선 순위 커맨드 큐에 포함된 커맨드를 상기 제2 우선 순위 커맨드 큐에 포함된 커맨드보다 높은 우선 순위로 처리하는 메모리 컨트롤러.
  13. 제12항에 있어서,
    상기 제어 회로는,
    SPO 발생 후, 내부 리드 동작을 요청하는 커맨드를 상기 제1 우선 순위 커맨드 큐에 인큐하는 메모리 컨트롤러.
  14. 제12항에 있어서,
    상기 제어 회로는,
    상기 제1 우선 순위 커맨드 큐에 포함된 커맨드 중 SPO 발생 시 낮은 우선 순위로 처리 가능한 커맨드를 상기 제2 우선 순위 커맨드 큐로 인큐하는 메모리 시스템.
  15. 제9항에 있어서,
    상기 제어 회로는,
    동작 중단 요청 커맨드가 상기 플래시 인터페이스 레이어 코어로 전달될 때까지 상기 타깃 커맨드를 상기 탑 우선 순위 커맨드 큐에 인큐하는 메모리 컨트롤러.
  16. 제9항에 있어서,
    상기 SPO 신호는,
    상기 전력 관리 코어로부터 상기 플래시 인터페이스 레이어 코어로 직접 전달되는 메모리 시스템.
  17. 메모리 장치를 포함하는 메모리 시스템의 동작 방법에 있어서,
    전력 관리 코어로부터 플래시 인터페이스 레이어 코어로 SPO 신호를 전달하는 단계;
    상기 메모리 장치에 입력할 커맨드를 인큐하는 복수의 커맨드 큐에서 파워-오프 상태로 진입하기 전에 처리할 타깃 커맨드를 탐색하는 단계;
    상기 타깃 커맨드를 상기 복수의 커맨드 큐 중에서 가장 높은 우선 순위를 가지는 탑 우선 순위 커맨드 큐에 인큐하는 단계; 및
    상기 탑 우선 순위 커맨드 큐에 인큐된 타깃 커맨드를 파워-오프 상태로 진입하기 전에 상기 메모리 장치에 입력하는 단계를 포함하는 메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 타깃 커맨드는,
    메타-데이터를 라이트하는 동작을 요청하는 커맨드인 메모리 시스템의 동작 방법.
  19. 제17항에 있어서,
    상기 복수의 커맨드 큐는,
    제1 우선 순위 커맨드 큐와 제2 우선 순위 커맨드 큐를 추가로 포함하고,
    상기 제1 우선 순위 커맨드 큐에 포함된 커맨드는 상기 제2 우선 순위 커맨드 큐에 포함된 커맨드보다 높은 우선 순위로 처리되는 메모리 시스템의 동작 방법.
KR1020200075461A 2020-06-22 2020-06-22 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 KR20210157544A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200075461A KR20210157544A (ko) 2020-06-22 2020-06-22 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US17/148,071 US11409470B2 (en) 2020-06-22 2021-01-13 Memory system, memory controller, and method of operating memory system
CN202110194364.8A CN113903384A (zh) 2020-06-22 2021-02-20 存储器系统、存储器控制器以及操作存储器系统的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200075461A KR20210157544A (ko) 2020-06-22 2020-06-22 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210157544A true KR20210157544A (ko) 2021-12-29

Family

ID=79022394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200075461A KR20210157544A (ko) 2020-06-22 2020-06-22 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11409470B2 (ko)
KR (1) KR20210157544A (ko)
CN (1) CN113903384A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11693596B2 (en) * 2020-08-13 2023-07-04 Seagate Technology Llc Pre-emptive storage strategies to reduce host command collisions
TW202328908A (zh) * 2022-01-10 2023-07-16 群聯電子股份有限公司 指令管理方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599808B2 (en) * 2007-08-31 2009-10-06 International Business Machines Corporation Application of multiple voltage droop detection and instruction throttling instances with customized thresholds across a semiconductor chip
KR101602939B1 (ko) 2009-10-16 2016-03-15 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 데이터 관리 방법
US10139884B2 (en) * 2015-12-23 2018-11-27 Toshiba Memory Corporation Power loss protection for solid state drives
WO2017188978A1 (en) * 2016-04-29 2017-11-02 Hewlett Packard Enterprise Development Lp Recovering using write data stored by a powerloss data protection technique
KR20180023190A (ko) * 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180027035A (ko) * 2016-09-05 2018-03-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20180041428A (ko) * 2016-10-14 2018-04-24 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법
KR102234725B1 (ko) * 2017-05-30 2021-04-02 에스케이하이닉스 주식회사 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190019675A (ko) * 2017-08-18 2019-02-27 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US10908825B2 (en) * 2018-03-29 2021-02-02 Intel Corporation SSD with persistent DRAM region for metadata
KR102080089B1 (ko) 2018-05-18 2020-02-21 최영준 정전시 전력 소모를 감소시키기 위한 데이터 저장 방법 및 데이터 저장 장치
US10719267B2 (en) * 2018-05-30 2020-07-21 Western Digital Technologies, Inc. Partial reset of memory controller
US10872015B2 (en) * 2018-06-29 2020-12-22 Seagate Technology Llc Data storage system with strategic contention avoidance
US11119954B2 (en) * 2018-09-25 2021-09-14 Western Digital Technologies, Inc. Host emulator
US11262830B2 (en) * 2019-11-11 2022-03-01 Microsoft Technology Licensing, Llc Managing ephemeral storage on a computing node
US20200285420A1 (en) * 2020-05-26 2020-09-10 Intel Corporation System, apparatus and method for persistently handling memory requests in a system

Also Published As

Publication number Publication date
CN113903384A (zh) 2022-01-07
US11409470B2 (en) 2022-08-09
US20210397377A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11561725B2 (en) System and operating method thereof
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11409470B2 (en) Memory system, memory controller, and method of operating memory system
US20230221895A1 (en) Memory system and operating method of memory system storing doorbell information in the buffer memory
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210065356A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
US11392319B2 (en) Memory system, memory controller, and method for operating same
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220068535A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11404137B1 (en) Memory system and operating method of memory system
US11640263B2 (en) Memory system and operating method thereof
US20230376246A1 (en) Memory system, memory controller and operating method of the memory system operating as read boost mode
US20240036741A1 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state
US20230297502A1 (en) Memory system, memory controller and operating method of the memory system for controlling garbage collection
KR20210132806A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220022139A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220142660A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법