KR20210130341A - 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20210130341A
KR20210130341A KR1020200048389A KR20200048389A KR20210130341A KR 20210130341 A KR20210130341 A KR 20210130341A KR 1020200048389 A KR1020200048389 A KR 1020200048389A KR 20200048389 A KR20200048389 A KR 20200048389A KR 20210130341 A KR20210130341 A KR 20210130341A
Authority
KR
South Korea
Prior art keywords
map
cache
segment
lock
cached
Prior art date
Application number
KR1020200048389A
Other languages
English (en)
Inventor
정인
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200048389A priority Critical patent/KR20210130341A/ko
Priority to US17/011,300 priority patent/US11327902B2/en
Priority to CN202011020140.7A priority patent/CN113535598A/zh
Publication of KR20210130341A publication Critical patent/KR20210130341A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/122—Replacement control using replacement algorithms of the least frequently used [LFU] type, e.g. with individual count value
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 논리 주소와 물리 주소 간의 매핑 정보를 지시하는 매핑 테이블에 포함되는 맵 세그먼트의 서브셋을 맵 캐시에 캐싱하고, 단위 시간 동안 호스트로부터 수신한 커맨드의 정보를 기초로 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 맵 캐시에서 축출되지 않도록 락이 셋될 맵 세그먼트를 선택하고, 락이 셋될 맵 세그먼트에 대한 락 플래그를 셋할 수 있다. 이를 통해 메모리 시스템은 매핑 테이블을 업데이트하는 과정에서 이미 축출된 맵 세그먼트를 다시 로드하기 위해 발생하는 오버헤드를 줄이고, 캐싱 성능을 일정 수준 이상 보장하는 한도 내에서 매핑 테이블에 대한 업데이트 성능을 최적화할 수 있다.

Description

메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법{MEMORY SYSTEM, MEMORY CONTROLLER, AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 시스템은 호스트로부터 입력받은 커맨드에 기초하여 리드, 라이트 동작을 실행할 때, 호스트로부터 요청된 메모리의 논리 주소(logical address)와 메모리 장치의 물리 주소(physical address) 간의 매핑 정보를 관리하기 위한 매핑 테이블을 사용한다. 메모리 시스템은 매핑 테이블로부터 매핑 정보를 빠르게 탐색하기 위해 매핑 테이블의 일부분인 맵 세그먼트를 맵 캐시 영역에 캐싱할 수 있다. 맵 캐시 영역에 캐싱된 맵 세그먼트는 특정한 조건(e.g. LRU)을 만족한 경우에 맵 캐시 영역에서 축출(evict)될 수 있다.
본 발명의 실시예들은 매핑 테이블을 업데이트하는 과정에서, 이미 축출된 맵 세그먼트를 다시 로드하기 위해 발생하는 오버헤드를 줄일 수 있는 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 캐싱 성능을 일정 수준 이상 보장하는 한도 내에서 매핑 테이블에 대한 업데이트 성능을 최적화할 수 있는 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 메모리 장치 및 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 논리 주소와 물리 주소 간의 매핑 정보를 지시하는 매핑 테이블에 포함되는 맵 세그먼트의 서브셋(subset)을 맵 캐시에 캐싱할 수 있다.
그리고 메모리 컨트롤러는 단위 시간 동안 호스트로부터 수신한 커맨드에 따라, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 맵 캐시에 축출되지 않도록 락이 셋될 맵 세그먼트를 선택할 수 있다.
그리고 메모리 컨트롤러는 락이 셋될 맵 세그먼트에 대한 락 플래그를 셋할 수 있다.
일 예로, 메모리 컨트롤러는 단위 시간 동안 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 이상일 때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
반면 메모리 컨트롤러는 단위 시간 동안 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 미만일 때, 단위 시간 동안 호스트로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소를 기초로 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
일 예로, 메모리 컨트롤러는 1) 호스트로부터 수신한 리드 커맨드에 의해 임계 카운트 이상 연속된 논리 주소가 순차적으로 참조되거나 또는 2) 호스트로부터 수신한 리드 커맨드에 의해 맵 캐시에 캐싱된 맵 세그먼트 중 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수 이상 참조될 때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
다른 예로, 메모리 컨트롤러는 단위 시간 동안 호스트로부터 수신한 리드 커맨드에 의한 맵 캐시의 히트 비율이 임계 히트 비율 이상일 때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락(lock)이 셋될 맵 세그먼트를 선택할 수 있다.
메모리 컨트롤러는 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 최근 최소 사용된(least recently used) 최대 N개의 맵 세그먼트를 락(lock)이 셋될 맵 세그먼트로 선택할 수 있다. 이때, N은 자연수이다.
한편, 전술한 N값은 맵 캐시의 히트율 및 기준 히트율에 따라 변경될 수 있다. 그리고 기준 히트율은 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중 락이 셋된 맵 세그먼트의 개수에 비례하여 변경될 수 있다.
메모리 컨트롤러는 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중 락이 셋된 맵 세그먼트를 매핑 테이블에 업데이트한 이후에 락 플래그를 리셋할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 메모리 장치와 통신하기 위한 메모리 인터페이스 및 메모리 장치를 제어하는 제어 회로를 포함하는 메모리 컨트롤러를 제공할 수 있다.
제어 회로는 논리 주소와 물리 주소 간의 매핑 정보를 지시하는 매핑 테이블에 포함되는 맵 세그먼트의 서브셋(subset)을 맵 캐시에 캐싱할 수 있다.
그리고 제어 회로는 단위 시간 동안 호스트로부터 수신한 커맨드에 따라, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 맵 캐시에 축출되지 않도록 락이 셋될 맵 세그먼트를 선택할 수 있다.
그리고 제어 회로는 락이 셋될 맵 세그먼트에 대한 락 플래그를 셋할 수 있다.
일 예로, 제어 회로는 단위 시간 동안 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 이상일 때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
반면 제어 회로는 단위 시간 동안 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 미만일 때, 단위 시간 동안 호스트로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소를 기초로 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
일 예로, 제어 회로는 1) 호스트로부터 수신한 리드 커맨드에 의해 임계 카운트 이상 연속된 논리 주소가 순차적으로 참조되거나 또는 2) 호스트로부터 수신한 리드 커맨드에 의해 맵 캐시에 캐싱된 맵 세그먼트 중 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수 이상 참조될 때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
다른 예로, 제어 회로는 단위 시간 동안 호스트로부터 수신한 리드 커맨드에 의한 맵 캐시의 히트 비율이 임계 히트 비율 이상일 때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락(lock)이 셋될 맵 세그먼트를 선택할 수 있다.
제어 회로는 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 최근 최소 사용된(least recently used) 최대 N개의 맵 세그먼트를 락(lock)이 셋될 맵 세그먼트로 선택할 수 있다. 이때, N은 자연수이다.
한편, 전술한 N값은 맵 캐시의 히트율 및 기준 히트율에 따라 변경될 수 있다. 그리고 기준 히트율은 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중 락이 셋된 맵 세그먼트의 개수에 비례하여 변경될 수 있다.
제어 회로는 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중 락이 셋된 맵 세그먼트를 매핑 테이블에 업데이트한 이후에 락 플래그를 리셋할 수 있다.
메모리 시스템의 동작 방법은 논리 주소와 물리 주소 간의 매핑 정보를 지시하는 매핑 테이블에 포함되는 맵 세그먼트의 서브셋을 맵 캐시에 캐싱하는 단계를 포함할 수 있다.
그리고 메모리 시스템의 동작 방법은 단위 시간 동안 호스트로부터 수신한 커맨드의 정보를 기초로, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락(lock)이 셋(set)될 맵 세그먼트를 선택하는 단계를 포함할 수 있다.
일 예로, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 단계는 단위 시간 동안 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 이상일 때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
다른 예로, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 단계는 단위 시간 동안 상기 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 미만일 때, 상기 단위 시간 동안 상기 호스트로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소를 기초로 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락(lock)이 셋될 맵 세그먼트를 선택할 수 있다.
이때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 단계는 1) 호스트로부터 수신한 리드 커맨드에 의해 임계 카운트 이상 연속된 논리 주소가 순차적으로 참조되거나 또는 2) 호스트로부터 수신한 리드 커맨드에 의해 맵 캐시에 캐싱된 맵 세그먼트 중 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수 이상 참조될 때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다. 한편, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 단계는 단위 시간 동안 호스트로부터 수신한 리드 커맨드에 의한 맵 캐시의 히트 비율이 임계 히트율 이상일 때, 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수도 있다.
그리고 메모리 시스템의 동작 방법은 락이 셋될 맵 세그먼트에 대한 락 플래그를 셋하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, 매핑 테이블을 업데이트하는 과정에서, 이미 축출된 맵 세그먼트를 다시 로드하기 위해 발생하는 오버헤드를 줄일 수 있다.
또한, 본 발명의 실시예들에 의하면, 캐싱 성능을 일정 수준 이상 보장하는 한도 내에서 매핑 테이블에 대한 업데이트 성능을 최적화할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 각 메모리 블록을 개략적으로 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 동작을 나타낸 도면이다.
도 6은 맵 캐시에 캐싱된 맵 세그먼트에 대한 락 플래그를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템이 락이 셋될 맵 세그먼트를 선택하는 일 예를 나타낸 흐름도이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템이 리드 커맨드에 의해 참조되는 논리 주소를 기초로 락이 셋될 맵 세그먼트를 선택하는 동작의 일 예를 나타낸 흐름도이다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템이 리드 커맨드에 의해 참조되는 논리 주소를 기초로 락이 셋될 맵 세그먼트를 선택하는 다른 예를 나타낸 흐름도이다.
도 10은 맵 캐시에 캐싱된 맵 세그먼트 중 락이 셋될 맵 세그먼트를 나타낸 도면이다.
도 11은 맵 세그먼트의 히트율의 변화에 따라 락이 셋된 맵 세그먼트의 개수가 변경되는 동작을 나타낸 도면이다.
도 12는 락이 셋된 맵 세그먼트의 개수에 따른 기준 히트율의 변화를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템이 락을 리셋하는 동작의 일 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 흐름도이다.
도 15는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
도 3은 본 발명의 실시예들에 따른 메모리 장치(110)의 각 메모리 블록(BLK) 를 개략적으로 나타낸 도면이다.
도 3을 참조하면, 메모리 장치(110)에 포함된 메모리 블록(BLK)은, 일 예로, 다수의 페이지(PG)와 다수의 스트링(STR)이 교차하는 방향으로 배치되어 구성될 수 있다.
다수의 페이지(PG)는 다수의 워드 라인(WL)과 대응되고, 다수의 스트링(STR)은 다수의 비트 라인(BL)과 대응된다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 서로 교차하여, 다수의 메모리 셀(MC)이 정의될 수 있다. 각 메모리 셀(MC)에는 트랜지스터(TR)가 배치될 수 있다.
예를 들어, 각 메모리 셀(MC)에 배치된 트랜지스터(TR)는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터(TR)의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 게이트는 절연체에 둘러싸인 플로팅 게이트(FG: Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(CG: Control Gate)를 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에는 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에는 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
도 3과 같은 메모리 블록 구조를 가질 때, 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 4는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(410)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(420)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(430)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 4와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(420)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(410)와 열 디코더(420)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(410)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(420)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(430)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(430)는 중추적 역할을 한다. 데이터 레지스터(430)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(430)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(430)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 4의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(430)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 동작을 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 논리 주소와 물리 주소 간의 매핑 정보를 지시하는 매핑 테이블(MAP_TBL)에 포함되는 맵 세그먼트(MAP_SEG)의 서브셋(subset)을 맵 캐시(MAP_CACHE)에 캐싱(caching)할 수 있다.
매핑 테이블(MAP_TBL)은 메모리 컨트롤러(120)의 워킹 메모리(125) 상에 위치할 수 있다. 매핑 테이블(MAP_TBL)은 메모리 시스템(100)이 부팅될 때, 메모리 장치(110)로부터 로드될 수 있다.
그리고 맵 캐시(MAP_CACHE)는 매핑 테이블(MAP_TBL)과 마찬가지로 메모리 컨트롤러(120)의 워킹 메모리(125) 상에 위치하거나 또는 워킹 메모리(125)와 상이한 별도의 휘발성 메모리(e.g. TCM, SRAM, DRAM, SDRAM) 상에 위치할 수도 있다.
매핑 테이블(MAP_TBL)은 복수의 맵 세그먼트(MAP_SEG)를 포함할 수 있다. 매핑 테이블(MAP_TBL)에 포함되는 복수의 맵 세그먼트(MAP_SEG) 각각은 복수의 매핑 정보를 포함할 수 있으며, 각 매핑 정보는 특정 논리 주소(LA, logical address)와 매핑되는 특정 물리 주소(PA, physical address)를 지시할 수 있다. 일 예로 매핑 정보는 논리 주소 0과 물리 주소 100이 매핑된다는 것을 지시할 수 있다. 다른 예로 매핑 정보는 논리 주소 2와 물리 주소 103이 매핑된다는 것을 지시할 수 있다.
맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)에 포함된 매핑 정보는 프로그램/소거 동작 또는 백그라운드 동작(e.g. 가비지 컬렉션) 등에 의해서 변경될 수 있다. 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 변경 사항을 매핑 테이블(MAP_TBL)에 반영하기 위해 매핑 테이블(MAP_TBL)을 업데이트할 수 있다.
메모리 컨트롤러(120)는 단위 시간(e.g. 100ms) 동안 호스트(HOST)로부터 수신한 커맨드의 정보를 기초로, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋(subset) 중에서 락(lock)이 셋(set)될 맵 세그먼트를 선택할 수 있다. 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 적용되는 축출 정책과 무관하게, 락이 셋된 맵 세그먼트가 맵 캐시(MAP_CACHE)에서 축출되지 않도록 제어할 수 있다. 이때, 메모리 컨트롤러(120)는 단위 시간의 값을 임의의 값으로 설정할 수 있다.
이처럼 메모리 컨트롤러(120)가 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋(subset) 중에서 락(lock)이 셋(set)될 맵 세그먼트를 선택하는 이유는 매핑 테이블(MAP_TBL)을 업데이트하는 과정에서, 이미 축출된 맵 세그먼트를 다시 로드해야 하는 오버헤드(overhead)를 줄이기 위해서이다.
매핑 테이블(MAP_TBL)을 업데이트하기 위해서, 우선 매핑 정보가 변경된 맵 세그먼트(MAP_SEG)가 맵 캐시(MAP_CACHE) 상에 로드되어야 한다. 만약 매핑 정보가 변경된 맵 세그먼트(MAP_SEG)가 맵 캐시(MAP_CACHE) 상에 캐싱된 상태라면 메모리 컨트롤러(120)는 해당 맵 세그먼트를 이용하여 바로 매핑 테이블(MAP_TBL)을 업데이트할 수 있다.
반면, 매핑 정보가 변경된 맵 세그먼트(MAP_SEG)가 맵 캐시(MAP_CACHE) 상에 캐싱되어 있지 않고 축출된 상태일 수 있다. 예를 들어 메모리 장치(110)의 오픈 블록에 축출된 맵 세그먼트(MAP_SEG)에 포함된 논리 주소에 대응하는 데이터가 라이트된 상태일 수 있다. 이러한 경우 메모리 컨트롤러(120)는 매핑 테이블(MAP_TBL)을 업데이트하기 위해 다시 축출된 해당 맵 세그먼트(MAP_SEG)를 로드해야 한다.
따라서, 매핑 테이블(MAP_TBL)을 업데이트하기 위해 사용되는 맵 세그먼트(MAP_SEG)가 맵 캐시(MAP_CACHE)에 축출되지 않도록 하기 위해 메모리 컨트롤러(120)는 매핑 테이블(MAP_TBL)을 업데이트하기 위해 사용되는 맵 세그먼트(MAP_SEG)에 락을 셋한다.
한편, 메모리 컨트롤러(120)는 맵 세그먼트(MAP_SEG)에 락이 셋되었다는 것을 지시하기 위하여 락이 셋될 맵 세그먼트(MAP_SEG)에 대한 락 플래그(LOCK_FLG)를 셋할 수 있다. 맵 세그먼트(MAP_SEG)에 대응하는 락 플래그(LOCK_FLG)가 셋되었다는 것은 해당 맵 세그먼트(MAP_SEG)에 락이 설정되었다는 것을 의미한다. 반면, 맵 세그먼트(MAP_SEG)에 대응하는 락 플래그(LOCK_FLG)가 리셋(reset)되었다는 것은 해당 맵 세그먼트에 락이 설정되지 않았다는 것을 의미한다.
메모리 컨트롤러(120)는 락 플래그(LOCK_FLG)를 다양한 자료 구조를 통해 관리할 수 있다.
일 예로 메모리 컨트롤러(120)는 락 플래그(LOCK_FLG)를 비트맵(bitmap)으로 관리할 수 있다. 이때, 비트맵에 포함되는 각 비트의 값은 각 비트에 대응하는 맵 세그먼트(MAP_SEG)에 락이 셋되었는지 또는 락이 리셋되었는지를 지시할 수 있다.
일 예로 비트맵에 포함되는 비트는 값이 1이면 대응하는 맵 세그먼트에 락이 셋되었고, 값이 0이면 대응하는 맵 세그먼트에 락이 리셋되었다는 것을 지시할 수 있다. 반대로 비트맵에 포함되는 비트는 값이 0이면 대응하는 맵 세그먼트에 락이 셋되었고, 값이 1이면 대응하는 맵 세그먼트에 락이 리셋되었다는 것을 지시할 수도 있다.
도 6은 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)에 대한 락 플래그(LOCK_FLG)를 나타낸 도면이다.
도 6을 참조하면, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG) 중에서 락 플래그(LOCK_FLG)가 셋된 맵 세그먼트는 맵 캐시(MAP_CACHE)에서 축출되지 않는다. 반면, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG) 중에서 락 플래그(LOCK_FLG)가 셋되지 않은 맵 세그먼트는 맵 캐시(MAP_CACHE)에서 축출될 수 있다.
즉, 맵 캐시(MAP_CACHE)에 여유 공간을 확보하기 위해서 맵 캐시(MAP_CACHE)에 포함된 맵 세그먼트(MAP_SEG) 중 하나 이상을 축출해야 할 경우, 메모리 컨트롤러(120)는 락 플래그(LOCK_FLG)가 셋되지 않은 맵 세그먼트 중에서 축출될 맵 세그먼트를 설정된 정책(e.g. LRU)을 기초로 선택할 수 있다.
이하, 메모리 시스템(100)의 메모리 컨트롤러(120)가 맵 캐시(MAP_CACHE)에 포함된 맵 세그먼트(MAP_SEG) 중에서 락이 셋될 맵 세그먼트를 선택하는 시점에 대해 이하 도 7 내지 도 9를 통해 자세히 설명한다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)이 락이 셋될 맵 세그먼트를 선택하는 일 예를 나타낸 흐름도이다.
도 7을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 단위 시간 동안 호스트(HOST)로부터 수신한 커맨드를 분석할 수 있다(S710). 메모리 컨트롤러(120)는 호스트(HOST)로부터 리드 커맨드 또는 라이트 커맨드를 수신할 수 있으며, 수신한 리드 커맨드 또는 라이트 커맨드를 기초로 워크로드(workload)를 판단할 수 있다.
메모리 컨트롤러(120)는 단위 시간(e.g. 100ms) 동안 호스트(HOST)로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 이상인지를 판단한다(S720).
단위 시간호스트(HOST)로부터 수신한 커맨드 중 라이트 커맨드의 비율은 단위 시간 동안 호스트(HOST)로부터 수신한 전체 커맨드의 개수 중에서 라이트 커맨드의 개수의 비율로 결정될 수 있다. 예를 들어 단위 시간 동안 메모리 컨트롤러(120)가 호스트(HOST)로부터 리드 커맨드를 40개, 라이트 커맨드를 60개 수신한 경우 단위 시간 동안 호스트(HOST)로부터 수신한 커맨드 중 라이트 커맨드의 비율은 60/(40+60) = 60%가 된다.
만약 라이트 커맨드의 비율이 임계 비율 이상이면(S720-Y), 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다(S730).
반면, 라이트 커맨드의 비율이 임계 비율 미만이면(S720-N), 메모리 컨트롤러(120)는 단위 시간 동안 호스트로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소에 따라 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다(S740).
이하, S740 단계의 구체적인 예를 도 8 내지 도 9를 통해 설명한다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)이 리드 커맨드에 의해 참조되는 논리 주소를 기초로 락이 셋될 맵 세그먼트를 선택하는 일 예를 나타낸 흐름도이다.
도 8을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 단위 시간 동안 호스트(HOST)로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소를 분석할 수 있다(S810).
메모리 컨트롤러(120)는 단위 시간 동안 호스트(HOST)로부터 수신한 리드 커맨드에 의해 임계 카운트(e.g. 10개) 이상 연속된 논리 주소가 순차적으로 참조되는지 판단한다(S820). 예를 들어 임계 카운트가 10이라고 가정하면, 메모리 컨트롤러(120)는 10개 이상 연속된 논리 주소(e.g. 논리 주소 0~9, 논리 주소 105~120, 논리 주소 512~522)가 단위 시간 동안 호스트(HOST)로부터 수신한 리드 커맨드에 의해 순차적으로 참조되는지 판단할 수 있다. 이때, 연속된 논리 주소가 순차적으로 참조된다는 것은 논리 주소의 값이 증가하는 순서로 참조되거나 또는 논리 주소의 값이 감소하는 순서로 참조된다는 것을 의미한다.
만약 단위 시간 동안 호스트(HOST)로부터 수신한 리드 커맨드에 의해 임계 카운트(e.g. 10개) 이상 연속된 논리 주소가 순차적으로 참조되면(S820-Y), 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다(S830).
반면 단위 시간 동안 호스트(HOST)로부터 수신한 리드 커맨드에 의해 임계 카운트(e.g. 10개) 이상 연속된 논리 주소가 참조되지 않는 경우(S820-N), 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수(e.g. 10회) 이상 참조되는지 판단할 수 있다(S840).
예를 들어 하나의 맵 세그먼트가 논리 주소 512부터 논리 주소 1023까지에 대응하는 매핑 정보를 포함하는 경우, 512에서 1023 사이의 논리 주소가 단위 시간 동안 10개 이상 참조되면(e.g. 논리 주소 513, 515, 516, 530, 600, 610, 700, 850,900, 1020이 참조) 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수 이상 참조되었다고 판단할 수 있다.
만약 동일한 맵 세그먼트에 포함된 논리 주소가 임계 히트 횟수(e.g. 10회) 이상 참조된 경우(S840-Y), 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다(S830).
반면 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수 이상 참조되지 않는 경우(S840-N), 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)에 대한 락을 셋하지 않는다(S850).
도 9는 본 발명의 실시예들에 따른 메모리 시스템(100)이 리드 커맨드에 의해 참조되는 논리 주소를 기초로 락이 셋될 맵 세그먼트를 선택하는 다른 예를 나타낸 흐름도이다.
도 9를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 단위 시간 동안 호스트(HOST)로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소를 분석할 수 있다(S910).
그리고 메모리 컨트롤러(120)는 호스트(HOST)로부터 수신한 리드 커맨드에 의한 맵 캐시(MAP_CACHE)의 히트 비율이 임계 히트 비율 이상인지 판단한다(S920).
호스트(HOST)로부터 수신한 리드 커맨드에 의한 맵 캐시(MAP_CACHE)의 히트 비율은 호스트(HOST)로부터 수신한 리드 커맨드가 특정한 논리 주소 값을 참조하는 횟수 대비 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트에 포함된 논리 주소 값이 참조된 횟수의 비율을 의미한다.
예를 들어 호스트(HOST)로부터 수신한 리드 커맨드가 총 5개의 논리 주소 100, 150, 200, 250, 300을 참조하는데 그 중 3개의 논리 주소 150, 250, 300이 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트에 포함된 경우 맵 캐시(MAP_CACHE)의 히트 비율은 3/5 = 60%이다.
만약 호스트(HOST)로부터 수신한 리드 커맨드에 의한 맵 캐시(MAP_CACHE)의 히트 비율이 임계 히트 비율 이상이면(S920-Y), 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다(S930).
반면 호스트(HOST)로부터 수신한 리드 커맨드에 의한 맵 캐시(MAP_CACHE)의 히트 비율이 임계 히트 비율 미만이면(S920-N), 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)에 대한 락을 셋하지 않는다(S940).
이하, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG) 중에서 어떤 맵 세그먼트가 락이 셋될 맵 세그먼트로 선택되는지에 대해 자세히 설명한다.
도 10은 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트 중 락이 셋될 맵 세그먼트를 나타낸 도면이다.
메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 최근 최소 사용된(least recently used, LRU) 최대 N개의 맵 세그먼트를 락이 셋될 맵 세그먼트로 선택할 수 있다. 이때, 최근 최소 사용된 맵 세그먼트란 최근에 사용(히트)된 시점이 가장 오래된 맵 세그먼트를 의미한다. 반대로 최근 최대 사용된(most recently used, MRU) 맵 세그먼트란 최근에 사용(히트)된 시점이 가장 최근인 맵 세그먼트를 의미한다.
만약, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 개수가 N개 이하이면 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG) 모두가 락이 셋될 맵 세그먼트로 선택될 수 있다. 예를 들어 N=20이고 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트의 개수가 15이면 15개의 맵 세그먼트 전부가 락이 셋될 맵 세그먼트로 선택된다.
반면 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 개수가 N개를 초과하면 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 최근 최소 사용된 N개의 맵 세그먼트가 락이 셋될 맵 세그먼트로 선택될 수 있다. 예를 들어 N=20이고 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트의 개수가 25이면 25개 중 최근 최소 사용된 20개의 맵 세그먼트가 락이 셋될 맵 세그먼트로 선택된다.
한편, 이하 도 11 내지 도 12에서는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 수 있는 맵 세그먼트의 개수의 최대값인 N값이 변경되는 방법에 대해 설명한다.
도 11은 맵 세그먼트의 히트율의 변화에 따라 락이 셋된 맵 세그먼트의 개수가 변경되는 동작을 나타낸 도면이다.
도 11을 참조하면, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG) 중에서 락이 셋될 수 있는 맵 세그먼트의 개수의 최대값 N은 맵 캐시(MAP_CACHE)의 히트율과 기준 히트율에 따라 변경될 수 있다. 기준 히트율은 맵 캐시(MAP_CACHE)가 일정 수준 이상의 성능을 내기 위한 히트율을 의미하며, 메모리 컨트롤러(120)에 의해 설정될 수 있다.
이때, 맵 캐시(MAP_CACHE)의 히트율은 단위 시간(e.g. 1초) 동안 맵 캐시(MAP_CACHE)에서 매핑 정보를 탐색한 전체 횟수 대비 맵 캐시 영역(MAP_CACHE)에서 히트된(즉, 탐색이 성공한) 매핑 정보의 개수로 결정될 수 있다. 예를 들어 단위 시간 동안 100개의 매핑 정보를 탐색하였는데, 그 중 40개에 대해서는 히트되고, 60개에 대해서는 미스된 경우 히트율 C는 40/100 = 40%로 결정된다.
도 11에서, 맵 캐시(MAP_CACHE)는 100개의 맵 세그먼트(MAP_SEG)를 캐싱할 수 있고 그 중 20개의 맵 세그먼트에 락이 셋되고, 기준 히트율의 값이 25%라고 가정한다.
일 예로 맵 캐시(MAP_CACHE)의 히트율의 값이 30%로 기준 히트율의 값 25%보다 높다고 가정한다. 이 경우 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)에 추가로 락을 셋해도 기준 히트율만큼의 캐싱 성능을 보장할 수 있다. 따라서, 메모리 컨트롤러(120)는 락이 셋될 수 있는 맵 세그먼트의 개수의 최대값을 20에서 25로 증가시킬 수 있다.
다른 예로 맵 캐시(MAP_CACHE)의 히트율의 값이 20%로 기준 히트율의 값 25%보다 낮다고 가정한다. 이 경우 맵 캐시(MAP_CACHE)의 히트율을 기준 히트율에 근접하게 높이기 위해서 캐싱에 사용될 영역이 추가로 필요하므로 락이 셋된 맵 세그먼트가 점유하는 영역을 캐싱에 사용해야 한다. 따라서, 메모리 컨트롤러(120)는 락이 셋될 수 있는 맵 세그먼트의 개수의 최대값을 20에서 15로 감소시킬 수 있다.
이와 같이 메모리 컨트롤러(120)는 매핑 테이블에 대한 캐싱 성능을 일정 수준 이상 보장하는 기준 히트율 한도 내에서 락이 셋될 수 있는 맵 세그먼트의 개수의 최대값을 설정하여 매핑 테이블에 대한 업데이트 성능을 최적화할 수 있다.
한편, 도 11에서 설명한 기준 히트율은 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중 락이 셋된 맵 세그먼트의 개수에 따라 변경될 수 있다.
도 12는 락이 셋된 맵 세그먼트의 개수에 따른 기준 히트율의 변화를 나타낸 도면이다.
먼저 최초 기준 히트율이 20%로 설정되어 있고 맵 캐시(MAP_CACHE)에 최대 100개의 맵 세그먼트(MAP_SEG)가 캐싱될 수 있다고 가정한다.
이때, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG) 중에서 20개의 맵 세그먼트에 락이 셋된다고 가정하면 이 경우 기준 히트율의 값이 20%에서 25%로 변경될 수 있다. 맵 캐시(MAP_CACHE)에서 캐싱에 사용되는 크기가 100이고 히트율이 20%일 때의 맵 캐시(MAP_CACHE)의 캐싱 성능은, 맵 캐시(MAP_CACHE)에서 캐싱에 사용되는 크기가 100 - 20 = 80이고 히트율이 25%일 때 맵 캐시(MAP_CACHE)의 캐싱 성능과 동일하기 때문이다.
이와 같이 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG) 중 락이 셋된 맵 세그먼트의 개수가 증가하면, 맵 캐시(MAP_CACHE)에서 캐싱에 사용되는 크기가 감소한다. 그리고 캐싱에 사용되는 크기가 감소할 때 동일한 캐싱 성능을 내기 위해서는 맵 캐시(MAP_CACHE)의 기준 히트율이 증가해야 한다. 따라서, 기준 히트율은 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중 락이 셋된 맵 세그먼트의 개수에 비례하여 변경될 수 있다.
이상에서, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋에 대해 락을 설정하는 동작을 설명하였다. 이하 설정된 락을 리셋하는 동작에 대해 설명한다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)이 락을 리셋하는 동작의 일 예를 나타낸 도면이다.
도 13을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG) 중에서 락이 셋된 맵 세그먼트를 매핑 테이블(MAP_TBL)에 업데이트한 이후에, 락이 설정된 맵 세그먼트에 대한 락 플래그(LOCK_FLG)를 리셋할 수 있다. 즉, 매핑 테이블(MAP_TBL)에 대한 맵 업데이트가 완료된 이후에 락 플래그(LOCK_FLG)는 리셋될 수 있다.
전술한 바와 같이 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)에 락을 셋하는 목적은 매핑 테이블(MAP_TBL)에 대한 맵 업데이트 과정에서 축출된 맵 세그먼트를 다시 로드하는 문제를 방지하기 위함이다. 매핑 테이블(MAP_TBL)에 대한 맵 업데이트가 완료되면 더 이상 맵 세그먼트를 맵 캐시(MAP_CACHE)에 캐싱된 상태로 유지할 필요가 없다. 따라서, 메모리 컨트롤러(120)는 락이 설정된 맵 세그먼트에 대한 락 플래그(LOCK_FLG)를 리셋할 수 있다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 흐름도이다.
메모리 시스템(100)의 동작 방법은 논리 주소와 물리 주소 간의 매핑 정보를 지시하는 매핑 테이블(MAP_TBL)에 포함되는 맵 세그먼트(MAP_SEG)의 서브셋을 맵 캐시(MAP_CACHE)에 캐싱하는 단계를 포함할 수 있다(S1410).
그리고 메모리 시스템(100)의 동작 방법은 단위 시간 동안 호스트(HOST)로부터 수신한 커맨드의 정보를 기초로, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 단계를 포함할 수 있다(S1420).
일 예로, 메모리 시스템(100)의 동작 방법은 단위 시간 동안 호스트(HOST)로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 이상일 때, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
다른 예로, 메모리 시스템(100)의 동작 방법은 단위 시간 동안 호스트(HOST)로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 미만일 때, 단위 시간 동안 호스트(HOST)로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소를 기초로 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
이때, 메모리 시스템(100)의 동작 방법은 1) 호스트(HOST)로부터 수신한 리드 커맨드가 임계 카운트 이상 연속된 논리 주소가 순차적으로 참조되거나 또는 2) 호스트(HOST)로부터 수신한 리드 커맨드가 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG) 중 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수 이상 참조될 때, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다. 또는 메모리 시스템(100)의 동작 방법은 단위 시간 동안 호스트(HOST)로부터 수신한 리드 커맨드에 의핸 맵 캐시(MAP_CACHE)의 히트 비율이 임계 히트율 이상일 때, 맵 캐시(MAP_CACHE)에 캐싱된 맵 세그먼트(MAP_SEG)의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 락이 셋될 맵 세그먼트에 대한 락 플래그(LOCK_FLG)를 셋하는 단계를 포함할 수 있다(S1430). 이때, 락 플래그(LOCK_FLG)는 비트맵(bitmap)으로 관리될 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 15은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)의 구성도이다.
도 15을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1500)은 시스템 버스(1560)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1500)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1510), 컴퓨팅 시스템(1500)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1520), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1530), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1540), 컴퓨팅 시스템(1500)이 사용하는 파워를 관리하는 파워 관리 모듈(1550) 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1500)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (23)

  1. 메모리 장치; 및
    상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    논리 주소와 물리 주소 간의 매핑 정보를 지시하는 매핑 테이블에 포함되는 맵 세그먼트의 서브셋(subset)을 맵 캐시에 캐싱하고,
    단위 시간 동안 호스트로부터 수신한 커맨드의 정보를 기초로, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 상기 맵 캐시에서 축출(evict)되지 않도록 락(lock)이 셋될 맵 세그먼트를 선택하고,
    상기 락이 셋될 맵 세그먼트에 대한 락 플래그를 셋하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 단위 시간 동안 상기 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 이상일 때, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락(lock)이 셋될 맵 세그먼트를 선택하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 단위 시간 동안 상기 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 미만일 때, 상기 단위 시간 동안 상기 호스트로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소를 기초로 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 호스트로부터 수신한 리드 커맨드에 의해 임계 카운트 이상 연속된 논리 주소가 순차적으로 참조되거나 또는 상기 호스트로부터 수신한 리드 커맨드에 의해 상기 맵 캐시에 캐싱된 맵 세그먼트 중 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수 이상 참조될 때, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 시스템.
  5. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 단위 시간 동안 상기 호스트로부터 수신한 리드 커맨드에 의한 상기 맵 캐시의 히트 비율이 임계 히트 비율 이상일 때, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 최근 최소 사용된(least recently used) 최대 N개의 맵 세그먼트를 락이 셋될 맵 세그먼트로 선택하는 메모리 시스템.
  7. 제5항에 있어서,
    상기 N값은,
    상기 맵 캐시의 히트율 및 기준 히트율에 따라 변경되는 메모리 시스템.
  8. 제7항에 있어서,
    상기 기준 히트율은,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중 락이 셋된 맵 세그먼트의 개수에 비례하여 변경되는 메모리 시스템.
  9. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중 락이 셋된 맵 세그먼트를 상기 매핑 테이블에 업데이트한 이후에 상기 락 플래그를 리셋하는 메모리 시스템.
  10. 메모리 장치와 통신하기 위한 메모리 인터페이스; 및
    상기 메모리 장치를 제어하는 제어 회로를 포함하고,
    상기 제어 회로는,
    논리 주소와 물리 주소 간의 매핑 정보를 지시하는 매핑 테이블에 포함되는 맵 세그먼트의 서브셋(subset)을 맵 캐시에 캐싱하고,
    설정된 단위 시간 동안 호스트로부터 수신한 커맨드의 정보를 기초로, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락(lock)이 셋(set)될 맵 세그먼트를 선택하고,
    상기 락이 셋될 맵 세그먼트에 대한 락 플래그를 셋하는 메모리 컨트롤러.
  11. 제10항에 있어서,
    상기 제어 회로는,
    상기 단위 시간 동안 상기 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 이상일 때, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 컨트롤러.
  12. 제10항에 있어서,
    상기 제어 회로는,
    상기 단위 시간 동안 상기 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 미만일 때, 상기 단위 시간 동안 상기 호스트로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소를 기초로 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 컨트롤러.
  13. 제12항에 있어서,
    상기 제어 회로는,
    상기 호스트로부터 수신한 리드 커맨드에 의해 임계 카운트 이상 연속된 논리 주소가 순차적으로 참조되거나 또는 상기 호스트로부터 수신한 리드 커맨드에 의해 상기 맵 캐시에 캐싱된 맵 세그먼트 중 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수 이상 참조될 때, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 컨트롤러.
  14. 제12항에 있어서,
    상기 제어 회로는,
    상기 단위 시간 동안 상기 호스트로부터 수신한 리드 커맨드에 의한 상기 맵 캐시의 히트 비율이 임계 히트 비율 이상일 때, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 컨트롤러.
  15. 제10항에 있어서,
    상기 제어 회로는,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 최근 최소 사용된(least recently used) 최대 N개의 맵 세그먼트를 락이 셋될 맵 세그먼트로 선택하는 메모리 컨트롤러.
  16. 제13항에 있어서,
    상기 N값은,
    상기 맵 캐시의 히트율 및 기준 히트율에 따라 변경되는 메모리 컨트롤러.
  17. 제16항에 있어서,
    상기 기준 히트율은,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중 락이 셋된 맵 세그먼트의 개수에 비례하여 변경되는 메모리 시스템.
  18. 제10항에 있어서,
    상기 제어 회로는,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중 락이 셋된 맵 세그먼트를 상기 매핑 테이블에 업데이트한 이후에 상기 락 플래그를 리셋하는 메모리 컨트롤러.
  19. 논리 주소와 물리 주소 간의 매핑 정보를 지시하는 매핑 테이블에 포함되는 맵 세그먼트의 서브셋(subset)을 맵 캐시에 캐싱하는 단계;
    단위 시간 동안 호스트로부터 수신한 커맨드의 정보를 기초로, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락(lock)이 셋(set)될 맵 세그먼트를 선택하는 단계; 및
    상기 락이 셋될 맵 세그먼트에 대한 락 플래그를 셋하는 단계를 포함하는 메모리 시스템의 동작 방법.
  20. 제19항에 있어서,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 단계는,
    상기 단위 시간 동안 상기 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 이상일 때, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 시스템의 동작 방법.
  21. 제19항에 있어서,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 단계는,
    상기 단위 시간 동안 상기 호스트로부터 수신한 커맨드 중 라이트 커맨드의 비율이 임계 비율 미만일 때, 상기 단위 시간 동안 상기 호스트로부터 수신한 리드 커맨드에 의해 참조되는 논리 주소를 기초로 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 시스템의 동작 방법.
  22. 제21항에 있어서,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 단계는,
    상기 호스트로부터 수신한 리드 커맨드에 의해 임계 카운트 이상 연속된 논리 주소가 순차적으로 참조되거나 또는 상기 호스트로부터 수신한 리드 커맨드에 의해 상기 맵 캐시에 캐싱된 맵 세그먼트 중 동일한 맵 세그먼트에 포함된 논리 주소가 임계 참조 횟수 이상 참조될 때, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 시스템의 동작 방법.
  23. 제21항에 있어서,
    상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 단계는,
    상기 단위 시간 동안 상기 호스트로부터 수신한 리드 커맨드에 의한 상기 맵 캐시의 히트 비율이 임계 히트율 이상일 때, 상기 맵 캐시에 캐싱된 맵 세그먼트의 서브셋 중에서 락이 셋될 맵 세그먼트를 선택하는 메모리 시스템의 동작 방법.
KR1020200048389A 2020-04-22 2020-04-22 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 KR20210130341A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200048389A KR20210130341A (ko) 2020-04-22 2020-04-22 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US17/011,300 US11327902B2 (en) 2020-04-22 2020-09-03 Memory system, memory controller, and operation method of memory system for setting lock on map segments cached in map cache
CN202011020140.7A CN113535598A (zh) 2020-04-22 2020-09-24 存储器系统、存储器控制器以及存储器系统的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200048389A KR20210130341A (ko) 2020-04-22 2020-04-22 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210130341A true KR20210130341A (ko) 2021-11-01

Family

ID=78094287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200048389A KR20210130341A (ko) 2020-04-22 2020-04-22 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11327902B2 (ko)
KR (1) KR20210130341A (ko)
CN (1) CN113535598A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE514959T1 (de) 2002-01-22 2011-07-15 Bae Sys Inf & Elect Sys Integ Digital-hf-tag
US11520525B2 (en) 2021-05-07 2022-12-06 Micron Technology, Inc. Integrated pivot table in a logical-to-physical mapping having entries and subsets associated via a flag

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353425A (en) 1992-04-29 1994-10-04 Sun Microsystems, Inc. Methods and apparatus for implementing a pseudo-LRU cache memory replacement scheme with a locking feature
US20020055972A1 (en) * 2000-05-08 2002-05-09 Weinman Joseph Bernard Dynamic content distribution and data continuity architecture
KR100383407B1 (ko) 2001-03-31 2003-05-12 주식회사 아라기술 적응형 캐쉬 교체 방법
US6438130B1 (en) * 2001-06-28 2002-08-20 Mellanox Technologies Ltd. Forwarding database cache
US7082508B2 (en) * 2003-06-24 2006-07-25 Intel Corporation Dynamic TLB locking based on page usage metric
US8612666B2 (en) * 2009-06-30 2013-12-17 Intel Corporation Method and system for managing a NAND flash memory by paging segments of a logical to physical address map to a non-volatile memory
US9652270B2 (en) 2014-03-21 2017-05-16 Intel Corporation Apparatus and method for virtualized computing
US10503656B2 (en) * 2017-09-20 2019-12-10 Qualcomm Incorporated Performance by retaining high locality data in higher level cache memory

Also Published As

Publication number Publication date
US11327902B2 (en) 2022-05-10
CN113535598A (zh) 2021-10-22
US20210334009A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
KR20220005111A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210026431A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11327902B2 (en) Memory system, memory controller, and operation method of memory system for setting lock on map segments cached in map cache
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210041233A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210065356A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220068535A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220118004A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11675712B2 (en) Memory system, memory controller, and operation method of memory system
US20230205458A1 (en) Memory controller and operating method thereof
US11137942B2 (en) Memory system, memory controller, and method of operating a memory system for determining a number of hit and miss requests about map segments in a map cache and determining whether or not to perform data read operation in parallel
KR20220067070A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230135334A (ko) 가비지 컬렉션을 제어하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210132806A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination