KR20180106017A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents
메모리 시스템 및 메모리 시스템의 동작 방법 Download PDFInfo
- Publication number
- KR20180106017A KR20180106017A KR1020170033549A KR20170033549A KR20180106017A KR 20180106017 A KR20180106017 A KR 20180106017A KR 1020170033549 A KR1020170033549 A KR 1020170033549A KR 20170033549 A KR20170033549 A KR 20170033549A KR 20180106017 A KR20180106017 A KR 20180106017A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- operations
- command
- peak
- commands
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 638
- 238000011017 operating method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 abstract description 26
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000000872 buffer Substances 0.000 description 42
- 238000012937 correction Methods 0.000 description 20
- 238000004891 communication Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000007726 management method Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 239000007787 solid Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000013403 standard screening design Methods 0.000 description 5
- 230000005291 magnetic effect Effects 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 2
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 2
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
Abstract
본 기술은, 메모리 장치로 데이터를 처리하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것으로, 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을, 포함하는 메모리 장치; 및 호스트(host)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을, 상기 메모리 다이들에서 각각 수행하며, 상기 커맨드 동작들의 수행 시에 피크 동작 구간들을 각각 예측한 후, 상기 피크 동작 구간들 간의 오버랩(overlap)을 최소화하여 상기 커맨드들을 스케쥴링하는 컨트롤러;를 포함할 수 있다.
Description
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 장치로 데이터를 처리하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공한다.
본 발명의 실시 예들에 따른 메모리 시스템은, 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을, 포함하는 메모리 장치; 및 호스트(host)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을, 상기 메모리 다이들에서 각각 수행하며, 상기 커맨드 동작들의 수행 시에 피크 동작 구간(duration)들을 각각 예측한 후, 상기 피크 동작 구간들 간의 오버랩(overlap)을 최소화하여 상기 커맨드들을 스케쥴링하는 컨트롤러;를 포함할 수 있다.
여기서, 상기 컨트롤러는, 서로 다른 펜딩 시간(pending time)에, 상기 커맨드 동작들이 상기 메모리 다이들에서 수행되도록, 상기 커맨드들을 스케쥴링할 수 있다.
그리고, 상기 펜딩 시간은, 상기 메모리 시스템의 기준 클럭에 대해, 소수(prime number)배만큼의 크기를 가질 수 있다.
또한, 상기 피크 동작 구간들은, 상기 커맨드 동작들이 상기 메모리 다이들에서 수행될 경우, 피크(peak) 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨 중 적어도 하나에서, 상기 커맨드 동작들이 수행되는 동작 구간들일 수 있다.
아울러, 상기 컨트롤러는, 상기 커맨드들에 해당하는 상기 커맨드 동작들을 각각 확인하고, 상기 커맨드 동작들에서의 서브 커맨드 동작들을 각각 확인하며, 상기 서브 커맨드 동작들에서 각 커맨드 동작들의 피크 서브 커맨드 동작들을 각각 확인할 수 있다.
그리고, 상기 피크 동작 구간들은, 상기 피크 서브 커맨드 동작들이 상기 메모리 다이들에서 각각 수행되는 동작 구간들일 수 있다.
또한, 상기 컨트롤러는, 서로 다른 동작 구간들에서, 상기 피크 서브 커맨드 동작들이 상기 메모리 다이들에서 수행되도록, 상기 커맨드들을 스케쥴링할 수 있다.
아울러, 상기 컨트롤러는, 상기 메모리 시스템에서의, 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 최대 동작 클럭, 및 최대 온도 레벨 내에서, 상기 커맨드 동작들이 수행되도록, 상기 커맨드들을 스케쥴링할 수 있다.
그리고, 상기 컨트롤러는, 상기 메모리 다이들을 복수의 메모리 다이 그룹들로 그룹핑한 후, 상기 메모리 다이 그룹들 간 또는 상기 메모리 다이 그룹들에서의 메모리 다이들 간에, 상기 커맨드 동작들이 서로 다른 펜딩 시간(pending time)에 수행되도록, 상기 커맨드들을 스케쥴링할 수 있다.
또한, 상기 메모리 다이 그룹들은, 상기 메모리 다이들의, 채널, 웨이(way), 메모리 블록 타입, 데이터 타입 중 적어도 하나에 상응하여 그룹핑된 메모리 다이들을 포함할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템의 동작 방법은, 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을 포함하는 메모리 장치에 대해, 호스트(host)로부터 복수의 커맨드들을 수신하는 단계; 및 상기 커맨드들에 해당하는 커맨드 동작들의 수행 시에, 피크 동작 구간(duration)들을 각각 예측하는 단계; 상기 피크 동작 구간들 간의 오버랩(overlap)을 최소화하여 상기 커맨드들을 스케쥴링하는 단계; 및 상기 커맨드 동작들을 상기 메모리 다이들에서 각각 수행하는 단계;를 포함할 수 있다.
여기서, 상기 스케쥴링하는 단계는, 서로 다른 펜딩 시간(pending time)에, 상기 커맨드 동작들이 상기 메모리 다이들에서 수행되도록, 상기 커맨드들을 스케쥴링할 수 있다.
그리고, 상기 펜딩 시간은, 상기 메모리 시스템의 기준 클럭에 대해, 소수(prime number)배만큼의 크기를 가질 수 있다.
또한, 상기 피크 동작 구간들은, 상기 커맨드 동작들이 상기 메모리 다이들에서 수행될 경우, 피크(peak) 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨 중 적어도 하나에서, 상기 커맨드 동작들이 수행되는 동작 구간들일 수 있다.
아울러, 상기 커맨드들에 해당하는 상기 커맨드 동작들을 각각 확인하는 단계; 상기 커맨드 동작들에서의 서브 커맨드 동작들을 각각 확인하는 단계; 및 상기 서브 커맨드 동작들에서 각 커맨드 동작들의 피크 서브 커맨드 동작들을 각각 확인하는 단계;를 더 포함할 수 있다.
그리고, 상기 피크 동작 구간들은, 상기 피크 서브 커맨드 동작들이 상기 메모리 다이들에서 각각 수행되는 동작 구간들일 수 있다.
또한, 상기 스케쥴링하는 단계는, 서로 다른 동작 구간들에서, 상기 피크 서브 커맨드 동작들이 상기 메모리 다이들에서 수행되도록, 상기 커맨드들을 스케쥴링할 수 있다.
아울러, 상기 스케쥴링하는 단계는, 상기 메모리 시스템에서의, 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 최대 동작 클럭, 및 최대 온도 레벨 내에서, 상기 커맨드 동작들이 수행되도록, 상기 커맨드들을 스케쥴링할 수 있다.
그리고, 상기 메모리 다이들을 복수의 메모리 다이 그룹들로 그룹핑하는 단계; 및 상기 메모리 다이 그룹들 간 또는 상기 메모리 다이 그룹들에서의 메모리 다이들 간에, 상기 커맨드 동작들이 서로 다른 펜딩 시간(pending time)에 수행되도록, 상기 커맨드들을 스케쥴링하는 단계;를 더 포함할 수 있다.
또한, 상기 메모리 다이 그룹들은, 상기 메모리 다이들의, 채널, 웨이(way), 메모리 블록 타입, 데이터 타입 중 적어도 하나에 상응하여 그룹핑된 메모리 다이들을 포함할 수 있다.
본 발명의 실시 예들에 따른, 메모리 시스템 및 메모리 시스템의 동작 방법은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5 내지 도 8은 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우의 일 예를 개략적으로 설명하기 위한 도면.
도 9는 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들을 수신하여 커맨드 동작들을 수행하는 동작 과정을 개략적으로 도시한 도면.
도 10 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5 내지 도 8은 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우의 일 예를 개략적으로 설명하기 위한 도면.
도 9는 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들을 수신하여 커맨드 동작들을 수행하는 동작 과정을 개략적으로 도시한 도면.
도 10 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명하며, 복수의 메모리 블록들(152,154,156)을 각각 포함하는 복수의 플래인들, 복수의 플래인들을 각각 포함하는 복수의 메모리 다이들, 및 복수의 메모리 다이들을 포함하는 메모리 장치(150)에 대해서는, 이하 도 6에서 보다 구체적으로 설명할 것임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 여기서, NFC(142)는, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 낸드 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 라이트 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨을 고려하여, 복수의 커맨드들을 스케쥴링한 후, 커맨드들에 해당하는 복수의 커맨드 동작들을 메모리 장치(150)에서 수행한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 컨트롤러(130)가 복수의 커맨드들을 순차적으로 동시에 호스트(102)로부터 수신할 경우, 각각의 커맨드들을 큐잉(queuing) 및 파싱(parsing)하여, 각각의 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 커맨드 동작들의 수행 시에 각 커맨드 동작들 별로, 피크(peak) 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 서브 커맨드 동작들을 확인한 후, 각 커맨드 동작들에서 서브 커맨드 동작들이 수행되는 동작 구간(duration)들(또는 동작 시점들)을 예측하며, 동작 구간들(또는 동작 시점들) 간의 오버랩(overlap)이 최소화되도록, 커맨드들을 스케쥴링하여 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)에서 수행한다. 즉, 본 발명의 실시 예에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 복수의 커맨드들에 해당하는 커맨드 동작들을 수행함으로써, 커맨드 동작들의 오동작을 방지하고, 또한 메모리 시스템(110)에서 커맨드 동작들을 안정적으로 수행하며, 그에 따라 메모리 시스템(110)의 신뢰도 및 동작 성능을 향상시킬 수 있다. 여기서, 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 커맨드들을 스케쥴링하여 커맨드들에 해당하는 복수의 커맨드 동작들을 수행함에 대해서는, 이하 도 5 내지 도 9에서 보다 구체적으로 설명할 것이므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다. 그러면 이하에서는, 도 5 내지 도 9를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치로의 데이터 처리, 특히 호스트(102)로부터 복수의 커맨드들을 수신하여 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우에 대해서 보다 구체적으로 설명하기로 한다.
도 5 내지 도 8은 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우의 일 예를 개략적으로 설명하기 위한 도면이다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 도 1에 도시한 메모리 시스템(110)에서 호스트(102)로부터 복수의 커맨드들을 수신하여 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드(write command)들을 수신하여 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하거나, 호스트(102)로부터 복수의 리드 커맨드(read command)들을 수신하여 리드 커맨드들에 해당하는 리드 동작들을 수행, 호스트(102)로부터 수신된 복수의 이레이즈 커맨드(erase command)들을 수신하여 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행, 또는 호스트(102)로부터 복수의 라이트 커맨드들 및 복수의 리드 커맨드들을 함께 수신하여 라이트 커맨드들 및 리드 커맨드들에 해당하는 프로그램 동작들 및 리드 동작들을 수행할 경우, 호스트(102)로부터 수신된 복수의 커맨드들을 스케쥴링하여 커맨드 동작들을 수행하는 것을 일 예로 하여 보다 구체적으로 설명하기로 한다.
여기서, 본 발명의 실시 예에서는, 호스트(102)로부터 복수의 커맨드들을 수신하여, 호스트(102)로부터 수신된 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨을 고려하여, 호스트(102)로부터 수신된 복수의 커맨드들을 스케쥴링한 후, 커맨드들에 해당하는 복수의 커맨드 동작들을 메모리 장치(150)에서 수행한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 컨트롤러(130)가 복수의 커맨드들을 순차적으로 동시에 호스트(102)로부터 수신할 경우, 각각의 커맨드들을 큐잉(queuing) 및 파싱(parsing)하여, 각각의 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 커맨드 동작들의 수행 시에 각 커맨드 동작들 별로, 피크(peak) 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 서브 커맨드 동작들을 확인한 후, 각 커맨드 동작들에서 서브 커맨드 동작들이 수행되는 동작 구간들(또는 동작 시점들)을 예측, 특히 각 커맨드 동작들 및 서브 커맨드 동작들에서의 피크 동작 구간들(또는 피크 동작 시점들)을 예측하며, 동작 구간들(또는 동작 시점들), 특히 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩(overlap)이 최소화되도록, 커맨드들을 스케쥴링하여 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)에서 수행한다.
다시 말해, 본 발명의 실시 예에서는, 호스(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 커맨드 동작들의 서브 커맨드 동작들에서 피크 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 서브 커맨드 동작들, 즉 피크 서브 커맨드 동작들을 확인한 후, 피크 서브 커맨드 동작들이 수행되는 동작 구간들(또는 동작 시점들), 다시 말해 피크 동작 구간들(또는 피크 동작 시점들)을 예측하며, 피크 서브 커맨드 동작들이 수행되는 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록 복수의 커맨드들을 스케쥴링하여, 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)에서 수행한다. 즉, 본 발명의 실시 예에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 복수의 커맨드들에 해당하는 커맨드 동작들을 수행함으로써, 커맨드 동작들의 오동작을 방지하며, 또한 메모리 시스템(110)에서 커맨드 동작들을 안정적으로 수행하며, 그에 따라 메모리 시스템(110)의 신뢰도 및 동작 성능을 향상시킬 수 있다.
예컨대, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 각각의 라이트 커맨드들을 큐잉 및 파싱하여, 라이트 커맨드들에 해당하는 복수의 프로그램 동작들이, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서 수행되도록, 프로그램 동작들의 수행 시에, 각각의 프로그램 동작들 별로, 피크 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 피크 서브 커맨드 동작들, 다시 말해 피크 서브 프로그램 동작들을 확인한다. 여기서, 각각의 프로그램 동작들에 해당하는 서브 커맨드 동작들, 즉 서브 프로그램 동작들에는, 각각의 프로그램 동작들에서의 라이트 데이터에 대한, 데이터 전송 동작들, 데이터 라이트 동작들, 매핑 동작들, 및 맵 업데이트 동작들 등이 포함될 수 있다. 또한, 본 발명의 실시 예에서는, 프로그램 동작들에서 피크 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 피크 서브 프로그램 동작들이 데이터 라이트 동작들인 것을 일 예로 하여 보다 구체적으로 설명하기로 한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 각각의 리드 커맨드들을 큐잉 및 파싱하여, 리드 커맨드들에 해당하는 복수의 리드 동작들이, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서 수행되도록, 리드 동작들의 수행 시에, 각각의 리드 동작들 별로, 피크 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 피크 서브 커맨드 동작들, 다시 말해 피크 서브 리드 동작들을 확인한다. 여기서, 각각의 리드 동작들에 해당하는 서브 리드 동작들에는, 각각의 리드 동작들에서의 리드 데이터에 대한, 데이터 전송 동작들, 데이터 센싱 동작들, 맵 확인 동작들, 그리고 데이터 디코딩(decoding) 및 에러 정정 동작들 등이 포함될 수 있다. 또한, 본 발명의 실시 예에서는, 리드 동작들에서 피크 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 피크 서브 리드 동작들이 데이터 디코딩 및 에러 정정 동작들인 것을 일 예로 하여 보다 구체적으로 설명하기로 한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 각각의 이레이즈 커맨드들을 큐잉 및 파싱하여, 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들이, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서 수행되도록, 이레이즈 동작들의 수행 시에, 각각의 이레이즈 동작들 별로, 피크 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 피크 서브 커맨드 동작들, 다시 말해 피크 서브 이레이즈 동작들을 확인한다. 여기서, 각각의 이레이즈 동작들에 해당하는 서브 이레이즈 동작들에는, 각각의 이레이즈 동작들에서의 이레이즈 동작들에 해당 메모리 블록들의 확인 동작들, 데이터 이레이즈 동작들, 및 맵 업데이트 동작들 등이 포함될 수 있다. 또한, 본 발명의 실시 예에서는, 이레이즈 동작들에서 피크 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 피크 서브 이레이즈 동작들이 데이터 이레이즈 동작들인 것을 일 예로 하여 보다 구체적으로 설명하기로 한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 복수의 라이트 커맨드들, 복수의 리드 커맨드들, 및 복수의 이레이즈 커맨드들을 수신할 경우, 각각의 라이트 커맨드들과 리드 커맨드들 및 이레이즈 커맨드들을 큐잉 및 파싱하여, 프로그램 동작들과 리드 동작들 및 이레이즈 동작들이, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서 수행되도록, 전술한 바와 같이, 피크 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 피크 서브 프로그램 동작들과 피크 서브 리드 동작들 및 피크 서브 이레이즈 동작들을 확인한다.
그리고, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 전술한 바와 같이, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들에서, 각각의 커맨드 동작들 별로 확인한 피크 서브 커맨드 동작들, 다시 말해 피크 서브 프로그램 동작들과 피크 서브 리드 동작들 및 피크 서브 이레이즈 동작들이 수행되는 동작 구간들(또는 동작 시점들), 즉 피크 동작 구간들(또는 피크 동작 시점들)을 각각 예측하며, 피크 서브 커맨드 동작들이 수행되는 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 호스트(102)로부터 수신된 복수의 커맨드들을 스케쥴링한 후, 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)에서 수행한다. 그러므로, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 복수의 커맨드들에 해당하는 커맨드 동작들을 수행한다.
아울러, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 라이트 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 프로그램하여 저장, 다시 말해 프로그램 동작들을 수행하며, 또한 메모리 장치(150)로의 프로그램 동작들에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 그리고, 본 발명의 실시 예에서는, 메모리 장치(150)에 저장된 데이터에 대해, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 데이터의 맵 데이터를 확인하여, 메모리 장치(150)로부터 리드 커맨드들에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 경우, 즉 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 또한, 본 발명의 실시 예에서는, 메모리 장치(150)에 포함된 메모리 블록들에 대해, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 블록들을 확인한 후, 확인한 메모리 블록들에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 아울러, 본 발명의 실시 예에서는, 전술한 호스트(102)로부터 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신하여, 복수의 프로그램 동작들과 리드 동작들 및 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다.
또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)에서의 커맨드 동작들을, 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 수행할 수도 있다. 예컨대, 본 발명의 실시 예에서는, 컨트롤러(130)가, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터(user data) 및 메타 데이터(meta data)를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에 프로그램하여 저장하거나, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들로부터 리드하여 호스트(102)에 제공하거나, 또는 호스트(102)로부터 수신된 이레이즈 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에서 이레이즈한다.
여기서, 메타 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보(이하, '논리적(logical) 정보'라 칭하기로 함)가 포함된 제1맵 데이터, 및 물리적/논리적(P2L: Physical to Logical) 정보(이하, '물리적(physical) 정보'라 칭하기로 함)가 포함된 제2맵 데이터가 포함되며, 또한 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는, 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
즉, 본 발명의 실시 예에서는, 컨트롤러(130)가 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들, 예컨대 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)들에 라이트하여 저장하고, 또한 메모리 블록들에 저장된 유저 데이터에 대한 논리적 어드레스(logical address)와 물리적 어드레스(physical address) 간 매핑 정보, 즉 논리적 정보가 기록된 L2P 맵 테이블 또는 L2P 맵 리스트를 포함한 제1맵 데이터와, 유저 데이터가 저장된 메모리 블록들에 대한 물리적 어드레스와 논리적 어드레스 간 매핑 정보, 즉 물리적 정보가 기록된 P2L 맵 테이블 또는 P2L 맵 리스트를 포함한 제2맵 데이터를, 메모리 장치(150)의 메모리 블록들에서의 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 라이트하여 저장한다.
여기서, 컨트롤러(130)는, 호스트(102)로부터 라이트 커맨드들을 수신하면, 라이트 커맨드들에 해당하는 유저 데이터를 메모리 블록들에 라이트하여 저장하고, 메모리 블록들에 저장된 유저 데이터에 대한 제1맵 데이터와 제2맵 데이터 등을 포함하는 메타 데이터를 메모리 블록들에 저장한다. 특히, 컨트롤러(130)는, 유저 데이터의 데이터 세그먼트(data segment)들이 메모리 장치(150)의 메모리 블록들에 저장됨에 상응하여, 메타 데이터의 메타 세그먼트(meta segment)들, 다시 말해 맵 데이터의 맵 세그먼트(map segment)들로 제1맵 데이터의 L2P 세그먼트들과 제2맵 데이터의 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들에 저장하며, 이때 메모리 장치(150)의 메모리 블록들에 저장된 맵 세그먼트들을, 컨트롤러(130)에 포함된 메모리(144)에 로딩하여, 맵 세그먼트들을 업데이트한다.
특히, 본 발명의 실시 예에서는, 전술한 바와 같이, 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 라이트 커맨드들을 큐잉 및 파싱하여, 라이트 커맨드들에 해당하는 프로그램 동작들에서 피크 서브 프로그램 동작들을 확인, 일 예로 프로그램 동작들에서 데이터 라이트 동작들을 확인한 후, 피크 서브 프로그램 동작들이 수행되는 동작 구간들(또는 동작 시점들), 다시 말해 피크 동작 구간들(또는 피크 동작 시점들)을 예측하며, 피크 서브 프로그램 동작들이 수행되는 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 복수의 라이트 커맨드들을 스케쥴링한 후, 라이트 커맨드들에 해당하는 프로그램 동작들을 수행한다. 이때, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 프로그램 동작들을 수행하기 위해, 피크 서브 프로그램 동작들이 수행되는 동작 구간들(또는 동작 시점들), 즉 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 라이트 커맨드들을 스케쥴링, 다시 말해 프로그램 동작들의 수행 시점들, 특히 피크 서브 프로그램 동작들의 수행 시점들이 서로 다른 펜딩 시간(pending time)을 갖도록, 라이트 커맨드들을 스케쥴링한다.
즉, 컨트롤러(130)는, 프로그램 동작들, 특히 피크 서브 프로그램 동작들이 서로 다른 펜딩 시간에서 수행되도록 라이트 커맨드들을 스케쥴링하며, 그에 따라 복수의 라이트 커맨드들에 해당하는 프로그램 동작들, 예컨대 제1라이트 커맨드에 해당하는 제1프로그램 동작은 제1시점에 수행되고, 제2라이트 커맨드에 해당하는 제2프로그램 동작은 제1시점 이후의 제1펜딩 시간의 시점에 수행되며, 제3라이트 커맨드에 해당하는 제3프로그램 동작은 제1시점 이후의 제2펜딩 시간의 시점에 수행, 제4라이트 커맨드에 해당하는 제4프로그램 동작은 제1시점 이후의 제3펜딩 시간의 시점에 수행될 수 있다. 여기서, 펜딩 시간은, 메모리 시스템(110)의 기준 클럭(T)에 대해 소수(prime number)배만큼의 크기를 가질 수 있으며, 일 예로 제1펜딩 시간은 기준 클럭(T)의 2배 크기, 제2펜딩 시간은 기준 클럭(T)의 3배 크기, 제3펜딩 시간은 기준 클럭(T)의 5배 크기가 될 수 있다. 즉, 제1프로그램 동작이 제1시점(t0)에 수행될 경우, 제2프로그램 동작은 제1시점(t0) 이후의 2배 기준 클럭(2T) 시점에, 제3프로그램 동작은 제1시점(t0) 이후의 3배 기준 클럭(3T) 시점에, 제4프로그램 동작은 제1시점(t0) 이후의 5배 기준 클럭(5T) 시점에, 각각 수행될 수 있다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 리드 데이터를, 메모리 장치(150)로부터 리드하여, 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공하여, 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행한다.
특히, 본 발명의 실시 예에서는, 전술한 바와 같이, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들을 큐잉 및 파싱하여, 리드 커맨드들에 해당하는 리드 동작들에서 피크 서브 리드 동작들을 확인, 일 예로 리드 동작들에서 데이터 디코딩 및 에러 정정 동작들을 확인한 후, 피크 서브 리드 동작들이 수행되는 동작 구간들(또는 동작 시점들), 다시 말해 피크 동작 구간들(또는 피크 동작 시점들)을 예측하며, 피크 서브 리드 동작들이 수행되는 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 복수의 리드 커맨드들을 스케쥴링한 후, 리드 커맨드들에 해당하는 리드 동작들을 수행한다. 이때, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 리드 동작들을 수행하기 위해, 피크 서브 리드 동작들이 수행되는 동작 구간들(또는 동작 시점들), 즉 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 리드 커맨드들을 스케쥴링, 다시 말해 리드 동작들의 수행 시점들, 특히 피크 서브 리드 동작들의 수행 시점들이 서로 다른 펜딩 시간(pending time)을 갖도록, 리드 커맨드들을 스케쥴링한다.
즉, 컨트롤러(130)는, 리드 동작들, 특히 피크 서브 리드 동작들이 서로 다른 펜딩 시간에서 수행되도록 리드 커맨드들을 스케쥴링하며, 그에 따라 복수의 리드 커맨드들에 해당하는 리드 동작들, 예컨대 제1리드 커맨드에 해당하는 제1리드 동작은 제1시점에 수행되고, 제2리드 커맨드에 해당하는 제2리드 동작은 제1시점 이후의 제1펜딩 시간의 시점에 수행되며, 제3리드 커맨드에 해당하는 제3리드 동작은 제1시점 이후의 제2펜딩 시간의 시점에 수행, 제4리드 커맨드에 해당하는 제4리드 동작은 제1시점 이후의 제3펜딩 시간의 시점에 수행될 수 있다. 여기서, 펜딩 시간은, 메모리 시스템(110)의 기준 클럭(T)에 대해 소수(prime number)배만큼의 크기를 가질 수 있으며, 일 예로 제1펜딩 시간은 기준 클럭(T)의 2배 크기, 제2펜딩 시간은 기준 클럭(T)의 3배 크기, 제3펜딩 시간은 기준 클럭(T)의 5배 크기가 될 수 있다. 즉, 제1리드 동작이 제1시점(t0)에 수행될 경우, 제2리드 동작은 제1시점(t0) 이후의 2배 기준 클럭(2T) 시점에, 제3리드 동작은 제1시점(t0) 이후의 3배 기준 클럭(3T) 시점에, 제4리드 동작은 제1시점(t0) 이후의 5배 기준 클럭(5T) 시점에, 각각 수행될 수 있다.
또한, 컨트롤러(130)는, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 장치(150)의 메모리 블록들을 확인한 후, 메모리 블록들에 대한 이레이즈 동작들을 수행한다.
특히, 본 발명의 실시 예에서는, 전술한 바와 같이, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들을 큐잉 및 파싱하여, 이레이즈 커맨드들에 해당하는 이레이즈 동작들에서 피크 서브 이레이즈 동작들을 확인, 일 예로 이레이즈 동작들에서 데이터 이레이즈 동작들을 확인한 후, 피크 서브 이레이즈 동작들이 수행되는 동작 구간들(또는 동작 시점들), 다시 말해 피크 동작 구간들(또는 피크 동작 시점들)을 예측하며, 피크 서브 이레이즈 동작들이 수행되는 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 복수의 이레이즈 커맨드들을 스케쥴링한 후, 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행한다. 이때, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 이레이즈 동작들을 수행하기 위해, 피크 서브 이레이즈 동작들이 수행되는 동작 구간들(또는 동작 시점들), 즉 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 이레이즈 커맨드들을 스케쥴링, 다시 말해 이레이즈 동작들의 수행 시점들, 특히 피크 서브 이레이즈 동작들의 수행 시점들이 서로 다른 펜딩 시간(pending time)을 갖도록, 이레이즈 커맨드들을 스케쥴링한다.
즉, 컨트롤러(130)는, 이레이즈 동작들, 특히 피크 서브 이레이즈 동작들이 서로 다른 펜딩 시간에서 수행되도록 이레이즈 커맨드들을 스케쥴링하며, 그에 따라 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들, 예컨대 제1이레이즈 커맨드에 해당하는 제1이레이즈 동작은 제1시점에 수행되고, 제2이레이즈 커맨드에 해당하는 제2이레이즈 동작은 제1시점 이후의 제1펜딩 시간의 시점에 수행되며, 제3이레이즈 커맨드에 해당하는 제3이레이즈 동작은 제1시점 이후의 제2펜딩 시간의 시점에 수행, 제4이레이즈 커맨드에 해당하는 제4이레이즈 동작은 제1시점 이후의 제3펜딩 시간의 시점에 수행될 수 있다. 여기서, 펜딩 시간은, 메모리 시스템(110)의 기준 클럭(T)에 대해 소수(prime number)배만큼의 크기를 가질 수 있으며, 일 예로 제1펜딩 시간은 기준 클럭(T)의 2배 크기, 제2펜딩 시간은 기준 클럭(T)의 3배 크기, 제3펜딩 시간은 기준 클럭(T)의 5배 크기가 될 수 있다. 즉, 제1이레이즈 동작이 제1시점(t0)에 수행될 경우, 제2이레이즈 동작은 제1시점(t0) 이후의 2배 기준 클럭(2T) 시점에, 제3이레이즈 동작은 제1시점(t0) 이후의 3배 기준 클럭(3T) 시점에, 제4이레이즈 동작은 제1시점(t0) 이후의 5배 기준 클럭(5T) 시점에, 각각 수행될 수 있다.
이렇게 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 복수의 커맨드들, 다시 말해 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 특히 복수의 커맨드들을 순차적으로 동시에 수신할 경우, 복수의 커맨드들을 큐잉 및 파싱하여, 각각의 커맨드들에 해당하는 커맨드 동작들에서 피크 서브 커맨드 동작들을 각각 확인, 즉 프로그램 동작들에서의 데이터 라이트 동작들과 리드 동작들에서의 데이터 디코딩 및 에러 정정 동작들 및 이레이즈 동작들에서의 데이터 이레이즈 동작들을 확인한 후, 피크 서브 커맨드 동작들이 수행되는 동작 구간들(또는 동작 시점들), 다시 말해 피크 동작 구간들(또는 피크 동작 시점들)을 예측하며, 피크 서브 커맨드 동작들이 수행되는 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 복수의 라이트 커맨드들을 스케쥴링한 후, 복수의 커맨드들에 해당하는 커맨드 동작들, 특히 순차적으로 동시에 수신되는 커맨드들에 해당하는 커맨드 동작들, 즉 프로그램 동작들과 리드 동작들 및 이레이즈 동작들을 수행한다. 이때, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 프로그램 동작들과 리드 동작들 및 이레이즈 동작들을 수행하기 위해, 피크 서브 커맨드 동작들이 수행되는 동작 구간들(또는 동작 시점들), 즉 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 복수의 커맨드들을 스케쥴링, 다시 말해 커맨드 동작들의 수행 시점들, 특히 피크 서브 커맨드 동작들의 수행 시점들이 서로 다른 펜딩 시간(pending time)을 갖도록, 복수의 커맨드들을 커맨드들을 스케쥴링한다.
즉, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 커맨드 동작들, 특히 피크 서브 커맨드 동작들이 서로 다른 펜딩 시간에서 수행되도록 복수의 커맨드들을 스케쥴링하며, 그에 따라 복수의 커맨드들에 해당하는 커맨드 동작들, 예컨대 제1커맨드에 해당하는 제1커맨드 동작은 제1시점에 수행되고, 제2커맨드에 해당하는 커맨드 동작은 제1시점 이후의 제1펜딩 시간의 시점에 수행되며, 제3커맨드에 해당하는 제3커맨드 동작은 제1시점 이후의 제2펜딩 시간의 시점에 수행, 제4커맨드에 해당하는 제4커맨드 동작은 제1시점 이후의 제3펜딩 시간의 시점에 수행될 수 있다. 여기서, 펜딩 시간은, 메모리 시스템(110)의 기준 클럭(T)에 대해 소수(prime number)배만큼의 크기를 가질 수 있으며, 일 예로 제1펜딩 시간은 기준 클럭(T)의 2배 크기, 제2펜딩 시간은 기준 클럭(T)의 3배 크기, 제3펜딩 시간은 기준 클럭(T)의 5배 크기가 될 수 있다. 즉, 제1커맨드 동작이 제1시점(t0)에 수행될 경우, 제2커맨드 동작은 제1시점(t0) 이후의 2배 기준 클럭(2T) 시점에, 제3커맨드 동작은 제1시점(t0) 이후의 3배 기준 클럭(3T) 시점에, 제4커맨드 동작은 제1시점(t0) 이후의 5배 기준 클럭(5T) 시점에, 각각 수행될 수 있다. 그러면 이하에서는, 도 5 내지 도 8을 참조하여 본 발명의 메모리 시스템에서 복수의 커맨드들에 해당하는 커맨드 동작들의 수행에 대해 보다 구체적으로 설명하기로 한다.
우선, 도 5를 참조하면, 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 프로그램하여 저장하며, 또한 메모리 블록들(552,554,562,564,572,574,582,584)로의 프로그램 동작에 상응하여, 유저 데이터에 대한 메타 데이터를 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 저장한다.
여기서, 컨트롤러(130)는, 유저 데이터가 메모리 장치(150)의 (552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장됨을 지시하는 정보, 예컨대 제1맵 데이터와 제2맵 데이터를 생성 및 업데이트, 다시 말해 제1맵 데이터의 논리적 세그먼트들, 즉 L2P 세그먼트들과, 제2맵 데이터의 물리적 세그먼트들, 즉 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장한다.
예컨대, 컨트롤러(130)는, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 제1버퍼(510)에 캐싱(caching) 및 버퍼링(buffering), 즉 유저 데이터의 데이터 세그먼트들(512)을 데이터 버퍼/캐시인 제1버퍼(510)에 저장한 후, 제1버퍼(510)에 저장된 데이터 세그먼트들(512)을, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장한다. 그리고, 컨트롤러(130)는, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터의 데이터 세그먼트들(512)이, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 프로그램되어 저장됨에 따라, 제1맵 데이터와 제2맵 데이터를 생성 및 업데이트하여, 컨트롤러(130)의 메모리(144)에 포함된 제2버퍼(520)에 저장, 즉 유저 데이터에 대한 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 맵 버퍼/캐시인 제2버퍼(520)에 저장한다. 여기서, 컨트롤러(130)의 메모리(144)에서 제2버퍼(520)에는, 전술한 바와 같이, 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)이 저장되거나, 제1맵 데이터의 L2P 세그먼트들(522)에 대한 맵 리스트와, 제2맵 데이터의 P2L 세그먼트들(524)에 대한 맵 리스트가 저장될 수 있다. 아울러, 컨트롤러(130)는, 제2버퍼(520)에 저장된 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행하며, 이때 리드 커맨드들에 해당하는 유저 데이터의 맵 세그먼트들, 예컨대 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 제2버퍼(520)에 로딩하여 확인한 후, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에서 해당하는 메모리 블록들의 페이지에 저장된 유저 데이터를 리드하며, 리드된 유저 데이터의 데이터 세그먼트들(512)을, 제1버퍼(510)에 저장한 후, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행하며, 이때 이레이즈 커맨드들에 해당하는 메모리 블록들을, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에서 확인한 후, 확인된 메모리 블록들에 대해 이레이즈 동작을 수행한다.
또한, 도 6을 참조하면, 메모리 장치(150)는, 복수의 메모리 다이(memory die)들, 예컨대 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 메모리 다이3(670)을 포함하며, 각각의 메모리 다이들(610,630,650,670)은, 복수의 플래인(plane)들을 포함, 예컨대 메모리 다이0(610)은, 플래인0(612), 플래인1(616), 플래인2(620), 플래인3(624)을 포함하고, 메모리 다이1(630)은, 플래인0(632), 플래인1(636), 플래인2(640), 플래인3(644)을 포함하며, 메모리 다이2(650)는, 플래인0(652), 플래인1(656), 플래인2(660), 플래인3(664)을 포함하고, 메모리 다이3(670)은, 플래인0(672), 플래인1(676), 플래인2(680), 플래인3(684)을 포함한다. 그리고, 메모리 장치(150)에 포함된 메모리 다이들(610,630,650,670)에서의 각 플래인들(612,616,620,624,632,636,640,644,652,656,660,664,672,676,680,684)은, 복수의 메모리 블록들(614,618,622,626,634,638,642,646,654,658,662,666,674,678,682,686)을 포함, 예컨대 앞서 도 2에서 설명한 바와 같이, 복수의 페이지들, 예컨대 2M개의 페이지들(2MPages)을 포함하는 N개의 블록들(Block0, Block1, …, Block N-1)을 포함한다. 아울러, 메모리 장치(150)는, 각각의 메모리 다이들(610,630,650,670)에 대응하는 복수의 버퍼들, 예컨대 메모리 다이0(610)에 대응하는 버퍼0(628), 메모리 다이1(630)에 대응하는 버퍼1(648), 메모리 다이2(650)에 대응하는 버퍼2(668), 및 메모리 다이3(670)에 대응하는 버퍼3(688)을 포함한다.
그리고, 메모리 장치(150)에 포함된 버퍼들(628,648,66,688)에는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 커맨드 동작들에 상응하는 데이터가 저장된다. 예컨대, 프로그램 동작들을 수행할 경우에는, 프로그램 동작들에 상응하는 데이터가 버퍼들(628,648,66,688)에 저장된 후, 메모리 다이들(610,630,650,670)의 메모리 블록들에 포함된 페이지들에 저장되며, 리드 동작들을 수행할 경우에는, 리드 동작들에 상응하는 데이터가 메모리 다이들(610,630,650,670)의 메모리 블록들에 포함된 페이지들에서 리드되어 버퍼들(628,648,66,688)에 저장된 후, 컨트롤러(130)를 통해 호스트(102)로 제공된다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)에 포함된 버퍼들(628,648,668,688)이 각각 대응하는 메모리 다이들(610,630,650,670)의 외부에 존재하는 것을 일 예로 하여 설명하지만, 각각 대응하는 메모리 다이들(610,630,650,670)의 내부에 존재할 수도 있으며, 또한 버퍼들(628,648,668,688)은, 각 메모리 다이들(610,630,650,670)에서 각 플래인들(612,616,620,624,632,636,640,644,652,656,660,664,672,676,680,684) 또는 각 메모리 블록들(614,618,622,626,634,638,642,646,654,658,662,666,674,678,682,686)에 대응할 수도 있다. 그리고, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)에 포함된 버퍼들(628,648,668,688)이, 앞서 도 3에서 설명한 바와 같이, 메모리 장치(150)에 포함된 복수의 페이지 버퍼(322,324,326)들인 것을 일 예로 설명하지만, 메모리 장치(150)에 포함된 복수의 캐시들 또는 복수의 레지스터(register)들이 될 수도 있다.
또한, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 메모리 장치(150)에는, 전술한 바와 같이, 컨트롤러(130)가 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)에 포함된 복수의 메모리 다이들(610,630,650,670)에서 수행할 경우, 컨트롤러(130)로부터 전송되는 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 요청을 수신하여 저장하는 커맨드 레지스터(command register), 컨트롤러(130)에서의 커맨드들에 대한 스케쥴링에 따라, 각 커맨드 동작들의 수행 시점들에 대한 펜딩 시간만큼 커맨드 동작들의 수행에 대기 시간(waiting time)을 설정하여 커맨드 동작들의 수행을 제어하는 컨트롤 레지스터(control register), 및 커맨드 동작들이 수행되는 메모리 장치(150)에 포함된 복수의 메모리 다이들(610,630,650,670)에서의 동작 상태, 다시 말해 커맨드 동작들의 수행 상태를 확인 및 저장하는 상태 레지스터(status register)가 포함될 수도 있다.
여기서, 메모리 장치(150)에는, 메모리 장치(150)에 포함된 복수의 메모리 다이들(610,630,650,670)에 각각 대응하는 커맨드 레지스터, 컨트롤 레지스터, 및 상태 레지스터가 포함, 다시 말해 메모리 다이0(610)에 대응하는 커맨드 레지스터, 컨트롤 레지스터, 및 상태 레지스터, 메모리 다이1(630)에 대응하는 커맨드 레지스터, 컨트롤 레지스터, 및 상태 레지스터, 메모리 다이2(650)에 대응하는 커맨드 레지스터, 컨트롤 레지스터, 및 상태 레지스터, 그리고 메모리 다이3(670)에 대응하는 커맨드 레지스터, 컨트롤 레지스터, 및 상태 레지스터가, 각각 포함될 수 있다. 또한, 컨트롤 레지스터에는, 각 커맨드 동작들의 수행 시점들에 대한 펜딩 시간만큼 커맨드 동작들의 수행에 대기 시간을 설정하는 대기 시간 레지스터가 포함될 수도 있다. 아울러, 대기 시간 레지스터는, 메모리 장치(150)에 포함된 컨트롤 레지스터가 아닌 메모리 장치(150)의 컨트롤러(130)에 포함될 수 있으며, 뿐만 아니라 커맨드 레지스터, 컨트롤 레지스터, 및 상태 레지스터 또한 메모리 장치(150)가 아닌 컨트롤러(130)에 포함될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 컨트롤러(130)에 포함되는 것을 일 예로 하여 설명하기로 하며, 또한 컨트롤러(130)에는, 메모리 장치(150)에 포함된 복수의 메모리 다이들(610,630,650,670)에 각각 대응하는 대기 시간 레지스터가 포함, 다시 말해 메모리 다이0(610)에 대응하는 대기 시간 레지스터, 메모리 다이1(630)에 대응하는 대기 시간 레지스터, 메모리 다이2(650)에 대응하는 대기 시간 레지스터, 및 메모리 다이3(670)에 대응하는 대기시간 레지스터가 포함될 수 있고, 아울러 컨트롤러(130)에는, 메모리 장치(150)의 메모리 다이들(610,630,650,670)에 각각 대응하는 커맨드 레지스터, 컨트롤 레지스터, 및 상태 레지스터가 포함될 수도 있다.
그러면 이하에서는, 도 7을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하거나, 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행하거나, 또는 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행할 경우, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨을 고려하여, 복수의 커맨드들을 스케쥴링한 후, 커맨드들에 해당하는 복수의 커맨드 동작들을 메모리 장치(150)에서 수행할 경우에 대해서, 일 예를 통해 보다 구체적으로 설명하기로 한다.
도 7을 참조하면, 컨트롤러(130)는, 호스트(102)로부터 수신되는 복수의 커맨드들을 수신, 예컨대 라이트 커맨드들, 리드 커맨드들, 또는 이레이즈 커맨드들을 수신하며, 커맨드 큐잉 모듈(Command Queuing Module)(710)을 통해, 호스트(102)로부터 수신된 커맨드들을, 큐잉하며, 또한 커맨드 파싱 모듈(Command Parsing Module)(720)을 통해, 큐잉된 커맨드들을 파싱한다. 그리고, 컨트롤러(130)는, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 복수의 커맨드들에 해당하는 커맨드 동작들이 수행되도록, 커맨드 스케쥴러(Command Scheduler)(730)을 통해, 복수의 커맨드들을 스케쥴링한 후, 커맨드들에 해당하는 복수의 커맨드 동작들을 메모리 장치(150)에서 수행한다.
여기서, 컨트롤러(130)의 커맨드 큐잉 모듈(710)은, 호스트(102)로부터 수신되는 복수의 커맨드들, 예컨대 라이트 커맨드들, 리드 커맨드들, 또는 이레이즈 커맨드들을 큐잉한다.
그리고, 컨트롤러(130)의 커맨드 파싱 모듈(720)은, 커맨드 큐잉 모듈에서 큐잉되는 커맨드들을 파싱하여, 각각의 커맨드들에 해당하는 커맨드 동작들 및 커맨드 동작들에 포함된 서브 커맨드 동작들과 각 커맨드 동작들의 서브 커맨드 동작들에서 피크 서브 컨맨드 동작들을 확인한다. 즉, 커맨드 파싱 모듈(720)은, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 파싱을 통해, 커맨드들에 해당하는 커맨드 동작들, 및 각 커맨드 동작들에서의 서브 커맨드 동작들과 피크 서브 커맨드 동작들을 확인한다.
또한, 컨트롤러(130)의 스케쥴러(730)는, 호스트(102)로부터 수신된 복수의 커맨드들에 대해, 커맨드 파싱 모듈(720)에서 확인한 커맨드 동작들을, 메모리 장치(150)에 포함된 복수의 메모리 다이들(610,630,695)에서 각각 수행하도록, 커맨드 큐잉 모듈(710)에 큐잉된 커맨드들을 스케쥴링한다. 즉, 스케쥴러(730)는, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 스케쥴링을 수행하며, 특히 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(130)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨을 고려하여, 복수의 커맨드들을 스케쥴링한다.
보다 구체적으로 설명하면, 스케쥴러(730)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들이, 메모리 시스템(130)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서 수행되도록, 복수의 커맨드들을 스케쥴링한다. 여기서, 스케쥴러(730)는, 커맨드 파싱 모듈(720)을 통해 확인한 커맨드들에 해당하는 커맨드 동작들, 및 각 커맨드 동작들에서의 서브 커맨드 동작들과 피크 서브 커맨드 동작들이, 각각 수행되는 동작 구간(duration)들(또는 동작 시점들)을 예측하며, 특히 각 커맨드 동작들의 서브 커맨드 동작들에서 피크 서브 커맨드 동작들이 각각 수행되는 동작 구간들(또는 동작 시점들), 다시 말해 피크 동작 구간들(또는 피크 동작 시점들)을 예측한다. 그리고, 스케쥴러(730)는, 동작 구간들(또는 동작 시점들) 간의 오버랩(overlap)이 최소화되도록, 커맨드들을 스케쥴링하며, 이때 커맨드 동작들의 수행 시점들, 특히 피크 서브 커맨드 동작들의 수행 시점들이 서로 다른 펜딩 시간(pending time)을 갖도록, 복수의 커맨드들을 스케쥴링한다.
즉, 스케쥴러(730)는, 커맨드 동작들, 특히 피크 서브 커맨드 동작들이 서로 다른 펜딩 시간에서 수행되도록 커맨드들을 스케쥴링하며, 그에 따라 복수의 커맨드들에 해당하는 커맨드 동작들, 예컨대 제1커맨드에 해당하는 제1커맨드 동작은 제1시점에 수행되고, 제2커맨드에 해당하는 제2커맨드 동작은 제1시점 이후의 제1펜딩 시간의 시점에 수행되며, 제3커맨드에 해당하는 제3커맨드 동작은 제1시점 이후의 제2펜딩 시간의 시점에 수행, 제4커맨드에 해당하는 제4커맨드 동작은 제1시점 이후의 제3펜딩 시간의 시점에 수행될 수 있다. 여기서, 펜딩 시간은, 메모리 시스템(110)의 기준 클럭(T)에 대해 소수(prime number)배만큼의 크기를 가질 수 있으며, 일 예로 제1펜딩 시간은 기준 클럭(T)의 2배 크기, 제2펜딩 시간은 기준 클럭(T)의 3배 크기, 제3펜딩 시간은 기준 클럭(T)의 5배 크기가 될 수 있다. 즉, 제1커맨드 동작이 제1시점(t0)에 수행될 경우, 제2커맨드 동작은 제1시점(t0) 이후의 2배 기준 클럭(2T) 시점에, 제3커맨드 동작은 제1시점(t0) 이후의 3배 기준 클럭(3T) 시점에, 제4커맨드 동작은 제1시점(t0) 이후의 5배 기준 클럭(5T) 시점에, 각각 수행될 수 있다.
여기서, 스케쥴러(730)는, 전술한 바와 같이, 컨트롤러(130)에 포함되는 커맨드 레지스터, 컨트롤 레지스터, 및 상태 레지스터를 포함할 수 있으며, 특히 대기 시간 레지스터를 포함할 수 있다. 이때, 스케쥴러(730)는, 메모리 장치(150)의 메모리 다이들(610,630,695)에 각각 대응되는 커맨드 레지스터, 컨트롤 레지스터, 및 상태 레지스터를 포함할 뿐만 아니라, 대기 시간 레지스터 또한 메모리 장치(150)의 메모리 다이들(610,630,695)에 각각 대응되어 포함된다. 즉, 스케쥴러(730)는, 커맨드 동작들의 수행 시점들, 특히 피크 서브 커맨드 동작들의 수행 시점들에 때한 서로 다른 펜딩 시간만큼 커맨드 동작들의 수행에 대기 시간을 설정하기 위해, 메모리 장치(150)의 메모리 다이들(610,630,695) 별로 각각 대응하는 대기 시간 레지스터를 포함한다. 그러면 여기서, 도 8을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서, 호스트(102)로부터 수신된 복수의 커맨드들을 스케쥴링한 후 커맨드 동작들의 수행, 및 커맨드 동작들의 수행에 상응한 메모리 시스템(110)에서의 파워 레벨과 전압/전류 레벨에 대해, 일 예를 통해 보다 구체적으로 설명하기로 한다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(102)로부터 4개의 커맨드들을 수신하여, 4개의 커맨드들에 해당하는 커맨드 동작들을, 메모리 장치(150)에 포함된 4개의 메모리 다이들, 예컨대 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서 각각 수행할 경우를, 일 예로 하여 보다 구체적으로 설명하기로 한다.
도 8을 참조하면, 컨트롤러(130)는, 호스트(102)로부터 4개의 커맨드들을 수신한 후, 4개의 커맨드들을 큐잉 및 파싱하여, 4개의 커맨드들에 해당하는 커맨드 동작들에서의 서브 커맨드 동작들, 및 커맨드 동작들의 서브 동작들에서의 피크 서브 커맨드 동작들을 각각 확인한다. 그리고, 컨트롤러(130)는, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 4개의 커맨드들에 해당하는 커맨드 동작들이 수행되도록, 4개의 커맨드들을 스케쥴링한 후, 커맨드들에 해당하는 커맨드 동작들을, 메모리 장치(150)에서 해당하는 메모리 다이들, 예컨대 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서 각각 수행한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트(102)로부터 4개의 커맨드들을 수신한 후, 4개의 커맨드들, 예컨대 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드에 해당하는 커맨드 동작들, 예컨대 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작을 확인하며, 또한 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작에서의 서브 커맨드 동작들과, 서브 커맨드 동작들에서의 피크 서브 커맨드 동작들을 확인한다. 즉, 컨트롤러(130)는, 제1커맨드 동작과 제1서브 커맨드 동작들 및 제1피크 서브 커맨드 동작, 제2커맨드 동작과 제2서브 커맨드 동작들 및 제2피크 서브 커맨드 동작, 제3커맨드 동작과 제3서브 커맨드 동작들 및 제3피크 서브 커맨드 동작, 그리고 제4커맨드 동작과 제3서브 커맨드 동작들 및 제4피크 서브 커맨드 동작을, 각각 확인한다.
또한, 컨트롤러(130)는, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작을, 메모리 장치(150)에 포함된 메모리 블록들, 특히 해당하는 메모리 블록들, 예컨대 제1커맨드 동작을 메모리 다이0(610), 제2커맨드 동작을 메모리 다이1(630), 제3커맨드 동작을 제2메모리 다이(650), 및 제4커맨드 동작을 제3메모리 다이(670)에서 수행할 경우에, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작의 수행 시점을 각각 예측한다. 특히, 컨트롤러(130)는, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작의 서브 커맨드 동작들에서, 제1피크 서브 커맨드 동작, 제2피크 서브 커맨드 동작, 제3피크 서브 커맨드 동작, 및 제4피크 서브 커맨드 동작을, 각각 예측한다.
아울러, 컨트롤러(130)는, 컨트롤러(130) 및 메모리 장치(150)를 포함하는 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨을, 각각 확인한다. 그리고, 컨트롤러(130)는, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작이, 메모리 장치(150)의 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서 수행되도록, 호스트(102)로부터 수신된 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드를 스케쥴링한다.
여기서, 컨트롤러(130)가 호스트(102)로부터 수신된 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드에 대한 스케쥴링 없이, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작을, 메모리 장치(150)의 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서 수행할 경우(800), 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작이 수행되는 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 레벨(804,806,808,810)이, 동일한 시구간(time duration)(또는 동일한 시점)에 피크 레벨, 다시 말해 피크 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 피크 레벨이 될 수 있으며, 그에 따라 메모리 시스템(110)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 전체 레벨(802) 또한 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서의 피크 레벨에 대응하는 피크 시구간(또는 피크 시점)에, 피크 레벨이 된다.
일 예로, 제1커맨드 동작이 수행되는 메모리 다이0(610)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 레벨0(804), 제2커맨드 동작이 수행되는 메모리 다이1(630)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 레벨1(806), 제3커맨드 동작이 수행되는 메모리 다이2(650)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 레벨2(808), 및 제4커맨드 동작이 수행되는 메모리 다이3(670)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 레벨3(810)이, 각각 동일한 피크 동작 구간(duration)들(또는 피크 동작 시점들)(t0, t1, t2, t3, t4, t5)에서 피크 레벨이 됨에 따라, 메모리 시스템(110)에서 전체 레벨(802)의 피크 동작 구간(또는 피크 동작 시점) 또한, 커맨드 동작들이 수행되는 메모리 다이들(610,630,650,670)에서의 피크 동작 구간들(또는 피크 동작 시점들)(t0, t1, t2, t3, t4, t5)과 동일한 피크 동작 구간(또는 피크 동작 시점)이 된다. 그러므로, 피크 동작 구간들(또는 피크 동작 시점들)(t0, t1, t2, t3, t4, t5)에서 메모리 시스템(110)의 전체 레벨(802)은, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨을 각각 초과할 수도 있다.
그에 따라, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 컨트롤러(130)가, 호스트(102)로부터 수신된 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드를 스케쥴링한 후, 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작을 각각 수행한다. 여기서, 컨트롤러(130)는, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작을, 각각 수행하도록, 호스트(102)로부터 수신된 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드를 스케쥴링한다.
즉, 컨트롤러(130)는, 호스트(102)로부터 수신된 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드에 각각 해당하는 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작에서의 서브 커맨드 동작들, 다시 말해 제1커맨드 동작에서의 제1서브 커맨드 동작들, 제2커맨드 동작에서의 제2서브 커맨드 동작들, 제3커맨드 동작에서의 제3서브 커맨드 동작들, 및 제4커맨드 동작에서의 제4서브 커맨드 동작들을, 각각 확인한다. 그리고, 컨트롤러(130)는, 제1서브 커맨드 동작들, 제2서브 커맨드 동작들, 제3서브 커맨드 동작들, 및 제4서브 커맨드 동작들에서, 피크 서브 커맨드 동작들을 각각 확인, 다시 말해 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작에서, 피크(peak) 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨에 해당하는 피크 서브 커맨드 동작들, 각각 확인한다. 여기서, 컨트롤러(130)는, 제1서브 커맨드 동작들에서 제1커맨드 동작의 제1피크 서브 커맨드 동작, 제2서브 커맨드 동작들에서 제2커맨드 동작의 제2피크 서브 커맨드 동작, 제3서브 커맨드 동작들에서 제3커맨드 동작의 제3피크 서브 커맨드 동작, 및 제4서브 커맨드 동작들에서 제4커맨드 동작의 제4피크 서브 커맨드 동작을, 각각 확인한다.
아울러, 컨트롤러(130)는, 제1커맨드 동작 및 제1서브 커맨드 동작들, 제2커맨드 동작 및 제2서브 커맨드 동작들, 제3커맨드 동작 및 제3서브 커맨드 동작들, 그리고 제4커맨드 동작 및 제4서브 커맨드 동작들이, 각각 수행되는 동작 구간들(또는 동작 시점들)을 예측, 특히 제1피크 서브 커맨드 동작, 제2피크 서브 커맨드 동작, 제3피크 서브 커맨드 동작, 및 제4피크 서브 커맨드 동작이 각각 수행되는 피크 동작 구간들(또는 피크 동작 시점들)을 예측한다.
그리고, 컨트롤러(130)는, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작의 수행 시에, 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드를 스케쥴링하며, 그에 따라 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작이 각각 수행된다. 여기서, 컨트롤러(130)는, 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드의 스케쥴링을 통해, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작, 특히 제1서브 피크 동작, 제2서브 피크 동작, 제3서브 피크 동작, 및 제4서브 피크 동작의 수행 시점들이 서로 다른 펜딩 시간(pending time)을 갖는다. 다시 말해, 컨트롤러(130)는, 메모리 시스템(110)의 기준 클럭(T)에 대해 소수(prime number)배만큼의 서로 다른 펜딩 시간, 예컨대 기준 클럭(T)의 2배 크기, 기준 클럭(T)의 3배 크기, 기준 클럭(T)의 5배 크기, 또는 기준 클럭(T)의 7배 크기 등을 갖는 펜딩 시간에서, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작이 수행, 특히 제1서브 피크 동작, 제2서브 피크 동작, 제3서브 피크 동작, 및 제4서브 피크 동작이 수행되도록, 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드를 스케쥴링한다.
일 예로, 컨트롤러(130)는, 호스트(102)로부터 수신된 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드을 스케쥴링하여, 제1커맨드 동작을 메모리 장치(150)의 메모리 다이0(610), 제2커맨드 동작을 메모리 장치(150)의 메모리 다이1(630), 제3커맨드 동작을 메모리 장치(150)의 메모리 다이2(650), 및 제4커맨드 동작을, 메모리 장치(150)의 메모리 다이3(670)에서 각각 수행한다(850). 이때, 컨트롤러(130)는, 전술한 바와 같이, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작의 수행 시에, 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드를 스케쥴링하여, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작이, 기준 클럭의 소수(prime number)배 크기의 펜딩 시간에서 각각 수행되며, 그에 따라 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작의 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되고, 그 결과 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작이 각각 수행된다.
여기서, 제1커맨드 동작이 수행되는 메모리 다이0(610)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 레벨0(854)은, t10, t13, t16, t18, t21, t24에서 피크 동작 구간들(또는 피크 동작 시점들)이 되고, 제2커맨드 동작이 수행되는 메모리 다이1(630)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 레벨1(856)은, t11, t14, t17, t19, t22, t26에서 피크 동작 구간들(또는 피크 동작 시점들)이 되며, 제3커맨드 동작이 수행되는 메모리 다이2(650)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 레벨2(858)는, t10, t13, t16, t18, t21, t24에서 피크 동작 구간들(또는 피크 동작 시점들)이 되고, 제4커맨드 동작이 수행되는 메모리 다이3(670)에서의 파워 레벨과 전압/전류 레벨, 동작 클럭, 및 온도 레벨에 해당하는 레벨3(860)은, t12, t15, t20, t23, t25에서 피크 동작 구간들(또는 피크 동작 시점들)이 된다. 또한, 메모리 시스템(110)에서 전체 레벨(852)의 피크 동작 구간(또는 피크 동작 시점)은, t10, t13, t16, t18, t21, t24 동작 구간(또는 동작 시점)이 되며, t10, t13, t16, t18, t21, t24 동작 구간(또는 동작 시점)에서 메모리 시스템(110)의 전체 레벨(852)은, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에 존재한다.
즉, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 컨트롤러(130)가, 호스트(102)로부터 수신된 제1커맨드, 제2커맨드, 제3커맨드, 및 제4커맨드를 스케쥴링한 후, 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작을 각각 수행하며, 특히 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 및 메모리 다이3(670)에서 제1커맨드 동작, 제2커맨드 동작, 제3커맨드 동작, 및 제4커맨드 동작을, 각각 수행한다. 이렇게 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 시스템(110)에서의 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 복수의 커맨드들에 해당하는 커맨드 동작들을 수행함으로써, 커맨드 동작들의 오동작을 방지하고, 또한 메모리 시스템(110)에서 커맨드 동작들을 안정적으로 수행하며, 그에 따라 메모리 시스템(110)의 신뢰도 및 동작 성능을 향상시킬 수 있다.
아울러, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들이 메모리 장치(150)의 각각 개별 메모리 다이에서 수행되는 것을 일 예로 하여 설명하였지만, 메모리 장치(150)에 포함된 복수의 메모리 다이들을 메모리 다이 그룹들로 그룹핑한 후, 메모리 다이 그룹들 별로, 또는 메모리 다이 그룹들에 포함된 메모리 다이들 별로, 커맨드 동작들이 수행될 수도 있다. 이때, 메모리 시스템(110)에서의 컨트롤러(130)는, 각 메모리 다이 그룹들에서의 커맨드 동작들의 수행 시에, 전술한 바와 같이, 커맨드 동작들에서 서브 커맨드 동작들 및 피크 커맨드 동작들을 각각 확인한 후, 피크 동작 구간들(피크 동작 시점들)을 각각 예측하며, 피크 동작 구간들(피크 동작 시점들) 간의 오버랩이 최소화되도록 커맨드들을 스케쥴링, 예컨대 메모리 시스템(110)의 기준 클럭의 소수(prime number)배 크기의 펜딩 시간에, 커맨드 동작들, 특히 피크 커맨드 동작들이, 메모리 다이 그룹들에서 수행되도록, 커맨드들을 스케쥴링한다. 또한, 메모리 시스템(110)에서의 컨트롤러(130)는, 메모리 다이 그룹들에 포함된 메모리 다이들에서 커맨드 동작들의 수행 시에도, 전술한 바와 같이, 피크 동작 구간들(피크 동작 시점들) 간의 오버랩이 최소화되도록 커맨드들을 스케쥴링하여, 메모리 다이들에서 수행되도록 한다.
여기서, 메모리 다이 그룹들은, 메모리 장치(150)에 포함된 메모리 다이들의 채널, 웨이(way), 메모리 블록 타입, 데이터 타입 등에 상응하여, 그룹핑된 메모리 다이들을 포함한다. 예컨대, 메모리 다이 그룹들에는, 동일한 채널에 연결된 메모리 다이들, 동일한 웨이에 연결된 메모리 다이들, 단일 레벨 셀 메모리 블록들이 포함된 메모리 다이들, 멀티 레벨 셀 메모리 블록들이 포함된 메모리 다이들, 트리플 레벨 셀 메모리 블록들이 포함된 메모리 다이들, 쿼드러플 레벨 셀 메모리 블록들이 포함된 메모리 다이들, 유저 데이터가 저장되는 메모리 다이들, 메타 데이터가 저장되는 메모리 다이들, 핫 데이터 또는 랜덤 데이터가 저장되는 메모리 다이들, 콜드 데이터 또는 시퀀셜 데이터가 저장되는 메모리 다이들이, 각각 그룹핑되어 포함될 수 있다. 그러면 여기서, 도 9를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들을 수신할 경우 커맨드들을 스케쥴링하여 커맨드 동작들을 수행하는 동작 과정에 대해서 보다 구체적으로 설명하기로 한다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들을 수신하여 커맨드 동작들을 수행하는 동작 과정을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 시스템(110)은, 910단계에서, 호스트(102)로부터 복수의 커맨드들을 수신한다. 여기서, 메모리 시스템(110)은, 복수의 커맨드들을 순차적으로 동시에 호스트(102)로부터 수신할 수도 있다.
그리고, 920단계에서, 호스트(102)로부터 수신된 복수의 커맨드들을 큐잉 및 파싱한다. 여기서, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들, 각각의 커맨드 동작들에 포함된 서브 커맨드 동작들, 및 각 커맨드 동작들의 서브 커맨드 동작들에서 피크 서브 커맨드 동작들을 각각 확인한다.
그런 다음, 930단계에서, 각 커맨드 동작들에서 서브 커맨드 동작들이 수행되는 동작 구간들(또는 동작 시점들)을 예측하며, 동작 구간들(또는 동작 시점들) 간의 오버랩(overlap)이 최소화되도록, 커맨드들을 스케쥴링, 특히 각 커맨드 동작들에서 피크 서브 커맨드 동작들의 동작 구간들(또는 동작 시점들), 다시 말해 피크 동작 구간들(또는 피크 동작 시점들)을 예측한 후, 피크 동작 구간들(또는 피크 동작 시점들) 간의 오버랩이 최소화되도록, 커맨드들을 스케쥴링한다. 여기서, 각 커맨드 동작들에서 피크 서브 커맨드 동작들이, 기준 클럭의 소수배 크기의 펜딩 시간에, 메모리 장치(150)의 메모리 다이들에서 수행되도록 스케쥴링한다.
그리고, 940단계에서, 기준 클럭의 소수배 크기의 펜딩 시간에, 각 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행하며, 이때 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들이 각각 수행된다.
여기서, 호스트(102)로부터 복수의 커맨드들을 수신한 메모리 시스템(110)에서, 복수의 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 메모리 시스템(110)에서의 최대 동작 클럭, 및 메모리 시스템(110)에서의 최대 온도 레벨 내에서, 커맨드 동작들이 수행되도록, 호스트(102)로부터 수신된 복수의 커맨드들을 스케쥴링하는 동작, 및 스케쥴링된 커맨드들에 해당하는 커맨드 동작들을, 메모리 장치(150)의 메모리 다이들에서 수행함에 대해서는, 앞서 도 5 내지 도 8을 참조하여 참조하여 보다 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다. 그러면 이하에서는, 도 10 내지 도 18을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 9에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 10을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 11을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 11에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 12를 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 12에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 13을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 14 내지 도 17을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 11 내지 도 13에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 10에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 14에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 15에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 16에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 17에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 18은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 18을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 12 내지 도 17에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
Claims (20)
- 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을, 포함하는 메모리 장치; 및
호스트(host)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을, 상기 메모리 다이들에서 각각 수행하며, 상기 커맨드 동작들의 수행 시에 피크 동작 구간(duration)들을 각각 예측한 후, 상기 피크 동작 구간들 간의 오버랩(overlap)을 최소화하여 상기 커맨드들을 스케쥴링하는 컨트롤러;를 포함하는,
메모리 시스템.
- 제1항에 있어서,
상기 컨트롤러는, 서로 다른 펜딩 시간(pending time)에, 상기 커맨드 동작들이 상기 메모리 다이들에서 수행되도록, 상기 커맨드들을 스케쥴링하는,
메모리 시스템.
- 제2항에 있어서,
상기 펜딩 시간은, 상기 메모리 시스템의 기준 클럭에 대해, 소수(prime number)배만큼의 크기를 갖는,
메모리 시스템.
- 제1항에 있어서,
상기 피크 동작 구간들은, 상기 커맨드 동작들이 상기 메모리 다이들에서 수행될 경우, 피크(peak) 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨 중 적어도 하나에서, 상기 커맨드 동작들이 수행되는 동작 구간들인,
메모리 시스템.
- 제1항에 있어서,
상기 컨트롤러는, 상기 커맨드들에 해당하는 상기 커맨드 동작들을 각각 확인하고, 상기 커맨드 동작들에서의 서브 커맨드 동작들을 각각 확인하며, 상기 서브 커맨드 동작들에서 각 커맨드 동작들의 피크 서브 커맨드 동작들을 각각 확인하는,
메모리 시스템.
- 제5항에 있어서,
상기 피크 동작 구간들은, 상기 피크 서브 커맨드 동작들이 상기 메모리 다이들에서 각각 수행되는 동작 구간들인,
메모리 시스템.
- 제5항에 있어서,
상기 컨트롤러는, 서로 다른 동작 구간들에서, 상기 피크 서브 커맨드 동작들이 상기 메모리 다이들에서 수행되도록, 상기 커맨드들을 스케쥴링하는,
메모리 시스템.
- 제1항에 있어서,
상기 컨트롤러는, 상기 메모리 시스템에서의, 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 최대 동작 클럭, 및 최대 온도 레벨 내에서, 상기 커맨드 동작들이 수행되도록, 상기 커맨드들을 스케쥴링하는,
메모리 시스템.
- 제1항에 있어서,
상기 컨트롤러는, 상기 메모리 다이들을 복수의 메모리 다이 그룹들로 그룹핑한 후, 상기 메모리 다이 그룹들 간 또는 상기 메모리 다이 그룹들에서의 메모리 다이들 간에, 상기 커맨드 동작들이 서로 다른 펜딩 시간(pending time)에 수행되도록, 상기 커맨드들을 스케쥴링하는,
메모리 시스템.
- 제1항에 있어서,
상기 메모리 다이 그룹들은, 상기 메모리 다이들의, 채널, 웨이(way), 메모리 블록 타입, 데이터 타입 중 적어도 하나에 상응하여 그룹핑된 메모리 다이들을 포함하는,
메모리 시스템.
- 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을 포함하는 메모리 장치에 대해, 호스트(host)로부터 복수의 커맨드들을 수신하는 단계; 및
상기 커맨드들에 해당하는 커맨드 동작들의 수행 시에, 피크 동작 구간(duration)들을 각각 예측하는 단계;
상기 피크 동작 구간들 간의 오버랩(overlap)을 최소화하여 상기 커맨드들을 스케쥴링하는 단계; 및
상기 커맨드 동작들을 상기 메모리 다이들에서 각각 수행하는 단계;를 포함하는,
메모리 시스템의 동작 방법.
- 제11항에 있어서,
상기 스케쥴링하는 단계는, 서로 다른 펜딩 시간(pending time)에, 상기 커맨드 동작들이 상기 메모리 다이들에서 수행되도록, 상기 커맨드들을 스케쥴링하는,
메모리 시스템의 동작 방법.
- 제12항에 있어서,
상기 펜딩 시간은, 상기 메모리 시스템의 기준 클럭에 대해, 소수(prime number)배만큼의 크기를 갖는,
메모리 시스템의 동작 방법.
- 제11항에 있어서,
상기 피크 동작 구간들은, 상기 커맨드 동작들이 상기 메모리 다이들에서 수행될 경우, 피크(peak) 파워 레벨과 전압/전류 레벨, 피크 동작 클럭, 및 피크 온도 레벨 중 적어도 하나에서, 상기 커맨드 동작들이 수행되는 동작 구간들인,
메모리 시스템의 동작 방법.
- 제11항에 있어서,
상기 커맨드들에 해당하는 상기 커맨드 동작들을 각각 확인하는 단계;
상기 커맨드 동작들에서의 서브 커맨드 동작들을 각각 확인하는 단계; 및
상기 서브 커맨드 동작들에서 각 커맨드 동작들의 피크 서브 커맨드 동작들을 각각 확인하는 단계;를 더 포함하는,
메모리 시스템의 동작 방법.
- 제15항에 있어서,
상기 피크 동작 구간들은, 상기 피크 서브 커맨드 동작들이 상기 메모리 다이들에서 각각 수행되는 동작 구간들인,
메모리 시스템의 동작 방법.
- 제15항에 있어서,
상기 스케쥴링하는 단계는, 서로 다른 동작 구간들에서, 상기 피크 서브 커맨드 동작들이 상기 메모리 다이들에서 수행되도록, 상기 커맨드들을 스케쥴링하는,
메모리 시스템의 동작 방법.
- 제11항에 있어서,
상기 스케쥴링하는 단계는, 상기 메모리 시스템에서의, 최대 사용 가능한 파워 레벨과 전압/전류 레벨, 최대 동작 클럭, 및 최대 온도 레벨 내에서, 상기 커맨드 동작들이 수행되도록, 상기 커맨드들을 스케쥴링하는,
메모리 시스템의 동작 방법.
- 제11항에 있어서,
상기 메모리 다이들을 복수의 메모리 다이 그룹들로 그룹핑하는 단계; 및
상기 메모리 다이 그룹들 간 또는 상기 메모리 다이 그룹들에서의 메모리 다이들 간에, 상기 커맨드 동작들이 서로 다른 펜딩 시간(pending time)에 수행되도록, 상기 커맨드들을 스케쥴링하는 단계;를 더 포함하는,
메모리 시스템의 동작 방법. - 제11항에 있어서,
상기 메모리 다이 그룹들은, 상기 메모리 다이들의, 채널, 웨이(way), 메모리 블록 타입, 데이터 타입 중 적어도 하나에 상응하여 그룹핑된 메모리 다이들을 포함하는,
메모리 시스템의 동작 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170033549A KR20180106017A (ko) | 2017-03-17 | 2017-03-17 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
| US15/794,122 US20180267708A1 (en) | 2017-03-17 | 2017-10-26 | Memory system and operating method thereof |
| CN201711273495.5A CN108628756A (zh) | 2017-03-17 | 2017-12-06 | 存储器系统及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170033549A KR20180106017A (ko) | 2017-03-17 | 2017-03-17 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180106017A true KR20180106017A (ko) | 2018-10-01 |
Family
ID=63521236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170033549A KR20180106017A (ko) | 2017-03-17 | 2017-03-17 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20180267708A1 (ko) |
| KR (1) | KR20180106017A (ko) |
| CN (1) | CN108628756A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10379765B2 (en) * | 2017-06-27 | 2019-08-13 | Western Digital Technologies, Inc. | Geometry-aware command scheduling |
| KR20210101785A (ko) * | 2020-02-11 | 2021-08-19 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 |
| KR20210112557A (ko) * | 2020-03-05 | 2021-09-15 | 에스케이하이닉스 주식회사 | 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 필요한 파워값을 정확하게 예측할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8812849D0 (en) * | 1988-05-31 | 1988-07-06 | Int Computers Ltd | Logic simulator |
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| WO2012001917A1 (ja) * | 2010-06-29 | 2012-01-05 | パナソニック株式会社 | 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置 |
| US9261940B2 (en) * | 2011-02-25 | 2016-02-16 | Samsung Electronics Co., Ltd. | Memory system controlling peak current generation for a plurality of memories by monitoring a peak signal to synchronize an internal clock of each memory by a processor clock at different times |
| SG11201601785RA (en) * | 2013-09-09 | 2016-04-28 | Seagate Technology Llc | Mobile data storage device with temperature management |
| US9286208B2 (en) * | 2014-02-07 | 2016-03-15 | Kabushiki Kaisha Toshiba | Controller controlling an interleave operation, solid-state drive including the controller, and control method controlling an interleave operation |
| CN103927268B (zh) * | 2014-04-08 | 2017-02-15 | 中国科学院微电子研究所 | 一种存储器的访问方法及装置 |
| US9093160B1 (en) * | 2014-05-30 | 2015-07-28 | Sandisk Technologies Inc. | Methods and systems for staggered memory operations |
| US11243898B2 (en) * | 2014-08-01 | 2022-02-08 | Arm Limited | Memory controller and method for controlling a memory device to process access requests issued by at least one master device |
| US10013345B2 (en) * | 2014-09-17 | 2018-07-03 | Sandisk Technologies Llc | Storage module and method for scheduling memory operations for peak-power management and balancing |
| JP5931236B1 (ja) * | 2015-02-05 | 2016-06-08 | 力晶科技股▲ふん▼有限公司 | 半導体装置の制御回路及び方法、並びに半導体装置 |
| KR20160116533A (ko) * | 2015-03-30 | 2016-10-10 | 삼성전자주식회사 | 리프레쉬 동작을 관리하는 메모리 콘트롤러, 메모리 시스템 및 그 동작방법 |
| KR102445390B1 (ko) * | 2015-09-02 | 2022-09-21 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
| US10120817B2 (en) * | 2015-09-30 | 2018-11-06 | Toshiba Memory Corporation | Device and method for scheduling commands in a solid state drive to reduce peak power consumption levels |
-
2017
- 2017-03-17 KR KR1020170033549A patent/KR20180106017A/ko unknown
- 2017-10-26 US US15/794,122 patent/US20180267708A1/en not_active Abandoned
- 2017-12-06 CN CN201711273495.5A patent/CN108628756A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20180267708A1 (en) | 2018-09-20 |
| CN108628756A (zh) | 2018-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102430791B1 (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
| KR20180076765A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20180011376A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20180118329A (ko) | 메모리 시스템, 데이터 처리 시스템 및 그것의 동작 방법 | |
| KR20180003712A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20180031853A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20180008951A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20190074677A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR102611266B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20190026231A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20190040604A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20190031693A (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
| KR20180090124A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| US11238951B2 (en) | Memory system and operating method of the same | |
| KR20180079584A (ko) | 컨트롤러 및 컨트롤러의 동작 방법 | |
| KR20170126060A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20180135188A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20190016191A (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
| KR20180031851A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20190008643A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20180114649A (ko) | 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법 그리고 멀티 프로세서 시스템 | |
| KR20180003715A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| KR20180118926A (ko) | 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법 | |
| KR20180094724A (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
| KR20180094391A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 |