KR20170126060A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20170126060A
KR20170126060A KR1020160055453A KR20160055453A KR20170126060A KR 20170126060 A KR20170126060 A KR 20170126060A KR 1020160055453 A KR1020160055453 A KR 1020160055453A KR 20160055453 A KR20160055453 A KR 20160055453A KR 20170126060 A KR20170126060 A KR 20170126060A
Authority
KR
South Korea
Prior art keywords
memory
memory blocks
block
time point
program
Prior art date
Application number
KR1020160055453A
Other languages
English (en)
Other versions
KR102593352B1 (ko
Inventor
이종민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160055453A priority Critical patent/KR102593352B1/ko
Priority to US15/406,261 priority patent/US10089020B2/en
Priority to CN201710166377.8A priority patent/CN107346214B/zh
Publication of KR20170126060A publication Critical patent/KR20170126060A/ko
Application granted granted Critical
Publication of KR102593352B1 publication Critical patent/KR102593352B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은, 메모리 장치로 데이터를 처리하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것으로, 복수의 워드라인(word line)들에 연결된 복수의 메모리 셀들을 포함하여 데이터가 저장된 복수의 페이지들과, 상기 페이지들이 포함된 복수의 메모리 블록들과, 상기 메모리 블록들을 포함하는 복수의 플래인(plane)들, 그리고 상기 플래인들이 포함된 복수의 메모리 다이(memory die)들을, 포함하는 메모리 장치; 및 호스트(host)로부터 수신된 라이트 커맨드(write command)에 해당하는 프로그램 동작을, 제1시점에, 상기 메모리 블록들에서 제1메모리 블록들과 수행한 후, 상기 제1시점에서의 프로그램 동작에 대한 프로그램 정보를 확인하고, 상기 프로그램 정보에 상응하여 상기 메모리 블록들에서 이레이즈(erase) 정보를 예측한 후, 상기 제1시점 다음의 제2시점에, 상기 이레이즈 정보에 상응하여 상기 메모리 블록들에서 제2메모리 블록들에 대한 이레이즈 동작을 수행하며, 상기 제2시점 다음의 제3시점에, 상기 프로그램 동작을 상기 제2메모리 블록들과 수행하는 컨트롤러;를 포함할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 장치로 데이터를 처리하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공한다.
본 발명의 실시 예들에 따른 메모리 시스템은, 복수의 워드라인(word line)들에 연결된 복수의 메모리 셀들을 포함하여 데이터가 저장된 복수의 페이지들과, 상기 페이지들이 포함된 복수의 메모리 블록들과, 상기 메모리 블록들을 포함하는 복수의 플래인(plane)들, 그리고 상기 플래인들이 포함된 복수의 메모리 다이(memory die)들을, 포함하는 메모리 장치; 및 호스트(host)로부터 수신된 라이트 커맨드(write command)에 해당하는 프로그램 동작을, 제1시점에, 상기 메모리 블록들에서 제1메모리 블록들과 수행한 후, 상기 제1시점에서의 프로그램 동작에 대한 프로그램 정보를 확인하고, 상기 프로그램 정보에 상응하여 상기 메모리 블록들에서 이레이즈(erase) 정보를 예측한 후, 상기 제1시점 다음의 제2시점에, 상기 이레이즈 정보에 상응하여 상기 메모리 블록들에서 제2메모리 블록들에 대한 이레이즈 동작을 수행하며, 상기 제2시점 다음의 제3시점에, 상기 프로그램 동작을 상기 제2메모리 블록들과 수행하는 컨트롤러;를 포함할 수 있다.
여기서, 상기 컨트롤러는, 상기 프로그램 정보에 상응하여 상기 제3시점에서의 프로그램 동작을 수행하기 위해, 상기 이레이즈 동작의 수행이 필요한 상기 제2메모리 블록들을 예측하며, 상기 제2메모리 블록들에 대한 상기 이레이즈 정보를 리스트(list)에 기록할 수 있다.
또한, 상기 리스트에는, 상기 제2시점에서 다중 블록 이레이즈(multiple block erase) 동작을 통해, 상기 이레이즈 동작의 수행이 필요함을 지시하는 상기 제2메모리 블록들의 인덱스 또는 식별 정보가 포함될 수 있다.
그리고, 상기 컨트롤러는, 상기 메모리 블록들을 포함하는 슈퍼 메모리 블록(super memory block)들의 페이지들에, 원 샷 프로그램(One Shot Program)을 통해, 상기 프로그램 동작들을 수행할 수 있다.
아울러, 상기 리스트는, 상기 슈퍼 메모리 블록들에 각각 대응하는 행(row)들, 및 상기 슈퍼 메모리 블록들의 상기 행들에서, 상기 슈퍼 메모리 블록들의 각 메모리 블록들에 대응하는 비트 영역들을 포함할 수 있다.
또한, 상기 컨트롤러는, 상기 리스트의 제1행에서, 제1비트 영역과 제2비트 영역에, 상기 제1행에 대응하는 제1슈퍼 메모리 블록의 각 메모리 블록들에 대한 이레이즈 정보를, 비트맵(bit map) 형태로 기록할 수 있다.
그리고, 상기 프로그램 정보는, 상기 제1시점에서의 프로그램 동작에 상응하는 데이터의 세그먼트(segment)들에 대해, 상기 제1메모리 블록들에서의 위치, 체크포인트(checkpoint), 및 체크포인트 인덱스(checkpoint index) 중 적어도 하나의 정보가 포함될 수 있다.
아울러, 상기 컨트롤러는, 상기 프로그램 정보를 통해, 상기 제3시점에서의 프로그램 동작에 상응한 세그먼트들의 위치, 체크포인트, 및 체크포인트 인덱스 중 적어도 하나를 예측할 수 있다.
또한, 상기 컨트롤러는, 상기 제1시점에서의 프로그램 동작에 상응한 세그먼트들의 위치, 체크포인트, 및 체크포인트 인덱스 중 적어도 하나가, 상기 제3시점에서의 프로그램 동작을 통해, 상기 제1메모리 블록들에서 상기 제2메모리 블록들로 변경됨을 예측할 수 있다.
그리고, 상기 이레이즈 정보에는, 상기 제1메모리 블록들에서 상기 제2메모리 블록들로 변경됨에 상응하여, 상기 제2메모리 블록들에 대한 상기 이레이즈 동작을 지시하는 정보가 포함될 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템의 동작 방법은, 메모리 장치의 복수의 메모리 블록들에 각각 포함되고 복수의 워드라인(word line)들에 연결된 복수의 메모리 셀들을 포함하는 복수의 페이지들에 대해, 호스트(host)로부터 수신된 라이트 커맨드(write command)에 해당하는 프로그램 동작을, 제1시점에, 상기 메모리 블록들에서 제1메모리 블록들과 수행하는 단계; 상기 제1시점에서의 프로그램 동작에 대한 프로그램 정보를 확인하고, 상기 프로그램 정보에 상응하여 상기 메모리 블록들에서 이레이즈(erase) 정보를 예측하는 단계; 상기 제1시점 다음의 제2시점에, 상기 이레이즈 정보에 상응하여 상기 메모리 블록들에서 제2메모리 블록들에 대한 이레이즈 동작을 수행하는 단계; 및 상기 제2시점 다음의 제3시점에, 상기 프로그램 동작을 상기 제2메모리 블록들과 수행하는 단계;를 포함할 수 있다.
여기서, 상기 예측하는 단계는, 상기 프로그램 정보에 상응하여 상기 제3시점에서의 프로그램 동작을 수행하기 위해, 상기 이레이즈 동작의 수행이 필요한 상기 제2메모리 블록들을 예측하는 단계; 및 상기 제2메모리 블록들에 대한 상기 이레이즈 정보를 리스트(list)에 기록하는 단계;를 포함할 수 있다.
또한, 상기 리스트에는, 상기 제2시점에서 다중 블록 이레이즈(multiple block erase) 동작을 통해, 상기 이레이즈 동작의 수행이 필요함을 지시하는 상기 제2메모리 블록들의 인덱스 또는 식별 정보가 포함될 수 있다.
그리고, 상기 프로그램 동작들은, 상기 메모리 블록들을 포함하는 슈퍼 메모리 블록(super memory block)들의 페이지들에, 원 샷 프로그램(One Shot Program)을 통해, 수행될 수 있다.
아울러, 상기 리스트는, 상기 슈퍼 메모리 블록들에 각각 대응하는 행(row)들, 및 상기 슈퍼 메모리 블록들의 상기 행들에서, 상기 슈퍼 메모리 블록들의 각 메모리 블록들에 대응하는 비트 영역들을 포함할 수 있다.
또한, 상기 기록하는 단계는, 상기 리스트의 제1행에서, 제1비트 영역과 제2비트 영역에, 상기 제1행에 대응하는 제1슈퍼 메모리 블록의 각 메모리 블록들에 대한 이레이즈 정보를, 비트맵(bit map) 형태로 기록할 수 있다.
그리고, 상기 프로그램 정보는, 상기 제1시점에서의 프로그램 동작에 상응하는 데이터의 세그먼트(segment)들에 대해, 상기 제1메모리 블록들에서의 위치, 체크포인트(checkpoint), 및 체크포인트 인덱스(checkpoint index) 중 적어도 하나의 정보가 포함될 수 있다.
아울러, 상기 예측하는 단계는, 상기 프로그램 정보를 통해, 상기 제3시점에서의 프로그램 동작에 상응한 세그먼트들의 위치, 체크포인트, 및 체크포인트 인덱스 중 적어도 하나를 예측할 수 있다.
또한, 상기 예측하는 단계는, 상기 제1시점에서의 프로그램 동작에 상응한 세그먼트들의 위치, 체크포인트, 및 체크포인트 인덱스 중 적어도 하나가, 상기 제3시점에서의 프로그램 동작을 통해, 상기 제1메모리 블록들에서 상기 제2메모리 블록들로 변경됨을 예측할 수 있다.
그리고, 상기 이레이즈 정보에는, 상기 제1메모리 블록들에서 상기 제2메모리 블록들로 변경됨에 상응하여, 상기 제2메모리 블록들에 대한 상기 이레이즈 동작을 지시하는 정보가 포함될 수 있다.
본 발명의 실시 예들에 따른, 메모리 시스템 및 메모리 시스템의 동작 방법은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치에 데이터 처리 동작의 일 예를 개략적으로 설명하기 위한 도면.
도 6은 본 발명의 실시 예에 따른 메모리 시스템에서의 데이터를 처리하는 동작 과정을 개략적으로 도시한 도면.
도 7 내지 도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다. 여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3D 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4를 참조하여 보다 구체적으로 설명할 예정임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(134)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(142) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(142)가 플래시 메모리, 특히 일 예로 메모리 장치(142)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라 메모리 장치(142)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
아울러, 프로세서(134)에는, 메모리 장치(150)의 배드 관리(bad management), 예컨대 배드 블록 관리(bad block management)를 수행하기 위한 관리 유닛(도시하지 않음)이 포함되며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 배드 블록(bad block)을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리, 다시 말해 배드 블록 관리는, 메모리 장치(150)가 플래쉬 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리할 경우, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(Block0)(210), 블록1(Block1)(220), 블록2(Block2)(230), 및 블록N-1(BlockN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가질 수, 다시 말해 고집적화 할 수 있다. 여기서, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록을, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록으로 구분할 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)에서 메모리 장치(300)의 메모리 블록(330)은, 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트의 데이터 정보를 저장하는 멀티 레벨 셀(MLC: Multi-Level Cell)로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은 낸드 플래시 메모리 셀로 구성된 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(300)의 메모리 블록(330)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 및 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
그리고, 메모리 장치(300)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(300)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 비휘발성 메모리 장치로 구현될 경우, 복수의 메모리 블록들(BLK 1 to BLKh)을 포함할 수 있다. 여기서, 도 4는, 도 3에 도시한 메모리 장치의 메모리 블록을 보여주는 블록도로서, 각 메모리 블록(BLK)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각 메모리 블록(BLK)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(BLK)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(BLK)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(BLK)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(BLK)에는 복수의 메모리 셀들이 구현될 수 있다. 그러면 이하에서는, 도 5 및 도 6을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치로의 데이터 처리, 특히 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작, 예컨대 메모리 장치(150)로 커맨드 데이터 처리 동작에 대해서 보다 구체적으로 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치에 데이터 처리 동작의 일 예를 개략적으로 설명하기 위한 도면이다. 본 발명의 실시 예에서는, 설명의 편의를 위해, 도 1에 도시한 메모리 시스템(110)에서 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터, 예컨대 라이트 커맨드(write command)에 해당하는 라이트 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장하고, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 라이트하여, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 커맨드 동작을 수행, 예컨대 라이트 커맨드에 해당하는 데이터 프로그램 동작을 수행한다.
또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)에서의 데이터 처리 동작을 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 데이터 처리를 수행할 수도 있다. 또한, 본 발명의 실시 예에서는, 컨트롤러(130)가 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 유저 데이터(user data) 및 메타 데이터(meta data)를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼에 저장한 후, 버퍼에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 라이트하여 저장, 다시 말해 프로그램 동작을 수행한다.
여기서, 메타 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보(이하, '논리적(logical) 정보'라 칭하기로 함)가 포함된 제1맵 데이터, 및 물리적/논리적(P2L: Physical to Logical) 정보(이하, '물리적(physical) 정보'라 칭하기로 함)가 포함된 제2맵 데이터가 포함되며, 또한 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는, 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
즉, 본 발명의 실시 예에서는, 컨트롤러(130)가 호스트(102)로부터 커맨드, 예컨대 라이트 커맨드를 수신할 경우, 라이트 커맨드에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들, 예컨대 메모리 블록들에서 이레이즈 동작이 수행된 오픈 메모리 블록(open memory block)들 또는 프리 메모리 블록(free memory block)들에 라이트하여 저장하며, 또한 메모리 블록들에 저장된 유저 데이터에 대한 논리적 어드레스(logical address)와 물리적 어드레스(physical address) 간 매핑 정보, 즉 논리적 정보가 기록된 L2P 맵 테이블을 포함한 제1맵 데이터와, 유저 데이터가 저장된 메모리 블록들에 대한 물리적 어드레스와 논리적 어드레스 간 매핑 정보, 즉 물리적 정보가 기록된 P2L 맵 테이블을 포함한 제2맵 데이터를, 메타 데이터가 포함하며, 이러한 메타 데이터를, 메모리 장치(150)의 메모리 블록들에서의 오픈 메모리 블록들 또는 프리 메모리 블록들에 라이트하여 저장한다. 특히, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 라이트 커맨드를 수신하면, 라이트 커맨드에 해당하는 유저 데이터를 메모리 블록들에 라이트하여 저장하고, 메모리 블록들에 저장된 유저 데이터에 대한 제1맵 데이터와 제2맵 데이터 등을 포함하는 메타 데이터를 메모리 블록들에 저장하며, 이때 유저 데이터의 데이터 세그먼트(data segment)들과, 메타 데이터의 메타 세그먼트(meta segment)들, 다시 말해 맵 데이터의 맵 세그먼트(map segment)들로 제1맵 데이터의 L2P 세그먼트들과 제2맵 데이터의 P2L 세그먼트들을, 메모리 장치(150)의 메모리 블록들에 저장한다.
여기서, 본 발명의 실시 예에서는, 메모리 장치(150)가, 복수의 메모리 다이(memory die)들을 포함하며, 또한 각각의 메모리 다이들이 복수의 플래인(plane)들을 포함하고, 각각의 플래인들이 도 1에서 도시한 복수의 메모리 블록들(152,154,156)을 포함하며, 아울러 도 2에서 설명한 바와 같이 각각의 메모리 블록들에는 복수의 페이지들이 포함된다. 그리고, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작의 유저 데이터와 메타 데이터를, 메모리 블록들에 라이트하여 저장하며, 특히 슈퍼 메모리 블록(Super Memory Block)에 원 샷 프로그램(One Shot Program)을 통해, 유저 데이터와 메타 데이터를 라이트하여 저장한다.
이때, 슈퍼 메모리 블록은, 복수의 메모리 블록들을 포함, 예컨대 제1메모리 블록과 제2메모리 블록을 포함하며, 제1메모리 블록이 복수의 메모리 다이들에서 제1메모리 다이의 제1플래인에 포함된 임의의 메모리 블록일 경우, 제2메모리 블록은, 제1메모리 다이의 제1플래인에 포함된 임의의 메모리 블록과 다른 임의의 메모리 블록, 제1메모리 다이의 제2플래인에 포함된 임의의 메모리 블록, 또는 복수의 메모리 다이들에서 제2메모리 다이의 복수의 플래인들에 포함된 임의의 메모리 블록이 될 수 있다. 즉, 제2메모리 블록은, 제1메모리 블록과 동일한 메모리 다이 및 동일한 플래인에 포함된 메모리 블록, 제1메모리 블록과 동일한 메모리 다이에서 상이한 플래인에 포함된 메모리 블록, 또는 제1메모리 블록과 상이한 메모리 다이에 포함된 메모리 블록이 된다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 슈퍼 메모리 블록이, 2개의 메모리 블록들을 포함하는 것을 일 예로 하여 설명하지만, 2개 이상의 복수의 메모리 블록들을 포함할 수 있으며, 슈퍼 메모리 블록의 메모리 블록들은, 전술한 바와 같이, 동일한 메모리 다이의 동일한 플래인에 포함된 메모리 블록들, 동일한 메모리 다이의 상이한 플래인들에 포함된 메모리 블록들, 또는 상이한 메모리 다이들에 포함된 메모리 블록들이 될 수 있다.
즉, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행, 다시 말해 제1메모리 블록과 제2메모리 블록을 포함하는 슈퍼 메모리 블록에, 유저 데이터의 데이터 세그먼트들과 메타 데이터의 메타 세그먼트들을, 원 샷 프로그램을 통해, 라이트하여 저장하며, 이때 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행하기 위해, 메모리 장치(150)에 포함된 메모리 블록들에 대한 이레이즈 동작을 수행하며, 특히 다중 블록 이레이즈(multiple block erase) 동작을 통해 복수의 메모리 블록들, 예컨대 제1메모리 블록과 제2메모리 블록을 포함하는 슈퍼 메모리 블록에 대한 이레이즈 동작을 수행한 후, 슈퍼 메모리 블록에 데이터 세그먼트들과 메타 세그먼트들을 라이트하여 저장한다. 그러면 이하에서는, 도 12를 본 발명의 실시 예에 따른 메모리 시스템에서의 데이터 처리, 예컨대 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행하기 위해, 메모리 장치에에 대한 이레이즈 동작을 수행한 후, 라이트 커맨드에 해당하는 커맨드 동작을 수행하여 데이터를 처리하는 동작에 대해 보다 구체적으로 설명하기로 한다.
도 5를 참조하면, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 데이터, 예컨대 라이트 커맨드에 해당하는 유저 데이터를, 메모리 장치(150)의 슈퍼 메모리 블록들, 예컨대 제1슈퍼 메모리 블록(550), 제2슈퍼 메모리 블록(560), 제3슈퍼 메모리 블록(570), 제4슈퍼 메모리 블록(580)에서, 오픈 메모리 블록들(552,554,562,564,572,574,582,584)에 라이트하여 저장하며, 또한 유저 데이터의 라이트 동작에 상응하여, 유저 데이터에 대한 맵 데이터를, 메모리 장치(150)의 제1슈퍼 메모리 블록(550), 제2슈퍼 메모리 블록(560), 제3슈퍼 메모리 블록(570), 및 제4슈퍼 메모리 블록(580)에서, 오픈 메모리 블록들(552,554,562,564,572,574,582,584)에 라이트하여 저장한다.
여기서, 메모리 장치(150)는, 전술한 바와 같이, 복수의 메모리 다이들을 포함하며, 또한 각각의 메모리 다이들은 복수의 플래인들을 포함하고, 각각의 플래인들은 복수의 메모리 블록들을 포함하며, 슈퍼 메모리 블록들, 즉 제1슈퍼 메모리 블록(550), 제2슈퍼 메모리 블록(560), 제3슈퍼 메모리 블록(570), 및 제4슈퍼 메모리 블록(580)은, 이러한 메모리 장치(150)에서의 복수의 메모리 다이들 및 복수의 플래인들에 포함된 메모리 블록들을, 각각 포함, 예컨대 제1메모리 블록과 제2메모리 블록을 포함한다. 또한, 메모리 장치(150)의 슈퍼 메모리 블록들(550,560,570,580)은, 전술한 바와 같이, 제1메모리 블록 및 제2메모리 블록뿐만 아니라, 보다 많은 복수의 메모리 블록들을 포함할 수 있으며, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)의 슈퍼 메모리 블록들(550,560,570,580)이 각각 2개의 메모리 블록, 즉 제1메모리 블록과 제2메모리 블록을 포함한다.
그러므로, 제1슈퍼 메모리 블록(550)은, 제1메모리 블록으로 블록0(552)을 포함하고, 제2메모리 블록으로 블록1(554)을 포함하며, 제2슈퍼 메모리 블록(560)은, 제1메모리 블록으로 블록2(562)를 포함하고, 제2메모리 블록으로 블록3(564)을 포함하며, 제3슈퍼 메모리 블록(570)은, 제1메모리 블록으로 블록4(572)를 포함하고, 제2메모리 블록으로 블록5(574)를 포함하며, 제4슈퍼 메모리 블록(580)은, 제1메모리 블록으로 블록6(582)을 포함하고, 제2메모리 블록으로 블록7(584)을 포함한다. 그리고, 제1슈퍼 메모리 블록(550), 제2슈퍼 메모리 블록(560), 제3슈퍼 메모리 블록(570), 및 제4슈퍼 메모리 블록(580)에 각각 포함된 제1메모리 블록, 즉 블록0(552), 블록2(562), 블록4(572), 블록6(582)이, 메모리 장치(150)의 메모리 다이들에서 제1메모리 다이의 제1플래인에 포함된 임의의 메모리 블록들일 경우, 제1슈퍼 메모리 블록(550), 제2슈퍼 메모리 블록(560), 제3슈퍼 메모리 블록(570), 및 제4슈퍼 메모리 블록(580)에 각각 포함된 제2메모리 블록, 즉 블록1(554), 블록3(564), 블록5(574), 및 블록7(584)은, 메모리 장치(150)에서 제1메모리 다이의 제1플래인에 포함된 임의의 메모리 블록과 다른 임의의 메모리 블록들이거나, 제1메모리 다이의 제2플래인에 포함된 임의의 메모리 블록이거나, 또는 메모리 장치(150)에서 제2메모리 다이의 플래인들에 포함된 임의의 메모리 블록이 된다.
즉, 제1슈퍼 메모리 블록(550), 제2슈퍼 메모리 블록(560), 제3슈퍼 메모리 블록(570), 및 제4슈퍼 메모리 블록(580)의 제1메모리 블록과 제2메모리 블록은, 동일한 메모리 다이의 동일한 플래인에 포함된 메모리 블록들, 동일한 메모리 다이의 상이한 플래인들에 포함된 메모리 블록들, 또는 상이한 메모리 다이들에 포함된 메모리 블록들이 된다. 이하에서는, 설명의 편의를 위해, 제1슈퍼 메모리 블록(550), 제2슈퍼 메모리 블록(560), 제3슈퍼 메모리 블록(570), 및 제4슈퍼 메모리 블록(580)에 각각 포함된 제1메모리 블록, 즉 블록0(552), 블록2(562), 블록4(572), 및 블록6(582)은, 메모리 장치(150)에서 제1메모리 다이의 제1플래인에 포함된 메모리 블록들이고, 제1슈퍼 메모리 블록(550), 제2슈퍼 메모리 블록(560), 제3슈퍼 메모리 블록(570), 및 제4슈퍼 메모리 블록(580)에 각각 포함된 제2메모리 블록, 즉 블록1(554), 블록3(564), 블록5(574), 및 블록7(584)은, 메모리 장치(150)에서 제1메모리 다이의 제2플래인에 포함된 메모리 블록들인 것을, 일 예로 하여 보다 구체적으로 설명한다.
그리고, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 데이터, 예컨대 라이트 커맨드에 해당하는 유저 데이터의 데이터 세그먼트(data segment)들(512)을, 데이터 버퍼/캐시인 제1버퍼(510)에 저장한 후, 제1버퍼(510)에 저장된 데이터 세그먼트들(512)을, 메모리 장치(150)의 메모리 블록들에 저장하며, 특히 원 샷 프로그램을 통해, 슈퍼 메모리 블록들(550,560,570)의 제1메모리 블록과 제2메모리 블록에 포함된 페이지들에 라이트하여 저장한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터의 데이터 세그먼트들(512)이, 슈퍼 메모리 블록들(550,560,570)의 제1메모리 블록과 제2메모리 블록에 포함된 페이지들에 라이트되어 저장됨에 따라, 제1맵 데이터와 제2맵 데이터를 생성하여, 컨트롤러(130)의 메모리(144)에 포함된 제2버퍼(520)에 저장, 즉 유저 데이터에 대한 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 맵 버퍼/캐시인 제2버퍼(520)에 저장한다. 여기서, 컨트롤러(130)는, 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을 포함하는 메타 데이터의 메타 세그먼트들을, 제2버퍼(520)에 저장할 수도 있다. 그리고, 제2버퍼(520)에 저장된 메타 데이터는, 전술한 바와 같이, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 예컨대 커맨드 데이터 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 예컨대 커맨드 동작 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 예컨대 메모리 블록 정보, 및 커맨드 동작에 상응한 맵 데이터, 예컨대 제1맵 데이터 및 제2맵 데이터를, 포함한다.
아울러, 컨트롤러(130)는, 제2버퍼(520)에 저장된 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 메모리 장치(150)의 메모리 블록들에 포함된 페이지들에 라이트하여 저장하며, 특히 원 샷 프로그램을 통해, 슈퍼 메모리 블록들(550,560,570)의 제1메모리 블록과 제2메모리 블록에 포함된 페이지들에 라이트하여 저장한다.
예를 들어 보다 구체적으로 설명하면, 컨트롤러(130)는, 제1버퍼(510)에 저장된 유저 데이터의 데이터 세그먼트들(512)을, 메모리 장치(150)의 메모리 블록들, 예컨대 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554)에 포함된 페이지들에 라이트하여 저장하며, 또한 유저 데이터의 데이터 세그먼트들(512)이 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554)에 포함된 페이지들에 저장됨에 상응하여, 제2버퍼(520)에 저장된 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 메모리 장치(150)의 메모리 블록들, 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554)에 포함된 페이지들, 또는 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)에 포함된 페이지들에 라이트하여 저장한다.
일 예로, 컨트롤러(130)는, 임의의 t0 시점에, 유저 데이터의 데이터 세그먼트들(512)을, 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554)에서 페이지0(page0) 및 페이지1(page1)에, 원 샷 프로그램을 통해, 라이트하여 저장한다. 그리고, 컨트롤러(130)는, 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554)에서 페이지0(page0) 및 페이지1(page1)로 데이터 세그먼트들(512)이 저장됨에 상응하는, 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 데이터 세그먼트들(512)과 동일한 메모리 블록들에 저장하거나, 또는 제1맵 데이터 및 제2맵 데이터를 포함한 메타 데이터가 저장되는 메모리 블록들에 저장한다. 다시 말해, 컨트롤러(130)는, 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 데이터 세그먼트들(512)이 저장된 메모리 블록들, 즉 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554)에서 페이지2(page2) 및 페이지3(page3)에, 원 샷 프로그램을 통해, 라이트하여 저장하거나, 또는 메타 데이터가 저장되는 메모리 블록들, 예컨대 제2슈퍼 메모리 블록(560)의 블록2(562) 및 블록3(564)에서 페이지0(page0) 및 페이지1(page1)에, 원 샷 프로그램을 통해, 라이트하여 저장한다.
이때, 컨트롤러(130)는, t0 시점에서의 데이터 세그먼트들(512)과 L2P 세그먼트들(522) 및 P2L 세그먼트들(524)의 저장에 상응하여, 메모리 장치(150)의 메모리 블록들에 대한 프로그램 정보를 확인한다. 여기서, 프로그램 정보는, 데이터 세그먼트들(512)과 L2P 세그먼트들(522) 및 P2L 세그먼트들(524)이 저장된 메모리 장치(150)의 메모리 블록들에서, 데이터 세그먼트들(512)이 저장된 위치, 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)이 저장된 위치, 데이터 세그먼트들(512)의 체크포인트(checkpoint) 또는 체크포인트 인덱스(checkpoint index), L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 체크포인트 또는 체크포인트 인덱스 등을 포함한다.
즉, 컨트롤러(130)는, t0 시점에, 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행한 후, 커맨드 동작에 상응한 메모리 장치(150)의 메모리 블록들에서의 프로그램 정보, 다시 말해 데이터 세그먼트들(512)의 저장 위치, L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 저장 위치, 데이터 세그먼트들(512) 및 L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 체크포인트, 데이터 세그먼트들(512) 및 L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 체크포인트 인덱스 등을 확인한다.
그리고, 컨트롤러(130)는, t0 시점 다음의 t3 시점에서, 제1버퍼(510)에 저장된 데이터 세그먼트들(512)과, 제2버퍼(520)에 저장된 L2P 세그먼트들(522) 및 P2L 세그먼트들(524)을, 메모리 장치(150)의 메모리 블록들에 저장할 경우, t0 시점에서 확인한 프로그램 정보의 업데이트 정보, 즉 t3 시점에서의 메모리 장치(150)의 메모리 블록들에 대한 프로그램 정보를 예측한다. 여기서, 컨트롤러(130)는, t3 시점에서 데이터 세그먼트들(512)과 L2P 세그먼트들(522) 및 P2L 세그먼트들(524)의 저장에 상응하여, 이전 t0 시점에서의 데이터 세그먼트들(512)의 저장 위치, L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 저장 위치, 데이터 세그먼트들(512) 및 L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 체크포인트, 데이터 세그먼트들(512) 및 L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 체크포인트 인덱스 등의 업데이트 정보를 예측한다.
또한, 컨트롤러(130)는, 업데이트 정보에 따라, t3 시점에서 데이터 세그먼트들(512)과 L2P 세그먼트들(522) 및 P2L 세그먼트들(524)을 저장하기 위해, 이레이즈 동작의 수행이 필요한 메모리 블록들을 예측하며, 이레이즈 동작의 수행이 필요한 메모리 블록들을 지시하는 정보를, 리스트(532)에 기록한 후, 리스트(532)를 컨트롤러(130)의 메모리(144)에 포함된 제3버퍼(530)에 저장한다. 여기서, 메모리 장치(150)의 메모리 블록들에서, 이레이즈 동작의 수행이 필요한 메모리 블록들에 대한 이레이즈 정보가, 비트맵(bit map) 형태로 리스트(532)에 포함되며, 리스트(532)에서 각 행들(533,536,539,542)은, 메모리 장치(150)의 슈퍼 메모리 블록들(550,560,570,580)에 대응하고, 각 행들(533,536,539,542)에서 비트 영역들은, 슈퍼 메모리 블록들(550,560,570,580)에 포함된 제1메모리 블록과 제2메모리 블록에 대한 이레이즈 정보가 기록될 수 있다. 또한, 리스트(532)에는, 이레이즈 동작의 수행이 필요한 메모리 블록들을 지시하는 정보로, 메모리 블록들의 인덱스 또는 식별 정보가 기록될 수도 있다.
예컨대, 컨트롤러(130)는, t3 시점에서, 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작, 즉 프로그램 동작을 수행하기 위해, 메모리 장치(150)의 메모리 블록들에서 이레이즈 동작의 수행이 필요한 메모리 블록들을 예측하며, 이때 메모리 장치(150)에서 제1슈퍼 메모리 블록(550)의 블록0(552)과 블록1(554)에 대한 이레이즈 동작의 수행이 필요할 경우에는, 리스트(532)에서 제1행(533)의 제1비트 영역(534)과 제2비트 영역(535)에, 이레이즈 정보가 기록된다. 그리고, 메모리 장치(150)에서 제2슈퍼 메모리 블록(560)의 블록2(562)와 블록3(564)에 대한 이레이즈 동작의 수행이 필요할 경우에는, 리스트(532)에서 제2행(536)의 제1비트 영역(537)과 제2비트 영역(538)에, 이레이즈 정보가 기록되고, 메모리 장치(150)에서 제3슈퍼 메모리 블록(570)의 블록4(572)와 블록5(574)에 대한 이레이즈 동작의 수행이 필요할 경우에는, 리스트(532)에서 제3행(539)의 제1비트 영역(540)과 제2비트 영역(541)에, 이레이즈 정보가 기록되며, 메모리 장치(150)에서 제4슈퍼 메모리 블록(580)의 블록6(582)과 블록7(584)에 대한 이레이즈 동작의 수행이 필요할 경우에는, 리스트(532)에서 제4행(542)의 제1비트 영역(543)과 제2비트 영역(544)에, 이레이즈 정보가 기록된다.
아울러, 컨트롤러(130)는, 전술한 바와 같이, t0 시점에서의 프로그램 정보에 상응하여 리스트(532)에 이레이즈 정보를 기록한 후, t3 시점에 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행하기 이전의 t2 시점에, 다중 블록 이레이즈 동작을 통해, 리스트(532)에 기록된 메모리 블록들에 대한 이레이즈 동작을 수행한다. 그런 다음, 컨트롤러(130)는, t3 시점에, 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을, 미리 이레이즈 동작이 수행된 메모리 블록들에서 수행한다.
즉, 컨트롤러(130)는, t0 시점에서, 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행한 후, 커맨드 동작에 상응하는 메모리 장치(150)의 메모리 블록들에 대한 프로그램 정보를 확인하며, t0 시점 다음의 t3 시점에서 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행할 경우에, t0 시점의 프로그램 정보에 대한 업데이트 정보를 예측하고, 업데이트 정보에 따라, t3 시점에서 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행하기 위해, 메모리 장치(150)의 메모리 블록들에서 이레이즈 동작의 수행이 필요한 메모리 블록들을 예측한 후, 메모리 블록들에 대한 이레이즈 정보를 리스트(532)에 기록한다. 그리고, 컨트롤러(130)는, t3 시점 이전의 t2 시점에, 리스트(532)에 기록된 이레이즈 정보에 상응하여, 다중 블록 이레이즈 동작을 통해, 메모리 장치(150)의 메모리 블록들에 대한 이레이즈 동작을 수행하며, t2 시점 다음의 t3 시점에, 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을, 이레이즈 동작이 수행된 메모리 블록들에서 수행한다.
일 예로, 컨트롤러(130)는, 전술한 바와 같이, t0 시점에, 제1버퍼(510)에 저장된 데이터 세그먼트들(512)을 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554)에 포함된 페이지들에 저장하고, 또한 제2버퍼(520)에 저장된 L2P 세그먼트들(522) 및 P2L 세그먼트들(524)을, 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554)에 포함된 페이지들, 또는 제2슈퍼 메모리 블록(560)의 블록2(562) 및 블록3(564)에 포함된 페이지들에 저장한다. 그리고, 컨트롤러(130)는, t0 시점에서의 메모리 장치(150)의 메모리 블록들에 대한 프로그램 정보를 확인한 후, t3 시점에서의 프로그램 정보에 대한 업데이트 정보를 예측한다. 즉, 컨트롤러(130)는, t3 시점에, 제1버퍼(510)에 저장된 데이터 세그먼트들(512)과, 제2버퍼(520)에 저장된 L2P 세그먼트들(522) 및 P2L 세그먼트들(524)을, 메모리 장치(150)의 메모리 블록들에 저장할 경우, t3 시점에서의 메모리 장치(150)의 메모리 블록들에 대한 프로그램 정보를 예측한다.
여기서, 컨트롤러(130)는, t0 시점에서 메모리 장치(150)의 메모리 블록들에 대한 프로그램 정보, 다시 말해 데이터 세그먼트들(512)의 저장 위치, L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 저장 위치, 데이터 세그먼트들(512) 및 L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 체크포인트, 데이터 세그먼트들(512) 및 L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 체크포인트 인덱스를, 제1슈퍼 메모리 블록(1250)의 블록0(552) 및 블록1(554)과 제2슈퍼 메모리 블록(560)의 블록2(562) 및 블록3(564)으로 확인한다. 또한, 컨트롤러(130)는, t3 시점에서 메모리 장치(150)의 메모리 블록들에 대한 프로그램 정보, 다시 말해 데이터 세그먼트들(512)의 저장 위치, L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 저장 위치, 데이터 세그먼트들(512) 및 L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 체크포인트, 데이터 세그먼트들(512) 및 L2P 세그먼트들(522)과 P2L 세그먼트들(524)의 체크포인트 인덱스를, 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)과 제4슈퍼 메모리 블록(580)의 블록6(582) 및 블록7(584)로 예측한다.
특히, 컨트롤러(130)는, t0 시점에서의 메모리 장치(150)의 메모리 블록들에 대한 프로그램 정보를 통해, 제1슈퍼 메모리 블록(1250)의 블록0(552) 및 블록1(554)과 제2슈퍼 메모리 블록(560)의 블록2(562) 및 블록3(564)에서, 프로그램 동작의 수행이 가능한 페이지들의 사이즈가, 프로그램 동작 사이즈보다 작을 경우, t3 시점에서의 프로그램 정보를, 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)과 제4슈퍼 메모리 블록(580)의 블록6(582) 및 블록7(584)로 예측한다. 예컨대, 컨트롤러(130)가, 호스트(102)로부터 수신된 라이트 커맨드에 상응하여, 원 샷 프로그램을 통해, 메모리 장치(150)의 메모리 블록들에서 프로그램 동작을 수행하며, 원 샷 프로그램의 사이즈가 64K이고, t0 시점에서의 프로그램 정보를 통해, 제1슈퍼 메모리 블록(1250)의 블록0(552) 및 블록1(554)과 제2슈퍼 메모리 블록(560)의 블록2(562) 및 블록3(564)에서 프로그램 가능한 페이지들의 사이즈가 32K일 경우, 컨트롤러(130)는, t3 시점에서의 프로그램 정보를, 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)과 제4슈퍼 메모리 블록(580)의 블록6(582) 및 블록7(584)로 예측한다.
그리고, 컨트롤러(130)는, t3 시점에서 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행하기 위해, 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)과 제4슈퍼 메모리 블록(580)의 블록6(582) 및 블록7(584)을, 이레이즈 동작의 수행이 필요한 메모리 블록들로 예측하며, 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)과 제4슈퍼 메모리 블록(580)의 블록6(582) 및 블록7(584)에 대한 이레이즈 정보를, 리스트(532)에 기록한다.
또한, 컨트롤러(130)는, t3 시점 이전의 t2 시점에, 리스트(532)에 기록된 이레이즈 정보에 상응하여, 메모리 장치(150)의 메모리 블록들에 대한 이레이즈 동작을 수행, 다시 말해 다중 블록 이레이즈 동작을 통해, 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)과 제4슈퍼 메모리 블록(580)의 블록6(582) 및 블록7(584)에 대한 이레이즈 동작을 수행한다.
그리고, 컨트롤러(130)는, t2 시점 다음의 t3 시점에, 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 커맨드 동작을 수행, 다시 말해 제1버퍼(510)에 저장된 데이터 세그먼트들(512)을 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)에 포함된 페이지들에 저장하고, 또한 제2버퍼(520)에 저장된 L2P 세그먼트들(522) 및 P2L 세그먼트들(524)을, 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)에 포함된 페이지들, 또는 제4슈퍼 메모리 블록(580)의 블록6(582) 및 블록7(584)에 포함된 페이지들에 저장한다.
여기서, 컨트롤러(130)는, 제1버퍼(510)에 저장된 데이터 세그먼트들(512)을 t3 시점에 메모리 장치(150)의 메모리 블록들에 프로그램하여 저장할 경우, t0 시점에서의 프로그램 동작 이후에 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554)에서 프로그램 가능한 페이지들과, 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)에 포함된 페이지들에 저장하거나, 또는 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)에 포함된 페이지들에만 저장한다. 아울러, 컨트롤러(130)는, 제2버퍼(520)에 저장된 L2P 세그먼트들(522) 및 P2L 세그먼트들(524)을, t3 시점에 메모리 장치(150)의 메모리 블록들에 프로그램하여 저장할 경우, t0 시점에서의 프로그램 동작 이후에 제1슈퍼 메모리 블록(550)의 블록0(552) 및 블록1(554) 또는 제2슈퍼 메모리 블록(560)의 블록2(562) 및 블록3(564)에서 프로그램 가능한 페이지들과, 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)에 포함된 페이지들, 또는 제4슈퍼 메모리 블록(580)의 블록6(582) 및 블록7(584)에 포함된 페이지들에 저장하거나, 또는 제3슈퍼 메모리 블록(570)의 블록4(572) 및 블록5(574)에 포함된 페이지들, 또는 제4슈퍼 메모리 블록(580)의 블록6(582) 및 블록7(584)에 포함된 페이지들에만 저장한다.
그러므로, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 프로그램 동작을, 메모리 장치(150)에 포함된 메모리 블록들에서 수행한 후, 메모리 블록들에 대한 프로그램 정보를 확인하여, 다음의 프로그램 동작을 수행할 경우의 메모리 블록들을 예측하며, 예측한 메모리 블록들에 대한 이레이즈 동작의 수행이 필요할 경우, 다중 블록 이레이즈 동작을 통해, 이레이즈 동작을 수행함으로써, 다음에 호스트(102)로부터 수신된 라이트 커맨드에 해당하는 프로그램 동작을 신속하게 수행한다. 그러면 여기서, 도 6을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 데이터를 처리하는 동작에 대해 보다 구체적으로 설명하기로 한다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템에서 데이터를 처리하는 동작 과정을 개략적으로 도시한 도면이다.
도 6을 참조하면, 메모리 시스템은, 610단계에서, 호스트(102)로부터 수신된 커맨드, 예컨대 라이트 커맨드에 해당하는 프로그램 동작을, 메모리 장치에 포함된 복수의 메모리 블록들에서 수행, 원 샷 프로그램을 통해 메모리 장치의 슈퍼 메모리 블록들에 포함된 페이지들에 데이터를 저장하여, 프로그램 동작을 수행하며, 데이터가 저장된 메모리 블록들을 확인하여, 메모리 장치의 메모리 블록들에 대한 프로그램 정보를 확인한다.
그리고, 620단계에서, 프로그램 정보를 통해, 다음 시점에 프로그램 동작을 수행할 경우에, 이레이즈 동작의 수행이 필요한 메모리 블록들을 예측한 후, 이레이즈 동작의 수행이 필요한 메모리 블록들에 대한 이레이즈 정보를 리스트에 기록하며, 리스트에 기록된 이레이즈 정보에 해당하는 메모리 장치의 메모리 블록들에 대한 이레이즈 동작을 수행한다.
그런 다음, 630단계에서, 호스트(102)로부터 커맨드, 예컨대 라이트 커맨드를 수신한 후, 640단계에서, 라이트 커맨드에 해당하는 커맨드 동작, 즉 프로그램 동작을, 메모리 장치의 메모리 블록들에서 이레이즈 동작이 수행된 메모리 블록들에서 수행한다.
여기서, 호스트로부터 수신된 커맨드, 예컨대 라이트 커맨드에 해당하는 프로그램 동작의 수행, 특히 메모리 장치의 슈퍼 메모리 블록에 포함된 페이지들에 대한 원 샷 프로그램, 그리고 프로그램 동작에 상응하여 메모리 블록들에서 이레이즈 동작의 수행이 필요한 메모리 블록들의 예측 및 이레이즈 정보의 기록, 및 이레이즈 정보에 해당하는 메모리 블록들에 대한 이레이즈 동작의 수행과, 이레이즈 동작이 수행된 메모리 블록들에서의 프로그램 동작의 수행에 대해서는, 앞서 도 5를 참조하여 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다. 그러면 이하에서는, 도 7 내지 도 12를 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 6에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 7은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 7을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(61100)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그러므로, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 8을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 8에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 9를 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 9에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(1240)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSS(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 10을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 11을 참조하면, UFS 시스템(6400)은, UFS 호스트(6410), 복수의 UFS 장치들(6420,6430), 임베디드 UFS 장치(6440), 착탈형 UFS 카드(6450)를 포함할 수 있으며, UFS 호스트(6410)는, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있다.
여기서, UFS 호스트(6410), UFS 장치들(6420,6430), 임베디드 UFS 장치(6440), 및 착탈형 UFS 카드(6450)는, 각각 UFS 프로토콜을 통해 외부의 장치들, 즉 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6420,6430), 임베디드 UFS 장치(6440), 및 착탈형 UFS 카드(6450)는, 도 1에서 설명한 메모리 시스템(110)으로 구현, 특히 도 7에서 설명한 메모리 카드 시스템(6100)으로 구현될 수 있다. 또한, 임베디드 UFS 장치(6440)와 착탈형 UFS 카드(6450)는, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 12를 참조하면, 사용자 시스템(6500)은, 애플리케이션 프로세서(6530), 메모리 모듈(6520), 네트워크 모듈(6540), 스토리지 모듈(6550), 및 사용자 인터페이스(6510)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6530)는, 사용자 시스템(6500)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6500)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6530)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6520)은, 사용자 시스템(6500)의 주메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6520)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6530) 및 메모리 모듈(6520)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6540)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(3300)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6540)은, 애플리케이션 프로세서(6530)에 포함될 수 있다.
아울러, 스토리지 모듈(6550)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6530)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6550)에 저장된 데이터를 애플리케이션 프로세서(6530)로 전송할 수 있다. 여기서, 스토리지 모듈(6550)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6500)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6550)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 9 내지 도 11에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6510)는, 애플리케이션 프로세서(6530)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(3500)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6500)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6530)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6540)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6510)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6530)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 복수의 워드라인(word line)들에 연결된 복수의 메모리 셀들을 포함하여 데이터가 저장된 복수의 페이지들과, 상기 페이지들이 포함된 복수의 메모리 블록들과, 상기 메모리 블록들을 포함하는 복수의 플래인(plane)들, 그리고 상기 플래인들이 포함된 복수의 메모리 다이(memory die)들을, 포함하는 메모리 장치; 및
    호스트(host)로부터 수신된 라이트 커맨드(write command)에 해당하는 프로그램 동작을, 제1시점에, 상기 메모리 블록들에서 제1메모리 블록들과 수행한 후, 상기 제1시점에서의 프로그램 동작에 대한 프로그램 정보를 확인하고, 상기 프로그램 정보에 상응하여 상기 메모리 블록들에서 이레이즈(erase) 정보를 예측한 후, 상기 제1시점 다음의 제2시점에, 상기 이레이즈 정보에 상응하여 상기 메모리 블록들에서 제2메모리 블록들에 대한 이레이즈 동작을 수행하며, 상기 제2시점 다음의 제3시점에, 상기 프로그램 동작을 상기 제2메모리 블록들과 수행하는 컨트롤러;를 포함하는,
    메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는, 상기 프로그램 정보에 상응하여 상기 제3시점에서의 프로그램 동작을 수행하기 위해, 상기 이레이즈 동작의 수행이 필요한 상기 제2메모리 블록들을 예측하며, 상기 제2메모리 블록들에 대한 상기 이레이즈 정보를 리스트(list)에 기록하는,
    메모리 시스템.
  3. 제2항에 있어서,
    상기 리스트에는, 상기 제2시점에서 다중 블록 이레이즈(multiple block erase) 동작을 통해, 상기 이레이즈 동작의 수행이 필요함을 지시하는 상기 제2메모리 블록들의 인덱스 또는 식별 정보가 포함되는,
    메모리 시스템.
  4. 제2항에 있어서,
    상기 컨트롤러는, 상기 메모리 블록들을 포함하는 슈퍼 메모리 블록(super memory block)들의 페이지들에, 원 샷 프로그램(One Shot Program)을 통해, 상기 프로그램 동작들을 수행하는,
    메모리 시스템.
  5. 제4항에 있어서,
    상기 리스트는, 상기 슈퍼 메모리 블록들에 각각 대응하는 행(row)들, 및 상기 슈퍼 메모리 블록들의 상기 행들에서, 상기 슈퍼 메모리 블록들의 각 메모리 블록들에 대응하는 비트 영역들을 포함하는,
    메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는, 상기 리스트의 제1행에서, 제1비트 영역과 제2비트 영역에, 상기 제1행에 대응하는 제1슈퍼 메모리 블록의 각 메모리 블록들에 대한 이레이즈 정보를, 비트맵(bit map) 형태로 기록하는,
    메모리 시스템.
  7. 제1항에 있어서,
    상기 프로그램 정보는, 상기 제1시점에서의 프로그램 동작에 상응하는 데이터의 세그먼트(segment)들에 대해, 상기 제1메모리 블록들에서의 위치, 체크포인트(checkpoint), 및 체크포인트 인덱스(checkpoint index) 중 적어도 하나의 정보가 포함되는,
    메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는, 상기 프로그램 정보를 통해, 상기 제3시점에서의 프로그램 동작에 상응한 세그먼트들의 위치, 체크포인트, 및 체크포인트 인덱스 중 적어도 하나를 예측하는,
    메모리 시스템.
  9. 제8항에 있어서,
    상기 컨트롤러는, 상기 제1시점에서의 프로그램 동작에 상응한 세그먼트들의 위치, 체크포인트, 및 체크포인트 인덱스 중 적어도 하나가, 상기 제3시점에서의 프로그램 동작을 통해, 상기 제1메모리 블록들에서 상기 제2메모리 블록들로 변경됨을 예측하는,
    메모리 시스템.
  10. 제9에 있어서,
    상기 이레이즈 정보에는, 상기 제1메모리 블록들에서 상기 제2메모리 블록들로 변경됨에 상응하여, 상기 제2메모리 블록들에 대한 상기 이레이즈 동작을 지시하는 정보가 포함되는,
    메모리 시스템.
  11. 메모리 장치의 복수의 메모리 블록들에 각각 포함되고 복수의 워드라인(word line)들에 연결된 복수의 메모리 셀들을 포함하는 복수의 페이지들에 대해, 호스트(host)로부터 수신된 라이트 커맨드(write command)에 해당하는 프로그램 동작을, 제1시점에, 상기 메모리 블록들에서 제1메모리 블록들과 수행하는 단계;
    상기 제1시점에서의 프로그램 동작에 대한 프로그램 정보를 확인하고, 상기 프로그램 정보에 상응하여 상기 메모리 블록들에서 이레이즈(erase) 정보를 예측하는 단계;
    상기 제1시점 다음의 제2시점에, 상기 이레이즈 정보에 상응하여 상기 메모리 블록들에서 제2메모리 블록들에 대한 이레이즈 동작을 수행하는 단계; 및
    상기 제2시점 다음의 제3시점에, 상기 프로그램 동작을 상기 제2메모리 블록들과 수행하는 단계;를 포함하는,
    메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 예측하는 단계는,
    상기 프로그램 정보에 상응하여 상기 제3시점에서의 프로그램 동작을 수행하기 위해, 상기 이레이즈 동작의 수행이 필요한 상기 제2메모리 블록들을 예측하는 단계; 및
    상기 제2메모리 블록들에 대한 상기 이레이즈 정보를 리스트(list)에 기록하는 단계;를 포함하는,
    메모리 시스템의 동작 방법.
  13. 제12항에 있어서,
    상기 리스트에는, 상기 제2시점에서 다중 블록 이레이즈(multiple block erase) 동작을 통해, 상기 이레이즈 동작의 수행이 필요함을 지시하는 상기 제2메모리 블록들의 인덱스 또는 식별 정보가 포함되는,
    메모리 시스템의 동작 방법.
  14. 제12항에 있어서,
    상기 프로그램 동작들은, 상기 메모리 블록들을 포함하는 슈퍼 메모리 블록(super memory block)들의 페이지들에, 원 샷 프로그램(One Shot Program)을 통해, 수행되는,
    메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 리스트는, 상기 슈퍼 메모리 블록들에 각각 대응하는 행(row)들, 및 상기 슈퍼 메모리 블록들의 상기 행들에서, 상기 슈퍼 메모리 블록들의 각 메모리 블록들에 대응하는 비트 영역들을 포함하는,
    메모리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 기록하는 단계는, 상기 리스트의 제1행에서, 제1비트 영역과 제2비트 영역에, 상기 제1행에 대응하는 제1슈퍼 메모리 블록의 각 메모리 블록들에 대한 이레이즈 정보를, 비트맵(bit map) 형태로 기록하는,
    메모리 시스템의 동작 방법.
  17. 제11항에 있어서,
    상기 프로그램 정보는, 상기 제1시점에서의 프로그램 동작에 상응하는 데이터의 세그먼트(segment)들에 대해, 상기 제1메모리 블록들에서의 위치, 체크포인트(checkpoint), 및 체크포인트 인덱스(checkpoint index) 중 적어도 하나의 정보가 포함되는,
    메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 예측하는 단계는, 상기 프로그램 정보를 통해, 상기 제3시점에서의 프로그램 동작에 상응한 세그먼트들의 위치, 체크포인트, 및 체크포인트 인덱스 중 적어도 하나를 예측하는,
    메모리 시스템의 동작 방법.
  19. 제18항에 있어서,
    상기 예측하는 단계는, 상기 제1시점에서의 프로그램 동작에 상응한 세그먼트들의 위치, 체크포인트, 및 체크포인트 인덱스 중 적어도 하나가, 상기 제3시점에서의 프로그램 동작을 통해, 상기 제1메모리 블록들에서 상기 제2메모리 블록들로 변경됨을 예측하는,
    메모리 시스템의 동작 방법.
  20. 제19에 있어서,
    상기 이레이즈 정보에는, 상기 제1메모리 블록들에서 상기 제2메모리 블록들로 변경됨에 상응하여, 상기 제2메모리 블록들에 대한 상기 이레이즈 동작을 지시하는 정보가 포함되는,
    메모리 시스템의 동작 방법.
KR1020160055453A 2016-05-04 2016-05-04 메모리 시스템 및 메모리 시스템의 동작 방법 KR102593352B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160055453A KR102593352B1 (ko) 2016-05-04 2016-05-04 메모리 시스템 및 메모리 시스템의 동작 방법
US15/406,261 US10089020B2 (en) 2016-05-04 2017-01-13 Memory system for multi-block erase and operating method thereof
CN201710166377.8A CN107346214B (zh) 2016-05-04 2017-03-20 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160055453A KR102593352B1 (ko) 2016-05-04 2016-05-04 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170126060A true KR20170126060A (ko) 2017-11-16
KR102593352B1 KR102593352B1 (ko) 2023-10-26

Family

ID=60243473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160055453A KR102593352B1 (ko) 2016-05-04 2016-05-04 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US10089020B2 (ko)
KR (1) KR102593352B1 (ko)
CN (1) CN107346214B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190075557A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102579824B1 (ko) * 2018-02-27 2023-09-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
EP3759582B1 (en) 2018-03-01 2024-05-01 Micron Technology, Inc. Performing operation on data blocks concurrently and based on performance rate of another operation on data blocks
KR102559528B1 (ko) * 2018-03-20 2023-07-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102676332B1 (ko) * 2018-08-08 2024-06-19 에스케이하이닉스 주식회사 메모리 컨트롤러
KR102593757B1 (ko) * 2018-09-10 2023-10-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102700420B1 (ko) * 2018-09-17 2024-08-30 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200071282A (ko) * 2018-12-11 2020-06-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102716788B1 (ko) * 2019-04-04 2024-10-15 에스케이하이닉스 주식회사 메모리 시스템, 메모리 장치 및 메모리 컨트롤러
JP2023112368A (ja) 2022-02-01 2023-08-14 キオクシア株式会社 メモリシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150103932A (ko) * 2014-03-04 2015-09-14 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187589B2 (en) * 2005-05-11 2007-03-06 Infineon Technologies Flash Gmbh & Co. Kg Non-volatile semiconductor memory and method for writing data into a non-volatile semiconductor memory
US20080282024A1 (en) * 2007-05-09 2008-11-13 Sudeep Biswas Management of erase operations in storage devices based on flash memories
US7787294B2 (en) * 2008-02-14 2010-08-31 Macronix International Co., Ltd. Operating method of memory
US8239614B2 (en) 2009-03-04 2012-08-07 Micron Technology, Inc. Memory super block allocation
US8166233B2 (en) * 2009-07-24 2012-04-24 Lsi Corporation Garbage collection for solid state disks
JP2011100518A (ja) * 2009-11-06 2011-05-19 Toshiba Corp 半導体装置及びその制御方法
US20110161560A1 (en) 2009-12-31 2011-06-30 Hutchison Neil D Erase command caching to improve erase performance on flash memory
US8856475B1 (en) * 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US9361044B2 (en) * 2011-03-28 2016-06-07 Western Digital Technologies, Inc. Power-safe data management system
KR101832934B1 (ko) 2012-01-27 2018-02-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
US8745320B2 (en) * 2012-05-04 2014-06-03 Riverbed Technology, Inc. Ensuring write operation consistency using multiple storage devices
JP5583185B2 (ja) 2012-10-12 2014-09-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
US9224478B2 (en) * 2013-03-06 2015-12-29 Freescale Semiconductor, Inc. Temperature-based adaptive erase or program parallelism
US20150212752A1 (en) * 2013-04-08 2015-07-30 Avalanche Technology, Inc. Storage system redundant array of solid state disk array
US10102146B2 (en) * 2015-03-26 2018-10-16 SK Hynix Inc. Memory system and operating method for improving rebuild efficiency
KR102387956B1 (ko) * 2015-09-09 2022-04-19 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템
KR102615659B1 (ko) * 2016-07-08 2023-12-20 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150103932A (ko) * 2014-03-04 2015-09-14 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR102593352B1 (ko) 2023-10-26
CN107346214B (zh) 2020-06-05
US10089020B2 (en) 2018-10-02
US20170322849A1 (en) 2017-11-09
CN107346214A (zh) 2017-11-14

Similar Documents

Publication Publication Date Title
KR102681659B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102651425B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102529696B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102593352B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102611292B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180006164A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180041428A (ko) 컨트롤러, 메모리 시스템 및 그의 동작 방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180031853A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190074677A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170126063A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102653389B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170140467A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102711037B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180014994A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180114417A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20170131796A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180005858A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190115310A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20170135500A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170138702A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040607A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180029124A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right