KR20180014994A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20180014994A
KR20180014994A KR1020160098528A KR20160098528A KR20180014994A KR 20180014994 A KR20180014994 A KR 20180014994A KR 1020160098528 A KR1020160098528 A KR 1020160098528A KR 20160098528 A KR20160098528 A KR 20160098528A KR 20180014994 A KR20180014994 A KR 20180014994A
Authority
KR
South Korea
Prior art keywords
command
read
memory device
cache
commands
Prior art date
Application number
KR1020160098528A
Other languages
English (en)
Other versions
KR102684983B1 (ko
Inventor
이주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160098528A priority Critical patent/KR102684983B1/ko
Priority claimed from KR1020160098528A external-priority patent/KR102684983B1/ko
Priority to US15/473,866 priority patent/US10514863B2/en
Publication of KR20180014994A publication Critical patent/KR20180014994A/ko
Application granted granted Critical
Publication of KR102684983B1 publication Critical patent/KR102684983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/10—Indexing scheme relating to G06F11/10
    • G06F2211/1002—Indexing scheme relating to G06F11/1076
    • G06F2211/109—Sector level checksum or ECC, i.e. sector or stripe level checksum or ECC in addition to the RAID parity calculation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 비휘발성 메모리 장치; 호스트로부터의 요청에 응답하여 상기 비휘발성 메모리 장치의 캐시 리드 동작을 제어하기 위한 캐시 리드 커맨드 및 캐시 리드 동작이 아닌 다수의 다른 동작을 제어하기 위한 다수의 다른 커맨드를 생성하는 호스트 컨트롤러; 및 상기 호스트 컨트롤러로부터 입력되는 상기 캐시 리드 커맨드 및 상기 다수의 다른 커맨드에 응답하여 상기 비휘발성 메모리 장치의 동작을 제어하되, 상기 캐시 리드 커맨드의 입력보다 하나 앞 또는 뒤에서 입력되는 커맨드에 대응하는 상기 비휘발성 메모리 장치의 동작을 확인하여 상기 캐시 리드 커맨드의 하나 앞 또는 뒤에 리드 준비 커맨드 또는 리드 완료 커맨드를 추가하는 메모리 컨트롤러를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATION METHOD FOR THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 비휘발성 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 할 수 있는 시퀀셜 리드 동작을 효율적으로 수행할 수 있는 메모리 시스템을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 비휘발성 메모리 장치; 호스트로부터의 요청에 응답하여 상기 비휘발성 메모리 장치의 캐시 리드 동작을 제어하기 위한 캐시 리드 커맨드 및 캐시 리드 동작이 아닌 다수의 다른 동작을 제어하기 위한 다수의 다른 커맨드를 생성하는 호스트 컨트롤러; 및 상기 호스트 컨트롤러로부터 입력되는 상기 캐시 리드 커맨드 및 상기 다수의 다른 커맨드에 응답하여 상기 비휘발성 메모리 장치의 동작을 제어하되, 상기 캐시 리드 커맨드의 입력보다 하나 앞 또는 뒤에서 입력되는 커맨드에 대응하는 상기 비휘발성 메모리 장치의 동작을 확인하여 상기 캐시 리드 커맨드의 하나 앞 또는 뒤에 리드 준비 커맨드 또는 리드 완료 커맨드를 추가하는 메모리 컨트롤러를 포함할 수 있다.
또한, 상기 메모리 컨트롤러는, 적어도 한 개 이상의 상기 캐시 리드 커맨드가 연속으로 입력된 후 상기 다수의 다른 커맨드가 입력되는 경우, 연속으로 입력된 상기 캐시 리드 커맨드와 상기 다수의 다른 커맨드 사이에 상기 리드 완료 커맨드를 추가하고, 적어도 한 개 이상의 상기 캐시 리드 커맨드가 연속으로 입력된 후 상기 비휘발성 메모리 장치의 캐시 리드 동작이 완료되었음을 상기 호스트 컨트롤러가 확인한 경우, 마지막으로 입력된 상기 캐시 리드 커맨드 하나 뒤에 상기 리드 완료 커맨드를 추가하며, 상기 다수의 다른 커맨드가 입력된 후 상기 캐시 리드 커맨드가 입력되는 경우, 연속으로 입력된 상기 다수의 다른 커맨드와 상기 캐시 리드 커맨드 사이에 상기 리드 준비 커맨드를 추가할 수 있다.
또한, 상기 메모리 컨트롤러는, 최대 N개(N은 3보다 큰 정수)의 커맨드를 저장하기 위한 커맨드 큐를 포함하며, 상기 호스트 컨트롤러로부터 상기 커맨드 큐로 상기 다수의 다른 커맨드가 입력될 때, 상기 다수의 다른 커맨드보다 하나 앞서 상기 커맨드 큐에 저장된 커맨드가 상기 캐시 리드 커맨드로 확인되는 경우, 상기 다수의 다른 커맨드와 상기 캐시 리드 커맨드 사이에 상기 리드 완료 커맨드를 추가하고, 상기 호스트 컨트롤러로부터 상기 캐시 리드 커맨드가 입력되어 상기 커맨드 큐에 저장된 후, 상기 호스트 컨트롤러에서 상기 비휘발성 메모리 장치의 캐시 리드 동작이 완료되었음을 확인할 때, 상기 커맨드 큐에 마지막으로 저장된 상기 캐시 리드 커맨드 하나 뒤에 상기 리드 완료 커맨드를 추가하며, 상기 호스트 컨트롤러로부터 상기 커맨드 큐로 상기 캐시 리드 커맨드가 입력될 때, 상기 캐시 리드 커맨드보다 하나 앞서 상기 커맨드 큐에 저장된 커맨드가 상기 다수의 다른 커맨드로 확인되는 경우, 상기 캐시 리드 커맨드와 상기 다수의 다른 커맨드 사이에 상기 리드 준비 커맨드를 추가할 수 있다.
또한, 상기 비휘발성 메모리 장치의 캐시 리드 동작이 성공하였는지 여부를 확인하는 ECC 유닛을 더 포함하며, 상기 호스트 컨트롤러는, 상기 ECC 유닛의 출력신호에 응답하여 선택적으로 상기 비휘발성 메모리 장치의 리드 리트라이 동작을 제어하기 위한 리드 리트라인 커맨드를 생성할 수 있다.
또한, 상기 메모리 컨트롤러는, 상기 호스트 컨트롤러로부터 입력되는 상기 리드 리트라이 커맨드에 응답하여 상기 비휘발성 메모리 장치의 리드 리트라이 동작을 제어하되, 상기 리드 리트라이 커맨드가 입력되는 시점에서 상기 비휘발성 메모리 장치가 캐시 리드 동작을 수행하는 중이었는지 여부를 확인하여 선택적으로 상기 리드 리트라이 커맨드 하나 앞에 상기 리드 완료 커맨드를 추가할 수 있다.
또한, 상기 메모리 컨트롤러는, 최대 N개(N은 3보다 큰 정수)의 커맨드를 저장하기 위한 커맨드 큐를 포함하며, 상기 호스트 컨트롤러로부터 상기 커맨드 큐로 상기 리드 리트라이 커맨드가 입력될 때, 상기 비휘발성 메모리 장치가 캐시 리드 동작을 수행 중인 것으로 확인되는 경우, 상기 리드 리트라이 커맨드 하나 앞에 상기 리드 완료 커맨드를 추가할 수 있다.
또한, 상기 비휘발성 메모리 장치는, 비휘발성 메모리 셀 영역; 상기 비휘발성 메모리 셀 영역으로부터 입/출력되는 데이터를 저장하는 페이지 버퍼; 및 상기 페이지 버퍼에 연결되어 서로 간에 데이터를 전달하며, 상기 메모리 컨트롤러로부터 입/출력되는 데이터를 저장하는 캐시 버퍼를 포함할 수 있다.
또한, 상기 비휘발성 메모리 장치는, 상기 메모리 컨트롤러로부터 인가되는 상기 리드 준비 커맨드 또는 상기 리드 완료 커맨드에 응답하여 상기 캐시 버퍼에 저장된 데이터를 삭제할 수 있다.
또한, 상기 비활성화 메모리 장치는, 상기 메모리 컨트롤러로부터 인가되는 상기 리드 준비 커맨드 또는 상기 리드 완료 커맨드에 응답하여 상기 페이지 버퍼 및 상기 캐시 버퍼에 저장된 데이터를 삭제할 수 있다.
또한, 상기 비휘발성 메모리 장치에서 수행되는 다수의 다른 동작에는, 상기 비활성화 메모리 장치의 프로그램 동작, 및 상기 비활성화 메모리 장치의 이레이즈 동작이 포함될 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
호스트로부터의 요청에 응답하여 상기 비휘발성 메모리 장치의 캐시 리드 동작을 제어하기 위한 캐시 리드 커맨드 및 캐시 리드 동작이 아닌 다수의 다른 동작을 제어하기 위한 다수의 다른 커맨드를 생성하는 단계; 및 상기 생성하는 단계에서 생성된 상기 캐시 리드 커맨드 및 상기 다수의 다른 커맨드를 설정된 순서대로 입력받아 상기 비휘발성 메모리 장치의 동작을 제어하되, 상기 캐시 리드 커맨드의 입력보다 하나 앞 또는 뒤에서 입력되는 커맨드에 대응하는 상기 비휘발성 메모리 장치의 동작을 확인하여 상기 캐시 리드 커맨드의 하나 앞 또는 뒤에 리드 준비 커맨드 또는 리드 완료 커맨드를 추가하는 단계를 포함할 수 있다.
또한, 상기 추가하는 단계는, 적어도 한 개 이상의 상기 캐시 리드 커맨드가 연속으로 입력된 후 상기 다수의 다른 커맨드가 입력되는 경우, 연속으로 입력된 상기 캐시 리드 커맨드와 상기 다수의 다른 커맨드 사이에 상기 리드 완료 커맨드를 추가하는 단계; 적어도 한 개 이상의 상기 캐시 리드 커맨드가 연속으로 입력된 후 상기 비휘발성 메모리 장치의 캐시 리드 동작이 완료되었음을 상기 생성하는 단계에서 확인한 경우, 마지막으로 입력된 상기 캐시 리드 커맨드 하나 뒤에 상기 리드 완료 커맨드를 추가하는 단계; 및 상기 다수의 다른 커맨드가 입력된 후 상기 캐시 리드 커맨드가 입력되는 경우, 연속으로 입력된 상기 다수의 다른 커맨드와 상기 캐시 리드 커맨드 사이에 상기 리드 준비 커맨드를 추가하는 단계를 포함할 수 있다.
또한, 최대 N개(N은 3보다 큰 정수)의 커맨드를 저장할 수 있는 커맨드 큐에 상기 생성하는 단계에서 생성된 커맨드들을 설정된 순서대로 저장하는 단계를 더 포함하며, 상기 추가하는 단계는, 상기 생성하는 단계에서 생성된 상기 다수의 다른 커맨드가 상기 커맨드 큐로 입력될 때, 상기 다수의 다른 커맨드보다 하나 앞서 상기 커맨드 큐에 저장된 커맨드가 상기 캐시 리드 커맨드로 확인되는 경우, 상기 다수의 다른 커맨드와 상기 캐시 리드 커맨드 사이에 상기 리드 완료 커맨드를 추가하는 단계; 상기 생성하는 단계에서 생성된 상기 캐시 리드 커맨드가 상기 커맨드 큐에 저장된 후, 상기 비휘발성 메모리 장치의 캐시 리드 동작이 완료되었음을 상기 생성하는 단계에서 확인할 때, 상기 커맨드 큐에 마지막으로 저장된 상기 캐시 리드 커맨드 하나 뒤에 상기 리드 완료 커맨드를 추가하는 단계; 및 상기 생성하는 단계에서 생성된 상기 캐시 리드 커맨드가 상기 커맨드 큐로 입력될 때, 상기 캐시 리드 커맨드보다 하나 앞서 상기 커맨드 큐에 저장된 커맨드가 상기 다수의 다른 커맨드로 확인되는 경우, 상기 캐시 리드 커맨드와 상기 다수의 다른 커맨드 사이에 상기 리드 준비 커맨드를 추가하는 단계를 포함할 수 있다.
또한, 상기 비휘발성 메모리 장치의 캐시 리드 동작이 성공하였는지 여부를 확인하는 단계를 더 포함하며, 상기 생성하는 단계는, 상기 확인하는 단계의 결과에 응답하여 선택적으로 상기 비휘발성 메모리 장치의 리드 리트라이 동작을 제어하기 위한 리드 리트라인 커맨드를 생성할 수 있다.
또한, 상기 생성하는 단계에서 생성된 상기 리드 리트라이 커맨드를 입력받아 상기 비휘발성 메모리 장치의 리드 리트라이 동작을 제어하되, 상기 리드 리트라이 커맨드가 입력되는 시점에서 상기 비휘발성 메모리 장치가 캐시 리드 동작을 수행하는 중이었는지 여부를 확인하여 선택적으로 상기 리드 리트라이 커맨드 하나 앞에 상기 리드 완료 커맨드를 추가하는 리트라이 추가단계를 더 포함할 수 있다.
또한, 최대 N개(N은 3보다 큰 정수)의 커맨드를 저장할 수 있는 커맨드 큐에 상기 생성하는 단계에서 생성된 커맨드들을 설정된 순서대로 저장하는 단계를 더 포함하며, 상기 리트라이 추가단계는, 상기 생성하는 단계에서 생성된 상기 리드 리트라이 커맨드가 상기 커맨드 큐로 입력될 때, 상기 비휘발성 메모리 장치가 캐시 리드 동작을 수행 중인 것으로 확인되는 경우, 상기 리드 리트라이 커맨드 하나 앞에 상기 리드 완료 커맨드를 추가할 수 있다.
또한, 상기 비휘발성 메모리 장치는, 비휘발성 메모리 셀 영역과, 상기 비휘발성 메모리 셀 영역으로부터 입/출력되는 데이터를 저장하는 페이지 버퍼, 및 상기 페이지 버퍼에 연결되어 서로 간에 데이터를 전달하며, 외부에서 입/출력되는 데이터를 저장하는 캐시 버퍼를 포함하며, 상기 리드 준비 커맨드 또는 상기 리드 완료 커맨드에 응답하여 상기 비휘발성 메모리 장치의 상기 캐시 버퍼에 저장된 데이터를 삭제하는 단계를 더 포함할 수 있다.
또한, 상기 비휘발성 메모리 장치는, 비휘발성 메모리 셀 영역과, 상기 비휘발성 메모리 셀 영역으로부터 입/출력되는 데이터를 저장하는 페이지 버퍼, 및 상기 페이지 버퍼에 연결되어 서로 간에 데이터를 전달하며, 외부에서 입/출력되는 데이터를 저장하는 캐시 버퍼를 포함하며, 상기 리드 준비 커맨드 또는 상기 리드 완료 커맨드에 응답하여 상기 비휘발성 메모리 장치의 상기 페이지 버퍼 및 상기 캐시 버퍼에 저장된 데이터를 삭제하는 단계를 더 포함할 수 있다.
또한, 상기 비휘발성 메모리 장치에서 수행되는 다수의 다른 동작에는, 상기 비활성화 메모리 장치의 프로그램 동작, 및 상기 비활성화 메모리 장치의 이레이즈 동작이 포함될 수 있다.
본 기술은 시퀀셜 리드 동작과 시퀀셜 리드 동작이 아닌 다수의 다른 동작 사이에서 시퀀셜 리드 동작의 시작과 끝을 비휘발성 메모리 장치에 알리기 위한 보조 커맨드들의 관리를 플래시 변환 계층(FTL: Flash Translation Layer)에서 하지 않고, 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)에서 하도록 한다.
따라서, 플래시 변환 계층(FTL)의 동작에 오버헤드(overhead)가 발생하는 것을 최소화시킬 수 있는 효과가 있다.
이를 통해, 시퀀셜 리드 동작을 효율적으로 수행하는 것이 가능하다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5는 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 구성이 포함된 메모리 시스템을 도시한 블록 다이어그램.
도 6은 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 캐시 리드(cache read) 방식을 사용한 시퀀셜(sequential) 리드 동작을 설명하기 위해 도시한 도면.
도 7은 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템의 캐시 리드(cache read) 동작방법 설명하기 위해 도시한 순서도.
도 8은 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템에서 캐시 리드(cache read) 동작이 수행되는 도중 다수의 다른 동작이 요청되는 경우의 동작방법을 설명하기 위해 도시한 순서도.
도 9는 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템에서 캐시 리드(cache read) 동작이 수행되는 도중 리드 리트라이(read retry) 동작이 수행되어야 하는 경우의 동작방법을 설명하기 위해 도시한 순서도.
도 10은 도 5 및 도 7을 참조하여 본 발명의 실시예에 따른 메모리 시스템에서 본 발명의 특징적인 동작이 추가된 캐시 리드 동작을 설명하기 위해 도시한 도면.
도 11은 도 5 및 도 8을 참조하여 본 발명의 실시예에 따른 메모리 시스템에서 본 발명의 특징적인 동작이 추가된 캐시 리드 동작이 수행되는 도중 다수의 다른 동작이 요청되는 경우를 설명하기 위해 도시한 도면.
도 12는 도 5 및 도 9를 참조하여 본 발명의 실시예에 따른 메모리 시스템에서 본 발명의 특징적인 동작이 추가된 캐시 리드 동작이 수행되는 도중 리드 리트라이(read retry) 동작이 수행되어야 하는 경우를 설명하기 위해 도시한 도면.
도 13 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다. 여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3D 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4를 참조하여 보다 구체적으로 설명할 예정임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(142) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(142)가 플래시 메모리, 특히 일 예로 메모리 장치(142)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라 메모리 장치(142)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
아울러, 프로세서(134)에는, 메모리 장치(150)의 배드 관리(bad management), 예컨대 배드 블록 관리(bad block management)를 수행하기 위한 관리 유닛(도시하지 않음)이 포함되며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 배드 블록(bad block)을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리, 다시 말해 배드 블록 관리는, 메모리 장치(150)가 플래쉬 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리할 경우, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(Block0)(210), 블록1(Block1)(220), 블록2(Block2)(230), 및 블록N-1(BlockN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가질 수, 다시 말해 고집적화 할 수 있다. 여기서, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록을, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록으로 구분할 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)에서 메모리 장치(300)의 메모리 블록(330)은, 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트의 데이터 정보를 저장하는 멀티 레벨 셀(MLC: Multi-Level Cell)로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은 낸드 플래시 메모리 셀로 구성된 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(300)의 메모리 블록(330)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 및 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
그리고, 메모리 장치(300)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(300)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 비휘발성 메모리 장치로 구현될 경우, 복수의 메모리 블록들(BLK 1 to BLKh)을 포함할 수 있다. 여기서, 도 4는, 도 3에 도시한 메모리 장치의 메모리 블록을 보여주는 블록도로서, 각 메모리 블록(BLK)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각 메모리 블록(BLK)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(BLK)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(BLK)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(BLK)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(BLK)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5는 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 구성이 포함된 메모리 시스템을 도시한 블록 다이어그램이다.
도 5를 참조하면, 도 1에 도시된 메모리 시스템(110)의 구성을 참조하여 비휘발성 메모리 장치(150)가 포함된 메모리 시스템(110)의 구성이 도시된 것을 알 수 있다. 참고로, 도면에서는 하나의 비휘발성 메모리 장치(150)가 메모리 시스템(110)에 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 비휘발성 메모리 장치가 메모리 시스템(110)에 포함되는 것도 얼마든지 가능하다. 또한, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, 메모리(144)와, 파워 관리 유닛(140)이 도 5에는 컨트롤러(130)에 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 컨트롤러(130)에 포함되어 있을 것이다.
구체적으로, 도 5에 도시된 메모리 시스템(110)은, 컨트롤러(130), 및 비휘발성 메모리 장치(150)를 포함한다. 또한, 컨트롤러(130)는, 호스트 인터페이스(HOST I/F, 132)와, 프로세서(134)와, ECC 유닛(138), 및 낸드 플래시 컨트롤러(NFC: NAND Flash Controller, 142)를 포함한다. 또한, 낸드 플래시 컨트롤러(NFC: NAND Flash Controller, 142)는 커맨드 큐(1422)를 포함한다. 또한, 비휘발성 메모리 장치(150)는, 비휘발성 메모리 셀 영역(1501)과, 페이지 버퍼(1502), 캐시 버퍼(1503)를 포함한다.
여기서, 프로세서(134)는, 전술한 도 1의 설명에서 개시한 바와 같이, 메모리 시스템(110)의 제반 동작을 제어하는 구성요소이다. 즉, 프로세서(134)는, 호스트(102)로부터의 요청에 응답하여, 비휘발성 메모리 장치(150)의 동작을 제어하기 위한 다수의 커맨드를 생성한다.
그리고, 낸드 플래시 컨트롤러(NFC, 142)는, 전술한 도 1의 설명에서 개시한 바와 같이, 컨트롤러(130)에서 비휘발성 메모리 장치(150)를 제어하기 위해 컨트롤러(130)와 비휘발성 메모리 장치(150) 사이의 인터페이싱을 수행하는 구성요소이다. 즉, 낸드 플래시 컨트롤러(NFC, 142)는, 프로세서(134)로부터 입력되는 다수의 커맨드에 응답하여 비휘발성 메모리 장치의 동작을 직접적으로 제어한다.
전술한 것처럼, 프로세서(134)와 낸드 플래시 컨트롤러(NFC, 142)는, 그 역할이 명확하게 구분되는 구성요소이다. 다만, 프로세서(134)라는 명칭과 낸드 플래시 컨트롤러(NFC, 142)라는 명칭만을 보면, 두 구성요소 간의 관계가 명확하게 드러나지 않는다. 특히, 낸드 플래시 컨트롤러(NFC, 142)라는 명칭이 '낸드 플래시 메모리'만 비휘발성 메모리 장치(150)에 포함되는 것과 같은 오해를 일으킬 수 있는 명칭이다.
따라서, 본 발명의 실시예에서는, 프로세서(134)가 호스트(102)로부터의 요청에 응답하여 비휘발성 메모리 장치(150)의 동작을 제어하기 위한 다수의 커맨드를 생성한다는 점에서, 프로세서(134)의 명칭을 '호스트 컨트롤러(134)'라고 명명할 것이다. 또한, 낸드 플래시 컨트롤러(NFC, 142)가 프로세서(134)에서 생성된 다수의 커맨드에 응답하여 비휘발성 메모리 장치(150)의 동작을 직접적으로 제어한다는 점에서, 낸드 플래시 컨트롤러(NFC, 142)의 명칭을 '메모리 컨트롤러(142)'라고 명명할 것이다. 즉, 이하의 설명에서 프로세서(134)를 가리키는 용어로서 '호스트 컨트롤러(134)'라는 용어만을 기재할 것이고, 낸드 플래시 컨트롤러(NFC, 142)를 가리키는 용어로서 '메모리 컨트롤러(142)'라는 용어만을 기재할 것이다.
참고로, 본 발명에서 사용하는 '호스트 컨트롤러(134)'라는 기재와, '메모리 컨트롤러(142)'라는 기재는, 전술한 설명처럼 프로세서(134)와 낸드 플래시 컨트롤러(NFC, 142)를 가리키는 용어일 뿐이며, 해당 기재가 다른 발명과 연계해서 다른 구성요소를 가리키는 용어로서 사용되지는 않는다. 또한, 본 발명의 실시예에 따른 비휘발성 메모리 장치(150)에는, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM)가 포함될 수 있다.
그리고, 메모리 컨트롤러(142)에 포함된 커맨드 큐(1422)는, 호스트 컨트롤러(134)로부터 입력되는 다수의 커맨드를 설정된 개수만큼 저장하기 위한 구성요소이다. 즉, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 다수의 커맨드가 입력되면, 이를 내부의 커맨드 큐(1422)에 저장한 후, 설정된 순서대로 비휘발성 메모리 장치(150)로 전달하여 비휘발성 메모리 장치(150)의 동작을 제어한다.
그리고, 비휘발성 메모리 장치(150)에 포함된 비휘발성 메모리 셀 영역(1501)은, 전술한 도 3에서 설명된 낸드 플래시 메모리 셀을 의미한다. 물론, 도 3에서 설명된 바와 같이 낸드 플래시 메모리 셀뿐만 아니라 다른 종류의 비휘발성 메모리 셀을 의미할 수 있다.
또한, 비휘발성 메모리 장치(150)에 포함된 페이지 버퍼(1502)는, 페이지 버퍼들(PB)(322,324,326)에 대응하는 구성요소이다. 즉, 페이지 버퍼(1502)는, 비휘발성 메모리 셀 영역(1501)으로부터 입/출력되는 데이터를 저장하기 위한 구성요소이다.
그리고, 비휘발성 메모리 장치(150)에 포함된 캐시 버퍼(1503)는, 비휘발성 메모리 장치(150)의 캐시 리드(cache read)를 지원하기 위한 구성요소이며, 비휘발성 메모리 장치(150)에서 입/출력되는 데이터를 임시로 저장하기 위산 구성요소이다. 즉, 캐시 버퍼(1503)는, 페이지 버퍼(1502)에 연결되어 서로 간에 데이터를 전달하며, 메모리 컨트롤러(142)로부터 입/출력되는 데이터를 저장한다.
예컨대, 비휘발성 메모리 장치(150)의 캐시 리드 동작에서 비휘발성 메모리 셀 영역(1501)에서 리드된 데이터는 페이지 버퍼(1502)에 저장된 후, 페이지 버퍼(1502)에서 캐시 버퍼(1503)로 전달되어 저장되고, 캐시 버퍼(1503)에 저장된 데이터가 메모리 컨트롤러(142)로 출력된다.
도 6은 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치에서 캐시 리드(cache read) 방식을 사용한 시퀀셜(sequential) 리드 동작을 설명하기 위해 도시한 도면이다.
도 6을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(110)에 포함된 비휘발성 메모리 장치(150)에서 캐시 리드 방식을 사용하여 연속으로 3개 페이지(PAGE0, PAGE1, PAGE2)의 데이터를 리드하는 시퀀셜 리드 동작이 어떤 방식으로 이뤄지는지를 알 수 있다.
구체적으로, 비휘발성 메모리 셀 영역(1501)에 대한 한 번의 리드 동작에서 한 페이지의 데이터를 리드할 수 있으므로, 3개 페이지(PAGE0, PAGE1, PAGE2)의 데이터를 리드하기 위해서는 3번의 리드 동작(0tR, 1tR, 2tR)이 수행되어야 한다. 이때, 캐시 리드 동작은, 페이지 버퍼(1502)를 통해 3개 페이지(PAGE0, PAGE1, PAGE2) 각각에 저장된 3개의 페이지 데이터(DATA<0:2>)를 각각 리드하고, 캐시 버퍼(1503)를 통해 페이지 버퍼(1502)에 리드된 3개의 페이지 데이터(DATA<0:2>) 각각을 호스트(102)로 출력하는 동작이다. 즉, 캐시 리드 동작은, 비휘발성 메모리 장치(150) 내부에 페이지 버퍼(1502)와 캐시 버퍼(1503)를 포함시킨 뒤, 페이지 버퍼(1502)와 캐시 버퍼(1503)가 독립된 상태로 동작할 수 있도록 하는 동작이다. 따라서, 캐시 리드 동작에서는, 비휘발성 메모리 셀 영역(1501)으로부터 페이지 버퍼(1502)로 3개의 페이지 데이터(DATA<0:2>)를 리드하는 동작과, 캐시 버퍼(1503)에서 3개의 페이지 데이터(DATA<0:2>)를 출력하는 동작이 동시에 수행될 수 있다.
따라서, 캐시 리드 동작은 다음과 같은 순서대로 수행되는 것을 알 수 있다.
첫 번째, 비휘발성 메모리 셀 영역(1501)에 저장된 3개의 페이지 데이터(DATA<0:2>)중 제0 페이지(PAGE0)에 저장된 제0 데이터(DATA0)를 페이지 버퍼(1502)로 리드한다(1. PAGE0 READ).
두 번째, 페이지 버퍼(1502)에 저장된 제0 데이터(DATA0)를 캐시 버퍼(1503)로 복사한다(2. P2C TRANSFER).
세 번째, 비휘발성 메모리 셀 영역(1501)에 저장된 3개의 페이지 데이터(DATA<0:2>)중 제1 페이지(PAGE1)에 저장된 제1 데이터(DATA1)를 페이지 버퍼(1502)로 리드(3. PAGE1 READ)하면서, 동시에 캐시 버퍼(1503)에 저장된 제0 데이터(DATA0)를 메모리 컨트롤러(142)로 출력한다(4. PAGE0 DATA OUTPUT).
네 번째, 페이지 버퍼(1502)에 저장된 제1 데이터(DATA1)를 캐시 버퍼(1503)로 복사한다(5. P2C TRANSFER).
다섯 번째, 비휘발성 메모리 셀 영역(1501)에 저장된 3개의 페이지 데이터(DATA<0:2>)중 제2 페이지(PAGE2)에 저장된 제2 데이터(DATA2)를 페이지 버퍼(1502)로 리드(6. PAGE2 READ)하면서, 동시에 캐시 버퍼(1503)에 저장된 제1 데이터(DATA1)를 메모리 컨트롤러(142)로 출력한다(7. PAGE1 DATA OUTPUT).
여섯 번째, 페이지 버퍼(1502)에 저장된 제2 데이터(DATA2)를 캐시 버퍼(1503)로 복사(8. P2C TRANSFER)한 후, 캐시 래치(CB)에 저장된 제2 데이터(DATA2)를 메모리 컨트롤러(142)로 출력한다(9. PAGE2 DATA OUTPUT).
전술한 캐시 리드 동작에서 두 번째와 세 번째 및 다섯 번째 동작에서 비휘발성 메모리 셀 영역(1501)으로부터 페이지 버퍼(1502)로 3개의 페이지 데이터(DATA<0:2>) 각각을 리드하는 동작과, 캐시 버퍼(1503)에서 3개의 페이지 데이터(DATA<0:2>) 각각을 출력하는 동작이 동시에 수행되는 것을 알 수 있다.
전술한 것과 같이 비휘발성 메모리 장치에서 캐시 리드 방식을 사용하여 시퀀셜 리드 동작을 수행하는 경우, 캐시 리드 방식을 사용하지 않는 노말 리드의 경우보다 빠르고 효과적으로 수행하는 것이 가능하다.
도 7은 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템의 캐시 리드(cache read) 동작방법 설명하기 위해 도시한 순서도이다.
도 7을 참조하면, 호스트(102)로부터 캐시 리드 요청이 발생하였을 때, 본 발명의 실시예에 따른 메모리 시스템(110) 내부의 컨트롤러(130)에 포함된 호스트 컨트롤러(134)가 어떠한 방식으로 비휘발성 메모리 장치(150)로부터 캐시 리드 동작을 수행하는 지 그 방법을 알 수 있다.
먼저, 호스트(102)로부터 캐시 리드 요청(S710)이 발생하면, 호스트 컨트롤러(134)는, 비휘발성 메모리 장치(150)가 캐시 리드 상태인지를 확인한다(S720). 즉, 호스트 컨트롤러(134)는, 호스트(102)로부터의 캐시 리드 요청(S710)에 대응하여 비휘발성 메모리 장치(150)에서 캐시 리드 동작을 수행하기 위한 캐시 리드 커맨드보다 하나 앞서 비휘발성 메모리 장치(150)로 전달되는 커맨드가 캐시 리드 커맨드인지 아니면 다수의 다른 동작을 수행하기 위한 커맨드인지를 확인한다.
'S720'의 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태가 아닌 것으로 확인(NO)될 경우, 호스트 컨트롤러(134)는, 리드 준비 커맨드를 생성하여 비휘발성 메모리 장치(150) 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하고, 비휘발성 메모리 장치(150)를 캐시 리드 상태로 전환한다(S730). 즉, 호스트 컨트롤러(134)는, 호스트(102)로부터의 캐시 리드 요청(S710)에 대응하는 캐시 리드 커맨드를 비휘발성 메모리 장치(150)에 전달하기에 앞서서 리드 준비 커맨드를 생성하여 비휘발성 메모리 장치(150)에 전달한다.
이렇게, 비휘발성 메모리 장치(150)를 캐시 리드 상태로 전환시킨 후, 호스트 컨트롤러(134)는, 호스트(102)의 캐시 리드 요청(S710)에 대응하는 캐시 리드 커맨드를 생성하여 비휘발성 메모리 장치(150)로부터 데이터를 리드한다(S740).
'S720'의 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태인 것으로 확인(YES)될 경우, 호스트 컨트롤러(134)는, 호스트(102)의 캐시 리드 요청(S710)에 대응하는 캐시 리드 커맨드를 생성하여 비휘발성 메모리 장치(150)로부터 데이터를 리드한다(S740).
이어서, 호스트 컨트롤러(134)는, 캐시 리드 대상 데이터가 남아있는지 확인한다(S750). 즉, 호스트 컨트롤러(134)는, 호스트(102)로부터의 캐시 리드 요청(S710)에 따라 리드된 데이터에 이어서 캐시 리드될 데이터가 남아있는지 확인한다.
'S750'의 확인결과, 캐시 리드 대상 데이터가 남아있는 경우(YES), 호스트 컨트롤러(134)는, 캐시 리드 대상 데이터를 리드하기 위한 캐시 리드 커맨드를 생성하여 비휘발성 메모리 장치(150)로부터 데이터를 리드한다(S740).
'S750'의 확인결과, 캐시 리드 대상 데이터가 남아있지 않은 경우(NO), 호스트 컨트롤러(134)는, 리드 완료 커맨드를 생성하여 비휘발성 메모리 장치(150) 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하고, 비휘발성 메모리 장치(150)를 노말 상태로 전환한다(S760).
전술한 설명과 같이 호스트(102)로부터의 캐시 리드 요청(S710)에 따라 비휘발성 메모리 장치(150)에서 캐시 리드 동작 방식을 적용하기 위해서는 호스트(102)의 요청에 대응하는 캐시 리드 커맨드와는 별개로 리드 준비 커맨드와 리드 완료 커맨드가 필요한 것을 알 수 있다.
참고로, 호스트 컨트롤러(134)가 리드 준비 커맨드와 리드 완료 커맨드를 통해 비휘발성 메모리 장치(150)의 캐시 리드 상태와 노말 상태를 분리하여 관리해야 하는 이유는, 비휘발성 메모리 장치(150)에서 캐시 리드 동작이 수행되고 있는 도중에 캐시 리드 동작이 아닌 다수의 다른 동작을 수행하는 경우 또는 비휘발성 메모리 장치(150)에서 캐시 리드 동작이 아닌 다수의 다른 동작이 수행되고 있는 도중에 캐시 리드 동작이 수행되는 경우, 비휘발성 메모리 장치(150)가 오동작할 수 있기 때문이다.
또한, 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지를 구별하는 것은 호스트 컨트롤러(134) 내부에서 비휘발성 메모리 장치(150)의 동작 상태를 구분하기 위한 셋팅 방법이다. 즉, 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지에 따라 호스트 컨트롤러(134) 내부에서의 셋팅 값이 달라지는 것뿐이며, 비휘발성 메모리 장치(150)의 동작이 달라지는 것은 없다. 다만, 비휘발성 메모리 장치(150)는, 리드 준비 커맨드 또는 리드 완료 커맨드에 응답하여 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하는 동작만 수행할 뿐이다.
그리고, 전술한 실시예에서 호스트 컨트롤러(134)가 리드 준비 커맨드 또는 리드 완료 커맨드를 생성하여 비휘발성 메모리 장치(150)로 전달하면, 비휘발성 메모리 장치(150)는 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하는 동작을 수행하는 것으로 설명하였다. 하지만, 이는 설계자의 선택에 따라 비휘발성 메모리 장치(150)가 리드 준비 커맨드 또는 리드 완료 커맨드에 응답하여 내부의 캐시 버퍼(1503) 및 페이지 버퍼(1502)에 저장된 데이터를 삭제하는 동작을 수행하는 형태로 변경되는 것도 얼마든지 가능하다.
또한, 전술한 실시예에서 비휘발성 메모리 장치(150)의 동작을 캐시 리드 동작과 다수의 다른 동작으로 구분하였는데, 이때, 다수의 다른 동작에는, 비휘발성 메모리 장치(150)의 프로그램(program) 동작 또는 이레이즈(erase) 동작이 포함될 수 있다. 물론, 비휘발성 메모리 장치(150)의 종류 또는 동작 상태에 따라 다수의 다른 동작에 비휘발성 메모리 장치(150)의 프로그램(program) 동작 또는 이레이즈(erase) 동작이 아닌 다른 동작이 포함되는 것도 얼마든지 가능하다.
도 8은 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템에서 캐시 리드(cache read) 동작이 수행되는 도중 다수의 다른 동작이 요청되는 경우의 동작방법을 설명하기 위해 도시한 순서도이다.
도 8을 참조하면, 호스트(102)로부터 다수의 다른 동작이 요청되었을 때, 본 발명의 실시예에 따른 메모리 시스템(110) 내부의 컨트롤러(130)에 포함된 호스트 컨트롤러(134)가 어떠한 방식으로 비휘발성 메모리 장치(150)로부터 캐시 리드 동작을 중단하고 다수의 다른 동작을 수행하는 지 그 방법을 알 수 있다.
먼저, 호스트(102)로부터 다수의 다른 동작 요청(S810)이 발생하면, 호스트 컨트롤러(134)는, 비휘발성 메모리 장치(150)가 캐시 리드 상태인지를 확인한다(S820). 즉, 호스트 컨트롤러(134)는, 호스트(102)로부터의 다수의 다른 동작 요청(S810)에 대응하여 비휘발성 메모리 장치(150)에서 다수의 다른 동작을 수행하기 위한 다수의 다른 커맨드보다 하나 앞서 비휘발성 메모리 장치(150)로 전달되는 커맨드가 캐시 리드 커맨드인지 아니면 다수의 다른 동작을 수행하기 위한 커맨드인지를 확인한다.
'S820'의 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태가 아닌 것으로 확인(NO)될 경우, 호스트 컨트롤러(134)는, 호스트(102)의 다수의 다른 동작 요청(S810)에 대응하는 다수의 다른 커맨드를 생성하여 비휘발성 메모리 장치(150)에서 다수의 다른 동작이 수행될 수 있도록 비휘발성 메모리 장치(150)를 제어한다(S840).
'S820'의 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태인 것으로 확인(YES)될 경우, 호스트 컨트롤러(134)는, 리드 완료 커맨드를 생성하여 비휘발성 메모리 장치(150) 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하고, 비휘발성 메모리 장치(150)를 노말 상태로 전환한다(S830). 즉, 호스트 컨트롤러(134)는, 호스트(102)로부터의 다수의 다른 동작 요청(S810)에 대응하는 다수의 다른 커맨드를 비휘발성 메모리 장치(150)에 전달하기에 앞서서 리드 완료 커맨드를 생성하여 비휘발성 메모리 장치(150)에 전달한다.
이렇게, 비휘발성 메모리 장치(150)를 노말 상태로 전환(S830)시킨 후, 호스트 컨트롤러(134)는, 호스트(102)의 다수의 다른 동작 요청(S810)에 대응하는 다수의 다른 커맨드를 생성하여 비휘발성 메모리 장치(150)에서 다수의 다른 동작이 수행될 수 있도록 비휘발성 메모리 장치(150)를 제어한다(S840).
전술한 설명과 같이 호스트(102)로부터의 다수의 다른 동작 요청에 따라 비휘발성 메모리 장치(150)에서 다수의 다른 동작을 수행할 때, 비휘발성 메모리 장치(150)가 캐시 리드 상태이면, 리드 완료 커맨드를 사용하여 비휘발성 메모리 장치(150)를 노말 상태로 전환시키는 것을 알 수 있다.
도 9는 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템에서 캐시 리드(cache read) 동작이 수행되는 도중 리드 리트라이(read retry) 동작이 수행되어야 하는 경우의 동작방법을 설명하기 위해 도시한 순서도이다.
도 9를 참조하면, 비휘발성 메모리 장치(150)에서 리드된 데이터에 대한 ECC(Error Checking and Correction) 동작이 실패하여 리드 리트라이(read retry) 동작이 수행되어야 할 때, 본 발명의 실시예에 따른 메모리 시스템(110) 내부의 컨트롤러(130)에 포함된 호스트 컨트롤러(134)가 어떠한 방식으로 비휘발성 메모리 장치(150)로부터 리드 리트라이 동작을 수행하는지 그 방법을 알 수 있다.
먼저, 비휘발성 메모리 장치(150)에서 리드된 데이터에 대한 ECC 동작이 실패한 것으로 확인될 수 있다(S910).
이때, 메모리 시스템(110)내부의 컨트롤러(130)에 포함된 ECC 유닛(138)의 동작의 동작시간으로 인해 비휘발성 메모리 장치(150)에서 리드된 데이터에 대한 ECC 동작이 실패한 시점에서 비휘발성 메모리 장치(150)가 수행 중인 동작은, 캐시 리드 동작일 수도 있지만 다수의 다른 동작일 수도 있다. 따라서, ECC 동작의 실패가 확인(S910)된 것에 대응하여 호스트 컨트롤러(134)는, 비휘발성 메모리 장치(150)가 캐시 리드 상태인지를 확인한다(S920). 즉, 호스트 컨트롤러(134)는, ECC 동작의 실패가 확인(S910)된 것에 대응하여 비휘발성 메모리 장치(150)에서 리드 리트라이 동작을 수행하기 위한 리드 리트라이 커맨드를 생성한 시점에서 비휘발성 메모리 장치(150)가 캐시 리드 동작을 수행 중이었는지 아니면 다수의 다른 동작을 수행 중이었는지 확인한다.
'S920'의 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태가 아닌 것으로 확인(NO)될 경우, 호스트 컨트롤러(134)는, 리드 리트라이 커맨드를 생성하여 비휘발성 메모리 장치(150)에서 리드 리트라이 동작을 수행한다(S930).
'S920'의 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태인 것으로 확인(YES)될 경우, 호스트 컨트롤러(134)는, 리드 완료 커맨드를 생성하여 비휘발성 메모리 장치(150) 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제함으로써 캐시 리드 동작을 중단시키지만, 비휘발성 메모리 장치는 계속 캐시 리드 상태를 유지시킨다(S940). 즉, 호스트 컨트롤러(134)는, ECC 동작의 실패가 확인(S910)된 것에 대응하여 생성하는 리드 리트라이 커맨드를 비휘발성 메모리 장치(150)에 전달하기에 앞서서 리드 완료 커맨드를 생성하여 비휘발성 메모리 장치(150)에 전달한다. 이어서, 호스트 컨트롤러(134)는, 리드 리트라이 커맨드를 생성하여 비휘발성 메모리 장치(150)에서 리드 리트라이 동작을 수행한다(S930).
비휘발성 메모리 장치(150)에서 리드 리트라이 동작의 수행(S930)이 완료된 후, 호스트 컨트롤러(134)는, 비휘발성 메모리 장치(150)가 캐시 리드 상태인지를 확인한다(S950). 이때, ECC 동작이 실패한 시점에서 비휘발성 메모리 장치(150)가 수행 중인 동작이 캐시 리드 동작이었다고 하면, 'S920' 및 'S940'동작에 의해 비휘발성 메모리 장치(150)가 계속 캐시 리드 상태를 유지하고 있을 것이다. 반면, ECC 동작이 실패한 시점에서 비휘발성 메모리 장치(150)가 수행 중인 동작이 다수의 다른 동작이었다고 하면, 비휘발성 메모리 장치(150)는 캐시 리드 상태가 아닐 것이다.
'S950'의 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태인 경우(YES), 호스트 컨트롤러(134)는, 'S940'에서 중단되었던 캐시 리드 동작에 대응하는 캐시 리드 커맨드를 생성하여 비휘발성 메모리 장치(150)로부터 데이터를 리드한다(S960).
이어서, 호스트 컨트롤러(134)는, 캐시 리드 대상 데이터가 남아있는지 확인한다(S970). 즉, 호스트 컨트롤러(134)는, 'S940'에서 중단되었던 캐시 리드 동작에 따라 리드된 데이터에 이어서 캐시 리드될 데이터가 남아있는지 확인한다.
'S970'의 확인결과, 캐시 리드 대상 데이터가 남아있는 경우(YES), 호스트 컨트롤러(134)는, 캐시 리드 대상 데이터를 리드하기 위한 캐시 리드 커맨드를 생성하여 비휘발성 메모리 장치(150)로부터 데이터를 리드한다(S960).
'S970'의 확인결과, 캐시 리드 대상 데이터가 남아있지 않은 경우(NO), 호스트 컨트롤러(134)는, 리드 완료 커맨드를 생성하여 비휘발성 메모리 장치(150) 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하고, 비휘발성 메모리 장치(150)를 노말 상태로 전환한다(S980).
'S950'의 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태가 아닌 경우(NO), 미리 예정된 동작이 존재하지 않을 것이다.
전술한 설명과 같이 비휘발성 메모리 장치(150)에서 리드된 데이터에 대한 ECC(Error Checking and Correction) 동작이 실패하여 리드 리트라이(read retry) 동작이 수행되어야 할 때, 비휘발성 메모리 장치(150)가 캐시 리드 상태이면, 리드 완료 커맨드를 생성하여 비휘발성 메모리 장치(150) 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제함으로써 캐시 리드 동작을 중단시킨 후, 리드 리트라이 동작을 수행하는 것을 알 수 있다.
참고로, 도 9에서는 ECC 동작의 실패가 확인(S910)된 것에 대응하여 호스트 컨트롤러(134)가 리드 리트라이 동작을 수행하는 경우를 한정하고 있는데, 이는 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 ECC 동작의 실패가 확인(S910)된 것에 대응하여 호스트 컨트롤러(134)가 리드 리트라이 동작을 수행하지 않는 것도 얼마든지 가능하다.
전술한 도 7 내지 도 9에서 설명한 바와 같이, 비휘발성 메모리 장치(150)에서 캐시 리드 방식을 적용하기 위해서는, 호스트(102)의 요청에 대응하는 리드 커맨드 또는 다수의 다른 커맨드와 상관없이 호스트 컨트롤러(134)에서 추가적으로 리드 준비 커맨드 및 리드 완료 커맨드를 생성해야 하는 것을 알 수 있다. 이와 같은 호스트 컨트롤러(134)의 동작은, 리드 동작이 발생하는 횟수를 감안할 때 호스트 컨트롤러(134)의 동작에 부담(burden)이 될 가능성이 있다.
따라서, 본 발명의 실시예에 따른 메모리 시스템에서는 다음과 같이 호스트 컨트롤러(134)에서 수행되던 동작의 일부를 메모리 컨트롤러(142)에서 수행하는 방법을 통해, 호스트 컨트롤러(134)의 동작에 가해지는 부담을 최소화할 수 있다.
도 10은 도 5 및 도 7을 참조하여 본 발명의 실시예에 따른 메모리 시스템에서 본 발명의 특징적인 동작이 추가된 캐시 리드 동작을 설명하기 위해 도시한 도면이다.
도 10을 참조하면, 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템(110)에 포함된 구성요소 중 호스트 컨트롤러(134)와 메모리 컨트롤러(142)만 도시한 것을 알 수 있다. 이는, 도 10에서 설명하고자 하는 본 발명의 특징적인 동작이 호스트 컨트롤러(134)에서 수행되던 동작 중 일부 동작을 메모리 컨트롤러(142)에서 수행하도록 하는 동작이기 때문이다.
구체적으로, 호스트 컨트롤러(134)는, 호스트(102)로부터의 요청에 응답하여 비휘발성 메모리 장치(150)의 캐시 리드 동작을 제어하기 위한 캐시 리드 커맨드(CR CMD) 및 캐시 리드 동작이 아닌 다수의 다른 동작을 제어하기 위한 다수의 다른 커맨드(C CMD)를 생성할 수 있다. 이때, 다수의 다른 커맨드(C CMD)에는, 비휘발성 메모리 장치(150)의 프로그램 동작을 제어하기 위한 프로그램 커맨드(미도시) 또는 비휘발성 메모리 장치(150)의 이레이즈 동작을 제어하기 위한 이레이즈 커맨드(미도시)가 포함될 수 있다. 참고로, 설계자의 선택에 따라 다수의 다른 커맨드(C CMD)에는, 프로그램 커맨드 또는 이레이즈 커맨드가 아닌 다른 커맨드도 얼마든지 포함될 수 있다.
그리고, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 입력되는 캐시 리드 커맨드(CR CMD) 및 다수의 다른 커맨드(C CMD)에 응답하여 비휘발성 메모리 장치(150)의 동작을 제어한다. 여기서, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 캐시 리드 커맨드(CR CMD)가 입력되는 것보다 하나 앞서 입력된 커맨드가 다수의 다른 커맨드(C CMD)인지를 감지하고, 감지결과 캐시 리드 커맨드(CR CMD)보다 하나 앞서 입력된 커맨드가 다수의 다른 커맨드(C CMD)인 경우, 다수의 다른 커맨드(C CMD)와 캐시 리드 커맨드(CR CMD) 사이에 리드 준비 커맨드(CS CMD)를 추가한다. 이렇게, 리드 준비 커맨드(CS CMD)를 추가하는 동작을 통해 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)를 캐시 리드 상태로 전환한다. 또한, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 적어도 하나 이상의 캐시 리드 커맨드(CR CMD)가 연속으로 입력된 후, 비휘발성 메모리 장치(150)의 캐시 리드 동작이 완료되었음을 호스트 컨트롤러(134)가 확인한 경우, 마지막으로 입력된 캐시 리드 커맨드(CR CMD) 뒤에 리드 완료 커맨드(CC CMD)를 추가한다. 이렇게, 리드 완료 커맨드(CC CMD)를 추가하는 동작을 통해 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)를 노말 상태로 전환한다.
다시 말하면, 메모리 컨트롤러(142)는, 최대 N개(N은 3보다 큰 정수)의 커맨드를 저장하기 위한 커맨드 큐(1422)를 포함하고 있다. 이와 같은 상태에서, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 캐시 리드 커맨드(CR CMD)가 입력될 때, 캐시 리드 커맨드(CR CMD)보다 하나 앞서 커맨드 큐(1422)에 저장된 커맨드가 다수의 다른 커맨드(C CMD)로 확인되는 경우, 캐시 리드 커맨드(CR CMD)와 다수의 다른 커맨드(C CMD) 사이에 리드 준비 커맨드(CS CMD)를 추가한다. 이렇게, 리드 준비 커맨드(CS CMD)를 추가하는 동작을 통해 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)를 캐시 리드 상태로 전환한다. 또한, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 캐시 리드 커맨드(CR CMD)가 입력되어 커맨드 큐(1422)에 저장된 후, 호스트 컨트롤러(134)에서 비휘발성 메모리 장치(150)의 캐시 리드 동작이 완료되었음을 확인할 때, 커맨드 큐(1422)에 마지막으로 저장된 캐시 리드 커맨드(CR CMD) 하나 뒤에 리드 완료 커맨드(CC CMD)를 추가한다. 이렇게, 리드 완료 커맨드(CC CMD)를 추가하는 동작을 통해 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)를 노말 상태로 전환한다.
구체적으로, 도 10의 (A)를 살펴보면, 호스트(102)로부터의 요청에 따라 호스트 컨트롤러(134)에서 캐시 리드 커맨드(CR CMD)를 생성한다. 이렇게, 생성된 캐시 리드 커맨드(CR CMD)는, 메모리 컨트롤러(142)에 포함된 커맨드 큐(1422)의 가장 끝(Nth)에 입력될 것이다. 이렇게, 호스트 컨트롤러(134)에서 생성된 캐시 리드 커맨드(CR CMD)가 메모리 컨트롤러(142)의 커맨드 큐(1422)에 저장된 이후, 메모리 컨트롤러(142)는, 새롭게 입력된 캐시 리드 커맨드(CR CMD)보다 하나 앞서서(N-1th) 커맨드 큐(1422)에 입력되었던 커맨드가 다수의 다른 커맨드(C CMD)인지 여부를 확인한다.
도 10의 (A)에 도시된 것처럼, 커맨드 큐(1422)의 끝(Nth)에 저장된 캐시 리드 커맨드(CR CMD)보다 하나 앞서서(N-1th) 입력된 커맨드는 다수의 다른 커맨드(C CMD)인 것을 알 수 있다. 따라서, 메모리 컨트롤러(142)는, 도 10의 (B)에 도시된 것처럼 캐시 리드 커맨드(CR CMD)와 다수의 다른 커맨드(C CMD)사이에 리드 준비 커맨드(CS CMD)를 추가한다. 이렇게, 캐시 리드 커맨드(CR CMD)와 다수의 다른 커맨드(C CMD) 사이에 입력된 리드 준비 커맨드(CS CMD)를 추가하는 동작을 통해서 리드 준비 커맨드(CS CMD)가 비휘발성 메모리 장치(150)로 전달되는 시점에서 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)를 캐시 리드 상태로 전환하게 된다. 여기서, 도 10의 (A)에서는 'N-1th'에 저장되어 있던 다수의 다른 커맨드(C CMD)가 리드 준비 커맨드(CS CMD)가 추가되는 도 10의 (B)에서는 'N-2th'로 쉬프트하는 것을 알 수 있는데, 이를 통해, 메모리 컨트롤러(142)에서 리드 준비 커맨드(CS CMD)를 추가하는 동작이 커맨드 큐(1422)에 적어도 하나의 빈 저장 공간이 존재할 때 수행된다는 것을 알 수 있다.
구체적으로, 도 10의 (C)를 살펴보면, 호스트(102)로부터의 요청에 따라 호스트 컨트롤러(134)에서 캐시 리드 커맨드(CR CMD)를 생성한다. 이렇게, 생성된 캐시 리드 커맨드(CR CMD)는, 메모리 컨트롤러(142)에 포함된 커맨드 큐(1422)의 가장 끝(Nth)에 입력될 것이다. 이렇게, 호스트 컨트롤러(134)에서 생성된 캐시 리드 커맨드(CR CMD)가 메모리 컨트롤러(142)의 커맨드 큐(1422)에 저장된 이후, 메모리 컨트롤러(142)는, 새롭게 입력된 캐시 리드 커맨드(CR CMD)보다 하나 앞서서(N-1th) 커맨드 큐(1422)에 입력되었던 커맨드가 다수의 다른 커맨드(C CMD)인지 여부를 확인한다.
도 10의 (C)에 도시된 것처럼, 커맨드 큐(1422)의 끝(Nth)에 저장된 캐시 리드 커맨드(CR CMD)보다 하나 앞서서(N-1th) 입력된 커맨드는 캐시 리드 커맨드(CR CMD)인 것을 알 수 있다. 따라서, 메모리 컨트롤러(142)는, 도 10의 (D)에 도시된 것처럼 캐시 리드 커맨드(CR CMD)와 캐시 리드 커맨드(CR CMD)사이에 어떠한 커맨드도 추가하지 않는다.
한편, 도 10의 (D)에서는 도 10의 (C)에서 생성된 캐시 리드 커맨드(CR CMD)가 커맨드 큐(1422)로 입력된 이후, 비휘발성 메모리 장치(150)의 캐시 리드 동작이 완료되었음을 호스트 컨트롤러(134)가 확인(CR END)하고, 확인결과를 메모리 컨트롤러(142)로 전달하는 것을 알 수 있다. 따라서, 메모리 컨트롤러(142)는, 도 10의 (D)에 도시된 것처럼 커맨드 큐(1422)에 마지막으로 저장된 캐시 리드 커맨드(CR CMD) 하나 뒤에 리드 완료 커맨드(CC CMD)를 추가한다. 이렇게, 커맨드 큐(1422)에 마지막으로 저장된 캐시 리드 커맨드(CR CMD) 하나 뒤에 리드 완료 커맨드(CC CMD)를 추가하는 동작을 통해서 리드 완료 커맨드(CC CMD)가 비휘발성 메모리 장치(150)로 전달되는 시점에서 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)를 노말 상태로 전환하게 된다. 여기서, 도 10의 (C)에서는 'Nth' 및 'N-1th'에 저장되어 있던 캐시 리드 커맨드(CR CMD)가 리드 완료 커맨드(CC CMD)가 추가되는 도 10의 (D)에서는 'N-1th' 및 'N-2th'로 쉬프트하는 것을 알 수 있는데, 이를 통해, 메모리 컨트롤러(142)에서 리드 완료 커맨드(CC CMD)를 추가하는 동작이 커맨드 큐(1422)에 적어도 하나의 빈 저장 공간이 존재할 때 수행된다는 것을 알 수 있다.
도 7과 도 10을 같이 참조하면, 전술한 도 7에서 설명한 본 발명의 실시예에 따른 캐시 리드 동작에서는, 호스트 컨트롤러(134)에서 수행하던 동작, 즉, 리드 준비 커맨드(CS CMD)를 생성하여 캐시 리드 커맨드(CR CMD)와 다수의 다른 커맨드(C CMD)사이에 추가해주는 동작을 도 10에서는 메모리 컨트롤러(142)에서 수행하는 것을 알 수 있다. 또한, 전술한 도 7에서 설명한 본 발명의 실시예에 따른 캐시 리드 동작에서는, 호스트 컨트롤러(134)에서 수행하던 동작, 즉, 리드 완료 커맨드(CC CMD)를 생성하여 마지막으로 입력된 캐시 리드 커맨드(CR CMD) 뒤에 추가해주는 동작을 도 10에서는 메모리 컨트롤러(142)에서 수행하는 것을 알 수 있다.
다시 말하면, 도 7에 도시된 순서도 중 'S720'동작과 'S730'동작 및 'S760'동작이 기존에는 호스트 컨트롤러(134)에서 수행되던 동작인데, 도 10에서는 메모리 컨트롤러(142)에서 수행되는 것을 알 수 있다.
이렇게, 본 발명의 특징적인 동작에서는 기존에 모두 호스트 컨트롤러(134)에서 수행되던 도 7에 도시된 동작 중 일부 동작(S720, S730, S760)을 메모리 컨트롤러(142)에서 수행하도록 제어하기 때문에, 호스트 컨트롤러(134)의 동작에 가해지는 부담을 크게 줄여줄 수 있는 효과가 있다.
한편, 도 7에서 설명된 캐시 리드 동작에서는 호스트 컨트롤러(134) 내부에서 비휘발성 메모리 장치(150)의 동작 상태를 구분하기 위한 셋팅 방법으로 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지를 구별한다고 하였는데, 본 발명의 특징적인 동작이 추가된 도 10에서는 호스트 컨트롤러(134)의 일부 동작(S720, S730, S760)이 메모리 컨트롤러(142)에서 수행되기 때문에 메모리 컨트롤러(142) 내부에서 비휘발성 메모리 장치(150)의 동작 상태를 구분하기 위한 셋팅 방법으로 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지를 구별하게 된다. 물론, 도 7에서 설명한 것과 같이 도 10에서도 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지에 따라 메모리 컨트롤러(142) 내부에서의 셋팅 값이 달라지는 것뿐이며, 비휘발성 메모리 장치(150)의 동작이 달라지는 것은 없다. 다만, 비휘발성 메모리 장치(150)는, 리드 준비 커맨드 또는 리드 완료 커맨드에 응답하여 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하는 동작만 수행할 뿐이다.
그리고, 전술한 실시예에서 메모리 컨트롤러(142)가 리드 준비 커맨드(CS CMD) 또는 리드 완료 커맨드(CC CMD)를 생성하여 비휘발성 메모리 장치(150)로 전달하면, 비휘발성 메모리 장치(150)는 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하는 동작을 수행하는 것으로 설명하였다. 하지만, 이는 설계자의 선택에 따라 비휘발성 메모리 장치(150)가 리드 준비 커맨드(CS CMD) 또는 리드 완료 커맨드(CC CMD)에 응답하여 내부의 캐시 버퍼(1503) 및 페이지 버퍼(1502)에 저장된 데이터를 삭제하는 동작을 수행하는 형태로 변경되는 것도 얼마든지 가능하다.
도 11은 도 5 및 도 8을 참조하여 본 발명의 실시예에 따른 메모리 시스템에서 본 발명의 특징적인 동작이 추가된 캐시 리드 동작이 수행되는 도중 다수의 다른 동작이 요청되는 경우를 설명하기 위해 도시한 도면이다.
도 11을 참조하면, 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템(110)에 포함된 구성요소 중 호스트 컨트롤러(134)와 메모리 컨트롤러(142)만 도시한 것을 알 수 있다. 이는, 도 11에서 설명하고자 하는 본 발명의 특징적인 동작이 호스트 컨트롤러(134)에서 수행되던 동작 중 일부 동작을 메모리 컨트롤러(142)에서 수행하도록 하는 동작이기 때문이다.
구체적으로, 호스트 컨트롤러(134)는, 호스트(102)로부터의 요청에 응답하여 비휘발성 메모리 장치(150)의 캐시 리드 동작을 제어하기 위한 캐시 리드 커맨드(CR CMD) 및 캐시 리드 동작이 아닌 다수의 다른 동작을 제어하기 위한 다수의 다른 커맨드(C CMD)를 생성할 수 있다. 이때, 다수의 다른 커맨드(C CMD)에는, 비휘발성 메모리 장치(150)의 프로그램 동작을 제어하기 위한 프로그램 커맨드(미도시) 또는 비휘발성 메모리 장치(150)의 이레이즈 동작을 제어하기 위한 이레이즈 커맨드(미도시)가 포함될 수 있다. 참고로, 설계자의 선택에 따라 다수의 다른 커맨드(C CMD)에는, 프로그램 커맨드 또는 이레이즈 커맨드가 아닌 다른 커맨드도 얼마든지 포함될 수 있다.
그리고, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 입력되는 캐시 리드 커맨드(CR CMD) 및 다수의 다른 커맨드(C CMD)에 응답하여 비휘발성 메모리 장치(150)의 동작을 제어한다. 여기서, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 다수의 다른 커맨드(C CMD)가 입력되는 것보다 하나 앞서 입력된 커맨드가 캐시 리드 커맨드(CR CMD)인지를 감지하고, 감지결과 다수의 다른 커맨드(C CMD)보다 하나 앞서 입력된 커맨드가 캐시 리드 커맨드(CR CMD)인 경우, 캐시 리드 커맨드(CR CMD)와 다수의 다른 커맨드(C CMD) 사이에 리드 완료 커맨드(CC CMD)를 추가한다. 이렇게, 리드 완료 커맨드(CC CMD)를 추가하는 동작을 통해 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)를 노말 상태로 전환한다.
다시 말하면, 메모리 컨트롤러(142)는, 최대 N개(N은 3보다 큰 정수)의 커맨드를 저장하기 위한 커맨드 큐(1422)를 포함하고 있다. 이와 같은 상태에서, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 다수의 다른 커맨드(C CMD)가 입력될 때, 다수의 다른 커맨드(C CMD)보다 하나 앞서 커맨드 큐(1422)에 저장된 커맨드가 캐시 리드 커맨드(CR CMD)로 확인되는 경우, 다수의 다른 커맨드(C CMD)와 캐시 리드 커맨드(CR CMD) 사이에 리드 완료 커맨드(CC CMD)를 추가한다. 이렇게, 리드 완료 커맨드(CC CMD)를 추가하는 동작을 통해 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)를 노말 상태로 전환한다.
구체적으로, 도 11의 (A)를 살펴보면, 호스트(102)로부터의 요청에 따라 호스트 컨트롤러(134)에서 다수의 다른 커맨드(C CMD)를 생성한다. 이렇게, 생성된 다수의 다른 커맨드(C CMD)는, 메모리 컨트롤러(142)에 포함된 커맨드 큐(1422)의 가장 끝(Nth)에 입력될 것이다. 이렇게, 호스트 컨트롤러(134)에서 생성된 다수의 다른 커맨드(C CMD)가 메모리 컨트롤러(142)의 커맨드 큐(1422)에 저장된 이후, 메모리 컨트롤러(142)는, 새롭게 입력된 다수의 다른 커맨드(C CMD)보다 하나 앞서서(N-1th) 커맨드 큐(1422)에 입력되었던 커맨드가 캐시 리드 커맨드(CR CMD)인지 여부를 확인한다.
도 11의 (A)에 도시된 것처럼, 커맨드 큐(1422)의 끝(Nth)에 저장된 다수의 다른 커맨드(C CMD)보다 하나 앞서서(N-1th) 입력된 커맨드는 캐시 리드 커맨드(CR CMD)인 것을 알 수 있다. 따라서, 메모리 컨트롤러(142)는, 도 11의 (B)에 도시된 것처럼 다수의 다른 커맨드(C CMD)와 캐시 리드 커맨드(CR CMD)사이에 리드 완료 커맨드(CC CMD)를 추가한다. 이렇게, 다수의 다른 커맨드(C CMD)와 캐시 리드 커맨드(CR CMD) 사이에 입력된 리드 완료 커맨드(CC CMD)를 추가하는 동작을 통해서 리드 완료 커맨드(CC CMD)가 비휘발성 메모리 장치(150)로 전달되는 시점에서 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)를 노말 상태로 전환하게 된다. 여기서, 도 11의 (A)에서는 'N-1th'에 저장되어 있던 캐시 리드 커맨드(CR CMD)가 리드 완료 커맨드(CC CMD)가 추가되는 도 11의 (B)에서는 'N-2th'로 쉬프트하는 것을 알 수 있는데, 이를 통해, 메모리 컨트롤러(142)에서 리드 완료 커맨드(CC CMD)를 추가하는 동작이 커맨드 큐(1422)에 적어도 하나의 빈 저장 공간이 존재할 때 수행된다는 것을 알 수 있다.
도 8과 도 11을 같이 참조하면, 전술한 도 8에서 설명한 본 발명의 실시예에 따른 캐시 리드 동작에서는, 호스트 컨트롤러(134)에서 수행하던 동작, 즉, 리드 완료 커맨드(CC CMD)를 생성하여 다수의 다른 커맨드(C CMD)와 캐시 리드 커맨드(CR CMD)사이에 추가해주는 동작을 도 11에서는 메모리 컨트롤러(142)에서 수행하는 것을 알 수 있다.
다시 말하면, 도 8에 도시된 순서도 중 'S820'동작 및 'S830'동작이 기존에는 호스트 컨트롤러(134)에서 수행되던 동작인데, 도 11에서는 메모리 컨트롤러(142)에서 수행되는 것을 알 수 있다.
이렇게, 본 발명의 특징적인 동작에서는 기존에 모두 호스트 컨트롤러(134)에서 수행되던 도 8에 도시된 동작 중 일부 동작(S820, S830)을 메모리 컨트롤러(142)에서 수행하도록 제어하기 때문에, 호스트 컨트롤러(134)의 동작에 가해지는 부담을 크게 줄여줄 수 있는 효과가 있다.
한편, 도 8에서 설명된 캐시 리드 동작에서는 호스트 컨트롤러(134) 내부에서 비휘발성 메모리 장치(150)의 동작 상태를 구분하기 위한 셋팅 방법으로 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지를 구별한다고 하였는데, 본 발명의 특징적인 동작이 추가된 도 11에서는 호스트 컨트롤러(134)의 일부 동작(S820, S830)이 메모리 컨트롤러(142)에서 수행되기 때문에 메모리 컨트롤러(142) 내부에서 비휘발성 메모리 장치(150)의 동작 상태를 구분하기 위한 셋팅 방법으로 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지를 구별하게 된다. 물론, 도 8에서 설명한 것과 같이 도 11에서도 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지에 따라 메모리 컨트롤러(142) 내부에서의 셋팅 값이 달라지는 것뿐이며, 비휘발성 메모리 장치(150)의 동작이 달라지는 것은 없다. 다만, 비휘발성 메모리 장치(150)는, 리드 완료 커맨드에 응답하여 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하는 동작만 수행할 뿐이다.
그리고, 전술한 실시예에서 메모리 컨트롤러(142)가 리드 완료 커맨드(CC CMD)를 생성하여 비휘발성 메모리 장치(150)로 전달하면, 비휘발성 메모리 장치(150)는 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하는 동작을 수행하는 것으로 설명하였다. 하지만, 이는 설계자의 선택에 따라 비휘발성 메모리 장치(150)가 리드 완료 커맨드(CC CMD)에 응답하여 내부의 캐시 버퍼(1503) 및 페이지 버퍼(1502)에 저장된 데이터를 삭제하는 동작을 수행하는 형태로 변경되는 것도 얼마든지 가능하다.
도 12는 도 5 및 도 9를 참조하여 본 발명의 실시예에 따른 메모리 시스템에서 본 발명의 특징적인 동작이 추가된 캐시 리드 동작이 수행되는 도중 리드 리트라이(read retry) 동작이 수행되어야 하는 경우를 설명하기 위해 도시한 도면이다.
도 12를 참조하면, 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템(110)에 포함된 구성요소 중 호스트 컨트롤러(134)와 메모리 컨트롤러(142) 및 ECC 유닛(138)만 도시한 것을 알 수 있다. 이는 도 12에서 설명하고자 하는 본 발명의 특징적인 동작이 ECC 유닛(138)의 에러 정정 동작이 실패하여 리드 리트라이 동작이 수행되어야 할 때, 호스트 컨트롤러(134)에서 수행되던 동작 중 일부 동작을 메모리 컨트롤러(142)에서 수행하도록 하는 동작이기 때문이다.
여기서, ECC 유닛(138)은, 전술한 도 1에서 설명하였듯이 비휘발성 메모리 장치(150)에서 리드된 데이터에 에러가 포함되었는지 여부를 검출하고, 검출된 에러를 정정하는 동작을 수행한다. 이때, ECC 유닛(138)에서 정정 가능한 에러 비트에는 한계가 있기 때문에, 비휘발성 메모리 장치(150)에서 리드된 데이터에 대한 에러 정정이 실패할 경우, ECC 유닛(138)은 리드 실패 신호(RFAIL)를 생성하여 호스트 컨트롤러(134)로 전달한다.
이렇게, ECC 유닛(138)으로부터 리드 실패 신호(RFAIL)가 전달되는 경우, 호스트 컨트롤러(134)는, 비휘발성 메모리 장치(150)의 리드 리트라이 동작을 제어하기 위한 리드 리트라이 커맨드(RR CMD)를 생성한다.
그리고, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 입력되는 리드 리트라이 커맨드(RR CMD)에 응답하여 비휘발성 메모리 장치(150)의 리드 리트라이 동작을 제어한다. 여기서, 메모리 컨트롤러(142)는, 비휘발성 메모리 장치(150)의 리드 리트라이 동작을 제어하기에 앞서서 비휘발성 메모리 장치(150)가 캐시 리드 상태인지를 확인한다. 즉, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 리드 리트라이 커맨드(RR CMD)가 입력되는 시점에서 비휘발성 메모리 장치(150)가 캐시 리드 동작을 수행 중이었는지 아니면 다수의 다른 동작을 수행 중이었는지 확인한다. 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태이면, 메모리 컨트롤러(142)는, 리드 리트라이 커맨드(RR CMD)보다 하나 앞에 리드 완료 커맨드(CC CMD)를 추가한다.
다시 말하면, 메모리 컨트롤러(142)는, 최대 N개(N은 3보다 큰 정수)의 커맨드를 저장하기 위한 커맨드 큐(1422)를 포함하고 있다. 이와 같은 상태에서, 메모리 컨트롤러(142)는, 호스트 컨트롤러(134)로부터 리드 리트라이 커맨드(RR CMD)가 입력되면, 커맨드 큐(1422)의 가장 앞쪽(1st)에 저장한다. 이는, 리드 리트라이 커맨드(RR CMD)가 높은 우선순위를 갖는 커맨드이기 때문이다. 이렇게, 리드 리트라이 커맨드(RR CMD)가 커맨드 큐(1422)에 저장되는 시점에서 메모리 컨트롤러(142)는, 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지를 확인한다. 확인결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태인 경우, 리드 리트라이 커맨드(RR CMD)보다 하나 앞에 리드 완료 커맨드(CC CMD)를 추가한다. 이렇게, 리드 완료 커맨드(CC CMD)를 추가하는 동작을 통해 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)는 계속 캐시 리드 상태를 유지하도록 한다.
구체적으로, 도 12의 (A)를 살펴보면, ECC 유닛(138)으로부터 리드 실패 신호(RFAIL)가 생성되어 호스트 컨트롤러(134)로 전달되고, 그에 따라 호스트 컨트롤러(134)에서 리드 리트라이 커맨드(RR CMD)를 생성한다. 이렇게, 생성된 리드 리트라이 커맨드(RR CMD)는, 메모리 컨트롤러(142)의 가장 앞(1st)에 입력된다. 이렇게, 호스트 컨트롤러(134)에서 생성된 리드 리트라이 커맨드(RR CMD)가 메모리 컨트롤러(142)의 커맨드 큐(1422)에 저장되는 시점에서 메모리 컨트롤러(142)는, 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지를 확인한다. 이때, 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지는 메모리 컨트롤러(142)의 셋팅을 통해 설정되기 때문에, 메모리 컨트롤러(142) 내부에서 즉시 확인 가능하다.
도 12의 (B)는, 도 12 (A)의 상태에서 비휘발성 메모리 장치(150)의 동작 상태를 확인한 결과, 비휘발성 메모리 장치(150)가 캐시 리드 상태로 확인되는 경우를 나타낸 것이다. 따라서, 모리 컨트롤러(142)는, 도 12의 (B)에 도시된 것처럼 리드 리트라이 커맨드(RR CMD)보다 하나 앞에 리드 완료 커맨드(CC CMD)를 추가한다. 이렇게, 리드 리트라이 커맨드(RR CMD) 하나 앞에 리드 완료 커맨드(CC CMD)를 추가하는 동작을 통해서 리드 완료 커맨드(CC CMD)가 비휘발성 메모리 장치(150)로 전달되는 시점에서 비휘발성 메모리 장치(150)의 캐시 버퍼(1503)를 삭제하고, 비휘발성 메모리 장치(150)는 계속 캐시 리드 상태를 유지하도록 한다.
참고로, 도 12의 (A) 및 (B)에서 리드 리트라이 커맨드(RR CMD)가 모두 '1st'에 저장되고, 도 12의 (A)에서는 없었던 리드 완료 커맨드(CC CMD)가 '0th'추가되는 형태로 도 12의 (B)에 도시되는 것을 알 수 있다. 이는, 메모리 컨트롤러(142)에서 리드 리트라이 동작제어를 위해 추가한 리드 완료 커맨드(CC CMD)가 리드 리트라이 커맨드(RR CMD)보다 앞서서 비휘발성 메모리 장치(150)로 전달된다는 것을 나타내기 위해 도시한 도면일 뿐, 리드 리트라이 동작제어를 위해 추가한 리드 완료 커맨드(CC CMD)가 실제로 커맨드 큐(1422)에 저장되었다가 비휘발성 메모리 장치(150)로 전달될지 아니면 커맨드 큐(1422)를 거치지 않고 비휘발성 메모리 장치(150)로 전달될지는 설계자의 선택에 따라 얼마든지 달라질 수 있다.
도 9와 도 12를 같이 참조하면, 전술한 도 9에서 설명한 본 발며으이 실시예에 따른 캐시 리드 동작에서는, 호스트 컨트롤러(134)에서 수행하던 동작, 즉, 리드 완료 커맨드(CC CMD)를 생성하여 리드 리트라이 커맨드(RR CMD)보다 하나 앞에 추가해주는 동작을 도 12에서는 메모리 컨트롤러(142)에서 수행하는 것을 알 수 있다.
도 9에 도시된 순서도 중 'S920'동작 및 'S940'동작이 기존에는 호스트 컨트롤러(134)에서 수행되던 동작인데, 도 12에서는 메모리 컨트롤러(142)에서 수행되는 것을 알 수 있다.
이렇게, 본 발명의 특징적인 동작에서는 기존에 모두 호스트 컨트롤러(134)에서 수행되던 도 9에 도시된 동작 중 일부 동작(S920, S940)을 메모리 컨트롤러(142)에서 수행하도록 제어하기 때문에, 호스트 컨트롤러(134)의 동작에 가해지는 부담을 크게 줄여줄 수 있는 효과가 있다.
한편, 도 9에서 설명된 캐시 리드 동작에서는 호스트 컨트롤러(134) 내부에서 비휘발성 메모리 장치(150)의 동작 상태를 구분하기 위한 셋팅 방법으로 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지를 구별한다고 하였는데, 본 발명의 특징적인 동작이 추가된 도 12에서는 호스트 컨트롤러(134)의 일부 동작(S920, S940)이 메모리 컨트롤러(142)에서 수행되기 때문에 메모리 컨트롤러(142) 내부에서 비휘발성 메모리 장치(150)의 동작 상태를 구분하기 위한 셋팅 방법으로 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지를 구별하게 된다. 물론, 도 9에서 설명한 것과 같이 도 12에서도 비휘발성 메모리 장치(150)가 캐시 리드 상태인지 아니면 노말 상태인지에 따라 메모리 컨트롤러(142) 내부에서의 셋팅 값이 달라지는 것뿐이며, 비휘발성 메모리 장치(150)의 동작이 달라지는 것은 없다. 다만, 비휘발성 메모리 장치(150)는, 리드 완료 커맨드에 응답하여 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하는 동작만 수행할 뿐이다.
그리고, 전술한 실시예에서 메모리 컨트롤러(142)가 리드 완료 커맨드(CC CMD)를 생성하여 비휘발성 메모리 장치(150)로 전달하면, 비휘발성 메모리 장치(150)는 내부의 캐시 버퍼(1503)에 저장된 데이터를 삭제하는 동작을 수행하는 것으로 설명하였다. 하지만, 이는 설계자의 선택에 따라 비휘발성 메모리 장치(150)가 리드 완료 커맨드(CC CMD)에 응답하여 내부의 캐시 버퍼(1503) 및 페이지 버퍼(1502)에 저장된 데이터를 삭제하는 동작을 수행하는 형태로 변경되는 것도 얼마든지 가능하다.
그러면 이하에서는, 도 13 내지 도 18을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 12에서 설명한 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 13을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(61100)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그러므로, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 14를 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 14에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 15를 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 15에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(1240)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSS(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 16을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 17을 참조하면, UFS 시스템(6400)은, UFS 호스트(6410), 복수의 UFS 장치들(6420,6430), 임베디드 UFS 장치(6440), 착탈형 UFS 카드(6450)를 포함할 수 있으며, UFS 호스트(6410)는, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있다.
여기서, UFS 호스트(6410), UFS 장치들(6420,6430), 임베디드 UFS 장치(6440), 및 착탈형 UFS 카드(6450)는, 각각 UFS 프로토콜을 통해 외부의 장치들, 즉 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6420,6430), 임베디드 UFS 장치(6440), 및 착탈형 UFS 카드(6450)는, 도 1에서 설명한 메모리 시스템(110)으로 구현, 특히 도 13에서 설명한 메모리 카드 시스템(6100)으로 구현될 수 있다. 또한, 임베디드 UFS 장치(6440)와 착탈형 UFS 카드(6450)는, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 18은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 18을 참조하면, 사용자 시스템(6500)은, 애플리케이션 프로세서(6530), 메모리 모듈(6520), 네트워크 모듈(6540), 스토리지 모듈(6550), 및 사용자 인터페이스(6510)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6530)는, 사용자 시스템(6500)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6500)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6530)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6520)은, 사용자 시스템(6500)의 주메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6520)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6530) 및 메모리 모듈(6520)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6540)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(3300)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6540)은, 애플리케이션 프로세서(6530)에 포함될 수 있다.
아울러, 스토리지 모듈(6550)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6530)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6550)에 저장된 데이터를 애플리케이션 프로세서(6530)로 전송할 수 있다. 여기서, 스토리지 모듈(6550)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6500)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6550)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 15 내지 도 17에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6510)는, 애플리케이션 프로세서(6530)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(3500)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6500)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6530)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6540)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6510)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6530)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
110 : 메모리 시스템 130 : 컨트롤러
134 : 호스트 컨트롤러 142 : 메모리 컨트롤러
150 : 비휘발성 메모리 장치 138 : ECC 유닛
1501 : 비휘발성 메모리 셀 영역 1502 : 페이지 버퍼
1503 : 캐시 버퍼

Claims (19)

  1. 비휘발성 메모리 장치;
    호스트로부터의 요청에 응답하여 상기 비휘발성 메모리 장치의 캐시 리드 동작을 제어하기 위한 캐시 리드 커맨드 및 캐시 리드 동작이 아닌 다수의 다른 동작을 제어하기 위한 다수의 다른 커맨드를 생성하는 호스트 컨트롤러; 및
    상기 호스트 컨트롤러로부터 입력되는 상기 캐시 리드 커맨드 및 상기 다수의 다른 커맨드에 응답하여 상기 비휘발성 메모리 장치의 동작을 제어하되, 상기 캐시 리드 커맨드의 입력보다 하나 앞 또는 뒤에서 입력되는 커맨드에 대응하는 상기 비휘발성 메모리 장치의 동작을 확인하여 상기 캐시 리드 커맨드의 하나 앞 또는 뒤에 리드 준비 커맨드 또는 리드 완료 커맨드를 추가하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    적어도 한 개 이상의 상기 캐시 리드 커맨드가 연속으로 입력된 후 상기 다수의 다른 커맨드가 입력되는 경우, 연속으로 입력된 상기 캐시 리드 커맨드와 상기 다수의 다른 커맨드 사이에 상기 리드 완료 커맨드를 추가하고,
    적어도 한 개 이상의 상기 캐시 리드 커맨드가 연속으로 입력된 후 상기 비휘발성 메모리 장치의 캐시 리드 동작이 완료되었음을 상기 호스트 컨트롤러가 확인한 경우, 마지막으로 입력된 상기 캐시 리드 커맨드 하나 뒤에 상기 리드 완료 커맨드를 추가하며,
    상기 다수의 다른 커맨드가 입력된 후 상기 캐시 리드 커맨드가 입력되는 경우, 연속으로 입력된 상기 다수의 다른 커맨드와 상기 캐시 리드 커맨드 사이에 상기 리드 준비 커맨드를 추가하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    최대 N개(N은 3보다 큰 정수)의 커맨드를 저장하기 위한 커맨드 큐를 포함하며,
    상기 호스트 컨트롤러로부터 상기 커맨드 큐로 상기 다수의 다른 커맨드가 입력될 때, 상기 다수의 다른 커맨드보다 하나 앞서 상기 커맨드 큐에 저장된 커맨드가 상기 캐시 리드 커맨드로 확인되는 경우, 상기 다수의 다른 커맨드와 상기 캐시 리드 커맨드 사이에 상기 리드 완료 커맨드를 추가하고,
    상기 호스트 컨트롤러로부터 상기 캐시 리드 커맨드가 입력되어 상기 커맨드 큐에 저장된 후, 상기 호스트 컨트롤러에서 상기 비휘발성 메모리 장치의 캐시 리드 동작이 완료되었음을 확인할 때, 상기 커맨드 큐에 마지막으로 저장된 상기 캐시 리드 커맨드 하나 뒤에 상기 리드 완료 커맨드를 추가하며,
    상기 호스트 컨트롤러로부터 상기 커맨드 큐로 상기 캐시 리드 커맨드가 입력될 때, 상기 캐시 리드 커맨드보다 하나 앞서 상기 커맨드 큐에 저장된 커맨드가 상기 다수의 다른 커맨드로 확인되는 경우, 상기 캐시 리드 커맨드와 상기 다수의 다른 커맨드 사이에 상기 리드 준비 커맨드를 추가하는 메모리 시스템.
  4. 제1항에 있어서,
    상기 비휘발성 메모리 장치의 캐시 리드 동작이 성공하였는지 여부를 확인하는 ECC 유닛을 더 포함하며,
    상기 호스트 컨트롤러는, 상기 ECC 유닛의 출력신호에 응답하여 선택적으로 상기 비휘발성 메모리 장치의 리드 리트라이 동작을 제어하기 위한 리드 리트라인 커맨드를 생성하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 호스트 컨트롤러로부터 입력되는 상기 리드 리트라이 커맨드에 응답하여 상기 비휘발성 메모리 장치의 리드 리트라이 동작을 제어하되, 상기 리드 리트라이 커맨드가 입력되는 시점에서 상기 비휘발성 메모리 장치가 캐시 리드 동작을 수행하는 중이었는지 여부를 확인하여 선택적으로 상기 리드 리트라이 커맨드 하나 앞에 상기 리드 완료 커맨드를 추가하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    최대 N개(N은 3보다 큰 정수)의 커맨드를 저장하기 위한 커맨드 큐를 포함하며,
    상기 호스트 컨트롤러로부터 상기 커맨드 큐로 상기 리드 리트라이 커맨드가 입력될 때, 상기 비휘발성 메모리 장치가 캐시 리드 동작을 수행 중인 것으로 확인되는 경우, 상기 리드 리트라이 커맨드 하나 앞에 상기 리드 완료 커맨드를 추가하는 메모리 시스템.
  7. 제1항에 있어서,
    상기 비휘발성 메모리 장치는,
    비휘발성 메모리 셀 영역;
    상기 비휘발성 메모리 셀 영역으로부터 입/출력되는 데이터를 저장하는 페이지 버퍼; 및
    상기 페이지 버퍼에 연결되어 서로 간에 데이터를 전달하며, 상기 메모리 컨트롤러로부터 입/출력되는 데이터를 저장하는 캐시 버퍼를 포함하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 비휘발성 메모리 장치는,
    상기 메모리 컨트롤러로부터 인가되는 상기 리드 준비 커맨드 또는 상기 리드 완료 커맨드에 응답하여 상기 캐시 버퍼에 저장된 데이터를 삭제하는 메모리 시스템.
  9. 제7항에 있어서,
    상기 비활성화 메모리 장치는,
    상기 메모리 컨트롤러로부터 인가되는 상기 리드 준비 커맨드 또는 상기 리드 완료 커맨드에 응답하여 상기 페이지 버퍼 및 상기 캐시 버퍼에 저장된 데이터를 삭제하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 비휘발성 메모리 장치에서 수행되는 다수의 다른 동작에는,
    상기 비활성화 메모리 장치의 프로그램 동작, 및 상기 비활성화 메모리 장치의 이레이즈 동작이 포함되는 메모리 시스템.
  11. 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
    호스트로부터의 요청에 응답하여 상기 비휘발성 메모리 장치의 캐시 리드 동작을 제어하기 위한 캐시 리드 커맨드 및 캐시 리드 동작이 아닌 다수의 다른 동작을 제어하기 위한 다수의 다른 커맨드를 생성하는 단계; 및
    상기 생성하는 단계에서 생성된 상기 캐시 리드 커맨드 및 상기 다수의 다른 커맨드를 설정된 순서대로 입력받아 상기 비휘발성 메모리 장치의 동작을 제어하되, 상기 캐시 리드 커맨드의 입력보다 하나 앞 또는 뒤에서 입력되는 커맨드에 대응하는 상기 비휘발성 메모리 장치의 동작을 확인하여 상기 캐시 리드 커맨드의 하나 앞 또는 뒤에 리드 준비 커맨드 또는 리드 완료 커맨드를 추가하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제11항에 있어서,
    상기 추가하는 단계는,
    적어도 한 개 이상의 상기 캐시 리드 커맨드가 연속으로 입력된 후 상기 다수의 다른 커맨드가 입력되는 경우, 연속으로 입력된 상기 캐시 리드 커맨드와 상기 다수의 다른 커맨드 사이에 상기 리드 완료 커맨드를 추가하는 단계;
    적어도 한 개 이상의 상기 캐시 리드 커맨드가 연속으로 입력된 후 상기 비휘발성 메모리 장치의 캐시 리드 동작이 완료되었음을 상기 생성하는 단계에서 확인한 경우, 마지막으로 입력된 상기 캐시 리드 커맨드 하나 뒤에 상기 리드 완료 커맨드를 추가하는 단계; 및
    상기 다수의 다른 커맨드가 입력된 후 상기 캐시 리드 커맨드가 입력되는 경우, 연속으로 입력된 상기 다수의 다른 커맨드와 상기 캐시 리드 커맨드 사이에 상기 리드 준비 커맨드를 추가하는 단계를 포함하는 메모리 시스템의 동작방법.
  13. 제11항에 있어서,
    최대 N개(N은 3보다 큰 정수)의 커맨드를 저장할 수 있는 커맨드 큐에 상기 생성하는 단계에서 생성된 커맨드들을 설정된 순서대로 저장하는 단계를 더 포함하며,
    상기 추가하는 단계는,
    상기 생성하는 단계에서 생성된 상기 다수의 다른 커맨드가 상기 커맨드 큐로 입력될 때, 상기 다수의 다른 커맨드보다 하나 앞서 상기 커맨드 큐에 저장된 커맨드가 상기 캐시 리드 커맨드로 확인되는 경우, 상기 다수의 다른 커맨드와 상기 캐시 리드 커맨드 사이에 상기 리드 완료 커맨드를 추가하는 단계;
    상기 생성하는 단계에서 생성된 상기 캐시 리드 커맨드가 상기 커맨드 큐에 저장된 후, 상기 비휘발성 메모리 장치의 캐시 리드 동작이 완료되었음을 상기 생성하는 단계에서 확인할 때, 상기 커맨드 큐에 마지막으로 저장된 상기 캐시 리드 커맨드 하나 뒤에 상기 리드 완료 커맨드를 추가하는 단계; 및
    상기 생성하는 단계에서 생성된 상기 캐시 리드 커맨드가 상기 커맨드 큐로 입력될 때, 상기 캐시 리드 커맨드보다 하나 앞서 상기 커맨드 큐에 저장된 커맨드가 상기 다수의 다른 커맨드로 확인되는 경우, 상기 캐시 리드 커맨드와 상기 다수의 다른 커맨드 사이에 상기 리드 준비 커맨드를 추가하는 단계를 포함하는 메모리 시스템의 동작방법.
  14. 제11항에 있어서,
    상기 비휘발성 메모리 장치의 캐시 리드 동작이 성공하였는지 여부를 확인하는 단계를 더 포함하며,
    상기 생성하는 단계는, 상기 확인하는 단계의 결과에 응답하여 선택적으로 상기 비휘발성 메모리 장치의 리드 리트라이 동작을 제어하기 위한 리드 리트라인 커맨드를 생성하는 메모리 시스템의 동작방법.
  15. 제14항에 있어서,
    상기 생성하는 단계에서 생성된 상기 리드 리트라이 커맨드를 입력받아 상기 비휘발성 메모리 장치의 리드 리트라이 동작을 제어하되, 상기 리드 리트라이 커맨드가 입력되는 시점에서 상기 비휘발성 메모리 장치가 캐시 리드 동작을 수행하는 중이었는지 여부를 확인하여 선택적으로 상기 리드 리트라이 커맨드 하나 앞에 상기 리드 완료 커맨드를 추가하는 리트라이 추가단계를 더 포함하는 메모리 시스템.
  16. 제15항에 있어서,
    최대 N개(N은 3보다 큰 정수)의 커맨드를 저장할 수 있는 커맨드 큐에 상기 생성하는 단계에서 생성된 커맨드들을 설정된 순서대로 저장하는 단계를 더 포함하며,
    상기 리트라이 추가단계는,
    상기 생성하는 단계에서 생성된 상기 리드 리트라이 커맨드가 상기 커맨드 큐로 입력될 때, 상기 비휘발성 메모리 장치가 캐시 리드 동작을 수행 중인 것으로 확인되는 경우, 상기 리드 리트라이 커맨드 하나 앞에 상기 리드 완료 커맨드를 추가하는 메모리 시스템의 동작방법.
  17. 제11항에 있어서,
    상기 비휘발성 메모리 장치는, 비휘발성 메모리 셀 영역과, 상기 비휘발성 메모리 셀 영역으로부터 입/출력되는 데이터를 저장하는 페이지 버퍼, 및 상기 페이지 버퍼에 연결되어 서로 간에 데이터를 전달하며, 외부에서 입/출력되는 데이터를 저장하는 캐시 버퍼를 포함하며,
    상기 리드 준비 커맨드 또는 상기 리드 완료 커맨드에 응답하여 상기 비휘발성 메모리 장치의 상기 캐시 버퍼에 저장된 데이터를 삭제하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  18. 제11항에 있어서,
    상기 비휘발성 메모리 장치는, 비휘발성 메모리 셀 영역과, 상기 비휘발성 메모리 셀 영역으로부터 입/출력되는 데이터를 저장하는 페이지 버퍼, 및 상기 페이지 버퍼에 연결되어 서로 간에 데이터를 전달하며, 외부에서 입/출력되는 데이터를 저장하는 캐시 버퍼를 포함하며,
    상기 리드 준비 커맨드 또는 상기 리드 완료 커맨드에 응답하여 상기 비휘발성 메모리 장치의 상기 페이지 버퍼 및 상기 캐시 버퍼에 저장된 데이터를 삭제하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  19. 제11항에 있어서,
    상기 비휘발성 메모리 장치에서 수행되는 다수의 다른 동작에는,
    상기 비활성화 메모리 장치의 프로그램 동작, 및 상기 비활성화 메모리 장치의 이레이즈 동작이 포함되는 메모리 시스템의 동작방법.
KR1020160098528A 2016-08-02 2016-08-02 메모리 시스템 및 메모리 시스템의 동작방법 KR102684983B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160098528A KR102684983B1 (ko) 2016-08-02 메모리 시스템 및 메모리 시스템의 동작방법
US15/473,866 US10514863B2 (en) 2016-08-02 2017-03-30 Memory system and operation method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160098528A KR102684983B1 (ko) 2016-08-02 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
KR20180014994A true KR20180014994A (ko) 2018-02-12
KR102684983B1 KR102684983B1 (ko) 2024-07-16

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110196820A (zh) * 2018-02-26 2019-09-03 爱思开海力士有限公司 半导体存储器装置及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110196820A (zh) * 2018-02-26 2019-09-03 爱思开海力士有限公司 半导体存储器装置及其操作方法
KR20190102588A (ko) * 2018-02-26 2019-09-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20180039447A1 (en) 2018-02-08
US10514863B2 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
KR102651425B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102529696B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102664674B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180011376A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102593352B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180041428A (ko) 컨트롤러, 메모리 시스템 및 그의 동작 방법
KR20180031853A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102611292B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180006164A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180039785A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102653389B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190009573A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20170131796A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20180114417A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20180031851A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102475798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180088180A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20170135500A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102593552B1 (ko) 컨트롤러, 메모리 시스템 및 그의 동작 방법
KR20180046405A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180011375A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right