KR20180118329A - 메모리 시스템, 데이터 처리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템, 데이터 처리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180118329A
KR20180118329A KR1020170051481A KR20170051481A KR20180118329A KR 20180118329 A KR20180118329 A KR 20180118329A KR 1020170051481 A KR1020170051481 A KR 1020170051481A KR 20170051481 A KR20170051481 A KR 20170051481A KR 20180118329 A KR20180118329 A KR 20180118329A
Authority
KR
South Korea
Prior art keywords
channels
memory
commands
controller
command
Prior art date
Application number
KR1020170051481A
Other languages
English (en)
Inventor
오익성
김진웅
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170051481A priority Critical patent/KR20180118329A/ko
Priority to US15/862,755 priority patent/US10733093B2/en
Priority to CN201810159070.XA priority patent/CN108733595B/zh
Publication of KR20180118329A publication Critical patent/KR20180118329A/ko
Priority to US16/918,063 priority patent/US11321230B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Abstract

본 기술은, 메모리 장치로 데이터를 처리하는 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법에 관한 것으로, 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을, 포함하는 메모리 장치; 및 호스트(host)로부터 복수의 커맨드들을 수신하고, 상기 메모리 다이들에 대한 복수의 채널들을 확인한 후, 상기 채널들의 상태에 상응하여 상기 채널들에서 최상(best)의 전송 채널들과 최상의 수신 채널들을 결정하며, 상기 최상의 전송 채널들을 통해 상기 커맨드들에 해당하는 커맨드 동작들을 요청하고, 상기 최상의 수신 채널들을 통해 상기 커맨드 동작들의 수행 결과들을 수신하는 컨트롤러;를 포함할 수 있다.

Description

메모리 시스템, 데이터 처리 시스템 및 그것의 동작 방법{MEMORY SYSTEM, DATA PROCESSING SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템 및 데이터 처리 시스템에 관한 것으로, 보다 구체적으로는 메모리 장치로 데이터를 처리하는 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법을 제공한다.
본 발명의 실시 예들에 따른 메모리 시스템은, 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을, 포함하는 메모리 장치; 및 호스트(host)로부터 복수의 커맨드들을 수신하고, 상기 메모리 다이들에 대한 복수의 채널들을 확인한 후, 상기 채널들의 상태에 상응하여 상기 채널들에서 최상(best)의 전송 채널들과 최상의 수신 채널들을 결정하며, 상기 최상의 전송 채널들을 통해 상기 커맨드들에 해당하는 커맨드 동작들을 요청하고, 상기 최상의 수신 채널들을 통해 상기 커맨드 동작들의 수행 결과들을 수신하는 컨트롤러;를 포함할 수 있다.
여기서, 상기 컨트롤러는, 상기 최상의 전송 채널들을 통해 상기 메모리 다이들로 요청되는 상기 커맨드 동작들과, 상기 최상의 수신 채널들을 통해 상기 메모리 다이들로부터 수신되는 상기 수행 결과들 간을, 매칭(matching)한 후, 상기 커맨드들에 대한 응답으로 상기 수행 결과들을 상기 호스트로 제공할 수 있다.
그리고, 상기 컨트롤러는, 상기 최상의 전송 채널들을 통해 요청된 상기 커맨드 동작들에 대한 상기 커맨드들의 디스크립터(descriptor)와, 상기 최상의 수신 채널들을 통해 수신된 상기 수행 결과들의 디스크립터 간을, 매칭할 수 있다.
또한, 상기 컨트롤러는, 상기 채널들을 큐잉하는 적어도 하나의 채널 큐잉 모듈(Channel Queueing Module)을 포함하며; 상기 채널 큐잉 모듈은, 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로의 채널 스위칭(channel switching)을 수행하며, 상기 커맨드들의 디스크립터를 스택(stack)하고, 상기 커맨드 동작들이 요청된 상기 최상의 전송 채널들에 대한 채널 정보를 저장할 수 있다.
아울러, 상기 컨트롤러는, 상기 채널들에서 각 메모리 다이들에 대한 복수의 공유 채널(shared channel)들을 확인한 후, 상기 공유 채널들 별로 상기 최상의 전송 채널들과 상기 최상의 수신 채널들을 각각 결정하며; 상기 공유 채널들 별로 상기 채널 큐잉 모듈을 포함할 수 있다.
그리고, 상기 커맨드들의 디스크립터에는, 상기 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 및 상기 최상의 전송 채널들의 지시 정보가, 컨텍스트(context) 형태 또는 태그(tag) 형태로 포함될 수 있다.
또한, 상기 수행 결과들의 디스크립터에는, 상기 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 및 상기 최상의 전송 채널들의 지시 정보가, 컨텍스트(context) 형태 또는 태그(tag) 형태로 포함될 수 있다.
아울러, 상기 컨트롤러는, 상기 최상의 전송 채널들을 통해 상기 커맨드 동작들을 요청한 후, 상기 커맨드 동작들에 대한 상기 최상의 전송 채널들을 해제(release)하며; 상기 최상의 수신 채널들을 통해 상기 수행 결과들을 수신한 후, 상기 커맨드 동작들에 대한 상기 최상의 수신 채널들을 해제할 수 있다.
그리고, 상기 컨트롤러는, 상기 채널들에서 제1채널들과 제2채널들을 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로 결정하고; 상기 제1채널들을 통해 제1커맨드 동작들을 요청한 후, 상기 제1커맨드 동작들에 대해 상기 제1채널들을 해제하며; 상기 제2채널들을 통해 상기 제1커맨드 동작들의 수행 결과들을 수신한 후, 상기 제1커맨드 동작들에 대해 상기 제2채널들을 해제할 수 있다.
또한, 상기 컨트롤러는, 상기 해제된 제2채널들을 통해 제2커맨드 동작들을 요청한 후, 상기 제2커맨드 동작들에 대해 상기 제2채널들을 해제하며; 상기 해제된 제1채널들을 통해 상기 제2커맨드 동작들의 수행 결과들을 수신한 후, 상기 제2커맨드 동작들에 대해 상기 제1채널들을 해제할 수 있다.
아울러, 상기 컨트롤러는, 상기 채널들에서, 정상(normal) 상태의 레디(ready) 상태 또는 아이들(idle) 상태의 채널들을, 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로 결정할 수 있다.
그리고, 상기 컨트롤러는, 상기 채널들의 가용 용량 또는 동작 레벨을 확인한 후, 상기 가용 용량 또는 동작 레벨에 상응하여, 상기 채널들에서 상기 최상의 전송 채널들과 상기 최상의 수신 채널들을 결정할 수 있다.
또한, 상기 채널들을 통해 상기 컨트롤러와 연결되며, 상기 최상의 전송 채널들을 통해 전송된 상기 커맨드 동작들의 요청을, 상기 메모리 다이들로 전송하고, 상기 메모리 다이들에서의 상기 수행 결과들을, 상기 최상의 수신 채널들을 통해 상기 컨트롤러로 전송하는 채널 허브 모듈(Channel Hub Module);을 더 포함할 수 있다.
본 발명의 실시 예들에 따른 데이터 처리 시스템은, 복수의 메모리 장치들, 및 상기 메모리 장치들에 각각 대응하는 복수의 컨트롤러들이 각각 포함된 복수의 메모리 시스템들; 및 상기 메모리 시스템들에 대한 사용자 요청(user request)을 제공하는 호스트 장치;를 포함하며; 상기 메모리 시스템들에서 제1메모리 시스템의 제1컨트롤러는, 상기 메모리 시스템들에 대한 복수의 채널들을 확인한 후, 상기 채널들의 상태에 상응하여 상기 채널들에서 최상(best)의 전송 채널들과 최상의 수신 채널들을 결정하며, 상기 사용자 요청에 상응하는 커맨드들을, 상기 최상의 전송 채널들을 통해 상기 메모리 시스템들로 전송하고, 상기 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 상기 최상의 수신 채널들을 통해 상기 메모리 시스템들로부터 수신할 수 있다.
여기서, 상기 제1컨트롤러는, 상기 채널들에서 제1채널들과 제2채널들을 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로 결정하고; 상기 제1채널들을 통해 제1커맨드들을, 상기 메모리 시스템들에서 제2메모리 시스템으로 전송한 후, 상기 제1커맨드들에 대해 상기 제1채널을 해제하며; 상기 제2채널들을 통해 제2커맨드들을 상기 메모리 시스템들에서 제3메모리 시스템으로 전송한 후, 상기 제2커맨드들에 대해 상기 제2채널을 해제할 수 있다.
그리고, 상기 제1컨트롤러는, 상기 해제된 제2채널들을 통해 상기 제1커맨드들에 해당하는 제1커맨드 동작들의 수행 결과들을 수신한 후, 상기 제1커맨드 동작들에 대해 상기 제2채널들을 해제하고; 상기 해제된 제1채널들을 통해 상기 제2커맨드들에 해당하는 제2커맨드 동작들의 수행 결과들을 수신한 후, 상기 제2커맨드 동작들에 대해 상기 제1채널들을 해제할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템의 동작 방법은, 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을 포함하는 메모리 장치에 대해, 호스트(host)로부터 복수의 커맨드들을 수신하는 단계; 상기 메모리 다이들에 대한 복수의 채널들을 확인한 후, 상기 채널들의 상태에 상응하여 상기 채널들에서 최상(best)의 전송 채널들과 최상의 수신 채널들을 결정하는 단계; 상기 최상의 전송 채널들을 통해 상기 커맨드들에 해당하는 커맨드 동작들을 요청하는 단계; 상기 메모리 다이들에서 상기 커맨드 동작들을 수행하는 단계; 상기 최상의 수신 채널들을 통해 상기 커맨드 동작들의 수행 결과들을 수신하는 단계; 상기 최상의 전송 채널들을 통해 상기 메모리 다이들로 요청되는 상기 커맨드 동작들과, 상기 최상의 수신 채널들을 통해 상기 메모리 다이들로부터 수신되는 상기 수행 결과들 간을, 매칭(matching)하는 단계; 및 상기 커맨드들에 대한 응답으로 상기 수행 결과들을 상기 호스트로 제공하는 단계;를 포함할 수 있다.
여기서, 상기 매칭하는 단계는, 상기 최상의 전송 채널들을 통해 요청된 상기 커맨드 동작들에 대한 상기 커맨드들의 디스크립터(descriptor)와, 상기 최상의 수신 채널들을 통해 수신된 상기 수행 결과들의 디스크립터 간을, 매칭할 수 있다.
그리고, 상기 최상의 전송 채널들을 통해 상기 커맨드 동작들을 요청한 후, 상기 커맨드 동작들에 대한 상기 최상의 전송 채널들을 해제(release)하는 단계; 및 상기 최상의 수신 채널들을 통해 상기 수행 결과들을 수신한 후, 상기 커맨드 동작들에 대한 상기 최상의 수신 채널들을 해제하는 단계;를 더 포함할 수 있다.
또한, 상기 결정하는 단계는, 상기 채널들의 가용 용량 또는 동작 레벨을 확인한 후, 상기 가용 용량 또는 동작 레벨에 상응하여, 상기 채널들에서 상기 최상의 전송 채널들과 상기 최상의 수신 채널들을 결정하는 단계; 및 상기 채널들에서, 정상(normal) 상태의 레디(ready) 상태 또는 아이들(idle) 상태의 채널들을, 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로 결정하는 단계;를 더 포함할 수 있다.
본 발명의 실시 예들에 따른, 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5 내지 도 8은 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우의 일 예를 개략적으로 설명하기 위한 도면.
도 9는 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들을 수신할 경우의 커맨드들을 처리하는 동작 과정을 개략적으로 도시한 도면.
도 10 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명하며, 복수의 메모리 블록들(152,154,156)을 각각 포함하는 복수의 플래인들, 복수의 플래인들을 각각 포함하는 복수의 메모리 다이들, 및 복수의 메모리 다이들을 포함하는 메모리 장치(150)에 대해서는, 이하 도 6에서 보다 구체적으로 설명할 것임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 라이트 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들(또는 웨이(way)들)에서, 최상(best)의 채널들(또는 웨이들)을 결정한 후, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을, 최상의 채널들(또는 웨이들)을 통해, 수신한 후, 커맨드 동작들의 수행 결과들을 호스트(120)로 제공한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 전송 채널들(또는 전송 웨이들)을 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 메모리 다이들로 전송한다. 또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행한 후, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 채널들(또는 웨이들)의 상태에 상응한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신하며, 메모리 장치(150)의 메모리 다이들로부터 수신된 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로, 호스트(102)로 제공한다.
여기서, 컨트롤러(130)는, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인, 예컨대 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을, 해당하는 메모리 다이들로 전송, 다시 말해 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 해당하는 메모리 다이들로 요청한다. 또한, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통한 커맨드 동작들의 수행 요청에 상응하여, 해당하는 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신하며, 이때 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들), 다시 말해 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들의 수행 결과들을 수신한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭(matching)한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는, 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
즉, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 수신되는 복수의 커맨드들, 및 커맨드들에 해당하는 복수의 커맨드 동작들의 수행 결과들을, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 최상의 채널들(또는 웨이들)을 통해, 송수신한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)의 상태에 상응하여, 커맨드들이 메모리 장치(150)의 메모리 다이들로 전송되는 전송 채널들(또는 전송 웨이들)과, 커맨드 동작들의 수행 결과들이 메모리 장치(150)의 메모리 다이들로부터 수신되는 수신 채널들(또는 수신 웨이들)을, 각각 독립적으로 관리한다. 예컨대, 메모리 시스템(110)에서의 컨트롤러(130)는, 복수의 채널들(또는 웨이들)의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 제1커맨드가 전송되는 전송 채널(또는 전송 웨이)과, 제1커맨드에 해당하는 제1커맨드 동작의 수행 결과가 수신되는 수신 채널(또는 수신 웨이)을, 각각 독립적인 최상의 채널들(또는 웨이들)로 결정, 일 예로 전송 채널(또는 전송 웨이)을 제1최상의 채널(또는 웨이)로 결정하고, 수신 채널(또는 수신 웨이)을 제1최상의 채널(또는 웨이)로 결정하거나 제2최상의 채널(또는 웨이)로 결정한 후, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드의 전송과, 제1커맨드 동작의 수행 결과의 수신을, 각각 수행한다.
그러므로, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다. 여기서, 후술할 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)의 메모리 장치(150)에 포함된 메모리 다이들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 송수신하는 경우를 일 예로 하여 설명하지만, 컨트롤러(130) 및 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들을 각각의 메모리 시스템들에서 수행한 이후의 수행 결과들을, 송수신하는 경우에도 동일하게 적용될 수 있다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 커맨드들의 전송, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행, 및 커맨드 동작들에 대한 수행 결과들의 전송을, 처리함에 대해서는, 이하 도 5 내지 도 9에서 보다 구체적으로 설명할 것이므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다. 그러면 이하에서는, 도 5 내지 도 9를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치로의 데이터 처리, 특히 호스트(102)로부터 복수의 커맨드들을 수신하여 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우에 대해서 보다 구체적으로 설명하기로 한다.
도 5 내지 도 8은 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우의 일 예를 개략적으로 설명하기 위한 도면이다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 도 1에 도시한 메모리 시스템(110)에서 호스트(102)로부터 복수의 커맨드들을 수신하여 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드(write command)들을 수신하여 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하거나, 호스트(102)로부터 복수의 리드 커맨드(read command)들을 수신하여 리드 커맨드들에 해당하는 리드 동작들을 수행, 호스트(102)로부터 수신된 복수의 이레이즈 커맨드(erase command)들을 수신하여 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행, 또는 호스트(102)로부터 복수의 라이트 커맨드들 및 복수의 리드 커맨드들을 함께 수신하여 라이트 커맨드들 및 리드 커맨드들에 해당하는 프로그램 동작들 및 리드 동작들을 수행할 경우를 일 예로 하여 보다 구체적으로 설명하기로 한다.
여기서, 본 발명의 실시 예에서는, 호스트(102)로부터 복수의 커맨드들을 수신하여, 호스트(102)로부터 수신된 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우, 호스트(102)로부터 수신된 복수의 커맨드들을, 컨트롤러(130)와 메모리 장치(150) 간, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에 대한 복수의 채널(channel)들(또는 웨이(way)들)을 통해, 메모리 장치(150), 특히 메모리 장치(150)의 해당하는 메모리 다이들로 전송하며, 또한 메모리 장치(150)의 메모리 다이들에서 수행된 커맨드 동작들의 수행 결과들을, 복수의 채널들(또는 웨이들)을 통해 수신한 후, 호스트(102)로부터 수신된 커맨드들의 응답으로, 수행 결과들을 호스트(102)로 제공한다. 여기서, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 복수의 채널들(또는 웨이들)에 대한 상태를 확인한 후, 채널들 또는 웨이들의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 각각 독립적으로 최상(best)의 채널들(또는 웨이들)을 결정하며, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을 송수신한다.
즉, 본 발명의 실시 예에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 메모리 다이들이 포함된 메모리 장치(150)에서의 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 채널들(또는 웨이들)을, 커맨드들의 전송 채널들(또는 전송 웨이들)로 결정하며, 또한 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행할 경우, 채널들(또는 웨이들)의 상태에 상응하여 최상의 채널들(또는 웨이들)을, 커맨드 동작들에 대한 수행 결과들의 수신 채널들(또는 수신 웨이들)로 결정한다. 여기서, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 복수의 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라, 복수의 채널들(또는 웨이들)에서 최상의 채널들(또는 웨이들)을, 커맨드들의 전송 채널들(또는 전송 웨이들)과, 수행 결과들의 수신 채널들(또는 수신 웨이들)로, 각각 독립적으로 결정한다. 예컨대, 컨트롤러(130)는, 복수의 채널들(또는 웨이들)에서 제1최상의 채널들(또는 웨이들)을, 호스트(102)로부터 수신된 제1커맨드들에 대한 전송 채널들(또는 전송 웨이들)로 결정하고, 제1최상의 채널들(또는 웨이들) 또는 제2최상의 채널들(또는 웨이들)을, 제1커맨드들에 해당하는 제1커맨드 동작들의 수행 결과들에 대한 수신 채널들(또는 수신 웨이들)로 결정하며, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드들의 전송과, 제1커맨드 동작들의 수행 결과들의 수신을, 각각 수행한다.
그리고, 본 발명의 실시 예에 따른 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들과, 메모리 장치(150)로부터 수신되는 커맨드 동작들의 수행 결과들 간을 매칭(matching)한 후, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다. 이때, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 커맨드들에 대한 응답으로 호스트(102)로 제공한다. 여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는, 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
그러므로, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)의 메모리 장치(150)에 포함된 메모리 다이들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 송수신하는 경우를 일 예로 하여 설명하지만, 컨트롤러(130) 및 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들을 각각의 메모리 시스템들에서 수행한 이후의 수행 결과들을, 송수신하는 경우에도 동일하게 적용될 수 있다.
다시 말해, 본 발명의 실시 예에서는, 컨트롤러(130)와 메모리 장치(150)를 포함한 메모리 시스템(110)이 복수개가 존재하는 데이터 처리 시스템에서, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 커맨드들에 해당하는 커맨드 동작들이, 컨트롤러(130)와 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서 수행되도록, 호스트(102)로부터 수신된 복수의 커맨드들을, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해 전송하며, 또한 복수의 메모리 시스템들에서의 커맨드 동작들의 수행 결과들을, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해 수신한다. 이때, 본 발명의 실시 예에서는, 복수의 메모리 시스템들에 대한 제어 및 관리 기능을 수행하는 임의의 메모리 시스템, 예컨대 마스터(master) 메모리 시스템이, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)에서, 최상의 전송 채널들(또는 전송 웨이들)과 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한 후, 최상의 전송 채널들(또는 전송 웨이들)과 수신 채널들(또는 수신 웨이들)을 통해, 복수의 커맨드들과 커맨드 동작들의 수행 결과들을, 각각 송수신한다.
여기서, 본 발명의 실시 예에서는, 복수의 메모리 시스템들의 정보에 상응하여, 복수의 메모리 시스템들에서 제1메모리 시스템을 마스터 메모리 시스템으로 결정하거나, 또는 복수의 메모리 시스템들 간 경쟁(contention)을 통해 제1메모리 시스템을 마스터 메모리 시스템으로 결정한 후, 나머지 메모리 시스템들을 슬레이브(slave) 메모리 시스템들로 결정한다. 또한, 본 발명의 실시 예에서는, 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 채널들(또는 웨이들)을, 각각 독립적으로 전송 채널들(또는 전송 웨이들)과 수신 채널들(또는 수신 웨이들)로 결정한다. 그리고, 본 발명의 실시 예에서는, 마스터 메모리 시스템의 컨트롤러가, 호스트(102)로부터 수신된 복수의 커맨드들을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 복수의 메모리 시스템들에서 해당하는 메모리 시스템들로 전송하고, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 복수의 메모리 시스템들에서 해당하는 메모리 시스템들로부터 수신하며, 커맨드 동작들의 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로 호스트(102)로 제공한다. 여기서, 본 발명의 실시 예에서는, 마스터 메모리 시스템을, 메모리 시스템들의 정보에 따라 또는 메모리 시스템들 간의 경쟁을 통해, 제1메모리 시스템에서 다른 나머지 메모리 시스템들로 변경, 다시 말해 슬레이브 메모리 시스템들에서의 제2메모리 시스템으로, 동적으로 변경할 수 있으며, 제2메모리 시스템이 마스터 메모리 시스템이 될 경우, 제1메모리 시스템은 슬레이브 메모리 시스템이 된다.
즉, 본 발명의 실시 예에서는, 전술한 바와 같이, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인하거나, 또는 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인한다. 여기서, 본 발명의 실시 예에서는, 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정할 수 있다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다.
아울러, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 라이트 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 프로그램하여 저장, 다시 말해 프로그램 동작들을 수행하며, 또한 메모리 장치(150)로의 프로그램 동작들에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 그리고, 본 발명의 실시 예에서는, 메모리 장치(150)에 저장된 데이터에 대해, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 데이터의 맵 데이터를 확인하여, 메모리 장치(150)로부터 리드 커맨드들에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 경우, 즉 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 또한, 본 발명의 실시 예에서는, 메모리 장치(150)에 포함된 메모리 블록들에 대해, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 블록들을 확인한 후, 확인한 메모리 블록들에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 아울러, 본 발명의 실시 예에서는, 아울러, 본 발명의 실시 예에서는, 전술한 호스트(102)로부터 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신하여, 복수의 프로그램 동작들과 리드 동작들 및 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다.
또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)에서의 커맨드 동작들을, 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 수행할 수도 있다. 예컨대, 본 발명의 실시 예에서는, 컨트롤러(130)가, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터(user data) 및 메타 데이터(meta data)를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에 프로그램하여 저장하거나, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들로부터 리드하여 호스트(102)에 제공하거나, 또는 호스트(102)로부터 수신된 이레이즈 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에서 이레이즈한다.
여기서, 메타 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보(이하, '논리적(logical) 정보'라 칭하기로 함)가 포함된 제1맵 데이터, 및 물리적/논리적(P2L: Physical to Logical) 정보(이하, '물리적(physical) 정보'라 칭하기로 함)가 포함된 제2맵 데이터가 포함되며, 또한 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는, 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
즉, 본 발명의 실시 예에서는, 컨트롤러(130)가 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들, 예컨대 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)들에 라이트하여 저장하고, 또한 메모리 블록들에 저장된 유저 데이터에 대한 논리적 어드레스(logical address)와 물리적 어드레스(physical address) 간 매핑 정보, 즉 논리적 정보가 기록된 L2P 맵 테이블 또는 L2P 맵 리스트를 포함한 제1맵 데이터와, 유저 데이터가 저장된 메모리 블록들에 대한 물리적 어드레스와 논리적 어드레스 간 매핑 정보, 즉 물리적 정보가 기록된 P2L 맵 테이블 또는 P2L 맵 리스트를 포함한 제2맵 데이터를, 메모리 장치(150)의 메모리 블록들에서의 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 라이트하여 저장한다.
여기서, 컨트롤러(130)는, 호스트(102)로부터 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 유저 데이터를 메모리 블록들에 라이트하여 저장하고, 메모리 블록들에 저장된 유저 데이터에 대한 제1맵 데이터와 제2맵 데이터 등을 포함하는 메타 데이터를 메모리 블록들에 저장한다. 특히, 컨트롤러(130)는, 유저 데이터의 데이터 세그먼트(data segment)들이 메모리 장치(150)의 메모리 블록들에 저장됨에 상응하여, 메타 데이터의 메타 세그먼트(meta segment)들, 다시 말해 맵 데이터의 맵 세그먼트(map segment)들로 제1맵 데이터의 L2P 세그먼트들과 제2맵 데이터의 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들에 저장하며, 이때 메모리 장치(150)의 메모리 블록들에 저장된 맵 세그먼트들을, 컨트롤러(130)에 포함된 메모리(144)에 로딩하여, 맵 세그먼트들을 업데이트한다.
특히, 본 발명의 실시 예에서는, 전술한 바와 같이, 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 라이트 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 저장, 즉 프로그램 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 프로그램 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 리드 데이터를, 메모리 장치(150)로부터 리드하여, 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공하여, 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행한다.
특히, 본 발명의 실시 예에서는, 전술한 바와 같이, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터의 리드 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 리드 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 리드 동작들의 수행 결과들, 다시 말해 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 유저 데이터를 호스트(102)로 제공한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 장치(150)의 메모리 블록들을 확인한 후, 메모리 블록들에 대한 이레이즈 동작들을 수행한다.
특히, 본 발명의 실시 예에서는, 전술한 바와 같이, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 이레이즈 커맨드에 해당하는 메모리 장치(150)의 메모리 다이들에서 메모리 블록들에 대한 이레이즈 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 이레이즈 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 이레이즈 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
이렇게 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 복수의 커맨드들, 다시 말해 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 특히 복수의 커맨드들을 순차적으로 동시에 수신할 경우, 전술한 바와 같이, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 메모리 장치(150)로 요청, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에서 해당하는 커맨드 동작들의 수행을 요청하며, 또한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신한다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송된 커맨드들과 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신된 수행 결과들 간을 매칭하여, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답을, 호스트(102)로 제공한다.
여기서, 본 발명의 실시 예에서는, 전술한 바와 같이, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 장치(150)에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정할 뿐만 아니라, 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 시스템들에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인하며, 예컨대 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정한다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다. 또한, 본 발명의 실시 예에서는, 각 메모리 시스템들의 정보, 예컨대 각 메모리 시스템들 또는 각 메모리 시스템들에 포함된 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 동작들에 대한 능력(capability), 일 예로 커맨드 동작들에 대한 수행 능력(performance capability), 처리 능력(process capability), 처리 속도(process speed), 및 처리 레이턴시(process latency) 등에 상응하여, 복수의 메모리 시스템들에서, 마스터 메모리 시스템을 결정한다. 여기서, 마스터 메모리 시스템은, 복수의 메모리 시스템들 간의 경쟁을 통해, 결정될 수도 있으며, 일 예로 호스트(102)와 각 메모리 시스템들 간의 접속 순위에 따른 경쟁을 통해 결정될 수 있다. 그러면 이하에서는, 도 5 내지 도 8을 참조하여 본 발명의 메모리 시스템에서 복수의 커맨드들에 해당하는 커맨드 동작들의 수행에 대해 보다 구체적으로 설명하기로 한다.
우선, 도 5를 참조하면, 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 프로그램하여 저장하며, 또한 메모리 블록들(552,554,562,564,572,574,582,584)로의 프로그램 동작에 상응하여, 유저 데이터에 대한 메타 데이터를 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 저장한다.
여기서, 컨트롤러(130)는, 유저 데이터가 메모리 장치(150)의 (552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장됨을 지시하는 정보, 예컨대 제1맵 데이터와 제2맵 데이터를 생성 및 업데이트, 다시 말해 제1맵 데이터의 논리적 세그먼트들, 즉 L2P 세그먼트들과, 제2맵 데이터의 물리적 세그먼트들, 즉 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장한다.
예컨대, 컨트롤러(130)는, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 제1버퍼(510)에 캐싱(caching) 및 버퍼링(buffering), 즉 유저 데이터의 데이터 세그먼트들(512)을 데이터 버퍼/캐시인 제1버퍼(510)에 저장한 후, 제1버퍼(510)에 저장된 데이터 세그먼트들(512)을, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장한다. 그리고, 컨트롤러(130)는, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터의 데이터 세그먼트들(512)이, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 프로그램되어 저장됨에 따라, 제1맵 데이터와 제2맵 데이터를 생성 및 업데이트하여, 컨트롤러(130)의 메모리(144)에 포함된 제2버퍼(520)에 저장, 즉 유저 데이터에 대한 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 맵 버퍼/캐시인 제2버퍼(520)에 저장한다. 여기서, 컨트롤러(130)의 메모리(144)에서 제2버퍼(520)에는, 전술한 바와 같이, 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)이 저장되거나, 제1맵 데이터의 L2P 세그먼트들(522)에 대한 맵 리스트와, 제2맵 데이터의 P2L 세그먼트들(524)에 대한 맵 리스트가 저장될 수 있다. 아울러, 컨트롤러(130)는, 제2버퍼(520)에 저장된 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에 포함된 페이지들에 저장한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행하며, 이때 리드 커맨드들에 해당하는 유저 데이터의 맵 세그먼트들, 예컨대 제1맵 데이터의 L2P 세그먼트들(522)과 제2맵 데이터의 P2L 세그먼트들(524)을, 제2버퍼(520)에 로딩하여 확인한 후, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에서 해당하는 메모리 블록들의 페이지에 저장된 유저 데이터를 리드하며, 리드된 유저 데이터의 데이터 세그먼트들(512)을, 제1버퍼(510)에 저장한 후, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행하며, 이때 이레이즈 커맨드들에 해당하는 메모리 블록들을, 메모리 장치(150)의 메모리 블록들(552,554,562,564,572,574,582,584)에서 확인한 후, 확인된 메모리 블록들에 대해 이레이즈 동작을 수행한다.
또한, 도 6을 참조하면, 메모리 장치(150)는, 복수의 메모리 다이(memory die)들, 예컨대 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 메모리 다이3(670)을 포함하며, 각각의 메모리 다이들(610,630,650,670)은, 복수의 플래인(plane)들을 포함, 예컨대 메모리 다이0(610)은, 플래인0(612), 플래인1(616), 플래인2(620), 플래인3(624)을 포함하고, 메모리 다이1(630)은, 플래인0(632), 플래인1(636), 플래인2(640), 플래인3(644)을 포함하며, 메모리 다이2(650)는, 플래인0(652), 플래인1(656), 플래인2(660), 플래인3(664)을 포함하고, 메모리 다이3(670)은, 플래인0(672), 플래인1(676), 플래인2(680), 플래인3(684)을 포함한다. 그리고, 메모리 장치(150)에 포함된 메모리 다이들(610,630,650,670)에서의 각 플래인들(612,616,620,624,632,636,640,644,652,656,660,664,672,676,680,684)은, 복수의 메모리 블록들(614,618,622,626,634,638,642,646,654,658,662,666,674,678,682,686)을 포함, 예컨대 앞서 도 2에서 설명한 바와 같이, 복수의 페이지들, 예컨대 2M개의 페이지들(2MPages)을 포함하는 N개의 블록들(Block0, Block1, …, Block N-1)을 포함한다. 아울러, 메모리 장치(150)는, 각각의 메모리 다이들(610,630,650,670)에 대응하는 복수의 버퍼들, 예컨대 메모리 다이0(610)에 대응하는 버퍼0(628), 메모리 다이1(630)에 대응하는 버퍼1(648), 메모리 다이2(650)에 대응하는 버퍼2(668), 및 메모리 다이3(670)에 대응하는 버퍼3(688)을 포함한다.
그리고, 메모리 장치(150)에 포함된 버퍼들(628,648,66,688)에는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 커맨드 동작들에 상응하는 데이터가 저장된다. 예컨대, 프로그램 동작들을 수행할 경우에는, 프로그램 동작들에 상응하는 데이터가 버퍼들(628,648,66,688)에 저장된 후, 메모리 다이들(610,630,650,670)의 메모리 블록들에 포함된 페이지들에 저장되며, 리드 동작들을 수행할 경우에는, 리드 동작들에 상응하는 데이터가 메모리 다이들(610,630,650,670)의 메모리 블록들에 포함된 페이지들에서 리드되어 버퍼들(628,648,66,688)에 저장된 후, 컨트롤러(130)를 통해 호스트(102)로 제공된다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)에 포함된 버퍼들(628,648,668,688)이 각각 대응하는 메모리 다이들(610,630,650,670)의 외부에 존재하는 것을 일 예로 하여 설명하지만, 각각 대응하는 메모리 다이들(610,630,650,670)의 내부에 존재할 수도 있으며, 또한 버퍼들(628,648,668,688)은, 각 메모리 다이들(610,630,650,670)에서 각 플래인들(612,616,620,624,632,636,640,644,652,656,660,664,672,676,680,684) 또는 각 메모리 블록들(614,618,622,626,634,638,642,646,654,658,662,666,674,678,682,686)에 대응할 수도 있다. 그리고, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)에 포함된 버퍼들(628,648,668,688)이, 앞서 도 3에서 설명한 바와 같이, 메모리 장치(150)에 포함된 복수의 페이지 버퍼(322,324,326)들인 것을 일 예로 설명하지만, 메모리 장치(150)에 포함된 복수의 캐시들 또는 복수의 레지스터(register)들이 될 수도 있다. 그러면 이하에서는, 도 7을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 복수의 커맨드들, 예컨대 복수의 라이트 커맨드들을 수신하거나, 복수의 리드 커맨드들을 수신하거나, 또는 복수의 이레이즈 커맨드들을 수신하거나, 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 호스트(102)로부터 수신된 복수의 커맨드들의 처리, 및 복수의 커맨드들에 해당하는 복수의 커맨드 동작들의 수행, 그리고 커맨드 동작들에 대한 수행 결과들의 처리에 대해서, 일 예를 통해 보다 구체적으로 설명하기로 한다.
도 7을 참조하면, 컨트롤러(130)는, 호스트(102)로부터 수신되는 복수의 커맨드들, 예컨대 라이트 커맨드들, 리드 커맨드들, 또는 이레이즈 커맨드들을, 수신하며, 커맨드 큐잉 모듈(Command Queuing Module)(705)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 큐잉하고, 또한 커맨드 큐잉 모듈(705)에서 큐잉된 커맨드들을, 커맨드 파싱 모듈(Command Parsing Module)(710)을 통해 파싱한다. 그리고, 컨트롤러(130)는, 채널 큐잉 모듈(Channel Queueing Module)(715)을 통해, 메모리 장치(150)에 대한 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들(610,630,650,670,695)에서의 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)을 큐잉하며, 스케쥴링 모듈(Scheduling Module)(720)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 메모리 장치(150)에 대한 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)을 스케쥴링한다. 아울러, 호스트(102)로부터 수신된 복수의 커맨드들은, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서 해당하는 채널들을 통해 채널 허브 모듈(Channel Hub Module)(725)로 전송된 후 복수의 메모리 다이들(610,630,650,670,695)에서 해당하는 메모리 다이들로 전송된다. 그리고, 커맨드들에 해당하는 커맨드 동작들이 복수의 메모리 다이들(610,630,650,670,695)에서 수행되며, 커맨드 동작들의 수행 결과들은, 채널 허브 모듈(725)로 전송된 후, 복수의 커맨드들(CH0, CH1, CH2, CH3, …, CHi)에서 해당하는 채널들을 통해, 컨트롤러(130)로 전송된다. 또한, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)을 통해, 복수의 메모리 다이들(610,630,650,670,695)로 전송된 커맨드들과 복수의 메모리 다이들(610,630,650,670,695)로부터 수신된 커맨드 동작들의 수행 결과들을 매칭, 특히 커맨드들의 디스크립터와 수행 결과들의 디스크립터 간을 매칭한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들의 지시 정보, 예컨대 전송 채널들의 식별자(일 예로, 채널 번호) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들, 다시 말해 커맨드들이 전송된 전송 채널들의 지시 정보, 예컨대 전송 채널들의 식별자(일 예로, 채널 번호) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들의 지시 정보는, 컨텍스트 형태 또는 태그 형태로, 디스크립터에 포함될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(130)의 커맨드 큐잉 모듈(705)은, 호스트(102)로부터 수신되는 복수의 커맨드들을 큐잉하며, 컨트롤러(130)의 커맨드 파싱 모듈(710)은, 커맨드 큐잉 모듈(705)에서 큐잉되는 커맨드들을 파싱한다.
그리고, 컨트롤러(130)의 채널 큐잉 모듈(715)은, 메모리 장치(150)에 포함된 복수의 메모리 다이들(610,630,650,670,695)에서의 채널들(CH0, CH1, CH2, CH3, …, CHi), 다시 말해 복수의 메모리 다이들(610,630,650,670,695)과 컨트롤러(130) 간 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)을 큐잉한다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)에 대한 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi), 즉 복수의 메모리 다이들(610,630,650,670,695)에서의 채널들(CH0, CH1, CH2, CH3, …, CHi)을 일 예로 하여 설명하지만, 복수의 웨이들일 경우에도 동일하게 적용될 수 있다.
또한, 컨트롤러(130)의 스케쥴링 모듈(720)은, 커맨드 큐잉 모듈(705)에서 큐잉되는 커맨드들 및 커맨드 파싱 모듈(710)에서 파싱되는 커맨드들을 확인한다. 그리고, 스케쥴링 모듈(720)은, 채널 큐잉 모듈(715)에서 큐잉되는 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)을 확인하며, 특히 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태를 확인한다. 아울러, 스케쥴링 모듈(720)은, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태에 상응하여, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서, 커맨드들을 메모리 장치(150)로 전송하기 위한 전송 채널들과, 커맨드 동작들의 수행 결과들을 메모리 장치(150)로부터 수신하기 위한 수신 채널들을, 각각 독립적으로 결정한다.
다시 말해, 스케쥴링 모듈(720)은, 채널 큐잉 모듈(715)에서 큐잉되는 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi) 및 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태를 확인한 후, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태에 따라, 최상의 채널들을, 커맨드들의 전송 채널들과 수행 결과들의 수신 채널들로 각각 독립적으로 결정한다. 여기서, 스케쥴링 모듈(720)은, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인한 후, 정상 상태에서 레디 상태 또는 아이들 상태의 채널들을, 최상의 채널들로 결정, 다시 말해 커맨드들을 전송하기 위한 최상의 전송 채널들과 수행 결과들을 수신하기 위한 최상의 수신 채널들로 결정한다. 또한, 스케쥴링 모듈(720)은, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서, 채널의 가용 용량이 정상 범위에 존재하거나 또는 채널의 동작 레벨이 정상 범위에 존재하는 채널들을, 최상의 채널들로 결정, 즉 커맨드들을 전송하기 위한 최상의 전송 채널들과 수행 결과들을 수신하기 위한 최상의 수신 채널들로 결정한다. 여기서, 채널의 동작 레벨은, 각 채널들에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다.
아울러, 컨트롤러(130)는, 스케쥴링 모듈(720)에서의 스케쥴링에 상응하여, 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)을 통해 송수신한다. 특히, 컨트롤러(130)는, 커맨드들에 대한 최상의 전송 채널들을 통해, 커맨드들을 메모리 장치(150)에서 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 최상의 수신 채널들을 통해 메모리 다이들로부터 수신한다. 여기서, 컨트롤러(130)는, 채널 큐잉 모듈(715)을 통해, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서, 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태에 상응한 최상의 전송 채널들 및 최상의 수신 채널들로 채널 스위칭(channel switching)을 수행한다. 그리고, 컨트롤러(130)는, 채널 큐잉 모듈(715)을 통해, 커맨드들의 디스크립터를 스택(stack)하며, 특히 커맨드들이 각각 전송된 최상의 전송 채널들에 대한 채널 정보, 예컨대 커맨드들과 각 커맨드들이 전송된 최상의 전송 채널들 간의 채널 매핑 정보를 저장한다. 또한, 컨트롤러(130)는, 채널 큐잉 모듈(715)을 통해, 수행 결과들의 디스크립터를 스택하며, 특히 커맨드들의 디스크립터와 수행 결과들의 디스크립터 간을 매칭하여, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을 확인한 후, 호스트(102)로부터 수신된 커맨드들의 응답으로 수행 결과들을, 호스트(102)로 제공한다.
아울러, 채널 허브 모듈(725)은, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서 최상의 전송 채널들을 통해, 컨트롤러(130)로부터 복수의 커맨드들을 수신하며, 커맨드들의 디스크립터를 확인한 후, 커맨드들을 각각 해당하는 메모리 다이들로 전송한다. 또한, 채널 허브 모듈(725)은, 메모리 장치(150)의 메모리 다이들(610,630,650,695)로부터 커맨드 동작들의 수행 결과들을 수신한 후, 커맨드 동작들의 수행 결과들을, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서 최상의 수신 채널들을 통해, 컨트롤러(130)로 전송한다.
여기서, 채널 허브 모듈(725)은, 컨트롤러(130)로부터 최상의 수신 채널들에 대한 채널 정보를 수신하며, 컨트롤러(130)로부터 수신된 채널 정보를 통해, 최상의 수신 채널들을 확인한 후, 최상의 수신 채널들을 통해, 커맨드 동작들의 수행 결과들을, 컨트롤러(130)로 전송한다. 즉, 컨트롤러(130)는, 전술한 바와 같이, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상응하여 결정한 최상의 수신 채널들에 대한 채널 정보를, 채널 허브 모듈(725)로 전송하며, 채널 허브 모듈(725)은, 채널 정보를 통해 최상의 수신 채널들을 확인한 후, 최상의 수신 채널들을 통해 커맨드 동작들의 수행 결과들을 컨트롤러(130)로 전송한다. 여기서, 최상의 수신 채널들에 대한 채널 정보는, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이스 프로토콜을 통해, 예컨대 플래시 인터페이스 계층(FIL: Flash Interface Layer) 프로토콜을 통해 채널 허브 모듈(725)로 전송될 수 있고, 또한 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서 최상의 전송 채널들을 통한 커맨드들의 전송 시에, 채널 허브 모듈(725)로 전송될 수 있으며, 이때 커맨드들에서의 예비(reserved) 영역, 예컨대 커맨드들의 디스크립터에서 예비 영역들에 포함될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110) 내에서 컨트롤러(130)와 메모리 장치(150) 사이에 존재하여, 컨트롤러(130)로부터 연결된 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)이 채널 허브 모듈(725)와 연결된 것을 일 예로 하여 설명하지만, 채널 허브 모듈(725)이 메모리 장치(150) 내에 존재하거나 또는 컨트롤러(130) 내에 존재하고, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)을 통해 컨트롤러(130)와 메모리 장치(150)가 직접적으로 연결될 경우에도 동일하게 적용될 수 있다.
예컨대, 컨트롤러(130)는, 호스트(102)로부터 복수의 커맨드들을 수신, 일 예로 제1리드 커맨드와 제2리드 커맨드 및 제1라이트 커맨드와 제2라이트 커맨드를 각각 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태를 확인한 후, 제1리드 커맨드 및 제2리드 커맨드와 제1라이트 커맨드 및 제2라이트 커맨드를 전송하기 위한 최상의 전송 채널들을, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서 결정한다. 여기서, 컨트롤러(130)가 임의의 t0 시점에 제1리드 커맨드와 제1라이트 커맨드를 전송하고, 임의의 t1 시점에 제2리드 커맨드와 제2라이트 커맨드를 전송할 경우, 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태에 따라, t0 시점에서의 최상의 전송 채널들을 결정, 다시 말해 제1리드 커맨드와 제1라이트 커맨드에 대한 최상의 전송 채널들을 결정하고, t1 시점에서의 최상의 전송 채널들을 결정, 다시 말해 제2리드 커맨드와 제2라이트 커맨드에 대한 최상의 전송 채널들을 결정한다. 일 예로, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서, 제1리드 커맨드의 최상의 전송 채널을 CH1로 결정, 제1라이트 커맨드의 최상의 전송 채널을 CH2로 결정, 제2리드 커맨드의 최상의 전송 채널을 CH3으로 결정, 및 제2라이트 커맨드의 최상의 전송 채널을 CH0으로 결정한다. 여기서, 컨트롤러(130)는, 각 커맨드들의 최상의 전송 채널들에 대한 채널 정보, 다시 말해 각 커맨드들과 최상의 전송 채널들 간 채널 매핑 정보를 생성하여 저장하며, 또한 최상의 전송 채널들로 전송되는 각 커맨드들의 디스크립터를 스택한다.
그리고, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서, 복수의 커맨드들의 상태에 따라 결정된 최상의 전송 채널들을 통해, 복수의 커맨드들을 해당하는 메모리 다이들로 각각 전송한다. 다시 말해, 컨트롤러(130)는, 최상의 전송 채널 CH1을 통해 제1리드 커맨드를 전송하며, 채널 허브 모듈(725)는, 제1리드 커맨드를 해당하는 메모리 다이들, 예컨대 메모리 다이0(610)으로 전송한다. 또한, 컨트롤러(130)는, 최상의 전송 채널 CH2를 통해 제1라이트 커맨드를 전송하며, 채널 허브 모듈(725)는, 제1라이트 커맨드를 해당하는 메모리 다이들, 예컨대 메모리 다이1(630)로 전송한다. 아울러, 컨트롤러(130)는, 최상의 전송 채널 CH0을 통해 제2라이트 커맨드를 전송하며, 채널 허브 모듈(725)는, 제2라이트 커맨드를 해당하는 메모리 다이들, 예컨대 메모리 다이3(650)으로 전송한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널 CH3을 통해 제2리드 커맨드를 전송하며, 채널 허브 모듈(725)는, 제2리드 커맨드를 해당하는 메모리 다이들, 예컨대 메모리 다이2(650)로 전송한다.
여기서, 컨트롤러(130)는, 최상의 전송 채널들을 통해 복수의 커맨드들을 전송한 후, 최상의 전송 채널들을 공유(share)하도록 복수의 커맨드들에 대한 최상의 전송 채널들을 해제(release)한다. 예컨대, 컨트롤러(130)는, 최상의 전송 채널 CH1을 통해 제1리드 커맨드를 전송한 후, 제1리드 커맨드에 대한 최상의 전송 채널 CH1을 해제한다. 그에 따라, 컨트롤러(130)는, 최상의 전송 채널 CH1을, 제1리드 커맨드에 대한 전용 채널(dedicated channel)로의 점유(occupy)없이, 다시 말해 최상의 전송 채널 CH1을, 제1리드 커맨드의 전송, 및 제1리드 커맨드에 해당하는 제1리드 동작의 수행 결과 수신을 위한 전용 채널, 즉 제1리드 동작에 대한 전용 채널로의 점유 없이, 다른 커맨드들 또는 수행 결과들의 송수신을 위해 공유, 즉 다른 커맨드 동작들을 위해 공유한다. 또한, 컨트롤러(130)는, 최상의 전송 채널 CH2, CH0, 및 CH3을 통해 제1라이트 커맨드, 제2라이트 커맨드, 및 제2리드 커맨드를 각각 전송한 후, 제1라이트 커맨드, 제2라이트 커맨드, 및 제2리드 커맨드에 대한 최상의 전송 채널 CH2, CH0, 및 CH3을 해제하며, 그에 따라 최상의 전송 채널 CH2, CH0, 및 CH3 또한, 제1라이트 커맨드, 제2라이트 커맨드, 및 제2리드 커맨드에 대한 전용 채널, 즉 제1라이트 커맨드와 제2라이트 커맨드 및 제2리드 커맨드에 해당하는 커맨드 동작들에 대한 전용 채널로의 점유 없이, 다른 커맨드들 또는 수행 결과들의 송수신을 위해 공유, 즉 다른 커맨드 동작들을 위해 공유한다.
아울러, 최상의 전송 채널들을 통해 전송된 복수의 커맨드들에 해당하는 커맨드 동작들이, 메모리 장치(150)의 메모리 다이들(610,630,650,670,695)에서 수행된다. 예컨대, 제1리드 커맨드에 해당하는 제1리드 동작이 메모리 다이0(610)에서 수행되고, 제1라이트 커맨드에 해당하는 제1프로그램 동작이 메모리 다이1(630)에서 수행되며, 제2리드 커맨드에 해당하는 제2리드 동작이 메모리 다이2(650)에서 수행되고, 제2라이트 커맨드에 해당하는 제2프로그램 동작이 메모리 다이3(670)에서 수행된다.
또한, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 메모리 장치(150)로부터 수신하기 위한 최상의 수신 채널들을, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서 결정한다. 여기서, 컨트롤러(130)가 임의의 t2 시점에 제1리드 동작의 수행 결과와 제2리드 동작의 수행 결과를 수신하고, 임의의 t3 시점에 제1프로그램 동작의 수행 결과와 제2프로그램 동작의 수행 결과를 수신할 경우, 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태에 따라, t2 시점에서의 최상의 수신 채널들을 결정, 다시 말해 제1리드 동작의 수행 결과와 제2리드 동작의 수행 결과에 대한 최상의 수신 채널들을 결정하고, t3 시점에서의 최상의 수신 채널들을 결정, 다시 말해 제1프로그램 동작의 수행 결과와 제2프로그램 동작의 수행 결과에 대한 최상의 수신 채널들을 결정한다. 일 예로, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서, 제1리드 동작의 수행 결과의 최상의 수신 채널을 CH2로 결정, 제2리드 동작의 수행 결과의 최상의 수신 채널을 CH3으로 결정, 제1프로그램 동작의 수행 결과의 최상의 수신 채널을 CH1로 결정, 및 제2프로그램 동작의 수행 결과의 최상의 수신 채널을 CH4로 결정한다.
여기서, 컨트롤러(130)는, 전술한 바와 같이, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태에 따라, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 최상의 전송 채널들과, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 결과들에 대한 최상의 수신 채널들을, 각각 독립적으로 결정한다. 이때, 컨트롤러(130)는, 복수의 커맨드들이 최상의 전송 채널들을 통해 전송된 후, 복수의 커맨드들에 대한 최상의 전송 채널들이 해제됨에 따라, 복수의 커맨드들에 대한 최상의 전송 채널들에서, 수행 결과들에 대한 최상의 수신 채널들을 결정할 수 있다. 즉, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태에 따라, 제1리드 커맨드, 제1라이트 커맨드, 및 제2리드 커맨드에 대한 최상의 전송 채널 CH1, CH2, CH3을, 제1프로그램 동작의 수행 결과, 제1리드 동작의 수행 결과, 및 제2리드 동작의 수행 결과에 대한 최상의 수신 채널들로 결정한다. 또한, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태에 따라, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)에서 각각 결정된 최상의 수신 채널들에 대한 채널 정보, 즉 각 커맨드 동작들의 수행 결과들을 수신하는 최상의 수신 채널들에 대한 채널 정보를, 채널 허브 모듈(725)로 전송한다.
그리고, 컨트롤러(130)는, 각 메모리 다이들에서 수행된 커맨드 동작들의 수행 결과들을, 해당하는 최상의 수신 채널들을 통해 수신한다. 여기서, 각 메모리 다이들에서 수행된 커맨드 동작들의 수행 결과들은, 채널 허브 모듈(725)로 전송되며, 채널 허브 모듈(725)은, 컨트롤러(130)로부터 수신된 채널 정보에 따라, 각 커맨드 동작들의 수행 결과들을, 해당하는 최상의 수신 채널들을 통해 컨트롤러(130)로 전송한다. 예컨대, 컨트롤러(130)는, 최상의 수신 채널 CH2를 통해 제1리드 동작의 수행 결과를 수신하고, 최상의 수신 채널 CH3을 통해 제2리드 동작의 수행 결과를 수신하며, 최상의 수신 채널 CH1을 통해 제1프로그램 동작의 수행 결과를 수신하고, 최상의 수신 채널 CH4를 통해 제2프로그램 동작의 수행 결과를 수신한다.
여기서, 컨트롤러(130)가, 전술한 바와 같이, 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)의 상태에 따라, 복수의 커맨드들에 대한 최상의 전송 채널들과 수행 결과들에 대한 최상의 수신 채널들을, 각각 독립적으로 결정함에 따라, 커맨드들이 전송되는 채널들과, 각 커맨드들에 해당하는 커맨드 동작들의 수행 결과들이 수신되는 채널들은, 각각 독립적인 관계가 된다. 다시 말해, 커맨드들의 전송 채널들과 커맨드 동작들의 수행 결과들의 수신 채널들은, 각각 상이한 채널이 되거나, 또는 동일한 채널이 될 수 있다. 예컨대, 제1리드 커맨드의 전송 채널 CH1과 제1리드 동작의 수행 결과의 수신 채널 CH2, 제1라이트 커맨드의 전송 채널 CH2와 제1프로그램 동작의 수행 결과의 수신 채널 CH1, 제2라이트 커맨드의 전송 채널 CH0과 제2프로그램 동작의 수행 결과의 수신 채널4는, 각각 전송 채널과 수신 채널이 상이한 채널이 된다. 또한, 제2리드 커맨드의 전송 채널 CH3과 제2리드 동작의 수행 결과의 수신 채널 CH3은, 전송 채널과 수신 채널이 동일한 채널이 된다.
그리고, 컨트롤러(130)는, 최상의 수신 채널들을 통해 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을 수신한 후, 수행 결과들을 통해 커맨드 동작들의 수행이 성공인 지를 확인하며, 커맨드 동작들의 수행이 성공일 경우, 최상의 수신 채널들을 공유하도록 복수의 커맨드 동작들의 수행 결과들에 대한 최상의 수신 채널들을 해제한다. 예컨대, 컨트롤러(130)는, 최상의 수신 채널 CH2를 통해 제1리드 동작의 수행 결과를 수신한 후, 제1리드 동작의 수행이 성공일 경우, 제1리드 동작의 수행 결과에 대한 최상의 수신 채널 CH2를 해제한다. 그에 따라, 컨트롤러(130)는, 최상의 수신 채널 CH2를 제1리드 동작의 수행 결과에 대한 전용 채널로의 점유 없이, 다시 말해 최상의 수신 채널 CH2를 제1리드 동작에 대한 전용 채널로의 점유 없이, 다른 커맨드들 또는 수행 결과들의 송수신을 위해 공유, 즉 다른 커맨드 동작들을 위해 공유한다. 또한, 컨트롤러(130)는, 최상의 수신 채널 CH3, CH1, CH4를 통해, 제2리드 동작의 수행 결과, 제1프로그램 동작의 수행 결과, 및 제2프로그램 동작의 수행 결과를 수신한 후, 제2리드 동작과 제1프로그램 동작 및 제2프로그램 동작이 성공일 경우, 제2리드 동작의 수행 결과, 제1프로그램 동작의 수행 결과, 및 제2프로그램 동작의 수행 결과에 대한 최상의 수신 채널 CH3, CH1, CH4를 해제하며, 그에 따라 최상의 수신 채널 CH3, CH1, CH4 또한, 제2리드 동작의 수행 결과, 제1프로그램 동작의 수행 결과, 및 제2프로그램 동작의 수행 결과에 대한 전용 채널, 즉 제2리드 동작과 제1프로그램 동작 및 제2프로그램 동작에 대한 전용 채널로의 점유 없이, 다른 커맨드들 또는 수행 결과들의 송수신을 위해 공유, 즉 다른 커맨드 동작들을 위해 공유한다.
아울러, 컨트롤러(130)는, 최상의 전송 채널들을 통해 전송된 커맨드들의 디스크립터와, 최상의 수신 채널들을 통해 수신된 수행 결과들의 디스크립터 간을, 매칭한 후, 호스트(102)로부터 수신된 커맨드들의 응답으로 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다. 예컨대, 컨트롤러(130)는, 최상의 전송 채널 CH1을 통해 전송된 제1리드 커맨드의 디스크립터와 최상의 수신 채널 CH2를 통해 수신된 제1리드 동작의 수행 결과의 디스크립터 간을 매칭한 후, 제1리드 커맨드의 응답으로 제1리드 동작의 수행 결과, 다시 말해 제1리드 데이터를 호스트(102)로 제공한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널 CH3을 통해 전송된 제2리드 커맨드의 디스크립터와 최상의 수신 채널 CH3을 통해 수신된 제2리드 동작의 수행 결과의 디스크립터 간을 매칭한 후, 제2리드 커맨드의 응답으로 제2리드 동작의 수행 결과, 다시 말해 제2리드 데이터를 호스트(102)로 제공한다. 또한, 컨트롤러(130)는, 최상의 전송 채널 CH2를 통해 전송된 제1라이트 커맨드의 디스크립터와 최상의 수신 채널 CH1을 통해 수신된 제1프로그램 동작의 수행 결과의 디스크립터 간을 매칭한 후, 제1라이트 커맨드의 응답으로 제1프로그램 동작의 수행 결과, 다시 말해 제1라이트 데이터의 정상 저장을 지시하는 신호를 호스트(102)로 제공한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널 CH0을 통해 전송된 제2라이트 커맨드의 디스크립터와 최상의 수신 채널 CH4를 통해 수신된 제2프로그램 동작의 수행 결과의 디스크립터 간을 매칭한 후, 제2라이트 커맨드의 응답으로 제2프로그램 동작의 수행 결과, 다시 말해 제2라이트 데이터의 정상 저장을 지시하는 신호를 호스트(102)로 제공한다. 그러면 이하에서는, 도 8을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 복수의 커맨드들, 예컨대 복수의 라이트 커맨드들을 수신하거나, 복수의 리드 커맨드들을 수신하거나, 또는 복수의 이레이즈 커맨드들을 수신하거나, 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 호스트(102)로부터 수신된 복수의 커맨드들의 처리, 및 복수의 커맨드들에 해당하는 복수의 커맨드 동작들의 수행, 그리고 커맨드 동작들에 대한 수행 결과들의 처리에 대해서, 다른 일 예를 통해 보다 구체적으로 설명하기로 한다.
도 8을 참조하면, 컨트롤러(130)는, 호스트(102)로부터 수신되는 복수의 커맨드들, 예컨대 라이트 커맨드들, 리드 커맨드들, 또는 이레이즈 커맨드들을, 수신하며, 커맨드 큐잉 모듈(705)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 큐잉하고, 또한 커맨드 큐잉 모듈(705)에서 큐잉된 커맨드들을, 커맨드 파싱 모듈(710)을 통해 파싱한다. 그리고, 컨트롤러(130)는, 복수의 채널 큐잉 모듈들(802,804,806,808)을 통해, 메모리 장치(150)에 대한 복수의 채널들, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에서의 복수의 채널들을 큐잉한다. 여기서, 메모리 장치(150)에는, 복수의 메모리 다이들(822,824,826,832,834,836,842,844,846,852,854,856)이 포함되며, 이때 임의의 메모리 다이들이 임의의 채널들에 공유하여 연결, 예컨대 3개의 메모리 다이들이 공유 채널(shared channel)들에 연결될 수 있다.
일 예로, 메모리 장치(150)에 포함된 복수의 메모리 다이들(822,824,826,832,834,836,842,844,846,852,854,856)에서, 제1메모리 다이 그룹(820)의 메모리 다이들(822,824,826)은, 제1공유 채널들(CH0, CH1)과 연결되고, 제2메모리 다이 그룹(830)의 메모리 다이들(832,834,836)은, 제2공유 채널들(CH3, CH4)에 연결되며, 제3메모리 다이 그룹(840)의 메모리 다이들(842,844,846)은, 제3공유 채널들(CH4, CH5)에 연결되고, 제4메모리 다이 그룹(850)의 메모리 다이들(852,854,856)은, 제4공유 채널들(CH6, CH7)에 연결된다. 여기서, 메모리 장치(150)에 포함된 복수의 메모리 다이들(822,824,826,832,834,836,842,844,846,852,854,856)이, 해당하는 공유 채널들에 각각 연결됨에 따라, 동일한 공유 채널들에 연결된 메모리 다이들은 동일한 메모리 다이 그룹에 포함된다.
이때, 컨트롤러(130)는, 복수의 채널 큐잉 모듈들(802,804,806,808)을 통해, 메모리 장치(150)의 메모리 다이들(822,824,826,832,834,836,842,844,846,852,854,856)에 대한 각각의 공유 채널들을 큐잉하며, 특히 채널 큐잉 모듈1(802)을 통해 제1공유 채널들(CH0, CH1)을 큐잉하며, 채널 큐잉 모듈2(804)를 통해 제2공유 채널들(CH2, CH3)을 큐잉하고, 채널 큐잉 모듈3(806)을 통해 제3공유 채널들(CH4, CH5)을 큐잉하며, 채널 큐잉 모듈4(808)을 통해 제4공유 채널들(CH6, CH7)을 큐잉한다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 각각 동일한 개수의 공유 채널들에 동일한 3개의 메모리 다이들이 연결되는 것을 일 예로 하여 설명하지만, 각각 서로 다른 개수의 공유 채널들에 각각 서로 다른 개수의 메모리 다이들이 연결될 경우에도 동일하게 적용될 수 있으며, 또한 각각의 공유 채널들에 대응하는 채널 큐잉 모듈들이 해당하는 공유 채널들을 각각 큐잉하는 경우를 일 예로 하여 설명하지만, 임의의 채널 큐잉 모듈이 복수의 서로 다른 공유 채널들을 큐잉할 경우에도 동일하게 적용될 수 있다.
아울러, 컨트롤러(130)는, 스케쥴링 모듈(720)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 메모리 장치(150)에 대한 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)을 스케쥴링한다. 아울러, 호스트(102)로부터 수신된 복수의 커맨드들은, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)에서 해당하는 채널들을 통해, 복수의 메모리 다이들(822,824,826,832,834,836,842,844,846,852,854,856)에서 해당하는 메모리 다이들로 전송된다. 그리고, 커맨드들에 해당하는 커맨드 동작들이 복수의 메모리 다이들(822,824,826,832,834,836,842,844,846,852,854,856)에서 수행되며, 커맨드 동작들의 수행 결과들은, 복수의 커맨드들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)에서 해당하는 채널들을 통해, 컨트롤러(130)로 전송된다. 또한, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)을 통해, 복수의 메모리 다이들(822,824,826,832,834,836,842,844,846,852,854,856)로 전송된 커맨드들과 복수의 메모리 다이들(822,824,826,832,834,836,842,844,846,852,854,856)로부터 수신된 커맨드 동작들의 수행 결과들을 매칭, 특히 커맨드들의 디스크립터와 수행 결과들의 디스크립터 간을 매칭한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들의 지시 정보, 예컨대 전송 채널들의 식별자(일 예로, 채널 번호) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들, 다시 말해 커맨드들이 전송된 전송 채널들의 지시 정보, 예컨대 전송 채널들의 식별자(일 예로, 채널 번호) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들의 지시 정보는, 컨텍스트 형태 또는 태그 형태로, 디스크립터에 포함될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(130)의 커맨드 큐잉 모듈(705)은, 호스트(102)로부터 수신되는 복수의 커맨드들을 큐잉하며, 컨트롤러(130)의 커맨드 파싱 모듈(710)은, 커맨드 큐잉 모듈(705)에서 큐잉되는 커맨드들을 파싱한다.
그리고, 컨트롤러(130)의 채널 큐잉 모듈들(802,804,806,808)은, 메모리 장치(150)에 포함된 복수의 메모리 다이들(822,824,826,832,834,836,842,844,846,852,854,856)에서의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)을 큐잉하며, 특히 각각의 채널 큐잉 모듈들(802,804,806,808)은, 전술한 바와 같이, 해당하는 공유 채널들을 큐잉, 즉 채널 큐잉 모듈1(802)은 제1공유 채널들(CH0, CH1)을 큐잉하고, 채널 큐잉 모듈2(804)는 제2공유 채널들(CH2, CH3)을 큐잉하며, 채널 큐잉 모듈3(806)은 제3공유 채널들(CH4, CH5)을 큐잉하고, 채널 큐잉 모듈4(808)는 제4공유 채널들(CH6, CH7)을 큐잉한다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)에 대한 복수의 채널들을 일 예로 하여 설명하지만, 복수의 웨이들일 경우에도 동일하게 적용될 수 있다. 또한, 도 7의 본 발명의 실시 예에서는, 컨트롤러(130)가 하나의 채널 커맨드 모듈(715)을 통해 복수의 채널들(CH0, CH1, CH2, CH3, …, CHi)을 큐잉하지만, 도 8의 본 발명의 실시 예에서는, 컨트롤러(130)가 복수의 채널 커맨드 모듈들(802,804,806,808)을 통해 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)을 큐잉하며, 특히 각각의 채널 커맨드 모듈들(802,804,806,808)이 해당하는 공유 채널들을 큐잉함으로써, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)을 확인하기 위한 모니터링 비용, 및 확인 후 스케쥴링 비용을 보다 감소시킬 수 있다.
또한, 컨트롤러(130)의 스케쥴링 모듈(720)은, 커맨드 큐잉 모듈(705)에서 큐잉되는 커맨드들 및 커맨드 파싱 모듈(710)에서 파싱되는 커맨드들을 확인한다. 그리고, 스케쥴링 모듈(720)은, 채널 큐잉 모듈들(802,804,806,808)에서 큐잉되는 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)을 확인하며, 특히 각각의 공유 채널들을 확인한 후, 각 공유 채널들의 상태를 확인한다. 아울러, 스케쥴링 모듈(720)은, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태에 상응하여, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)에서, 커맨드들을 메모리 장치(150)로 전송하기 위한 전송 채널들과, 커맨드 동작들의 수행 결과들을 메모리 장치(150)로부터 수신하기 위한 수신 채널들을, 각각 독립적으로 결정한다.
다시 말해, 스케쥴링 모듈(720)은, 채널 큐잉 모듈들(802,804,806,808)에서 큐잉되는 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7) 및 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태를 확인한 후, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태에 따라, 최상의 채널들을, 커맨드들의 전송 채널들과 수행 결과들의 수신 채널들로 각각 독립적으로 결정한다. 여기서, 스케쥴링 모듈(720)은, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인한 후, 정상 상태에서 레디 상태 또는 아이들 상태의 채널들을, 최상의 채널들로 결정, 다시 말해 커맨드들을 전송하기 위한 최상의 전송 채널들과 수행 결과들을 수신하기 위한 최상의 수신 채널들로 결정한다. 또한, 스케쥴링 모듈(720)은, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)에서, 채널의 가용 용량이 정상 범위에 존재하거나 또는 채널의 동작 레벨이 정상 범위에 존재하는 채널들을, 최상의 채널들로 결정, 즉 커맨드들을 전송하기 위한 최상의 전송 채널들과 수행 결과들을 수신하기 위한 최상의 수신 채널들로 결정한다. 여기서, 채널의 동작 레벨은, 각 채널들에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다.
아울러, 컨트롤러(130)는, 스케쥴링 모듈(720)에서의 스케쥴링에 상응하여, 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)을 통해 송수신한다. 특히, 컨트롤러(130)는, 커맨드들에 대한 최상의 전송 채널들을 통해, 커맨드들을 메모리 장치(150)에서 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 최상의 수신 채널들을 통해 메모리 다이들로부터 수신한다. 여기서, 컨트롤러(130)는, 각각의 채널 큐잉 모듈들(802,804,806,808)을 통해, 각각 해당하는 공유 채널들에서, 각 공유 채널들의 상태에 상응한 최상의 전송 채널들 및 최상의 수신 채널들로 채널 스위칭을 수행한다. 그리고, 컨트롤러(130)는, 각각의 채널 큐잉 모듈들(802,804,806,808)을 통해, 커맨드들의 디스크립터를 스택(stack)하며, 특히 커맨드들이 각각 전송된 최상의 전송 채널들에 대한 채널 정보, 예컨대 커맨드들과 각 커맨드들이 전송된 최상의 전송 채널들 간의 채널 매핑 정보를 저장한다. 또한, 컨트롤러(130)는, 각각의 채널 큐잉 모듈들(802,804,806,808)을 통해, 수행 결과들의 디스크립터를 스택하며, 특히 커맨드들의 디스크립터와 수행 결과들의 디스크립터 간을 매칭하여, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을 확인한 후, 호스트(102)로부터 수신된 커맨드들의 응답으로 수행 결과들을, 호스트(102)로 제공한다.
예컨대, 컨트롤러(130)는, 호스트(102)로부터 복수의 커맨드들을 수신, 일 예로 제3리드 커맨드와 제4리드 커맨드 및 제3라이트 커맨드와 제4라이트 커맨드를 각각 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들((CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태를 확인한 후, 제3리드 커맨드 및 제4리드 커맨드와 제3라이트 커맨드 및 제4라이트 커맨드를 전송하기 위한 최상의 전송 채널들을, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)에서 결정한다. 여기서, 컨트롤러(130)가 임의의 t4 시점에 제3리드 커맨드와 제3라이트 커맨드를 전송하고, 임의의 t5 시점에 제4리드 커맨드와 제4라이트 커맨드를 전송할 경우, 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태에 따라, t4 시점에서의 최상의 전송 채널들을 결정, 다시 말해 제3리드 커맨드와 제3라이트 커맨드에 대한 최상의 전송 채널들을 결정하고, t5 시점에서의 최상의 전송 채널들을 결정, 다시 말해 제4리드 커맨드와 제4라이트 커맨드에 대한 최상의 전송 채널들을 결정한다. 일 예로, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7), 특히 채널 큐잉 모듈1(802)을 통해 큐잉된 제1공유 채널들(CH0, CH1)에서, 제3리드 커맨드의 최상의 전송 채널을 CH1로 결정 및 제4리드 커맨드의 최상의 전송 채널을 CH0으로 결정하고, 채널 큐잉 모듈2(804)을 통해 큐잉된 제2공유 채널들(CH2, CH3)에서 제3라이트 커맨드의 최상의 전송 채널을 CH2로 결정 및 제4라이트 커맨드의 최상의 전송 채널을 CH3으로 결정한다. 여기서, 컨트롤러(130)는, 각 커맨드들의 최상의 전송 채널들에 대한 채널 정보, 다시 말해 각 커맨드들과 최상의 전송 채널들 간 채널 매핑 정보를 생성하여 저장하며, 또한 최상의 전송 채널들로 전송되는 각 커맨드들의 디스크립터를 스택한다.
그리고, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)에서, 복수의 커맨드들의 상태에 따라 결정된 최상의 전송 채널들을 통해, 복수의 커맨드들을 해당하는 메모리 다이들로 각각 전송한다. 다시 말해, 컨트롤러(130)는, 최상의 전송 채널 CH1을 통해 제3리드 커맨드를 전송하며, 그에 따라 제3리드 커맨드는 해당하는 메모리 다이들, 예컨대 메모리 다이h(824)로 전송된다. 또한, 컨트롤러(130)는, 최상의 전송 채널 CH2를 통해 제3라이트 커맨드를 전송하며, 그에 따라 제3라이트 커맨드는 해당하는 메모리 다이들, 예컨대 메모리 다이i(834)로 전송된다. 아울러, 컨트롤러(130)는, 최상의 전송 채널 CH0을 통해 제4리드 커맨드를 전송하며, 그에 따라 제4리드 커맨드는 해당하는 메모리 다이들, 예컨대 메모리 다이h+1(826)로 전송된다. 그리고, 컨트롤러(130)는, 최상의 전송 채널 CH3을 통해 제4라이트 커맨드를 전송하며, 그에 따라 제4라이트 커맨드는 해당하는 메모리 다이들, 예컨대 메모리 다이i+1(836)로 전송된다.
여기서, 컨트롤러(130)는, 최상의 전송 채널들을 통해 복수의 커맨드들을 전송한 후, 최상의 전송 채널들을 공유하도록 복수의 커맨드들에 대한 최상의 전송 채널들을 해제한다. 예컨대, 컨트롤러(130)는, 최상의 전송 채널 CH1을 통해 제3리드 커맨드를 전송한 후, 제3리드 커맨드에 대한 최상의 전송 채널 CH1을 해제한다. 또한, 컨트롤러(130)는, 최상의 전송 채널 CH2, CH0, 및 CH3을 통해 제3라이트 커맨드, 제4리드 커맨드, 및 제4라이트 커맨드를 각각 전송한 후, 제3라이트 커맨드, 제4리드 커맨드, 및 제4라이트 커맨드에 대한 최상의 전송 채널 CH2, CH0, 및 CH3을 해제한다. 그에 따라, 컨트롤러(130)는, 최상의 전송 채널 CH1, CH2, CH0, 및 CH3은, 제3리드 커맨드, 제3라이트 커맨드, 제4리드 커맨드, 및 제4라이트 커맨드에 대한 전용 채널, 즉 제3리드 커맨드와 제3라이트 커맨드 및 제4리드 커맨드와 제4라이트 커맨드에 해당하는 커맨드 동작들에 대한 전용 채널로의 점유 없이, 다른 커맨드들 또는 수행 결과들의 송수신을 위해 공유, 즉 다른 커맨드 동작들을 위해 공유한다.
아울러, 최상의 전송 채널들을 통해 전송된 복수의 커맨드들에 해당하는 커맨드 동작들이, 메모리 장치(150)의 해당하는 메모리 다이들에서 수행된다. 예컨대, 제3리드 커맨드에 해당하는 제3리드 동작이 메모리 다이h(824)에서 수행되고, 제3라이트 커맨드에 해당하는 제3프로그램 동작이 메모리 다이i(834)에서 수행되며, 제4리드 커맨드에 해당하는 제4리드 동작이 메모리 다이h+1(826)에서 수행되고, 제4라이트 커맨드에 해당하는 제4프로그램 동작이 메모리 다이i+1(836)에서 수행된다.
또한, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 메모리 장치(150)로부터 수신하기 위한 최상의 수신 채널들을, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)에서 결정한다. 여기서, 컨트롤러(130)가 임의의 t6 시점에 제3리드 동작의 수행 결과와 제4리드 동작의 수행 결과를 수신하고, 임의의 t7 시점에 제3프로그램 동작의 수행 결과와 제4프로그램 동작의 수행 결과를 수신할 경우, 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태에 따라, t6 시점에서의 최상의 수신 채널들을 결정, 다시 말해 제3리드 동작의 수행 결과와 제4리드 동작의 수행 결과에 대한 최상의 수신 채널들을 결정하고, t7 시점에서의 최상의 수신 채널들을 결정, 다시 말해 제3프로그램 동작의 수행 결과와 제4프로그램 동작의 수행 결과에 대한 최상의 수신 채널들을 결정한다. 일 예로, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7), 특히 채널 큐잉 모듈1(802)을 통해 큐잉된 제1공유 채널들(CH0, CH1)에서, 제3리드 동작의 수행 결과의 최상의 수신 채널을 CH0으로 결정 및 제4리드 동작의 수행 결과의 최상의 수신 채널을 CH1로 결정하고, 채널 큐잉 모듈2(804)을 통해 큐잉된 제2공유 채널들(CH2, CH3)에서 제3프로그램 동작의 수행 결과의 최상의 수신 채널을 CH2로 결정 및 제4프로그램 동작의 수행 결과의 최상의 수신 채널을 CH3으로 결정한다.
여기서, 컨트롤러(130)는, 전술한 바와 같이, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태에 따라, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 최상의 전송 채널들과, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 결과들에 대한 최상의 수신 채널들을, 각각 독립적으로 결정한다. 이때, 컨트롤러(130)는, 복수의 커맨드들이 최상의 전송 채널들을 통해 전송된 후, 복수의 커맨드들에 대한 최상의 전송 채널들이 해제됨에 따라, 복수의 커맨드들에 대한 최상의 전송 채널들에서, 수행 결과들에 대한 최상의 수신 채널들을 결정할 수 있다. 즉, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태에 따라, 제3리드 커맨드, 제3라이트 커맨드, 제4리드 커맨드, 및 제4라이트 커맨드에 대한 최상의 전송 채널 CH1, CH2, CH0, CH3을, 제4리드 동작의 수행 결과, 제3리드 동작의 수행 결과, 제3프로그램 동작의 수행 결과, 및 제4프로그램 동작의 수행 결과에 대한 최상의 수신 채널들로 결정한다. 또한, 컨트롤러(130)는, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태에 따라, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)에서 각각 결정된 최상의 수신 채널들에 대한 채널 정보, 즉 각 커맨드 동작들의 수행 결과들을 수신하는 최상의 수신 채널들에 대한 채널 정보를, 각각의 채널 큐잉 모듈들(802,804,806,808)을 통해, 저장한다.
그리고, 컨트롤러(130)는, 각 메모리 다이들에서 수행된 커맨드 동작들의 수행 결과들을, 해당하는 최상의 수신 채널들을 통해 수신한다. 예컨대, 컨트롤러(130)는, 최상의 수신 채널 CH0을 통해 제3리드 동작의 수행 결과를 수신하고, 최상의 수신 채널 CH1을 통해 제4리드 동작의 수행 결과를 수신하며, 최상의 수신 채널 CH2를 통해 제3프로그램 동작의 수행 결과를 수신하고, 최상의 수신 채널 CH3을 통해 제4프로그램 동작의 수행 결과를 수신한다.
여기서, 컨트롤러(130)가, 전술한 바와 같이, 복수의 채널들(CH0, CH1, CH2, CH3, CH4, CH5, CH6, CH7)의 상태에 따라, 복수의 커맨드들에 대한 최상의 전송 채널들과 수행 결과들에 대한 최상의 수신 채널들을, 각각 독립적으로 결정함에 따라, 커맨드들이 전송되는 채널들과, 각 커맨드들에 해당하는 커맨드 동작들의 수행 결과들이 수신되는 채널들은, 각각 독립적인 관계가 된다. 다시 말해, 커맨드들의 전송 채널들과 커맨드 동작들의 수행 결과들의 수신 채널들은, 각각 상이한 채널이 되거나, 또는 동일한 채널이 될 수 있다. 예컨대, 제3리드 커맨드의 전송 채널 CH1과 제3리드 동작의 수행 결과의 수신 채널 CH0, 제4리드 커맨드의 전송 채널 CH0과 제4리드 동작의 수행 결과의 수신 채널 CH1은, 각각 전송 채널과 수신 채널이 상이한 채널이 된다. 또한, 제3라이트 커맨드의 전송 채널 CH2와 제3프로그램 동작의 수행 결과의 수신 채널 CH2, 제4라이트 커맨드의 전송 채널 CH3과 제4프로그램 동작의 수행 결과의 수신 채널 CH3은, 전송 채널과 수신 채널이 동일한 채널이 된다.
그리고, 컨트롤러(130)는, 최상의 수신 채널들을 통해 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을 수신한 후, 수행 결과들을 통해 커맨드 동작들의 수행이 성공인 지를 확인하며, 커맨드 동작들의 수행이 성공일 경우, 최상의 수신 채널들을 공유하도록 복수의 커맨드 동작들의 수행 결과들에 대한 최상의 수신 채널들을 해제한다. 예컨대, 컨트롤러(130)는, 최상의 수신 채널 CH0, CH1, CH2, 및 CH3을 통해, 제3리드 동작의 수행 결과, 제4리드 동작의 수행 결과, 제3프로그램 동작의 수행 결과, 및 제4프로그램 동작의 수행 결과를 수신한 후, 제3리드 동작과 제4리드 동작 및 제3프로그램 동작과 제4프로그램 동작이 성공일 경우, 제3리드 동작의 수행 결과, 제4리드 동작의 수행 결과, 제3프로그램 동작의 수행 결과, 및 제4프로그램 동작의 수행 결과에 대한 최상의 수신 채널 CH0, CH1, CH2, 및 CH3을 해제하며, 그에 따라 최상의 수신 채널 CH0, CH1, CH2, 및 CH3 또한, 제3리드 동작의 수행 결과, 제4리드 동작의 수행 결과, 제3프로그램 동작의 수행 결과, 및 제4프로그램 동작의 수행 결과에 대한 전용 채널, 즉 제3리드 동작과 제4리드 동작 및 제3프로그램 동작과 제4프로그램 동작에 대한 전용 채널로의 점유 없이, 다른 커맨드들 또는 수행 결과들의 송수신을 위해 공유, 즉 다른 커맨드 동작들을 위해 공유한다.
아울러, 컨트롤러(130)는, 최상의 전송 채널들을 통해 전송된 커맨드들의 디스크립터와, 최상의 수신 채널들을 통해 수신된 수행 결과들의 디스크립터 간을, 매칭한 후, 호스트(102)로부터 수신된 커맨드들의 응답으로 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다. 예컨대, 컨트롤러(130)는, 최상의 전송 채널 CH1을 통해 전송된 제3리드 커맨드의 디스크립터와 최상의 수신 채널 CH0을 통해 수신된 제3리드 동작의 수행 결과의 디스크립터 간을 매칭한 후, 제3리드 커맨드의 응답으로 제3리드 동작의 수행 결과, 다시 말해 제3리드 데이터를 호스트(102)로 제공한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널 CH0을 통해 전송된 제4리드 커맨드의 디스크립터와 최상의 수신 채널 CH1을 통해 수신된 제4리드 동작의 수행 결과의 디스크립터 간을 매칭한 후, 제4리드 커맨드의 응답으로 제4리드 동작의 수행 결과, 다시 말해 제4리드 데이터를 호스트(102)로 제공한다. 또한, 컨트롤러(130)는, 최상의 전송 채널 CH2를 통해 전송된 제3라이트 커맨드의 디스크립터와 최상의 수신 채널 CH2를 통해 수신된 제3프로그램 동작의 수행 결과의 디스크립터 간을 매칭한 후, 제3라이트 커맨드의 응답으로 제3프로그램 동작의 수행 결과, 다시 말해 제3라이트 데이터의 정상 저장을 지시하는 신호를 호스트(102)로 제공한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널 CH3을 통해 전송된 제4라이트 커맨드의 디스크립터와 최상의 수신 채널 CH43을 통해 수신된 제4프로그램 동작의 수행 결과의 디스크립터 간을 매칭한 후, 제4라이트 커맨드의 응답으로 제4프로그램 동작의 수행 결과, 다시 말해 제4라이트 데이터의 정상 저장을 지시하는 신호를 호스트(102)로 제공한다.
이렇게 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 컨트롤러(130)가, 메모리 장치(150)에 대한 복수의 채널들 및 복수의 채널들의 상태를 확인한 후, 채널들의 상태에 상응하여, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 최적의 전송 채널들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들에 대한 최적의 수신 채널들을, 독립적으로 결정하며, 최적의 전송 채널들을 통해 커맨드들을 전송, 다시 말해 커맨드 동작들의 수행을 요청하고, 또한 최적의 수신 채널들을 통해 수행 결과들을 수신한다. 아울러, 본 발명의 실시 예에 따른 메모리 시스템(110)을 포함하는 데이터 처리 시스템에서는, 컨트롤러(130)와 메모리 장치(150)를 포함한 메모리 시스템(110)이 복수개가 존재, 다시 말해 컨트롤러(130)와 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서, 복수의 메모리 시스템들에 대한 복수의 채널들 및 복수의 채널들의 상태를 확인한 후, 채널들의 상태에 상응하여, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 최적의 전송 채널들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들에 대한 최적의 수신 채널들을, 독립적으로 결정하며, 최적의 전송 채널들을 통해 커맨드들을 전송, 다시 말해 커맨드 동작들의 수행을 요청하고, 또한 최적의 수신 채널들을 통해 수행 결과들을 수신한다.
즉, 본 발명의 실시 예에서는, 사용자 요청(user request)에 따라 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을 요청하는 채널들과, 커맨드 동작들의 수행 결과들을 응답하는 채널들을, 독립적으로 결정 및 관리, 특히 임의의 커맨드 동작들에 대한 수행 요청 채널들과 수행 응답 채널들을, 채널 상태에 따라 독립적인 최적의 채널들로 결정 및 관리하며, 그에 따라 최적의 채널들을 통해 복수의 커맨드 동작들을 보다 신속하게 정상적으로 수행하며, 또한 채널들의 사용 효율 및 메모리 시스템(110)의 신뢰도를 향상시킬 수 있다. 그러면 여기서, 도 9를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들을 수신할 경우의 커맨드들을 처리하는 동작에 대해서 보다 구체적으로 설명하기로 한다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템에서 복수의 커맨드들을 수신할 경우의 커맨드들을 처리하는 동작 과정을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 시스템(110)은, 905단계에서, 호스트(102)로부터 복수의 커맨드들을 수신한다. 여기서, 메모리 시스템(110)은, 복수의 커맨드들을 순차적으로 동시에 호스트(102)로부터 수신할 수도 있다.
그리고, 910단계에서, 호스트(102)로부터 수신된 복수의 커맨드들을 큐잉 및 파싱한다. 여기서, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들 및 커맨드 동작들이 수행되는 메모리 장치(150)를 확인한다.
그런 다음, 915단계에서, 메모리 장치(150)에 대한 복수의 채널들을 큐잉하며, 복수의 채널들의 상태를 확인한 후, 복수의 커맨드들에 대한 채널들을 스케쥴링한다. 여기서, 복수의 채널들의 상태에 상응하여, 커맨드들을 전송하기 위한 최상의 전송 채널들을 결정하고, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을 수신하기 위한 최상의 수신 채널들을 결정한다.
또한, 920단계에서, 최상의 전송 채널들을 통해, 커맨드들을 메모리 장치(150)로 전송, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에서 해당하는 메모리 다이들로 전송하며, 그에 따라 메모리 장치(150)의 메모리 다이들에서 커맨드 동작들을 수행한다.
그리고, 925단계에서, 최상의 수신 채널들을 통해, 메모리 장치(150)로부터 커맨드 동작들의 수행 결과들을 수신하며, 최상의 전송 채널들을 통해 전송된 커맨드들과 최상의 수신 채널들을 통해 수신된 수행 결과들 간을 매칭한다.
그런 다음, 930단계에서, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 컨트롤러(130)와 메모리 장치(150)가 각각 포함된 복수의 메모리 시스템들에 대한 복수의 채널들의 상태, 또는 복수의 메모리 다이들이 포함된 메모리 장치(150)에 대한 복수의 채널들의 상태에 따라, 최상의 전송 채널들과 최상의 수신 채널들을, 독립적으로 결정하고, 최상의 전송 채널들을 통해 커맨드들에 해당하는 커맨드 동작들을 요청한 후, 최상의 수신 채널들을 통해 커맨드 동작들의 수행 결과들을 수신함에 대해서는, 앞서 도 5 내지 도 8을 참조하여 참조하여 보다 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다. 그러면 이하에서는, 도 10 내지 도 18을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 9에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 10을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 11을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 11에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 12를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 12에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 13을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 14 내지 도 17을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 11 내지 도 13에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 10에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 14에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 15에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 16에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 17에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 18은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 18을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 12 내지 도 17에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을, 포함하는 메모리 장치; 및
    호스트(host)로부터 복수의 커맨드들을 수신하고, 상기 메모리 다이들에 대한 복수의 채널들을 확인한 후, 상기 채널들의 상태에 상응하여 상기 채널들에서 최상(best)의 전송 채널들과 최상의 수신 채널들을 결정하며, 상기 최상의 전송 채널들을 통해 상기 커맨드들에 해당하는 커맨드 동작들을 요청하고, 상기 최상의 수신 채널들을 통해 상기 커맨드 동작들의 수행 결과들을 수신하는 컨트롤러;를 포함하는,
    메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는, 상기 최상의 전송 채널들을 통해 상기 메모리 다이들로 요청되는 상기 커맨드 동작들과, 상기 최상의 수신 채널들을 통해 상기 메모리 다이들로부터 수신되는 상기 수행 결과들 간을, 매칭(matching)한 후, 상기 커맨드들에 대한 응답으로 상기 수행 결과들을 상기 호스트로 제공하는,
    메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는, 상기 최상의 전송 채널들을 통해 요청된 상기 커맨드 동작들에 대한 상기 커맨드들의 디스크립터(descriptor)와, 상기 최상의 수신 채널들을 통해 수신된 상기 수행 결과들의 디스크립터 간을, 매칭하는,
    메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는, 상기 채널들을 큐잉하는 적어도 하나의 채널 큐잉 모듈(Channel Queueing Module)을 포함하며;
    상기 채널 큐잉 모듈은, 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로의 채널 스위칭(channel switching)을 수행하며, 상기 커맨드들의 디스크립터를 스택(stack)하고, 상기 커맨드 동작들이 요청된 상기 최상의 전송 채널들에 대한 채널 정보를 저장하는,
    메모리 시스템.
  5. 제4항에 있어서,
    상기 컨트롤러는, 상기 채널들에서 각 메모리 다이들에 대한 복수의 공유 채널(shared channel)들을 확인한 후, 상기 공유 채널들 별로 상기 최상의 전송 채널들과 상기 최상의 수신 채널들을 각각 결정하며; 상기 공유 채널들 별로 상기 채널 큐잉 모듈을 포함하는,
    메모리 시스템.
  6. 제3항에 있어서,
    상기 커맨드들의 디스크립터에는, 상기 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 및 상기 최상의 전송 채널들의 지시 정보가, 컨텍스트(context) 형태 또는 태그(tag) 형태로 포함되는,
    메모리 시스템.
  7. 제3항에 있어서,
    상기 수행 결과들의 디스크립터에는, 상기 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 및 상기 최상의 전송 채널들의 지시 정보가, 컨텍스트(context) 형태 또는 태그(tag) 형태로 포함되는,
    메모리 시스템.
  8. 제1항에 있어서,
    상기 컨트롤러는, 상기 최상의 전송 채널들을 통해 상기 커맨드 동작들을 요청한 후, 상기 커맨드 동작들에 대한 상기 최상의 전송 채널들을 해제(release)하며; 상기 최상의 수신 채널들을 통해 상기 수행 결과들을 수신한 후, 상기 커맨드 동작들에 대한 상기 최상의 수신 채널들을 해제하는,
    메모리 시스템.
  9. 제8항에 있어서,
    상기 컨트롤러는, 상기 채널들에서 제1채널들과 제2채널들을 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로 결정하고; 상기 제1채널들을 통해 제1커맨드 동작들을 요청한 후, 상기 제1커맨드 동작들에 대해 상기 제1채널들을 해제하며; 상기 제2채널들을 통해 상기 제1커맨드 동작들의 수행 결과들을 수신한 후, 상기 제1커맨드 동작들에 대해 상기 제2채널들을 해제하는,
    메모리 시스템.
  10. 제9항에 있어서,
    상기 컨트롤러는, 상기 해제된 제2채널들을 통해 제2커맨드 동작들을 요청한 후, 상기 제2커맨드 동작들에 대해 상기 제2채널들을 해제하며; 상기 해제된 제1채널들을 통해 상기 제2커맨드 동작들의 수행 결과들을 수신한 후, 상기 제2커맨드 동작들에 대해 상기 제1채널들을 해제하는,
    메모리 시스템.
  11. 제1항에 있어서,
    상기 컨트롤러는, 상기 채널들에서, 정상(normal) 상태의 레디(ready) 상태 또는 아이들(idle) 상태의 채널들을, 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로 결정하는,
    메모리 시스템.
  12. 제1항에 있어서,
    상기 컨트롤러는, 상기 채널들의 가용 용량 또는 동작 레벨을 확인한 후, 상기 가용 용량 또는 동작 레벨에 상응하여, 상기 채널들에서 상기 최상의 전송 채널들과 상기 최상의 수신 채널들을 결정하는,
    메모리 시스템.
  13. 제1항에 있어서,
    상기 채널들을 통해 상기 컨트롤러와 연결되며, 상기 최상의 전송 채널들을 통해 전송된 상기 커맨드 동작들의 요청을, 상기 메모리 다이들로 전송하고, 상기 메모리 다이들에서의 상기 수행 결과들을, 상기 최상의 수신 채널들을 통해 상기 컨트롤러로 전송하는 채널 허브 모듈(Channel Hub Module);을 더 포함하는,
    메모리 시스템.
  14. 복수의 메모리 장치들, 및 상기 메모리 장치들에 각각 대응하는 복수의 컨트롤러들이 각각 포함된 복수의 메모리 시스템들; 및
    상기 메모리 시스템들에 대한 사용자 요청(user request)을 제공하는 호스트 장치;를 포함하며;
    상기 메모리 시스템들에서 제1메모리 시스템의 제1컨트롤러는, 상기 메모리 시스템들에 대한 복수의 채널들을 확인한 후, 상기 채널들의 상태에 상응하여 상기 채널들에서 최상(best)의 전송 채널들과 최상의 수신 채널들을 결정하며, 상기 사용자 요청에 상응하는 커맨드들을, 상기 최상의 전송 채널들을 통해 상기 메모리 시스템들로 전송하고, 상기 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 상기 최상의 수신 채널들을 통해 상기 메모리 시스템들로부터 수신하는,
    데이터 처리 시스템.
  15. 제14항에 있어서,
    상기 제1컨트롤러는, 상기 채널들에서 제1채널들과 제2채널들을 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로 결정하고; 상기 제1채널들을 통해 제1커맨드들을, 상기 메모리 시스템들에서 제2메모리 시스템으로 전송한 후, 상기 제1커맨드들에 대해 상기 제1채널을 해제하며; 상기 제2채널들을 통해 제2커맨드들을 상기 메모리 시스템들에서 제3메모리 시스템으로 전송한 후, 상기 제2커맨드들에 대해 상기 제2채널을 해제하는,
    데이터 처리 시스템.
  16. 제15항에 있어서,
    상기 제1컨트롤러는, 상기 해제된 제2채널들을 통해 상기 제1커맨드들에 해당하는 제1커맨드 동작들의 수행 결과들을 수신한 후, 상기 제1커맨드 동작들에 대해 상기 제2채널들을 해제하고; 상기 해제된 제1채널들을 통해 상기 제2커맨드들에 해당하는 제2커맨드 동작들의 수행 결과들을 수신한 후, 상기 제2커맨드 동작들에 대해 상기 제1채널들을 해제하는,
    데이터 처리 시스템.
  17. 데이터가 저장되는 복수의 페이지들, 및 상기 페이지들이 포함된 복수의 메모리 블록들과 상기 메모리 블록들이 포함된 복수의 메모리 다이(memory die)들을 포함하는 메모리 장치에 대해, 호스트(host)로부터 복수의 커맨드들을 수신하는 단계;
    상기 메모리 다이들에 대한 복수의 채널들을 확인한 후, 상기 채널들의 상태에 상응하여 상기 채널들에서 최상(best)의 전송 채널들과 최상의 수신 채널들을 결정하는 단계;
    상기 최상의 전송 채널들을 통해 상기 커맨드들에 해당하는 커맨드 동작들을 요청하는 단계;
    상기 메모리 다이들에서 상기 커맨드 동작들을 수행하는 단계;
    상기 최상의 수신 채널들을 통해 상기 커맨드 동작들의 수행 결과들을 수신하는 단계;
    상기 최상의 전송 채널들을 통해 상기 메모리 다이들로 요청되는 상기 커맨드 동작들과, 상기 최상의 수신 채널들을 통해 상기 메모리 다이들로부터 수신되는 상기 수행 결과들 간을, 매칭(matching)하는 단계; 및
    상기 커맨드들에 대한 응답으로 상기 수행 결과들을 상기 호스트로 제공하는 단계;를 포함하는,
    메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 매칭하는 단계는, 상기 최상의 전송 채널들을 통해 요청된 상기 커맨드 동작들에 대한 상기 커맨드들의 디스크립터(descriptor)와, 상기 최상의 수신 채널들을 통해 수신된 상기 수행 결과들의 디스크립터 간을, 매칭하는,
    메모리 시스템의 동작 방법.
  19. 제17항에 있어서,
    상기 최상의 전송 채널들을 통해 상기 커맨드 동작들을 요청한 후, 상기 커맨드 동작들에 대한 상기 최상의 전송 채널들을 해제(release)하는 단계; 및
    상기 최상의 수신 채널들을 통해 상기 수행 결과들을 수신한 후, 상기 커맨드 동작들에 대한 상기 최상의 수신 채널들을 해제하는 단계;를 더 포함하는,
    메모리 시스템의 동작 방법.
  20. 제17항에 있어서,
    상기 결정하는 단계는,
    상기 채널들의 가용 용량 또는 동작 레벨을 확인한 후, 상기 가용 용량 또는 동작 레벨에 상응하여, 상기 채널들에서 상기 최상의 전송 채널들과 상기 최상의 수신 채널들을 결정하는 단계; 및
    상기 채널들에서, 정상(normal) 상태의 레디(ready) 상태 또는 아이들(idle) 상태의 채널들을, 상기 최상의 전송 채널들과 상기 최상의 수신 채널들로 결정하는 단계;를 더 포함하는,
    메모리 시스템의 동작 방법.
KR1020170051481A 2017-04-21 2017-04-21 메모리 시스템, 데이터 처리 시스템 및 그것의 동작 방법 KR20180118329A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170051481A KR20180118329A (ko) 2017-04-21 2017-04-21 메모리 시스템, 데이터 처리 시스템 및 그것의 동작 방법
US15/862,755 US10733093B2 (en) 2017-04-21 2018-01-05 Memory system, data processing system including the same and operating method of the same
CN201810159070.XA CN108733595B (zh) 2017-04-21 2018-02-26 存储器系统、包括其的数据处理系统及其操作方法
US16/918,063 US11321230B2 (en) 2017-04-21 2020-07-01 Memory system, data processing system including the same and operating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170051481A KR20180118329A (ko) 2017-04-21 2017-04-21 메모리 시스템, 데이터 처리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180118329A true KR20180118329A (ko) 2018-10-31

Family

ID=63853913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170051481A KR20180118329A (ko) 2017-04-21 2017-04-21 메모리 시스템, 데이터 처리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (2) US10733093B2 (ko)
KR (1) KR20180118329A (ko)
CN (1) CN108733595B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022271404A1 (en) * 2021-06-22 2022-12-29 Advanced Micro Devices, Inc. Memory controller with hybrid dram/persistent memory channel arbitration

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523327B1 (ko) * 2018-03-19 2023-04-20 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
JP2020016954A (ja) * 2018-07-23 2020-01-30 キオクシア株式会社 メモリシステム
US20200183622A1 (en) * 2018-12-07 2020-06-11 Micron Technology, Inc. Memory circuit package with adjustable active channel count
CN109726032B (zh) * 2019-01-18 2022-07-15 记忆科技(深圳)有限公司 Ssd异常处理方法、装置、计算机设备和存储介质
KR20200114481A (ko) * 2019-03-28 2020-10-07 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
CN109992525A (zh) * 2019-04-01 2019-07-09 合肥沛睿微电子股份有限公司 快闪存储器控制器
KR20210008604A (ko) * 2019-07-15 2021-01-25 에스케이하이닉스 주식회사 메모리 시스템의 입출력 성능을 향상시키는 장치 및 방법
US11360920B2 (en) 2020-08-31 2022-06-14 Micron Technology, Inc. Mapping high-speed, point-to-point interface channels to packet virtual channels
US11296995B2 (en) 2020-08-31 2022-04-05 Micron Technology, Inc. Reduced sized encoding of packet length field
US11418455B2 (en) 2020-08-31 2022-08-16 Micron Technology, Inc. Transparent packet splitting and recombining
US11539623B2 (en) 2020-08-31 2022-12-27 Micron Technology, Inc. Single field for encoding multiple elements
US11412075B2 (en) 2020-08-31 2022-08-09 Micron Technology, Inc. Multiple protocol header processing
US11404095B1 (en) 2021-01-21 2022-08-02 Micron Technology, Inc. Reduced pin status register
KR20220135786A (ko) * 2021-03-31 2022-10-07 에스케이하이닉스 주식회사 메모리 시스템에 포함된 복수의 메모리 장치에서 수행되는 동작에 대해 스케줄링하는 장치 및 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8185713B2 (en) 2007-09-19 2012-05-22 Marvell World Travel Ltd. Flexible sequencer design architecture for solid state memory controller
US9170755B2 (en) * 2013-05-21 2015-10-27 Sandisk Technologies Inc. Command and data selection in storage controller systems
CN104461727A (zh) 2013-09-16 2015-03-25 华为技术有限公司 内存模组访问方法及装置
KR102161448B1 (ko) 2014-02-03 2020-10-05 삼성전자 주식회사 멀티 채널 메모리를 포함하는 시스템 및 그 동작 방법
US9377958B2 (en) 2014-08-12 2016-06-28 Facebook, Inc. Allocation of read/write channels for storage devices
US9785593B2 (en) * 2014-09-17 2017-10-10 Htc Corporation Portable device with data transmission between main system and subsystem and control method therefor
KR101687762B1 (ko) 2014-09-25 2017-01-03 충남대학교산학협력단 저장 장치 및 그것의 커맨드 스케줄링 방법
KR102274930B1 (ko) * 2014-09-26 2021-07-07 삼성에스디에스 주식회사 채널 연결 관리 방법 및 장치
KR20160118836A (ko) * 2015-04-03 2016-10-12 에스케이하이닉스 주식회사 호스트 커맨드 큐를 포함하는 메모리 컨트롤러 및 그것의 동작 방법
KR20180007374A (ko) * 2016-07-12 2018-01-23 삼성전자주식회사 메모리 채널의 소프트웨어 트레이닝을 수행하는 전자 장치 및 그것의 메모리 채널 트레이닝 방법
US10037150B2 (en) * 2016-07-15 2018-07-31 Advanced Micro Devices, Inc. Memory controller with virtual controller mode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022271404A1 (en) * 2021-06-22 2022-12-29 Advanced Micro Devices, Inc. Memory controller with hybrid dram/persistent memory channel arbitration

Also Published As

Publication number Publication date
CN108733595A (zh) 2018-11-02
CN108733595B (zh) 2022-03-04
US20180307597A1 (en) 2018-10-25
US11321230B2 (en) 2022-05-03
US10733093B2 (en) 2020-08-04
US20200334140A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
US11321230B2 (en) Memory system, data processing system including the same and operating method of the same
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180076765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190106228A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190074677A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190026231A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180090124A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180135188A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190115310A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200011832A (ko) 메모리 시스템에서의 데이터 처리 방법 및 장치
KR102322740B1 (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
US11675543B2 (en) Apparatus and method for processing data in memory system
KR20180031851A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190008643A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180114649A (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법 그리고 멀티 프로세서 시스템
KR20190040607A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200012494A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190069806A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040602A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180109142A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180062065A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180046405A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190005307A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180106017A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법