KR20180094724A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20180094724A
KR20180094724A KR1020170021227A KR20170021227A KR20180094724A KR 20180094724 A KR20180094724 A KR 20180094724A KR 1020170021227 A KR1020170021227 A KR 1020170021227A KR 20170021227 A KR20170021227 A KR 20170021227A KR 20180094724 A KR20180094724 A KR 20180094724A
Authority
KR
South Korea
Prior art keywords
read
rdcm
read command
memory
command
Prior art date
Application number
KR1020170021227A
Other languages
English (en)
Inventor
최영근
신숭선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170021227A priority Critical patent/KR20180094724A/ko
Priority to US15/794,085 priority patent/US20180232325A1/en
Priority to CN201711408065.XA priority patent/CN108447513A/zh
Publication of KR20180094724A publication Critical patent/KR20180094724A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

본 기술은 커맨드 리-오더링(re-ordering) 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 다수의 페이지(page)들을 각각 포함하는 다수의 메모리 블록들과, 상기 메모리 블록(memory block)들을 각각 포함하는 다수의 플래인(plane)들, 및 상기 플래인들을 각각 포함하는 다수의 메모리 다이(memory die)들을 포함하는 메모리 장치; 및 다수의 리드 커맨드들이 호스트로부터 요청될 때, 상기 리드 커맨드들 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 리드 동작이 수행될 수 있도록 설정된 정책에 따라 상기 리드 커맨드들을 적어도 한 개의 이상의 리드 커맨드 그룹으로 그룹화하고, 상기 리드 커맨드 그룹별로 상기 메모리 장치의 리드 동작에 적용하는 컨트롤러를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 커맨드 리-오더링(re-ordering) 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 효율적인 리드 동작을 지원할 수 있도록 커맨드 리-오더링(re-ordering)을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은 다수의 페이지(page)들을 각각 포함하는 다수의 메모리 블록들과, 상기 메모리 블록(memory block)들을 각각 포함하는 다수의 플래인(plane)들, 및 상기 플래인들을 각각 포함하는 다수의 메모리 다이(memory die)들을 포함하는 메모리 장치; 및 다수의 리드 커맨드들이 호스트로부터 요청될 때, 상기 리드 커맨드들 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 리드 동작이 수행될 수 있도록 설정된 정책에 따라 상기 리드 커맨드들을 적어도 한 개의 이상의 리드 커맨드 그룹으로 그룹화하고, 상기 리드 커맨드 그룹별로 상기 메모리 장치의 리드 동작에 적용하는 컨트롤러를 포함할 수 있다.
또한, 상기 컨트롤러는, 상기 리드 커맨드들 각각의 물리주소 값을 확인결과에 따라 메모리 다이 단위에 대응하는 멀티 페이지를 위한 리드 커맨드를 가장 우선순위가 높은 제1 리드 커맨드로 구분하고, 플래인 단위에 대응하는 단위 페이지를 위한 리드 커맨드를 상기 제1 리드 커맨드보다 우선순위가 낮은 제2 리드 커맨드로 구분하며, 상기 플래인 단위보다 작은 분할 페이지를 위한 리드 커맨드를 상기 제2 리드 커맨드보다 우선순위가 낮은 제3 리드 커맨드로 구분할 수 있다.
또한, 상기 컨트롤러는, 상기 리드 커맨드들 중 적어도 하나의 상기 제1 리드 커맨드가 상기 메모리 다이들 중 제1 메모리 다이에 대응하는 경우, 상기 제1 메모리 다이에 대응하는 상기 제1 리드 커맨드와 상기 제1 메모리 다이에 포함된 상기 플래인들에 대응하는 상기 제2 및 제3 리드 커맨드를 제1 리드 커맨드 그룹으로 그룹핑할 수 있다.
또한, 상기 컨트롤러는, 상기 메모리 다이들 중 제2 메모리 다이에 대응하는 상기 제1 리드 커맨드가 상기 리드 커맨드들 중에 더 존재하는 경우, 상기 제2 메모리 다이에 대응하는 상기 제1 리드 커맨드와 상기 제2 메모리 다이에 포함된 상기 플래인들에 대응하는 상기 제2 및 제3 리드 커맨드를 제2 리드 커맨드 그룹으로 그룹핑할 수 있다.
또한, 상기 컨트롤러는, 상기 리드 커맨드들 중 상기 제1 리드 커맨드가 존재하지 않고, 적어도 하나의 상기 제2 리드 커맨드가 상기 제1 및 제2 메모리 다이를 제외한 나머지 메모리 다이들에 포함된 상기 플래인들 중 제1 플래인에 대응하는 경우, 상기 제1 플래인에 대응하는 상기 제2 및 제3 리드 커맨드를 제3 리드 커맨드 그룹으로 그룹핑할 수 있다.
또한, 상기 컨트롤러는, 상기 리드 커맨드들 중 상기 제1 및 제2 리드 커맨드가 존재하지 않고, 적어도 두 개의 상기 제3 리드 커맨드가 상기 나머지 메모리 다이에 포함된 상기 플래인들 중 제2 플래인에 대응하는 경우, 상기 제2 플래인에 대응하는 적어도 두 개의 상기 제3 리드 커맨드를 제4 리드 커맨드 그룹으로 그룹핑할 수 있다.
또한, 상기 컨트롤러는, 상기 리드 커맨드들 중 상기 제1 및 제2 리드 커맨드가 존재하지 않고, 적어도 하나의 상기 제3 리드 커맨드가 상기 나머지 메모리 다이에 포함된 상기 플래인들 중 상기 제1 및 제2 플래인을 제외한 나머지 플래인들에 분산되어 일대일로 대응하는 경우, 상기 나머지 플래인들에 분산되어 일대일로 대응하는 상기 제3 리드 커맨드를 그룹핑하지 않고 입력된 순서대로 상기 메모리 장치의 리드 동작에 적용할 수 있다.
또한, 상기 컨트롤러는, 호스트로부터 요청된 라이트 커맨드가 상기 리드 커맨드들 사이에 섞여있고, 섞여있는 라이트 커맨드가 상기 제1 또는 제2 메모리 다이 또는 그에 포함된 상기 플래인들에 대응하는 경우, 섞여있는 라이트 커맨드를 기준으로 상기 제1 또는 제2 리드 커맨드 그룹을 분리하여 두 개의 상기 제1 또는 제2 리드 커맨드 그룹으로 각각 그룹핑하고, 섞여있는 라이트 커맨드가 상기 제1 또는 제2 플래인에 대응하는 경우, 섞여있는 라이트 커맨드를 기준으로 상기 제3 또는 제4 리드 커맨드 그룹을 분리하여 두 개의 상기 제3 또는 제4 리드 커맨드 그룹으로 각각 그룹핑할 수 있다.
또한, 상기 컨트롤러는, 상기 리드 커맨드 그룹을 상기 메모리 장치의 리드 동작에 적용할 때, 상기 리드 커맨드 그룹에 포함된 상기 제1 리드 커맨드를 가장 먼저 적용하고, 이어서 상기 제2 리드 커맨드를 적용하며, 이어서 상기 제3 리드 커맨드를 적용할 수 있다.
또한, 상기 컨트롤러는, 상기 호스트로부터 요청되는 다수의 커맨드들을 설정된 개수까지 임시로 저장하기 위한 커맨드 큐(queue), 및 상기 커맨드들에 대응하는 논리주소를 물리주소로 맵핑하기 위한 매핑 테이블을 포함하고, 상기 커맨드 큐에 저장된 상기 커맨드들에 대응하는 논리주소를 상기 매핑 테이블을 통해 물리주소로 변환하여 그 값을 확인하며, 상기 호스트로부터 상기 커맨드 큐에 입력된 순서로 저장된 상기 커맨드들의 수행 순서를 상기 리드 커맨드 그룹의 구분을 기준으로 변경하여 다시 저장할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 다수의 페이지(page)들을 각각 포함하는 다수의 메모리 블록들과, 상기 메모리 블록(memory block)들을 각각 포함하는 다수의 플래인(plane)들, 및 상기 플래인들을 각각 포함하는 다수의 메모리 다이(memory die)들을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서, 다수의 리드 커맨드들이 호스트로부터 요청될 때, 상기 리드 커맨드들 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 리드 동작이 수행될 수 있도록 설정된 정책에 따라 상기 리드 커맨드들을 적어도 한 개의 이상의 리드 커맨드 그룹으로 그룹화하는 단계; 및 상기 그룹화하는 단계에서 그룹화된 상기 리드 커맨드 그룹별로 상기 메모리 장치의 리드 동작에 적용하는 단계를 포함할 수 있다.
또한, 상기 리드 커맨드들 각각의 물리주소 값을 확인결과에 따라 메모리 다이 단위에 대응하는 멀티 페이지를 위한 리드 커맨드를 가장 우선순위가 높은 제1 리드 커맨드로 구분하고, 플래인 단위에 대응하는 단위 페이지를 위한 리드 커맨드를 상기 제1 리드 커맨드보다 우선순위가 낮은 제2 리드 커맨드로 구분하며, 상기 플래인 단위보다 작은 분할 페이지를 위한 리드 커맨드를 상기 제2 리드 커맨드보다 우선순위가 낮은 제3 리드 커맨드로 구분하는 단계를 더 포함할 수 있다.
또한, 상기 그룹화하는 단계는, 상기 리드 커맨드들 중 적어도 하나의 상기 제1 리드 커맨드가 상기 메모리 다이들 중 제1 메모리 다이에 대응하는 경우, 상기 제1 메모리 다이에 대응하는 상기 제1 리드 커맨드와 상기 제1 메모리 다이에 포함된 상기 플래인들에 대응하는 상기 제2 및 제3 리드 커맨드를 제1 리드 커맨드 그룹으로 그룹핑하는 단계를 포함할 수 있다.
또한, 상기 그룹화하는 단계는, 상기 메모리 다이들 중 제2 메모리 다이에 대응하는 상기 제1 리드 커맨드가 상기 리드 커맨드들 중에 더 존재하는 경우, 상기 제2 메모리 다이에 대응하는 상기 제1 리드 커맨드와 상기 제2 메모리 다이에 포함된 상기 플래인들에 대응하는 상기 제2 및 제3 리드 커맨드를 제2 리드 커맨드 그룹으로 그룹핑하는 단계를 더 포함할 수 있다.
또한, 상기 그룹화하는 단계는, 상기 리드 커맨드들 중 상기 제1 리드 커맨드가 존재하지 않고, 적어도 하나의 상기 제2 리드 커맨드가 상기 제1 및 제2 메모리 다이를 제외한 나머지 메모리 다이들에 포함된 상기 플래인들 중 제1 플래인에 대응하는 경우, 상기 제1 플래인에 대응하는 상기 제2 및 제3 리드 커맨드를 제3 리드 커맨드 그룹으로 그룹핑하는 단계를 더 포함할 수 있다.
또한, 상기 그룹화하는 단계는, 상기 리드 커맨드들 중 상기 제1 및 제2 리드 커맨드가 존재하지 않고, 적어도 두 개의 상기 제3 리드 커맨드가 상기 나머지 메모리 다이에 포함된 상기 플래인들 중 제2 플래인에 대응하는 경우, 상기 제2 플래인에 대응하는 적어도 두 개의 상기 제3 리드 커맨드를 제4 리드 커맨드 그룹으로 그룹핑하는 단계를 더 포함할 수 있다.
또한, 상기 리드 커맨드들 중 상기 제1 및 제2 리드 커맨드가 존재하지 않고, 적어도 하나의 상기 제3 리드 커맨드가 상기 나머지 메모리 다이에 포함된 상기 플래인들 중 상기 제1 및 제2 플래인을 제외한 나머지 플래인들에 분산되어 일대일로 대응하는 경우, 상기 나머지 플래인들에 분산되어 일대일로 대응하는 상기 제3 리드 커맨드를 그룹핑하지 않고 입력된 순서대로 상기 메모리 장치의 리드 동작에 적용하는 단계를 더 포함할 수 있다.
또한, 상기 그룹화하는 단계는, 호스트로부터 요청된 라이트 커맨드가 상기 리드 커맨드들 사이에 섞여있고, 섞여있는 라이트 커맨드가 상기 제1 또는 제2 메모리 다이 또는 그에 포함된 상기 플래인들에 대응하는 경우, 섞여있는 라이트 커맨드를 기준으로 상기 제1 또는 제2 리드 커맨드 그룹을 분리하여 두 개의 상기 제1 또는 제2 리드 커맨드 그룹으로 각각 그룹핑하는 단계; 및 호스트로부터 요청된 라이트 커맨드가 상기 리드 커맨드들 사이에 섞여있고, 섞여있는 라이트 커맨드가 상기 제1 또는 제2 플래인에 대응하는 경우, 섞여있는 라이트 커맨드를 기준으로 상기 제3 또는 제4 리드 커맨드 그룹을 분리하여 두 개의 상기 제3 또는 제4 리드 커맨드 그룹으로 각각 그룹핑하는 단계를 더 포함할 수 있다.
또한, 상기 적용하는 단계는, 상기 리드 커맨드 그룹을 상기 메모리 장치의 리드 동작에 적용할 때, 상기 리드 커맨드 그룹에 포함된 상기 제1 리드 커맨드를 가장 먼저 적용하고, 이어서 상기 제2 리드 커맨드를 적용하며, 이어서 상기 제3 리드 커맨드를 적용할 수 있다.
또한, 상기 호스트로부터 요청되는 다수의 커맨드들을 설정된 개수까지 임시로 저장하기 위한 커맨드 큐(queue), 및 상기 커맨드들에 대응하는 논리주소를 물리주소로 맵핑하기 위한 매핑 테이블을 더 포함하며, 상기 커맨드 큐에 저장된 상기 커맨드들에 대응하는 논리주소를 상기 매핑 테이블을 통해 물리주소로 변환하여 그 값을 확인하는 단계; 및 상기 호스트로부터 상기 커맨드 큐에 입력된 순서로 저장된 상기 커맨드들의 수행 순서를 상기 그룹화하는 단계에서 그룹핑된 상기 리드 커맨드 그룹의 구분을 기준으로 변경하여 다시 저장하는 단계를 더 포함할 수 있다.
본 기술은 호스트로부터 요청된 리드 커맨드들을 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 리드 동작이 수행될 수 있도록 설정된 정책에 따라 그룹화한 뒤, 그룹 단위로 리드 동작이 수행될 수 있도록 한다.
이를 통해, 메모리 장치로부터 반복적인 리드가 발생하는 것을 최소화하는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5는 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 동작의 일예를 설명하기 위해 도시한 블록 다이어그램.
도 6은 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 동작의 다른 예를 설명하기 위해 도시한 블록 다이어그램.
도 7은 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 동작의 또 다른 예를 설명하기 위해 도시한 블록 다이어그램.
도 8은 도 5 내지 도 7에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 다른 실시예에 따른 메모리 시스템의 구성을 설명하기 위해 도시한 블록 다이어그램.
도 9 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명하며, 복수의 메모리 블록들(152,154,156)을 각각 포함하는 복수의 플래인들, 복수의 플래인들을 각각 포함하는 복수의 메모리 다이들, 및 복수의 메모리 다이들을 포함하는 메모리 장치(150)에 대해서는, 이하 도 6에서 보다 구체적으로 설명할 것임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 여기서, NFC(142)는, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 낸드 플래시 인터페이스의 동작을 수행하며 수행하며, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원, 다시 말해 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 커맨드를 수신하면, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작, 예컨대 라이트 커맨드에 해당하는 프로그램 동작 또는 리드 커맨드에 해당하는 리드 동작을, 메모리 장치(150)와 수행하며, 또한 호스트(102)의 요청에 따라 메모리 장치(150)에 저장된 데이터에 대한 관리 동작을 수행한다. 여기서, 본 발명의 실시 예에 따른 메모리 시스템에서 커맨드 동작을 수행하며, 또한 메모리 장치(150)에 저장된 데이터의 관리 동작을 수행함에 대해서는, 이하 도 5 내지 도 8에서 보다 구체적으로 설명할 것이므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록 뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5는 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 동작의 일예를 설명하기 위해 도시한 블록 다이어그램이다.
도 6은 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 동작의 다른 예를 설명하기 위해 도시한 블록 다이어그램이다.
도 7은 도 1에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 특징적인 동작의 또 다른 예를 설명하기 위해 도시한 블록 다이어그램이다.
도 5 내지 도 7을 참조하면, 도 1을 참조하여 본 발명의 실시예에 따른 메모리 시스템(110)을 참고하여 본 발명의 특징적인 구성이 포함된 메모리 시스템(110)을 도시한 것을 알 수 있다. 여기서, 메모리 시스템(110)은, 컨트롤러(130)와 메모리 장치(150)를 포함한다. 또한, 메모리 시스템(110)은, 메모리(144)를 포함한다. 또한, 메모리 장치(150)는, 다수의 메모리 다이들(500, 510, 520)을 포함하고, 메모리 다이들(500, 510, 520) 각각은 다수의 플래인들(501, 502 / 511, 512 / 521, 522)을 포함하며, 다수의 플래인들(501, 502 / 511, 512 / 521, 522) 각각은 다수의 메모리 블록들(BLOCK<10, 11>, BLOCK<20, 21> / BLOCK<30, 31>, BLOCK<40, 41> / BLOCK<50, 51>, BLOCK<60, 61>)을 포함하고, 다수의 메모리 블록들(BLOCK<10, 11>, BLOCK<20, 21> / BLOCK<30, 31>, BLOCK<40, 41> / BLOCK<50, 51>, BLOCK<60, 61>) 각각은 다수의 페이지들(미도시)을 포함한다.
참고로, 도 5 내지 도 7에서는 하나의 메모리 장치(150)가 메모리 시스템(110)에 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 메모리 장치(150)가 메모리 시스템(110)에 포함되는 것도 얼마든지 가능하다. 또한, 메모리 장치(150)에 세 개의 메모리 다이들(500, 510, 520)이 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 메모리 다이들(500, 510, 520)이 메모리 장치(150)에 포함되는 것도 얼마든지 가능하다. 또한, 메모리 다이들(500, 510, 520) 각각에 두 개의 플래인들(501, 502 / 511, 512 / 521, 522)이 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 플래인들(501, 502 / 511, 512 / 521, 522)이 메모리 다이들(500, 510, 520) 각각에 포함되는 것도 얼마든지 가능하다. 또한, 플래인들(501, 502 / 511, 512 / 521, 522) 각각에 두 개의 메모리 블록들(BLOCK<10, 11>, BLOCK<20, 21> / BLOCK<30, 31>, BLOCK<40, 41> / BLOCK<50, 51>, BLOCK<60, 61>)이 포함하는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 메모리 블록들(BLOCK<10, 11>, BLOCK<20, 21> / BLOCK<30, 31>, BLOCK<40, 41> / BLOCK<50, 51>, BLOCK<60, 61>)이 포함되는 것도 얼마든지 가능하다. 또한, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, 호스트 인터페이스(HOST I/F, 132)와, 프로세서(134)와, ECC 유닛(138), 파워 관리 유닛(140), 및 낸드 플래시 컨트롤러(NFC: NAND Flash Controller, 142)가 도 5 내지 도 7에서는 컨트롤러(130)에 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 컨트롤러(130)에 포함되어 있을 것이다.
도 5를 참조하면, 컨트롤러(130)는, 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)이 호스트(102)로부터 요청될 때, 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 메모리 장치(150)에서 리드 동작이 수행될 수 있도록 설정된 정책에 따라 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)을 적어도 한 개 이상의 리드 커맨드 그룹(RD_GRP1 or RD_GRP2)으로 그룹화하고(1301), 리드 커맨드 그룹(RD_GRP1 or RD_GRP2)별로 메모리 장치(150)의 리드 동작에 적용한다.
먼저, T1시점에서 호스트(102)로부터 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)이 메모리 시스템(110)으로 전달될 수 있다.
예컨대, 도면에 도시된 것과 같이 T1시점에서 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)이 메모리 시스템(110)으로 전달될 수 있다. 이렇게, T1시점에서 전달된 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)은, 메모리 시스템(110)에 입력된 순서대로 컨트롤러(130) 내부의 커맨드 큐(command queue, 520<T1>)에 저장된다.
이때, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각에는 해당 리드 커맨드가 메모리 장치(150)에 포함된 세 개의 메모리 다이들(500, 510, 520) 중 어떤 다이에 대한 리드 커맨드인지를 나타내는 'D1'또는 'D2'또는 'D3'라는 제1 정보가 포함된다. 또한, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각에는 해당 리드 커맨드가 메모리 다이에 대응하는 멀티 페이지를 위한 리드 커맨드인지 또는 한 개 플래인 단위에 대응하는 단위 페이지를 위한 리드 커맨드인지 또는 한 개 플래인 단위보다 작은 분할 페이지를 위한 리드 커맨드인지를 나타내는 '2PLANE' 또는 '1PLANE' 또는 'HALF'라는 제2 정보가 포함된다. 여기서, 제1 정보와 제2 정보는, 해당 리드 커맨드의 물리주소 값을 통해 알 수 있으며, 도면에서는 설명의 편의를 위해 제1 정보와 제2 정보로 표현하였을 뿐이다. 이때, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각의 물리주소 값은, 매핑 테이블(560)을 통해 알 수 있다. 즉, 호스트(102)에서 6개의 리드 커맨드(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)를 메모리 시스템(110)으로 전송할 때에는 해당 리드 커맨드에 대응하는 논리주소를 함께 전송하고, 이렇게 함께 전송된 논리주소 값을 매핑 테이블(560)에서 검색하여 물리주소 값으로 변환할 수 있다. 참고로, 매핑 테이블(560)을 통한 물리주소-논리주소 변환 동작은 이미 공지된 기술이기 때문에 여기에서는 더 자세히 설명하지는 않도록 하겠다.
한편, 한 개 플래인 단위가 의미하는 것은, 한 개의 페이지 단위로 리드 동작이 적용됨을 의미한다. 따라서, 다수의 플래인, 예컨대, 2개의 플래인들(501, 502 / 511, 512 / 521, 522)이 각각 포함된 하나의 메모리 다이(500 or 510 or 520)에 대응하는 리드 커맨드는 멀티 페이지, 예컨대, 2개의 페이지를 한 번에 리드하기 위한 리드 커맨드이다. 또한, 하나의 플래인 단위에 대응하는 리드 커맨드는 하나의 페이지를 한 번에 리드하기 위한 리드 커맨드이다. 또한, 하나의 플래인 단위보다 작은 단위에 대응하는 리드 커맨드는 하나의 페이지보다 작은 분할 페이지, 예컨대, 하프(half) 페이지를 한 번에 리드하기 위한 리드 커맨드이다.
그리고, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각은 한 번에 리드되는 물리영역의 단위만 다르고, 나머지 하위 물리주소는 모두 동일한 것을 가정할 수 있다.
예컨대, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 첫 번째 리드 커맨드(RDCM_D2<2PLANE>)가 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 각각에서 첫 번째 메모리 블록들(BLOCK<30>, BLOCK<40>) 각각의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 2개의 페이지를 리드한다고 가정하면, 다섯 번째 리드 커맨드(RDCM_D2<1PLANE>)는 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 중 첫 번째 플래인(511)에서 첫 번째 메모리 블록(BLOCK<30>)의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 1개의 페이지를 리드한다고 가정할 수 있다.
마찬가지로, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 세 번째 리드 커맨드(RDCM_D1<2PLANE>)가 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 각각에서 첫 번째 메모리 블록들(BLOCK<10>, BLOCK<20>) 각각의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 2개의 페이지를 리드한다고 가정하면, 두 번째 리드 커맨드(RDCM_D1<1PLANE>) 및 네 번째 리드 커맨드(RDCM_D1<1PLANE>)는 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 1개의 페이지를 리드한다고 가정할 수 있고, 여섯 번째 리드 커맨드(RDCM_D1<HALF>)는 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 절반의 페이지 데이터를 리드하여 한 번에 하프 페이지를 리드한다고 가정할 수 있다.
참고로, 본 발명에서는 하나의 메모리 다이에 2개의 플래인들(501, 502 / 511, 512 / 521, 522)이 포함되는 것을 가정하여 설명하기 때문에 하나의 메모리 다이에 대응하는 리드 커맨드가 2개의 페이지를 한 번에 리드하기 위한 리드 커맨드가 되는데, 이는 어디까지나 하나의 실시예일 뿐이며, 메모리 다이에 2개보다 더 많은 개수의 플래인이 포함되는 경우라면 하나의 메모리 다이에 대응하는 리드 커맨드가 더 많은 페이지를 한 번에 리드하기 위한 리드 커맨드가 되는 것도 얼마든지 가능하다. 또한, 본 발명에서는 하나의 페이지보다 작은 분할 페이지를 하프 페이지로 가정하여 설명하지만, 실제로는 하프보다 더 작은 단위로 페이지를 분할하는 경우도 얼마든지 가능하다.
구체적으로 도 5에서, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)는, 제2 메모리 다이(510)에 포함된 2개 플래인들(511, 512)에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)는, 제1 메모리 다이(500)에 포함된 1개 플래인(501 or 502)에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)는, 제1 메모리 다이(500)에 포함된 2개 플래인들(501, 502)에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)는, 제1 메모리 다이(500)에 포함된 1개 플래인(501 or 502)에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 다섯 번째로 입력된 리드 커맨드(RDCM_D2<1PLANE>)는, 제2 메모리 다이(510)에 포함된 1개 플래인(511 or 512)에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 여섯 번째로 입력된 리드 커맨드(RDCM_D1<HALF>)는, 제1 메모리 다이(500)에 포함된 1개 플래인(501 or 502)에서 하프 페이지에 대응하는 리드 커맨드라는 것을 알 수 있다.
이렇게, 호스트(102)로부터 입력된 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각의 물리주소 값을 확인하면, 해당 리드 커맨드가 어떤 리드 동작을 위한 리드 커맨드인지를 알 수 있다.
컨트롤러(130)는, 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각의 물리주소 값을 확인결과에 따라 메모리 다이 단위에 대응하는 멀티 페이지를 위한 리드 커맨드를 가장 우선순위가 높은 제1 리드 커맨드로 구분하고, 플래인 단위에 대응하는 단위 페이지를 위한 리드 커맨드를 상기 제1 리드 커맨드보다 우선순위가 낮은 제2 리드 커맨드로 구분하며, 상기 플래인 단위보다 작은 분할 페이지를 위한 리드 커맨드를 상기 제2 리드 커맨드보다 우선순위가 낮은 제3 리드 커맨드로 구분한다.
예컨대, 컨트롤러(130)는, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 2개 플래인에 대응하는 리드 커맨드, 즉, 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)와 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)를 제1 리드 커맨드로 구분한다. 또한, 컨트롤러(130)는, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 1개 플래인에 대응하는 리드 커맨드, 즉, 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)와 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>) 및 다섯 번째로 입력된 리드 커맨드(RDCM_D2<1PLANE>)를 제2 리드 커맨드로 구분한다. 또한, 컨트롤러(130)는, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 1개 플래인보다 작은 하프 페이지에 대응하는 리드 커맨드, 즉, 여섯 번째로 입력된 리드 커맨드(RDCM_D1<HALF>)를 제3 리드 커맨드로 구분한다.
이렇게, 컨트롤러(130)는, 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각의 물리주소 값을 확인결과에 따라 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)을 제1 내지 제3 리드 커맨드로 구분하고, 구분 결과를 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 메모리 장치(150)에서 리드 동작이 수행될 수 있도록 설정된 정책에 따라 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)을 적어도 한 개 이상의 리드 커맨드 그룹(RD_GRP1 or RD_GRP2)으로 그룹화한다(1301).
구체적으로 도 5에서, 컨트롤러(130)에서 설정된 정책에 따라 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)을 그룹화하는 동작을 설명하면 다음과 같다.
먼저, 컨트롤러(130)는, 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 제1 리드 커맨드로 구분되는 리드 커맨드가 메모리 다이들(500, 510, 520) 중 어떤 메모리 다이에 대응하는지를 확인한다.
이때, 확인순서는 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)이 T1시점까지 커맨드 큐(550<T1>)로 입력된 순서이다. 따라서, 컨트롤러(130)는, T1시점에서 커맨드 큐(550<T1>)에 저장된 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)를 제1 리드 커맨드로 확인하고, 동시에, 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)가 메모리 다이들(500, 510, 520) 중 제2 메모리 다이(510)에 대응한다는 것을 확인한다.
이어서, 컨트롤러(130)는, T1시점에서 커맨드 큐(550<T1>)에 저장된 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 가장 먼저 제1 리드 커맨드로 확인된 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)와 동일한 메모리 다이, 즉, 제2 메모리 다이(510)에 대응하는 또 다른 제1 리드 커맨드가 존재하는지 여부 및 제2 메모리 다이(510)에 포함된 플래인들(511, 512)에 대응하는 제2 리드 커맨드 및 제3 리드 커맨드가 존재하는지 여부를 확인하고, 존재하는 경우, 해당 리드 커맨드들을 제1 리드 커맨드 그룹(RD_GRP1)으로 그룹핑한다.
따라서, 컨트롤러(130)는, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 제2 메모리 다이(510)에 포함된 플래인들(511, 512)에 대응하는 다섯 번째로 입력된 리드 커맨드(RDCM_D2<1PLANE>)를 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)와 함께 제1 리드 커맨드 그룹(RD_GRP1)로 그룹핑한다. 이때, 6개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 중 제2 메모리 다이(510)에 대응하는 제1 리드 커맨드는 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)밖에 없기 때문에 제1 리드 커맨드 그룹(RD_GRP1)에는 한 개의 제1 리드 커맨드만 포함되는 것을 알 수 있다. 만약, 두 개의 제1 리드 커맨드가 제2 메모리 다이(510)에 대응하는 경우였다면, 제1 리드 커맨드 그룹(RD_GRP1)에는 두 개의 제1 리드 커맨드가 포함되는 형태가 될 수도 있다.
그리고, 컨트롤러(130)는, 제1 리드 커맨드 그룹(RD_GRP1)을 그룹핑할 때, 제1 리드 커맨드로 구분된 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)가 제2 리드 커맨드로 구분된 다섯 번째로 입력된 리드 커맨드(RDCM_D2<1PLANE>)보다 메모리 장치(150)의 리드 동작에 먼저 적용될 수 있는 형태가 되도록 커맨드 큐(550)의 순서를 조절한다.
이렇게, 컨트롤러(130)는, 제1 리드 커맨드 그룹(RD_GRP1)을 생성한 뒤, 이어서, 제1 리드 커맨드 그룹(RD_GRP1)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>) 중 제1 리드 커맨드가 존재하는지 여부 및 존재한다면 메모리 다이들(500, 510, 520) 중 어떤 메모리 다이에 대응한지를 확인한다. 이때, 제1 리드 커맨드 그룹(RD_GRP1)이 제2 메모리 다이(510)에 대응하므로, 제1 리드 커맨드 그룹(RD_GRP1)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>) 중 제1 리드 커맨드가 존재한다면, 제1 메모리 다이(500) 또는 제3 메모리 다이(520)에 대응하는 형태가 될 것이다.
마찬가지로, 확인순서는 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)이 T1시점까지 커맨드 큐(550<T1>)로 입력된 순서이다. 따라서, 컨트롤러(130)는, T1시점에서 제1 리드 커맨드 그룹(RD_GRP1)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>) 중 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)를 제1 리드 커맨드로 확인하고, 동시에, 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)가 메모리 다이들(500, 510, 520) 중 제1 메모리 다이(500)에 대응한다는 것을 확인한다.
이어서, 컨트롤러(130)는, T1시점에서 커맨드 큐(550<T1>)에 저장된 제1 리드 커맨드 그룹(RD_GRP1)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>) 중 가장 먼저 제1 리드 커맨드로 확인된 세 번째 로 입력된 리드 커맨드(RDCM_D1<2PLANE>)와 동일한 메모리 다이, 즉, 제1 메모리 다이(500)에 대응하는 또 다른 제1 리드 커맨드가 존재하는지 여부 및 제1 메모리 다이(500)에 포함된 플래인들(501, 502)에 대응하는 제2 리드 커맨드 및 제3 리드 커맨드가 존재하는지 여부를 확인하고, 존재하는 경우, 해당 리드 커맨드들을 제2 리드 커맨드 그룹(RD_GRP2)으로 그룹핑한다.
따라서, 컨트롤러(130)는, 제1 리드 커맨드 그룹(RD_GRP1)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>) 중 제1 메모리 다이(500)에 포함된 플래인들(501, 502)에 대응하는 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)와 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>) 및 여섯 번째로 입력된 리드 커맨드(RDCM_D1<HALF>)를 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)와 함께 제2 리드 커맨드 그룹(RD_GRP2)로 그룹핑한다. 이때, 제1 리드 커맨드 그룹(RD_GRP1)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>) 중 제1 메모리 다이(500)에 대응하는 제1 리드 커맨드는 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)밖에 없기 때문에 제2 리드 커맨드 그룹(RD_GRP2)에는 한 개의 제1 리드 커맨드만 포함되는 것을 알 수 있다. 만약, 두 개의 제1 리드 커맨드가 제1 메모리 다이(500)에 대응하는 경우였다면, 제2 리드 커맨드 그룹(RD_GRP2)에는 두 개의 제1 리드 커맨드가 포함되는 형태가 될 수도 있다.
그리고, 컨트롤러(130)는, 제2 리드 커맨드 그룹(RD_GRP2)을 그룹핑할 때, 제1 리드 커맨드로 구분된 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)가 제2 리드 커맨드로 구분된 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>) 및 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)보다 메모리 장치(150)의 리드 동작에 먼저 적용될 수 있는 형태가 되도록 커맨드 큐(550)의 순서를 조절한다. 또한, 컨트롤러(130)는, 제2 리드 커맨드 그룹(RD_GRP2)을 그룹핑할 때, 제2 리드 커맨드로 구분된 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>) 및 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)가 제3 리드 커맨드로 구분된 여섯 번째로 입력된 리드 커맨드(RDCM_D1<HALF>)보다 메모리 장치(150)의 리드 동작에 먼저 적용될 수 있는 형태가 되도록 커맨드 큐(550)의 순서를 조절한다.
또한, 컨트롤러(130)는, 앞서 생성된 제1 리드 커맨드 그룹(RD_GRP1)에 포함된 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D2<1PLANE>) 중 첫 번째 리드 커맨드(RDCM_D2<2PLANE>)가 뒤서 생성된 제2 리드 커맨드 그룹(RD_GRP2)에 포함된 리드 커맨드들(RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>) 중 첫 번째 리드 커맨드(RDCM_D1<2PLANE>)보다 호스트(102)로부터 먼저 입력된 리드 커맨드 이므로, 제1 리드 커맨드 그룹(RD_GRP1)이 제2 리드 커맨드 그룹(RD_GRP2)보다 메모리 장치(150)의 리드 동작에 먼저 적용될 수 있는 형태가 되도록 커맨드 큐(550)의 순서를 조절한다. 따라서, T1시점보다 늦은 T2시점에서 커맨드 큐(550<T2>)에는, 제1 리드 커맨드 그룹(RD_GRP1)에 포함된 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D2<1PLANE>)이 제2 리드 커맨드 그룹(RD_GRP2)에 포함된 리드 커맨드들(RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>)보다 앞선 위치, 즉, 보다 먼저 메모리 장치(150)의 리드 동작에 적용될 수 있는 위치에 저장되어 있는 것을 알 수 있다.
참고로, 커맨드 큐(550<T1>, 520<T2>)는, 컨트롤러(130)에 포함된 메모리(144)에 저장된 상태이며, T1시점에서의 커맨드 큐(550<T1>)를 T1시점보다 늦은 T2시점에서의 커맨드 큐(550<T2>)와 구분하기 위해 도면부호를 다르게 하였을 뿐, 실제로는 하나의 커맨드 큐(550)만 메모리(144)에 저장된 상태로 가정할 수 있다.
정리하면, 컨트롤러(130)는, 호스트(102)로부터 입력되는 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)을 입력된 순서대로 그대로 메모리 장치(150)의 리드 동작에 적용하는 것이 아니라 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 그 순서를 변경하여 메모리 장치(150)의 리드 동작에 적용할 수 있다.
이를 통해, 메모리 장치(150)에서 실제로 수행되는 리드 동작의 횟수를 최소화할 수 있다.
구체적으로, T1시점에서 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)이 커맨드 큐(550<T1>)에 저장된 상태, 즉, 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)이 호스트(102)로부터 입력된 순서 그대로 메모리 장치(150)의 리드 동작에 적용하는 것을 살펴보면 다음과 같다.
먼저, 전술한 설명에서와 같이 호스트(102)로부터 입력되는 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각이 한 번에 리드되는 물리영역의 단위만 다르고, 나머지 하위 물리주소는 모두 동일한 경우를 가정한다.
첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)에 응답하여 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 각각에서 첫 번째 메모리 블록들(BLOCK<30>, BLOCK<40>) 각각의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 2개의 페이지를 리드한다. 이때, 한 번에 리드된 2개의 페이지 데이터는 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 각각에 대응하는 2개의 페이지 버퍼(미도시)에 저장된 상태를 유지하고 있을 것이다.
두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 1개의 페이지를 리드한다. 이때, 한 번에 리드된 1개의 페이지 데이터는 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장된 상태를 유지하고 있을 것이다.
세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 각각에서 첫 번째 메모리 블록들(BLOCK<10>, BLOCK<20>) 각각의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 2개의 페이지를 리드한다. 여기서, 앞선 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)에 따른 리드 동작에 따라 1개의 페이지 데이터가 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장된 상태이지만, 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)가 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)보다 더 큰 물리영역 단위이기 때문에, 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)의 리드 동작에 따라 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용하지 못하고, 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)의 리드 동작 과정에서 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)으로부터 1개 페이지의 데이터를 다시 리드한다. 이때, 한 번에 리드된 2개의 페이지 데이터는 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 각각에 대응하는 2개의 페이지 버퍼(미도시)에 저장된 상태를 유지하고 있을 것이다.
네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 데이터를 리드해야 하지만, 앞선 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)가 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)보다 더 큰 물리영역 단위이기 때문에, 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)의 리드 동작에 따라 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용하여 한 번에 1개의 페이지를 리드한다. 즉, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)의 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)에서 1개 페이지 데이터를 다시 리드하지 않고, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용한다.
다섯 번째로 입력된 리드 커맨드(RDCM_D2<1PLANE>)에 응답하여 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 중 첫 번째 플래인(511)에서 첫 번째 메모리 블록(BLOCK<30>)의 0번 페이지(미도시)로부터 데이터를 리드해야 하지만, 앞선 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)가 다섯 번째로 입력된 리드 커맨드(RDCM_D2<1PLANE>)보다 더 큰 물리영역 단위이기 때문에, 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>)의 리드 동작에 따라 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용하여 한 번에 1개의 페이지를 리드한다. 즉, 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)의 첫 번째 메모리 블록(BLOCK<30>)의 0번 페이지(미도시)에서 1개 페이지 데이터를 다시 리드하지 않고, 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용한다.
여섯 번째로 입력된 리드 커맨드(RDCM_D1<HALF>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 절반의 페이지 데이터를 리드해야 하지만, 앞선 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)가 여섯 번째로 입력된 리드 커맨드(RDCM_D1<HALF>)보다 더 큰 물리영역 단위이기 때문에, 세 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)의 리드 동작에 따라 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 절반의 페이지 데이터를 재활용하여 한 번에 하프 페이지를 리드한다. 즉, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)의 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)에서 절반의 페이지 데이터를 다시 리드하지 않고, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 하프 페이지 데이터를 재활용한다.
전술한 것과 같이, T1시점에서 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)이 커맨드 큐(550<T1>)에 저장된 상태, 즉, 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)이 호스트(102)로부터 입력된 순서 그대로 메모리 장치(150)의 리드 동작에 적용하게 되면, 세 번째 리드 커맨드(RDCM_D1<2PLANE>)가 두 번째 리드 커맨드(RDCM_D1<1PLANE>)보다 나중에 리드되는 동작으로 인해, 리드 동작을 추가로 더 수행하는 경우가 존재할 수 있다.
반면, 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>)을 두 개의 리드 커맨드 그룹(RD_GRP1, RD_GRP2)으로 분리하여 T2시점과 같이 커맨드 큐(550<T2>)에 저장된 상태, 즉, 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 그 순서를 변경한 상태에서 메모리 장치(150)의 리드 동작에 적용하는 것을 살펴보면 다음과 같다.
먼저, 전술한 설명에서와 같이 T2시점에서 커맨드 큐(550<T2>)에 저장된 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D2<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>) 각각이 한 번에 리드되는 물리영역의 단위만 다르고, 나머지 하위 물리주소는 모두 동일한 경우를 가정한다.
제1 리드 커맨드 그룹(RD_GRP1)의 첫 번째 리드 커맨드(RDCM_D2<2PLANE>)에 응답하여 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 각각에서 첫 번째 메모리 블록들(BLOCK<30>, BLOCK<40>) 각각의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 2개의 페이지를 리드한다. 이때, 한 번에 리드된 2개의 페이지 데이터는 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 각각에 대응하는 2개의 페이지 버퍼(미도시)에 저장된 상태를 유지하고 있을 것이다.
제1 리드 커맨드 그룹(RD_GRP1)의 두 번째 리드 커맨드(RDCM_D2<1PLANE>)에 응답하여 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 중 첫 번째 플래인(511)에서 첫 번째 메모리 블록(BLOCK<30>)의 0번 페이지(미도시)로부터 데이터를 리드해야 하지만, 앞선 제1 리드 커맨드 그룹(RD_GRP1)의 첫 번째 리드 커맨드(RDCM_D2<2PLANE>)가 두 번째 리드 커맨드(RDCM_D2<1PLANE>)보다 더 큰 물리영역 단위이기 때문에, 첫 번째 리드 커맨드(RDCM_D2<2PLANE>)의 리드 동작에 따라 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용하여 한 번에 1개의 페이지를 리드한다. 즉, 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)의 첫 번째 메모리 블록(BLOCK<30>)의 0번 페이지(미도시)에서 1개 페이지 데이터를 다시 리드하지 않고, 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용한다.
제2 리드 커맨드 그룹(RD_GRP2)의 첫 번째 리드 커맨드(RDCM_D1<2PLANE>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 각각에서 첫 번째 메모리 블록들(BLOCK<10>, BLOCK<20>) 각각의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 2개의 페이지를 리드한다. 이때, 한 번에 리드된 2개의 페이지 데이터는 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 각각에 대응하는 2개의 페이지 버퍼(미도시)에 저장된 상태를 유지하고 있을 것이다.
제2 리드 커맨드 그룹(RD_GRP2)의 두 번째 리드 커맨드(RDCM_D1<1PLANE>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 데이터를 리드해야 하지만, 앞선 제2 리드 커맨드 그룹(RD_GRP2)의 첫 번째 리드 커맨드(RDCM_D1<2PLANE>)가 두 번째 리드 커맨드(RDCM_D1<1PLANE>)보다 더 큰 물리영역 단위이기 때문에, 첫 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)의 리드 동작에 따라 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용하여 한 번에 1개의 페이지를 리드한다. 즉, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)의 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)에서 1개 페이지 데이터를 다시 리드하지 않고, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용한다.
제2 리드 커맨드 그룹(RD_GRP2)의 세 번째 리드 커맨드(RDCM_D1<1PLANE>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 데이터를 리드해야 하지만, 앞선 제2 리드 커맨드 그룹(RD_GRP2)의 첫 번째 리드 커맨드(RDCM_D1<2PLANE>)가 세 번째 리드 커맨드(RDCM_D1<1PLANE>)보다 더 큰 물리영역 단위이기 때문에, 첫 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)의 리드 동작에 따라 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용하여 한 번에 1개의 페이지를 리드한다. 즉, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)의 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)에서 1개 페이지 데이터를 다시 리드하지 않고, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용한다.
제2 리드 커맨드 그룹(RD_GRP2)의 네 번째 리드 커맨드(RDCM_D1<HALF>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 절반의 페이지 데이터를 리드해야 하지만, 앞선 첫 번째 리드 커맨드(RDCM_D1<2PLANE>)가 네 번째 리드 커맨드(RDCM_D1<HALF>)보다 더 큰 물리영역 단위이기 때문에, 첫 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)의 리드 동작에 따라 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 절반의 페이지 데이터를 재활용하여 한 번에 하프 페이지를 리드한다. 즉, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)의 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)에서 절반의 페이지 데이터를 다시 리드하지 않고, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 하프 페이지 데이터를 재활용한다.
이렇게, T2시점에서 커맨드 큐(550<T2>)에 저장된 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D2<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>)의 순서대로 메모리 장치(150)의 리드 동작에 적용하게 되면, 리드 동작이 추가로 수행되는 경우가 존재하지 않는다.
따라서, 메모리 장치(150)에서 실제로 수행되는 리드 동작의 횟수를 최소화할 수 있다.
참고로, 전술한 설명에서와 같이 호스트(102)로부터 입력되는 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<2PLANE>, RDCM_D1<1PLANE>, RDCM_D2<1PLANE>, RDCM_D1<HALF>) 각각이 한 번에 리드되는 물리영역의 단위만 다르고, 나머지 하위 물리주소는 모두 동일한 경우는, 메모리 시스템(110)에 대한 벤치마크(bench-mark) 평가에서 이뤄질 가능성이 높다.
도 6을 참조하면, 컨트롤러(130)는, 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)이 호스트(102)로부터 요청될 때, 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 메모리 장치(150)에서 리드 동작이 수행될 수 있도록 설정된 정책에 따라 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)을 적어도 한 개 이상의 리드 커맨드 그룹(RD_GRP3 or RD_GRP4)으로 그룹화하고(1301), 리드 커맨드 그룹(RD_GRP3 or RD_GRP4)별로 메모리 장치(150)의 리드 동작에 적용한다.
먼저, T1시점에서 호스트(102)로부터 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)이 메모리 시스템(110)으로 전달될 수 있다.
예컨대, 도면에 도시된 것과 같이 T1시점에서 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)이 메모리 시스템(110)으로 전달될 수 있다. 이렇게, T1시점에서 전달된 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)은, 메모리 시스템(110)에 입력된 순서대로 컨트롤러(130) 내부의 커맨드 큐(command queue, 620<T1>)에 저장된다.
이때, 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)에서 앞서 도 5에서 설명한 바와 같이 물리주소 값을 통해 해당 리드 커맨드들 각각의 'D1'또는 'D2'또는 'D3'라는 제1 정보와 '2PLANE' 또는 '1PLANE' 또는 'HALF'라는 제2 정보를 확인할 수 있다.
구체적으로, 도 6에서, 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 첫 번째로 입력된 리드 커맨드(RDCM_D2<HALF>)는, 제2 메모리 다이(510)에 포함된 1개 플래인(511 or 512)에서 하프 페이지에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)는, 제1 메모리 다이(500)에 포함된 1개 플래인(501 or 502)에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 세 번째로 입력된 리드 커맨드(RDCM_D1<HALF>)는, 제1 메모리 다이(500)에 포함된 1개 플래인(501 or 502)에서 하프 페이지에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)는, 제1 메모리 다이(500)에 포함된 1개 플래인(501 or 502)에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 다섯 번째로 입력된 리드 커맨드(RDCM_D2<HALF>)는, 제2 메모리 다이(510)에 포함된 1개 플래인(511 or 512)에서 하프 페이지에 대응하는 리드 커맨드라는 것을 알 수 있다. 또한, 여섯 번째로 입력된 리드 커맨드(RDCM_D3<HALF>), 제3 메모리 다이(520)에 포함된 1개 플래인(521 or 522)에서 하프 페이지에 대응하는 리드 커맨드라는 것을 알 수 있다.
컨트롤러(130)는, 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 각각의 물리주소 값을 확인결과에 따라 메모리 다이 단위에 대응하는 멀티 페이지를 위한 리드 커맨드를 가장 우선순위가 높은 제1 리드 커맨드로 구분하고, 플래인 단위에 대응하는 단위 페이지를 위한 리드 커맨드를 상기 제1 리드 커맨드보다 우선순위가 낮은 제2 리드 커맨드로 구분하며, 상기 플래인 단위보다 작은 분할 페이지를 위한 리드 커맨드를 상기 제2 리드 커맨드보다 우선순위가 낮은 제3 리드 커맨드로 구분한다.
이때, 도 6에 예시된 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)에는 제1 리드 커맨드로 구분되는 리드 커맨드가 존재하지 않고, 제2 리드 커맨드 및 제3 리드 커맨드로 구분되는 리드 커맨드만 존재한다.
예컨대, 컨트롤러(130)는, 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 1개 플래인에 대응하는 리드 커맨드, 즉, 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>) 및 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)를 제2 리드 커맨드로 구분한다. 또한, 컨트롤러(130)는, 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 1개 플래인보다 작은 하프 페이지에 대응하는 리드 커맨드, 즉, 첫 번째로 입력된 리드 커맨드(RDCM_D2<HALF>)와 세 번째로 입력된 리드 커맨드(RDCM_D1<HALF>)와 다섯 번째로 입력된 리드 커맨드(RDCM_D2<HALF>) 및 여섯 번째로 입력된 리드 커맨드(RDCM_D3<HALF>)를 제3 리드 커매드로 구분한다.
이렇게, 컨트롤러(130)는, 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 각각의 물리주소 값을 확인결과에 따라 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)을 제1 내지 제3 리드 커맨드로 구분하고, 구분 결과를 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 메모리 장치(150)에서 리드 동작이 수행될 수 있도록 설정된 정책에 따라 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)을 적어도 한 개 이상의 리드 커맨드 그룹(RD_GRP3 or RD_GRP4)으로 그룹화한다(1301).
구체적으로 도 6에 예시된 것과 같이 제1 리드 커맨드로 구분되는 리드 커맨드가 존재하지 않는 상태에서 컨트롤러(130)의 설정된 정책에 따라 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)을 그룹화하는 동작을 설명하면 다음과 같다.
먼저, 컨트롤러(130)는, 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 제1 리드 커맨드로 구분되는 리드 커맨드가 존재하지 않기 때문에, 제2 리드 커맨드로 구분되는 리드 커맨드가 메모리 다이들(500, 510, 520) 중 어떤 메모리 다이에 대응하는지를 확인한다.
이때, 확인순서는 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)이 T1시점까지 커맨드 큐(650<T1>)로 입력된 순서이다. 따라서, 컨트롤러(130)는, T1시점에서 커맨드 큐(650<T1>)에 저장된 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)를 제2 리드 커맨드로 확인하고, 동시에, 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)가 메모리 다이들(500, 510, 520) 중 제1 메모리 다이(500)에 대응한다는 것을 확인한다.
이어서, 컨트롤러(130)는, T1시점에서 커맨드 큐(650<T1>)에 저장된 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 가장 먼저 제2 리드 커맨드로 확인된 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)와 동일한 메모리 다이, 즉, 제1 메모리 다이(500)에 대응하는 또 다른 제2 리드 커맨드가 존재하는지 여부 및 제1 메모리 다이(500)에 포함된 플래인들(501, 502)에 대응하는 제3 리드 커맨드가 존재하는지 여부를 확인하고, 존재하는 경우, 해당 리드 커맨드들을 제3 리드 커맨드 그룹(RD_GRP3)으로 그룹핑한다.
따라서, 컨트롤러(130)는, 6개의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 제1 메모리 다이(500)에 포함된 플래인들(501, 502)에 대응하는 세 번째로 입력된 리드 커맨드(RDCM_D1<HALF>) 및 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)를 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)와 함께 제3 리드 커맨드 그룹(RD_GRP3)로 그룹핑한다.
그리고, 컨트롤러(130)는, 제3 리드 커맨드 그룹(RD_GRP3)을 그룹핑할 때, 제2 리드 커맨드로 구분된 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)가 제3 리드 커맨드로 구분된 세 번째로 입력된 리드 커맨드(RDCM_D1<HALF>)보다 메모리 장치(150)의 리드 동작에 먼저 적용될 수 있는 형태가 되도록 커맨드 큐(650)의 순서를 조절한다. 또한, 컨트롤러(130)는, 제3 리드 커맨드 그룹(RD_GRP3)을 그룹핑할 때, 제2 리드 커맨드로 구분된 두 개의 리드 커맨드, 즉, 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)와 네 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)는, 입력된 순서대로 메모리 장치(150)의 리드 동작에 먼저 적용될 수 있는 형태가 되도록 커맨드 큐(650)의 순서를 조절한다. 따라서, 제3 리드 커맨드 그룹(RD_GRP3)의 첫 번째 리드 커맨드(RDCM_D1<1PLANE>)는, T1시점에서 두 번째 입력된 리드 커맨드(RDCM_D1<1PLANE>)이고, 제3 리드 커맨드 그룹(RD_GRP3)의 두 번째 리드 커맨드(RDCM_D1<1PLANE>)는, T1시점에서 네 번째 입력된 리드 커맨드(RDCM_D1<1PLANE>)이며, 제3 리드 커맨드 그룹(RD_GRP3)의 세 번째 리드 커맨드(RDCM_D1<HALF>)는, T1시점에서 세 번째 입력된 리드 커맨드(RDCM_D1<HALF>)이다.
이렇게, 컨트롤러(130)는, 제3 리드 커맨드 그룹(RD_GRP3)을 생성한 뒤, 이어서, 제3 리드 커맨드 그룹(RD_GRP3)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D2<HALF>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 제2 리드 커맨드가 존재하는지 여부 및 존재한다면 메모리 다이들(500, 510, 520) 중 어떤 메모리 다이에 대응한지를 확인한다. 이때, 제3 리드 커맨드 그룹(RD_GRP3)이 제1 메모리 다이(500)에 대응하므로, 제3 리드 커맨드 그룹(RD_GRP3)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D2<HALF>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 제2 리드 커맨드가 존재한다면, 제2 메모리 다이(510) 또는 제3 메모리 다이(520)에 대응하는 형태가 될 것이다.
마찬가지로, 확인순서는 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)이 T1시점까지 커맨드 큐(650<T1>)로 입력된 순서이다. 따라서, 컨트롤러(130)는, T1시점에서 제3 리드 커맨드 그룹(RD_GRP3)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D2<HALF>, RDCM_D2<HALF>, RDCM_D3<HALF>)에서 제2 리드 커맨드로 구분되는 리드 커맨드를 검색하지만, 존재하지 않는 것을 알 수 있다.
때문에, 컨트롤러(130)는, T1시점에서 제3 리드 커맨드 그룹(RD_GRP3)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D2<HALF>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 적어도 두 개의 제3 리드 커맨드로 구분된 리드 커맨드가 동일한 어느 하나의 메모리 다이 및 동일한 어느 하나의 플래인에 대응하는지 여부를 다시 확인한다.
확인결과, 컨트롤러(130)는, T1시점에서 제3 리드 커맨드 그룹(RD_GRP3)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D2<HALF>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 첫 번째로 입력된 리드 커맨드(RDCM_D2<HALF>)와 다섯 번째로 입력된 리드 커맨드(RDCM_D2<HALF>)가 제3 리드 커맨드로 구분되면서, 제2 메모리 다이(510) 및 동일한 어느 하나의 플래인에 대응하는 것으로 판단할 수 있다.
따라서, 컨트롤러(130)는, T1시점에서 제3 리드 커맨드 그룹(RD_GRP3)에 포함되지 못한 나머지 리드 커맨드들(RDCM_D2<HALF>, RDCM_D2<HALF>, RDCM_D3<HALF>) 중 첫 번째로 입력된 리드 커맨드(RDCM_D2<HALF>)와 다섯 번째로 입력된 리드 커맨드(RDCM_D2<HALF>)를 제4 리드 커맨드 그룹(RD_GRP4)으로 그룹핑한다.
그리고, 컨트롤러(130)는, 제4 리드 커맨드 그룹(RD_GRP4)을 그룹핑할 때, 제3 리드 커맨드로 구분된 적어도 두 개의 리드 커맨드, 예컨대, 첫 번째로 입력된 리드 커맨드(RDCM_D2<HALF>)와 다섯 번째로 입력된 리드 커맨드(RDCM_D2<HALF>)를 입력된 순서대로 메모리 장치(150)의 리드 동작에 먼저 적용될 수 있는 형태가 되도록 커맨드 큐(650)의 순서를 조절한다.
또한, 컨트롤러(130)는, 앞서 생성된 제3 리드 커맨드 그룹(RD_GRP3)에 포함된 리드 커맨드들(RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>) 중 첫 번째 리드 커맨드(RDCM_D1<1PLANE>)가 뒤서 생성된 제4 리드 커맨드 그룹(RD_GRP4)에 포함된 첫 번째 리드 커맨드(RDCM_D2<HALF>)보다 호스트(102)로부터 나중에 입력된 리드 커맨드 이므로, 제4 리드 커맨드 그룹(RD_GRP4)이 제3 리드 커맨드 그룹(RD_GRP3)보다 메모리 장치(150)의 리드 동작에 먼저 적용될 수 있는 형태가 되도록 커맨드 큐(650)의 순서를 조절한다. 따라서, T1시점보다 늦은 T2시점에서 커맨드 큐(650<T2>)에는, 제4 리드 커맨드 그룹(RD_GRP4)에 포함된 리드 커맨드들(RDCM_D2<HALF>, RDCM_D2<HALF>)이 제3 리드 커맨드 그룹(RD_GRP3)에 포함된 리드 커맨드들(RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>)보다 앞선 위치, 즉, 보다 먼저 메모리 장치(150)의 리드 동작에 적용될 수 있는 위치에 저장되어 있는 것을 알 수 있다.
그리고, 컨트롤러(130)는, T1시점에서 제1 리드 커맨드 그룹(RD_GRP1)과 제2 리드 커맨드 그룹(RD_GRP2)과 제3 리드 커맨드 그룹(RD_GRP3) 및 제4 리드 커맨드 그룹(RD_GRP4)에 포함되지 못한 나머지 리드 커맨드(RDCM_D3<HALF>)의 경우, 리드 커맨드 그룹으로 묶을 수 없는 리드 커맨드로 판단한다. 따라서, 컨트롤러(130)는, T1시점에서 제1 리드 커맨드 그룹(RD_GRP1)과 제2 리드 커맨드 그룹(RD_GRP2)과 제3 리드 커맨드 그룹(RD_GRP3) 및 제4 리드 커맨드 그룹(RD_GRP4)에 포함되지 못한 나머지 리드 커맨드(RDCM_D3<HALF>)를 그룹핑하지 않고 호스트(102)로부터 입력된 순서대로 메모리 장치(150)의 리드 동작에 적용한다. 따라서, T1시점에서 여섯 번째로 입력된 리드 커맨드(RDCM_D3<HALF>)는, T2시점에서 어떠한 리드 커맨드 그룹에도 그룹핑되지 않고 입력된 순서에 따라 커맨드 큐(650<T2>)에 저장되어 있는 것을 알 수 있다.
참고로, 커맨드 큐(650<T1>, 520<T2>)는, 컨트롤러(130)에 포함된 메모리(144)에 저장된 상태이며, T1시점에서의 커맨드 큐(650<T1>)를 T1시점보다 늦은 T2시점에서의 커맨드 큐(650<T2>)와 구분하기 위해 도면부호를 다르게 하였을 뿐, 실제로는 하나의 커맨드 큐(650)만 메모리(144)에 저장된 상태로 가정할 수 있다.
정리하면, 컨트롤러(130)는, 호스트(102)로부터 입력되는 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)을 입력된 순서대로 그대로 메모리 장치(150)의 리드 동작에 적용하는 것이 아니라 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 그 순서를 변경하여 메모리 장치(150)의 리드 동작에 적용할 수 있다.
이를 통해, 메모리 장치(150)에서 실제로 수행되는 리드 동작의 횟수를 최소화할 수 있다. 이와 같이, 실제로 수행되는 리드 동작의 횟수가 최소화될 수 있는 원리는, 앞선 도 5에 대한 설명에서 충분히 설명되었으므로, 여기에서는 T2시점에서 커맨드 큐(650<T2>)에 저장된 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)이 메모리 장치(150)의 리드 동작에 어떻게 적용되는지 만을 살펴보도록 하겠다.
구체적으로, 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>)을 두 개의 리드 커맨드 그룹(RD_GRP3, RD_GRP4)으로 분리하여 T2시점과 같이 커맨드 큐(650<T2>)에 저장된 상태, 즉, 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 그 순서를 변경한 상태에서 메모리 장치(150)의 리드 동작에 적용하는 것을 살펴보면 다음과 같다.
먼저, 전술한 설명에서와 같이 T2시점에서 커맨드 큐(650<T2>)에 저장된 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 각각이 한 번에 리드되는 물리영역의 단위만 다르고, 나머지 하위 물리주소는 모두 동일한 경우를 가정한다.
제4 리드 커맨드 그룹(RD_GRP4)의 첫 번째 리드 커맨드(RDCM_D2<HALF>)에 응답하여 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 중 첫 번째 플래인(511)의 첫 번째 메모리 블록(BLOCK<30>)의 0번 페이지(미도시)로부터 절반의 페이지 데이터를 리드하여 한 번에 하프 페이지를 리드한다. 이때, 한 번에 리드된 하프 페이지의 데이터는 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)에 대응하는 페이지 버퍼(미도시)에 저장된 상태를 유지하고 있을 것이다.
제4 리드 커맨드 그룹(RD_GRP4)의 두 번째 리드 커맨드(RDCM_D2<HALF>)에 응답하여 제2 메모리 다이(510)에 포함된 2개의 플래인들(511, 512) 중 첫 번째 플래인(511)의 첫 번째 메모리 블록(BLOCK<30>)의 0번 페이지(미도시)로부터 절반의 페이지 데이터를 리드해야 하지만, 앞선 제4 리드 커맨드 그룹(RD_GRP4)의 첫 번째 리드 커맨드(RDCM_D2<HALF>)가 두 번째 리드 커맨드(RDCM_D2<HALF>)와 동일한 물리영역 단위이기 때문에, 첫 번째 리드 커맨드(RDCM_D2<HALF>)의 리드 동작에 따라 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 절반의 페이지 데이터를 재활용하여 한 번에 하프 페이지를 리드한다. 즉, 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)의 첫 번째 메모리 블록(BLOCK<30>)의 0번 페이지(미도시)로부터 절반의 페이지 데이터를 다시 리드하지 않고, 제2 메모리 다이(510)에 포함된 첫 번째 플래인(511)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 절반의 페이지 데이터를 재활용한다.
제3 리드 커맨드 그룹(RD_GRP3)의 첫 번째 리드 커맨드(RDCM_D1<1PLANE>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 1개의 페이지를 리드한다. 이때, 한 번에 리드된 1개의 페이지 데이터는 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장된 상태를 유지하고 있을 것이다.
제3 리드 커맨드 그룹(RD_GRP3)의 두 번째 리드 커맨드(RDCM_D1<1PLANE>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 데이터를 리드하여 한 번에 1개의 페이지를 리드해야 하지만, 앞선 제3 리드 커맨드 그룹(RD_GRP3)의 첫 번째 리드 커맨드(RDCM_D1<1PLANE>)가 두 번째 리드 커맨드(RDCM_D1<1PLANE>)와 동일한 물리영역 단위이기 때문에, 첫 번째 리드 커맨드(RDCM_D1<1PLANE>)의 리드 동작에 따라 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용하여 한 번에 1개의 페이지를 리드한다. 즉, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 1개의 페이지 데이터를 다시 리드하지 않고, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 1개의 페이지 데이터를 재활용한다.
제3 리드 커맨드 그룹(RD_GRP3)의 세 번째 리드 커맨드(RDCM_D1<HALF>)에 응답하여 제1 메모리 다이(500)에 포함된 2개의 플래인들(501, 502) 중 첫 번째 플래인(501)에서 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)로부터 절반의 페이지 데이터를 리드해야 하지만, 앞선 첫 번째 리드 커맨드(RDCM_D1<1PLANE>)가 세 번째 리드 커맨드(RDCM_D1<HALF>)보다 더 큰 물리영역 단위이기 때문에, 첫 번째 리드 커맨드(RDCM_D1<1PLANE>)의 리드 동작에 따라 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 절반의 페이지 데이터를 재활용하여 한 번에 하프 페이지를 리드한다. 즉, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)의 첫 번째 메모리 블록(BLOCK<10>)의 0번 페이지(미도시)에서 절반의 페이지 데이터를 다시 리드하지 않고, 제1 메모리 다이(500)에 포함된 첫 번째 플래인(501)에 대응하는 1개의 페이지 버퍼(미도시)에 저장되어 있던 하프 페이지 데이터를 재활용한다.
이렇게, T2시점에서 커맨드 큐(650<T2>)에 저장된 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D3<HALF>)의 순서대로 메모리 장치(150)의 리드 동작에 적용하게 되면, 리드 동작이 추가로 수행되는 경우가 존재하지 않는다.
따라서, 메모리 장치(150)에서 실제로 수행되는 리드 동작의 횟수를 최소화할 수 있다.
참고로, 전술한 설명에서와 같이 호스트(102)로부터 입력되는 다수의 리드 커맨드들(RDCM_D2<HALF>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D1<1PLANE>, RDCM_D2<HALF>, RDCM_D3<HALF>) 각각이 한 번에 리드되는 물리영역의 단위만 다르고, 나머지 하위 물리주소는 모두 동일한 경우는, 메모리 시스템(110)에 대한 벤치마크(bench-mark) 평가에서 이뤄질 가능성이 높다.
도 7을 참조하면, 호스트(102)로부터 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D2<1PLANE>, RDCM_D1<2PLANE>)이 입력될 때, 중간에 라이트 커맨드(WTCM_D1<2PLANE>)가 섞여있는 경우를 예시하고 있다. 이와 같은 경우, 컨트롤러(130)는, 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D2<1PLANE>, RDCM_D1<2PLANE>)에 대해서만 리드 커맨드 그룹을 위한 그룹핑 동작을 수행한다. 또한, 컨트롤러(130)는, 섞여있는 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 각각 제1 리드 커맨드와 제2 리드 커맨드 및 제3 리드 커맨드가 존재하는 경우, 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 각각 존재하는 제1 리드 커맨드와 제2 리드 커맨드 및 제3 리드 커맨드를 서로 다른 리드 커맨드 그룹으로 분리하여 그룹핑한다. 즉, 섞여있는 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 각각 제1 리드 커맨드와 제2 리드 커맨드 및 제3 리드 커맨드가 존재하는 경우는, 라이트 커맨드(WTCM_D1<2PLANE>)가 없는 경우를 가정하면 하나의 제1 리드 커맨드 그룹(RD_GRP1) 또는 제2 리드 커맨드 그룹(RD_GRP2)으로 구분되어야 하는 경우이지만, 라이트 커맨드(WTCM_D1<2PLANE>)가 존재하기 때문에 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 하나씩 총 두 개의 제1 리드 커맨드 그룹(RD_GRP1) 또는 제2 리드 커맨드 그룹(RD_GRP2)이 생성될 것이다.
또한, 컨트롤러(130)는, 섞여있는 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 각각 제1 리드 커맨드로 구분되는 리드 커맨드가 존재하지 않고 제2 리드 커맨드 및 제3 리드 커맨드가 존재하는 경우, 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 각각 존재하는 제2 리드 커맨드 및 제3 리드 커맨드를 서로 다른 리드 커맨드 그룹으로 분리하여 그룹핑한다. 즉, 섞여있는 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 각각 제1 리드 커맨드가 존재하지 않고 제2 리드 커맨드 및 제3 리드 커맨드가 존재하는 경우는, 라이트 커맨드(WTCM_D1<2PLANE>)가 없는 경우를 가정하면 하나의 제3 리드 커맨드 그룹(RD_GRP3)으로 구분되어야 하는 경우이지만, 라이트 커맨드(WTCM_D1<2PLANE>)가 존재하기 때문에 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 하나씩 총 두 개의 제3 리드 커맨드 그룹(RD_GRP3)이 생성될 것이다.
또한, 컨트롤러(130)는, 섞여있는 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 각각 제1 리드 커맨드 및 제2 리드 커맨드로 구분되는 리드 커맨드가 존재하지 않고 동일한 메모리 다이 및 동일한 플래인에 대응하는 적어도 두 개 이상의 제3 리드 커맨드가 존재하는 경우, 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 각각 존재하는 동일한 메모리 다이 및 동일한 플래인에 대응하는 적어도 두 개 이상의 제3 리드 커맨드를 서로 다른 리드 커맨드 그룹으로 분리하여 그룹핑한다. 즉, 섞여있는 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 각각 제1 리드 커맨드 및 제2 리드 커맨드로 구분되는 리드 커맨드가 존재하지 않고 동일한 메모리 다이 및 동일한 플래인에 대응하는 적어도 두 개 이상의 제3 리드 커맨드가 존재하는 경우는, 라이트 커맨드(WTCM_D1<2PLANE>)가 없는 경우를 가정하면 하나의 제4 리드 커맨드 그룹(RD_GRP4)으로 구분되어야 하는 경우이지만, 라이트 커맨드(WTCM_D1<2PLANE>)가 존재하기 때문에 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 양쪽에 하나씩 총 두 개의 제4 리드 커맨드 그룹(RD_GRP4)이 생성될 것이다.
정리하면, 호스트(102)로부터 입력되는 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D2<1PLANE>, RDCM_D1<2PLANE>) 사이에 라이트 커맨드(WTCM_D1<2PLANE>)가 존재하는 경우, 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 완전히 별개의 리드 커맨드 그룹핑 동작이 수행된다.
구체적으로, 도 7을 참조하여, 호스트(102)로부터 입력된 5개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D2<1PLANE>, RDCM_D1<2PLANE>)이 어떻게 리드 커맨드 그룹핑되는지를 설명하면 다음과 같다.
먼저, 호스트(102)로부터 입력된 5개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D2<1PLANE>, RDCM_D1<2PLANE>) 중 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)와 세 번째로 입력된 리드 커맨드(RDCM_D1<HALF>) 사이에 라이트 커맨드(WTCM_D1<2PLANE>)가 입력되는 것을 알 수 있다.
이때, 라이트 커맨드(WTCM_D1<2PLANE>)의 물리주소 값을 살펴보면, 제1 메모리 다이(500)에 포함된 플래인들(501, 502)에 대응한다. 따라서, 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 앞서 입력된 제1 메모리 다이(500)에 대응하는 리드 커맨드(RDCM_D1<1PLANE>)와, 뒤서 입력된 제1 메모리 다이(500)에 대응하는 리드 커맨드(RDCM_D1<HALF>, RDCM_D1<2PLANE>)는, 완전히 별개의 리드 커맨드 그룹핑 동작의 대상이 된다. 반면, 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 앞서 입력되거나 뒤서 입력된 제2 메모리 다이(510) 또는 제3 메모리 다이(520)에 대응하는 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D2<1PLANE>)은 완전히 별개의 리드 커맨드 그룹핑 동작의 대상이 아니다.
따라서, 컨트롤러(130)는, T1시점에서 커맨드 큐(750<T1>)에 저장되어 있던 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D2<1PLANE>, RDCM_D1<2PLANE>)을 앞서 도 5 및 도 6에서 설명한 리드 커맨드 그룹핑 동작(1301)을 통해 T2시점과 같은 상태로 재정렬한다. 물론, 도 7에서 T1시점과 T2시점 사이에 이뤄지는 리드 커맨드 그룹핑 동작(1301)에는 라이트 커맨드(WTCM_D1<2PLANE>)로 인해 분리된 형태로 리드 커맨드 그룹핑 동작이 이뤄지게 된다.
구체적으로, 도 7의 T1시점에서 커맨드 큐(750<T1>)에는 6개의 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, WTCM_D1<2PLANE>), RDCM_D2<1PLANE>, RDCM_D1<2PLANE>)이 저장되어 있는 상태이다. 그 중에는 5개의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, RDCM_D2<1PLANE>, RDCM_D1<2PLANE>)가 포함되고, 1개의 라이트 커맨드(WTCM_D1<2PLANE>)가 포함된다. 또한, 1개의 라이트 커맨드(WTCM_D1<2PLANE>)는, 제1 메모리 다이(500)에 대응하고, 세 번째 입력된 커맨드이다. 따라서, 컨트롤러(130)는, 라이트 커맨드(WTCM_D1<2PLANE>)가 입력되기 전에 입력된 제1 메모리 다이(500)에 대응하는 리드 커맨드, 즉, 두 번째로 입력된 리드 커맨드(RDCM_D1<1PLANE>)를 라이트 커맨드(WTCM_D1<2PLANE>)가 입력된 후 입력된 제1 메모리 다이(500)에 대응하는 리드 커맨드, 즉, 네 번째로 입력된 리드 커맨드(RDCM_D1<HALF>) 및 여섯 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)와 분리하여 리드 커맨드 그룹핑 동작에 적용시킨다. 또한, 컨트롤러(130)는, 제2 메모리 다이(510) 또는 제3 메모리 다이(520)에 대응하는 리드 커맨드, 즉, 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>) 및 다섯 번째로 입력된 리드 커맨드(RDCM_D2<1PLANE>)를 라이트 커맨드(WTCM_D1<2PLANE>)와 상관없이 통합하여 리드 커맨드 그룹핑 동작에 적용시킨다.
따라서, 도 7의 T2시점에서 커맨드 큐(750<T2>)에는, 라이트 커맨드(WTCM_D1<2PLANE>)를 기준으로 리드 커맨드 그룹이 생성되는 것을 알 수 있다.
구체적으로, 도 7의 T2시점에서 커맨드 큐(750<T2>)에는, 라이트 커맨드(WTCM_D1<2PLANE>)에 영향을 받지 않고, T1시점에서도 가장 먼저 입력되어 있던 제2 메모리 다이(510)에 대응하는 리드 커맨드, 즉, T1시점에서 첫 번째로 입력된 리드 커맨드(RDCM_D2<2PLANE>) 및 다섯 번째로 입력된 리드 커맨드(RDCM_D2<1PLANE>)가 제1 리드 커맨드 그룹(RD_GRP)으로 그룹핑된다. 이어서, 라이트 커맨드(WTCM_D1<2PLANE>)의 영향을 받고, T1시점에서 라이트 커맨드(WTCM_D1<2PLANE>)보다 앞서 입력되었던 제1 메모리 다이(500)에 대응하는 리드 커맨드, 즉, T1시점에서 두 번째로 입력되었던 리드 커맨드(RDCM_D1<1PLANE>)가 제3 리드 커맨드 그룹(RD_GRP3)으로 그룹핑된다. 이어서, 라이트 커맨드(WTCM_D1<2PLANE>)의 영향을 받고, T1시점에서 라이트 커맨드(WTCM_D1<2PLANE>)보다 뒤서 입력되었던 제1 메모리 다이(500)에 대응하는 리드 커맨드, 즉, T1시점에서 네 번째로 입력된 리드 커맨드(RDCM_D1<HALF>) 및 여섯 번째로 입력된 리드 커맨드(RDCM_D1<2PLANE>)가 제2 리드 커맨드 그룹(RD_GRP2)으로 그룹핑된다.
이렇게, 도 7의 실시예와 같이 T1시점에 커맨드 큐(750<T2>)에 저장된 다수의 리드 커맨드들(RDCM_D2<2PLANE>, RDCM_D1<1PLANE>, RDCM_D1<HALF>, WTCM_D1<2PLANE>), RDCM_D2<1PLANE>, RDCM_D1<2PLANE>)을 T2시점의 커맨드 큐(750<T2>)에서와 같은 순서대로 정렬하여 메모리 장치(150)의 리드 동작에 적용하게 되면, 라이트 동작이 중간에 섞여 있는 경우에도 리드 동작이 추가로 수행되는 경우를 최소한으로 줄일 수 있다.
따라서, 메모리 장치(150)에서 실제로 수행되는 리드 동작의 횟수를 최소화할 수 있다.
도 8은 도 5 내지 도 7에 도시된 본 발명의 실시 예에 따른 메모리 시스템을 참고하여 본 발명의 다른 실시예에 따른 메모리 시스템의 구성을 설명하기 위해 도시한 블록 다이어그램이다.
도 8을 참조하면, 도 5 내지 도 7과 마찬가지로, 도 1을 참조하여 본 발명의 실시예에 따른 메모리 시스템(110)을 참고하여 본 발명의 특징적인 구성이 포함된 메모리 시스템(110)을 도시한 것을 알 수 있다. 여기서, 메모리 시스템(110)은, 컨트롤러(130)와 메모리 장치(150)를 포함한다. 또한, 메모리 시스템(110)은, 메모리(144) 및 낸드 플래시 컨트롤러(NFC: NAND Flash Controller, 142)를 포함한다. 또한, 메모리 장치(150)는, 다수의 메모리 다이들(500, 510, 520)을 포함하고, 메모리 다이들(500, 510, 520) 각각은 다수의 플래인들(501, 502 / 511, 512 / 521, 522)을 포함하며, 다수의 플래인들(501, 502 / 511, 512 / 521, 522) 각각은 다수의 메모리 블록들(BLOCK<10, 11>, BLOCK<20, 21> / BLOCK<30, 31>, BLOCK<40, 41> / BLOCK<50, 51>, BLOCK<60, 61>)을 포함하고, 다수의 메모리 블록들(BLOCK<10, 11>, BLOCK<20, 21> / BLOCK<30, 31>, BLOCK<40, 41> / BLOCK<50, 51>, BLOCK<60, 61>) 각각은 다수의 페이지들(미도시)을 포함한다.
참고로, 도 8에서는 하나의 메모리 장치(150)가 메모리 시스템(110)에 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 메모리 장치(150)가 메모리 시스템(110)에 포함되는 것도 얼마든지 가능하다. 또한, 메모리 장치(150)에 세 개의 메모리 다이들(500, 510, 520)이 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 메모리 다이들(500, 510, 520)이 메모리 장치(150)에 포함되는 것도 얼마든지 가능하다. 또한, 메모리 다이들(500, 510, 520) 각각에 두 개의 플래인들(501, 502 / 511, 512 / 521, 522)이 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 플래인들(501, 502 / 511, 512 / 521, 522)이 메모리 다이들(500, 510, 520) 각각에 포함되는 것도 얼마든지 가능하다. 또한, 플래인들(501, 502 / 511, 512 / 521, 522) 각각에 두 개의 메모리 블록들(BLOCK<10, 11>, BLOCK<20, 21> / BLOCK<30, 31>, BLOCK<40, 41> / BLOCK<50, 51>, BLOCK<60, 61>)이 포함하는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 메모리 블록들(BLOCK<10, 11>, BLOCK<20, 21> / BLOCK<30, 31>, BLOCK<40, 41> / BLOCK<50, 51>, BLOCK<60, 61>)이 포함되는 것도 얼마든지 가능하다. 또한, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, 호스트 인터페이스(HOST I/F, 132)와, 프로세서(134)와, ECC 유닛(138), 및 파워 관리 유닛(140)이 도 8에서는 컨트롤러(130)에 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 컨트롤러(130)에 포함되어 있을 것이다.
도 8에 도시된 본 발명의 다른 실시예에 따른 메모리 시스템(110)의 구성을 전술한 도 5 내지 도 7에 도시된 본 발명의 실시예에 따른 메모리 시스템(110)의 구성과 비교하면, 컨트롤러(130) 내부의 구성이 서로 다른 것을 알 수 있다.
구체적으로, 도 5 내지 도 7에서는 메모리(144)에 저장된 상태로 설명된 커맨드 큐(550<T1>, 550<T2> / 650<T1>, 650<T2> / 750<T1>, 750<T2>)가 도 8에서는 낸드 플래시 컨트롤러(142)에 커맨드 큐(850<T1>, 850<T2>)가 포함된 형태인 것을 알 수 있다.
이와 같은 구성의 차이가 의미하는 것은 다음과 같다.
먼저, 도 5 내지 도 7에서 메모리(144)에 커맨드 큐(550<T1>, 550<T2> / 650<T1>, 650<T2> / 750<T1>, 750<T2>)가 저장된 형태인 것은, 메모리(144)에는 커맨드 큐(550<T1>, 550<T2> / 650<T1>, 650<T2> / 750<T1>, 750<T2>)가 저장되어 있을 뿐이며 앞서 설명한 컨트롤러(130)의 동작, 즉, 리드 커맨드들 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 메모리 장치(150)에서 리드 동작이 수행될 수 있도록 설정된 정책에 따라 리드 커맨드들을 적어도 한 개 이상의 리드 커맨드 그룹으로 그룹화하는 동작(1301)을 도 1에 도시된 프로세서(134)에서 수행하는 것을 의미한다.
하지만, 도 8에서 낸드 플래시 컨트롤러(142)에 커맨드 큐(850<T1>, 850<T2>)가 포함된 형태인 것은, 낸드 플래시 컨트롤러(142)가 리드 커맨드들을 프로세서(134)로부터 전달받아 내부의 커맨드 큐(850<T1>, 850<T2>)에 저장한 후, 앞서 설명한 컨트롤러(130)의 동작, 즉, 리드 커맨드들 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 메모리 장치(150)에서 리드 동작이 수행될 수 있도록 설정된 정책에 따라 리드 커맨드들을 적어도 한 개 이상의 리드 커맨드 그룹으로 그룹화하는 동작(1301)을 낸드 플래시 컨트롤러(142)가 수행하는 것을 의미한다. 이때, 낸드 플래시 컨트롤러(142) 내부에는 도 1에서 설명되지 않았던 커맨드 큐(850<T1>, 850<T2>)를 저장하기 위한 레지스터(또는 메모리)가 존재하는 형태가 될 것이다.
좀 더 구체적으로 도 8에 도시된 본 발명의 다른 실시예에 따른 메모리 시스템의 구성을 설명하면 다음과 같다.
먼저, 도 8에 도시된 낸드 플래시 컨트롤러(142)는, 리드 동작 관리부(800)를 포함한다. 또한, 리드 동작 관리부(800)는, 커맨드 큐(850<T1>, 850<T2>)를 포함한다.
이때, 낸드 플래시 컨트롤러(142)에 리드 동작 관리부(800)가 따로 존재하는 것은, 앞서 도 1에서 설명했던 낸드 플래시 컨트롤러(142)의 동작, 예컨대, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리하는 동작과 앞서 설명한 본 발명의 특징적인 동작, 즉, 리드 커맨드들 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 메모리 장치(150)에서 리드 동작이 수행될 수 있도록 설정된 정책에 따라 리드 커맨드들을 적어도 한 개 이상의 리드 커맨드 그룹으로 그룹화하는 동작(1301)과 분리하여 설명하기 위함이다. 즉, 도 8에 도시된 리드 동작 관리부(800)는, 물리적으로 그 구성요소가 구분되는 것은 아니고, 낸드 플래시 컨트롤러(142)의 동작 중 일부 동작을 분리하여 설명하기 위해 논리적으로 분리한 구성요소이다.
이렇게, 도 8에서는 낸드 플래시 컨트롤러(142) 내부에 커맨드 큐(850<T1>, 850<T2>)가 포함되기 때문에, 메모리(144)에는 매핑 테이블(560)만 포함되는 형태가 된다.
그리고, 도 8에서 낸드 플래시 컨트롤러(142)의 동작으로 예시된 본 발명의 특징적인 동작, 즉, 리드 커맨드들 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 메모리 장치(150)에서 리드 동작이 수행될 수 있도록 설정된 정책에 따라 리드 커맨드들을 적어도 한 개 이상의 리드 커맨드 그룹으로 그룹화하는 동작(1301)은, 도 5에서 설명되었던 본 발명의 특징적인 동작과 완전히 동일한 동작인 것을 알 수 있다. 따라서, 더 구체적으로 설명하지는 않도록 하겠다. 물론, 도 8에서는 도 5에서 설명되었던 본 발명의 특징적인 동작만 예시되어 있지만, 이는 어디까지는 설명의 편의를 위한 예시일 뿐, 실제로는 도 6 및 도 7에서 설명되었던 본 발명의 특징적인 동작도 도 8에 도시된 낸드 플래시 컨트롤러(142)에서 수행될 수 있을 것이다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 10에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 11을 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 11에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 12를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 13 내지 도 16을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 10 내지 도 12에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 13에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 14에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 15에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 16에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 11 내지 도 16에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

Claims (20)

  1. 다수의 페이지(page)들을 각각 포함하는 다수의 메모리 블록들과, 상기 메모리 블록(memory block)들을 각각 포함하는 다수의 플래인(plane)들, 및 상기 플래인들을 각각 포함하는 다수의 메모리 다이(memory die)들을 포함하는 메모리 장치; 및
    다수의 리드 커맨드들이 호스트로부터 요청될 때, 상기 리드 커맨드들 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 리드 동작이 수행될 수 있도록 설정된 정책에 따라 상기 리드 커맨드들을 적어도 한 개의 이상의 리드 커맨드 그룹으로 그룹화하고, 상기 리드 커맨드 그룹별로 상기 메모리 장치의 리드 동작에 적용하는 컨트롤러
    를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 리드 커맨드들 각각의 물리주소 값을 확인결과에 따라 메모리 다이 단위에 대응하는 멀티 페이지를 위한 리드 커맨드를 가장 우선순위가 높은 제1 리드 커맨드로 구분하고, 플래인 단위에 대응하는 단위 페이지를 위한 리드 커맨드를 상기 제1 리드 커맨드보다 우선순위가 낮은 제2 리드 커맨드로 구분하며, 상기 플래인 단위보다 작은 분할 페이지를 위한 리드 커맨드를 상기 제2 리드 커맨드보다 우선순위가 낮은 제3 리드 커맨드로 구분하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    상기 리드 커맨드들 중 적어도 하나의 상기 제1 리드 커맨드가 상기 메모리 다이들 중 제1 메모리 다이에 대응하는 경우,
    상기 제1 메모리 다이에 대응하는 상기 제1 리드 커맨드와 상기 제1 메모리 다이에 포함된 상기 플래인들에 대응하는 상기 제2 및 제3 리드 커맨드를 제1 리드 커맨드 그룹으로 그룹핑하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 메모리 다이들 중 제2 메모리 다이에 대응하는 상기 제1 리드 커맨드가 상기 리드 커맨드들 중에 더 존재하는 경우,
    상기 제2 메모리 다이에 대응하는 상기 제1 리드 커맨드와 상기 제2 메모리 다이에 포함된 상기 플래인들에 대응하는 상기 제2 및 제3 리드 커맨드를 제2 리드 커맨드 그룹으로 그룹핑하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 컨트롤러는,
    상기 리드 커맨드들 중 상기 제1 리드 커맨드가 존재하지 않고, 적어도 하나의 상기 제2 리드 커맨드가 상기 제1 및 제2 메모리 다이를 제외한 나머지 메모리 다이들에 포함된 상기 플래인들 중 제1 플래인에 대응하는 경우,
    상기 제1 플래인에 대응하는 상기 제2 및 제3 리드 커맨드를 제3 리드 커맨드 그룹으로 그룹핑하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 리드 커맨드들 중 상기 제1 및 제2 리드 커맨드가 존재하지 않고, 적어도 두 개의 상기 제3 리드 커맨드가 상기 나머지 메모리 다이에 포함된 상기 플래인들 중 제2 플래인에 대응하는 경우,
    상기 제2 플래인에 대응하는 적어도 두 개의 상기 제3 리드 커맨드를 제4 리드 커맨드 그룹으로 그룹핑하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는,
    상기 리드 커맨드들 중 상기 제1 및 제2 리드 커맨드가 존재하지 않고, 적어도 하나의 상기 제3 리드 커맨드가 상기 나머지 메모리 다이에 포함된 상기 플래인들 중 상기 제1 및 제2 플래인을 제외한 나머지 플래인들에 분산되어 일대일로 대응하는 경우,
    상기 나머지 플래인들에 분산되어 일대일로 대응하는 상기 제3 리드 커맨드를 그룹핑하지 않고 입력된 순서대로 상기 메모리 장치의 리드 동작에 적용하는 메모리 시스템.
  8. 제6항에 있어서,
    상기 컨트롤러는,
    호스트로부터 요청된 라이트 커맨드가 상기 리드 커맨드들 사이에 섞여있고,
    섞여있는 라이트 커맨드가 상기 제1 또는 제2 메모리 다이 또는 그에 포함된 상기 플래인들에 대응하는 경우, 섞여있는 라이트 커맨드를 기준으로 상기 제1 또는 제2 리드 커맨드 그룹을 분리하여 두 개의 상기 제1 또는 제2 리드 커맨드 그룹으로 각각 그룹핑하고,
    섞여있는 라이트 커맨드가 상기 제1 또는 제2 플래인에 대응하는 경우, 섞여있는 라이트 커맨드를 기준으로 상기 제3 또는 제4 리드 커맨드 그룹을 분리하여 두 개의 상기 제3 또는 제4 리드 커맨드 그룹으로 각각 그룹핑하는 메모리 시스템.
  9. 제2항에 있어서,
    상기 컨트롤러는,
    상기 리드 커맨드 그룹을 상기 메모리 장치의 리드 동작에 적용할 때,
    상기 리드 커맨드 그룹에 포함된 상기 제1 리드 커맨드를 가장 먼저 적용하고, 이어서 상기 제2 리드 커맨드를 적용하며, 이어서 상기 제3 리드 커맨드를 적용하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 컨트롤러는,
    상기 호스트로부터 요청되는 다수의 커맨드들을 설정된 개수까지 임시로 저장하기 위한 커맨드 큐(queue), 및 상기 커맨드들에 대응하는 논리주소를 물리주소로 맵핑하기 위한 매핑 테이블을 포함하고,
    상기 커맨드 큐에 저장된 상기 커맨드들에 대응하는 논리주소를 상기 매핑 테이블을 통해 물리주소로 변환하여 그 값을 확인하며,
    상기 호스트로부터 상기 커맨드 큐에 입력된 순서로 저장된 상기 커맨드들의 수행 순서를 상기 리드 커맨드 그룹의 구분을 기준으로 변경하여 다시 저장하는 메모리 시스템.
  11. 다수의 페이지(page)들을 각각 포함하는 다수의 메모리 블록들과, 상기 메모리 블록(memory block)들을 각각 포함하는 다수의 플래인(plane)들, 및 상기 플래인들을 각각 포함하는 다수의 메모리 다이(memory die)들을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
    다수의 리드 커맨드들이 호스트로부터 요청될 때, 상기 리드 커맨드들 각각의 물리주소 값을 기준으로 상대적으로 큰 물리영역 단위부터 상대적으로 작은 물리영역 단위로 리드 동작이 수행될 수 있도록 설정된 정책에 따라 상기 리드 커맨드들을 적어도 한 개의 이상의 리드 커맨드 그룹으로 그룹화하는 단계; 및
    상기 그룹화하는 단계에서 그룹화된 상기 리드 커맨드 그룹별로 상기 메모리 장치의 리드 동작에 적용하는 단계를 포함하는 메모리 시스템의 동작방법.
  12. 제11항에 있어서,
    상기 리드 커맨드들 각각의 물리주소 값을 확인결과에 따라 메모리 다이 단위에 대응하는 멀티 페이지를 위한 리드 커맨드를 가장 우선순위가 높은 제1 리드 커맨드로 구분하고, 플래인 단위에 대응하는 단위 페이지를 위한 리드 커맨드를 상기 제1 리드 커맨드보다 우선순위가 낮은 제2 리드 커맨드로 구분하며, 상기 플래인 단위보다 작은 분할 페이지를 위한 리드 커맨드를 상기 제2 리드 커맨드보다 우선순위가 낮은 제3 리드 커맨드로 구분하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  13. 제12항에 있어서,
    상기 그룹화하는 단계는,
    상기 리드 커맨드들 중 적어도 하나의 상기 제1 리드 커맨드가 상기 메모리 다이들 중 제1 메모리 다이에 대응하는 경우,
    상기 제1 메모리 다이에 대응하는 상기 제1 리드 커맨드와 상기 제1 메모리 다이에 포함된 상기 플래인들에 대응하는 상기 제2 및 제3 리드 커맨드를 제1 리드 커맨드 그룹으로 그룹핑하는 단계를 포함하는 메모리 시스템의 동작방법.
  14. 제13항에 있어서,
    상기 그룹화하는 단계는,
    상기 메모리 다이들 중 제2 메모리 다이에 대응하는 상기 제1 리드 커맨드가 상기 리드 커맨드들 중에 더 존재하는 경우,
    상기 제2 메모리 다이에 대응하는 상기 제1 리드 커맨드와 상기 제2 메모리 다이에 포함된 상기 플래인들에 대응하는 상기 제2 및 제3 리드 커맨드를 제2 리드 커맨드 그룹으로 그룹핑하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  15. 제14항에 있어서,
    상기 그룹화하는 단계는,
    상기 리드 커맨드들 중 상기 제1 리드 커맨드가 존재하지 않고, 적어도 하나의 상기 제2 리드 커맨드가 상기 제1 및 제2 메모리 다이를 제외한 나머지 메모리 다이들에 포함된 상기 플래인들 중 제1 플래인에 대응하는 경우,
    상기 제1 플래인에 대응하는 상기 제2 및 제3 리드 커맨드를 제3 리드 커맨드 그룹으로 그룹핑하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  16. 제15항에 있어서,
    상기 그룹화하는 단계는,
    상기 리드 커맨드들 중 상기 제1 및 제2 리드 커맨드가 존재하지 않고, 적어도 두 개의 상기 제3 리드 커맨드가 상기 나머지 메모리 다이에 포함된 상기 플래인들 중 제2 플래인에 대응하는 경우,
    상기 제2 플래인에 대응하는 적어도 두 개의 상기 제3 리드 커맨드를 제4 리드 커맨드 그룹으로 그룹핑하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  17. 제16항에 있어서,
    상기 리드 커맨드들 중 상기 제1 및 제2 리드 커맨드가 존재하지 않고, 적어도 하나의 상기 제3 리드 커맨드가 상기 나머지 메모리 다이에 포함된 상기 플래인들 중 상기 제1 및 제2 플래인을 제외한 나머지 플래인들에 분산되어 일대일로 대응하는 경우,
    상기 나머지 플래인들에 분산되어 일대일로 대응하는 상기 제3 리드 커맨드를 그룹핑하지 않고 입력된 순서대로 상기 메모리 장치의 리드 동작에 적용하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  18. 제16항에 있어서,
    상기 그룹화하는 단계는,
    호스트로부터 요청된 라이트 커맨드가 상기 리드 커맨드들 사이에 섞여있고, 섞여있는 라이트 커맨드가 상기 제1 또는 제2 메모리 다이 또는 그에 포함된 상기 플래인들에 대응하는 경우, 섞여있는 라이트 커맨드를 기준으로 상기 제1 또는 제2 리드 커맨드 그룹을 분리하여 두 개의 상기 제1 또는 제2 리드 커맨드 그룹으로 각각 그룹핑하는 단계; 및
    호스트로부터 요청된 라이트 커맨드가 상기 리드 커맨드들 사이에 섞여있고, 섞여있는 라이트 커맨드가 상기 제1 또는 제2 플래인에 대응하는 경우, 섞여있는 라이트 커맨드를 기준으로 상기 제3 또는 제4 리드 커맨드 그룹을 분리하여 두 개의 상기 제3 또는 제4 리드 커맨드 그룹으로 각각 그룹핑하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  19. 제12항에 있어서,
    상기 적용하는 단계는,
    상기 리드 커맨드 그룹을 상기 메모리 장치의 리드 동작에 적용할 때,
    상기 리드 커맨드 그룹에 포함된 상기 제1 리드 커맨드를 가장 먼저 적용하고, 이어서 상기 제2 리드 커맨드를 적용하며, 이어서 상기 제3 리드 커맨드를 적용하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  20. 제11항에 있어서,
    상기 호스트로부터 요청되는 다수의 커맨드들을 설정된 개수까지 임시로 저장하기 위한 커맨드 큐(queue), 및 상기 커맨드들에 대응하는 논리주소를 물리주소로 맵핑하기 위한 매핑 테이블을 더 포함하며,
    상기 커맨드 큐에 저장된 상기 커맨드들에 대응하는 논리주소를 상기 매핑 테이블을 통해 물리주소로 변환하여 그 값을 확인하는 단계; 및
    상기 호스트로부터 상기 커맨드 큐에 입력된 순서로 저장된 상기 커맨드들의 수행 순서를 상기 그룹화하는 단계에서 그룹핑된 상기 리드 커맨드 그룹의 구분을 기준으로 변경하여 다시 저장하는 단계를 더 포함하는 메모리 시스템의 동작방법.
KR1020170021227A 2017-02-16 2017-02-16 메모리 시스템 및 메모리 시스템의 동작방법 KR20180094724A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170021227A KR20180094724A (ko) 2017-02-16 2017-02-16 메모리 시스템 및 메모리 시스템의 동작방법
US15/794,085 US20180232325A1 (en) 2017-02-16 2017-10-26 Memory system and method for operating the same
CN201711408065.XA CN108447513A (zh) 2017-02-16 2017-12-22 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170021227A KR20180094724A (ko) 2017-02-16 2017-02-16 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20180094724A true KR20180094724A (ko) 2018-08-24

Family

ID=63105191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170021227A KR20180094724A (ko) 2017-02-16 2017-02-16 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US20180232325A1 (ko)
KR (1) KR20180094724A (ko)
CN (1) CN108447513A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200032463A (ko) * 2018-09-18 2020-03-26 에스케이하이닉스 주식회사 메모리 시스템 혹은 데이터 처리 시스템의 동작을 진단하는 장치 혹은 진단을 통해 신뢰성을 확보하는 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289137B2 (en) * 2017-11-16 2022-03-29 Micron Technology, Inc. Multi-port storage-class memory interface
KR20200059936A (ko) * 2018-11-22 2020-05-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN110209481B (zh) * 2019-05-17 2022-07-26 深圳市德明利技术股份有限公司 一种命令队列优化管理的实现方法和系统以及设备
WO2023173361A1 (en) * 2022-03-17 2023-09-21 Micron Technology, Inc. Techniques for efficiently handling misaligned sequential reads

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1171154C (zh) * 1999-12-28 2004-10-13 威盛电子股份有限公司 控制芯片组与其间的数据事务方法
US8275750B2 (en) * 2006-11-08 2012-09-25 International Business Machines Corporation Method to efficiently use the disk space while unarchiving
WO2009141789A1 (en) * 2008-05-21 2009-11-26 Nxp B.V. A data handling system comprising memory banks and data rearrangement
CN101498994B (zh) * 2009-02-16 2011-04-20 华中科技大学 一种固态硬盘控制器
US8688894B2 (en) * 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
KR20130102393A (ko) * 2012-03-07 2013-09-17 삼성전자주식회사 Ｆｉｆｏ 메모리 장치 및 이를 포함하는 전자 장치
US8874828B2 (en) * 2012-05-02 2014-10-28 Apple Inc. Systems and methods for providing early hinting to nonvolatile memory charge pumps
US9870157B2 (en) * 2015-03-31 2018-01-16 Toshiba Memory Corporation Command balancing and interleaving for write and reads between front end and back end of solid state drive

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200032463A (ko) * 2018-09-18 2020-03-26 에스케이하이닉스 주식회사 메모리 시스템 혹은 데이터 처리 시스템의 동작을 진단하는 장치 혹은 진단을 통해 신뢰성을 확보하는 방법

Also Published As

Publication number Publication date
CN108447513A (zh) 2018-08-24
US20180232325A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
KR20180083093A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170140467A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180110473A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20180005858A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180130140A (ko) 데이터 처리 시스템 및 데이터 처리 방법
KR20180076715A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180135188A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102322740B1 (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
KR20190016191A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190008643A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040607A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180094391A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180088180A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20190069806A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040602A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180106014A (ko) 메모리 시스템
KR20180046405A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102200247B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190083517A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190083862A (ko) 메모리 시스템 및 메모리 시스템의 동작방법