KR102200247B1 - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR102200247B1
KR102200247B1 KR1020170038274A KR20170038274A KR102200247B1 KR 102200247 B1 KR102200247 B1 KR 102200247B1 KR 1020170038274 A KR1020170038274 A KR 1020170038274A KR 20170038274 A KR20170038274 A KR 20170038274A KR 102200247 B1 KR102200247 B1 KR 102200247B1
Authority
KR
South Korea
Prior art keywords
memory
input data
memory device
data
size
Prior art date
Application number
KR1020170038274A
Other languages
English (en)
Other versions
KR20180109140A (ko
Inventor
최해기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170038274A priority Critical patent/KR102200247B1/ko
Priority to US15/809,067 priority patent/US10585595B2/en
Priority to CN201711432538.XA priority patent/CN108665920B/zh
Publication of KR20180109140A publication Critical patent/KR20180109140A/ko
Application granted granted Critical
Publication of KR102200247B1 publication Critical patent/KR102200247B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 기술은 인터리빙(interleaving) 동작을 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 제1 메모리 장치 및 제2 메모리 장치; 및 호스트로부터 인가되는 상기 입력 데이터가 설정된 크기보다 큰 크기를 갖는 경우, 상기 입력 데이터를 상기 제1 및 제2 메모리 장치에 분산시켜 저장하고, 상기 제1 및 제2 메모리 장치가 모두 대기 상태일 때 상기 제1 및 제2 메모리 장치 중 어느 하나의 메모리 장치에 저장되어 있던 상기 입력 데이터를 나머지 다른 하나의 메모리 장치로 이동시키는 컨트롤러를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 인터리빙(interleaving) 동작을 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 다수의 메모리 장치들에서 설정된 크기 이상의 큰 사이즈의 데이터를 효율적으로 입/출력할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 제1 메모리 장치 및 제2 메모리 장치; 및 호스트로부터 인가되는 상기 입력 데이터가 설정된 크기보다 큰 크기를 갖는 경우, 상기 입력 데이터를 상기 제1 및 제2 메모리 장치에 분산시켜 저장하고, 상기 제1 및 제2 메모리 장치가 모두 대기 상태일 때 상기 제1 및 제2 메모리 장치 중 어느 하나의 메모리 장치에 저장되어 있던 상기 입력 데이터를 나머지 다른 하나의 메모리 장치로 이동시키는 컨트롤러를 포함할 수 있다.
또한, 상기 제1 메모리 장치는 다수의 제1 메모리 블록들을 각각 포함하는 다수의 제1 메모리 다이(memory die)들을 포함하고, 상기 제1 메모리 다이들은 일대일로 연결된 다수의 제1 경로(way)를 통해 제1 채널(channel)에 연결되어 상기 컨트롤러와의 사이에서 인터리빙(interleaving) 방식으로 데이터가 입/출력되며, 상기 컨트롤러는, 상기 입력 데이터를 상기 제1 메모리 장치에 저장하는 시점에서 한 번의 인터리빙 동작을 통해 상기 제1 메모리 장치에 전송 가능한 데이터의 최대 크기인 제1 설정된 크기를 계산할 수 있다.
또한, 상기 제2 메모리 장치는 다수의 제2 메모리 블록들을 각각 포함하는 다수의 제2 메모리 다이들을 포함하고, 상기 제2 메모리 다이들은 일대일로 연결된 다수의 제2 경로를 통해 제2 채널에 연결되어 상기 컨트롤러와의 사이에서 인터리빙 방식으로 데이터를 입/출력하며, 상기 컨트롤러는, 상기 입력 데이터를 상기 제2 메모리 장치에 저장하는 시점에서 한 번의 인터리빙 동작을 통해 상기 제2 메모리 장치에 전송 가능한 데이터의 최대 크기인 제2 설정된 크기를 계산할 수 있다.
또한, 상기 컨트롤러는, 상기 입력 데이터의 정보에 따라 상기 제1 및 제2 메모리 장치 중 어느 하나를 마스터(master) 장치로 나머지 하나를 슬레이브(slave) 장치로 설정한 뒤, 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 큰 경우, 상기 입력 데이터 중 상기 제1 또는 제2 설정된 크기만큼을 분리하여 상기 마스터 또는 슬레이브 장치에 저장하며, 상기 입력 데이터 중 상기 마스터 또는 슬레이브 장치에 저장 중인 상기 제1 또는 제2 설정된 크기만큼을 제외한 나머지를 상기 입력 데이터로 다시 설정할 수 있다.
또한, 상기 컨트롤러는, 상기 마스터 장치에 상기 입력 데이터를 저장 중인 상태에서 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 작은 경우, 상기 입력 데이터를 상기 슬레이브 장치에 모두 저장하며, 상기 슬레이브 장치에 상기 입력 데이터를 저장 중인 상태에서 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 작은 경우, 상기 입력 데이터를 상기 마스터 장치에 모두 저장할 수 있다.
또한, 상기 컨트롤러는, 상기 마스터 장치 및 상기 슬레이브 장치가 모두 대기 상태일 때, 상기 슬레이브 장치에 목적지가 상기 마스터 장치인 상기 입력 데이터가 저장되어 있는지 여부를 확인하고, 확인결과에 따라 상기 슬레이브 장치에 저장되어 있던 목적지가 상기 마스터 장치인 상기 입력 데이터를 상기 마스터 장치로 이동시켜 저장할 수 있다.
또한, 상기 컨트롤러는, 상기 입력 데이터가 상기 설정된 크기보다 작거나 같은 경우 상기 입력 데이터의 정보에 따라 상기 제1 및 제2 메모리 장치 중 어느 하나의 메모리 장치에 상기 입력 데이터를 모두 저장할 수 있다.
또한, 상기 컨트롤러는, 상기 입력 데이터의 정보가 상기 호스트로부터 제공될 때, 상기 호스트로부터 제공되는 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제1 메모리 장치인 경우, 상기 제1 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제2 메모리 장치를 상기 슬레이브 장치로 설정하며, 상기 호스트로부터 제공되는 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제2 메모리 장치인 경우, 상기 제2 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제1 메모리 장치를 상기 슬레이브 장치로 설정할 수 있다.
또한, 상기 컨트롤러는, 상기 호스트로부터 인가되는 상기 입력 데이터의 특성을 분석하여 상기 입력 데이터의 정보를 확인하고, 확인된 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제1 메모리 장치인 경우, 상기 제1 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제2 메모리 장치를 상기 슬레이브 장치로 설정하며, 상기 호스트로부터 인가되는 상기 입력 데이터의 특성을 분석하여 상기 입력 데이터의 정보를 확인하고, 확인된 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제2 메모리 장치인 경우, 상기 제2 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제1 메모리 장치를 상기 슬레이브 장치로 설정할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 메모리 장치에 포함된 상기 제1 메모리 다이들 중 대기상태인 제1 메모리 다이의 개수를 확인하고, 확인결과에 따라 상기 제1 설정된 크기를 결정하고, 상기 제2 메모리 장치에 포함된 상기 제2 메모리 다이들 중 대기상태인 제2 메모리 다이의 개수를 확인하고, 확인결과에 따라 상기 제2 설정된 크기를 결정할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 제1 메모리 장치 및 제2 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서, 호스트로부터 인가되는 상기 입력 데이터가 설정된 크기보다 큰 크기를 갖는 경우, 상기 입력 데이터를 상기 제1 및 제2 메모리 장치에 분산시켜 저장하는 단계; 및 상기 저장하는 단계 이후, 상기 제1 및 제2 메모리 장치가 모두 대기 상태일 때 상기 제1 및 제2 메모리 장치 중 어느 하나의 메모리 장치에 저장되어 있던 상기 입력 데이터를 나머지 다른 하나의 메모리 장치로 이동시키는 단계를 포함할 수 있다.
또한, 상기 제1 메모리 장치는 다수의 제1 메모리 블록들을 각각 포함하는 다수의 제1 메모리 다이(memory die)들을 포함하고, 상기 제1 메모리 다이들은 일대일로 연결된 다수의 제1 경로(way)를 통해 제1 채널(channel)에 연결되어 인터리빙(interleaving) 방식으로 데이터가 입/출력되는 것을 특징으로 하며, 상기 입력 데이터를 상기 제1 메모리 장치에 저장하는 시점에서 한 번의 인터리빙 동작을 통해 상기 제1 메모리 장치에 전송 가능한 데이터의 최대 크기인 제1 설정된 크기를 계산하는 제1 계산단계를 더 포함할 수 있다.
또한, 상기 제2 메모리 장치는 다수의 제2 메모리 블록들을 각각 포함하는 각각 포함하는 다수의 제2 메모리 다이들을 포함하고, 상기 제2 메모리 다이들은 일대일로 연결된 다수의 제2 경로를 통해 제2 채널에 연결되어 인터리빙 방식으로 데이터가 입/출력되는 것을 특징으로 하며, 상기 입력 데이터를 상기 제2 메모리 장치에 저장하는 시점에서 한 번의 인터리빙 동작을 통해 상기 제2 메모리 장치에 전송 가능한 데이터의 최대 크기인 제2 설정된 크기를 계산하는 제2 계산단계를 더 포함할 수 있다.
또한, 상기 저장하는 단계는, 상기 입력 데이터의 정보에 따라 상기 제1 및 제2 메모리 장치 중 어느 하나를 마스터(master) 장치로 나머지 하나를 슬레이브(slave) 장치로 설정하는 단계; 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 큰 경우, 상기 입력 데이터 중 상기 제1 또는 제2 설정된 크기만큼을 분리하여 상기 마스터 또는 슬레이브 장치에 저장하는 제1 저장단계; 및 상기 제1 저장단계에서 상기 입력 데이터 중 상기 마스터 또는 슬레이브 장치에 저장 중인 상기 제1 또는 제2 설정된 크기만큼을 제외한 나머지를 상기 입력 데이터로 다시 설정하는 단계를 포함할 수 있다.
또한, 상기 저장하는 단계는, 상기 제1 저장단계에서 상기 입력 데이터를 상기 마스터 장치에 저장 중인 상태일 때, 상기 설정하는 단계에서 다시 설정된 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 작은 경우, 상기 입력 데이터를 상기 슬레이브 장치에 모두 저장하는 제2 저장단계; 및 상기 제1 저장단계에서 상기 입력 데이터를 상기 슬레이브 장치에 저장 중인 상태일 때, 상기 설정하는 단계에서 다시 설정된 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 작은 경우, 상기 입력 데이터를 상기 마스터 장치에 모두 저장하는 제3 저장단계를 더 포함할 수 있다.
또한, 상기 이동시키는 단계는, 상기 마스터 장치 및 상기 슬레이브 장치가 모두 대기 상태일 때, 목적지가 상기 마스터 장치인 상기 입력 데이터가 상기 저장하는 단계를 통해 상기 슬레이브 장치에 저장되어 있는지 여부를 확인하는 단계; 및 상기 확인하는 단계의 결과에 따라 저장되어 있는 경우, 상기 슬레이브 장치에 저장되어 있던 목적지가 상기 마스터 장치인 상기 입력 데이터를 상기 마스터 장치로 이동시켜 저장하는 단계를 포함할 수 있다.
또한, 상기 입력 데이터가 상기 설정된 크기보다 작거나 같은 경우 상기 입력 데이터의 정보에 따라 상기 제1 및 제2 메모리 장치 중 어느 하나의 메모리 장치에 상기 입력 데이터를 모두 저장하는 단계를 더 포함할 수 있다.
또한, 상기 입력 데이터의 정보가 상기 호스트로부터 제공될 때, 상기 설정하는 단계는, 상기 호스트로부터 제공되는 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제1 메모리 장치인 경우, 상기 제1 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제2 메모리 장치를 상기 슬레이브 장치로 설정하는 단계; 및 상기 호스트로부터 제공되는 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제2 메모리 장치인 경우, 상기 제2 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제1 메모리 장치를 상기 슬레이브 장치로 설정하는 단계를 포함할 수 있다.
또한, 상기 설정하는 단계는, 상기 호스트로부터 인가되는 상기 입력 데이터의 특성을 분석하여 상기 입력 데이터의 정보를 확인하고, 확인된 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제1 메모리 장치인 경우, 상기 제1 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제2 메모리 장치를 상기 슬레이브 장치로 설정하는 단계; 및 상기 호스트로부터 인가되는 상기 입력 데이터의 특성을 분석하여 상기 입력 데이터의 정보를 확인하고, 확인된 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제2 메모리 장치인 경우, 상기 제2 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제1 메모리 장치를 상기 슬레이브 장치로 설정하는 단계를 포함할 수 있다.
또한, 상기 제1 계산단계는, 상기 제1 메모리 장치에 포함된 상기 제1 메모리 다이들 중 대기상태인 제1 메모리 다이의 개수를 확인하고, 확인결과에 따라 상기 제1 설정된 크기를 결정하는 것을 특징으로 하며, 상기 제2 계산단계는, 상기 제2 메모리 장치에 포함된 상기 제2 메모리 다이들 중 대기상태인 제2 메모리 다이의 개수를 확인하고, 확인결과에 따라 상기 제2 설정된 크기를 결정할 수 있다.
본 기술은 다수의 메모리 장치들을 포함하는 메모리 시스템에서, 호스트로부터 메모리 장치들 중 특정 메모리 장치에 저장할 것을 요청받은 입력 데이터의 크기가 설정된 크기를 넘어가는 경우, 메모리 시스템 스스로 입력 데이터를 적어도 두 개의 메모리 장치에 분산시켜 저장한 뒤, 대기 상태에서 메모리 시스템 스스로 기존의 호스트 요청에 맞게 입력 데이터를 특정 메모리 장치로 모아준다.
이를 통해, 호스트로부터 설정된 크기 이상의 입력 데이터를 저장할 것을 요청받은 경우에도 매우 빠르게 저장을 완료할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5는 도 1에 도시된 본 발명의 실시예에 따른 메모리 시스템을 참고하여 다수의 메모리 장치가 포함된 메모리 시스템을 도시한 블록 다이어그램.
도 6 및 도 7은 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 위해 도시한 순서도.
도 8은 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템의 효과를 설명하기 위해 도시한 도면.
도 9 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명하며, 복수의 메모리 블록들(152,154,156)을 각각 포함하는 복수의 플래인들, 복수의 플래인들을 각각 포함하는 복수의 메모리 다이들, 및 복수의 메모리 다이들을 포함하는 메모리 장치(150)에 대해서는, 이하 도 5에서 보다 구체적으로 설명할 것임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 여기서, NFC(142)는, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 낸드 플래시 인터페이스의 동작을 수행하며 수행하며, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작, 예컨대 라이트 커맨드에 해당하는 프로그램 동작 또는 리드 커맨드에 리드 동작을, 메모리 장치(150)와 수행하며, 아울러 메모리 장치(150)의 동작 상태, 다시 말해 메모리 장치(150)에서 커맨드 동작의 수행 완료 여부를 확인할 수 있다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록 뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5는 도 1에 도시된 본 발명의 실시예에 따른 메모리 시스템을 참고하여 다수의 메모리 장치가 포함된 메모리 시스템을 도시한 블록 다이어그램이다.
도 5를 참조하면, 도 1에 도시된 메모리 시스템(110)의 구성을 참조하여 다수의 메모리 장치(150<1>, 150<2>)가 포함된 메모리 시스템(110)의 구성이 도시된 것을 알 수 있다. 여기서, 다수의 메모리 장치(150<1>, 150<2>)는, 제1 메모리 장치(150<1>), 및 제2 메모리 장치(150<2>)를 포함한다. 또한, 제1 메모리 장치(150<1>)는, 다수의 제1 메모리 블록들(미도시)을 각각 포함하는 다수의 제1 메모리 다이들(1501<1:4>)을 포함한다. 또한, 제2 메모리 장치(150<2>)는, 다수의 제2 메모리 블록들(미도시)를 각각 포함하는 다수의 제2 메모리 다이들(1502<1:4>)을 포함한다. 참고로, 도면에서는 다수의 메모리 장치(150<1>, 150<2>)에 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)가 포함되는 구성이 개시되어 있는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많거나 더 적은 개수의 메모리 장치가 포함될 수 있다. 또한, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, 호스트 인터페이스(HOST I/F, 132)와, 프로세서(134)와, ECC 유닛(138)과, 파워 관리 유닛(140)과, 낸드 플래시 컨트롤러(NFC: NAND Flash Controller, 142), 및 메모리(144)가 도 5에는 컨트롤러(130)에 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 컨트롤러(130)에 포함되어 있을 것이다.
여기서, 제1 메모리 장치(150<1>)에 포함된 제1 메모리 다이들(1501<1:4>)은, 일대일로 연결된 다수의 제1 경로(W11, W12, W13, W14)를 통해 제1 채널(CH1)에 연결되어 컨트롤러(130)와의 사이에서 인터리빙(interleaving) 방식으로 데이터를 입/출력하게 된다.
또한, 제2 메모리 장치(150<2>)에 포함된 제2 메모리 다이들(1502<1:4>)은, 일대일로 연결된 다수의 제2 경로(W21, W22, W23, W24)를 통해 제2 채널(CH2)에 연결되어 컨트롤러(130)와의 사이에서 인터리빙 방식으로 데이터를 입/출력하게 된다.
이렇게, 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)가 각각 독립적으로 인터리빙 방식을 통해 데이터를 입/출력할 수 있다.
한편, 컨트롤러(130)에서 제1 메모리 장치(150<1>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기는 제1 메모리 장치(150<1>)의 종류나 동작속도 등을 정의한 스펙(SPEC.)에 따라 미리 정의될 수 있다. 예컨대, 제1 메모리 장치(150<1>)에 포함된 제1 메모리 다이들(1501<1:4>)이 모두 대기상태(idle)일 때, 컨트롤러(130)에서 제1 메모리 장치(150<1>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기는 '설정된 크기'로 정의될 수 있다.
마찬가지로, 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)가 동일한 스펙을 갖는 메모리 장치이고, 제2 메모리 장치(150<2>)에 포함된 제2 메모리 다이들(1502<1:4>)이 모두 대기상태라고 가정할 때, 컨트롤러(130)에서 제2 메모리 장치(150<2>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기도 '설정된 크기'로 정의될 수 있다.
만약, 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)가 동일하지 않은 스펙을 갖는 메모리 장치라고 가정하면, 제1 메모리 장치(150<1>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기와 제2 메모리 장치(150<2>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기는 서로 다르게 정의될 수 있다.
또한, 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)가 동일한 스펙을 갖는 메모리 장치라고 가정한 상태에서도, 실제로 데이터를 제1 메모리 장치(150<1>) 또는 제2 메모리 장치(150<2>)에 전송하는 시점에서 제1 메모리 장치(150<1>)는 내부에 포함된 제1 메모리 다이들(1501<1:4>)이 모두 대기상태이고, 제2 메모리 장치(150<2>)는 내부에 포함된 제2 메모리 다이들(1502<1:4>) 중 일부만 대기상태인 경우가 있을 수 있다. 이와 같은 경우, 제1 메모리 장치(150<1>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기와 제2 메모리 장치(150<2>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기는 서로 다르게 정의될 수 있다.
이렇게, 제1 메모리 장치(150<1>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기와 제2 메모리 장치(150<2>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기가 서로 다르게 정의되는 경우에서 제1 메모리 장치(150<1>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기를 '제1 설정된 크기'로 정의하고, 컨트롤러(130)에서 제2 메모리 장치(150<2>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기를 '제2 설정된 크기'로 정의할 수 있다.
이어지는 설명에서는 '설정된 크기'와 '제1 설정된 크기' 및 '제2 설정된 크기'가 혼용되어 사용될 수 있다. 이때, 이어지는 설명에서 '설정된 크기'가 사용되는 경우는, 컨트롤러(130)에서 제1 메모리 장치(150<1>) 및 제2 메모리 장치(150<2>) 각각으로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기가 모두 '설정된 크기'인 경우를 의미한다. 그리고, 이어지는 설명에서 '제1 설정된 크기' 및 '제2 설정된 크기'가 사용되는 경우는, 컨트롤러(130)에서 제1 메모리 장치(150<1>) 및 제2 메모리 장치(150<2>) 각각으로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기가 서로 다른 경우이며, 특히, 컨트롤러(130)에서 제1 메모리 장치(150<1>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기가 '제1 설정된 크기'이고 컨트롤러(130)에서 제2 메모리 장치(150<2>)로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기가 '제2 설정된 크기'인 경우를 의미한다.
참고로, 제1 메모리 장치(150<1>)의 스펙과 제2 메모리 장치(150<2>)의 스펙은, 메모리 시스템(110)을 설계하는 과정에서 미리 알 수 있으므로, '설정된 크기' 또는 '제1 설정된 크기' 또는 '제2 설정된 크기'를 미리 정의하는 것은 설계자의 선택에 따라 얼마든지 조절될 수 있다.
전술한 설명과 같이, 호스트(102)에서 컨트롤러(130)로 입력 데이터(WT_DATA)를 라이트 요청할 때, 컨트롤러(130)는 입력 데이터(WT_DATA)의 목적지, 즉, 입력 데이터(WT_DATA)가 제1 메모리 장치(150<1>)에 저장되어야 하는지 아니면 제2 메모리 장치(150<2>)에 저장되어야 하는지를 알 수 있다.
이를 위해, 호스트(102)에서 입력 데이터 정보(미도시)를 컨트롤러(130)에 제공하여 입력 데이터(WT_DATA)의 목적지를 컨트롤러(130)에 알려줄 수 있다.
예컨대, 호스트(102)에서는 제1 메모리 장치(150<1>)를 상대적으로 빈번하게 업데이트되는 데이터를 저장하기 위한 메모리 장치로 정의하고, 제2 메모리 장치(150<2>)를 상대적으로 거의 업데이트되지 않는 데이터를 저장하기 위한 메모리 장치로 정의할 수 있다. 이와 같은 상태에서, 호스트(102)는, 컨트롤러(130)로 전송할 입력 데이터(WT_DATA)의 업데이트가 빈번하게 발생하는지 아닌지를 미리 알고 있을 수 있다. 따라서, 호스트(102)는, 입력 데이터(WT_DATA)를 컨트롤러(130)에 전송할 때, 입력 데이터 정보(미도시)를 함께 전송하여 입력 데이터(WT_DATA)가 제1 메모리 장치(150<1>)에 저장되어야 하는 데이터인지 아니면 제2 메모리 장치(150<2>)에 저장되어야 하는 데이터인지를 컨트롤러(130)에 알려줄 수 있다. 마찬가지로, 호스트(102)는, 호스트(102) 내부에서 컨트롤러(130)의 접근이 가능한 특정 공간에 입력 데이터 정보(미도시)를 저장해놓음으로써, 호스트(102)에서 컨트롤러(130)로 전송되는 입력 데이터(WT_DATA)가 제1 메모리 장치(150<1>)에 저장되어야 하는 데이터인지 아니면 제2 메모리 장치(150<2>)에 저장되어야 하는 데이터인지를 컨트롤러(130)에 알려줄 수 있다.
물론, 호스트(102)에서 컨트롤러(130)로 입력 데이터(WT_DATA)를 전송할 때, 별도의 입력 데이터 정보(미도시)를 컨트롤러(130)에 제공하지 않을 수도 있다. 이와 같은 경우에는, 컨트롤러(130)에서 스스로 호스트(102)로부터 인가되는 입력 데이터(WT_DATA)의 특성을 분석하여 입력 데이터(WT_DATA)의 목적지, 즉, 제1 메모리 장치(150<1>)에 저장되어야 하는지 아니면 제2 메모리 장치(150<2>)에 저장되어야 하는지를 판단할 수 있다.
예컨대, 컨트롤러(130)는, 제1 메모리 장치(150<1>)를 상대적으로 빈번하게 업데이트되는 데이터를 저장하기 위한 메모리 장치로 정의하고, 제2 메모리 장치(150<2>)를 상대적으로 거의 업데이트되지 않는 데이터를 저장하기 위한 메모리 장치로 정의할 수 있다. 이와 같은 상태에서, 컨트롤러(130)는, 호스트(102)로부터 인가되는 입력 데이터(WT_DATA)의 논리주소 값과 같은 특성을 분석하여 업데이트가 빈번하게 발생하는지 아닌지를 판단할 수 있다. 따라서, 컨트롤러(130)는, 호스트(102)로부터 인가되는 입력 데이터(WT_DATA)의 특성을 분석한 결과를 기준으로 해당 입력 데이터(WT_DATA)가 제1 메모리 장치(150<1>)에 저장되어야 하는 데이터인지 아니면 제2 메모리 장치(150<2>)에 저장되어야 하는 데이터인지를 판단하게 된다.
전술한 것처럼, 호스트(102)에서 컨트롤러(130)로 인가되는 라이트 요청된 입력 데이터(WT_DATA)는, 저장되어야 하는 목적지가 미리 정의될 수 있다. 이렇게, 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 목적지가 어떤 메모리 장치인지에 따라 마스터 장치와 슬레이브 장치를 설정할 수 있다. 예컨대, 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 목적지가 제1 메모리 장치(150<1>)인 경우, 제1 메모리 장치(150<1>)는 마스터 장치로 설정되고, 제2 메모리 장치(150<2>)는 슬레이브 장치로 설정될 수 있다. 반대로, 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 목적지가 제2 메모리 장치(150<2>)인 경우, 제2 메모리 장치(150<2>)는 마스터 장치로 설정되고, 제1 메모리 장치(150<1>)는 슬레이브 장치로 설정될 수 있다.
그리고, 호스트(102)에서 컨트롤러(130) 인가되는 입력 데이터(WT_DATA)는, 미리 정의된 '설정된 크기'를 기준으로 더 큰 크기를 가질 수도 있고, 더 작은 크기를 가질 수도 있다.
이때, 호스트(102)에서 컨트롤러(130)로 인가되는 입력 데이터(WT_DATA)의 목적지가 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>) 중 어느 하나의 메모리 장치로 정해진 상태에서 크기가 설정된 크기보다 더 작은 경우는, 입력 데이터(WT_DATA)가 한 번의 인터리빙 동작을 통해 제1 메모리 장치(150<1>) 또는 제2 메모리 장치(150<2>)에 모두 저장될 수 있기 때문에 아무런 문제가 없다.
하지만, 호스트(102)에서 컨트롤러(130)로 인가되는 입력 데이터(WT_DATA)의 목적지가 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>) 중 어느 하나의 메모리 장치로 정해진 상태에서 크기가 설정된 크기보다 더 큰 경우는, 입력 데이터(WT_DATA)가 한 번의 인터리빙 동작을 통해 제1 메모리 장치(150<1>) 또는 제2 메모리 장치(150<2>)에 모두 저장될 수 없다. 때문에, 입력 데이터(WT_DATA)가 제1 메모리 장치(150<1>) 또는 제2 메모리 장치(150<2>) 중 어느 하나의 메모리 장치에 모두 저장되기 위해서는 적어도 두 번의 인터리빙 동작이 필요하다.
예컨대, 도 8의 <A>와 같이 호스트(102)에서 컨트롤러(130)로 인가되는 입력 데이터(WT_DATA)를 목적지인 마스터 장치(Master Device)에 저장할 때, 입력 데이터(WT_DATA)의 크기가 마스터 장치에서 한 번의 인터리빙 동작 통해 전송할 수 있는 데이터의 최대 크기인 설정된 크기(A + B + C + D)보다 더 큰 경우에는, 한 번의 인터리빙(1ST_INTERLEAVING)을 통해 마스터 장치에 입력 데이터(WT_DATA)를 모두 저장하는 것이 불가능하다. 때문에, 한 번의 인터리빙 동작(1ST_INTERLEAVING)을 통해 설정된 크기(A + B + C + D)만큼의 입력 데이터(WT_DATA)를 마스터 장치에 저장하고, 이어서 두 번째 인터리빙 동작(2ND_INTERLEAVING)을 통해 나머지 크기(E + F + G + H)만큼의 입력 데이터(WT_DATA)를 마스터 장치에 저장해야 한다. 이때, 첫 번째 인터리빙 동작(1ST_INTERLEAVING)이 수행되는 구간과 두 번째 인터리빙 동작(2ND_INTERLEAVING)이 수행되는 구간은 거의 겹쳐질 수 없기 때문에 설정된 크기보다 큰 입력 데이터(WT_DATA)를 마스터 장치에 저장하는 동작은, 도 8의 <B>를 참조하여 하기에 설명될 본 발명의 특징적인 방식이 적용된 메모리 시스템(110)에서 설정된 크기보다 큰 입력 데이터(WT_DATA)를 마스터 장치에 저장하는 동작에 비해 상대적으로 매우 오랜 시간동안 마스터 장치에 대한 데이터 저장 동작이 이뤄져야 하는 것을 알 수 있다.
다시 도 5를 참조하면, 본 발명의 특징적인 방식이 적용된 메모리 시스템(110)에서, 컨트롤러(130)는, 호스트(102)로부터 인가되는 입력 데이터(WT_DATA)가 설정된 크기보다 큰 크기를 갖는 경우, 입력 데이터(WT_DATA)를 제1 메모리 장치(150<1>) 및 제2 메모리 장치(150<2>)에 분산시켜 저장하고, 제1 메모리 장치(150<1>) 및 제2 메모리 장치(150<2>)가 모두 대기 상태일 때 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>) 중 어느 하나의 메모리 장치에 저장되어 있던 입력 데이터(WT_DATA)를 나머지 다른 하나의 메모리 장치로 이동시킨다.
구체적으로, 컨트롤러(130)는, 호스트(102)로부터 입력 데이터(WT_DATA)가 인가될 때, 다음과 같은 세 가지 동작과정을 거친다.
첫 번째 동작은, 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 크기가 설정된 크기를 넘어서는지 여부를 확인하는 동작(1301A)일 수 있다. 또는, 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 크기가 제1 설정된 크기 또는 제2 설정된 크기를 넘어서는지 여부를 확인하는 동작(1301B)일 수 있다.
예컨대, 컨트롤러(130)에서 제1 메모리 장치(150<1>) 및 제2 메모리 장치(150<2>) 각각으로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기가 모두 '설정된 크기'인 경우, 컨트롤러(130)는, 입력 데이터(WT_DATA)의 목적지와 상관없이 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 크기가 설정된 크기를 넘어서는지 여부를 확인하는 동작(1301A)을 첫 번째 동작으로서 수행한다.
또한, 컨트롤러(130)에서 제1 메모리 장치(150<1>) 및 제2 메모리 장치(150<2>) 각각으로 한 번의 인터리빙 동작을 통해 전송할 수 있는 데이터의 최대 크기가 서로 다른 경우, 컨트롤러(130)는, 입력 데이터(WT_DATA)의 목적지에 따라 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 크기가 제1 설정된 크기 또는 제2 설정된 크기를 넘어서는지 여부를 확인하는 동작(1301B)을 첫 번째 동작으로 수행한다.
두 번째 동작은, 첫 번째 동작(1301)의 결과에 따라 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 크기가 '설정된 크기' 또는 '제1 설정된 크기' 또는 '제2 설정된 크기'보다 작은 경우, 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>) 중 호스트(102)로부터 라이트 요청된 어느 하나의 메모리 장치에만 입력 데이터(WT_DATA)를 모두 저장한다(1302A). 또는, 첫 번째 동작(1301)의 결과에 따라 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 크기가 '설정된 크기' 또는 '제1 설정된 크기' 또는 '제2 설정된 크기'보다 큰 경우, 입력 데이터(WT_DATA)를 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)에 분산시켜 저장한다(1302B).
세 번째 동작은, 두 번째 동작(1302)에서 'B'동작(1302B)이 수행된 경우, 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)에 분산되어 저장되어 있던 입력 데이터(WT_DATA)를 호스트(102)로부터 라이트 요청되었던 어느 하나의 메모리 장치로 모아서 저장하는 동작(1303)이다. 예컨대, 호스트(102)로부터 라이트 요청되었던 메모리 장치(150)가 제1 메모리 장치(150<1>)이지만, 두 번째 동작(1302)에서 'B'동작(1302B)이 수행되어 입력 데이터(WT_DATA)가 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)에 분산되어 저장된 경우, 세 번째 동작(1303)에서 제2 메모리 장치(150<2>)에 저장되어 있던 입력 데이터(WT_DATA)를 제1 메모리 장치(150<1>)로 이동시켜 저장한다. 마찬가지로, 호스트(102)로부터 라이트 요청되었던 메모리 장치(150)가 제2 메모리 장치(150<2>)이지만, 두 번째 동작(1302)에서 'B'동작(1302B)이 수행되어 입력 데이터(WT_DATA)가 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)에 분산되어 저장된 경우, 세 번째 동작(1303)에서 제1 메모리 장치(150<1>)에 저장되어 있던 입력 데이터(WT_DATA)를 제2 메모리 장치(150<2>)로 이동시켜 저장한다.
도 6 및 도 7은 도 5에 도시된 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 위해 도시한 순서도이다.
도 6 및 도 7을 참조하면, 도 5에서 설명했던 본 발명의 특징적인 방식이 적용된 메모리 시스템(110)에서 컨트롤러(130)의 동작이 상세하게 설명되는 것을 알 수 있다.
도 6을 참조하면, 호스트(102)로부터 입력 데이터(WT_DATA)가 라이트 요청되면, 이를 어떤 방식으로 메모리 시스템(110)에 저장하는지를 알 수 있다. 즉, 도 5에서 설명했던 컨트롤러(130)의 첫 번째 동작(1301) 및 두 번째 동작(1302)이 어떤 방식으로 수행되는지를 알 수 있다.
먼저, 호스트(102)에서 컨트롤러(130)로 입력 데이터(WT_DATA)가 라이트 요청되면서 도 6의 동작이 시작된다.
동작이 시작되는 시점에서 컨트롤러(130)는, 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)의 목적지를 확인, 즉, 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>) 중 어느 하나의 메모리 장치에 입력 데이터(WT_DATA)가 저장될 것인지를 확인한다. 확인결과, 목적지에 대응하는 메모리 장치를 마스터 장치로 설정하고, 목적지에 대응하지 않는 메모리 장치를 슬레이브 장치로 설정한다. 예컨대, 제1 메모리 장치(150<1>)를 마스터 장치로 설정하면, 제2 메모리 장치(150<2>)를 슬레이브 장치로 설정할 수 있다. 반대로, 제2 메모리 장치(150<2>)를 마스터 장치로 설정하면, 제1 메모리 장치(150<1>)를 슬레이브 장치로 설정할 수 있다.
참고로, 도 5에서는 메모리 시스템(110)에 두 개의 메모리 장치(150<1>, 150<2>)가 포함되는 경우를 예시하였기 때문에 둘 중에 하나의 메모리 장치가 마스터 장치가 되고, 나머지 하나의 메모리 장치가 슬레이브 장치가 된다. 하지만, 이는 어디까지나 하나의 실시예일 뿐이며, 두 개보다 많은 개수의 메모리 장치가 메모리 시스템(110)에 포함되는 경우, 하나의 메모리 장치가 마스터 장치로 설정되고, 마스터 장치를 제외한 나머지 여러개의 메모리 장치가 슬레이브 장치로 설정되는 경우도 얼마든지 가능하다.
마스터 장치와 슬레이브 장치를 설정한 후, 컨트롤러(130)는, 마스터 장치에서 한 번의 인터리빙 동작을 통해 전송 가능한 데이터의 최대 크기인 'MA_SIZE'를 계산하는 동작(S10)을 수행한다. 예컨대, 제1 메모리 장치(150<1>)가 마스터 장치로 설정된 경우, '제1 설정된 크기'를 'MA_SIZE'로서 계산한다. 반대로, 제2 메모리 장치(150<2>)가 마스터 장치로 설정된 경우, '제2 설정된 크기'를 'MA_SIZE'로서 계산한다.
이렇게, 마스터 장치에서 한 번의 인터리빙 동작을 통해 전송 가능한 데이터의 최대 크기인 'MA_SIZE'가 계산되면, 입력 데이터(WT_DATA)의 크기와 'MA_SIZE'를 비교하는 동작(S20)을 수행한다.
비교하는 동작(S20)의 수행결과, 'MA_SIZE'가 입력 데이터(WT_DATA)보다 큰 경우(YES)는, 도 5에서 설명했던 두 번째 동작의 'A' 경우(1302A)를 의미한다. 따라서, 입력 데이터(WT_DATA)를 마스터 장치에 모두 저장하는 동작(S30)을 수행한다.
비교하는 동작(S20)의 수행결과, 'MA_SIZE'가 입력 데이터(WT_DATA)보다 작은 경우(NO)는, 도 5에서 설명했던 두 번째 동작의 'B' 경우(1302B)를 의미한다. 따라서, 입력 데이터(WT_DATA)를 마스터 장치와 슬레이브 장치에 분산하여 저장하게 된다.
구체적으로, 입력 데이터(WT_DATA)를 마스터 장치와 슬레이브 장치에 분산하여 저장하는 동작은 다음과 같은 과정을 통해 수행된다.
먼저, 입력 데이터(WT_DATA) 중 'MA_SIZE'만큼의 입력 데이터(WT_DATA)를 분리하여 마스터 장치에 저장(S40)하는 동작을 수행한다.
이어서, 입력 데이터(WT_DATA) 중 'MA_SIZE'만큼을 제외한 나머지를 다시 입력 데이터(WT_DATA)로 설정하는 동작(S62)을 수행한다. 따라서, 설정하는 동작(S62)을 수행한 이후의 입력 데이터(WT_DATA) 크기와 설정하는 동작(S62) 이전의 입력 데이터(WT_DATA) 크기는 'MA_SIZE'만큼의 차이가 있을 것이다.
또한, 설정하는 동작(S62)을 수행을 수행하는 것과 동일한 시점에서 슬레이브 장치에서 한 번의 인터리빙 동작을 통해 전송 가능한 데이터의 최대 크기인 'SL_SIZE'를 계산하는 동작(S61)을 수행한다. 예컨대, 제1 메모리 장치(150<1>)가 슬레이브 장치로 설정된 경우, '제1 설정된 크기'를 'SL_SIZE'로서 계산한다. 반대로, 제2 메모리 장치(150<2>)가 슬레이브 장치로 설정된 경우, '제2 설정된 크기'를 'SL_SIZE'로서 계산한다.
설정하는 동작(S62) 및 계산하는 동작(S61)을 수행한 후, 설정하는 동작(S62)에 의해 설정된 입력 데이터(WT_DATA)의 크기와 계산하는 동작(S61)에서 계산된 'SL_SIZE'의 크기를 비교하는 동작(S70)을 수행한다.
비교하는 동작(S70)의 수행결과, 'SL_SIZE'가 입력 데이터(WT_DATA)보다 큰 경우(YES)는, 설정하는 동작(S62)에 의해 설정된 입력 데이터(WT_DATA)와 슬레이브 장치와의 관계만을 따져봤을 때, 도 5에서 설명했던 두 번째 동작의 'A' 경우(1302A)를 의미한다. 즉, 앞선 비교하는 동작(S20)의 수행결과에 의해 도 5에서 설명했던 두 번째 동작의 'B' 경우(1302B)가 수행되는 것에 이어서, 뒤선 비교하는 동작(S70)의 수행결과에 의해 도 5에서 설명했던 두 번째 동작의 'A' 경우(1302A)가 수행되는 경우를 의미한다. 따라서, 입력 데이터(WT_DATA)를 슬레이브 장치에 모두 저장하는 동작(S50)을 수행한다.
비교하는 동작(S70)의 수행결과, 'SL_SIZE'가 입력 데이터(WT_DATA)보다 작은 경우(NO)는, 설정하는 동작(S62)에 의해 설정된 입력 데이터(WT_DATA)와 슬레이브 장치와의 관계만을 따져봤을 때, 도 5에서 설명했던 두 번째 동작의 'B' 경우(1302B)를 의미한다. 즉, 앞선 비교하는 동작(S20)의 수행결과에 의해 도 5에서 설명했던 두 번째 동작의 'B' 경우(1302B)가 수행되는 것에 이어서, 뒤선 비교하는 동작(S70)의 수행결과에 의해 도 5에서 설명했던 두 번째 동작의 'B' 경우(1302B)가 다시 수행되는 경우를 의미한다. 따라서, 입력 데이터(WT_DATA)를 슬레이브 장치에 이어서 다시 마스터 장치에 분산하여 저장하게 된다.
이를 위해, 입력 데이터(WT_DATA) 중 'SL_SIZE'만큼의 입력 데이터(WT_DATA)를 분리하여 슬레이브 장치에 저장하는 동작(S90)을 수행한다.
이어서, 입력 데이터(WT_DATA) 중 'SL_SIZE'만큼을 제외한 나머지를 다시 입력 데이터(WT_DATA)로 설정하는 동작(S80)을 수행한다. 따라서, 설정하는 동작(S80)을 수행한 이후의 입력 데이터(WT_DATA) 크기와 설정하는 동작(S80) 이전의 입력 데이터(WT_DATA) 크기는 'SL_SIZE'만큼의 차이가 있을 것이다. 또한, 앞선 설정하는 동작(S62) 이전의 입력 데이터(WT_DATA)의 크기와 뒤선 설정하는 동작(S80)을 수행한 이후의 입력 데이터(WT_DATA)의 크기는 'MA_SIZE'와 'SL_SIZE'를 합한 크기만큼의 차이가 있을 것이다.
또한, 뒤선 설정하는 동작(S80)을 수행하는 것과 동일한 시점에서 마스터 장치에서 한 번의 인터리빙 동작을 통해 전송 가능한 데이터의 최대 크기인 'MA_SIZE'를 계산하는 동작(S10)을 다시 수행한다.
이렇게, 계산하는 동작(S10)을 다시 수행하였기 때문에 이후의 동작은 반복된 형태가 될 것이다.
참고로, 입력 데이터(WT_DATA)를 마스터 장치와 슬레이브 장치에 분산하여 저장하는 동작을 수행하는 과정에서 마스터 장치에 대한 계산하는 동작(S10) 및 슬레이브 장치에 대한 계산하는 동작(S61)이 반복적으로 수행되는 이유는, 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)를 저장하는 동작과는 별개로 다른 임의의 동작이 마스터 장치 및 슬레이브 장치에서 수행되는 중일 수 있기 때문이다. 예컨대, 마스터 장치를 제1 메모리 장치(150<1>)라고 가정할 때, 첫 번째로 마스터 장치에 대해 계산하는 동작(S10)을 수행할 때에는 제1 메모리 장치(150<1>)에 포함된 제1 메모리 다이들(1501<1:4>)이 모두 대기 상태일 수 있지만, 두 번째로 마스터 장치에 대해 계산하는 동작(S10)을 수행할 때에는 제1 메모리 장치(150<1>)에 포함된 제1 메모리 다이들(1501<1:4>) 중 일부 메모리 다이에서는 백그라운드(Back Ground) 동작이 수행되는 상태일 수 있다. 따라서, 첫 번째로 마스터 장치에 대해 계산하는 동작(S10)이 수행된 결과의 'MA_SIZE'와 두 번째로 마스터 장치에 대해 계산하는 동작(S10)이 수행된 결과의 'MA_SIZE'가 서로 다를 수 있다. 이와 같은 예는 마스터 장치뿐만 아니라 슬레이브 장치에도 그대로 적용될 수 있다.
전술한 설명과 같이, 호스트(102)로부터 요청된 입력 데이터(WT_DATA)의 사이즈가 설정된 사이즈보다 큰 경우에도, 입력 데이터(WT_DATA)를 마스터 장치와 슬레이브 장치에 분산시켜 저장할 수 있기 때문에, 즉, 도 8의 <B>에서처럼 마스터 장치에서의 인터리빙 동작(MASTER_INTERLEAVING)과 슬레이브 장치에서의 인터리빙 동작(SLAVE_INTERLEAVING)이 서로 완전히 겹쳐지는 형태가 되도록 할 수 있기 때문에, 도 8의 <B>와 같이 입력 데이터(WT_DATA)를 저장하는 시간을 최소화시키는 것이 가능하다.
도 7을 참조하면, 호스트(102)로부터 라이트 요청된 입력 데이터(WT_DATA)를 도 6에서 설명한 동작을 통해 메모리 시스템(110)에 모두 저장한 이후의 동작을 알 수 있다. 즉, 도 5에서 설명했던 컨트롤러(130)의 세 번째 동작(1303)이 어떤 방식으로 수행되는지를 알 수 있다.
먼저, 컨트롤러(130)는, 내부에 포함된 모든 메모리 장치, 즉, 제1 메모리 장치(150<1>)와 제2 메모리 장치(150<2>)가 모두 대기 상태인지를 확인하는 동작(S110)이 수행되면서 도 7의 동작이 시작된다.
확인하는 동작(S110)의 결과 모든 메모리 장치가 대기 상태가 아닌 것(NO)으로 확인되는 경우, 더 이상의 추가동작을 수행하지 않는다.
확인하는 동작(S110)의 결과 모든 메모리 장치가 대기 상태인 것(YES)로 확인되는 경우, 모든 메모리 장치 각각에서 스스로가 저장된 메모리 장치와는 다른 메모리 장치를 목적지로 갖는 상태의 데이터가 내부에 존재하는지 여부를 확인하는 동작(S120)을 수행하게 된다.
먼저, 도 6의 동작에서 마스터 장치와 슬레이브 장치는, 입력 데이터(WT_DATA)의 목적지에 따라 언제든지 서로 뒤바뀔 수 있다. 예컨대, 첫 번째로 인가되는 입력 데이터(WT_DATA)는, 그 목적지가 제1 메모리 장치(150<1>)가 되어 제1 메모리 장치(150<1>)를 마스터 장치로 설정하고, 제2 메모리 장치(150<2>)를 슬레이브 장치로 설정할 수 있다. 이어서, 두 번째로 인가되는 입력 데이터(WT_DATA)는, 그 목적지가 제2 메모리 장치(150<2>)가 되어 제2 메모리 장치(150<2>)를 마스터 장치로 설정하고, 제1 메모리 장치(150<1>)를 슬레이브 장치로 설정할 수 있다.
이때, 첫 번째로 인가되는 입력 데이터(WT_DATA)가 마스터 장치인 제1 메모리 장치(150<1>)에 저장되는 경우는 상관없지만 슬레이브 장치인 제2 메모리 장치(150<2>)에 분산되어 저장되는 경우는, 해당 데이터의 원래 목적지가 제1 메모리 장치(150<1>)였음을 나타내는 정보가 함께 저장되어 있을 것이다.
반대로, 두 번째로 인가되는 입력 데이터(WT_DATA)가 마스터 장치인 제2 메모리 장치(150<2>)에 저장되는 경우는 상관없지만 슬레이브 장치인 제1 메모리 장치(150<1>)에 분산되어 저장되는 경우는, 해당 데이터의 원래 목적지가 제2 메모리 장치(150<2>)였음을 나타내는 정보가 함께 저장되어 있을 것이다.
따라서, 확인하는 동작(S120)을 통해, 제1 메모리 장치(150<1>)에 저장된 상태이지만 제2 메모리 장치(150<2>)를 목적지로 갖는 데이터가 존재하는지 여부 및 제2 메모리 장치(150<2>)에 저장된 상태이지만 제1 메모리 장치(150<1>)를 목적지로 갖는 데이터가 존재하는지 여부를 확인하게 된다.
확인하는 동작(S120)의 결과, 모든 메모리 장치 중 적어도 하나 이상의 메모리 장치에서 다른 메모리 장치를 목적지로 갖는 데이터가 내부에 존재하는 것으로 확인된 경우(YES)는, 도 5에서 설명했던 두 번째 동작의 'B' 경우(1302B)가 한 번이라도 수행되어 입력 데이터(WT_DATA)가 마스터 장치와 슬레이브 장치에 분산되어 저장되어 있는 상태이다. 따라서, 도 5의 세 번째 동작(1303)을 수행하여 스스로가 저장된 메모리 장치와는 다른 메모리 장치를 목적지로 갖는 데이터를 목적지에 맞는 메모리 장치로 이동시켜 저장해야 한다.
예컨대, 제1 메모리 장치(150<1>) 내부에서 제2 메모리 장치(150<2>)를 목적지로 갖는 데이터가 존재하는 것으로 확인된 경우(YES), 제1 메모리 장치(150<1>)에 저장된 제2 메모리 장치(150<2>)를 목적지로 갖는 데이터를 제2 메모리 장치(150<2>)로 이동시켜 저장하는 동작(S130)을 수행한다. 마찬가지로, 제2 메모리 장치(150<2>) 내부에서 제1 메모리 장치(150<1>)를 목적지로 갖는 데이터가 존재하는 것으로 확인된 경우(YES), 제2 메모리 장치(150<2>)에 저장된 제1 메모리 장치(150<1>)를 목적지로 갖는 데이터를 제1 메모리 장치(150<1>)로 이동시켜 저장하는 동작(S130)을 수행한다.
확인하는 동작(S120)의 결과, 모든 메모리 장치 각각에서 스스로가 저장된 메모리 장치와는 다른 메모리 장치를 목적지로 갖는 상태의 데이터가 내부에 존재하지 않는 것으로 확인된 경우(NO) 더 이상 추가적인 동작을 수행하지 않는다.
도 9은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 9을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 10에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 11는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 11를 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 11에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 12은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 12을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 13 내지 도 16는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13 내지 도 16는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 13 내지 도 16를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 10 내지 도 12에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 13에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 14에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 15에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 16에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 17는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17는 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 17를 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 11 내지 도 16에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다
150<1> : 제1 메모리 블록 150<2> : 제2 메모리 블록
130 : 컨트롤러 1501<1:4> : 제1 메모리 다이들
1502<1:4> : 제2 메모리 다이들 110 : 메모리 시스템
102 : 호스트

Claims (20)

  1. 제1 메모리 장치 및 제2 메모리 장치; 및
    호스트로부터 인가되는 입력 데이터가 설정된 크기보다 큰 크기를 갖는 경우, 상기 입력 데이터를 상기 제1 및 제2 메모리 장치에 분산시켜 저장하고, 상기 제1 및 제2 메모리 장치가 모두 대기 상태일 때 상기 제1 및 제2 메모리 장치 중 어느 하나의 메모리 장치에 저장되어 있던 상기 입력 데이터를 나머지 다른 하나의 메모리 장치로 이동시키는 컨트롤러를 포함하는 메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 메모리 장치는 다수의 제1 메모리 블록들을 각각 포함하는 다수의 제1 메모리 다이(memory die)들을 포함하고, 상기 제1 메모리 다이들은 일대일로 연결된 다수의 제1 경로(way)를 통해 제1 채널(channel)에 연결되어 상기 컨트롤러와의 사이에서 인터리빙(interleaving) 방식으로 데이터가 입/출력되며,
    상기 컨트롤러는, 상기 입력 데이터를 상기 제1 메모리 장치에 저장하는 시점에서 한 번의 인터리빙 동작을 통해 상기 제1 메모리 장치에 전송 가능한 데이터의 최대 크기인 제1 설정된 크기를 계산하는 메모리 시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 제2 메모리 장치는 다수의 제2 메모리 블록들을 각각 포함하는 다수의 제2 메모리 다이들을 포함하고, 상기 제2 메모리 다이들은 일대일로 연결된 다수의 제2 경로를 통해 제2 채널에 연결되어 상기 컨트롤러와의 사이에서 인터리빙 방식으로 데이터를 입/출력하며,
    상기 컨트롤러는, 상기 입력 데이터를 상기 제2 메모리 장치에 저장하는 시점에서 한 번의 인터리빙 동작을 통해 상기 제2 메모리 장치에 전송 가능한 데이터의 최대 크기인 제2 설정된 크기를 계산하는 메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 컨트롤러는,
    상기 입력 데이터의 정보에 따라 상기 제1 및 제2 메모리 장치 중 어느 하나를 마스터(master) 장치로 나머지 하나를 슬레이브(slave) 장치로 설정한 뒤,
    상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 큰 경우, 상기 입력 데이터 중 상기 제1 또는 제2 설정된 크기만큼을 분리하여 상기 마스터 또는 슬레이브 장치에 저장하며,
    상기 입력 데이터 중 상기 마스터 또는 슬레이브 장치에 저장 중인 상기 제1 또는 제2 설정된 크기만큼을 제외한 나머지를 상기 입력 데이터로 다시 설정하는 메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 컨트롤러는,
    상기 마스터 장치에 상기 입력 데이터를 저장 중인 상태에서 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 작은 경우, 상기 입력 데이터를 상기 슬레이브 장치에 모두 저장하며,
    상기 슬레이브 장치에 상기 입력 데이터를 저장 중인 상태에서 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 작은 경우, 상기 입력 데이터를 상기 마스터 장치에 모두 저장하는 메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 컨트롤러는,
    상기 마스터 장치 및 상기 슬레이브 장치가 모두 대기 상태일 때, 상기 슬레이브 장치에 목적지가 상기 마스터 장치인 상기 입력 데이터가 저장되어 있는지 여부를 확인하고, 확인결과에 따라 상기 슬레이브 장치에 저장되어 있던 목적지가 상기 마스터 장치인 상기 입력 데이터를 상기 마스터 장치로 이동시켜 저장하는 메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는,
    상기 입력 데이터가 상기 설정된 크기보다 작거나 같은 경우 상기 입력 데이터의 정보에 따라 상기 제1 및 제2 메모리 장치 중 어느 하나의 메모리 장치에 상기 입력 데이터를 모두 저장하는 메모리 시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 컨트롤러는,
    상기 입력 데이터의 정보가 상기 호스트로부터 제공될 때,
    상기 호스트로부터 제공되는 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제1 메모리 장치인 경우, 상기 제1 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제2 메모리 장치를 상기 슬레이브 장치로 설정하며,
    상기 호스트로부터 제공되는 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제2 메모리 장치인 경우, 상기 제2 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제1 메모리 장치를 상기 슬레이브 장치로 설정하는 메모리 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 컨트롤러는,
    상기 호스트로부터 인가되는 상기 입력 데이터의 특성을 분석하여 상기 입력 데이터의 정보를 확인하고, 확인된 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제1 메모리 장치인 경우, 상기 제1 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제2 메모리 장치를 상기 슬레이브 장치로 설정하며,
    상기 호스트로부터 인가되는 상기 입력 데이터의 특성을 분석하여 상기 입력 데이터의 정보를 확인하고, 확인된 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제2 메모리 장치인 경우, 상기 제2 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제1 메모리 장치를 상기 슬레이브 장치로 설정하는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 컨트롤러는,
    상기 제1 메모리 장치에 포함된 상기 제1 메모리 다이들 중 대기상태인 제1 메모리 다이의 개수를 확인하고, 확인결과에 따라 상기 제1 설정된 크기를 결정하고,
    상기 제2 메모리 장치에 포함된 상기 제2 메모리 다이들 중 대기상태인 제2 메모리 다이의 개수를 확인하고, 확인결과에 따라 상기 제2 설정된 크기를 결정하는 메모리 시스템.
  11. 제1 메모리 장치 및 제2 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
    호스트로부터 인가되는 입력 데이터가 설정된 크기보다 큰 크기를 갖는 경우, 상기 입력 데이터를 상기 제1 및 제2 메모리 장치에 분산시켜 저장하는 단계; 및
    상기 저장하는 단계 이후, 상기 제1 및 제2 메모리 장치가 모두 대기 상태일 때 상기 제1 및 제2 메모리 장치 중 어느 하나의 메모리 장치에 저장되어 있던 상기 입력 데이터를 나머지 다른 하나의 메모리 장치로 이동시키는 단계를 포함하는 메모리 시스템의 동작방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 메모리 장치는 다수의 제1 메모리 블록들을 각각 포함하는 다수의 제1 메모리 다이(memory die)들을 포함하고, 상기 제1 메모리 다이들은 일대일로 연결된 다수의 제1 경로(way)를 통해 제1 채널(channel)에 연결되어 인터리빙(interleaving) 방식으로 데이터가 입/출력되는 것을 특징으로 하며,
    상기 입력 데이터를 상기 제1 메모리 장치에 저장하는 시점에서 한 번의 인터리빙 동작을 통해 상기 제1 메모리 장치에 전송 가능한 데이터의 최대 크기인 제1 설정된 크기를 계산하는 제1 계산단계를 더 포함하는 메모리 시스템의 동작방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제2 메모리 장치는 다수의 제2 메모리 블록들을 각각 포함하는 각각 포함하는 다수의 제2 메모리 다이들을 포함하고, 상기 제2 메모리 다이들은 일대일로 연결된 다수의 제2 경로를 통해 제2 채널에 연결되어 인터리빙 방식으로 데이터가 입/출력되는 것을 특징으로 하며,
    상기 입력 데이터를 상기 제2 메모리 장치에 저장하는 시점에서 한 번의 인터리빙 동작을 통해 상기 제2 메모리 장치에 전송 가능한 데이터의 최대 크기인 제2 설정된 크기를 계산하는 제2 계산단계를 더 포함하는 메모리 시스템의 동작방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 저장하는 단계는,
    상기 입력 데이터의 정보에 따라 상기 제1 및 제2 메모리 장치 중 어느 하나를 마스터(master) 장치로 나머지 하나를 슬레이브(slave) 장치로 설정하는 단계;
    상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 큰 경우, 상기 입력 데이터 중 상기 제1 또는 제2 설정된 크기만큼을 분리하여 상기 마스터 또는 슬레이브 장치에 저장하는 제1 저장단계; 및
    상기 제1 저장단계에서 상기 입력 데이터 중 상기 마스터 또는 슬레이브 장치에 저장 중인 상기 제1 또는 제2 설정된 크기만큼을 제외한 나머지를 상기 입력 데이터로 다시 설정하는 단계를 포함하는 메모리 시스템의 동작방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 저장하는 단계는,
    상기 제1 저장단계에서 상기 입력 데이터를 상기 마스터 장치에 저장 중인 상태일 때, 상기 설정하는 단계에서 다시 설정된 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 작은 경우, 상기 입력 데이터를 상기 슬레이브 장치에 모두 저장하는 제2 저장단계; 및
    상기 제1 저장단계에서 상기 입력 데이터를 상기 슬레이브 장치에 저장 중인 상태일 때, 상기 설정하는 단계에서 다시 설정된 상기 입력 데이터의 크기가 상기 제1 또는 제2 설정된 크기보다 작은 경우, 상기 입력 데이터를 상기 마스터 장치에 모두 저장하는 제3 저장단계를 더 포함하는 메모리 시스템의 동작방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 이동시키는 단계는,
    상기 마스터 장치 및 상기 슬레이브 장치가 모두 대기 상태일 때, 목적지가 상기 마스터 장치인 상기 입력 데이터가 상기 저장하는 단계를 통해 상기 슬레이브 장치에 저장되어 있는지 여부를 확인하는 단계; 및
    상기 확인하는 단계의 결과에 따라 저장되어 있는 경우, 상기 슬레이브 장치에 저장되어 있던 목적지가 상기 마스터 장치인 상기 입력 데이터를 상기 마스터 장치로 이동시켜 저장하는 단계를 포함하는 메모리 시스템의 동작방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 입력 데이터가 상기 설정된 크기보다 작거나 같은 경우 상기 입력 데이터의 정보에 따라 상기 제1 및 제2 메모리 장치 중 어느 하나의 메모리 장치에 상기 입력 데이터를 모두 저장하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 입력 데이터의 정보가 상기 호스트로부터 제공될 때, 상기 설정하는 단계는,
    상기 호스트로부터 제공되는 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제1 메모리 장치인 경우, 상기 제1 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제2 메모리 장치를 상기 슬레이브 장치로 설정하는 단계; 및
    상기 호스트로부터 제공되는 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제2 메모리 장치인 경우, 상기 제2 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제1 메모리 장치를 상기 슬레이브 장치로 설정하는 단계를 포함하는 메모리 시스템의 동작방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 설정하는 단계는,
    상기 호스트로부터 인가되는 상기 입력 데이터의 특성을 분석하여 상기 입력 데이터의 정보를 확인하고, 확인된 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제1 메모리 장치인 경우, 상기 제1 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제2 메모리 장치를 상기 슬레이브 장치로 설정하는 단계; 및
    상기 호스트로부터 인가되는 상기 입력 데이터의 특성을 분석하여 상기 입력 데이터의 정보를 확인하고, 확인된 상기 입력 데이터의 정보에 따라 상기 입력 데이터의 목적지가 상기 제2 메모리 장치인 경우, 상기 제2 메모리 장치를 상기 마스터 장치로 설정하고, 상기 제1 메모리 장치를 상기 슬레이브 장치로 설정하는 단계를 포함하는 메모리 시스템의 동작방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제1 계산단계는, 상기 제1 메모리 장치에 포함된 상기 제1 메모리 다이들 중 대기상태인 제1 메모리 다이의 개수를 확인하고, 확인결과에 따라 상기 제1 설정된 크기를 결정하는 것을 특징으로 하며,
    상기 제2 계산단계는, 상기 제2 메모리 장치에 포함된 상기 제2 메모리 다이들 중 대기상태인 제2 메모리 다이의 개수를 확인하고, 확인결과에 따라 상기 제2 설정된 크기를 결정하는 것을 특징으로 하는 메모리 시스템의 동작방법.
KR1020170038274A 2017-03-27 2017-03-27 메모리 시스템 및 메모리 시스템의 동작방법 KR102200247B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170038274A KR102200247B1 (ko) 2017-03-27 2017-03-27 메모리 시스템 및 메모리 시스템의 동작방법
US15/809,067 US10585595B2 (en) 2017-03-27 2017-11-10 Memory system and method for operating the same
CN201711432538.XA CN108665920B (zh) 2017-03-27 2017-12-26 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170038274A KR102200247B1 (ko) 2017-03-27 2017-03-27 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
KR20180109140A KR20180109140A (ko) 2018-10-08
KR102200247B1 true KR102200247B1 (ko) 2021-01-08

Family

ID=63582576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170038274A KR102200247B1 (ko) 2017-03-27 2017-03-27 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US10585595B2 (ko)
KR (1) KR102200247B1 (ko)
CN (1) CN108665920B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110336986A (zh) * 2019-08-08 2019-10-15 杭州阿启视科技有限公司 视频大数据云平台流媒体服务方法
KR20220025558A (ko) 2020-08-24 2022-03-03 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR20230067254A (ko) 2021-11-09 2023-05-16 한국전자통신연구원 메모리 액세스 방법 및 이를 수행하는 서버

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326768A (ja) 2003-04-22 2004-11-18 Hewlett-Packard Development Co Lp マスタ・スレーブデータ管理システムおよび方法
JP2006277619A (ja) 2005-03-30 2006-10-12 Canon Inc メモリ制御システム及び画像形成装置
WO2014142337A1 (ja) 2013-03-15 2014-09-18 日本電気株式会社 ストレージ装置と方法及びプログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783826B2 (en) * 2006-09-28 2010-08-24 Qimonda Ag Data bus width converter
US7870327B1 (en) * 2007-04-25 2011-01-11 Apple Inc. Controlling memory operations using a driver and flash memory type tables
JP5742362B2 (ja) * 2011-03-28 2015-07-01 富士通株式会社 退避処理装置
KR101969883B1 (ko) * 2012-04-13 2019-04-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US8996569B2 (en) * 2012-04-18 2015-03-31 Salesforce.Com, Inc. Mechanism for facilitating evaluation of data types for dynamic lightweight objects in an on-demand services environment
US9158548B2 (en) * 2012-11-13 2015-10-13 The Johns Hopkins University System and method for program and resource allocation within a data-intensive computer
US9465731B2 (en) * 2012-12-31 2016-10-11 Sandisk Technologies Llc Multi-layer non-volatile memory system having multiple partitions in a layer
US9223693B2 (en) * 2012-12-31 2015-12-29 Sandisk Technologies Inc. Memory system having an unequal number of memory die on different control channels
US9734911B2 (en) * 2012-12-31 2017-08-15 Sandisk Technologies Llc Method and system for asynchronous die operations in a non-volatile memory
US9734050B2 (en) * 2012-12-31 2017-08-15 Sandisk Technologies Llc Method and system for managing background operations in a multi-layer memory
EP2939100B1 (en) * 2012-12-31 2017-09-06 SanDisk Technologies LLC Method and system for asynchronous die operations in a non-volatile memory
KR20140140252A (ko) * 2013-05-29 2014-12-09 한국전자통신연구원 인터리빙 및 디인터리빙을 위한 메모리 엑세스 장치 및 그 방법
KR20150067583A (ko) * 2013-12-10 2015-06-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 중복 데이터 제거 방법
US9891825B2 (en) * 2015-01-23 2018-02-13 Toshiba Memory Corporation Memory system of increasing and decreasing first user capacity that is smaller than a second physical capacity
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326768A (ja) 2003-04-22 2004-11-18 Hewlett-Packard Development Co Lp マスタ・スレーブデータ管理システムおよび方法
JP2006277619A (ja) 2005-03-30 2006-10-12 Canon Inc メモリ制御システム及び画像形成装置
WO2014142337A1 (ja) 2013-03-15 2014-09-18 日本電気株式会社 ストレージ装置と方法及びプログラム

Also Published As

Publication number Publication date
CN108665920A (zh) 2018-10-16
US10585595B2 (en) 2020-03-10
CN108665920B (zh) 2022-03-01
KR20180109140A (ko) 2018-10-08
US20180275890A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180083093A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200011831A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102430798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102495539B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190004094A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR102529679B1 (ko) 메모리 시스템
KR102322740B1 (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
KR20190016191A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180076715A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200008273A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102671760B1 (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20190128392A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180088180A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20190108788A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190086921A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102200247B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102417696B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180046405A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200015247A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant