KR20190108788A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20190108788A
KR20190108788A KR1020180030273A KR20180030273A KR20190108788A KR 20190108788 A KR20190108788 A KR 20190108788A KR 1020180030273 A KR1020180030273 A KR 1020180030273A KR 20180030273 A KR20180030273 A KR 20180030273A KR 20190108788 A KR20190108788 A KR 20190108788A
Authority
KR
South Korea
Prior art keywords
host
memory
exclusive
controller
memory device
Prior art date
Application number
KR1020180030273A
Other languages
English (en)
Inventor
이종민
정범래
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180030273A priority Critical patent/KR20190108788A/ko
Priority to US16/180,891 priority patent/US20190286561A1/en
Priority to CN201811559982.2A priority patent/CN110275674A/zh
Publication of KR20190108788A publication Critical patent/KR20190108788A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G06F9/526—Mutual exclusion algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0851—Cache with interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/603—Details of cache memory of operating mode, e.g. cache mode or local memory mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/608—Details relating to cache mapping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 병합동작을 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 호스트와 비휘발성 메모리 장치 사이에서 전달되는 데이터를 임시로 전달하기 위한 휘발성 메모리 장치; 프리독점모드의 진입/탈출 상태에 대응하는 프리독점플래그; 호스트와의 사이에서 제1 동작을 처리하되, 프리독점플래그의 값을 확인하여 알 수 있는 프리독점모드의 진입구간에서 제1 동작의 처리를 지연(delay)시키는 호스트 컨트롤러; 및 비휘발성 메모리 장치와의 사이에서 제2 동작을 처리하며, 비휘발성 메모리 장치의 상태를 확인한 결과에 응답하여 프리독점플래그의 값을 설정하고, 프리독점플래그의 값을 확인하여 알 수 있는 프리독점모드의 진입구간에서 제2 동작 중 병합동작의 처리를 위해 휘발성 메모리 장치를 독점하여 사용하는 메모리 컨트롤러를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 병합동작을 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 병합동작의 수행 성능을 극대화할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 호스트와 상기 비휘발성 메모리 장치 사이에서 전달되는 데이터를 임시로 전달하기 위한 휘발성 메모리 장치; 프리독점모드의 진입/탈출 상태에 대응하는 프리독점플래그; 상기 호스트와의 사이에서 제1 동작을 처리하되, 상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입구간에서 상기 제1 동작의 처리를 지연(delay)시키는 호스트 컨트롤러; 및 상기 비휘발성 메모리 장치와의 사이에서 제2 동작을 처리하며, 상기 비휘발성 메모리 장치의 상태를 확인한 결과에 응답하여 상기 프리독점플래그의 값을 설정하고, 상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입구간에서 상기 제2 동작 중 병합동작의 처리를 위해 상기 휘발성 메모리 장치를 독점하여 사용하는 메모리 컨트롤러를 포함할 수 있다.
또한, 상기 메모리 컨트롤러는, 상기 메모리 블록들 중 프리(free) 메모리 블록의 비율을 확인하고, 확인결과 설정된 비율 이하인 경우, 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하며, 확인결과 상기 설정된 비율을 초과하는 경우, 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정할 수 있다.
또한, 상기 메모리 컨트롤러는, 상기 병합동작을 수행할 때, 상기 메모리 블록들 중 희생(victim) 메모리 블록들에 포함된 전체 유효(valid) 페이지의 개수를 확인하고, 확인결과 설정된 개수 이상인 경우, 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하며, 확인결과 상기 설정된 개수 미만인 경우, 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정할 수 있다.
또한, 상기 메모리 컨트롤러는, 상기 병합동작을 수행할 때마다, 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하고, 상기 제2 동작 중 상기 병합동작을 제외한 나머지 동작을 수행할 때마다, 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정할 수 있다.
또한, 상기 호스트 컨트롤러는, 상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입시점에서 비지(busy)상태로 전환함을 상기 호스트에 알리고, 상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 탈출시점에서 레디(ready)상태로 전환함을 상기 호스트에 알릴 수 있다.
또한, 상기 호스트 컨트롤러는, 상기 호스트로부터 전달되는 커맨드들을 저장하기 위한 커맨드 큐를 포함하며, 상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입구간에서 상기 호스트로부터 전달되어 상기 커맨드 큐에 저장된 커맨드들의 처리를 지연시킬 수 있다.
또한, 상기 호스트 컨트롤러는, 상기 프리독점모드의 진입구간에서 상기 호스트로부터 전달된 상기 커맨드들을 상기 커맨드 큐에 저장한 후, 저장된 상기 커맨드들을 상기 메모리 컨트롤러에 전달하는 시점을 상기 프리독점모드의 탈출시점까지 지연시킴으로써, 상기 프리독점모드의 탈출시점 이후에 상기 커맨드들의 처리완료에 대한 답변(ack)을 상기 호스트로 전달할 수 있다.
또한, 상기 호스트 컨트롤러는, 상기 프리독점모드의 진입구간에서 상기 커맨드 큐에 저장된 상기 커맨드들 중 라이트 커맨드들 각각에 대응하는 라이트 데이터들이 상기 호스트로부터 전송되는 것을 상기 프리독점모드의 탈출시점까지 지연시키기 위해, 상기 라이트 커맨드들의 전송완료에 대한 답변(ack)을 상기 프리독점모드의 탈출시점까지 상기 호스트로 전달하지 않거나, 또는 상기 라이트 커맨드들에 대응하여 상기 호스트의 내부 메모리에 저장된 상기 라이트 데이터들을 상기 프리독점모드의 탈출시점 이후에 가져올 수 있다.
또한, 상기 메모리 컨트롤러는, 상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입시점에서 상기 휘발성 메모리 장치에 저장된 데이터를 상기 비휘발성 메모리 장치로 플러쉬(flush)한 뒤, 상기 독점모드의 진입구간동안 상기 비휘발성 메모리 장치에 대한 상기 병합동작의 수행을 위해서 상기 휘발성 메모리 장치를 독점하여 사용할 수 있다.
또한, 상기 메모리 컨트롤러는, 상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입시점에서 상기 휘발성 메모리 장치에 저장된 데이터 중 상기 비휘발성 메모리 장치로 업데이트(update)된 데이터를 디스카드(discard) 상태로 전환하고, 상기 프리독점모드의 진입구간동안 상기 비휘발성 메모리 장치에 대한 상기 병합동작의 수행을 위해서 상기 휘발성 메모리 장치를 독점하여 사용할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치와, 호스트와 상기 비휘발성 메모리 장치 사이에서 전달되는 데이터를 임시로 저장하기 위한 휘발성 메모리 장치와, 상기 호스트와의 사이에서 제1 동작을 처리하기 위한 호스트 컨트롤러와, 상기 비휘발성 메모리 장치와의 사이에서 제2 동작을 처리하기 위한 메모리 컨트롤러, 및 프리독점모드의 진입/탈출 상태에 대응하는 프리독점플래그를 포함하는 메모리 시스템의 동작방법에 있어서, 상기 호스트 컨트롤러를 통해 상기 프리독점플래그의 값을 확인한 뒤, 확인결과 알 수 있는 상기 프리독점모드의 진입구간에서 상기 호스트 컨트롤러를 통해 상기 제1 동작의 처리를 지연시키는 지연단계; 상기 메모리 컨트롤러를 통해 상기 비휘발성 메모리 장치의 상태를 확인한 뒤, 확인결과에 응답하여 상기 메모리 컨트롤러를 통해 상기 프리독점플래그의 값을 설정하는 설정단계; 및 상기 메모리 컨트롤러를 통해 상기 프리독점플래그의 값을 확인한 뒤, 확인결과 알 수 있는 상기 프리독점모드의 진입구간에서 상기 메모리 컨트롤러를 통해 상기 제2 동작 중 병합동작의 처리를 위해 상기 휘발성 메모리 장치를 독점하여 사용하는 사용단계를 포함할 수 있다.
또한, 상기 설정단계는, 상기 메모리 컨트롤러를 통해 상기 메모리 블록들 중 프리(free) 메모리 블록의 비율을 확인하는 제1 확인단계; 상기 제1 확인단계의 확인결과 설정된 비율 이하인 경우, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하는 단계; 및 상기 제1 확인단계의 확인결과 상기 설정된 비율을 초과하는 경우, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정하는 단계를 포함할 수 있다.
또한, 상기 설정단계는, 상기 메모리 컨트롤러를 통해 상기 병합동작을 수행할 때, 상기 메모리 블록들 중 희생(victim) 메모리 블록들에 포함된 전체 유효(valid) 페이지의 개수를 확인하는 제2 확인단계; 상기 제2 확인단계의 확인결과 설정된 개수 이상인 경우, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하는 단계; 및 상기 제2 확인단계의 확인결과 상기 설정된 개수 미만인 경우, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정하는 단계를 포함할 수 있다.
또한, 상기 설정단계는, 상기 메모리 컨트롤러를 통해 상기 병합동작을 수행할 때마다, 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하는 단계; 및 상기 메모리 컨트롤러를 통해 상기 제2 동작 중 상기 병합동작을 제외한 나머지 동작을 수행할 때마다, 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정하는 단계를 포함할 수 있다.
또한, 상기 지연단계는, 상기 호스트 컨트롤러를 통해 상기 프리독점플래그의 값을 확인하는 제3 확인단계; 상기 제3 확인단계의 확인결과 알 수 있는 상기 프리독점모드의 진입시점에서 상기 메모리 시스템이 비지(busy)상태로 전환함을 상기 호스트 컨트롤러가 상기 호스트에 알리는 단계; 및 상기 제3 확인단계의 확인결과 알 수 있는 상기 프리독점모드의 탈출시점에서 상기 메모리 시스템이 레디(ready)상태로 전환함을 상기 호스트 컨트롤러가 상기 호스트에 알리는 단계를 포함할 수 있다.
또한, 상기 지연단계는, 상기 호스트 컨트롤러는, 상기 호스트로부터 전달되는 커맨드들을 저장하기 위한 커맨드 큐를 포함하며, 상기 호스트 컨트롤러를 통해 상기 프리독점플래그의 값을 확인하는 제4 확인 단계; 및 상기 제4 확인단계의 확인결과 알 수 있는 상기 프리독점모드의 진입구간에서 상기 호스트로부터 전달되어 상기 커맨드 큐에 저장된 커맨드들에 대한 상기 호스트 컨트롤러의 처리를 지연시키는 커맨드 지연단계를 포함할 수 있다.
또한, 상기 커맨드 지연단계는, 상기 프리독점모드의 진입구간에서 상기 호스트로부터 전달된 상기 커맨드들을 상기 호스트 컨트롤러가 내부의 상기 커맨드 큐에 저장하는 단계; 및 상기 저장하는 단계 이후, 상기 커맨드 큐에 저장된 상기 커맨드들을 상기 메모리 컨트롤러로 전달하는 시점을 상기 호스트 컨트롤러가 상기 프리독점모드의 탈출시점까지 지연시킴으로써, 상기 프리독점모드의 탈출시점 이후에 상기 커맨드들의 처리완료에 대한 답변(ack)를 상기 호스트 컨트롤러에서 상기 호스트로 전달하는 단계를 포함할 수 있다.
또한, 상기 커맨드 지연단계는, 상기 저장하는 단계를 통해 상기 프리독점모드의 진입구간에서 상기 커맨드 큐에 저장된 상기 커맨드들 중 라이트 커맨드들 각각에 대응하는 라이트 데이터들이 상기 호스트에서 상기 호스트 컨트롤러로 전송되는 것을 상기 프리독점모드의 탈출시점까지 지연시키기 위해, 상기 라이트 커맨드들의 전송완료에 대한 답변(ack)을 상기 프리독점모드의 탈출시점까지 상기 호스트 컨트롤러에서 상기 호스트로 전달하지 않는 단계; 또는 상기 라이트 커맨드들에 대응하여 상기 호스트의 내부 메모리에 저장된 상기 라이트 데이터들을 상기 프리독점모드의 탈출시점 이후에 상기 호스트 컨트롤러에서 가져오는 단계를 더 포함할 수 있다.
또한, 상기 사용단계는, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그의 값을 확인하는 제5 확인단계; 상기 제5 확인단계를 통해 알 수 있는 상기 프리독점모드의 진입시점에서 상기 메모리 컨트롤러를 통해 상기 휘발성 메모리 장치에 저장된 데이터를 상기 비휘발성 메모리 장치로 플러쉬(flush)하는 단계; 및 상기 플러쉬하는 단계이후, 상기 메모리 컨트롤러를 통해 상기 병합동작의 처리를 위해 상기 휘발성 메모리 장치를 독점하는 사용하는 단계를 포함할 수 있다.
또한, 상기 사용단계는, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그의 값을 확인하는 제6 확인단계; 상기 제6 확인단계를 통해 알 수 있는 상기 프리독점모드의 진입시점에서 상기 메모리 컨트롤러를 통해 상기 휘발성 메모리 장치에 저장된 데이터 중 상기 비휘발성 메모리 장치로 업데이트(update)된 데이터를 디스카드(discard) 상태로 전환하는 단계; 및 상기 전환하는 단계이후, 상기 메모리 컨트롤러를 통해 상기 병합동작의 처리를 위해 상기 휘발성 메모리 장치를 독점하는 사용하는 단계를 포함할 수 있다.
본 기술은 프리독점모드의 진입구간에서 병합동작의 수행을 위해서 휘발성 메모리 장치의 독점사용을 허락함으로써, 병합동작의 수행 성능을 극대화할 수 있는 효과가 있다.
이때, 메모리 컨트롤러에서 그 값의 확인 및 설정이 가능하고, 호스트 컨트롤러에서 그 값의 확인만 가능한, 프리독점플래그를 사용하여 프리독점모드의 진입/탈출을 결정한다. 이를 통해, 메모리 컨트롤러의 동작을 기준으로 프리독점모드의 진입/탈출 여부를 선택하게 할 수 있으며, 메모리 컨트롤러에 의한 병합동작의 우선순위를 호스트 컨트롤러에 의한 호스트 요청동작의 우선순위보다 높일 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5 내지 도 7은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위해 도시한 도면.
도 8 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명하도록 하겠다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5 내지 도 7은 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 위해 도시한 도면이다.
먼저, 도 5 내지 도 7을 참조하면, 도 1에 도시된 데이터 처리 시스템(100)의 구성을 참조하여 호스트(102) 및 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 구성이 도시된 것을 알 수 있다.
여기서, 메모리 시스템(110)은, 도 1에서 설명한 것과 같이 컨트롤러(130) 및 비휘발성 메모리 장치(150)를 포함한다.
또한, 컨트롤러(130)는, 프로세서(134)와 휘발성 메모리 장치(144) 및 프리독점플래그(530)를 포함한다. 또한, 프로세서(134)는, 호스트 컨트롤러(510)와 메모리 컨트롤러(520)를 포함한다.
또한, 비휘발성 메모리 장치(150)는, 도 1에서 설명한 것과 같이 다수의 메모리 블록들(BLOCK<1:6>)을 포함한다. 이때, 메모리 블록들(BLOCK<1:6>) 각각은 도 2에서 설명한 것과 같이 다수의 페이지들을 포함한다.
참고로, 도 5 내지 도 7에서는 메모리 시스템(110)에 하나의 비휘발성 메모리 장치(150)만 포함되는 구성을 도시하였는데, 이는 설명의 편의를 위한 것일뿐이며, 실제로는 더 많은 개수의 비휘발성 메모리 장치가 포함될 수 있다. 또한, 도 5 내지 도 7에서는 비휘발성 메모리 장치(150)에 6개의 메모리 블록들(BLOCK<1:6>)이 포함되는 구성을 도시하였는데, 이는 설명의 편의를 위한 것일뿐이며, 실제로는 더 많은 개수의 메모리 블록들이 포함될 수 있다.
또한, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, 호스트 인터페이스(132)와, ECC 유닛(138)과, 파워 관리 유닛(140), 및 낸드 플래시 컨트롤러(142)가 도 5 내지 도 7에는 컨트롤러(130)에 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 컨트롤러(130)에 포함되어 있을 것이다.
도 5를 참조하면, 비휘발성 메모리 장치(150)는, 다수의 페이지들(미도시)을 각각 포함하는 다수의 메모리 블록들(BLOCK<1:6>)을 포함한다.
그리고, 휘발성 메모리 장치(150)는, 호스트(102)와 비휘발성 메모리 장치(150) 사이에서 전달되는 데이터를 임시로 저장한다. 이때, 휘발성 메모리 장치(144)는, 도 1에서 설명했던 메모리(144)에 대응하는 구성요소이며, 도면과 같이 컨트롤러(130) 내부에 포함된 형태일 수도 있지만, 도면과 달리 메모리 시스템(110) 내부에서 컨트롤러(130) 외부에 포함된 형태일 수도 있다.
그리고, 프리독점플래그(530)는, 프리독점모드의 진입/탈출에 대응한다. 즉, 프리독점플래그(530)의 값은, 프리독점모드의 진입상태를 나타내는 값으로 설정될 수도 있고, 프리독점모드의 탈출상태를 나타내는 값으로 설정될 수도 있다.
그리고, 호스트 컨트롤러(510)는, 호스트(102)와의 사이에서 제1 동작을 처리한다.
또한, 호스트 컨트롤러(510)는, 프리독점플래그(530)의 값을 확인하여 알 수 있는 프리독점모드의 진입구간에서 호스트(102)와의 사이에서 수행되는 제1 동작의 처리를 지연(delay)시킨다(511).
또한, 호스트 컨트롤러(510)는, 호스트(102)로부터 전달되는 커맨드들을 저장하기 위한 커맨드 큐(512)를 포함한다. 예컨대, 호스트 컨트롤러(510)에 포함된 커맨드 큐(512)는, 호스트(102)로부터 전달되는 라이트(write) 커맨드와 리드(read) 커맨드 등을 미리 정의된 개수까지 저장할 수 있다.
그리고, 메모리 컨트롤러(520)는, 호스트 컨트롤러(510)와 연결되고, 비휘발성 메모리 장치(150)와의 사이에서 제2 동작을 처리한다.
또한, 메모리 컨트롤러(520)는, 비휘발성 메모리 장치(150)의 상태를 확인한 결과에 응답하여 프리독점플래그(530)의 값을 설정한다(521).
또한, 메모리 컨트롤러(520)는, 프리독점플래그(530)의 값을 확인하여 알 수 있는 프리독점모드의 진입구간에서 비휘발성 메모리 장치(150)와의 사이에서 수행되는 제2 동작 중 병합동작의 처리를 위해 휘발성 메모리 장치를 독점하여 사용한다(522).
전술한 호스트 컨트롤러(510)의 동작은 후술할 도 6을 통해 더 상세하게 설명될 수 있고, 전술한 메모리 컨트롤러(520)의 동작은 후술할 도 7을 통해 더 상세하게 설명될 수 있다.
도 6을 참조하면, 호스트 컨트롤러(510)는, 프리독점플래그(530)의 값을 확인할 수 있다(5101). 이때, 호스트 컨트롤러(510)는, 5101동작을 통해 프리독점플래그(530)의 값을 확인할 수 있을 뿐, 프리독점플래그(530)의 값을 설정할 수는 없다.
그리고, 호스트 컨트롤러(510)는, 전술한 511동작에서 설명한 것과 같이 프리독점모드의 진입구간에서 호스트(102)와의 사이에서 수행되는 제1 동작의 처리를 지연(delay)시킨다.
이때, 호스트 컨트롤러(510)가 프리독점모드의 진입구간에서 호스트(102)와의 사이에서 수행되는 제1 동작의 처리를 지연(delay)시키는 방법은 크게 구분할 때 다음과 같이 두 가지 방법이 있을 수 있다.
첫 번째 방법은, 5101동작의 결과를 통해 알 수 있는 프리독점모드의 진입구간에서는 호스트(102)가 호스트 컨트롤러(510)에 제1 동작의 처리를 요청하지 않도록 제어하고, 프리독점모드의 탈출구간에서는 호스트(102)가 호스트 컨트롤러(510)에 제1 동작의 처리를 요청하도록 제어하는 방법이다(5102, 5103).
이와 같은 첫 번째 방법을 위해, 호스트 컨트롤러(510)는, 5101동작을 통해 프리독점플래그(530)의 값을 확인한 결과 알 수 있는 프리독점모드의 진입시점에서 메모리 시스템(110)의 상태를 비지(busy)상태로 전환한 뒤, 이를 호스트(102)에 알린다(5102).
이렇게, 5102동작에 따른 호스트 컨트롤러(510)의 동작을 통해 호스트(102)에서 메모리 시스템(110)이 비지(busy)상태인 것을 알게되므로, 호스트 컨트롤러(510)는, 프리독점모드의 진입구간에서 호스트(102)로부터 제1 동작의 처리를 요청, 예컨대, 리드, 라이트 등의 처리를 요청을 받지 않을 수 있다.
반대로, 호스트 컨트롤러(510)는, 5101동작을 통해 프리독점플래그(530)의 값을 확인한 결과 알 수 있는 프리독점모드의 탈출시점에서 메모리 시스템(110)의 상태를 레디(ready)상태로 전환한 뒤, 이를 호스트(102)에 알린다(5103).
이렇게, 5103동작에 따른 호스트 컨트롤러(510)의 동작을 통해 호스트(102)에서 메모리 시스템(110)이 레디(ready)상태인 것을 알고 있으므로, 호스트 컨트롤러(510)는, 프리독점모드에서 탈출한 이후에 다시 호스트(102)로부터 제1 동작의 처리를 요청, 예컨대, 리드, 라이트 등의 처리를 요청을 받을 수 있다.
두 번째 방법은, 5101동작의 결과를 통해 알 수 있는 프리독점모드 진입구간에서 호스트(102)로부터 전달되어 호스트 컨트롤러(510)에 포함된 커맨드 큐(512)에 저장된 커맨드의 처리를 지연시키는 방법이다(5104).
이와 같은 두 번째 방법을 위해, 호스트 컨트롤러(510)는, 5101동작을 통해 알 수 있는 프리독점모드의 진입구간에서 호스트(102)로부터 전달된 커맨드들을 호스트 컨트롤러(510)에 포함된 커맨드 큐(512)에 저장한 후, 커맨드 큐(512)에 저장된 커맨드들을 메모리 컨트롤러(520)에 전달하는 시점을 프리독점모드의 탈출시점까지 지연시킴으로써, 프리독점모드의 탈출시점 이후에 커맨드 큐(512)에 저장된 커맨드들의 처리완료에 대한 답변(ack)을 호스트(102)로 전달한다(5104a).
즉, 호스트 컨트롤러(510)에서 커맨드 큐(512)에 저장된 커맨드들을 프리독점모드의 탈출시점 이후에 메모리 컨트롤러(520)로 전달하므로, 프리독점모드의 탈출시점 이후에 커맨드 큐(512)에 저장된 커맨드들이 메모리 컨트롤러(520)에서 처리될 수 있다. 이를 통해, 호스트 컨트롤러(510)는, 프리독점모드의 탈출시점 이후에 커맨드 큐(512)에 저장된 커맨드들의 처리완료에 대한 답변(ack)를 생성하여 호스트(102)로 전달할 수 있다.
전술한 5104a동작에 따른 호스트 컨트롤러(510)의 동작을 통해 호스트(102)는, 프리독점모드의 진입구간에서 커맨드들을 호스트 컨트롤러(510)로 전달한 후 전달한 커맨드들이 처리완료되었다는 답변(ack)을 프리독점모드의 탈출시점까지 받지 못한다. 따라서, 호스트(102)는, 프리독점모드의 진입구간에서 설정된 개수의 커맨드들까지는 호스트 컨트롤러(510)로 전달하겠지만, 설정된 개수를 넘어서는 커맨드들은 메모리 시스템(110)에서 처리할 수 없는 상태라고 판단하여 호스트 컨트롤러(510)로 전달하지 않는다. 즉, 호스트(102)는, 프리독점모드의 진입구간에서 설정된 개수의 커맨드들까지만 호스트 컨트롤러(510)로 전달하고, 그 이후에는 추가적인 커맨드들을 호스트 컨트롤러(510)로 전달하지 않을 것이다. 이는, 호스트 컨트롤러(510)가 프리독점모드의 진입구간에서 호스트(102)로부터 제1 동작의 처리를 요청, 예컨대, 리드, 라이트 등의 처리를 요청을 받지 않는 것을 의미한다.
물론, 프리독점모드에서 탈출하여 호스트 컨트롤러(510)가 커맨드들의 처리완료에 대한 답변을 호스트(102)로 전송하면, 호스트(102)는 설정된 개수를 넘어서는 추가적인 커맨드들을 호스트 컨트롤러(510)로 전송하게 될 것이다.
한편, 전술한 5104a동작에서 호스트 컨트롤러(510)는, 라이트 커맨드들에 대응하는 라이트 데이터들이 호스트(102)에서 호스트 컨트롤러(510)로 전송되는 것도 프리독점모드의 탈출시점까지 지연시켜야 한다.
이를 위해, 호스트 컨트롤러(510)는, 다음과 같은 두 가지 동작을 선택적으로 수행할 수 있다.
먼저, 첫 번째 동작에서 호스트 컨트롤러(510)는, 호스트(102)로부터 전송되어 커맨드 큐(512)에 저장된 라이트 커맨드들의 전송완료에 대한 답변(ack)을 프리독점모드의 탈출시점까지 지연시키는 방식이다(5104b).
5104b동작이 적용되는 경우는, 호스트(102)가 라이트 데이터들을 호스트 컨트롤러(510)로 전달하는 동작에 대한 주도권을 가지고 있는 경우이다. 즉, 호스트 컨트롤러(510)는, 수동적으로 호스트(102)로부터 라이트 커맨드들을 전달받은 후, 이어서 수동적으로 호스트(102)로부터 라이트 데이터들을 전달받는 방식으로 동작한다. 이때, 호스트(102)는, 라이트 데이터들의 분실을 방지하기 위해 호스트 컨트롤러(510)가 라이트 커맨드들을 정상적으로 전달받았는지를 확인하고 라이트 데이터들을 보낸다. 따라서, 호스트 컨트롤러(510)는, 프리독점모드의 진입구간에서 라이트 커맨드들을 전달받은 후에도 라이트 커맨드들의 전달이 정상적으로 완료되었음을 나타내는 답변(ack)이 호스트(102)로 전달되는 것을 프리독점모드의 탈출시점까지 지연시키는 동작을 통해, 프리독점모드의 진입구간에서 호스트(102)로부터 라이트 데이터들이 전달되는 것을 프리독점모드의 탈출시점까지 지연시킬 수 있다.
이어서, 두 번째 동작에서 호스트 컨트롤러(510)는, 라이트 커맨드들에 대응하여 호스트(102) 내부 메모리(미도시)에 저장된 라이트 데이터들을 프리독점모드의 탈출시점 이후에 가져오는 방식이다(5104c).
5104c동작이 적용되는 경우는, 호스트 컨트롤러(510)가 라이트 데이터들을 호스트(102)로부터 전달받는 동작에 대한 주도권을 가지고 있는 경우이다. 즉, 호스트 컨트롤러(510)는, 수동적으로 호스트(102)로부터 라이트 커맨드들 전달받은 후, 라이트 커맨드들에 대응하여 호스트(102)의 내부 메모리에 저장된 라이트 데이터들을 능동적으로 가져오는 방식으로 동작한다. 이때, 호스트(102)는, 라이트 커맨드들을 호스트 컨트롤러(510)로 전송한 후, 내부 메모리에 라이트 데이터들을 저장한 상태로 대기하며, 내부 메모리에 저장된 라이트 데이터들을 언제 가져갈지는 호스트 컨트롤러(510)에서 결정한다. 따라서, 호스트 컨트롤러(510)는, 프리독점모드의 진입구간에서 라이트 커맨드들을 전달받은 시점과 상관없이 프리독점모드의 탈출시점에서 라이트 데이터들을 호스트(102)의 내부 메모리에서 가져감으로써, 프리독점모드의 진입구간에서 호스트(102)로부터 라이트 데이터들이 전달되는 것을 프리독점모드의 탈출시점까지 지연시킬 수 있다.
참고로, 전술한 설명과 같이 5104b동작과 5104c동작은, 호스트(102)와 메모리 컨트롤러(520)와의 사이에서 라이트 데이터들이 어떤 방식으로 처리되는지에 따라 선택될 수 있는 동작임을 알 수 있다. 따라서, 호스트 컨트롤러(510)는, 5104b동작과 5104c동작 중 어느 하나의 동작을 선택하여 수행할 수 있다.
도 7을 참조하면, 메모리 컨트롤러(520)는, 프리독점플래그(530)의 값을 확인할 수 있다(5204). 이때, 메모리 컨트롤러(520)는, 전술한 호스트 컨트롤러(510)와 다르게 프리독점플래그(530)의 값을 설정할 수 있다(5201, 5202, 5203). 즉, 메모리 컨트롤러(520)는, 전술한 521동작을 통해 설명한 것과 같이 비휘발성 메모리 장치(150)의 상태를 확인한 결과에 응답하여 프리독점플래그(530)의 값을 설정할 수 있다(5201, 5202, 5203).
그리고, 메모리 컨트롤러(520)는, 전술한 522동작을 통해 설명한 것과 같이 프리독점플래그(530)의 값을 확인하여 알 수 있는 프리독점모드의 진입구간에서 비휘발성 메모리 장치(150)와의 사이에서 수행되는 제2 동작 중 병합동작의 처리를 위해 휘발성 메모리 장치를 독점하여 사용한다.
구체적으로, 메모리 컨트롤러(520)에서 프리독점플래그(530)의 값을 진입상태로 설정하는 이유는, 전술한 522동작의 설명과 같이 프리독점모드의 진입구간에서 비휘발성 메모리 장치(150)와의 사이에서 수행되는 제2 동작 중 병합동작의 처리를 위해 휘발성 메모리 장치를 독점하기 위함이다. 따라서, 메모리 컨트롤러(520)에서 프리독점플래그(530)의 값을 설정하는 조건은, 다음과 같이 세 가지 조건이 있을 수 있다.
첫 번째 조건에서 메모리 컨트롤러(520)는, 비휘발성 메모리 장치(150)에 포함된 메모리 블록들(BLOCK<1:6>)중 프리(free) 메모리 블록의 비율을 확인하고, 확인결과 설정된 비율 이하인 경우, 프리독점플래그(530)를 프리독점모드 진입상태로 설정한다(5201). 만약, 확인결과 설정된 비율을 초과하는 경우, 프리독점플래그(530)를 프리독점 탈출상태로 설정한다. 즉, 전술한 첫 번째 조건은 비휘발성 메모리 장치(150)에 프리블록의 개수가 현저히 부족하여 병합동작이 필요한 것으로 메모리 컨트롤러(520)가 판단할 때, 프리독점플래그를 프리독점모드 진입상태로 설정하여 호스트 컨트롤러(510) 및 메모리 컨트롤러(520)가 프리독점모드에 진입할 수 있도록 하는 경우이다.
두 번째 조건에서 메모리 컨트롤러(520)는, 병합동작을 수행할 때, 메모리 블록들(BLOCK<1:6>) 중 희생(victim) 메모리 블록들에 포함된 전체 유효(valid) 페이지의 개수를 확인하고, 확인결과 설정된 개수 이상인 경우, 프리독점플래그(530)를 프리독점모드 진입상태로 설정한다(5202). 만약, 확인결과 설정된 개수 이하인 경우, 프리독점플래그(530)를 프리독점 탈출상태로 설정한다. 즉, 전술한 두 번째 조건은 병합동작 중에서도 희생(victim) 메모리 블록들에 포함된 전체 유효(valid) 페이지의 개수가 충분히 많을 때에만, 프리독점플래그를 프리독점모드 진입상태로 설정하여 호스트 컨트롤러(510) 및 메모리 컨트롤러(520)가 프리독점모드에 진입할 수 있도록 하는 경우이다.
세 번째 조건에서 메모리 컨트롤러(520)는, 비휘발성 메모리 장치(150)와의 사이에서 수행되는 제2 동작 중 병합동작을 수행할 때마다, 프리독점플래그(530)를 프리독점모드 진입상태로 설정하는 경우이다(5203). 물론, 메모리 컨트롤러(520)는, 비휘발성 메모리 장치(150)와의 사이에서 수행되는 제2 동작 중 병합동작을 제외한 나머지 동작을 수행할 때마다, 프리독점플래그(530)를 프리독점모드 탈출상태로 설정한다. 즉, 전술한 세 번째 조건에서 메모리 컨트롤러(520)는, 병합동작을 수행하는 경우에, 전술한 두 번째 조건처럼 다시 추가적인 판단을 하지 않고 무조건 프리독점모드에 진입할 수 있도록 프리독점플래그(530)를 프리독점모드 진입상태로 설정하는 경우이다.
정리하면, 메모리 컨트롤러(520)는, 전술한 세 가지 조건을 확인한 결과에 따라 프리독점플래그(530)를 프리독점모드 진입상태로 설정하여 메모리 컨트롤러(520) 및 호스트 컨트롤러(510)를 프리독점모드에 진입시킬 수 있다. 이렇게, 프리독점모드에 진입하면, 전술한 522동작에서 설명한 것과 같이 메모리 컨트롤러(520)는, 휘발성 메모리 장치(144)를 독점한 상태로 병합동작을 수행한다. 이렇게, 계속적으로 병합동작이 수행되면 전술한 세 가지 조건이 만족하는 시점이 되고, 그에 따라 메모리 컨트롤러(520)는, 프리독점플래그(530)를 프리독점모드 탈출상태로 설정하여 메모리 컨트롤러(520) 및 호스트 컨트롤러(510)를 프리독점모드로부터 탈출시킨다.
참고로, 전술한 것처럼 메모리 컨트롤러(520)는, 프리독점플래그(530)를 설정하는 여러 가지 조건을 포함할 수 있으며, 어떤 조건에 따라 프리독점플래그(530)를 설정할지는 설계자에 의해 선택될 수 있다. 또한, 전술한 실시예에서는 메모리 컨트롤러(520)가 스스로의 판단에 의해 프리독점플래그(530)를 설정하는 경우로써, 비휘발성 메모리 장치(150)에 포함된 메모리 블록들(BLOCK<1:6>)중 프리(free) 메모리 블록의 비율을 확인하는 첫 번째 조건에 따른 동작만 설명하였는데, 이는 어디까지나 하나의 실시예일 뿐이다. 즉, 메모리 컨트롤러(520)가 스스로의 판단에 의해 프리독점플래그(530)를 설정하는 경우는 전술한 첫 번째 조건에 따른 동작만으로 한정되지 않으며, 설계자의 선택에 따라 얼마든지 다른 방식으로 메모리 컨트롤러(520)가 스스로의 판단에 의해 프리독점플래그(530)를 설정여부를 선택할 수 있다.
그리고, 메모리 컨트롤러(520)는, 전술한 5204동작을 통해 프리독점플래그(530)의 값을 확인하고, 확인결과로서 프리독점모드에 진입한 상태인지 아니면 탈출한 상태인지를 알 수 있다.
그리고, 메모리 컨트롤러(520)는, 5204동작의 확인결과 알 수 있는 프리독점모드의 진입시점에서 휘발성 메모리 장치(144)에 저장된 데이터를 비휘발성 메모리 장치(150)로 플러쉬(flush)할 수 있다(5205).
이와 같은 경우, 메모리 컨트롤러(520)는, 프리독점모드의 진입구간동안 병합동작의 수행을 위해서 휘발성 메모리 장치(144)의 전체영역을 독점하여 사용하게 될 것이다.
이때, 휘발성 메모리 장치(144)에 저장된 데이터를 비휘발성 메모리 장치(150)로 플러쉬(flush)하는 동작이 의미하는 것은, 휘발성 메모리 장치(144)에 저장된 모든 데이터를 복사하여 비휘발성 메모리 장치(150) 내부의 설정된 영역에 저장하는 것을 의미한다. 때문에, 메모리 컨트롤러(520)는, 플러쉬 동작 이후에 휘발성 메모리 장치(144)에 저장된 데이터들을 모두 디스카드(discard) 상태로 전환시킬 수 있으며, 휘발성 메모리 장치(144)의 전체영역이 병합동작의 수행을 위해서 독점하여 사용될 수 있게 된다.
또한, 메모리 컨트롤러(520)는, 5204동작의 결과를 통해 알 수 있는 프리독점모드의 진입시점에서 휘발성 메모리 장치(144)에 저장된 데이터들 중 비휘발성 메모리 장치(150)로 업데이트(update)된 데이터를 디스카드(discard)상태로 전환한다(5206).
이와 같은 경우, 메모리 컨트롤러(520)는, 휘발성 메모리 장치(144) 내부에서 일반적인 병합동작을 위해 지정된 영역보다 더 넓은 영역을 프리독점모드의 진입구간동안 병합동작의 수행을 위해서 독점하여 사용하게 될 것이다.
여기서, 휘발성 메모리 장치(150)의 경우, 도 1에서 설명한 것과 같이 여러 가지 사용용도, 예컨대, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 맵(map) 버퍼/캐시로 사용될 수 있기 때문에, 내부의 저장공간을 사용용도에 따라 여러 가지 영역으로 분리하여 관리하는 것이 일반적이다. 따라서, 일반적인 휘발성 메모리 장치(144)의 경우에는, 내부의 저장공간 중 일부영역이 병합동작을 위해 미리 지정되어 있을 것이다.
이때, 본원발명의 실시예에 따른 메모리 컨트롤러(520)는, 호스트 컨트롤러(510)를 통해 독점모드에 진입하는 것에 응답하여 휘발성 메모리 장치(144)의 저장공간 중 병합동작을 위해 미리 지정되지 않은 영역에 저장된 데이터들 중 비휘발성 메모리 장치(150)로 업데이트(update)된 데이터를 디스카드(discard)상태로 전환시킬 수 있다. 따라서, 본원발명의 실시예에 따른 메모리 컨트롤러(520)는, 휘발성 메모리 장치(144) 내부에서 일반적인 병합동작을 위해 지정된 영역보다 더 넓은 영역을 프리독점모드의 진입구간동안 병합동작의 수행을 위해서 독점하여 사용하는 것이 가능하다.
또한, 휘발성 메모리 장치(144)에 저장된 데이터들 중 비휘발성 메모리 장치(150)로 업데이트(update)된 데이터가 의미하는 것은, 휘발성 메모리 장치(144)에 저장된 데이터들 중 체크포인트(checkpoint)와 같은 동작을 통해 이미 비휘발성 메모리 장치(150)에 저장된 데이터들을 의미한다. 때문에, 메모리 컨트롤러(520)가 독점모드 진입구간에서 휘발성 메모리 장치(144)에 저장된 데이터들 중 비휘발성 메모리 장치(150)로 업데이트(update)된 데이터를 디스카드 상태로 전환한 후, 그 영역을 병합동작을 위해 사용하는 것이 가능하다.
그러면 이하에서는, 도 8 내지 도 16을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 7에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 8은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 8을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 9를 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 9에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 10을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 10에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 11을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 12 내지 도 15를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 9 내지 도 11에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 8에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 12에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 13에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 14에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 15에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 16을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 10 내지 도 15에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치;
    호스트와 상기 비휘발성 메모리 장치 사이에서 전달되는 데이터를 임시로 전달하기 위한 휘발성 메모리 장치;
    프리독점모드의 진입/탈출 상태에 대응하는 프리독점플래그;
    상기 호스트와의 사이에서 제1 동작을 처리하되, 상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입구간에서 상기 제1 동작의 처리를 지연(delay)시키는 호스트 컨트롤러; 및
    상기 비휘발성 메모리 장치와의 사이에서 제2 동작을 처리하며, 상기 비휘발성 메모리 장치의 상태를 확인한 결과에 응답하여 상기 프리독점플래그의 값을 설정하고, 상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입구간에서 상기 제2 동작 중 병합동작의 처리를 위해 상기 휘발성 메모리 장치를 독점하여 사용하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 블록들 중 프리(free) 메모리 블록의 비율을 확인하고,
    확인결과 설정된 비율 이하인 경우, 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하며,
    확인결과 상기 설정된 비율을 초과하는 경우, 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 병합동작을 수행할 때, 상기 메모리 블록들 중 희생(victim) 메모리 블록들에 포함된 전체 유효(valid) 페이지의 개수를 확인하고,
    확인결과 설정된 개수 이상인 경우, 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하며,
    확인결과 상기 설정된 개수 미만인 경우, 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정하는 메모리 시스템.
  4. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 병합동작을 수행할 때마다, 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하고,
    상기 제2 동작 중 상기 병합동작을 제외한 나머지 동작을 수행할 때마다, 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 호스트 컨트롤러는,
    상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입시점에서 비지(busy)상태로 전환함을 상기 호스트에 알리고,
    상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 탈출시점에서 레디(ready)상태로 전환함을 상기 호스트에 알리는 메모리 시스템.
  6. 제1항에 있어서,
    상기 호스트 컨트롤러는,
    상기 호스트로부터 전달되는 커맨드들을 저장하기 위한 커맨드 큐를 포함하며,
    상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입구간에서 상기 호스트로부터 전달되어 상기 커맨드 큐에 저장된 커맨드들의 처리를 지연시키는 메모리 시스템.
  7. 제6항에 있어서,
    상기 호스트 컨트롤러는,
    상기 프리독점모드의 진입구간에서 상기 호스트로부터 전달된 상기 커맨드들을 상기 커맨드 큐에 저장한 후, 저장된 상기 커맨드들을 상기 메모리 컨트롤러에 전달하는 시점을 상기 프리독점모드의 탈출시점까지 지연시킴으로써, 상기 프리독점모드의 탈출시점 이후에 상기 커맨드들의 처리완료에 대한 답변(ack)을 상기 호스트로 전달하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 호스트 컨트롤러는,
    상기 프리독점모드의 진입구간에서 상기 커맨드 큐에 저장된 상기 커맨드들 중 라이트 커맨드들 각각에 대응하는 라이트 데이터들이 상기 호스트로부터 전송되는 것을 상기 프리독점모드의 탈출시점까지 지연시키기 위해,
    상기 라이트 커맨드들의 전송완료에 대한 답변(ack)을 상기 프리독점모드의 탈출시점까지 상기 호스트로 전달하지 않거나, 또는
    상기 라이트 커맨드들에 대응하여 상기 호스트의 내부 메모리에 저장된 상기 라이트 데이터들을 상기 프리독점모드의 탈출시점 이후에 가져오는 메모리 시스템.
  9. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입시점에서 상기 휘발성 메모리 장치에 저장된 데이터를 상기 비휘발성 메모리 장치로 플러쉬(flush)한 뒤,
    상기 독점모드의 진입구간동안 상기 비휘발성 메모리 장치에 대한 상기 병합동작의 수행을 위해서 상기 휘발성 메모리 장치를 독점하여 사용하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 프리독점플래그의 값을 확인하여 알 수 있는 상기 프리독점모드의 진입시점에서 상기 휘발성 메모리 장치에 저장된 데이터 중 상기 비휘발성 메모리 장치로 업데이트(update)된 데이터를 디스카드(discard) 상태로 전환하고,
    상기 프리독점모드의 진입구간동안 상기 비휘발성 메모리 장치에 대한 상기 병합동작의 수행을 위해서 상기 휘발성 메모리 장치를 독점하여 사용하는 메모리 시스템.
  11. 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치와, 호스트와 상기 비휘발성 메모리 장치 사이에서 전달되는 데이터를 임시로 저장하기 위한 휘발성 메모리 장치와, 상기 호스트와의 사이에서 제1 동작을 처리하기 위한 호스트 컨트롤러와, 상기 비휘발성 메모리 장치와의 사이에서 제2 동작을 처리하기 위한 메모리 컨트롤러, 및 프리독점모드의 진입/탈출 상태에 대응하는 프리독점플래그를 포함하는 메모리 시스템의 동작방법에 있어서,
    상기 호스트 컨트롤러를 통해 상기 프리독점플래그의 값을 확인한 뒤, 확인결과 알 수 있는 상기 프리독점모드의 진입구간에서 상기 호스트 컨트롤러를 통해 상기 제1 동작의 처리를 지연시키는 지연단계;
    상기 메모리 컨트롤러를 통해 상기 비휘발성 메모리 장치의 상태를 확인한 뒤, 확인결과에 응답하여 상기 메모리 컨트롤러를 통해 상기 프리독점플래그의 값을 설정하는 설정단계; 및
    상기 메모리 컨트롤러를 통해 상기 프리독점플래그의 값을 확인한 뒤, 확인결과 알 수 있는 상기 프리독점모드의 진입구간에서 상기 메모리 컨트롤러를 통해 상기 제2 동작 중 병합동작의 처리를 위해 상기 휘발성 메모리 장치를 독점하여 사용하는 사용단계를 포함하는 메모리 시스템의 동작방법.
  12. 제11항에 있어서,
    상기 설정단계는,
    상기 메모리 컨트롤러를 통해 상기 메모리 블록들 중 프리(free) 메모리 블록의 비율을 확인하는 제1 확인단계;
    상기 제1 확인단계의 확인결과 설정된 비율 이하인 경우, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하는 단계; 및
    상기 제1 확인단계의 확인결과 상기 설정된 비율을 초과하는 경우, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정하는 단계를 포함하는 메모리 시스템의 동작방법.
  13. 제11항에 있어서,
    상기 설정단계는,
    상기 메모리 컨트롤러를 통해 상기 병합동작을 수행할 때, 상기 메모리 블록들 중 희생(victim) 메모리 블록들에 포함된 전체 유효(valid) 페이지의 개수를 확인하는 제2 확인단계;
    상기 제2 확인단계의 확인결과 설정된 개수 이상인 경우, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하는 단계; 및
    상기 제2 확인단계의 확인결과 상기 설정된 개수 미만인 경우, 상기 메모리 컨트롤러를 통해 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정하는 단계를 포함하는 메모리 시스템의 동작방법.
  14. 제11항에 있어서,
    상기 설정단계는,
    상기 메모리 컨트롤러를 통해 상기 병합동작을 수행할 때마다, 상기 프리독점플래그를 상기 프리독점모드 진입상태로 설정하는 단계; 및
    상기 메모리 컨트롤러를 통해 상기 제2 동작 중 상기 병합동작을 제외한 나머지 동작을 수행할 때마다, 상기 프리독점플래그를 상기 프리독점모드 탈출상태로 설정하는 단계를 포함하는 메모리 시스템의 동작방법.
  15. 제11항에 있어서,
    상기 지연단계는,
    상기 호스트 컨트롤러를 통해 상기 프리독점플래그의 값을 확인하는 제3 확인단계;
    상기 제3 확인단계의 확인결과 알 수 있는 상기 프리독점모드의 진입시점에서 상기 메모리 시스템이 비지(busy)상태로 전환함을 상기 호스트 컨트롤러가 상기 호스트에 알리는 단계; 및
    상기 제3 확인단계의 확인결과 알 수 있는 상기 프리독점모드의 탈출시점에서 상기 메모리 시스템이 레디(ready)상태로 전환함을 상기 호스트 컨트롤러가 상기 호스트에 알리는 단계를 포함하는 메모리 시스템의 동작방법.
  16. 제11항에 있어서,
    상기 지연단계는,
    상기 호스트 컨트롤러는, 상기 호스트로부터 전달되는 커맨드들을 저장하기 위한 커맨드 큐를 포함하며,
    상기 호스트 컨트롤러를 통해 상기 프리독점플래그의 값을 확인하는 제4 확인 단계; 및
    상기 제4 확인단계의 확인결과 알 수 있는 상기 프리독점모드의 진입구간에서 상기 호스트로부터 전달되어 상기 커맨드 큐에 저장된 커맨드들에 대한 상기 호스트 컨트롤러의 처리를 지연시키는 커맨드 지연단계를 포함하는 메모리 시스템의 동작방법.
  17. 제16항에 있어서,
    상기 커맨드 지연단계는,
    상기 프리독점모드의 진입구간에서 상기 호스트로부터 전달된 상기 커맨드들을 상기 호스트 컨트롤러가 내부의 상기 커맨드 큐에 저장하는 단계; 및
    상기 저장하는 단계 이후, 상기 커맨드 큐에 저장된 상기 커맨드들을 상기 메모리 컨트롤러로 전달하는 시점을 상기 호스트 컨트롤러가 상기 프리독점모드의 탈출시점까지 지연시킴으로써, 상기 프리독점모드의 탈출시점 이후에 상기 커맨드들의 처리완료에 대한 답변(ack)를 상기 호스트 컨트롤러에서 상기 호스트로 전달하는 단계를 포함하는 메모리 시스템의 동작방법.
  18. 제17항에 있어서,
    상기 커맨드 지연단계는,
    상기 저장하는 단계를 통해 상기 프리독점모드의 진입구간에서 상기 커맨드 큐에 저장된 상기 커맨드들 중 라이트 커맨드들 각각에 대응하는 라이트 데이터들이 상기 호스트에서 상기 호스트 컨트롤러로 전송되는 것을 상기 프리독점모드의 탈출시점까지 지연시키기 위해,
    상기 라이트 커맨드들의 전송완료에 대한 답변(ack)을 상기 프리독점모드의 탈출시점까지 상기 호스트 컨트롤러에서 상기 호스트로 전달하지 않는 단계; 또는
    상기 라이트 커맨드들에 대응하여 상기 호스트의 내부 메모리에 저장된 상기 라이트 데이터들을 상기 프리독점모드의 탈출시점 이후에 상기 호스트 컨트롤러에서 가져오는 단계를 더 포함하는 메모리 시스템의 동작방법.
  19. 제11항에 있어서,
    상기 사용단계는,
    상기 메모리 컨트롤러를 통해 상기 프리독점플래그의 값을 확인하는 제5 확인단계;
    상기 제5 확인단계를 통해 알 수 있는 상기 프리독점모드의 진입시점에서 상기 메모리 컨트롤러를 통해 상기 휘발성 메모리 장치에 저장된 데이터를 상기 비휘발성 메모리 장치로 플러쉬(flush)하는 단계; 및
    상기 플러쉬하는 단계이후, 상기 메모리 컨트롤러를 통해 상기 병합동작의 처리를 위해 상기 휘발성 메모리 장치를 독점하는 사용하는 단계를 포함하는 메모리 시스템의 동작방법.
  20. 제11항에 있어서,
    상기 사용단계는,
    상기 메모리 컨트롤러를 통해 상기 프리독점플래그의 값을 확인하는 제6 확인단계;
    상기 제6 확인단계를 통해 알 수 있는 상기 프리독점모드의 진입시점에서 상기 메모리 컨트롤러를 통해 상기 휘발성 메모리 장치에 저장된 데이터 중 상기 비휘발성 메모리 장치로 업데이트(update)된 데이터를 디스카드(discard) 상태로 전환하는 단계; 및
    상기 전환하는 단계이후, 상기 메모리 컨트롤러를 통해 상기 병합동작의 처리를 위해 상기 휘발성 메모리 장치를 독점하는 사용하는 단계를 포함하는 메모리 시스템의 동작방법.
KR1020180030273A 2018-03-15 2018-03-15 메모리 시스템 및 메모리 시스템의 동작방법 KR20190108788A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180030273A KR20190108788A (ko) 2018-03-15 2018-03-15 메모리 시스템 및 메모리 시스템의 동작방법
US16/180,891 US20190286561A1 (en) 2018-03-15 2018-11-05 Memory system and operation method thereof
CN201811559982.2A CN110275674A (zh) 2018-03-15 2018-12-20 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180030273A KR20190108788A (ko) 2018-03-15 2018-03-15 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20190108788A true KR20190108788A (ko) 2019-09-25

Family

ID=67905599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180030273A KR20190108788A (ko) 2018-03-15 2018-03-15 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US20190286561A1 (ko)
KR (1) KR20190108788A (ko)
CN (1) CN110275674A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210080761A (ko) * 2019-12-23 2021-07-01 삼성전자주식회사 컴플리션 타이밍을 관리하는 스토리지 컨트롤러, 및 이의 동작 방법
KR20220003837A (ko) * 2020-07-02 2022-01-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN114115739B (zh) * 2021-11-25 2023-11-07 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166233B2 (en) * 2009-07-24 2012-04-24 Lsi Corporation Garbage collection for solid state disks
TWI451435B (zh) * 2010-10-08 2014-09-01 Phison Electronics Corp 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
US9678863B2 (en) * 2012-06-12 2017-06-13 Sandisk Technologies, Llc Hybrid checkpointed memory
US8990507B2 (en) * 2012-06-13 2015-03-24 International Business Machines Corporation Storing data in a system memory for a subsequent cache flush
JP2015001908A (ja) * 2013-06-17 2015-01-05 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法
US10409719B2 (en) * 2016-03-17 2019-09-10 Samsung Electronics Co., Ltd. User configurable passive background operation
KR102644275B1 (ko) * 2016-05-19 2024-03-06 삼성전자주식회사 리프레쉬 리드 동작을 수행하는 불휘발성 메모리 장치를 제어하는 메모리 콘트롤러의 동작 방법
KR102447602B1 (ko) * 2017-10-25 2022-09-26 삼성전자주식회사 메모리 장치 및 그 동적 가비지 컬렉션 방법
US10635343B2 (en) * 2017-12-01 2020-04-28 Western Digital Technologies, Inc. Streamed program commands with periodic garbage collection

Also Published As

Publication number Publication date
US20190286561A1 (en) 2019-09-19
CN110275674A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190123502A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102468751B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200084201A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200011831A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200022179A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR102430798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102495539B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190004094A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102591011B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180076715A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102322740B1 (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
KR20190133483A (ko) 메모리 시스템, 컨트롤러 및 그 동작방법
KR20190016191A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190128392A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200008273A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200012494A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190128284A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102417696B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102571629B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180046405A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190108788A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102200247B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법