KR101969883B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR101969883B1
KR101969883B1 KR1020120038472A KR20120038472A KR101969883B1 KR 101969883 B1 KR101969883 B1 KR 101969883B1 KR 1020120038472 A KR1020120038472 A KR 1020120038472A KR 20120038472 A KR20120038472 A KR 20120038472A KR 101969883 B1 KR101969883 B1 KR 101969883B1
Authority
KR
South Korea
Prior art keywords
data
memory devices
size
page
data storage
Prior art date
Application number
KR1020120038472A
Other languages
English (en)
Other versions
KR20130116110A (ko
Inventor
김영호
김경로
곽정순
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120038472A priority Critical patent/KR101969883B1/ko
Priority to US13/602,227 priority patent/US8904095B2/en
Publication of KR20130116110A publication Critical patent/KR20130116110A/ko
Application granted granted Critical
Publication of KR101969883B1 publication Critical patent/KR101969883B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Abstract

본 기술은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 병렬 처리 방법에 관한 것이다. 복수의 불휘발성 메모리 장치들로 구성되는 데이터 저장 장치의 상기 병렬 처리 방법은, 논리 어드레스들과 상기 불휘발성 메모리 장치들의 물리 어드레스들을 맵핑하고, 환경 요소를 반영하여 액세스 요청되는 논리 어드레스에 물리 어드레스를 재 맵핑하고, 상기 재 맵핑된 물리 어드레스를 이용하여 상기 불휘발성 메모리 장치들에 대한 인터리빙 동작을 수행하는 것을 특징으로 한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 병렬 처리 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 저장 용량을 증가시키기 위해서 복수의 메모리 장치들을 포함한다. 복수의 메모리 장치들을 포함하는 데이터 저장 장치에 있어서, 큰 저장 용량뿐만 아니라 빠른 동작 속도는 데이터 저장 장치의 중요한 특성 중의 하나이다.
복수의 메모리 장치들을 포함하는 데이터 저장 장치는 고속의 데이터 처리를 위해서 복수의 메모리 장치들을 효과적으로 제어해야 한다. 복수의 메모리 장치들을 효과적으로 제어하기 위한 기법으로 복수의 메모리 장치들 간의 병렬 처리 방법, 예를 들면, 인터리빙(interleaving) 방법이 사용되고 있다. 즉, 데이터 저장 장치는 고속의 데이터 처리를 위해서 복수의 메모리 장치들을 병렬적으로 제어하여 복수의 메모리 장치들 각각의 유휴 시간을 최소화하는 방법을 사용한다.
한편, 데이터 저장 장치는 데어터 저장 장치가 장착되는 호스트 장치로부터 요청된 논리 어드레스에 메모리 장치의 물리 어드레스를 맵핑시킨다. 일반적인 인터리빙 방법에 있어서, 호스트 장치로부터 제공된 논리 어드레스에 대응하는 물리 어드레스는 고정된다. 즉, 일반적인 인터리빙 방법에 있어서, 어드레스 맵핑은 고정되며, 고정된 어드레스 맵핑을 바탕으로 인터리빙 방법이 사용된다. 고정된 어드레스 맵핑을 바탕으로 인터리빙 방법이 사용되면, 여러 경우에 따라 변하는 환경 요소(예를 들면, 호스트 장치의 요청 상태, 메모리 장치들의 상태 등)를 반영하기 어려운 문제점이 발생한다.
본 발명의 실시 예는 향상된 병렬 처리 방법을 사용하는 데이터 저장 장치 및 그 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 복수의 불휘발성 메모리 장치들로 구성되는 데이터 저장 장치의 동작 방법은, 논리 어드레스들과 상기 불휘발성 메모리 장치들의 물리 어드레스들을 맵핑하고, 환경 요소를 반영하여 액세스 요청되는 논리 어드레스에 물리 어드레스를 재 맵핑하고, 상기 재 맵핑된 물리 어드레스를 이용하여 상기 불휘발성 메모리 장치들에 대한 인터리빙 동작을 수행한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치들; 및 상기 불휘발성 메모리 장치들의 동작을 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 호스트 장치로부터 제공되는 논리 어드레스들과 상기 불휘발성 메모리 장치들의 물리 어드레스들을 맵핑하고, 상기 호스트 장치와 상기 불휘발성 메모리 장치들의 환경 요소를 반영하여 상기 호스트 장치로부터 액세스 요청되는 논리 어드레스에 물리 어드레스를 재 맵핑하고, 상기 재 맵핑된 물리 어드레스를 이용하여 상기 불휘발성 메모리 장치들에 대한 인터리빙 동작을 수행한다.
본 발명의 실시 예에 따르면, 데이터 저장 장치의 데이터 처리 속도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 도 1의 데이터 저장 장치 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 3은 도 2의 동작 메모리 장치에서 구동되는 펌웨어를 설명하기 위한 도면이다.
도 4 및 도 5는 본 발명의 실시 예에 따른 동적 인터리빙 방법의 개념을 설명하기 위한 도면이다.
도 6 및 도 7은 본 발명의 실시 예에 따른 동적 인터리빙 방법을 예시적으로 보여주는 도면이다.
도 8 및 도 9는 본 발명의 다른 실시 예에 따른 동적 인터리빙 방법을 예시적으로 보여주는 도면이다.
도 10 및 도 11은 본 발명의 또 다른 실시 예에 따른 동적 인터리빙 방법을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 13은 본 발명의 실시 예에 따른 메모리 카드를 예시적으로 보여주는 도면이다.
도 14는 도 13에 도시된 메모리 카드의 내부 구성 및 호스트 장치와의 연결 관계를 예시적으로 보여주는 블럭도이다.
도 15는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다.
도 16은 도 15에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 17은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 데이터 처리 시스템(100)은 호스트 장치(110) 및 데이터 저장 장치(120)를 포함한다.
호스트 장치(110)는, 예를 들면, 휴대폰, MP3 플레이어 등과 같은 휴대용 전자 장치들 또는 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 빔 프로젝터 등과 같은 전자 장치들을 포함한다.
데이터 저장 장치(120)는 호스트 장치(110)의 요청에 응답하여 동작하도록 구성된다. 데이터 저장 장치(120)는 호스트 장치(110)에 의해서 액세스 되는 데이터를 저장하도록 구성된다. 즉, 데이터 저장 장치(120)는 호스트 장치(110)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 데이터 저장 장치(120)는 컨트롤러(130) 및 데이터 저장 매체(140)를 포함한다. 컨트롤러(130)와 데이터 저장 매체(140)는 다양한 인터페이스를 통해 호스트 장치(110)와 연결되는 메모리 카드로 구성될 수 있다. 또는 컨트롤러(130)와 데이터 저장 매체(140)는 솔리드 스테이트 드라이브(Solid State Drive: SSD)로 구성될 수 있다.
컨트롤러(130)는 호스트 장치(110)로부터의 요청에 응답하여 데이터 저장 매체(140)를 제어하도록 구성된다. 예를 들면, 컨트롤러(130)는 데이터 저장 매체(140)로부터 읽은 데이터를 호스트 장치(110)로 제공하도록 구성된다. 다른 예로서, 컨트롤러(130)는 호스트 장치(110)로부터 제공된 데이터를 데이터 저장 매체(140)에 저장하도록 구성된다. 이러한 동작을 위해서, 컨트롤러(130)는 데이터 저장 매체(140)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성된다.
데이터 저장 매체(140)는 불휘발성 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk)을 포함한다. 본 발명의 실시 예에 따르면, 불휘발성 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk) 각각은 낸드(NAND) 플래시 메모리 장치로 구성될 것이다. 하지만, 불휘발성 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk) 각각이 낸드 플래시 메모리 장치 대신 다른 불휘발성 메모리 장치로 구성될 수 있음은 잘 이해될 것이다. 예를 들면, 불휘발성 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk) 각각은 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 그리고 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
플래시 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk)은 채널들(CH0~CHn)을 통해 컨트롤러(130)와 연결된다. 컨트롤러(130)는 채널들(CH0~CHn)을 병렬적으로 동작시킬 수 있다. 예를 들면, 컨트롤러(130)는 채널들(CH0~CHn) 간의 인터리빙(interleaving) 동작을 제어할 수 있다. 또한, 컨트롤러(130)는 하나의 채널(CH0 또는 CHn)에 연결된 플래시 메모리 장치들(NVM00~NVM0k 또는 NVMn0~NVMnk)을 병렬적으로 동작시킬 수 있다. 예를 들면, 컨트롤러(130)는 플래시 메모리 장치들(NVM00~NVM0k 또는 NVMn0~NVMnk) 간의 인터리빙 동작을 제어할 수 있다.
한편, 비록 도시되지는 않았지만, 플래시 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk) 각각은 멀티 플레인(multi-plane) 구조로 구성될 수 있다. 여기에서 플레인은 페이지 버퍼를 공유하는 메모리 블럭들을 구분하기 위한 단위를 의미한다. 이 경우, 컨트롤러(130)는 하나의 플래시 메모리 장치에 포함된 플레인들(예를 들면, 2개의 플레인들)을 병렬적으로 동작시킬 수 있다. 예를 들면, 컨트롤러(130)는 플레인들 간의 인터리빙 동작을 제어할 수 있다.
다시 말해서, 데이터 저장 장치(120)의 저장 영역은 채널들(CH0~CHn), 채널들(CH0~CHn) 각각에 연결된 플래시 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk) 및 플래시 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk) 각각에 포함된 플레인들(도시되지 않음)에 의해서 구분되는 복수의 페이지들로 구성될 수 있다. 이러한 복수의 페이지들로 구성된 데이터 저장 장치(120)에 있어서, 컨트롤러(130)는 고속의 데이터 처리를 위해서 복수의 페이지들을 효과적으로 제어해야 한다. 컨트롤러(130)는 이를 위해서 복수의 페이지들을 병렬 처리(이하, "인터리빙"이라 칭함)할 수 있다.
도 2는 도 1의 데이터 저장 장치 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 2를 참조하면, 컨트롤러(130)는 엠씨유(Micro Controller Unit, 이하, "MCU"라 칭함, 131) 및 동작 메모리 장치(135)를 포함한다. 그러나 컨트롤러(130)의 구성 요소가 언급된 구성 요소들에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 컨트롤러(130)는 호스트 인터페이스, 메모리 인터페이스, 에러 정정 유닛(ECC unit) 등을 더 포함할 수 있다.
MCU(131)는 컨트롤러(130)의 제반 동작을 제어한다. MCU(131)는 컨트롤러(130)의 제반 동작을 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 이러한 펌웨어는 동작 메모리 장치(135)에 로딩되어 구동된다. MCU(131)는 호스트 장치(도 1의 110 참조)의 요청에 따라 데이터 저장 매체(도 1의 140 참조)를 제어하기 위한 명령, 어드레스, 제어 신호 및 데이터를 제공할 수 있다.
동작 메모리 장치(135)에는 컨트롤러(130)를 제어하기 위한 펌웨어 및 데이터가 저장된다. 동작 메모리 장치(135)는 캐시(cache), DRAM, SRAM, ROM, 노어 플래시 메모리 장치들 중 적어도 하나를 포함한다. 본 발명의 실시 예에 따르면, 동작 메모리 장치(135)에는 플래시 변환 계층(Flash Translation Layer: FTL)이 저장된다. 호스트 장치(도 1의 110 참조)로부터 어떠한 요청이 있을 때, 플래시 변환 계층(FTL)은 MCU(131)에 의해서 구동된다.
도 3은 도 2의 동작 메모리 장치에서 구동되는 펌웨어를 설명하기 위한 도면이다.
데이터 저장 매체(도 1의 140 참조)를 구성하는 플래시 메모리 장치는 구조적인 특징으로 인해서 페이지(page) 단위로 읽기 또는 프로그램 동작을 수행한다. 그리고 플래시 메모리 장치는 구조적인 특징으로 인해서 블럭(block) 단위로 소거 동작을 수행한다. 여기에서, 페이지는 복수의 메모리 셀들로 구성된 동작 단위 그리고 블럭은 복수의 페이지들로 구성된 동작 단위를 의미한다. 또한, 플래시 메모리 장치는 겹쳐쓰기(over-write)가 불가능하다. 즉, 데이터가 저장된 플래시 메모리 셀은 새로운 데이터를 저장하기 위해서 소거되어야 한다.
이러한 플래시 메모리 장치의 특징들 때문에, 데이터 저장 매체(140)로써 플래시 메모리 장치를 포함하는 데이터 저장 장치(도 1의 120 참조)는 호스트 장치(도 1의 110)와의 호환성을 보장하기 위해서 디스크 에뮬레이션 소프트웨어(disk emulation software)라 불리는 추가적인 소프트웨어를 필요로 한다. 즉, 플래시 메모리 장치를 포함하는 데이터 저장 장치(120)는 호스트 장치(110)와의 호환성을 보장하기 위해서 플래시 변환 계층(FTL)과 같은 펌웨어를 운영한다.
플래시 변환 계층(FTL)은 호스트 장치(110)의 파일 시스템으로부터 요청되는 액세스(예를 들면, 읽기 및 쓰기 동작)에 응답하여 데이터 저장 장치(120)가 동작될 수 있도록 플래시 메모리 장치의 읽기, 프로그램, 소거 동작 등을 관리한다. 이로 인해서, 호스트 장치(110)의 파일 시스템은 플래시 메모리 장치를 포함하는 데이터 저장 장치(120)를 일반적인 데이터 저장 장치로 인식할 수 있다.
도 3을 참조하면, 플래시 변환 계층(FTL)은 복수의 모듈들(mudules)과 관리 데이터를 포함한다. 예를 들면, 플래시 변환 계층(FTL)은 인터리빙 모듈(135_1), 어드레스 맵핑 테이블(135_2), 웨어-레벨링 모듈(135_3) 및 가비지 컬렉션 모듈(135_4)로 구성될 수 있다. 하지만, 플래시 변환 계층(FTL)의 구성이 앞서 언급된 모듈들에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 플래시 변환 계층(FTL)은 결함이 발생된 메모리 셀을 포함하는 블럭을 관리하기 위한 배드 블럭 관리 모듈, 예상치 못한 전원 차단에 대비하기 위한 서든 파워 오프 관리 모듈 등을 더 포함할 수 있다.
인터리빙 모듈(135_1)은 데이터 저장 매체(140)를 구성하는 플래시 메모리 장치들의 인터리빙 동작(또는 디인터리빙 동작)을 수행한다. 인터리빙 모듈(135_1)은 데이터가 인터리빙 방법으로 데이터 저장 매체(140)에 프로그램되도록 관리한다. 예를 들면, 인터리빙 모듈(135_1)은 데이터 저장 매체(140)에 저장될 데이터를 임의의 크기로 분할하고, 분할된 데이터를 섞고, 실제 프로그램될 데이터로 재구성할 수 있다. 그리고 인터리빙 모듈(135_1)은 재구성한 데이터를 데이터 저장 매체(140)의 플래시 메모리 장치들에 병렬적으로 프로그램할 수 있다. 또한, 인터리빙 모듈(135_1)은 데이터 저장 매체(140)에 저장된 데이터가 디인터리빙 방법으로 독출되도록 관리한다. 디인터리빙 방법은 인터리빙 방법의 역순으로 수행될 수 있음은 잘 이해될 것이다.
본 발명의 실시 예에 있어서, 인터리빙 모듈(135_1)은 동적 인터리빙 방법을 수행한다. 여기에서, 동적 인터리빙 방법은 환경 요소를 반영하여 인터리빙 방법을 수행하는 것을 의미한다. 이러한 동적 인터리빙 방법은 도 4 내지 도 11을 통해 상세히 설명될 것이다.
호스트 장치(도 1의 110 참조)가 데이터 저장 장치(도 1의 120)를 액세스하는 경우(예를 들면, 읽기 또는 쓰기 동작을 요청하는 경우), 호스트 장치(110)는 논리 어드레스(logical address)를 데이터 저장 장치(120)로 제공한다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스를 데이터 저장 매체(140)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행한다. 플래시 변환 계층(FTL)은 이러한 어드레스 변환 동작을 위해서 어드레스 변환 데이터, 즉, 어드레스 맵핑 테이블(135_2)을 관리한다.
웨어-레벨링 모듈(135_3)은 데이터 저장 매체(140)를 구성하는 플래시 메모리 장치들의 블럭들에 대한 마모도(wear-level)를 관리한다. 프로그램 그리고 소거 동작에 의해서 플래시 메모리 장치들의 메모리 셀들은 노화(aging)된다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 것이다. 웨어-레벨링 모듈(135_3)은 플래시 메모리 장치들의 특정 블럭이 다른 블럭들보다 빨리 마모되는 것을 방지하기 위해서 블럭들 각각의 소거-쓰기 횟수(erase-write cycle)가 평준화 되도록 관리한다.
가비지 컬렉션 모듈(135_4)은 조각난 데이터들이 저장된 블럭들을 관리한다. 데이터 저장 매체(140)를 구성하는 플래시 메모리 장치들은 겹쳐쓰기가 불가능하고, 프로그램 단위보다 소거 단위가 더 크다. 그러한 까닭에, 플래시 메모리 장치들은 저장 공간이 일정한 한계에 다다르면 임의의 빈 공간 이용하여 물리적으로 서로 상이한 위치에 분산되어 있는 유효 데이터를 동일한 어드레스 영역으로 모으는 작업을 필요로 한다. 가비지 컬렉션 모듈(135_4)은 복수의 쓰기 동작들과 복수의 소거 동작들을 수행하여 조각난 유효 데이터를 동일한 어드레스 영역으로 모으는 작업을 수행한다.
도 4 및 도 5는 본 발명의 실시 예에 따른 동적 인터리빙 방법의 개념을 설명하기 위한 도면이다.
도 4를 참조하면, 데이터 저장 매체(도 1의 140 참조)를 구성하는 플래시 메모리 장치가 도시되어 있다. 설명의 간략화를 위해서, 데이터 저장 매체(140)는 4개의 플래시 메모리 장치들(NVM0~NVM3)을 포함함을 가정한다. 플래시 메모리 장치들(NVM0 및 NVM1)은 채널(CHa)을 통해서 컨트롤러(도 1의 130 참조)에 연결되고, 플래시 메모리 장치들(NVM2 및 NVM 3)은 채널(CHb)을 통해서 컨트롤러(130)에 연결됨을 가정한다. 그리고 플래시 메모리 장치들(NVM0~NVM3) 각각은 2개의 플레인들로 구성되고, 플레인들 각각은 2개의 페이지들로 구성됨을 가정한다. 예를 들면, 플래시 메모리 장치(NVM0)는 2개의 플레인들(PL0 및 PL1)로 구성되고, 플레인들(PL0 및 PL1) 각각은 2개의 페이지들(P00~P01 및 P10~P11)로 구성됨을 가정한다.
도 5를 참조하면, 동적 인터리빙 방법이 사용될 때 변화되는 맵핑 테이블이 도시되어 있다. 도 4에서 가정한 바에 따르면, 데이터 저장 매체(140)는 총 16개의 페이지들로 구성된다. 16개의 페이지들은 페이지 어드레스들(P00~P71), 즉, 물리 어드레스로 구분된다. 이러한 물리 어드레스들(P00~P71)은 호스트 장치(도 1의 110 참조)로부터 제공되는 논리 어드레스(L)에 맵핑된다.
동적 인터리빙 방법이 수행되기 전의 초기 어드레스 맵핑 테이블을 참조하면, 초기 어드레스 맵핑은 인터리빙 동작을 통해서 플래시 메모리 장치들(NVM0~NVM3) 각각의 유휴 시간이 최소화되도록, 채널당 플래시 메모리 장치의 수, 플래시 메모리 장치당 플레인의 수, 플레인당 페이지의 수를 고려하여 설정될 것이다. 예를 들면, 논리 어드레스(L0)는 물리 어드레스(P00)에, 논리 어드레스(L1)는 물리 어드레스(P20)에, 논리 어드레스(L2)는 물리 어드레스(P40)에, 논리 어드레스(L3)는 물리 어드레스(P60)에 맵핑된다. 동일한 방식으로, 나머지 논리 어드레스들 각각은 나머지 물리 어드레스들 각각에 맵핑될 수 있음은 잘 이해될 것이다.
본 발명의 실시 예에 따른 동적 인터리빙 방법이 수행되면, 환경 요소를 반영하여 어드레스 맵핑이 변경된다. 즉, 동적 인터리빙 방법이 수행되면, 환경 요소를 반영하여 논리 어드레스에 맵핑되는 물리 어드레스가 변경된다. 예시적으로, 변경된 맵핑 테이블을 참조하면, 논리 어드레스(L2)에 맵핑되는 물리 어드레스가 변경된다.
동적 인터리빙 방법에서 반영되는 환경 요소는 물리적 요소와 논리적 요소를 포함한다. 물리적 요소는 채널 및 플래시 메모리 장치들의 수, 채널 및 플래시 메모리 장치들의 동작 상태, 물리적 페이지의 크기, 데이터가 프로그램된 물리적 페이지의 위치(또는 프로그램 가능한 물리적 페이지의 위치), 플래시 메모리 장치의 동작 특성 등을 의미한다. 논리적 요소는 현재에 요청된 데이터 크기, 미래에 요청될 것으로 예측되는 데이터의 크기 등을 의미한다. 동적 인터리빙 방법에 따르면, 물리적 요소를 바탕으로 논리적 요소를 고려하여 어드레스 맵핑이 변경된다. 이는 인터리빙 동작이 정적이 아닌 동적으로 발생될 수 있음을 의미한다. 동적 인터리빙 방법은 임의의 조건을 가정한 도 6 내지 도 11을 참조하여 상세히 설명될 것이다.
도 6 및 도 7은 본 발명의 실시 예에 따른 동적 인터리빙 방법을 예시적으로 보여주는 도면이다. 도 6 및 도 7을 참조하여, 채널 및 플래시 메모리 장치들의 동작 상태(예를 들면, 레디(ready) 상태 또는 비지(busy) 상태)를 반영한 동적 인터리빙 방법이 예시적으로 설명될 것이다.
도 6 및 도 7에 있어서, 설명의 간략화를 위해서, 데이터 저장 매체(도 1의 140 참조)는 채널들(CHa 및 CHb)에 연결된 4개의 플래시 메모리 장치들(NVM0~NVM3)을 포함함을 가정한다. 그리고 플래시 메모리 장치들(NVM0~NVM3) 각각은 2개의 플레인들로 구성되고, 플레인들 각각은 2개의 페이지들로 구성됨을 가정한다. 한편, 플래시 메모리 장치들(NVM0, NVM1 및 NVM3)은 비지(busy) 상태임을 가정하고, 플래시 메모리 장치(NVM2)는 레디(ready) 상태임을 가정한다.
도 7을 참조하면, 동적 인터리빙 방법이 수행되기 전의 초기 어드레스 맵핑은 인터리빙 동작을 통해서 플래시 메모리 장치들(NVM0~NVM3) 각각의 유휴 시간이 최소화되도록, 채널당 플래시 메모리 장치의 수, 플래시 메모리 장치당 플레인의 수, 플레인당 페이지의 수를 고려하여 설정될 것이다. 예를 들면, 논리 어드레스(L0)는 물리 어드레스(P00)에, 논리 어드레스(L1)는 물리 어드레스(P20)에, 논리 어드레스(L2)는 물리 어드레스(P40)에, 논리 어드레스(L3)는 물리 어드레스(P60)에 맵핑된다. 동일한 방식으로, 나머지 논리 어드레스들 각각은 나머지 물리 어드레스들 각각에 맵핑될 수 있음은 잘 이해될 것이다.
이러한 환경에서, 호스트 장치(도 1의 110 참조)로부터 논리 어드레스(L1)에 대응하는 물리 어드레스(P20)에 데이터 프로그램이 요청되면, 즉, 비지(busy) 상태인 플래시 메모리 장치(NVM1)의 물리 어드레스(P20)에 데이터 프로그램이 요청되면, 플래시 메모리 장치(NVM1)의 동작 상태를 반영하여 동적 인터리빙 방법이 수행된다. 조금 더 구체적으로 설명하면 다음과 같다.
호스트 장치(110)로부터 제공되는 데이터는 논리 어드레스(L1)에 대응하는 물리 어드레스(P20)에 프로그램되어야 하지만, 물리 어드레스(P20)가 할당된 플래시 메모리 장치(NVM1)는 현재 비지(busy) 상태이다. 즉, 호스트 장치(110)로부터의 프로그램 요청을 즉시 수행할 수 없는 상태이다. 따라서, 채널 및 플래시 메모리 장치들(NVM0~NVM3)의 동작 상태를 반영한 동적 인터리빙 방법이 수행된다. 그 결과 논리 어드레스(L1)는 프로그램 요청을 즉시 수행할 수 있는 레디(ready) 상태인 플래시 메모리 장치(NVM1)의 물리 어드레스에 재 맵핑될 것이다. 예를 들면, 논리 어드레스(L1)는 물리 어드레스(P20)에서 물리 어드레스(P50)로 재 맵핑된다. 그리고 논리 어드레스(L1)에 대한 프로그램 요청 데이터는 물리 어드레스(P50)에 대응하는 페이지에 프로그램될 것이다.
한편, 동적 인터리빙 방법에 의해서 논리 어드레스(L1)가 물리 어드레스(P50)에 재 맵핑되었지만, 레디(ready) 상태인 플래시 메모리 장치(NVM2)의 상태(예를 들면, 데이터가 프로그램된 페이지의 위치)에 따라서 논리 어드레스(L1)가 다른 물리 어드레스에 재 맵핑될 수 있음은 잘 이해될 것이다.
도 8 및 도 9는 본 발명의 다른 실시 예에 따른 동적 인터리빙 방법을 예시적으로 보여주는 도면이다. 도 8 및 도 9를 참조하여, 물리적 페이지의 크기를 바탕으로 요청된 데이터 크기를 반영한 그리고 플래시 메모리 장치의 동작 특성을 반영한 동적 인터리빙 방법이 예시적으로 설명될 것이다.
도 8 및 도 9에 있어서, 설명의 간략화를 위해서, 데이터 저장 매체(도 1의 140 참조)는 채널들(CHa 및 CHb)에 연결된 4개의 플래시 메모리 장치들(NVM0~NVM3)을 포함함을 가정한다. 그리고 플래시 메모리 장치들(NVM0~NVM3) 각각은 2개의 플레인들로 구성되고, 플레인들 각각은 2개의 페이지들로 구성됨을 가정한다. 한편, 플래시 메모리 장치들(NVM0~NVM3)의 페이지 크기는 2KB인 것을 가정한다. 그리고 물리 어드레스들(P00 및 P20)에 대응하는 페이지들은 이전에 프로그램된 것으로 가정한다.
도 9를 참조하면, 동적 인터리빙 방법이 수행되기 전의 초기 어드레스 맵핑은 인터리빙 동작을 통해서 플래시 메모리 장치들(NVM0~NVM3) 각각의 유휴 시간이 최소화되도록, 채널당 플래시 메모리 장치의 수, 플래시 메모리 장치당 플레인의 수, 플레인당 페이지의 수를 고려하여 설정될 것이다. 예를 들면, 논리 어드레스(L0)는 물리 어드레스(P00)에, 논리 어드레스(L1)는 물리 어드레스(P20)에, 논리 어드레스(L2)는 물리 어드레스(P40)에, 논리 어드레스(L3)는 물리 어드레스(P60)에 맵핑된다. 동일한 방식으로, 나머지 논리 어드레스들 각각은 나머지 물리 어드레스들 각각에 맵핑될 수 있음은 잘 이해될 것이다.
이러한 환경에서, 호스트 장치(도 1의 110 참조)로부터 순차적인 논리 어드레스들(L2 및 L3)에 각각 대응하는 물리 어드레스들(P40 및 P60)에 데이터 프로그램이 요청되면, 물리적 페이지의 크기를 바탕으로 요청된 데이터의 크기를 반영한 그리고 플래시 메모리 장치의 동작 특성을 반영하여 동적 인터리빙 방법이 수행된다. 조금 더 구체적으로 설명하면 다음과 같다.
호스트 장치(110)로부터 순차적으로 제공되는 데이터는 논리 어드레스(L2)에 대응하는 물리 어드레스(P40)와 논리 어드레스(L3)에 대응하는 물리 어드레스(P60)에 프로그램되어야 한다. 그러나, 순차적으로 제공된 데이터의 크기가 프로그램 단위인 페이지보다 크고 멀티-플레인 동작에 의해서 병렬적으로 동작될 수 있는 멀티-페이지보다 작다면, 제공된 데이터를 하나의 플래시 메모리 장치에 멀티-플레인 방식으로 프로그램하는 것이 더 효과적일 수 있다. 여기에서, 멀티-페이지는 멀티-플레인 방식에 의해서 병렬적으로 동작될 수 있는 2개 이상의 페이지들로 구성될 수 있다.
따라서, 물리적 페이지의 크기를 바탕으로 요청된 데이터의 크기를 반영한 그리고 플래시 메모리 장치의 동작 특성을 반영한 동적 인터리빙 방법이 수행된다. 그 결과 논리 어드레스(L3)는 플래시 메모리 장치(NVM2)의 물리 어드레스에 재 맵핑될 것이다. 예를 들면, 논리 어드레스(L3)는 물리 어드레스(P60)에서 물리 어드레스(P50)로 재 맵핑된다. 그리고, 논리 어드레스(L2)에 대한 프로그램 요청 데이터(2KB)와 논리 어드레스(L3)에 대한 프로그램 요청 데이터(2KB)는 물리 어드레스들(P40 및 P50)에 대응하는 페이지들에 멀티-플레인 방식으로 프로그램될 것이다.
한편, 동적 인터리빙 방법에 의해서 논리 어드레스(L3)가 물리 어드레스(P50)에 재 맵핑되었지만, 플래시 메모리 장치들(NVM0~NVM3)의 데이터가 프로그램된 물리적 페이지의 위치(또는 프로그램 가능한 물리적 페이지의 위치)에 따라서 논리 어드레스들(L2 및 L3)은 다른 물리 어드레스들에 재 맵핑될 수 있음은 잘 이해될 것이다. 예를 들면, 논리 어드레스들(L2 및 L3)은 데이터가 프로그램된 물리 어드레스들(P00 및 P20)로 인해서 멀티-플레인 방식으로 프로그램될 수 없는 물리 어드레스들(P10 및 P30)을 제외한 다른 물리 어드레스들에 재 맵핑될 수 있다.
도 10 및 도 11은 본 발명의 또 다른 실시 예에 따른 동적 인터리빙 방법을 예시적으로 보여주는 도면이다. 도 10 및 도 11을 참조하여, 데이터가 프로그램된 물리적 페이지의 위치(또는 프로그램 가능한 물리적 페이지의 위치)와 후속으로 요청될 데이터의 크기를 반영한 동적 인터리빙 방법이 예시적으로 설명될 것이다.
도 10 및 도 11에 있어서, 설명의 간략화를 위해서, 데이터 저장 매체(도 1의 140 참조)는 채널들(CHa 및 CHb)에 연결된 4개의 플래시 메모리 장치들(NVM0~NVM3)을 포함함을 가정한다. 그리고 플래시 메모리 장치들(NVM0~NVM3) 각각은 2개의 플레인들로 구성되고, 플레인들 각각은 2개의 페이지들로 구성됨을 가정한다. 한편, 플래시 메모리 장치들(NVM0~NVM3)의 페이지 크기는 2KB인 것을 가정한다. 그리고 물리 어드레스들(P00, P20, P40 및 P60)에 대응하는 페이지들은 이전에 프로그램된 것으로 가정한다.
도 11을 참조하면, 동적 인터리빙 방법이 수행되기 전의 초기 어드레스 맵핑은 인터리빙 동작을 통해서 플래시 메모리 장치들(NVM0~NVM3) 각각의 유휴 시간이 최소화되도록, 채널당 플래시 메모리 장치의 수, 플래시 메모리 장치당 플레인의 수, 플레인당 페이지의 수를 고려하여 설정될 것이다. 예를 들면, 논리 어드레스(L0)는 물리 어드레스(P00)에, 논리 어드레스(L1)는 물리 어드레스(P20)에, 논리 어드레스(L2)는 물리 어드레스(P40)에, 논리 어드레스(L3)는 물리 어드레스(P60)에, 논리 어드레스(L4)는 물리 어드레스(P10)에, 논리 어드레스(L5)는 물리 어드레스(P30)에 맵핑된다. 동일한 방식으로, 나머지 논리 어드레스들 각각은 나머지 물리 어드레스들 각각에 맵핑될 수 있음은 잘 이해될 것이다.
이러한 환경에서, 호스트 장치(도 1의 110 참조)로부터 순차적인 논리 어드레스들(L4 및 L5)에 각각 대응하는 물리 어드레스들(P10 및 P30)에 데이터 프로그램이 요청되고, 다음에 요청될 데이터의 크기(2KB)가 물리적 페이지의 크기(2KB)와 동일한 것으로 예측되면, 동적 인터리빙 방법이 수행된다. 이때, 데이터가 프로그램된 물리적 페이지의 위치(또는 프로그램 가능한 물리적 페이지의 위치)와 후속으로 요청될 데이터의 크기는 동적 인터리빙 방법에 반영된다. 조금 더 구체적으로 설명하면 다음과 같다.
호스트 장치(110)로부터 순차적으로 제공되는 데이터는 논리 어드레스(L4)에 대응하는 물리 어드레스(P10)와 논리 어드레스(L5)에 대응하는 물리 어드레스(P30)에 프로그램되어야 한다. 그러나, 순차적으로 제공된 데이터의 크기가 프로그램 단위인 페이지보다 크고 멀티-플레인 동작에 의해서 병렬적으로 동작될 수 있는 멀티-페이지보다 작다면, 제공된 데이터를 하나의 플래시 메모리 장치에 멀티-플레인 방식으로 프로그램하는 것이 더 효과적일 수 있다. 또한, 다음에 요청될 데이터의 크기가 하나의 물리적 페이지의 크기와 동일한 것으로 예측된다면, 다음에 요청될 데이터는 멀티-플레인 방식으로 프로그램될 수 없는 물리적 페이지에 프로그램하는 것이 더 효과적일 수 있다.
따라서, 데이터가 프로그램된 물리적 페이지의 위치(또는 프로그램 가능한 물리적 페이지의 위치)와 후속으로 요청될 데이터의 크기를 반영한 동적 인터리빙 방법이 수행된다. 그 결과 논리 어드레스(L4)는 플래시 메모리 장치(NVM0)의 물리 어드레스(P01)에, 논리 어드레스(L5)는 플래시 메모리 장치(NVM0)의 물리 어드레스(P11)에 재 맵핑될 것이다. 그리고, 논리 어드레스(L4)에 대한 프로그램 요청 데이터(2KB)와 논리 어드레스(L5)에 대한 프로그램 요청 데이터(2KB)는 물리 어드레스들(P01 및 P11)에 대응하는 페이지들에 멀티-플레인 방식으로 프로그램될 것이다. 한편, 다음에 요청될 논리 어드레스의 데이터는 물리 어드레스들(P10, P30, P50 또는 P70) 중 어느 하나에 재 맵핑될 것이다. 그리고, 다음에 요청될 데이터는 재 맵핑된 물리 어드레스에 대응하는 페이지에 프로그램될 것이다.
한편, 동적 인터리빙 방법에 의해서 논리 어드레스들(L4 및 L5)가 물리 어드레스들(P01 및 P11)에 재 맵핑되었지만, 플래시 메모리 장치들(NVM0~NVM3)의 데이터가 프로그램된 물리적 페이지의 위치(또는 프로그램 가능한 물리적 페이지의 위치)에 따라서 논리 어드레스들(L4 및 L5)은 다른 물리 어드레스들에 재 맵핑될 수 있음은 잘 이해될 것이다. 예를 들면, 논리 어드레스들(L4 및 L5)은 멀티-플레인 방식으로 프로그램될 수 있는 다른 물리 어드레스들에 재 맵핑될 수 있다.
본 발명의 실시 예들에 따르면, 환경 요소를 반영하여 논리 어드레스에 맵핑되는 물리 어드레스가 변경된다. 그리고 변경된 맵핑 테이블을 참조하여 동적 인터리빙 동작이 수행된다. 여기에서, 환경 요소는 채널 및 플래시 메모리 장치들의 수, 채널 및 플래시 메모리 장치들의 동작 상태, 물리적 페이지의 크기, 데이터가 프로그램된 물리적 페이지의 위치(또는 프로그램 가능한 물리적 페이지의 위치), 플래시 메모리 장치의 동작 특성, 요청된 데이터 크기, 미래에 요청될 것으로 예측되는 데이터의 크기 등을 의미한다. 동적 인터리빙 방법에 따르면, 인터리빙 동작이 효과적으로 수행될 수 있다.
도 12는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 12를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함한다. 데이터 저장 장치(1200)는 컨트롤러(1210) 및 데이터 저장 매체(1220)를 포함한다. 데이터 저장 장치(1200)는 데스크톱 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, 게임기 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
데이터 저장 장치(1200)는 본 발명의 실시 예에 따른 동적 인터리빙 방법을 수행할 것이다. 따라서, 데이터 저장 장치(1200)의 데이터 처리 속도는 향상될 수 있다.
컨트롤러(1210)는 호스트 장치(1100) 및 데이터 저장 매체(1220)에 연결된다. 컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 데이터 저장 매체(1220)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1210)는 데이터 저장 매체(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성된다. 컨트롤러(1210)는 데이터 저장 매체(1220)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1210)는 호스트 인터페이스(1211), 중앙 처리 장치(1212), 메모리 인터페이스(1213), 램(1214) 및 에러 정정 코드 유닛(1215)과 같은 잘 알려진 구성 요소들을 포함할 수 있다.
중앙 처리 장치(1212)는 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성된다. 램(1214)은 중앙 처리 장치(1212)의 동작 메모리(working memory)로써 이용될 수 있다. 램(1214)은 데이터 저장 매체(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장할 수 있다.
호스트 인터페이스(1211)는 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성된다. 예를 들면, 호스트 인터페이스(1211)는 USB(Universal Serial Bus) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer Small Interface) 프로토콜, 그리고 IDE(Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.
메모리 인터페이스(1213)는 컨트롤러(1210)와 데이터 저장 매체(1220)를 인터페이싱하도록 구성된다. 메모리 인터페이스(1213)는 데이터 저장 매체(1220)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(1213)는 데이터 저장 매체(1220)와 데이터를 주고 받도록 구성된다.
에러 정정 코드 유닛(1215)은 데이터 저장 매체(1220)로부터 읽어진 데이터의 오류를 검출하도록 구성된다. 그리고 에러 정정 코드 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성된다. 한편, 에러 정정 코드 유닛(1215)은 메모리 시스템(1000)에 따라 컨트롤러(1210) 내에 구비되거나 밖에 구비될 수 있다.
컨트롤러(1210) 및 데이터 저장 매체(1220)는 솔리드 스테이트 드라이브(solid state drive: SSD)로 구성될 수 있다.
다른 예로서, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어, 메모리 카드로 구성될 수 있다. 예를 들면, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어 PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick), 멀티 미디어(multi media) 카드(MMC, RS-MMC, MMC-micro), SD(secure digital) 카드(SD, Mini-SD, Micro-SD), UFS(niversal flash storage) 등으로 구성될 수 있다.
다른 예로서, 컨트롤러(1210) 또는 데이터 저장 매체(1220)는 다양한 형태들의 패키지(package)로 실장될 수 있다. 예를 들면, 컨트롤러(1200) 또는 데이터 저장 매체(1900)는 POP(package on package), ball grid arrays(BGAs), chip scale packages(CSPs), plastic leaded chip carrier(PLCC), plastic dual in-line package(PDIP), die in waffle pack, die in wafer form, chip on board(COB), ceramic dual in-line package(CERDIP), plastic metric quad flat package(MQFP), thin quad flat package(TQFP), small outline IC(SOIC), shrink small outline package(SSOP), thin small outline package(TSOP), thin quad flat package(TQFP), system in package(SIP), multi chip package(MCP), wafer-level fabricated package(WFP), wafer-level processed stack package(WSP) 등과 같은 방식으로 패키지되어 실장될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 카드를 예시적으로 보여주는 도면이다. 도 13은 메모리 카드 중에서 SD(secure digital) 카드의 외형을 보여준다.
도 13을 참조하면, SD 카드는 1개의 커맨드 핀(예를 들면, 2번 핀), 1개의 클럭 핀(예를 들면, 5번 핀), 4개의 데이터 핀(예를 들면, 1, 7, 8, 9번 핀), 그리고 3개의 전원 핀(예를 들면, 3, 4, 6번 핀)을 포함한다.
커맨드 핀(2번 핀)을 통해 커맨드 및 응답 신호(response signal)가 전달된다. 일반적으로, 커맨드는 호스트 장치로부터 SD 카드로 전송되고, 응답 신호는 SD 카드로부터 호스트 장치로 전송된다.
데이터 핀(1, 7, 8, 9번 핀)은 호스트 장치로부터 전송되는 데이터를 수신하기 위한 수신(Rx) 핀들과 호스트 장치로 데이터를 전송하기 위한 송신(Tx) 핀들로 구분된다. 수신(Rx) 핀들과 송신(Tx) 핀들 각각은 차동 신호를 전송하기 위해서 쌍으로 구비된다.
SD 카드는 본 발명의 실시 예에 따른 동적 인터리빙 방법을 수행할 수 있다. 따라서, SD 카드는 데이터 처리 속도가 향상될 수 있다.
도 14는 도 13에 도시된 메모리 카드의 내부 구성 및 호스트 장치와의 연결 관계를 예시적으로 보여주는 블럭도이다. 도 14를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 카드(2200)를 포함한다. 호스트 장치(2100)는 호스트 컨트롤러(2110) 및 호스트 접속 유닛(2120)을 포함한다. 메모리 카드(2200)는 카드 접속 유닛(2210), 카드 컨트롤러(2220), 그리고 메모리 장치(2230)를 포함한다.
호스트 접속 유닛(2120) 및 카드 접속 유닛(2210)은 복수의 핀들로 구성된다. 이러한 핀들은 커맨드 핀, 클럭 핀, 데이터 핀, 전원 핀을 포함한다. 핀의 수는 메모리 카드(2200)의 종류에 따라 달라진다.
호스트 장치(2100)는 메모리 카드(2200)에 데이터를 저장하거나, 메모리 카드(2200)에 저장된 데이터를 읽는다.
호스트 컨트롤러(2110)는 쓰기 커맨드(CMD), 호스트 장치(2100) 내의 클럭 발생기(도시되지 않음)로부터 발생된 클럭 신호(CLK), 그리고 데이터(DATA)를 호스트 접속 유닛(2120)을 통해서 메모리 카드(2200)로 전송한다. 카드 컨트롤러(2220)는 카드 접속 유닛(2210)을 통해서 수신된 쓰기 커맨드에 응답하여 동작한다. 카드 컨트롤러(2220)는 수신된 클럭 신호(CLK)에 따라 카드 컨트롤러(2220) 내의 클럭 발생기(도시되지 않음)로부터 발생된 클럭 신호를 이용하여 수신된 데이터(DATA)를 메모리 장치(2230)에 저장한다.
호스트 컨트롤러(2110)는 읽기 커맨드(CMD), 호스트 장치(2100) 내의 클럭 발생기(도시되지 않음)로부터 발생된 클럭 신호(CLK)를 호스트 접속 유닛(2120)을 통해서 메모리 카드(2200)로 전송한다. 카드 컨트롤러(2220)는 카드 접속 유닛(2210)을 통해서 수신된 읽기 커맨드에 응답하여 동작한다. 카드 컨트롤러(2220)는 수신된 클럭 신호(CLK)에 따라 카드 컨트롤러(2220) 내의 클럭 발생기(도시되지 않음)로부터 발생된 클럭 신호를 이용하여 메모리 장치(2230)로부터 데이터를 읽고, 읽은 데이터를 호스트 컨트롤러(2110)로 전송한다.
도 15는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다. 도 15를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 3200)를 포함한다.
SSD(3200)는 SSD 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치들(3231~323n), 전원 공급기(3240), 신호 커넥터(3250), 전원 커넥터(3260)를 포함한다.
SSD(3200)는 호스트 장치(3100)의 요청에 응답하여 동작한다. 즉, SSD 컨트롤러(3210)는 호스트 장치(3100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(3231~323n)을 액세스하도록 구성된다. 예를 들면, SSD 컨트롤러(3210)는 불휘발성 메모리 장치들(3231~323n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성된다. 또한, SSD 컨트롤러(3210)는 본 발명의 실시 예에 따른 동적 인터리빙 방법을 수행할 것이다. 따라서, SSD(3200)의 데이터 처리 속도는 향상될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~323n)에 저장될 데이터를 임시 저장하도록 구성된다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터를 임시 저장하도록 구성된다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 SSD 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~323n)로 전송된다.
불휘발성 메모리 장치들(3231~323n)은 SSD(3200)의 저장 매체로써 사용된다. 불휘발성 메모리 장치들(3231~323n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(3210)와 연결된다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 것이다.
전원 공급기(3240)는 전원 커넥터(3260)를 통해 입력된 전원(PWR)을 SSD(3200) 내부에 제공하도록 구성된다. 전원 공급기(3240)는 보조 전원 공급기(3241)를 포함한다. 보조 전원 공급기(3241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(3200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성된다. 보조 전원 공급기(3241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(3210)는 신호 커넥터(3250)를 통해서 호스트 장치(3100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 것이다. 신호 커넥터(3250)는 호스트 장치(3100)와 SSD(3200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer Small Interface), SAS(Serial SCSI) 등의 커넥터로 구성될 수 있다.
도 16은 도 15에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 15를 참조하면, SSD 컨트롤러(3210)는 메모리 인터페이스(3211), 호스트 인터페이스(3212), ECC 유닛(3213), 중앙 처리 장치(3214), 그리고 램(3215)을 포함한다.
메모리 인터페이스(3211)는 불휘발성 메모리 장치들(3231~323n)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(3211)는 불휘발성 메모리 장치들(3231~323n)과 데이터를 주고 받도록 구성된다. 메모리 인터페이스(3211)는 중앙 처리 장치(3214)의 제어에 따라 버퍼 메모리 장치(3220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스(3211)는 중앙 처리 장치(3214)의 제어에 따라 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터를 버퍼 메모리 장치(3220)로 전달한다.
호스트 인터페이스(3212)는 호스트 장치(3100)의 프로토콜에 대응하여 SSD(3200)와의 인터페이싱을 제공하도록 구성된다. 예를 들면, 호스트 인터페이스(3212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer Small Interface), SAS(Serial SCSI) 프로토콜들 중 어느 하나를 통해 호스트 장치(3100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스(3212)는 호스트 장치(3100)가 SSD(3200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 유닛(3213)은 불휘발성 메모리 장치들(3231~323n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성된다. 생성된 패러티 비트는 불휘발성 메모리(3231~323n)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(3213)은 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터의 에러를 검출하도록 구성된다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성된다.
중앙 처리 장치(3214)는 호스트 장치(3100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성된다. 중앙 처리 장치(3214)는 호스트 장치(3100)의 요청에 응답하여 SSD 컨트롤러(3210)의 제반 동작을 제어한다. 중앙 처리 장치(3214)는 SSD(3200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치들(3231~323n)의 동작을 제어한다. 램(3215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용된다.
도 17은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 17을 참조하면, 컴퓨터 시스템(4000)은 시스템 버스(4700)에 전기적으로 연결되는 네트워크 어댑터(4100), 중앙 처리 장치(4200), 데이터 저장 장치(4300), 램(4400), 롬(4500) 그리고 사용자 인터페이스(4600)를 포함한다. 여기에서, 데이터 저장 장치(4300)는 도 1에 도시된 데이터 저장 장치(120), 도 12에 도시된 데이터 저장 장치(1200) 또는 도 15에 도시된 SSD(3200)로 구성될 수 있다.
네트워크 어댑터(4100)는 컴퓨터 시스템(4000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(4200)는 램(4400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.
데이터 저장 장치(4300)는 컴퓨터 시스템(4000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(4000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(4300)에 저장된다.
램(4400)은 컴퓨터 시스템(4000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(4400)에는 데이터 저장 장치(4300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(4500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(4600)를 통해서 컴퓨터 시스템(2000)과 사용자 사이의 정보 교환이 이루어진다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(4000)은 배터리(Battery), 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있음은 잘 이해될 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 처리 시스템
110 : 호스트 장치
120 : 데이터 저장 장치
130 : 컨트롤러
140 : 데이터 저장 매체

Claims (25)

  1. 복수의 불휘발성 메모리 장치들로 구성되는 데이터 저장 장치의 동작 방법에 있어서:
    논리 어드레스들과 상기 불휘발성 메모리 장치들의 물리 어드레스들을 맵핑하고, 현재 액세스 요청된 데이터의 크기 및 미래에 액세스 요청될 것으로 예측되는 데이터의 크기를 포함하는 환경 요소를 반영하여 액세스 요청되는 논리 어드레스에 물리 어드레스를 재 맵핑하고, 상기 재 맵핑된 물리 어드레스를 이용하여 상기 불휘발성 메모리 장치들에 대한 인터리빙(interleaving) 동작을 수행하되, 상기 현재 액세스 요청된 데이터의 크기와 상기 미래에 요청될 것으로 예측되는 데이터의 크기를 비교하고, 비교 결과에 따라 상기 현재 액세스 요청된 데이터에 대응하는 논리 어드레스에 맵핑되는 물리 어드레스를 변경하는 데이터 저장 장치의 동작 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 환경 요소는 상기 불휘발성 메모리 장치들 각각의 동작 상태, 페이지 크기,프로그램 가능한 페이지의 위치 및 동작 특성을 포함하는 데이터 저장 장치의 동작 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 액세스 요청된 논리 어드레스에 맵핑된 물리 어드레스가 할당된 불휘발성 메모리 장치의 동작 상태에 따라 상기 액세스 요청된 논리 어드레스에 맵핑되는 물리 어드레스를 변경하는 데이터 저장 장치의 동작 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 액세스 요청된 논리 어드레스에 맵핑된 물리 어드레스가 할당된 불휘발성 메모리 장치가 비지(busy) 상태인 경우, 상기 액세스 요청된 논리 어드레스를 레디(ready) 상태인 불휘발성 메모리 장치에 할당된 물리 어드레스에 재 맵핑하는 데이터 저장 장치의 동작 방법.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 액세스 요청된 데이터의 크기와 상기 불휘발성 메모리 장치들의 프로그램 가능한 페이지의 위치 및 그 페이지의 크기를 비교하고, 비교 결과에 따라 상기 액세스 요청된 데이터에 대응하는 논리 어드레스에 맵핑되는 물리 어드레스를 변경하는 데이터 저장 장치의 동작 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 액세스 요청된 데이터의 크기가 상기 불휘발성 메모리 장치들의 프로그램 가능한 페이지의 크기보다 큰 경우, 상기 액세스 요청된 데이터에 대응하는 논리 어드레스를 적어도 두 개의 페이지로 구성되는 멀티-페이지의 물리 어드레스에 재 맵핑하는 데이터 저장 장치의 동작 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 멀티-페이지의 적어도 두 개의 페이지를 멀티-플레인 동작을 통해 병렬적으로 제어하는 데이터 저장 장치의 동작 방법.
  9. 삭제
  10. 불휘발성 메모리 장치들; 및
    상기 불휘발성 메모리 장치들의 동작을 제어하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 호스트 장치로부터 제공되는 논리 어드레스들과 상기 불휘발성 메모리 장치들의 물리 어드레스들을 맵핑하고, 상기 호스트 장치와 상기 불휘발성 메모리 장치들의 환경 요소를 반영하여 상기 호스트 장치로부터 액세스 요청되는 논리 어드레스에 물리 어드레스를 재 맵핑하되, 상기 환경 요소가 현재 액세스 요청된 데이터의 크기 및 미래에 액세스 요청될 것으로 예측되는 데이터의 크기를 포함하여, 상기 현재 액세스 요청된 데이터의 크기와 상기 미래에 요청될 것으로 예측되는 데이터의 크기를 비교하고, 비교 결과에 따라 상기 현재 액세스 요청된 데이터에 대응하는 논리 어드레스에 맵핑되는 물리 어드레스를 변경하고, 상기 재 맵핑된 물리 어드레스를 이용하여 상기 불휘발성 메모리 장치들에 대한 인터리빙(interleaving) 동작을 수행하는 데이터 저장 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 환경 요소는 상기 불휘발성 메모리 장치들 각각의 동작 상태, 페이지 크기, 프로그램 가능한 페이지의 위치를 포함하는 데이터 저장 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 컨트롤러는 상기 액세스 요청되는 논리 어드레스에 맵핑된 물리 어드레스가 할당된 불휘발성 메모리 장치의 동작 상태를 판단하고, 판단 결과에 따라 상기 액세스 요청된 논리 어드레스에 맵핑되는 물리 어드레스를 변경하는 데이터 저장 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 컨트롤러는 상기 액세스 요청된 논리 어드레스에 맵핑된 물리 어드레스가 할당된 불휘발성 메모리 장치가 비지(busy) 상태인 것으로 판단되면, 상기 액세스 요청된 논리 어드레스를 레디(ready) 상태인 불휘발성 메모리 장치에 할당된 물리 어드레스에 재 맵핑하는 데이터 저장 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 환경 요소는 상기 호스트 장치로부터 현재 액세스 요청된 데이터의 크기 및 미래에 액세스 요청될 것으로 예측되는 데이터의 크기를 포함하는 데이터 저장 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 컨트롤러는 상기 액세스 요청된 데이터의 크기와 상기 불휘발성 메모리 장치들의 프로그램 가능한 페이지의 위치 및 그 페이지의 크기를 비교하고, 비교 결과에 따라 상기 액세스 요청된 데이터에 대응하는 논리 어드레스에 맵핑되는 물리 어드레스를 변경하는 데이터 저장 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 컨트롤러는 상기 액세스 요청된 데이터의 크기가 상기 불휘발성 메모리 장치들의 프로그램 가능한 페이지의 크기보다 크다고 판단되면, 상기 액세스 요청된 데이터에 대응하는 논리 어드레스를 적어도 두 개의 페이지로 구성되는 멀티-페이지의 물리 어드레스에 재 맵핑하는 데이터 저장 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 멀티-페이지는 상기 불휘발성 메모리 장치들 중 어느 하나에 포함되되,
    상기 컨트롤러는 상기 멀티-페이지의 적어도 두 개의 페이지가 병렬적으로 동작되도록 상기 멀티-페이지를 멀티-플레인 방법으로 제어하는 데이터 저장 장치.
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 불휘발성 메모리 장치들과 상기 컨트롤러는 메모리 카드로 구성되는 데이터 저장 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 불휘발성 메모리 장치들과 상기 컨트롤러는 솔리드 스테이트 드라이브(SSD)로 구성되는 데이터 저장 장치.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020120038472A 2012-04-13 2012-04-13 데이터 저장 장치 및 그것의 동작 방법 KR101969883B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120038472A KR101969883B1 (ko) 2012-04-13 2012-04-13 데이터 저장 장치 및 그것의 동작 방법
US13/602,227 US8904095B2 (en) 2012-04-13 2012-09-03 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120038472A KR101969883B1 (ko) 2012-04-13 2012-04-13 데이터 저장 장치 및 그것의 동작 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190022366A Division KR101995034B1 (ko) 2019-02-26 2019-02-26 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20130116110A KR20130116110A (ko) 2013-10-23
KR101969883B1 true KR101969883B1 (ko) 2019-04-17

Family

ID=49326130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120038472A KR101969883B1 (ko) 2012-04-13 2012-04-13 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US8904095B2 (ko)
KR (1) KR101969883B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210017835A (ko) * 2019-08-09 2021-02-17 한국전자기술연구원 뉴로모픽 메모리 관리 시스템 및 관리 방법
KR20210017834A (ko) * 2019-08-09 2021-02-17 한국전자기술연구원 메모리 할당 방법 및 이를 수행하기 위한 메모리 관리 시스템
US11036632B2 (en) 2019-08-09 2021-06-15 SK Hynix Inc. Memory controller and operating method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140229654A1 (en) * 2013-02-08 2014-08-14 Seagate Technology Llc Garbage Collection with Demotion of Valid Data to a Lower Memory Tier
US9177654B2 (en) * 2014-03-26 2015-11-03 Burst Corporation Solid-state memory device with plurality of memory cards
US20160162215A1 (en) * 2014-12-08 2016-06-09 Sandisk Technologies Inc. Meta plane operations for a storage device
KR20160070920A (ko) * 2014-12-10 2016-06-21 에스케이하이닉스 주식회사 맵 테이블을 갖는 컨트롤러 및 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
US10338817B2 (en) * 2014-12-30 2019-07-02 Sandisk Technologies Llc Systems and methods for storage recovery
KR102312399B1 (ko) 2015-09-07 2021-10-15 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
KR102535700B1 (ko) * 2016-02-01 2023-05-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10489313B2 (en) * 2016-10-31 2019-11-26 Alibaba Group Holding Limited Flash storage failure rate reduction and hyperscale infrastructure robustness enhancement through the MRAM-NOR flash based cache architecture
KR102200247B1 (ko) * 2017-03-27 2021-01-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102270103B1 (ko) * 2017-07-11 2021-06-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20200114149A (ko) 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11221950B2 (en) * 2019-12-19 2022-01-11 Western Digital Technologies, Inc. Storage system and method for interleaving data for enhanced quality of service
US11150839B2 (en) 2019-12-19 2021-10-19 Western Digital Technologies, Inc. Host and method for interleaving data in a storage system for enhanced quality of service
KR20210079894A (ko) * 2019-12-20 2021-06-30 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20210121696A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 컨트롤러 및 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320214A1 (en) * 2003-12-02 2008-12-25 Super Talent Electronics Inc. Multi-Level Controller with Smart Storage Transfer Manager for Interleaving Multiple Single-Chip Flash Memory Devices
US20100023682A1 (en) 2007-10-11 2010-01-28 Super Talent Electronics Inc. Flash-Memory System with Enhanced Smart-Storage Switch and Packed Meta-Data Cache for Mitigating Write Amplification by Delaying and Merging Writes until a Host Read
US20100169560A1 (en) 2005-10-12 2010-07-01 Jeffrey Brunet Methods for Selectively Copying Data Files to Networked Storage and Devices for Initiating the Same
US8019938B2 (en) 2006-12-06 2011-09-13 Fusion-I0, Inc. Apparatus, system, and method for solid-state storage as cache for high-capacity, non-volatile storage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7631138B2 (en) * 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
KR101083673B1 (ko) * 2008-10-01 2011-11-16 주식회사 하이닉스반도체 반도체 스토리지 시스템 및 그 제어 방법
KR100974215B1 (ko) 2008-10-02 2010-08-06 주식회사 하이닉스반도체 반도체 스토리지 시스템 및 그 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320214A1 (en) * 2003-12-02 2008-12-25 Super Talent Electronics Inc. Multi-Level Controller with Smart Storage Transfer Manager for Interleaving Multiple Single-Chip Flash Memory Devices
US20100169560A1 (en) 2005-10-12 2010-07-01 Jeffrey Brunet Methods for Selectively Copying Data Files to Networked Storage and Devices for Initiating the Same
US8019938B2 (en) 2006-12-06 2011-09-13 Fusion-I0, Inc. Apparatus, system, and method for solid-state storage as cache for high-capacity, non-volatile storage
US20100023682A1 (en) 2007-10-11 2010-01-28 Super Talent Electronics Inc. Flash-Memory System with Enhanced Smart-Storage Switch and Packed Meta-Data Cache for Mitigating Write Amplification by Delaying and Merging Writes until a Host Read

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210017835A (ko) * 2019-08-09 2021-02-17 한국전자기술연구원 뉴로모픽 메모리 관리 시스템 및 관리 방법
KR20210017834A (ko) * 2019-08-09 2021-02-17 한국전자기술연구원 메모리 할당 방법 및 이를 수행하기 위한 메모리 관리 시스템
US11036632B2 (en) 2019-08-09 2021-06-15 SK Hynix Inc. Memory controller and operating method thereof
KR102362319B1 (ko) 2019-08-09 2022-02-15 한국전자기술연구원 메모리 할당 방법 및 이를 수행하기 위한 메모리 관리 시스템
KR102408966B1 (ko) 2019-08-09 2022-06-15 한국전자기술연구원 뉴로모픽 메모리 관리 시스템 및 관리 방법

Also Published As

Publication number Publication date
US20130275657A1 (en) 2013-10-17
KR20130116110A (ko) 2013-10-23
US8904095B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
KR101969883B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US8843697B2 (en) Operating method of data storage device
TWI704487B (zh) 資料儲存設備及其操作方法
US10275349B2 (en) Data storage device and the operating method thereof
US9164833B2 (en) Data storage device, operating method thereof and data processing system including the same
US10997039B2 (en) Data storage device and operating method thereof
US9436267B2 (en) Data storage device
US11249897B2 (en) Data storage device and operating method thereof
US9396108B2 (en) Data storage device capable of efficiently using a working memory device
KR20140044070A (ko) 버퍼 메모리 장치를 포함하는 데이터 저장 장치
KR20140078893A (ko) 데이터 저장 장치의 동작 방법
KR102596964B1 (ko) 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10558562B2 (en) Data storage device and operating method thereof
US9652172B2 (en) Data storage device performing merging process on groups of memory blocks and operation method thereof
KR20210156090A (ko) 저장 장치 및 그 동작 방법
KR101995034B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20180121733A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10657046B2 (en) Data storage device and operating method thereof
KR20140090416A (ko) 데이터 저장 장치의 동작 방법
KR20150072485A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170110808A (ko) 데이터 저장 장치를 포함하는 데이터 처리 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant