KR20140078893A - 데이터 저장 장치의 동작 방법 - Google Patents

데이터 저장 장치의 동작 방법 Download PDF

Info

Publication number
KR20140078893A
KR20140078893A KR1020120148172A KR20120148172A KR20140078893A KR 20140078893 A KR20140078893 A KR 20140078893A KR 1020120148172 A KR1020120148172 A KR 1020120148172A KR 20120148172 A KR20120148172 A KR 20120148172A KR 20140078893 A KR20140078893 A KR 20140078893A
Authority
KR
South Korea
Prior art keywords
block
sacrificial
sacrifice
valid
blocks
Prior art date
Application number
KR1020120148172A
Other languages
English (en)
Inventor
신주용
김경로
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120148172A priority Critical patent/KR20140078893A/ko
Priority to US13/944,704 priority patent/US9223696B2/en
Publication of KR20140078893A publication Critical patent/KR20140078893A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

본 기술은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 신뢰성을 향상시키기 위한 방법에 관한 것이다. 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치의 동작 방법은, 병합 동작을 수행할 희생 블럭들에 대한 희생 블럭 리스트를 작성하고; 상기 희생 블럭 리스트에 포함된 희생 블럭들의 유효 페이지들을 병합 블럭에 복사하고; 상기 희생 블럭들 중에서, 짝지어진 페이지가 상기 병합 블럭에 복사되지 않은 소거 보류된 유효 페이지를 포함하는 희생 블럭의 유무를 판단하고; 판단 결과에 따라서, 상기 희생 블럭 리스트에 포함된 희생 블럭들을 선택적으로 소거하고; 그리고 상기 희생 블럭들의 소거 결과에 따라서 상기 희생 블럭 리스트를 갱신한다.

Description

데이터 저장 장치의 동작 방법{OPERATING METHOD FOR DATA STORAGE DEVICE}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 신뢰성을 향상시키기 위한 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 큰 저장 용량을 확보하기 위해서 메모리 셀의 집적도가 높은 메모리 장치, 예를 들면, 불휘발성 메모리 장치의 하나인 플래시 메모리 장치를 포함한다.
플래시 메모리 장치는 구조적인 특징으로 인해서 데이터 덮어쓰기(overwrite)를 지원하지 않는다. 즉, 프로그램된 상태의 메모리 셀의 데이터를 갱신하는 것이 불가능하다. 따라서, 플래시 메모리에 데이터를 프로그램하기 위해서는 소거 동작이 선행되어야 한다. 이를 프로그램 전 소거 동작(erase-before-program)이라 한다. 즉, 플래시 메모리 장치의 프로그램된 상태의 메모리 셀은 데이터가 프로그램되기 전에, 초기 상태 또는 소거 상태로 되돌려져야 한다.
그러나 플래시 메모리 장치의 소거 동작은 긴 시간을 필요로 한다. 그러한 까닭에, 플래시 메모리 장치를 제어하는 데이터 저장 장치의 컨트롤러는 프로그램된 상태의 메모리 셀을 소거한 후, 소거된 메모리 셀에 데이터를 다시 프로그램하지 않는다. 대신, 데이터 저장 장치의 컨트롤러는 프로그램된 상태의 메모리 셀에 쓰여질 데이터를 소거 상태로 되돌려진 메모리 셀에 프로그램한다.
데이터 저장 장치 컨트롤러의 이러한 동작으로 인해서, 플래시 메모리 장치의 메모리 셀들은 유효한 데이터와 무효한 데이터 모두를 저장하게 된다. 경우에 따라서, 데이터 저장 장치의 컨트롤러는 유효한 데이터들을 한 곳에 모으고, 무효한 데이터들을 소거하는 병합 동작을 수행한다.
본 발명의 실시 예는 병합 대상 블럭에 대한 리스트 관리를 통해서 데이터 저장 장치의 신뢰성을 향상시킬 수 있는 데이터 저장 장치의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치의 동작 방법은, 병합 동작을 수행할 희생 블럭들에 대한 희생 블럭 리스트를 작성하고; 상기 희생 블럭 리스트에 포함된 희생 블럭들의 유효 페이지들을 병합 블럭에 복사하고; 상기 희생 블럭들 중에서, 짝지어진 페이지가 상기 병합 블럭에 복사되지 않은 소거 보류된 유효 페이지를 포함하는 희생 블럭의 유무를 판단하고; 판단 결과에 따라서, 상기 희생 블럭 리스트에 포함된 희생 블럭들을 선택적으로 소거하고; 그리고 상기 희생 블럭들의 소거 결과에 따라서 상기 희생 블럭 리스트를 갱신한다.
본 발명의 실시 또 다른 실시 예에 따른 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치의 동작 방법은, 병합 동작을 수행할 대상 블럭인 희생 블럭들을 선택하고; 상기 희생 블럭들을 희생 블럭 리스트에 포함시키고; 상기 희생 블럭들 각각의 유효 페이지를 병합 블럭에 복사하고; 상기 희생 블럭들의 유효 페이지들 중에서, 짝지어진 페이지가 상기 병합 블럭에 복사되지 않은 소거 보류된 유효 페이지를 상기 희생 블럭 리스트에 포함시키고; 상기 희생 블럭 리스트에 포함된 희생 블럭들 중에서, 상기 소거 보류된 유효 페이지를 포함하는 희생 블럭을 제외한 나머지 희생 블럭을 소거하고; 그리고 상기 소거된 희생 블럭을 상기 희생 블럭 리스트로부터 제거한다.
본 발명의 실시 예에 따르면, 데이터 저장 장치의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 셀들의 문턱 전압 분포들을 예시적으로 보여주는 도면이다.
도 3은 도 1의 데이터 저장 장치 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 4는 도 3의 동작 메모리 장치에서 구동되는 펌웨어를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도이다.
도 6은 본 발명의 실시 예에 따른 병합 동작을 예시적으로 설명하기 위한 도면이다.
도 7은 도 6의 병합 동작이 수행될 때 변경되는 희생 블럭 리스트를 예시적으로 보여주는 도면이다.
도 8은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 9는 본 발명의 실시 예에 따른 메모리 카드를 예시적으로 보여주는 도면이다.
도 10은 도 9에 도시된 메모리 카드의 내부 구성 및 호스트 장치와의 연결 관계를 예시적으로 보여주는 블럭도이다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다.
도 12는 도 11에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 그리고 도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 셀들의 문턱 전압 분포들을 예시적으로 보여주는 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은 호스트 장치(110) 및 데이터 저장 장치(120)를 포함한다.
호스트 장치(110)는, 예를 들면, 휴대폰, MP3 플레이어 등과 같은 휴대용 전자 장치들 또는 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 빔 프로젝터 등과 같은 전자 장치들을 포함한다.
데이터 저장 장치(120)는 호스트 장치(110)의 요청에 응답하여 동작하도록 구성된다. 데이터 저장 장치(120)는 호스트 장치(110)에 의해서 액세스 되는 데이터를 저장하도록 구성된다. 즉, 데이터 저장 장치(120)는 호스트 장치(110)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 데이터 저장 장치(120)는 컨트롤러(130) 및 불휘발성 메모리 장치(140)를 포함한다. 컨트롤러(130)와 불휘발성 메모리 장치(140)는 다양한 인터페이스를 통해 호스트 장치(110)와 연결되는 메모리 카드로 구성될 수 있다. 또는 컨트롤러(130)와 불휘발성 메모리 장치(140)는 솔리드 스테이트 드라이브(Solid State Drive: SSD)로 구성될 수 있다.
컨트롤러(130)는 호스트 장치(110)로부터의 요청에 응답하여 불휘발성 메모리 장치(140)를 제어하도록 구성된다. 예를 들면, 컨트롤러(130)는 불휘발성 메모리 장치(140)로부터 독출된 데이터를 호스트 장치(110)로 제공하도록 구성된다. 다른 예로서, 컨트롤러(130)는 호스트 장치(110)로부터 제공된 데이터를 불휘발성 메모리 장치(140)에 저장하도록 구성된다. 이러한 동작을 위해서, 컨트롤러(130)는 데이터 저장 매체(140)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성된다.
예시적으로, 불휘발성 메모리 장치(140)는 플래시 메모리 장치로 구성될 것이다. 설명의 편의를 위해서, 이하, 불휘발성 메모리 장치(140)는 플래시 메모리 장치로 설명된다. 불휘발성 메모리 장치(140)가 플래시 메모리 장치 대신 다른 불휘발성 메모리 장치로 구성될 수 있음은 잘 이해될 것이다.
플래시 메모리 장치(140)는 구조적인 특징으로 인해서 페이지(page) 단위로 읽기 또는 프로그램 동작을 수행한다. 그리고 플래시 메모리 장치(140)는 구조적인 특징으로 인해서 블럭(block) 단위로 소거 동작을 수행한다.
비록 도시되지는 않았지만, 플래시 메모리 장치(140)는 복수의 메모리 셀들을 포함한다. 이러한 메모리 셀들 각각은 2비트 이상의 데이터를 저장할 수 있다. 2비트 이상의 데이터를 저장할 수 있는 메모리 셀은 멀티 레벨 셀(multi level cell: MLC)이라 불린다. 멀티 레벨 셀(MLC)은 소거 상태 및 복수의 프로그램 상태들 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램된다. 예를 들면, 셀당 2-비트의 데이터를 저장할 수 있는 멀티 레벨 셀의 문턱 전압 분포들이 도시된 도 2와 같이, 멀티 레벨 셀(MLC)은 소거 상태(E)와 프로그램 상태들(P1, P2, P3) 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램된다.
2-비트의 데이터를 저장할 수 있는 멀티 레벨 셀(MLC)은 LSB(least significant bit) 데이터와 MSB(most sinificant bit) 데이터의 조합에 따라 소거 상태(E) 또는 프로그램 상태들(P1, P2, P3) 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램된다. LSB 데이터와 MSB 데이터의 조합에 따라 멀티 레벨 셀(MLC)이 하나의 상태(즉, 소거 상태(E) 또는 프로그램 상태들(P1, P2, P3) 중 어느 하나)를 갖도록 결정되기 때문에, LSB 데이터와 MSB 데이터는 짝지어진 데이터(paired data)라 불린다. 또한, LSB 데이터를 읽거나 프로그램하기 위한 LSB 페이지와 MSB 데이터를 읽거나 프로그램하기 위한 MSB 페이지는 짝지어진 페이지(paired page)라 불린다.
예시적으로, 2-비트 멀티 레벨 셀(MLC)을 프로그램함에 있어서, 메모리 셀들 간의 간섭을 피하기 위해서 또는 메모리 셀의 문턱 전압 분포가 조밀하게 형성되도록 하기 위해서, LSB 데이터가 MSB 데이터보다 먼저 프로그램된다. 즉, 멀티 레벨 셀(MLC)을 프로그램함에 있어서, 짝지어진 페이지 중에서 LSB 페이지가 MSB 페이지보다 먼저 프로그램된다. 만약, MSB 페이지의 프로그램 동작 중에 전원 오류 또는 프로그램 오류가 발생하면, MSB 페이지뿐만 아니라 이전에 프로그램된 LSB 페이지도 영향을 받게 된다. 이는 LSB 데이터와 MSB 데이터의 조합에 따라 결정되는 멀티 레벨 셀(MLC)의 상태가 불확실해질 수 있음을 의미한다.
앞서 설명된 바와 같이, 병합 동작은 유효 데이터들을 한 곳에 모으고, 무효 데이터들을 소거하는 동작을 통해서 이루어진다. 병합 동작이 수행될 때, 유효 데이터가 저장된 MSB 페이지가 새로운 블럭에 복사되는 도중에 전원 오류 또는 프로그램 오류가 발생하면, MSB 페이지뿐만 아니라 새로운 블럭에 이미 복사된 MSB 페이지의 짝지어진 LSB 페이지도 영향을 받을 수 있다. 이 경우, 유효 데이터가 저장된 LSB 페이지가 소거되지 않았다면, LSB 페이지와 MSB 페이지를 새로운 블럭에 다시 복사하는 과정을 통해서 데이터 신뢰성 문제가 해결될 수 있다. 하지만, 유효 데이터가 저장된 LSB 페이지가 소거되어 유효 데이터가 소실되었다면 데이터 신뢰성 문제가 발생될 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 병합 동작을 수행할 블럭(이하, "희생 블럭"이라 칭함)에 대한 리스트(135_5)를 관리하도록 구성된다. 컨트롤러(130)는 병합 동작이 시작되면, 희생 블럭을 희생 블럭 리스트(135_5)에 포함시킨다. 컨트롤러(130)는 희생 블럭의 유효 페이지를 새로운 블럭(이하, "병합 블럭"이라 칭함)에 복사한다. 희생 블럭의 유효 페이지가 모두 병합 블럭에 복사된 이후에, 컨트롤러(130)는 짝지어진 페이지가 병합 블럭에 복사된 유효 페이지를 판별한다. 컨트롤러(130)는 판별 결과에 따라서 짝지어진 페이지가 모두 병합 블럭에 복사된 희생 블럭만을 소거하고, 소거된 희생 블럭을 희생 블럭 리스트(135_5)에서 제거한다.
희생 블럭의 유효 페이지가 모두 병합 블럭에 복사된 이후에, 컨트롤러(130)는 짝지어진 페이지가 병합 블럭에 복사되지 않은 유효 페이지(이하, "소거 보류된 유효 페이지"라 칭함)를 판별한다. 컨트롤러(130)는 판별 결과에 따라서 소거 보류된 유효 페이지를 희생 블럭 리스트(135_5)에 포함시킨다. 컨트롤러(130)는 소거 보류된 유효 페이지를 포함하는 희생 블럭은 소거하지 않는다. 따라서, 소거 보류된 유효 페이지를 포함하는 희생 블럭은 희생 블럭 리스트(135_5)에서 제거되지 않는다. 희생 블럭 리스트(135_5)에서 제거되지 않은 희생 블럭은 유효 페이지의 데이터가 병합 블럭으로 복사되었더라도, 소거 보류된다. 이후의 동작에서, 희생 블럭 리스트(135_5)에 남아있는 소거 보류된 유효 페이지와 소거 보류된 유효 페이지의 짝지어진 페이지가 병합 블럭에 모두 복사되면, 희생 블럭은 소거되고, 희생 블럭 리스트(135_5)에서 제거된다. 이러한 희생 블럭 리스트(135_5)와 희생 블럭 리스트(135_5)를 참조하는 병합 동작은 이하에서 상세히 설명될 것이다.
도 3은 도 1의 데이터 저장 장치 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 3을 참조하면, 컨트롤러(130)는 마이크로 컨트롤러 유닛(Micro Controller Unit, 이하, "MCU"라 칭함, 131) 및 동작 메모리 장치(135)를 포함한다. 그러나 컨트롤러(130)의 구성 요소가 언급된 구성 요소들에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 컨트롤러(130)는 호스트 인터페이스, 메모리 인터페이스, 에러 정정 유닛(ECC unit) 등을 더 포함할 수 있다.
MCU(131)는 컨트롤러(130)의 제반 동작을 제어한다. MCU(131)는 컨트롤러(130)의 제반 동작을 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 이러한 펌웨어는 동작 메모리 장치(135)에 로딩되어 구동된다. MCU(131)는 호스트 장치(도 1의 110 참조)의 요청에 따라 플래시 메모리 장치(도 1의 140)를 제어하기 위한 명령, 어드레스, 제어 신호 및 데이터를 제공할 수 있다.
동작 메모리 장치(135)에는 데이터 저장 장치(도 1의 120)를 구동하기 위한 펌웨어 및 데이터가 저장된다. 동작 메모리 장치(135)는 캐시(cache), DRAM, SRAM, ROM, 노어 플래시 메모리 장치들 중 적어도 하나를 포함한다. 본 발명의 실시 예에 따르면, 동작 메모리 장치(135)에는 플래시 변환 계층(Flash Translation Layer: FTL)이 저장된다. 호스트 장치(도 1의 110 참조)로부터 어떠한 요청이 있을 때, 플래시 변환 계층(FTL)은 MCU(131)에 의해서 구동된다.
도 4는 도 3의 동작 메모리 장치에서 구동되는 펌웨어를 설명하기 위한 도면이다.
앞서 설명된 바와 같이, 플래시 메모리 장치(140)는 구조적인 특징으로 인해서 페이지 단위로 읽기 또는 프로그램 동작을 수행한다. 그리고 플래시 메모리 장치(140)는 구조적인 특징으로 인해서 블럭 단위로 소거 동작을 수행한다. 또한, 플래시 메모리 장치(140)는 덮어쓰기(overwrite)가 불가능하다. 즉, 데이터가 저장된 플래시 메모리 셀은 새로운 데이터를 저장하기 위해서 소거되어야 한다.
플래시 메모리 장치(140)의 이러한 특징들 때문에, 데이터 저장 매체로서 플래시 메모리 장치(140)를 포함하는 데이터 저장 장치(도 1의 120)는 호스트 장치(도 1의 110)와의 호환성을 보장하기 위해서 디스크 에뮬레이션 소프트웨어(disk emulation software)라 불리는 추가적인 소프트웨어를 필요로 한다. 즉, 플래시 메모리 장치(140)를 포함하는 데이터 저장 장치(120)는 호스트 장치(110)와의 호환성을 보장하기 위해서 플래시 변환 계층(FTL)과 같은 펌웨어를 운영한다.
플래시 변환 계층(FTL)은 호스트 장치(110)의 파일 시스템으로부터 요청되는 액세스(예를 들면, 읽기 및 쓰기 동작)에 응답하여 데이터 저장 장치(120)가 동작 될 수 있도록 플래시 메모리 장치(140)의 읽기, 프로그램, 소거 동작 등을 관리한다. 이로 인해서, 호스트 장치(110)의 파일 시스템은 플래시 메모리 장치(140)를 포함하는 데이터 저장 장치(120)를 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식할 수 있다.
도 4를 참조하면, 플래시 변환 계층(FTL)은 관리 데이터와 복수의 모듈들(mudules)을 포함한다. 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 테이블(135_1), 가비지 컬렉션 모듈(135_2), 웨어-레벨링 모듈(135_3), 배드 블럭 관리 모듈(135_4) 및 희생 블럭 리스트(135_5)로 구성될 수 있다. 하지만, 플래시 변환 계층(FTL)의 구성이 앞서 언급된 모듈들에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 플래시 변환 계층(FTL)은 플래시 메모리 장치들을 병렬적으로 동작시키기 위한 인터리빙 모듈, 예상치 못한 전원 차단에 대비하기 위한 서든 파워 오프 관리 모듈 등을 더 포함할 수 있다.
호스트 장치(110)가 데이터 저장 장치(120)를 액세스하는 경우(예를 들면, 읽기 또는 쓰기 동작을 요청하는 경우), 호스트 장치(110)는 논리 어드레스(logical address)를 데이터 저장 장치(120)로 제공한다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스를 플래시 메모리 장치(140)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행한다. 플래시 변환 계층(FTL)은 이러한 어드레스 변환 동작을 위해서 어드레스 변환 데이터, 즉, 어드레스 맵핑 테이블(135_1)을 관리한다.
가비지 컬렉션 모듈(135_2)은 조각난 데이터들이 저장된 블럭들을 관리한다. 플래시 메모리 장치(140)는 덮어쓰기가 불가능하고, 프로그램 단위보다 소거 단위가 더 크다. 그러한 까닭에, 플래시 메모리 장치(140)는 저장 공간이 일정한 한계에 다다르면 임의의 빈 공간 이용하여 물리적으로 서로 상이한 위치에 분산되어 있는 유효 데이터를 동일한 어드레스 영역으로 모으는 작업을 필요로 한다. 가비지 컬렉션 모듈(135_4)은 복수의 쓰기 동작들과 복수의 소거 동작들을 수행하여 조각난 유효 데이터를 동일한 어드레스 영역으로 모으는 작업을 수행한다.
웨어-레벨링 모듈(135_3)은 플래시 메모리 장치(140)의 블럭들에 대한 마모도(wear-level)를 관리한다. 프로그램 그리고 소거 동작에 의해서 플래시 메모리 장치(140)의 메모리 셀들은 노화(aging)된다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 것이다. 웨어-레벨링 모듈(135_3)은 플래시 메모리 장치(140)의 특정 블럭이 다른 블럭들보다 빨리 마모되는 것을 방지하기 위해서 블럭들 각각의 소거-쓰기 횟수(erase-write count)가 평준화 되도록 관리한다.
배드 블럭 관리 모듈(135_4)은 플래시 메모리 장치(140)의 블럭들 중 결함이 발생된 블럭을 관리한다. 앞서 설명된 바와 같이, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않는다. 배드 블럭 관리 모듈(135_4)은 결함이 발생된 메모리 셀을 포함하는 블럭의 사용을 차단하도록 관리한다.
앞서 설명된 바와 같이, 병합 동작은 유효 데이터들을 한 곳에 모으고, 무효 데이터들을 소거하는 동작을 통해서 이루어진다. 이러한 병합 동작은, 가비지 컬렉션 동작, 웨어-레벨링 동작, 배드 블럭 처리 동작 중에 발생될 수 있다. 희생 블럭 리스트(135_5)는 병합 동작이 수행될 대상 블럭, 즉, 희생 블럭에 대한 리스트로 구성된다. 또한, 희생 블럭 리스트(135_5)는, 희생 블럭의 유효 페이지 중에서, 짝지어진 페이지가 병합 블럭에 복사되지 않은 유효 페이지, 즉, 소거 보류된 유효 페이지에 대한 리스트로 구성된다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도이다. 도 5를 참조하여, 병합 동작이 발생되었을 때, 희생 블럭 리스트를 작성하고 이를 활용하는 컨트롤러(도 1의 130)의 제어 방법이 설명된다.
S110 단계에서, 병합 동작이 발생되었는지의 여부가 판단된다. 병합 동작이 발생되지 않은 경우(No), 절차는 종료되고, 병합 동작이 발생된 경우(Yes), 절차는 S120 단계로 진행된다.
S120 단계에서, 희생 블럭이 선택된다. 앞서 설명된 바와 같이, 희생 블럭은 병합 동작이 수행될 대상 블럭, 즉, 병합 블럭으로 복사되어야 할 유효 페이지를 포함하는 블럭을 의미한다. S130 단계에서, 희생 블럭의 어드레스를 희생 블럭 리스트에 포함시킨다. S140 단계에서, 희생 블럭의 유효 페이지(또는 유효 페이지의 데이터)는 병합 블럭으로 복사된다.
S150 단계에서, 희생 블럭의 마지막 유효 페이지가 복사되었는지 판단된다. 즉, 희생 블럭의 모든 유효 페이지가 병합 블럭으로 복사되었는지가 판단된다. 희생 블럭의 마지막 유효 페이지가 복사되지 않은 것으로 판단된 경우(No), 절차는 S140 단계로 진행된다. 그리고 희생 블럭의 마지막 유효 페이지가 복사될 때까지 S140 단계 및 S150 단계가 반복 수행된다. 희생 블럭의 마지막 유효 페이지가 복사된 것으로 판단된 경우(Yes), 절차는 S160 단계로 진행된다.
S160 단계에서, 소거 보류된 유효 페이지의 어드레스를 희생 블럭 리스트에 포함시킨다. 즉, 희생 블럭의 유효 페이지 중에서, 짝지어진 페이지가 병합 블럭에 복사되지 않은 유효 페이지의 어드레스를 희생 블럭 리스트에 포함시킨다.
S170 단계에서, 소거 보류된 유효 페이지를 포함하는 희생 블럭을 제외하고, 희생 블럭 리스트에 포함된 희생 블럭을 소거한다. S180 단계에서, 소거된 희생 블럭의 어드레스를 희생 블럭 리스트에서 제거한다.
이러한 과정에 따르면, 희생 블럭 리스트에서 제거되지 않은 희생 블럭은 소거되지 않는다. 그러한 까닭에, 소거 보류된 유효 페이지는, 짝지어진 페이지가 복사될 때까지 소거되지 않을 수 있다. 따라서, 소거 보류된 유효 페이지의 짝지어진 페이지가 병합 블럭에 복사되는 동중에 전원 오류 또는 프로그램 오류가 발생하더라도, 소거 보류된 유효 페이지와 그것의 짝지어진 페이지가 복원될 수 있다.
비록 도 5의 순서도에는 도시되지 않았지만, 이후의 병합 동작에 의해서, 희생 블럭 리스트에서 제거되지 않은 희생 블럭의 소거 보류된 유효 페이지 및 그것의 짝지어진 페이지가 병합 블럭에 모두 복사되면, 해당 희생 블럭은 소거되고, 해당 희생 블럭의 어드레스는 희생 블럭 리스트에서 제거된다.
도 6은 본 발명의 실시 예에 따른 병합 동작을 예시적으로 설명하기 위한 도면이다. 그리고 도 7은 도 6의 병합 동작이 수행될 때 변경되는 희생 블럭 리스트를 예시적으로 보여주는 도면이다. 도 6 및 도 7을 설명함에 있어서, 희생 블럭들(VB0 및 VB1)이 선택되고, 희생 블럭들(VB0 및 VB1) 각각의 유효 페이지들이 병합 블럭(MB)으로 복사되는 경우를 가정한다. 도 6 및 도 7을 참조하여, 희생 블럭 리스트의 관리 방법이 상세히 설명된다.
병합 동작이 시작되면, 희생 블럭들(VB0 및 VB1)의 어드레스가 희생 블럭 리스트에 포함된다. 희생 블럭들(VB0 및 VB1)의 어드레스가 희생 블럭 리스트에 포함된 이후에, 절차 ①, ②, ③과 같이, 희생 블럭(VB0)의 유효 페이지들(PG0~PG2)이 병합 블럭(MB)에 순차적으로 복사된다.
희생 블럭(VB0)의 마지막 유효 페이지(PG2)가 복사된 이후에(즉, 절차 ③이 완료된 이후에), 소거 보류된 유효 페이지의 어드레스가 희생 블럭 리스트에 포함된다. 도시된 바와 같이, 희생 블럭(VB0)의 유효 페이지들(PG0~PG2)은 모두 LSB 페이지이다. 따라서, 유효 페이지들(PG0~PG2) 각각의 짝지어진 페이지(즉, MSB 페이지)가 병합 블럭(MB)에 복사되지 않았기 때문에, 유효 페이지들(PG0~PG2)은 소거 보류된 유효 페이지로 분류되고, 소거 보류된 유효 페이지들(PG0~PG2)의 어드레스가 희생 블럭 리스트에 포함된다.
희생 블럭(VB0)의 유효 페이지들(PG0~PG2) 모두가 병합 블럭(MB)에 복사된 이후에, 절차 ④, ⑤, ⑥, ⑦, ⑧, ⑨와 같이, 희생 블럭(VB1)의 유효 페이지들(PG3~PG8)이 병합 블럭(MB)에 순차적으로 복사된다.
희생 블럭(VB1)의 마지막 유효 페이지(PG8)가 복사된 이후에(즉, 절차 ⑨가 완료된 이후에), 짝지어진 페이지가 복사된 유효 페이지의 어드레스가 희생 블럭 리스트로부터 제거되고, 짝지어진 페이지가 복사되지 않은 유효 페이지의 어드레스가 희생 블럭 리스트에 포함된다.
도시된 바와 같이, 희생 블럭(VB1)의 유효 페이지들(PG4, PG5, PG7)은 모두 MSB 페이지이다. 희생 블럭(VB1)의 유효 페이지(PG4)는 병합 블럭(MB)에 이미 복사된 유효 페이지(PG0)의 짝지어진 페이지이다. 희생 블럭(VB1)의 유효 페이지(PG5)는 병합 블럭(MB)에 이미 복사된 유효 페이지(PG1)의 짝지어진 페이지이다. 그리고 희생 블럭(VB1)의 유효 페이지(PG7)는 병합 블럭(MB)에 이미 복사된 유효 페이지(PG2)의 짝지어진 페이지이다. 즉, 희생 블럭(VB0)의 소거 보류된 유효 페이지들(PG0~PG2)의 짝지어진 페이지들(PG4, PG5, PG7) 모두가 병합 블럭(MB)에 복사되었다. 따라서, 소거 보류된 유효 페이지들(PG0~PG2)의 어드레스가 희생 블럭 리스트로부터 제거된다.
희생 블럭(VB1)의 유효 페이지(PG6)는 LSB 페이지이다. 유효 페이지(PG6)의 짝지어진 페이지(즉, MSB 페이지)가 병합 블럭(MB)에 복사되지 않았기 때문에, 유효 페이지(PG6)는 소거 보류된 페이지로 분류되고, 소거 보류된 유효 페이지(PG6)의 어드레스가 희생 블럭 리스트에 포함된다.
희생 블럭들(VB0 및 VB1)의 유효 페이지들이 병합 블럭에 복사된 이후에, 소거 보류된 유효 페이지(PG6)를 포함하는 희생 블럭(VB1)을 제외하고, 희생 블럭 리스트에 포함된 희생 블럭(VB0)이 소거된다. 그리고 소거된 희생 블럭(VB0)의 어드레스는 희생 블럭 리스트에서 제거된다.
희생 블럭 리스트에서 제거되지 않은 희생 블럭(VB1)은 소거 보류된 유효 페이지(PG6)의 짝지어진 페이지가 병합 블럭(MB)에 복사될 때까지 소거되지 않는다. 따라서, 이후의 병합 동작에 의해서, 소거 보류된 유효 페이지(PG6)의 짝지어진 페이지가 병합 블럭(MB)에 복사되는 동중에 전원 오류 또는 프로그램 오류가 발생하더라도, 소거 보류된 유효 페이지(PG6)의 데이터를 복원할 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함한다. 데이터 저장 장치(1200)는 컨트롤러(1210) 및 데이터 저장 매체(1220)를 포함한다. 데이터 저장 장치(1200)는 데스크톱 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, 게임기 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 장치(1100) 및 데이터 저장 매체(1220)에 연결된다. 컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 데이터 저장 매체(1220)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1210)는 데이터 저장 매체(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성된다. 컨트롤러(1210)는 데이터 저장 매체(1220)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 컨트롤러(1210)는 본 발명의 실시 예에 따른 희생 블럭 리스트를 통한 병합 동작을 수행할 것이다. 따라서, 데이터 저장 장치(1200)의 신뢰성이 향상될 수 있다.
컨트롤러(1210)는 호스트 인터페이스(1211), 중앙 처리 장치(1212), 메모리 인터페이스(1213), 램(1214) 및 에러 정정 코드 유닛(1215)과 같은 잘 알려진 구성 요소들을 포함할 수 있다.
중앙 처리 장치(1212)는 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성된다. 램(1214)은 중앙 처리 장치(1212)의 동작 메모리(working memory)로써 이용될 수 있다. 램(1214)은 데이터 저장 매체(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장할 수 있다.
호스트 인터페이스(1211)는 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성된다. 예를 들면, 호스트 인터페이스(1211)는 USB(Universal Serial Bus) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, SAS(Serial SCSI), 그리고 IDE(Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.
메모리 인터페이스(1213)는 컨트롤러(1210)와 데이터 저장 매체(1220)를 인터페이싱하도록 구성된다. 메모리 인터페이스(1213)는 데이터 저장 매체(1220)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(1213)는 데이터 저장 매체(1220)와 데이터를 주고 받도록 구성된다.
에러 정정 코드 유닛(1215)은 데이터 저장 매체(1220)로부터 읽어진 데이터의 오류를 검출하도록 구성된다. 그리고 에러 정정 코드 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성된다. 한편, 에러 정정 코드 유닛(1215)은 메모리 시스템(1000)에 따라 컨트롤러(1210) 내에 구비되거나 밖에 구비될 수 있다.
컨트롤러(1210) 및 데이터 저장 매체(1220)는 솔리드 스테이트 드라이브(solid state drive: SSD)로 구성될 수 있다.
다른 예로서, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어, 메모리 카드로 구성될 수 있다. 예를 들면, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어 PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick), 멀티 미디어(multi media) 카드(MMC, RS-MMC, MMC-micro), SD(secure digital) 카드(SD, Mini-SD, Micro-SD), UFS(niversal flash storage) 등으로 구성될 수 있다.
다른 예로서, 컨트롤러(1210) 또는 데이터 저장 매체(1220)는 다양한 형태들의 패키지(package)로 실장될 수 있다. 예를 들면, 컨트롤러(1200) 또는 데이터 저장 매체(1900)는 POP(package on package), ball grid arrays(BGAs), chip scale packages(CSPs), plastic leaded chip carrier(PLCC), plastic dual in-line package(PDIP), die in waffle pack, die in wafer form, chip on board(COB), ceramic dual in-line package(CERDIP), plastic metric quad flat package(MQFP), thin quad flat package(TQFP), small outline IC(SOIC), shrink small outline package(SSOP), thin small outline package(TSOP), thin quad flat package(TQFP), system in package(SIP), multi chip package(MCP), wafer-level fabricated package(WFP), wafer-level processed stack package(WSP) 등과 같은 방식으로 패키지되어 실장될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 카드를 예시적으로 보여주는 도면이다. 도 9는 메모리 카드 중에서 SD(secure digital) 카드의 외형을 보여준다.
도 9를 참조하면, SD 카드는 1개의 커맨드 핀(예를 들면, 2번 핀), 1개의 클럭 핀(예를 들면, 5번 핀), 4개의 데이터 핀(예를 들면, 1, 7, 8, 9번 핀), 그리고 3개의 전원 핀(예를 들면, 3, 4, 6번 핀)을 포함한다.
커맨드 핀(2번 핀)을 통해 커맨드 및 응답 신호(response signal)가 전달된다. 일반적으로, 커맨드는 호스트 장치로부터 SD 카드로 전송되고, 응답 신호는 SD 카드로부터 호스트 장치로 전송된다.
데이터 핀(1, 7, 8, 9번 핀)은 호스트 장치로부터 전송되는 데이터를 수신하기 위한 수신(Rx) 핀들과 호스트 장치로 데이터를 전송하기 위한 송신(Tx) 핀들로 구분된다. 수신(Rx) 핀들과 송신(Tx) 핀들 각각은 차동 신호를 전송하기 위해서 쌍으로 구비된다.
도 10은 도 9에 도시된 메모리 카드의 내부 구성 및 호스트 장치와의 연결 관계를 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 카드(2200)를 포함한다.
호스트 장치(2100)는 호스트 컨트롤러(2110) 및 호스트 접속 유닛(2120)을 포함한다. 메모리 카드(2200)는 카드 접속 유닛(2210), 카드 컨트롤러(2220), 그리고 메모리 장치(2230)를 포함한다. 카드 컨트롤러(2220)는 본 발명의 실시 예에 따른 희생 블럭 리스트를 통한 병합 동작을 수행할 것이다. 따라서, 메모리 카드(2200)의 신뢰성이 향상될 수 있다.
호스트 접속 유닛(2120) 및 카드 접속 유닛(2210)은 복수의 핀들로 구성된다. 이러한 핀들은 커맨드 핀, 클럭 핀, 데이터 핀, 전원 핀을 포함한다. 핀의 수는 메모리 카드(2200)의 종류에 따라 달라진다.
호스트 장치(2100)는 메모리 카드(2200)에 데이터를 저장하거나, 메모리 카드(2200)에 저장된 데이터를 읽는다.
호스트 컨트롤러(2110)는 쓰기 커맨드(CMD), 호스트 장치(2100) 내의 클럭 발생기(도시되지 않음)로부터 발생된 클럭 신호(CLK), 그리고 데이터(DATA)를 호스트 접속 유닛(2120)을 통해서 메모리 카드(2200)로 전송한다. 카드 컨트롤러(2220)는 카드 접속 유닛(2210)을 통해서 수신된 쓰기 커맨드에 응답하여 동작한다. 카드 컨트롤러(2220)는 수신된 클럭 신호(CLK)에 따라 카드 컨트롤러(2220) 내의 클럭 발생기(도시되지 않음)로부터 발생된 클럭 신호를 이용하여 수신된 데이터(DATA)를 메모리 장치(2230)에 저장한다.
호스트 컨트롤러(2110)는 읽기 커맨드(CMD), 호스트 장치(2100) 내의 클럭 발생기(도시되지 않음)로부터 발생된 클럭 신호(CLK)를 호스트 접속 유닛(2120)을 통해서 메모리 카드(2200)로 전송한다. 카드 컨트롤러(2220)는 카드 접속 유닛(2210)을 통해서 수신된 읽기 커맨드에 응답하여 동작한다. 카드 컨트롤러(2220)는 수신된 클럭 신호(CLK)에 따라 카드 컨트롤러(2220) 내의 클럭 발생기(도시되지 않음)로부터 발생된 클럭 신호를 이용하여 메모리 장치(2230)로부터 데이터를 읽고, 읽은 데이터를 호스트 컨트롤러(2110)로 전송한다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다. 도 11을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 3200)를 포함한다.
SSD(3200)는 SSD 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치들(3231~323n), 전원 공급기(3240), 신호 커넥터(3250), 전원 커넥터(3260)를 포함한다.
SSD(3200)는 호스트 장치(3100)의 요청에 응답하여 동작한다. 즉, SSD 컨트롤러(3210)는 호스트 장치(3100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(3231~323n)을 액세스하도록 구성된다. 예를 들면, SSD 컨트롤러(3210)는 불휘발성 메모리 장치들(3231~323n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성된다. 또한, SSD 컨트롤러(3210)는 본 발명의 실시 예에 따른 희생 블럭 리스트를 통한 병합 동작을 수행할 것이다. 따라서, SSD(3200)의 신뢰성이 향상될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~323n)에 저장될 데이터를 임시 저장하도록 구성된다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터를 임시 저장하도록 구성된다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 SSD 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~323n)로 전송된다.
불휘발성 메모리 장치들(3231~323n)은 SSD(3200)의 저장 매체로써 사용된다. 불휘발성 메모리 장치들(3231~323n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(3210)와 연결된다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 것이다.
전원 공급기(3240)는 전원 커넥터(3260)를 통해 입력된 전원(PWR)을 SSD(3200) 내부에 제공하도록 구성된다. 전원 공급기(3240)는 보조 전원 공급기(3241)를 포함한다. 보조 전원 공급기(3241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(3200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성된다. 보조 전원 공급기(3241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(3210)는 신호 커넥터(3250)를 통해서 호스트 장치(3100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 것이다. 신호 커넥터(3250)는 호스트 장치(3100)와 SSD(3200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial SCSI) 등의 커넥터로 구성될 수 있다.
도 12는 도 11에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 11을 참조하면, SSD 컨트롤러(3210)는 메모리 인터페이스(3211), 호스트 인터페이스(3212), ECC 유닛(3213), 중앙 처리 장치(3214), 그리고 램(3215)을 포함한다.
메모리 인터페이스(3211)는 불휘발성 메모리 장치들(3231~323n)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(3211)는 불휘발성 메모리 장치들(3231~323n)과 데이터를 주고 받도록 구성된다. 메모리 인터페이스(3211)는 중앙 처리 장치(3214)의 제어에 따라 버퍼 메모리 장치(3220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스(3211)는 중앙 처리 장치(3214)의 제어에 따라 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터를 버퍼 메모리 장치(3220)로 전달한다.
호스트 인터페이스(3212)는 호스트 장치(3100)의 프로토콜에 대응하여 SSD(3200)와의 인터페이싱을 제공하도록 구성된다. 예를 들면, 호스트 인터페이스(3212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial SCSI) 프로토콜들 중 어느 하나를 통해 호스트 장치(3100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스(3212)는 호스트 장치(3100)가 SSD(3200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 유닛(3213)은 불휘발성 메모리 장치들(3231~323n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성된다. 생성된 패러티 비트는 불휘발성 메모리(3231~323n)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(3213)은 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터의 에러를 검출하도록 구성된다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성된다.
중앙 처리 장치(3214)는 호스트 장치(3100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성된다. 중앙 처리 장치(3214)는 호스트 장치(3100)의 요청에 응답하여 SSD 컨트롤러(3210)의 제반 동작을 제어한다. 중앙 처리 장치(3214)는 SSD(3200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치들(3231~323n)의 동작을 제어한다. 램(3215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용된다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 13을 참조하면, 컴퓨터 시스템(4000)은 시스템 버스(4700)에 전기적으로 연결되는 네트워크 어댑터(4100), 중앙 처리 장치(4200), 데이터 저장 장치(4300), 램(4400), 롬(4500) 그리고 사용자 인터페이스(4600)를 포함한다. 여기에서, 데이터 저장 장치(4300)는 도 1에 도시된 데이터 저장 장치(120), 도 8에 도시된 데이터 저장 장치(1200), 또는 도 11에 도시된 SSD(3200)로 구성될 수 있다.
네트워크 어댑터(4100)는 컴퓨터 시스템(4000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(4200)는 램(4400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.
데이터 저장 장치(4300)는 컴퓨터 시스템(4000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(4000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(4300)에 저장된다.
램(4400)은 컴퓨터 시스템(4000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(4400)에는 데이터 저장 장치(4300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(4500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(4600)를 통해서 컴퓨터 시스템(2000)과 사용자 사이의 정보 교환이 이루어진다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(4000)은 배터리(Battery), 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있음은 잘 이해될 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 처리 시스템
110 : 호스트 장치
120 : 데이터 저장 장치
130 : 컨트롤러
140 : 불휘발성 메모리 장치

Claims (12)

  1. 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치의 동작 방법에 있어서:
    병합 동작을 수행할 희생 블럭들에 대한 희생 블럭 리스트를 작성하고;
    상기 희생 블럭 리스트에 포함된 희생 블럭들의 유효 페이지들을 병합 블럭에 복사하고;
    상기 희생 블럭들 중에서, 짝지어진 페이지가 상기 병합 블럭에 복사되지 않은 소거 보류된 유효 페이지를 포함하는 희생 블럭의 유무를 판단하고;
    판단 결과에 따라서, 상기 희생 블럭 리스트에 포함된 희생 블럭들을 선택적으로 소거하고; 그리고
    상기 희생 블럭들의 소거 결과에 따라서 상기 희생 블럭 리스트를 갱신하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 소거 보류된 유효 페이지를 포함하는 희생 블럭의 소거를 보류하는 데이터 저장 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 소거 보류된 유효 페이지를 포함하는 상기 희생 블럭은 상기 희생 블럭 리스트에 유지되는 데이터 저장 장치의 동작 방법.
  4. 제2항에 있어서,
    상기 소거 보류된 유효 페이지의 짝지어진 페이지가 상기 병합 블럭에 복사될 때까지 상기 소거 보류된 유효 페이지를 포함하는 상기 희생 블럭의 소거를 보류하는 데이터 저장 장치의 동작 방법.
  5. 제2항에 있어서,
    상기 소거 보류된 유효 페이지를 상기 희생 블럭 리스트를 통해 관리하는 데이터 저장 장치의 동작 방법.
  6. 제1항에 있어서,
    상기 소거 보류된 유효 페이지를 포함하지 않는 희생 블럭을 소거하는 데이터 저장 장치의 동작 방법.
  7. 제5항에 있어서,
    상기 소거된 희생 블럭을 상기 희생 블럭 리스트로부터 제거하는 데이터 저장 장치의 동작 방법.
  8. 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치의 동작 방법에 있어서:
    병합 동작을 수행할 대상 블럭인 희생 블럭들을 선택하고;
    상기 희생 블럭들을 희생 블럭 리스트에 포함시키고;
    상기 희생 블럭들 각각의 유효 페이지를 병합 블럭에 복사하고;
    상기 희생 블럭들의 유효 페이지들 중에서, 짝지어진 페이지가 상기 병합 블럭에 복사되지 않은 소거 보류된 유효 페이지를 상기 희생 블럭 리스트에 포함시키고;
    상기 희생 블럭 리스트에 포함된 희생 블럭들 중에서, 상기 소거 보류된 유효 페이지를 포함하는 희생 블럭을 제외한 나머지 희생 블럭을 소거하고; 그리고
    상기 소거된 희생 블럭을 상기 희생 블럭 리스트로부터 제거하는 데이터 저장 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 소거 보류된 유효 페이지를 포함하는 희생 블럭의 소거를 보류하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 소거 보류된 유효 페이지를 포함하는 상기 희생 블럭은 상기 희생 블럭 리스트에 유지되는 데이터 저장 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 소거 보류된 유효 페이지의 짝지어진 페이지가 상기 병합 블럭에 복사될 때까지 상기 소거 보류된 유효 페이지를 포함하는 희생 블럭의 소거를 보류하는 데이터 저장 장치의 동작 방법.
  12. 제9항에 있어서,
    상기 소거 보류된 유효 페이지를 상기 희생 블럭 리스트를 통해 관리하는 데이터 저장 장치의 동작 방법.
KR1020120148172A 2012-12-18 2012-12-18 데이터 저장 장치의 동작 방법 KR20140078893A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120148172A KR20140078893A (ko) 2012-12-18 2012-12-18 데이터 저장 장치의 동작 방법
US13/944,704 US9223696B2 (en) 2012-12-18 2013-07-17 Data storage device for holding erasure of victim block having valid page copied to merge block and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120148172A KR20140078893A (ko) 2012-12-18 2012-12-18 데이터 저장 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20140078893A true KR20140078893A (ko) 2014-06-26

Family

ID=50932350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148172A KR20140078893A (ko) 2012-12-18 2012-12-18 데이터 저장 장치의 동작 방법

Country Status (2)

Country Link
US (1) US9223696B2 (ko)
KR (1) KR20140078893A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10725905B2 (en) 2018-01-04 2020-07-28 SK Hynix Inc. Memory system and operating method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150020385A (ko) * 2013-08-13 2015-02-26 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
CN105701021B (zh) * 2014-12-10 2021-03-02 慧荣科技股份有限公司 数据储存装置及其数据写入方法
IN2015CH01601A (ko) 2015-03-28 2015-05-01 Wipro Ltd
CN105183384B (zh) * 2015-09-10 2018-03-20 浪潮(北京)电子信息产业有限公司 一种直接纠删的实现方法及装置
KR102467032B1 (ko) 2015-10-08 2022-11-14 삼성전자주식회사 메모리 스케줄링 방법 및 메모리 시스템의 동작방법
KR20170078315A (ko) * 2015-12-29 2017-07-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102615151B1 (ko) 2016-06-23 2023-12-18 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 시스템
CN108052410B (zh) * 2017-12-20 2021-04-13 北京兆易创新科技股份有限公司 一种防止SPI-Nand读取数据页出错的方法及装置
KR102369391B1 (ko) * 2017-12-27 2022-03-02 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
US10877687B2 (en) * 2018-06-29 2020-12-29 Micron Technology, Inc. Erasure of multiple blocks in memory devices
KR20200071599A (ko) * 2018-12-11 2020-06-19 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN111352863B (zh) * 2020-03-10 2023-09-01 腾讯科技（深圳）有限公司 内存管理方法、装置、设备及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745418A (en) * 1996-11-25 1998-04-28 Macronix International Co., Ltd. Flash memory mass storage system
KR100389867B1 (ko) * 2001-06-04 2003-07-04 삼성전자주식회사 플래시 메모리 관리방법
KR20090121631A (ko) * 2008-05-22 2009-11-26 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 및 그것의 데이터 복구방법
KR20100021868A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 플래시 메모리 장치를 위한 버퍼 캐쉬 관리 방법
KR101028929B1 (ko) * 2008-12-31 2011-04-12 성균관대학교산학협력단 실시간 시스템을 위한 로그 블록 연관성 분산 방법 및 이를수행하는 플래시 메모리 장치
KR101635446B1 (ko) * 2010-05-25 2016-07-04 삼성전자주식회사 반도체 메모리 장치의 블록 병합 방법
KR101662827B1 (ko) * 2010-07-02 2016-10-06 삼성전자주식회사 쓰기 패턴에 따라 데이터 블록의 쓰기 모드를 선택하는 메모리 시스템 및 그것의 데이터 쓰기 방법
KR101774496B1 (ko) 2010-12-08 2017-09-05 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 장치들, 및 이의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10725905B2 (en) 2018-01-04 2020-07-28 SK Hynix Inc. Memory system and operating method thereof

Also Published As

Publication number Publication date
US9223696B2 (en) 2015-12-29
US20140173183A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
KR101989018B1 (ko) 데이터 저장 장치의 동작 방법
US9223696B2 (en) Data storage device for holding erasure of victim block having valid page copied to merge block and method of operating the same
CN106681931B (zh) 数据储存设备及其操作方法
KR101969883B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US8510532B2 (en) Logical-to-physical address translation for a removable data storage device
US9164833B2 (en) Data storage device, operating method thereof and data processing system including the same
US8166258B2 (en) Skip operations for solid state disks
CN108932107B (zh) 数据存储装置及其操作方法
KR20170037159A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150006614A (ko) 데이터 저장 장치 및 그것의 동작 방법
TW201339835A (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US9372741B2 (en) Data storage device and operating method thereof
US20200057725A1 (en) Data storage device and operating method thereof
KR20170028670A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
KR20150006613A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150020384A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI651650B (zh) 記憶體管理方法及使用所述方法的儲存控制器
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102425470B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20140090416A (ko) 데이터 저장 장치의 동작 방법
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid