KR102425470B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102425470B1
KR102425470B1 KR1020150048521A KR20150048521A KR102425470B1 KR 102425470 B1 KR102425470 B1 KR 102425470B1 KR 1020150048521 A KR1020150048521 A KR 1020150048521A KR 20150048521 A KR20150048521 A KR 20150048521A KR 102425470 B1 KR102425470 B1 KR 102425470B1
Authority
KR
South Korea
Prior art keywords
value
merging
group
abandoned
reference value
Prior art date
Application number
KR1020150048521A
Other languages
English (en)
Other versions
KR20160119607A (ko
Inventor
김진웅
김지홍
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150048521A priority Critical patent/KR102425470B1/ko
Priority to US14/820,302 priority patent/US9652172B2/en
Priority to CN201510802617.XA priority patent/CN106055488B/zh
Publication of KR20160119607A publication Critical patent/KR20160119607A/ko
Application granted granted Critical
Publication of KR102425470B1 publication Critical patent/KR102425470B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 내부 동작을 최적화시켜 동작 성능을 향상시킬 수 있는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다. 상기 데이터 저장 장치의 동작 방법은, 유효 페이지의 수에 근거하여 모든 메모리 블럭들을 그룹핑하고, 그룹들 각각에 대해서 그룹 결정 값을 산출하고, 산출된 그룹 결정 값들을 합산하여 병합 결정 값을 산출하고, 그리고 상기 병합 결정 값과 제1 기준 값을 비교한 결과에 근거하여 병합 동작의 수행 여부를 결정한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 내부 동작을 최적화시켜 동작 성능을 향상시킬 수 있는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 큰 저장 용량을 확보하기 위해서 메모리 셀의 집적도가 높은 메모리 장치, 예를 들면, 불휘발성 메모리 장치의 하나인 플래시 메모리 장치를 포함한다.
플래시 메모리 장치는 구조적인 특징으로 인해서 데이터 덮어쓰기(overwrite)를 지원하지 않는다. 즉, 프로그램된 상태의 메모리 셀의 데이터를 갱신하는 것이 불가능하다. 따라서, 플래시 메모리에 데이터를 프로그램하기 위해서는 소거 동작이 선행되어야 한다. 이를 프로그램 전 소거 동작(erase-before-program)이라 한다. 즉, 플래시 메모리 장치의 프로그램된 상태의 메모리 셀은 데이터가 프로그램되기 전에, 초기 상태 또는 소거 상태로 되돌려져야 한다.
그러나 플래시 메모리 장치의 소거 동작은 긴 시간을 필요로 한다. 그러한 까닭에, 플래시 메모리 장치를 제어하는 데이터 저장 장치의 컨트롤러는 프로그램된 상태의 메모리 셀을 소거한 후, 소거된 메모리 셀에 데이터를 다시 프로그램하지 않는다. 대신, 데이터 저장 장치의 컨트롤러는 프로그램된 상태의 메모리 셀에 쓰여질 데이터를 소거 상태로 되돌려진 메모리 셀에 프로그램한다.
데이터 저장 장치 컨트롤러의 이러한 동작으로 인해서, 플래시 메모리 장치의 메모리 셀들은 유효한 데이터와 무효한 데이터 모두를 저장하게 된다. 경우에 따라서, 데이터 저장 장치의 컨트롤러는 유효한 데이터들을 한 곳에 모으고, 무효한 데이터들을 소거하는 병합 동작을 수행한다.
본 발명의 실시 예는 내부 동작을 최적화시켜 동작 성능을 향상시킬 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 유효 페이지의 수에 근거하여 모든 메모리 블럭들을 그룹핑하고, 그룹들 각각에 대해서 그룹 결정 값을 산출하고, 산출된 그룹 결정 값들을 합산하여 병합 결정 값을 산출하고, 그리고 상기 병합 결정 값과 제1 기준 값을 비교한 결과에 근거하여 병합 동작의 수행 여부를 결정한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 페이지들로 구성된 메모리 블럭들을 포함하는 불휘발성 메모리 장치; 그리고 상기 메모리 블럭들의 유효 페이지의 수에 근거하여 상기 메모리 블럭들을 그룹핑하고, 그룹들 각각에 대해서 그룹 결정 값을 산출하고, 산출된 그룹 결정 값들을 합산하여 병합 결정 값을 산출하고, 그리고 상기 병합 결정 값과 제1 기준 값을 비교한 결과에 근거하여 병합 동작의 수행 여부를 결정하는 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 속도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 도 1의 동작 메모리에서 구동되는 펌웨어 또는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 실시 예에 따른 병합 결정 테이블을 예시적으로 보여주는 도면이다.
도 5는 도 4에 도시된 병합 결정 테이블을 참조하여 수행되는 병합 결정모듈의 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(110)를 포함할 수 있다. 불휘발성 메모리 장치(110)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(110)는 낸드(NAND) 플래시 메모리 장치로 구성될 수 있다. 또는 불휘발성 메모리 장치(110)는, 메모리 셀 영역(111)을 구성하는 메모리 셀에 따라서, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 컨트롤러(120)를 포함할 수 있다. 컨트롤러(120)는 컨트롤 유닛(121) 그리고 랜덤 액세스 메모리(123)를 포함할 수 있다.
컨트롤 유닛(121)은 컨트롤러(120)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(121)은 호스트 장치로부터 입력된 신호를 분석하고 처리할 수 있다. 이를 위해서, 컨트롤 유닛(121)은 랜덤 액세스 메모리(123)에 로딩된 펌웨어 또는 소프트웨어를 해독하고 구동할 수 있다. 컨트롤 유닛(121)은 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
랜덤 액세스 메모리(123)는 컨트롤 유닛(121)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(123)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(123)는 컨트롤 유닛(121)의 동작 메모리(working memory)로서 동작할 수 있다. 랜덤 액세스 메모리(123)는 호스트 장치로부터 불휘발성 메모리 장치(110)로 또는 불휘발성 메모리 장치(110)로부터 호스트 장치로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 랜덤 액세스 메모리(123)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
도 2는 도 1의 동작 메모리에서 구동되는 펌웨어 또는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
불휘발성 메모리 장치(도 1의 110)가 낸드 플래시 메모리 장치로 구성되는 경우에, 컨트롤 유닛(도 1의 121)은 메모리 블럭 단위로 소거 동작을 제어하고, 페이지 단위로 읽기 또는 프로그램 동작을 제어할 수 있다. 또한, 불휘발성 메모리 장치(110)는 덮어쓰기(overwrite)가 불가능하기 때문에, 컨트롤 유닛(121)은 데이터가 저장된 메모리 셀에 새로운 데이터를 저장하기 위해서 소거 동작을 제어할 수 있다.
데이터 저장 매체로서 플래시 메모리 장치를 사용하는 데이터 저장 장치(100)의 컨트롤 유닛(121)은 플래시 메모리 장치 고유의 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 펌웨어 또는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 데이터 저장 장치(100)는 호스트 장치에 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식될 수 있다.
랜덤 액세스 메모리(123)에 로딩된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 도 2를 참조하여 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 테이블, 가비지 컬렉션 모듈, 웨어-레벨링 모듈, 배드 블럭 관리 모듈, 병합 결정 모듈 그리고 병합 결정 테이블을 포함할 수 있다. 플래시 변환 계층(FTL)의 구성은 앞서 언급된 모듈들에 국한되지 않으며, 플래시 메모리 장치들을 병렬적으로 동작시키기 위한 인터리빙 모듈, 예상치 못한 전원 차단에 대비하기 위한 서든 파워 오프 관리 모듈 등과 같은 모듈들을 더 포함할 수 있다.
호스트 장치가 데이터 저장 장치(100)를 액세스하는 경우(예를 들면, 읽기 또는 쓰기 동작을 요청하는 경우), 호스트 장치는 논리 어드레스(logical address)를 데이터 저장 장치(100)로 제공할 수 있다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스를 불휘발성 메모리 장치(110)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행할 수 있다. 이러한 어드레스 변환 동작을 위해서 어드레스 변환 데이터, 즉, 어드레스 맵핑 테이블은 플래시 변환 계층(FTL)에 포함될 수 있다.
웨어-레벨링 모듈은 불휘발성 메모리 장치(110)의 메모리 블럭들에 대한 마모도(wear-level)를 관리할 수 있다. 프로그램 그리고 소거 동작에 의해서 불휘발성 메모리 장치(110)의 메모리 셀들은 노화(aging)될 수 있다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 웨어-레벨링 모듈은 특정 메모리 블럭이 다른 메모리 블럭들보다 빨리 마모되는 것을 방지하기 위해서 메모리 블럭들 각각의 소거-쓰기 횟수(erase-write count)가 평준화 되도록 관리할 수 있다.
가비지 컬렉션 모듈은 조각난 데이터들이 저장된 메모리 블럭들을 관리할 수 있다. 불휘발성 메모리 장치(110)가 플래시 메모리 장치로 구성된 경우에, 앞서 설명된 바와 같이 불휘발성 메모리 장치(110)는 덮어쓰기가 불가능하고, 프로그램 단위보다 소거 단위가 더 클 수 있다. 그러한 까닭에, 불휘발성 메모리 장치(110)는 저장 공간이 일정한 한계에 다다르면 임의의 빈 공간 이용하여 물리적으로 서로 상이한 위치에 분산되어 있는 유효 데이터를 동일한 어드레스 영역으로 모으는 작업을 필요로 할 수 있다. 가비지 컬렉션 모듈은 복수의 쓰기 동작들과 복수의 소거 동작들을 수행하여 조각난 유효 데이터를 동일한 어드레스 영역으로 모으는 작업을 수행할 수 있다.
배드 블럭 관리 모듈은 불휘발성 메모리 장치(110)의 메모리 블럭들 중에서 결함이 발생된 메모리 블럭을 관리할 수 있다. 앞서 설명된 바와 같이, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않는다. 배드 블럭 관리 모듈은 결함이 발생된 메모리 셀을 포함하는 메모리 블럭이 사용되지 않도록 관리할 수 있다.
웨어-레벨링 동작, 가비지 컬렉션 동작, 배드 블럭 관리 동작이 수행되는 동안, 각각의 동작의 대상이 되는 메모리 블럭(이하, 희생 블럭(victim block)이라 칭함)의 유효 데이터들을 다른 메모리 블럭에 복사하고, 복사된 유효 데이터들이 저장된 영역의 어드레스 맵핑을 갱신하고, 희생 블럭을 삭제하는 일련의 동작이 수행될 수 있다. 이하에서, 이러한 일련의 동작을 병합 동작이라 정의할 것이다.
병합 동작은 호스트 장치의 요청을 수행하는 도중에 발생될 수 있고, 호스트 장치의 요청과는 무관하게 불휘발성 메모리 장치(110)를 관리하기 위한 내부 동작의 일환으로 수행될 수도 있다. 병합 동작은 유효 데이터를 희생 블럭으로부터 새로운 메모리 블럭으로 복사하기 위한 프로그램 동작과, 희생 블럭을 소거하는 동작을 수반하기 때문에 컨트롤러(120)의 리소스를 많이 소모하게 되고, 긴 동작 시간을 필요로 할 수 있다. 따라서, 병합 동작이 발생되는 시기와, 병합 동작에 소요되는 시간을 최적화시키면, 데이터 저장 장치(100)의 동작 속도는 향상될 수 있다.
병합 결정 모듈은 병합 동작의 수행 여부를 병합 결정 테이블의 정보를 참조하여 결정할 수 있다. 또한, 병합 결정 모듈은 병합 동작의 수행이 필요하다고 결정하는 경우, 얼마나 많은 병합 동작을 수행할지, 즉, 병합 동작의 수행 횟수(또는 희생 블럭의 수)를 병합 결정 테이블의 정보를 참조하여 결정할 수 있다.
병합 결정 테이블은 병합 결정 모듈의 동작에 필요한 정보를 포함할 수 있다. 예를 들면, 병합 결정 테이블은, 메모리 블럭들을 그룹 짓기 위한 기준으로 사용될 유효 페이지 수의 범위 정보, 그룹들 각각에 포함되는 메모리 블럭들의 정보, 그룹들 각각의 가중치, 병합 결정 값을 비교하기 위한 기준 값, 병합 동작의 수행 횟수(또는 희생 블럭의 수) 등과 같은 정보로 구성될 수 있다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 순서도이다. 도 3의 순서도를 참조하여, 병합 동작의 수행 여부와 병합 동작의 수행 횟수(또는 희생 블럭의 수)를 결정하기 위한 컨트롤러(도 1의 120)의 동작 방법이 설명될 것이다.
S110 단계에서, 메모리 블럭 당 유효 페이지의 수에 근거하여 모든 메모리 블럭들은 그룹핑될 수 있다. 예를 들면, 유효 페이지의 수가 제1 최소 값과 제1 최대 값 범위에 포함되는 메모리 블럭들은 제1 그룹으로 그룹핑될 수 있다. 제1 최소 값과 제1 최대 값의 평균 값은 하나의 메모리 블럭을 구성하는 페이지들의 수의 절반 값과 동일할 수 있다. 다른 예로서, 유효 페이지의 수가 제2 최소 값과 제2 최대 값(예를 들면, 제1 최소 값과 같거나 작은 값) 범위에 포함되는 메모리 블럭들과, 유효 페이지의 수가 제3 최소 값(예를 들면, 제1 최대 값과 같거나 큰 값)과 제3 최대 값 범위에 포함되는 메모리 블럭들은 제2 그룹으로 그룹핑될 수 있다.
S120 단계에서, 병합 결정 값이 산출될 수 있다. 병합 결정 값은 다음과 같은 수학식에 의해서 산출될 수 있다.
Figure 112015033566137-pat00001
수학식 1에서, m은 그룹의 총 수, BLK은 그룹에 포함된 메모리 블럭의 수 그리고 W는 그룹의 가중치를 의미한다.
수학식 1에 따르면, 각각의 그룹에 대해서 그룹 결정 값(GDn)이 산출되고, 모든 그룹들(즉, m개 그룹들)의 그룹 결정 값(GDn)들이 합산되어 병합 결정 값(MD)이 산출될 수 있다.
그룹의 가중치(W)는 그룹마다 서로 다른 값으로 설정될 수 있다. 예를 들면, 유효 페이지의 수가 제1 최소 값과 제1 최대 값 범위에 포함되는 메모리 블럭들로 그룹핑된 제1 그룹의 가중치는 제1 가중치로, 유효 페이지의 수가 제2 최소 값(예를 들면, 제1 최대 값과 같거나 큰 값)과 제2 최대 값 범위에 포함되는 메모리 블럭들로 그룹핑된 제2 그룹의 가중치는 제2 가중치로 설정될 수 있다. 제1 가중치는 제2 가중치보다 큰 값으로 설정될 수 있다.
S130 단계에서, 병합 결정 값이 제1 기준 값보다 작거나 같은지의 여부가 판단될 수 있다. 제1 기준 값은 병합 동작의 수행 여부를 결정하기 위한 기준 값으로 설정될 수 있다. 따라서, 병합 결정 값과 제1 기준 값을 비교하는 S130 단계가 수행되면, 병합 동작의 수행이 필요한지의 여부가 결정될 수 있다.
병합 결정 값이 제1 기준 값보다 작거나 같은 경우, 유효 페이지들이 특정 메모리 블럭에 집중되어 있는 상태를 의미할 수 있다. 이러한 상태는, 유효 페이지들이 여러 메모리 블럭들에 분산되어 있지 않은 "깨끗한(clean)" 상태를 의미하고, 병합 동작이 필요하지 않을 것이다. 따라서, S140 단계와 같이, "병합 동작 미수행"으로 결정될 수 있다.
반면, 병합 결정 값이 제1 기준 값보다 큰 경우, 유효 페이지들이 여러 메모리 블럭들에 분산되어 있는 상태를 의미할 수 있다. 이러한 상태는, "더러운(dirty)" 상태를 의미고, 병합 동작이 필요할 것이다. 따라서, 병합 동작의 수행이 필요하다고 결정되고, 절차는 S150 단계로 진행될 수 있다.
S150 단계에서, 병합 결정 값이 제2 기준 값보다 작거나 같은지의 여부가 판단될 수 있다. 즉, 병합 결정 값이 제1 기준 값보다 크고 제2 기준 값보다 작거나 같은지의 여부가 판단될 수 있다. 제2 기준 값은 제1 기준 값보다 큰 값으로 설정될 수 있다. 제2 기준 값은 얼마나 많은 병합 동작을 수행할지, 즉, 병합 동작의 수행 횟수를 결정하기 위한 기준 값으로 설정될 수 있다. 병합 동작의 수행은 병합 동작의 대상이 되는 블럭, 즉, 희생 블럭을 필요로 하므로, 병합 동작의 수행 횟수는 희생 블럭의 수를 의미할 수 있다. 따라서, 병합 결정 값과 제2 기준 값을 비교하는 S150 단계가 수행되면, 병합 동작의 수행 횟수(또는 희생 블럭의 수)가 결정될 수 있다.
병합 결정 값이 제2 기준 값보다 작거나 같은 경우, 유효 페이지들이 여러 메모리 블럭들에 분산되어 있으나, 분산의 정도가 심하지 않은 상태를 의미할 수 있다. 따라서, S160 단계와 같이, "병합 횟수 미만으로 병합 동작 수행"으로 결정될 수 있다.
반면, 병합 결정 값이 제2 기준 값보다 큰 경우, 유효 페이지들이 여러 메모리 블럭들에 분산되어 있고, 분산의 정도가 심한 상태를 의미할 수 있다. 따라서, S170 단계와 같이, "병합 횟수 이상으로 병합 동작 수행"으로 결정될 수 있다.
S140, S160, S170 단계와 같이 병합 동작의 수행 여부와, 병합 동작의 수행 횟수(또는 희생 블럭의 수)가 결정되면, 후속 동작으로서 병합 동작이 결정된 횟수만큼 수행될 수 있다.
도 4는 본 발명의 실시 예에 따른 병합 결정 테이블을 예시적으로 보여주는 도면이다. 그리고 도 5는 도 4에 도시된 병합 결정 테이블을 참조하여 수행되는 병합 결정 모듈의 동작을 설명하기 위한 도면이다. 설명의 편의를 위해서, 100개의 메모리 블럭으로 구성된 메모리 셀 어레이(도 1의 111) 그리고 100개의 페이지로 구성된 메모리 블럭을 가정하여, 병합 결정 테이블과 그것을 참조하여 수행되는 병합 결정 모듈의 동작이 설명될 것이다.
병합 결정 테이블은 유효 페이지 수에 따라서 구분되는 적어도 2개의 그룹들에 대한 정보를 포함할 수 있다. 제1 그룹은 총 페이지 수의 절반에 근접한 유효 페이지를 갖는 메모리 블럭들로, 제2 그룹은 나머지 메모리 블럭들로 구성될 수 있다. 그리고 제1 그룹에는 큰 가중치가, 제2 그룹에는 작은 가중치가 부여될 수 있다.
도 4를 참조하여 예를 들면, 유효 페이지의 수가 총 페이지 수의 절반인 50개에 근접한, 즉, 30개 이상이고 70개 이하인 20개의 메모리 블럭들(즉, 메모리 블럭 어드레스 2, 5, 7, 9, ...)은 제1 그룹(G1)에 포함될 수 있다. 제1 그룹(G1)에는 "5"의 가중치(W1)가 부여될 수 있다. 그리고 유효 페이지의 수가 30개 미만이고 70개 초과인 80개의 나머지 메모리 블럭들(즉, 메모리 블럭 어드레스, 1, 3, 4, 6, 8, ...)은 제2 그룹(G2)에 포함될 수 있다. 제2 그룹(G2)에는 "1"의 가중치(W2)가 부여될 수 있다.
병합 결정 테이블은 병합 결정 값을 비교하기 위한 적어도 2개의 기준 값들과, 기준 값들 각각에 대응하는 병합 동작의 수행 횟수(또는 희생 블럭의 수)에 대한 정보를 포함할 수 있다. 제1 기준 값은 병합 동작의 수행 여부를 결정하기 위한 비교 값으로 사용될 수 있다. 제1 기준 값보다 큰 값을 갖는 제2 기준 값은 병합 동작의 수행 횟수를 결정하기 위한 비교 값으로 사용될 수 있다. 병합 동작의 수행 횟수를 세분화하기 위해서, 제2 기준 값보다 큰 값을 갖는 다른 기준 값들이 추가적으로 사용될 수 있다.
도 4를 참조하여 예를 들면, 병합 결정 테이블은 "100"의 값을 갖는 제1 기준 값(R1)과, 제1 기준 값(R1)보다 큰 "200"의 값을 갖는 제2 기준 값(R2)에 대한 정보를 포함할 수 있다. 만약, 병합 동작의 수행 횟수를 세분화해야할 필요가 있는 경우, 제2 기준 값(R2)보다 큰 값(예를 들면, 300)을 갖는 제3 기준 값(R3)에 대한 정보가 병합 결정 테이블에 포함될 수 있다. 각각의 기준 값(R1 또는 R2)은 예시적인 것으로, 병합 동작을 최적화 시키기 위해서 다양하게 변경될 수 있다.
제1 기준 값(R1)에는 병합 횟수로서 "0"이 할당되고, 제2 기준 값(R2)에는 병합 횟수로서 "30"이 할당될 수 있다. 각각의 기준 값에 할당된 병합 횟수는 예시적인 것으로, 병합 동작을 최적화 시키기 위해서 다양하게 변경될 수 있다.
이러한 병합 결정 테이블을 참조하여 수행되는 병합 결정 모듈의 병합 결정 동작은 도 5를 참조하여 예시적으로 설명될 것이다.
병합 결정 값(MD)을 산출하기에 앞서, 각각의 그룹의 그룹 결정 값(GD)이 산출될 수 있다. 예를 들면, 제1 그룹(G1)에 포함된 메모리 블럭의 수(20)에 제1 그룹(G1)의 가중치(5)를 곱한 값(100)이 제1 그룹(G1)의 그룹 결정 값(GD1)으로서 산출될 수 있다. 또한, 제2 그룹(G2)에 포함된 메모리 블럭의 수(80)에 제2 그룹(G2)의 가중치(1)를 곱한 값(80)이 제2 그룹(G2)의 그룹 결정 값(GD2)으로서 산출될 수 있다.
병합 결정 값(MD)은 각각의 그룹 결정 값(GD)의 총 합으로 산출될 수 있다. 예를 들면, 제1 그룹(G1)의 그룹 결정 값(GD1=100)과 제2 그룹(G2)의 그룹 결정 값(GD2=80)의 합(180)이 병합 결정 값(MD)로서 산출될 수 있다.
병합 결정 값(MD)이 산출되면, 병합 결정 값(MD)과 제1 기준 값(R1)이 비교될 수 있다. 병합 결정 값(180)은 제1 기준 값(100)보다 크므로, 병합 동작의 수행이 필요하다고 결정될 수 있다.
병합 동작의 수행이 필요하다고 결정된 이후에 얼마나 많은 병합 동작이 수행될지를 결정하기 위해서, 병합 결정 값(MD)과 제2 기준 값(R2)이 비교될 수 있다. 병합 결정 값(180)은 제2 기준 값(200)보다 작으므로, 제2 기준 값(R2)에할당된 병합 횟수(30) 미만으로 병합 동작의 수행이 결정될 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214) 그리고 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다. 컨트롤 유닛(1212)은 도 3을 참조하여 설명된 병합 결정 동작을 수행할 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고 받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 에러를 검출할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 그리고 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 도 1 내지 도 3을 통해서 설명된 불휘발성 메모리 장치와 동일한 구성을 가질 수 있고, 도 4 내지 도 7을 통해서 설명된 불휘발성 메모리 장치의 동작과 동일한 동작을 수행할 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214), 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, ECC 유닛(2213)은 검출된 에러를 정정할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 컨트롤 유닛(2214)은 도 3을 참조하여 설명된 병합 결정 동작을 수행할 수 있다.
랜덤 액세스 메모리(2215)는 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 6에 도시된 데이터 저장 장치(1200) 또는 도 7에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
110 : 불휘발성 메모리 장치
111 : 메모리 셀 영역
120 : 컨트롤러
121 : 컨트롤 유닛
123 : 동작 메모리

Claims (20)

  1. 데이터 저장 장치의 동작 방법에 있어서:
    유효 페이지의 수에 근거하여 모든 메모리 블럭을 그룹핑하고,
    그룹들 각각에 대해서 그룹 결정 값을 산출하고, 산출된 그룹 결정 값들을 합산하여 병합 결정 값을 산출하고, 그리고
    상기 병합 결정 값과 제1 기준 값을 비교한 결과에 근거하여 병합 동작의 수행 여부를 결정하되,
    상기 병합 결정 값과 상기 그룹 결정 값은 하기 [수학식 1]에 기초하여 산출하는 것을 특징으로 하는 데이터 저장 장치의 동작 방법.
    [수학식 1]
    Figure 112022005613362-pat00011

    (여기서, MD는 상기 병합 결정 값, m은 상기 그룹들의 총수, GDn은 상기 그룹 결정 값, BLK는 그룹핑된 상기 메모리 블럭의 수, W는 상기 그룹들 각각에 대응하는 가중치)
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 병합 결정 값이 상기 제1 기준 값보다 작거나 같은 경우, 상기 병합 동작이 수행되지 않도록 결정하는 데이터 저장 장치의 동작 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 병합 결정 값이 상기 제1 기준 값보다 큰 경우, 상기 병합 동작이 수행되도록 결정하는 데이터 저장 장치의 동작 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 병합 동작이 수행되도록 결정되면, 상기 병합 결정 값과 상기 제1 기준 값보다 큰 제2 기준 값을 비교한 결과에 근거하여 상기 병합 동작의 수행 횟수를 결정하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 병합 결정 값이 상기 제2 기준 값보다 작거나 같은 경우, 상기 제2 기준 값에 대응하는 병합 횟수 미만으로 상기 병합 동작이 수행되도록 결정하는 데이터 저장 장치의 동작 방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 병합 결정 값이 상기 제2 기준 값보다 큰 경우, 상기 제2 기준 값에 대응하는 병합 횟수 이상으로 상기 병합 동작이 수행되도록 결정하는 데이터 저장 장치의 동작 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 병합 동작이 수행되도록 결정되면, 상기 병합 결정 값과 상기 제1 기준 값보다 큰 제2 기준 값을 비교한 결과에 근거하여 상기 병합 동작의 대상이 되는 희생 블럭의 수를 결정하는 데이터 저장 장치의 동작 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 그룹핑하는 하는 것은, 유효 페이지의 수가 제1 최소 값과 제1 최대 값 범위에 포함되는 메모리 블럭들은 제1 그룹으로 그룹핑하고 그리고 유효 페이지의 수가 제2 최소 값과 제2 최대 값 범위에 포함되는 메모리 블럭들과, 유효 페이지의 수가 제3 최소 값과 제3 최대 값 범위에 포함되는 메모리 블럭들은 제2 그룹으로 그룹핑하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 최소 값과 상기 제1 최대 값의 평균 값은 상기 메모리 블럭들 각각을 구성하는 페이지들의 수의 절반 값과 동일한 데이터 저장 장치의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 최대 값은 상기 제1 최소 값과 같거나 작고, 상기 제3 최소 값은 상기 제1 최대 값과 같거나 큰 데이터 저장 장치의 동작 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 그룹 결정 값은 그룹에 포함된 메모리 블럭들의 수에 상기 그룹의 가중치를 곱하여 산출하는 데이터 저장 장치의 동작 방법.
  12. 페이지들로 구성된 복수의 메모리 블럭을 포함하는 불휘발성 메모리 장치; 그리고
    상기 복수의 메모리 블럭 각각의 유효 페이지의 수에 근거하여 상기 복수의 메모리 블럭을 그룹핑하고, 그룹들 각각에 대해서 그룹 결정 값을 산출하고, 산출된 그룹 결정 값들을 합산하여 병합 결정 값을 산출하고, 그리고 상기 병합 결정 값과 제1 기준 값을 비교한 결과에 근거하여 병합 동작의 수행 여부를 결정하는 컨트롤러를 포함하되,
    상기 병합 결정 값과 상기 그룹 결정 값은 하기 [수학식 1]에 기초하여 산출하는 것을 특징으로 하는 포함하는 데이터 저장 장치.
    [수학식 1]
    Figure 112022005613362-pat00012

    (여기서, MD는 상기 병합 결정 값, m은 상기 그룹들의 총수, GDn은 상기 그룹 결정 값, BLK는 그룹핑된 상기 메모리 블럭의 수, W는 상기 그룹들 각각에 대응하는 가중치)
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤러는 상기 병합 결정 값이 상기 제1 기준 값보다 작거나 같은 경우, 상기 병합 동작이 수행되지 않도록 결정하는 데이터 저장 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤러는 상기 병합 결정 값이 상기 제1 기준 값보다 큰 경우, 상기 병합 동작이 수행되도록 결정하는 데이터 저장 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 컨트롤러는 상기 병합 결정 값과 상기 제1 기준 값보다 큰 제2 기준 값을 비교한 결과에 근거하여 상기 병합 동작의 수행 횟수를 결정하는 데이터 저장 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 컨트롤러는 상기 병합 결정 값이 상기 제2 기준 값보다 작거나 같은 경우, 상기 제2 기준 값에 대응하는 병합 횟수 미만으로 상기 병합 동작이 수행되도록 결정하는 데이터 저장 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 컨트롤러는 상기 병합 결정 값이 상기 제2 기준 값보다 큰 경우, 상기 제2 기준 값에 대응하는 병합 횟수 이상으로 상기 병합 동작이 수행되도록 결정하는 데이터 저장 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤러는 유효 페이지의 수가 최소 값과 최대 값의 범위에 포함되는 메모리 블럭들을 제1 그룹으로 그룹핑하고 그리고 나머지 메모리 블럭들을 제2 그룹으로 그룹핑하는 데이터 저장 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 컨트롤러는 상기 제1 그룹에 제1 가중치를 부여하고, 상기 제2 그룹에 상기 제1 가중치보다 큰 제2 가중치를 부여하는 데이터 저장 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 컨트롤러는 상기 제1 그룹에 포함된 메모리 블럭들의 수에 상기 제1 가중치를 곱하여 제1 그룹 결정 값을 산출하고, 상기 제2 그룹에 포함된 메모리 블럭들의 수에 상기 제2 가중치를 곱하여 제2 그룹 결정 값을 산출하고 그리고 상기 제1 그룹 결정 값과 상기 제2 그룹 결정 값을 합하여 상기 병합 결정 값을 산출하는 데이터 저장 장치.
KR1020150048521A 2015-04-06 2015-04-06 데이터 저장 장치 및 그것의 동작 방법 KR102425470B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150048521A KR102425470B1 (ko) 2015-04-06 2015-04-06 데이터 저장 장치 및 그것의 동작 방법
US14/820,302 US9652172B2 (en) 2015-04-06 2015-08-06 Data storage device performing merging process on groups of memory blocks and operation method thereof
CN201510802617.XA CN106055488B (zh) 2015-04-06 2015-11-19 数据储存设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150048521A KR102425470B1 (ko) 2015-04-06 2015-04-06 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20160119607A KR20160119607A (ko) 2016-10-14
KR102425470B1 true KR102425470B1 (ko) 2022-07-27

Family

ID=57016046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150048521A KR102425470B1 (ko) 2015-04-06 2015-04-06 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US9652172B2 (ko)
KR (1) KR102425470B1 (ko)
CN (1) CN106055488B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619018B (zh) 2016-11-10 2018-03-21 慧榮科技股份有限公司 可用於資料儲存裝置之垃圾蒐集方法
KR20180092435A (ko) * 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11726689B2 (en) * 2020-11-20 2023-08-15 Micron Technology, Inc. Time-based combining for block families of a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789406B1 (ko) 2006-11-03 2007-12-28 삼성전자주식회사 플래시 메모리 시스템 및 그것의 가비지 컬렉션 방법
WO2015052833A1 (ja) 2013-10-11 2015-04-16 株式会社日立製作所 ストレージ装置、ストレージシステム、及びストレージ装置制御方法
US20150347295A1 (en) 2014-06-02 2015-12-03 DongHyuk IHM Method of operating a memory system using a garbage collection operation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414505C (zh) * 2005-07-08 2008-08-27 中国科学院计算技术研究所 一种基于组合并算法的偏移量分配优化方法
US7685392B2 (en) * 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
CN102033811B (zh) * 2009-09-24 2013-04-17 慧荣科技股份有限公司 用于管理闪存多个区块的方法和相关记忆装置及其控制器
CN102736985B (zh) * 2011-03-30 2015-10-14 群联电子股份有限公司 数据合并方法、控制器与储存装置
US8526234B1 (en) * 2012-11-16 2013-09-03 Avalanche Technology, Inc. Controller management of memory array of storage device using magnetic random access memory (MRAM)
US9317223B2 (en) * 2012-12-17 2016-04-19 International Business Machines Corporation Method and apparatus for automated migration of data among storage centers
KR20140090416A (ko) * 2013-01-09 2014-07-17 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
US9448946B2 (en) * 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
KR20150020385A (ko) * 2013-08-13 2015-02-26 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US20160232088A1 (en) * 2014-07-17 2016-08-11 Sandisk Enterprise Ip Llc Garbage Collection in Storage System with Distributed Processors
US10318414B2 (en) * 2014-10-29 2019-06-11 SK Hynix Inc. Memory system and memory management method thereof
KR102301772B1 (ko) * 2015-03-09 2021-09-16 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789406B1 (ko) 2006-11-03 2007-12-28 삼성전자주식회사 플래시 메모리 시스템 및 그것의 가비지 컬렉션 방법
WO2015052833A1 (ja) 2013-10-11 2015-04-16 株式会社日立製作所 ストレージ装置、ストレージシステム、及びストレージ装置制御方法
US20150347295A1 (en) 2014-06-02 2015-12-03 DongHyuk IHM Method of operating a memory system using a garbage collection operation

Also Published As

Publication number Publication date
US20160291871A1 (en) 2016-10-06
CN106055488B (zh) 2020-07-31
KR20160119607A (ko) 2016-10-14
CN106055488A (zh) 2016-10-26
US9652172B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
US8843697B2 (en) Operating method of data storage device
TWI704487B (zh) 資料儲存設備及其操作方法
CN107168886B (zh) 数据存储装置及其操作方法
US8904095B2 (en) Data storage device and operating method thereof
US9164833B2 (en) Data storage device, operating method thereof and data processing system including the same
US9436267B2 (en) Data storage device
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US9396108B2 (en) Data storage device capable of efficiently using a working memory device
KR102595233B1 (ko) 데이터 처리 시스템 및 그것의 동작 방법
KR20140044070A (ko) 버퍼 메모리 장치를 포함하는 데이터 저장 장치
US20200089603A1 (en) Operating method of memory system and memory system
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10558562B2 (en) Data storage device and operating method thereof
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR102425470B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20220103340A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20210079894A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200015185A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20140090416A (ko) 데이터 저장 장치의 동작 방법
KR20150072485A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210006163A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right