KR20150072485A

KR20150072485A - 데이터 저장 장치 및 그것의 동작 방법

Info

Publication number: KR20150072485A
Application number: KR1020130159195A
Authority: KR
Inventors: 신주용
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2013-12-19
Filing date: 2013-12-19
Publication date: 2015-06-30

Abstract

본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 갑작스럽게 프로그램이 중단된 페이지에 저장된 데이터의 신뢰성을 향상시킬 수 있는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다. 상기 데이터 저장 장치의 동작 방법은, 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인지를 판단하는 단계; 및 상기 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인 경우, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단하는 단계를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}

본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 갑작스럽게 프로그램이 중단된 페이지에 저장된 데이터의 신뢰성을 향상시킬 수 있는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다.

메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, UFS(Universal Flash Storage) 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.

본 발명의 실시 예는 갑작스럽게 프로그램이 중단된 페이지에 저장된 데이터의 신뢰성을 향상시킬 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.

본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인지를 판단하는 단계; 및 상기 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인 경우, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단하는 단계를 포함한다.

실시 예에 있어서, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단하는 단계는, 상기 프로그램 중단된 페이지에 속한 메모리 셀들을 검출 전압을 이용해서 독출하는 단계; 상기 프로그램 중단된 페이지의 다음에 프로그램될 페이지에 속한 메모리 셀들을 상기 검출 전압을 이용해서 독출하는 단계; 및 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 프로그램된 상태이고, 상기 다음에 프로그램될 페이지에 속한 메모리 셀들이 소거 상태인지를 판단하는 단계를 포함한다.

본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치의 동작을 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인지를 판단하고, 상기 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인 경우, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단한다.

본 발명의 실시 예에 따르면, 데이터 저장 장치에 저장된 데이터의 신뢰성이 향상될 수 있다.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 예시적으로 보여주는 순서도이다.
도 3은 본 발명의 실시 예에 따른 프로그램 중단된 페이지와 관련된 관리 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 프로그램 중단된 페이지와 관련된 관리 동작을 설명하기 위한 또 다른 도면이다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 설명하기 위한 불휘발성 메모리 장치의 메모리 셀의 문턱 전압 분포도이다.
도 6은 본 발명의 실시 예에 따른 경미하게 프로그램된 상태로 프로그램이 중단된 페이지를 검출하기 위한 방법을 설명하기 위한 도표이다.
도 7은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 9는 도 8에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.

도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.

본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.

이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 데이터 처리 시스템(100)은 호스트 장치(110)와 데이터 저장 장치(120)를 포함할 수 있다.

호스트 장치(110)는 휴대폰, MP3 플레이어, 디지털 카메라, 랩탑 컴퓨터와 같은 휴대용 전자 장치들, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템과 같은 전자 장치들 중 어느 하나를 포함할 수 있다.

데이터 저장 장치(120)는 호스트 장치(110)에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 데이터 저장 장치(120)는 메모리 시스템이라고도 불릴 수 있다.

데이터 저장 장치(120)는 호스트 장치(110)와 연결되는 인터페이스(I/F) 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(120)는 솔리드 스테이트 드라이브(Solid State Drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 저장 장치, PCMCIA(Personal Computer Memory Card International Association) 카드 형태의 저장 장치, PCI(Peripheral Component Interconnection) 카드 형태의 저장 장치, PCI-E(PCI Express) 카드 형태의 저장 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.

데이터 저장 장치(120)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(120)는 POP(Package On Package), SIP(System In Package), SOC(System On Chip), MCP(Multi Chip Package), COB(Chip On Board), WFP(Wafer-level Fabricated Package), WSP(Wafer-level Stack Package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.

데이터 저장 장치(120)는 컨트롤러(130) 및 불휘발성 메모리 장치(140)를 포함할 수 있다. 그리고 컨트롤러(130)는 동작 메모리 장치(131) 및 에러 정정 코드(error correction code)(이하, ECC라 칭함) 유닛(133)을 포함할 수 있다.

컨트롤러(130)는 호스트 장치(110)로부터의 요청에 응답하여 불휘발성 메모리 장치(140)를 제어하도록 구성될 수 있다. 예를 들면, 컨트롤러(130)는 불휘발성 메모리 장치(140)로부터 독출된 데이터를 호스트 장치(110)로 제공하도록 구성될 수 있다. 다른 예로서, 컨트롤러(130)는 호스트 장치(110)로부터 제공된 데이터를 불휘발성 메모리 장치(140)에 저장하도록 구성될 수 있다. 이러한 동작을 위해서, 컨트롤러(130)는 불휘발성 메모리 장치(140)의 읽기, 쓰기(또는, 프로그램) 및 소거 동작을 제어하도록 구성될 수 있다.

컨트롤러(130)는 동작 메모리 장치(131)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(120)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(130)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동하도록 구성될 수 있다. 컨트롤러(120)는 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다. 컨트롤러(120)는 마이크로 컨트롤 유닛(Micro Control Unit: MCU), 중앙 처리 장치(Central Processing Unit: CPU)를 포함할 수 있다.

동작 메모리 장치(131)는 컨트롤러(120)에 의해서 구동되는 펌웨어 또는 소프트웨어와, 그것들의 구동에 필요한 데이터를 저장하도록 구성될 수 있다. 동작 메모리 장치(131)는 호스트 장치(110)로부터 불휘발성 메모리 장치(140)로 또는 불휘발성 메모리 장치(140)로부터 호스트 장치(110)로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 동작 메모리 장치(131)는 버퍼 메모리 장치 또는 캐시(cache) 메모리 장치로서 동작할 수 있다.

ECC 유닛(133)은 불휘발성 메모리 장치(140)로부터 독출된 데이터의 에러를 검출하고 정정하도록 구성될 수 있다. ECC 유닛(133)은 하드웨어 또는 소프트웨어 중 어느 하나의 형태로 구현될 수 있다. 또는 ECC 유닛(133)은 하드웨어와 소프트웨어가 결합된 형태로 구현될 수 있다.

불휘발성 메모리 장치(140)는 데이터 저장 장치(120)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(140)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 메모리 장치(resistive memory device: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 불휘발성 메모리 장치(140)는 낸드 플래시 메모리 장치와 위에서 언급된 다양한 형태의 불휘발성 메모리 장치의 조합으로 구성될 수 있다. 이하의 설명에서, 불휘발성 메모리 장치(140)는 플래시 메모리 장치로 구성되는 것을 예시할 것이다.

플래시 메모리 장치(140)의 메모리 영역은 구조적인 특징으로 인해서 메모리 블럭(BLK) 단위로 구분될 수 있다. 메모리 블럭(BLK)은 동시에 소거되는 메모리 셀들의 집합일 수 있다. 그리고 메모리 블럭(BLK)은 구조적인 특징으로 인해서 페이지(P) 단위로 구분될 수 있다. 페이지(P)는 동시에 독출되는 또는 동시에 프로그램되는 메모리 셀들의 집합일 수 있다. 플래시 메모리 장치(140)는 구조적인 특징으로 인해서 덮어쓰기(overwrite)가 불가능하다. 즉, 데이터가 저장된 플래시 메모리 장치(140)의 메모리 셀은 새로운 데이터를 저장하기 위해서 소거되어야 한다. 플래시 메모리 장치(140)의 이러한 특징들 때문에, 컨트롤러(130)는 플래시 변환 계층(flash translation layer: FTL)이라 불리는 추가적인 펌웨어를 구동하도록 구성될 수 있다.

데이터 저장 장치(120)는 호스트 장치(110)로부터 공급되는 전원(PWR)에 의해서 동작할 수 있다. 갑작스럽게 전원(PWR)의 공급이 중단되면(즉, 서든 파워 오프(sudden power off) 상황이 발생되면), 컨트롤러(130)의 제어에 따라 수행되던 불휘발성 메모리 장치(140)의 동작이 정상적으로 완료되지 못하고 중단될 수 있다. 특히, 갑작스런 전원 중단으로 인해서 불휘발성 메모리 장치(140)의 프로그램 동작이 중단되면 데이터 저장 장치(120) 신뢰성이 저하될 수 있다.

페이지(P)의 프로그램 순서(order)에 의해서, 페이지들(P1~Pn)이 제1 페이지(P1)부터 제n 페이지(Pn)까지 순차적으로 프로그램되는 경우를 가정하자. 그리고 전원 공급이 중단되기 전에 페이지들(P1~P(m-1))에 대한 프로그램 동작은 완료되었고, 페이지(Pm)에 대한 프로그램 동작이 수행되고 있는 중에 갑작스럽게 전원 공급이 중단된 경우를 가정하자.

프로그램 동작의 중기 또는 후기에(즉, 프로그램 동작이 어느 정도 진행된 이후에) 갑작스럽게 전원 공급이 중단된 경우, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들은 정상적인 프로그램 상태로 프로그램되지는 않았지만 정상적인 프로그램 상태에 근접하게 프로그램될 수 있다. 그러한 이유로, 프로그램 동작의 중기 또는 후기에 갑작스럽게 전원 공급이 중단된 경우, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들에 저장된 데이터는 에러를 포함할 수 있다. 데이터에 포함된 에러가 ECC 유닛(133)에 의해서 정정 가능하다면, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들에 저장된 데이터는 소실되지 않을 것이다. 만약, 데이터에 포함된 에러가 ECC 유닛(133)의 에러 정정 능력을 벗어나는 경우, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들에 저장된 데이터는 소실될 수 있다.

프로그램 동작의 초기에 갑작스럽게 전원 공급이 중단된 경우, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들은 소거 상태의 문턱 전압을 가질 수 있다. 또는, 프로그램 동작의 초기에 갑작스럽게 전원 공급이 중단된 경우, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들은 정상적인 소거 상태의 문턱 전압보다 높은 문턱 전압을 가질 수 있다. 즉, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들이 경미하게(slightly) 프로그램되어 있기는 하지만, 프로그램 중단된 페이지(Pm)는 데이터가 저장되지 않은 소거된 페이지로 인식될 수 있다. 이러한 경우, 프로그램 중단된 페이지(Pm)는 이후 다시 프로그램되더라도 신뢰성이 저하될 수 있다.

본 발명의 실시 예에 따르면, 프로그램 동작의 초기에 프로그램 동작이 중단되어 소거된 페이지로 인식되는 프로그램 중단 페이지(Pm)에 대해서, 검출 전압(Vdet)을 이용한 검증 절차를 수행할 수 있다. 검증 절차의 결과에 따라서, 프로그램 중단 페이지(Pm)가 소거된 페이지들(P(m+1)~Pn)과 같이 소거 상태를 유지하고 있는지, 정상적인 프로그램 상태로 프로그램되지는 않았지만 경미하게 프로그램되었는지를 판단할 수 있다.

도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 예시적으로 보여주는 순서도이다. 도 1 및 도 2를 참조하여 데이터 저장 장치의 동작이 상세히 설명될 것이다.

S110 단계에서, 컨트롤러(130)는 갑작스런 전원 중단 상태로부터 복귀되었는지를 판단할 수 있다. 갑작스런 전원 중단 상태로부터 복귀된 상태가 아닌 경우, 컨트롤러(130)는 절차를 종료할 수 있다. 갑작스런 전원 중단 상태로부터 복귀된 상태인 경우, 컨트롤러(130)는 이하의 절차를 수행할 수 있다.

S120 단계에서, 컨트롤러(130)는 ECC 유닛(133)을 통해서 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들에 저장된 데이터의 에러가 정정 가능한지의 여부를 판단할 수 있다. 즉, 컨트롤러(130)는 갑작스런 전원 중단으로 인해서 파괴된 데이터가 복구 가능한지를 판단하고, 판단 결과에 따라 처리 절차를 달리할 수 있다.

프로그램 중단된 페이지(Pm)에 속한 메모리 셀들에 저장된 데이터의 에러가 정정 불가능한 경우, 컨트롤러(130)는 S123 단계를 수행할 수 있다. S123 단계에서, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)를 손상된 페이지로 판정하고, 손상 데이터 관리 동작을 수행할 수 있다. 예시적으로, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들에 저장되어야 할 데이터를 삭제된 페이지, 즉, 빈 페이지에 속한 메모리 셀들에 새롭게 저장하는 손상 데이터 관리 동작을 수행할 수 있다. 또한, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)의 맵핑 정보를 갱신하는 손상 데이터 관리 동작을 수행할 수 있다.

프로그램 중단된 페이지(Pm)에 속한 메모리 셀들에 저장된 데이터의 에러가 정정 가능한 경우, 컨트롤러(130)는 S130 단계를 수행할 수 있다. S130 단계에서, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)가 소거된 페이지인지를 판단할 수 있다.컨트롤러(130)는 프로그램 중단된 페이지(Pm)가 소거된 페이지인지를 판단하기 위해서, 프로그램 중단 페이지(Pm)에 대한 독출 동작을 수행할 수 있다. 그리고 컨트롤러(130)는 독출된 데이터에 근거하여 프로그램 중단된 페이지(Pm)에 속한 모든 메모리 셀들이 소거 상태인지를 판단할 수 있다.

프로그램 중단된 페이지(Pm)가 소거된 페이지로 판단되지 않는 경우, 컨트롤러(130)는 S133 단계를 수행할 수 있다. S133 단계에서, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들에 저장된 데이터의 에러를 정정할 수 있다.

프로그램 중단된 페이지(Pm)가 소거된 페이지로 판단되는 경우, 컨트롤러(130)는 S140 단계 내지 S160 단계의 수행을 통해서 프로그램 중단된 페이지(Pm)에 대해서 프로그램 동작의 초기에 프로그램 동작이 중단되어 경미하게 프로그램되었는지의 여부를 판단하기 위한 검증 절차를 수행할 수 있다. 즉, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단할 수 있다.

S140 단계에서, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)와, 프로그램 순서에 따라 결정되는 프로그램 중단된 페이지(Pm)의 다음에 프로그램될 페이지(P(m+1))를 검출 전압(Vdet)을 이용하여 독출할 수 있다. 이러한 독출 동작을 위해서, 컨트롤러(130)는 플래시 메모리 장치(140)로 검출 전압(Vdet)을 제공하고, 제공된 검출 전압(Vdet)에 따라서 독출 동작이 수행되도록 플래시 메모리 장치(140)를 제어할 수 있다. 여기에서, 검출 전압(Vdet)은 메모리 셀이 소거되었는지를 검증하기 위한 소거 검증 전압보다 높거나 같고, 메모리 셀을 독출하기 위한 읽기 전압보다 낮거나 같은 전압일 것이다. 이러한 검출 전압(Vdet)은 이하에서 상세히 설명될 것이다.

S150 단계에서, 컨트롤러(130)는 독출된 데이터에 근거하여 다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들 중에서 프로그램된 셀이 미검출되었는지를 판단할 수 있다. 컨트롤러(130)는 다음에 프로그램될 페이지(P(m+1))와 같이 순수하게 소거 상태를 유지하는 소거된 페이지를 기준으로 프로그램 중단된 페이지(Pm)가 경미하게 프로그램되었는지를 판단할 수 있다.

다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들 중에서 프로그램된 셀이 미검출된 경우, 컨트롤러(130)는 S170 단계를 수행할 수 있다. S170 단계에서, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)가 경미하게 프로그램된 것으로 판정하고, 프로그램 중단된 페이지(Pm)와 관련된 관리 동작을 수행할 수 있다.

도 3에 도시된 바와 같이, 프로그램 중단된 페이지(Pm)와 관련된 관리 동작은, 프로그램 중단된 페이지(Pm)가 더 이상 사용되지 않도록 무효화 처리하는 동작을 포함할 수 있다. 즉, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)에 더미 데이터를 프로그램할 수 있다(① 과정). 그리고 컨트롤러(130)는 프로그램 중단된 페이지(Pm)가 액세스되지 않도록 할당된 어드레스 맵핑을 해제할 수 있다(② 과정).

도 4에 도시된 바와 같이, 프로그램 중단된 페이지(Pm)와 관련된 관리 동작은, 프로그램 중단된 페이지(Pm)가 속한 메모리 블럭(BLK)의 유효 데이터를 새로운 메모리 블럭(BLK_F)으로 옮기는 동작을 포함할 수 있다. 즉, 컨트롤러(130)는 프로그램 중단된 페이지(Pm)가 속한 메모리 블럭(BLK)의 프로그램 완료 페이지들(P1~P(m-1))에 속한 메모리 셀들에 저장된 유효 데이터를 빈 메모리 블럭(BLK_F)의 대응하는 빈 페이지들(P1_F~P(m-1)_F)에 속한 메모리 셀들에 저장할 수 있다(① 과정). 컨트롤러(130)는 새로운 메모리 블럭(BLK_F)으로 옮겨진 유효 페이지들(P1_F~P(m-1)_F)의 어드레스 맵핑 정보를 갱신할 수 있다(② 과정). 그리고 컨트롤러(130)는 프로그램 중단된 페이지(Pm)가 속한 메모리 블럭(BLK)을 소거할 수 있다(③ 과정).

다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들 중에서 프로그램된 셀이 검출된 경우, 컨트롤러(130)는 검출 전압(Vdet)을 조절하기 위한 S160 단계를 수행할 수 있다. S160 단계에서, 컨트롤러(130)는 검출 전압(Vdet)을 증가시킬 수 있다. 그리고 컨트롤러(130)는 S140 단계 및 S150 단계를 다시 수행할 수 있다.

도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 설명하기 위한 불휘발성 메모리 장치의 메모리 셀의 문턱 전압 분포도이다. 그리고 도 6은 본 발명의 실시 예에 따른 경미하게 프로그램된 상태로 프로그램이 중단된 페이지를 검출하기 위한 방법을 설명하기 위한 도표이다.

도 5를 참조하면, 프로그램 중단된 페이지(Pm)와 프로그램 중단된 페이지(Pm)의 다음에 프로그램될 페이지(P(m+1))의 문턱 전압 분포가 예시적으로 도시되어 있다. 다음에 프로그램될 페이지(P(m+1))는 프로그램 동작이 수행되지 않았기 때문에, 다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들은 소거 상태(E)의 문턱 전압을 가질 것이다. 프로그램 동작의 초기에 갑작스럽게 전원 공급이 중단된 경우, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들은 정상적인 소거 상태의 문턱 전압보다 높은 문턱 전압을 가질 수 있다.

예를 들면, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들은, 소거 검증 전압(Vevf)보다 높고 읽기 전압(Vrd)보다 낮은 ⓓ+ⓔ+ⓕ+ⓖ 영역의 문턱 전압을 가질 수 있다. 여기에서, 소거 검증 전압(Vevf)은 메모리 셀이 소거되었는지를 검증하기 위한 전압이다. 그리고 읽기 전압(Vrd)은 프로그램 상태(P)로 프로그램된 메모리 셀을 독출하기 위한 전압이다. 만약, 메모리 셀이 단일 프로그램 상태(P)로 프로그램되지 않고, 멀티 레벨 셀(MLC)과 같이 복수의 프로그램 상태들(P1~Pn) 중 어느 하나로 프로그램되는 경우, 읽기 전압(Vrd)은 가장 낮은 문턱 전압을 갖는 프로그램 상태(P1)를 독출하기 위한 전압일 수 있다.

읽기 전압(Vrd)을 이용하여 프로그램 중단된 페이지(Pm)에 대한 독출 동작이 수행되면, ⓓ+ⓔ+ⓕ+ⓖ 영역을 포함하는 소거 상태(E)의 문턱 전압을 가지는 메모리 셀들은 온 셀, 즉, 소거된 셀로 독출되고, 프로그램 상태(P)의 문턱 전압을 가지는 메모리 셀들은 오프 셀, 즉, 프로그램된 셀로 독출될 수 있다. 이는, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들이 경미하게(slightly) 프로그램되어 ⓓ+ⓔ+ⓕ+ⓖ 영역의 문턱 전압을 가지더라도, 프로그램 중단된 페이지(Pm)는 데이터가 저장되지 않은 소거된 페이지로 인식될 수 있음을 의미한다.

다음에 프로그램될 페이지(P(m+1)), 즉, 순수하게 소거 상태를 유지하는 소거된 페이지와의 비교를 통해서 프로그램 중단된 페이지(Pm)가 경미하게 프로그램되어 있는지의 여부가 검출될 수 있다. 예시적으로, 다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들 역시 메모리 셀들 간의 방해(interference) 또는 간섭(disturb)에 의해서 소거 상태(E)보다는 높은 문턱 전압을 갖는 소거 상태(Ee)를 갖는 경우를 가정하자.

도 6에 도시된 도표와 같이, 검출 전압(Vdet1)을 이용하여 다음에 프로그램될 페이지(P(m+1))를 독출하면, 다음에 프로그램될 페이지(P(m+1)에 속한 메모리 셀들 중에서 ⓑ+ⓒ 영역의 문턱 전압을 갖는 메모리 셀들은 프로그램된 셀로 검출될 수 있다. 또한, 검출 전압(Vdet1)을 이용하여 프로그램 중단된 페이지(Pm)를 독출하면, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들 중에서 ⓔ+ⓕ+ⓖ 영역의 문턱 전압을 갖는 메모리 셀들 역시 프로그램된 셀로 검출될 수 있다.

다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들 중에서 프로그램된 셀이 검출되었기 때문에 또 다른 검출 전압(Vdet)을 이용하여 검증 절차가 수행될 수 있다. 검출 전압(Vdet1)보다 높은 전압을 갖는 검출 전압(Vdet2)을 이용하여 다음에 프로그램될 페이지(P(m+1))를 독출하면, 다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들 중에서 ⓒ 영역의 문턱 전압을 갖는 메모리 셀들은 프로그램된 셀로 검출될 수 있다. 또한, 검출 전압(Vdet2)을 이용하여 프로그램 중단된 페이지(Pm)를 독출하면, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들 중에서 ⓕ+ⓖ 영역의 문턱 전압을 갖는 메모리 셀들 역시 프로그램된 셀로 검출될 수 있다.

다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들 중에서 프로그램된 셀이 검출되었기 때문에 또 다른 검출 전압(Vdet)을 이용하여 검증 절차가 수행될 수 있다. 검출 전압(Vdet2)보다 높은 전압을 갖는 검출 전압(Vdet3)을 이용하여 다음에 프로그램될 페이지(P(m+1))를 독출하면, 다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들 중에서 프로그램된 셀은 검출되지 않을 것이다. 즉, 다음에 프로그램될 페이지(P(m+1))에 속한 메모리 셀들은 소거된 셀로 검출될 것이다. 반면, 검출 전압(Vdet3)을 이용하여 프로그램 중단된 페이지(Pm)를 독출하면, 프로그램 중단된 페이지(Pm)에 속한 메모리 셀들 중에서 ⓖ 영역의 문턱 전압을 갖는 메모리 셀들은 프로그램된 셀로 검출될 수 있다.

다음에 프로그램될 페이지(P(m+1)), 즉, 소거 상태를 유지하는 소거된 페이지에서는 프로그램된 셀이 검출되지 않고, 프로그램 중단된 페이지(Pm)에서는 프로그램된 셀이 검출된 경우, 프로그램 중단된 페이지(Pm)는 갑작스런 전원 중단으로 인해 경미하게 프로그램된 페이지로 판정될 수 있다. 즉, 프로그램 동작이 수행되지 않아서 확실하게 소거 상태를 유지하는 소거된 페이지(P(m+1))와, 프로그램 동작이 조금이라도 진행된 것으로 의심되는 프로그램 중단된 페이지(Pm)의 비교를 통해서, 프로그램 중단된 페이지(Pm)가 순수하게 소거 상태를 유지하는지, 경미하게 프로그램되었는지를 판단할 수 있다.

도 7은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.

데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 데스크톱 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, 차량용 인포테인먼트 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.

컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 불휘발성 메모리 장치(1220)를 액세스하도록 구성될 수 있다. 예를 들면, 컨트롤러(1210)는 불휘발성 메모리 장치(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성될 수 있다. 컨트롤러(1210)는 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동하도록 구성될 수 있다.

컨트롤러(1210)는 본 발명의 실시 예에 따른 프로그램 중단 페이지에 대한 검증 절차를 수행할 수 있다. 즉, 컨트롤러(1210)는 앞서 설명된 방법과 같이, 프로그램 동작이 수행되지 않아서 확실하게 소거 상태를 유지하는 소거된 페이지와, 프로그램 동작이 조금이라도 진행된 것으로 의심되는 프로그램 중단된 페이지의 비교를 통해서, 프로그램 중단된 페이지가 순수하게 소거 상태를 유지하는지, 경미하게 프로그램되었는지를 판단할 수 있다.

컨트롤러(1210)는 호스트 인터페이스(1211), 컨트롤 유닛(1212), 메모리 인터페이스(1213), 램(1214) 및 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.

컨트롤 유닛(1212)은 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성될 수 있다. 램(1214)은 컨트롤 유닛(1212)의 동작 메모리(working memory)로써 이용될 수 있다. 램(1214)은 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장할 수 있다.

호스트 인터페이스(1211)는 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(1211)는 USB(Universal Serial Bus) 프로토콜, UFS(Universal Flash Storage) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, 그리고 SAS(Serial Attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.

메모리 인터페이스(1213)는 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱하도록 구성될 수 있다. 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)와 데이터를 주고 받도록 구성될 수 있다.

에러 정정 코드 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 오류를 검출하도록 구성될 수 있다. 그리고 에러 정정 코드 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성될 수 있다. 한편, 에러 정정 코드 유닛(1215)은 메모리 시스템(1000)에 따라 컨트롤러(1210) 내에 구비되거나 밖에 구비될 수 있다.

불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.

컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 중 어느 하나로 제조될 수 있다.

도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.

SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.

SSD(2200)는 호스트 장치(2100)의 요청에 응답하여 동작할 수 있다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스하도록 구성될 수 있다. 예를 들면, SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성될 수 있다.

SSD 컨트롤러(2210)는 본 발명의 실시 예에 따른 프로그램 중단 페이지에 대한 검증 절차를 수행할 수 있다. 즉, SSD 컨트롤러(2210)는 앞서 설명된 방법과 같이, 프로그램 동작이 수행되지 않아서 확실하게 소거 상태를 유지하는 소거된 페이지와, 프로그램 동작이 조금이라도 진행된 것으로 의심되는 프로그램 중단된 페이지의 비교를 통해서, 프로그램 중단된 페이지가 순수하게 소거 상태를 유지하는지, 경미하게 프로그램되었는지를 판단할 수 있다.

버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장하도록 구성될 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장하도록 구성될 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.

불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.

전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공하도록 구성될 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성될 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.

SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.

도 9는 도 8에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스(2211), 호스트 인터페이스(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214) 및 램(2215)을 포함할 수 있다.

메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스를 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받도록 구성될 수 있다. 메모리 인터페이스(2211)는 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스(2211)는 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.

호스트 인터페이스(2212)는 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스(2212)는 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.

ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성될 수 있다. 생성된 패러티 비트는 불휘발성 메모리(2231~223n)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출하도록 구성될 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다.

컨트롤 유닛(2214)는 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성될 수 있다. 컨트롤 유닛(2214)는 호스트 장치(2100)의 요청에 응답하여 SSD 컨트롤러(2210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 램(2215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용될 수 있다.

도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(120), 도 7에 도시된 데이터 저장 장치(1200) 또는 도 8에 도시된 SSD(2200)로 구성될 수 있다.

네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.

데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장된다.

램(3400)은 컴퓨터 시스템(3000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어진다.

비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(3000)은 배터리(Battery), 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있다.

이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.

100 : 데이터 처리 시스템
110 : 호스트 장치
120 : 데이터 저장 장치
130 : 컨트롤러
131 : 동작 메모리 장치
133 : ECC 유닛
140 : 불휘발성 메모리 장치

Claims

데이터 저장 장치의 동작 방법에 있어서:
프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인지를 판단하는 단계; 및
상기 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인 경우, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
제1항에 있어서,
상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단하는 단계는,
상기 프로그램 중단된 페이지에 속한 메모리 셀들을 검출 전압을 이용해서 독출하는 단계;
상기 프로그램 중단된 페이지의 다음에 프로그램될 페이지에 속한 메모리 셀들을 상기 검출 전압을 이용해서 독출하는 단계; 및
상기 프로그램 중단된 페이지에 속한 메모리 셀들이 프로그램된 상태이고, 상기 다음에 프로그램될 페이지에 속한 메모리 셀들이 소거 상태인지를 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
제2항에 있어서,
상기 프로그램 중단된 페이지에 속한 메모리 셀들이 프로그램된 상태이고, 상기 다음에 프로그램될 페이지에 속한 메모리 셀들이 소거 상태인 경우, 상기 프로그램 중단된 페이지의 관리 동작을 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
제3항에 있어서,
상기 프로그램 중단된 페이지의 관리 동작을 수행하는 단계는 상기 프로그램 중단된 페이지가 사용되지 않도록 무효화 처리하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
제4항에 있어서,
상기 무효화 처리하는 단계는,
상기 프로그램 중단된 페이지에 속한 메모리 셀들에 더미 데이터를 프로그램하는 단계와, 상기 프로그램 중단된 페이지에 할당된 어드레스 맵핑을 해제하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
제3항에 있어서,
상기 프로그램 중단된 페이지의 관리 동작을 수행하는 단계는 상기 프로그램 중단된 페이지가 속한 메모리 블럭의 유효 데이터를 빈 메모리 블럭으로 옮기는 단계를 포함하는 데이터 저장 장치의 동작 방법.
제6항에 있어서,
상기 프로그램 중단된 페이지가 속한 메모리 블럭의 유효 데이터를 빈 메모리 블럭으로 옮기는 단계는,
상기 프로그램 중단된 페이지 이전에 프로그램 완료된 페이지에 속한 메모리 셀들에 저장된 데이터를 상기 빈 메모리 블럭의 대응하는 빈 페이지에 속한 메모리 셀들에 저장하는 단계;
상기 데이터가 저장된 상기 빈 페이지의 어드레스 맵핑 정보를 갱신하는 단계; 및
상기 프로그램 중단된 페이지가 속한 메모리 블럭을 소거하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
제2항에 있어서,
상기 프로그램 중단된 페이지에 속한 메모리 셀들이 프로그램된 상태이고, 상기 다음에 프로그램될 페이지에 속한 메모리 셀들이 프로그램된 상태인 경우, 상기 검출 전압을 증가시키는 단계; 및
상기 증가된 검출 전압에 따라서 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단하는 단계를 재수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
제2항에 있어서,
상기 검출 전압은 상기 프로그램 중단된 페이지에 속한 메모리 셀들 또는 상기 다음에 프로그램될 페이지에 속한 메모리 셀들이 소거되었는지를 검증하기 위한 소거검증 전압보다 높고, 상기 프로그램 중단된 페이지에 속한 메모리 셀들 또는 상기 다음에 프로그램될 페이지에 속한 메모리 셀들의 프로그램 상태를 독출하기 위한 읽기 전압보다 낮은 전압인 것을 특징으로 하는 데이터 저장 장치의 동작 방법.
제1항에 있어서,
상기 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태가 아닌 경우, 상기 프로그램 중단된 페이지에 속한 메모리 셀들에 저장된 데이터의 에러를 정정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
제1항에 있어서,
상기 프로그램 중단된 페이지에 속한 메모리 셀들에 저장된 데이터의 에러가 정정 가능한지의 여부를 판단하는 단계를 더 포함하되,
상기 프로그램 중단된 페이지에 속한 메모리 셀들에 저장된 데이터의 에러가 정정 가능한 경우에, 상기 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인지를 판단하는 단계를 수행하는 데이터 저장 장치의 동작 방법.
제11항에 있어서,
상기 프로그램 중단된 페이지에 속한 메모리 셀들에 저장된 데이터의 에러가 정정 불가능한 경우에, 상기 프로그램 중단된 페이지의 관리 동작을 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
제12항에 있어서,
상기 프로그램 중단된 페이지의 관리 동작을 수행하는 단계는, 상기 프로그램 중단된 페이지에 속한 메모리 셀들에 저장되어야 할 데이터를 빈 페이지에 속한 메모리 셀들에 저장하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
불휘발성 메모리 장치; 및
상기 불휘발성 메모리 장치의 동작을 제어하도록 구성된 컨트롤러를 포함하되,
상기 컨트롤러는 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인지를 판단하고, 상기 프로그램 중단된 페이지에 속한 메모리 셀들 모두가 소거 상태인 경우, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단하는 데이터 저장 장치.
제14항에 있어서,
상기 컨트롤러는, 상기 프로그램 중단된 페이지에 속한 메모리 셀들을 검출 전압을 이용해서 독출하고, 상기 프로그램 중단된 페이지의 다음에 프로그램될 페이지에 속한 메모리 셀들을 상기 검출 전압을 이용해서 독출하고, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 프로그램된 상태이고, 상기 다음에 프로그램될 페이지에 속한 메모리 셀들이 소거 상태인지를 판단하는 과정을 통해서, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 판단하는 데이터 저장 장치.
제15항에 있어서,
상기 컨트롤러는, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 프로그램된 상태이고, 상기 다음에 프로그램될 페이지에 속한 메모리 셀들이 소거 상태인 경우, 상기 프로그램 중단된 페이지의 관리 동작을 수행하는 데이터 저장 장치.
제16항에 있어서,
상기 컨트롤러는 상기 프로그램 중단된 페이지가 사용되지 않도록 무효화 처리하는 상기 관리 동작을 수행하는 데이터 저장 장치.
제16항에 있어서,
상기 컨트롤러는 상기 프로그램 중단된 페이지가 속한 메모리 블럭의 유효 데이터를 빈 메모리 블럭으로 옮기는 상기 관리 동작을 수행하는 데이터 저장 장치.
제15항에 있어서,
상기 컨트롤러는, 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 프로그램된 상태이고, 상기 다음에 프로그램될 페이지에 속한 메모리 셀들이 프로그램된 상태인 경우, 상기 검출 전압을 증가시키고, 상기 증가된 검출 전압에 따라서 상기 프로그램 중단된 페이지에 속한 메모리 셀들이 소거 검증 전압보다 높고, 읽기 전압보다는 낮은 문턱 전압을 갖는지의 여부를 다시 판단하는 데이터 저장 장치.
제15항에 있어서,
상기 검출 전압은 상기 프로그램 중단된 페이지에 속한 메모리 셀들 또는 상기 다음에 프로그램될 페이지에 속한 메모리 셀들이 소거되었는지를 검증하기 위한 소거검증 전압보다 높고, 상기 프로그램 중단된 페이지에 속한 메모리 셀들 또는 상기 다음에 프로그램될 페이지에 속한 메모리 셀들의 프로그램 상태를 독출하기 위한 읽기 전압보다 낮은 전압인 것을 특징으로 하는 데이터 저장 장치.