KR20170109344A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170109344A
KR20170109344A KR1020160033347A KR20160033347A KR20170109344A KR 20170109344 A KR20170109344 A KR 20170109344A KR 1020160033347 A KR1020160033347 A KR 1020160033347A KR 20160033347 A KR20160033347 A KR 20160033347A KR 20170109344 A KR20170109344 A KR 20170109344A
Authority
KR
South Korea
Prior art keywords
memory device
nonvolatile memory
page
controller
data
Prior art date
Application number
KR1020160033347A
Other languages
English (en)
Other versions
KR102474937B1 (ko
Inventor
김현준
박병규
양중섭
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160033347A priority Critical patent/KR102474937B1/ko
Priority to US15/186,216 priority patent/US9837166B2/en
Priority to CN201610644153.9A priority patent/CN107219998B/zh
Publication of KR20170109344A publication Critical patent/KR20170109344A/ko
Application granted granted Critical
Publication of KR102474937B1 publication Critical patent/KR102474937B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는, 제1 페이지에 데이터가 쓰여지도록 제어하는 컨트롤러; 및 상기 제1 페이지가 쓰여졌는지의 여부에 따라서 상기 데이터를 쓰기 위한 쓰기 동작을 수행하는 불휘발성 메모리 장치를 포함하되, 상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발하였는지의 여부를 의미하는 오버라이트 정보를 포함하는 상태 정보를 상기 컨트롤러로 제공한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 의도하지 않은 덮어쓰기 동작이 컨트롤러에 의해서 요청되더라도 이를 처리할 수 있는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 페이지에 데이터가 쓰여지도록 제어하는 컨트롤러; 및 상기 제1 페이지가 쓰여졌는지의 여부에 따라서 상기 데이터를 쓰기 위한 쓰기 동작을 수행하는 불휘발성 메모리 장치를 포함하되, 상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발하였는지의 여부를 의미하는 오버라이트 정보를 포함하는 상태 정보를 상기 컨트롤러로 제공한다.
본 발명의 실시 예에 따른 컨트롤러와 상기 컨트롤러의 제어에 따라서 동작하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법은, 상기 컨트롤러는 제1 페이지에 데이터가 쓰여지도록 상기 불휘발성 메모리 장치를 제어하고; 상기 불휘발성 메모리 장치는 상기 제1 페이지가 쓰여졌는지의 여부에 따라서 상기 데이터를 쓰기 위한 쓰기 동작을 수행하고; 상기 컨트롤러는 상기 쓰기 동작의 결과를 포함하는 상태 정보를 제공하도록 상기 불휘발성 메모리 장치를 제어하고; 그리고 상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발하였는지의 여부를 의미하는 오버라이트 정보를 포함하는 상기 상태 정보를 상기 컨트롤러로 제공한다.
본 발명의 실시 예에 따르면 의도하지 않은 덮어쓰기 동작이 컨트롤러에 의해서 요청되더라도, 불휘발성 메모리 장치는 이를 처리하고, 처리 결과를 컨트롤러에 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 오버라이트 동작을 예시적으로 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 오버라이트 동작을 예시적으로 설명하기 위한 다른 도면이다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 오버라이트 동작을 예시적으로 설명하기 위한 다른 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나, 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 호스트 장치로부터 입력된 요청을 분석하고 처리할 수 있다. 컨트롤러(200)는 호스트 장치의 요청을 처리하기 위해서 불휘발성 메모리 장치(300)를 제어할 수 있다. 컨트롤러(200)는 불휘발성 메모리 장치(300)의 동작을 제어하기 위한 제어 신호들, 예를 들면, 커맨드, 어드레스, 제어 클럭 신호 등을 생성하고, 불휘발성 메모리 장치(300)로 제공할 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다. 이하의 설명에서, 낸드 플래시 메모리 장치로 구성된 불휘발성 메모리 장치(300)가 예시될 것이다.
불휘발성 메모리 장치(300)는 메모리 셀 영역(310), 컨트롤 로직(360) 및 상태 레지스터(370)를 포함할 수 있다.
메모리 셀 영역(310)에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지(PG)로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지(PG)로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 소거되는 메모리 셀들은 메모리 블럭(BLK)으로 구성될 수 있다.
설명의 간략화를 위해서, 하나의 메모리 블럭(BLK)으로 구성된 메모리 셀 영역(310)이 예시될 것이다. 그리고 4개의 워드 라인들(WL1 내지 WL4)과 2개의 비트 라인들(BL1 및 BL2)이 서로 교차된 영역에 배열된 메모리 셀들을 포함하는 메모리 블럭(BLK)이 예시될 것이다. 앞서 설명된 바와 같이, 동일한 워드 라인에 연결되는 메모리 셀들은 페이지들(PG1 내지 PG4)로 각각 구성될 수 있다. 메모리 셀 영역(310)을 구성하는 메모리 블럭의 수 및 메모리 블럭당 포함되는 페이지들의 수는 다양하게 변경될 수 있다.
컨트롤 로직(360)은 컨트롤러(200)의 요청에 따라서 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 컨트롤러(200)로부터 제공된 제어 신호에 따라서 읽기, 쓰기, 소거 동작과 같은 동작을 제어할 수 있다.
상태 레지스터(370)는 불휘발성 메모리 장치(300)의 상태 정보를 저장할 수 있다. 상태 레지스터(370)에 저장된 상태 정보는 상태 읽기 명령과 같은 컨트롤러(200)의 요청에 따라서 컨트롤러(200)로 제공될 수 있다.
상태 정보는, 컨트롤러(200)의 요청에 따라서 불휘발성 메모리 장치(300)가 수행한 동작의 결과와 관련된 정보를 포함할 수 있다. 예시적으로, 상태 정보는 수행된 동작의 결과, 즉, 수행된 동작이 패스되었는지 또는 페일되었는지에 대한 패스/페일 정보를 포함할 수 있다. 쓰기 동작이 요청된 경우, 상태 정보는 쓰기 동작이 오버라이트를 유발하였는지에 대한 정보(이하, 오버라이트 정보라 칭함)를 포함할 수 있다.
쓰기 동작이 오버라이트 동작에 의해서 수행되었을 때, 상태 정보에 포함된 오버라이트 정보는 컨트롤러(200)로 제공될 수 있다. 컨트롤러(200)는 오버라이트 정보에 근거하여 예외 처리 동작을 수행할 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다. 도 1의 메모리 셀 영역(310)에 포함된 메모리 셀들이 싱글 레벨 셀(SLC) 타입으로 구성되는 경우, 메모리 셀들은, 도 2에 도시된 바와 같이, 제1 상태(E)의 문턱 전압을 갖도록 소거되고, 제2 상태(P)의 문턱 전압을 갖도록 쓰여질 수 있다.
읽기 동작 시, 제1 상태(E)와 제2 상태(P) 사이의 전압 레벨을 갖는 읽기 전압(Vrd)이 메모리 셀들에 인가될 수 있다. 읽기 전압(Vrd)이 인가되면, 제1 상태(E)의 문턱 전압을 갖는 메모리 셀은 데이터 "1"을 저장하는 온 셀로 판별되고, 제2 상태(P)의 문턱 전압을 갖는 메모리 셀은 데이터 "0"을 저장하는 오프 셀로 판별될 것이다.
쓰기 동작 시, 메모리 셀의 쓰기 동작이 완료되었는지의 여부를 판단하기 위해서, 읽기 전압(Vrd)보다 높은 전압 레벨을 갖는 검증 전압(Vvf)이 메모리 셀에 인가될 수 있다. 검증 전압(Vvf)이 인가되면, 문턱 전압이 검증 전압(Vvf)보다 낮은 메모리 셀은 데이터 "1"을 저장하는 온 셀, 즉, 쓰기 동작이 완료되지 않은 메모리 셀로 판별되고, 문턱 전압이 검증 전압(Vvf)보다 높은 메모리 셀은 데이터 "0"을 저장하는 오프 셀, 즉, 쓰기 동작이 완료된 메모리 셀로 판별될 수 있다.
데이터가 쓰여진 상태의 메모리 셀에 데이터를 다시 쓰기 위해서는 소거 동작이 선행되어야 할 것이다. 이를 쓰기 전 소거 (erase-before-write) 동작이라 한다. 도 2를 참조하여 예를 들면, 제2 상태(P)의 문턱 전압을 갖는 메모리 셀(즉, 쓰기 동작이 완료된 메모리 셀)에 데이터를 다시 쓰기 위해서, 메모리 셀의 문턱 전압은 제1 상태(E)로 되돌려져야 할 것이다. 데이터가 쓰여진 상태의 메모리 셀에 데이터를 다시 쓰는 동작은 오버라이트 동작이라 정의될 수 있다.
불휘발성 메모리 장치(300)가 오버라이트 동작이 가능하더라도, 컨트롤러(200)는 데이터 신뢰성을 높이기 위해서 오버라이트 동작을 요청하지 않을 것이다. 즉, 컨트롤러(200)는 이전에 쓰기 요청된 물리 어드레스(예를 들면, 불휘발성 메모리 장치(300)의 페이지를 액세스하기 위한 어드레스)에 쓰기 동작을 다시 요청하지 않을 것이다.
하지만, 컨트롤러(200)는, 잘못된 어드레스 맵핑 정보에 의해서, 의도하지 않게 오버라이트 동작을 요청할 수 있다. 불휘발성 메모리 장치(300)는, 의도하지 않게 오버라이트 동작이 요청되더라도, 오버라이트 동작을 처리할 수 있으며, 오버라이트 동작이 요청되었음을 그리고 오버라이트 동작의 처리 결과를 상태 정보를 이용하여 컨트롤러(200)로 제공할 수 있다. 오버라이트 동작이 요청된 경우, 불휘발성 메모리 장치(300)의 동작이 이하의 도면을 참조하여 상세히 설명될 것이다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 오버라이트 동작을 예시적으로 설명하기 위한 도면이다. 설명의 편의를 위해서, 컨트롤러(200)의 요청, 즉, 불휘발성 메모리 장치(300)에 대한 제어 동작과, 컨트롤러(200)의 제어에 따른 불휘발성 메모리 장치(300)의 동작이 도 3에 개념적으로 도시되었다. 컨트롤러(200)의 제어 동작은 커맨드, 어드레스, 제어 신호들을 불휘발성 메모리 장치(300)로 제공하는 구체적인 동작에 의해서 수행될 수 있다. 또한, 불휘발성 메모리 장치(300)의 동작은 기 설정된 바이어스 조건과 타이밍 조건 등에 따라서 동작하는 내부 기능 블럭들에 의해서 수행될 수 있다.
도 3에 도시된 소거 상태 테이블(EST)은, 불휘발성 메모리 장치(300) 내부적으로 관리되는 정보로서, 모든 페이지들 각각의 상태 정보를 포함할 수 있다. 즉, 소거 상태 테이블(EST)은 페이지들(PG1~PG4) 각각이 쓰여진 상태인지 소거된 상태인지에 대한 정보를 포함할 수 있다. 불휘발성 메모리 장치(300)의 초기화 동작 동안, 메모리 셀 영역(310)의 일부 영역에 저장된 소거 상태 테이블(EST)이 컨트롤 로직(360) 내부의 레지스터(도시되지 않음)에 로딩될 수 있다. 또는, 불휘발성 메모리 장치(300)의 초기화 동작 동안, 페이지들(PG1~PG4) 각각의 스페어(spare) 영역으로부터 페이지의 상태 정보를 스캔하여 생성된 소거 상태 테이블(EST)이 컨트롤 로직(360) 내부의 레지스터(도시되지 않음)에 로딩될 수 있다.
① 단계(WRC)에서, 컨트롤러(200)는 새로운 데이터(NEWD)가 제2 페이지(PG2)에 쓰여지도록 불휘발성 메모리 장치(300)를 제어할 수 있다.
② 단계(WR)에서, 불휘발성 메모리 장치(300)는 쓰기 요청된 제2 페이지(PG2)의 상태에 따라서 새로운 데이터(NEWD)를 쓰기 위한 쓰기 동작을 수행할 수 있다. 즉, 불휘발성 메모리 장치(300)는 소거 상태 테이블(EST)을 참조하여 새로운 데이터(NEWD)를 쓰기 위한 쓰기 동작을 달리할 수 있다.
예시적으로, 쓰기 요청된 제2 페이지(PG2)가 쓰여진 상태인 경우(즉, ES=0인 경우), 불휘발성 메모리 장치(300)는 새로운 데이터(NEWD)를 쓰기 요청된 제2 페이지(PG2)에 오버라이트(OVW) 할 수 있다. 오버라이트 동작이 수행되면, 쓰기 요청된 제2 페이지(PG2)에 이미 저장되어있던 데이터는 소실될 수 있다.
만약, 쓰기 요청된 제2 페이지(PG2)가 소거 상태인 경우(즉, ES=1인 경우)라면, 불휘발성 메모리 장치(300)는 새로운 데이터(NEWD)를 쓰기 요청된 제2 페이지(PG2)에 정상적으로 쓸 것이다.
③ 단계(RDC)에서, 컨트롤러(200)는 수행한 동작에 대한 상태 정보(ST)가 전송되도록 불휘발성 메모리 장치(300)를 제어할 수 있다.
④ 단계(PV)에서, 불휘발성 메모리 장치(300)는 상태 레지스터(370)에 저장된 상태 정보(ST)를 컨트롤러(200)로 제공할 수 있다.
쓰기 동작이 패스된 경우, 상태 정보(ST)는 쓰기 동작이 패스되었음을 의미하는 패스/페일 정보(P)를 포함할 수 있다. 쓰기 동작이 페일된 경우, 상태 정보(ST)는 쓰기 동작이 페일되었음을 의미하는 패스/페일 정보(F)를 포함할 수 있다.
쓰여진 상태인 제2 페이지(PG2)에 다시 쓰기가 요청되었기 때문에, 상태 정보(ST)는 쓰기 동작이 오버라이트를 유발했음을 의미하는 오버라이트 정보(OVW)를 포함할 수 있다.
즉, 불휘발성 메모리 장치(300)는, 상태 정보(ST)를 통해서, 쓰기 동작이 오버라이트를 유발했으며, 오버라이트 방식으로 수행된 쓰기 동작이 패스되었는지 또는 페일되었는지를 의미하는 정보를 컨트롤러(200)로 제공할 수 있다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 오버라이트 동작을 예시적으로 설명하기 위한 다른 도면이다. 설명의 편의를 위해서, 컨트롤러(200)의 요청, 즉, 불휘발성 메모리 장치(300)에 대한 제어 동작과, 컨트롤러(200)의 제어에 따른 불휘발성 메모리 장치(300)의 동작이 도 4에 개념적으로 도시되었다. 컨트롤러(200)의 제어 동작은 커맨드, 어드레스, 제어 신호들을 불휘발성 메모리 장치(300)로 제공하는 구체적인 동작에 의해서 수행될 수 있다. 또한, 불휘발성 메모리 장치(300)의 동작은 기 설정된 바이어스 조건과 타이밍 조건 등에 따라서 동작하는 내부 기능 블럭들에 의해서 수행될 수 있다.
도 4에 도시된 소거 상태 테이블(EST)은, 불휘발성 메모리 장치(300) 내부적으로 관리되는 정보로서, 모든 페이지들 각각의 상태 정보를 포함할 수 있다. 즉, 소거 상태 테이블(EST)은 페이지들(PG1~PG4) 각각이 쓰여진 상태인지 소거된 상태인지에 대한 정보를 포함할 수 있다. 불휘발성 메모리 장치(300)의 초기화 동작 동안, 메모리 셀 영역(310)의 일부 영역에 저장된 소거 상태 테이블(EST)이 컨트롤 로직(360) 내부의 레지스터(도시되지 않음)에 로딩될 수 있다. 또는, 불휘발성 메모리 장치(300)의 초기화 동작 동안, 페이지들(PG1~PG4) 각각의 스페어(spare) 영역으로부터 페이지의 상태 정보를 스캔하여 생성된 소거 상태 테이블(EST)이 컨트롤 로직(360) 내부의 레지스터(도시되지 않음)에 로딩될 수 있다.
① 단계(WRC)에서, 컨트롤러(200)는 새로운 데이터(NEWD)가 제2 페이지(PG2)에 쓰여지도록 불휘발성 메모리 장치(300)를 제어할 수 있다.
② 단계(WR)에서, 불휘발성 메모리 장치(300)는 쓰기 요청된 제2 페이지(PG2)의 상태에 따라서 새로운 데이터(NEWD)를 쓰기 위한 쓰기 동작을 수행할 수 있다. 즉, 불휘발성 메모리 장치(300)는 소거 상태 테이블(EST)을 참조하여 새로운 데이터(NEWD)를 쓰기 위한 쓰기 동작을 달리할 수 있다.
예시적으로, 쓰기 요청된 제2 페이지(PG2)가 쓰여진 상태인 경우(즉, ES=0인 경우), 불휘발성 메모리 장치(300)는 새로운 데이터(NEWD)의 쓰기 동작을 무시할 수 있다. 즉, 불휘발성 메모리 장치(300)는 쓰기 요청된 제2 페이지(PG2)에 이미 저장된 데이터를 보존하기 위해서, 쓰기 요청된 제2 페이지(PG2)에 새로운 데이터(NEWD)를 저장하기 위한 쓰기 동작을 생략할 것이다.
③ 단계(RDC)에서, 컨트롤러(200)는 수행한 동작에 대한 상태 정보(ST)가 전송되도록 불휘발성 메모리 장치(300)를 제어할 수 있다.
④ 단계(PV)에서, 불휘발성 메모리 장치(300)는 상태 레지스터(370)에 저장된 상태 정보(ST)를 컨트롤러(200)로 제공할 수 있다.
쓰기 동작이 무시되었기 때문에, 상태 정보(ST)는, 쓰기 동작이 페일되었음을 의미하는 패스/페일 정보(F)를 포함할 수 있다.
쓰여진 상태인 제2 페이지(PG2)에 다시 쓰기가 요청됨에 따라 쓰기 동작이 무시되었기 때문에, 상태 정보(ST)는 쓰기 동작이 오버라이트를 유발했음을 의미하는 정보(OVW)를 포함할 수 있다.
즉, 불휘발성 메모리 장치(300)는, 상태 정보(ST)를 통해서, 쓰기 동작이 오버라이트를 유발했으며, 그로 인해서 쓰기 동작이 페일로 종료되었음을 의미하는 정보를 컨트롤러(200)로 제공할 수 있다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 오버라이트 동작을 예시적으로 설명하기 위한 다른 도면이다. 설명의 편의를 위해서, 컨트롤러(200)의 요청, 즉, 불휘발성 메모리 장치(300)에 대한 제어 동작과, 컨트롤러(200)의 제어에 따른 불휘발성 메모리 장치(300)의 동작이 도 5에 개념적으로 도시되었다. 컨트롤러(200)의 제어 동작은 커맨드, 어드레스, 제어 신호들을 불휘발성 메모리 장치(300)로 제공하는 구체적인 동작에 의해서 수행될 수 있다. 또한, 불휘발성 메모리 장치(300)의 동작은 기 설정된 바이어스 조건과 타이밍 조건 등에 따라서 동작하는 내부 기능 블럭들에 의해서 수행될 수 있다.
도 5에 도시된 소거 상태 테이블(EST)은, 불휘발성 메모리 장치(300) 내부적으로 관리되는 정보로서, 모든 페이지들 각각의 상태 정보를 포함할 수 있다. 즉, 소거 상태 테이블(EST)은 페이지들(PG1~PG4) 각각이 쓰여진 상태인지 소거된 상태인지에 대한 정보를 포함할 수 있다. 불휘발성 메모리 장치(300)의 초기화 동작 동안, 메모리 셀 영역(310)의 일부 영역에 저장된 소거 상태 테이블(EST)이 컨트롤 로직(360) 내부의 레지스터(도시되지 않음)에 로딩될 수 있다. 또는, 불휘발성 메모리 장치(300)의 초기화 동작 동안, 페이지들(PG1~PG4) 각각의 스페어(spare) 영역으로부터 페이지의 상태 정보를 스캔하여 생성된 소거 상태 테이블(EST)이 컨트롤 로직(360) 내부의 레지스터(도시되지 않음)에 로딩될 수 있다.
① 단계(WRC)에서, 컨트롤러(200)는 새로운 데이터(NEWD)가 제2 페이지(PG2)에 쓰여지도록 불휘발성 메모리 장치(300)를 제어할 수 있다.
② 단계(WR)에서, 불휘발성 메모리 장치(300)는 쓰기 요청된 제2 페이지(PG2)의 상태에 따라서 새로운 데이터(NEWD)를 쓰기 위한 쓰기 동작을 수행할 수 있다. 즉, 불휘발성 메모리 장치(300)는 소거 상태 테이블(EST)을 참조하여 새로운 데이터(NEWD)를 쓰기 위한 쓰기 동작을 달리할 수 있다.
예시적으로, 쓰기 요청된 제2 페이지(PG2)가 쓰여진 상태인 경우(즉, ES=0인 경우), 불휘발성 메모리 장치(300)는 새로운 데이터(NEWD)를 쓰기 요청된 제2 페이지(PG2) 이외의 페이지, 예를 들면, 제3 페이지(PG3)에 쓸 수 있다. 즉, 불휘발성 메모리 장치(300)는 쓰기 요청된 제2 페이지(PG2)에 이미 저장된 데이터를 보존하기 위해서 쓰기 요청된 제2 페이지(PG2)에 새로운 데이터(NEWD)를 오버라이트하지 않고, 소거 상태에 있는 다른 페이지, 예를 들면, 제3 페이지(PG3)에 쓸 수 있다.
불휘발성 메모리 장치(300)는, 소거 상태인 제3 페이지(PG3)에 새로운 데이터(NEWD)를 쓴 이후에, 제3 페이지(PG3)의 상태 정보를 갱신할 수 있다.
③ 단계(RDC)에서, 컨트롤러(200)는 수행한 동작에 대한 상태 정보(ST)가 전송되도록 불휘발성 메모리 장치(300)를 제어할 수 있다.
④ 단계(PV)에서, 불휘발성 메모리 장치(300)는 상태 레지스터(370)에 저장된 상태 정보(ST)를 컨트롤러(200)로 제공할 수 있다.
쓰기 동작이 패스된 경우, 상태 정보(ST)는 쓰기 동작이 패스되었음을 의미하는 패스/페일 정보(P)를 포함할 수 있다. 쓰기 동작이 페일된 경우, 상태 정보(ST)는 쓰기 동작이 페일되었음을 의미하는 패스/페일 정보(F)를 포함할 수 있다.
쓰여진 상태인 제2 페이지(PG2)에 다시 쓰기가 요청되었기 때문에, 상태 정보(ST)는 쓰기 동작이 오버라이트를 유발했음을 의미하는 오버라이트 정보(OVW)를 포함할 수 있다.
쓰기 요청된 제2 페이지(PG2) 이외의 페이지에 새로운 데이터(NEWD)가 저장되었기 때문에, 상태 정보(ST)는 새로운 데이터(NEWD)가 저장된 어드레스에 대한 정보(ADDR)를 포함할 수 있다. 예시적으로, 상태 정보(ST)에 포함된 어드레스 정보(ADDR)는 새로운 데이터(NEWD)가 저장된 페이지(PG3)의 어드레스를 의미할 수 있다. 다른 예로서, 상태 정보(ST)에 포함된 어드레스 정보(ADDR)는, 쓰기 요청된 페이지(PG2)와 실제 데이터가 저장된 페이지(PG3)의 연관 관계에 대한 정보, 예를 들면, 페이지 오프셋 정보를 포함할 수 있다. 페이지 오프셋 정보는 실제 데이터가 저장된 페이지(PG3)의 어드레스를 산출하기 위한 값으로서, 쓰기 요청된 페이지(PG2)의 어드레스로부터의 변화량 또는 증감량을 의미할 수 있다.
불휘발성 메모리 장치(300)는, 상태 정보(ST)를 통해서, 쓰기 동작이 오버라이트를 유발했으며, 쓰기 요청된 페이지 이외의 다른 페이지에 수행된 쓰기 동작이 패스되었는지 또는 페일되었는지를 의미하는 정보를 컨트롤러(200)로 제공할 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214) 그리고 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로 저장될 데이터를 ECC 인코딩할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터를 ECC 디코딩할 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
불휘발성 메모리 장치(1220)는, 도 3 내지 도 5를 참조하여 설명된 바와 같이, 오버라이트 정보를 포함하는 상태 정보를 컨트롤러(1210)의 요청에 따라서 제공할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
불휘발성 메모리 장치들(2231~223n)은, 도 3 내지 도 5를 참조하여 설명된 바와 같이, 오버라이트 정보를 포함하는 상태 정보를 SSD 컨트롤러(2210)의 요청에 따라서 제공할 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214) 및 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2215)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 6에 도시된 데이터 저장 장치(1200) 또는 도 7에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다. 도 10을 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 열 디코더(330), 데이터 읽기/쓰기 블럭(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(340)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(340)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(340)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(340)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(330)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(330)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(340)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다. 비록도시 되지는 않았지만, 제어 로직(360)은 상태 정보를 저장하는 상태 레지스터(370)를 포함할 수 있다. 제어 로직(360)은 외부 장치의 요청에 따라서 오버라이트 정보를 포함하는 상태 정보를 제공할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
300 : 불휘발성 메모리 장치
310 : 메모리 셀 영역
360 : 컨트롤 로직
370 : 상태 레지스터

Claims (20)

  1. 제1 페이지에 데이터가 쓰여지도록 제어하는 컨트롤러; 및
    상기 제1 페이지가 쓰여졌는지의 여부에 따라서 상기 데이터를 쓰기 위한 쓰기 동작을 수행하는 불휘발성 메모리 장치를 포함하되,
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발하였는지의 여부를 의미하는 오버라이트 정보를 포함하는 상태 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제1 페이지가 쓰여진 상태인 것으로 판단하는 경우, 상기 데이터를 상기 제1 페이지에 오버라이트하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발했음을 의미하는 상기 오버라이트 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제1 페이지가 쓰여진 상태인 것으로 판단하는 경우, 상기 데이터를 쓰기 위한 쓰기 동작을 생략하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발했음을 의미하는 상기 오버라이트 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제1 페이지가 쓰여진 상태인 것으로 판단하는 경우, 상기 데이터를 상기 제1 페이지와 다른 제2 페이지에 쓰는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발했음을 의미하는 상기 오버라이트 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  8. 제6항에 있어서,
    상기 불휘발성 메모리 장치는 상기 데이터가 저장된 상기 제2 페이지의 어드레스에 대한 정보를 더 포함하는 상기 상태 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  9. 제1항에 있어서,
    상기 컨트롤러는 상기 상태 정보가 전송되도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  10. 제1항에 있어서,
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 패스되었는지 또는 페일되었는지를 의미하는 패스/페일 정보를 더 포함하는 상기 상태 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  11. 컨트롤러와 상기 컨트롤러의 제어에 따라서 동작하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법에 있어서,
    상기 컨트롤러는 제1 페이지에 데이터가 쓰여지도록 상기 불휘발성 메모리 장치를 제어하고;
    상기 불휘발성 메모리 장치는 상기 제1 페이지가 쓰여졌는지의 여부에 따라서 상기 데이터를 쓰기 위한 쓰기 동작을 수행하고;
    상기 컨트롤러는 상기 쓰기 동작의 결과를 포함하는 상태 정보를 제공하도록 상기 불휘발성 메모리 장치를 제어하고; 그리고
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발하였는지의 여부를 의미하는 오버라이트 정보를 포함하는 상기 상태 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  12. 제11항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제1 페이지가 쓰여진 상태인 것으로 판단하는 경우, 상기 데이터를 상기 제1 페이지에 오버라이트하는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발했음을 의미하는 상기 오버라이트 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치의 동작 방법.
  14. 제11항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제1 페이지가 쓰여진 상태인 것으로 판단하는 경우, 상기 데이터를 쓰기 위한 쓰기 동작을 생략하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발했음을 의미하는 상기 오버라이트 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치의 동작 방법.
  16. 제11항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제1 페이지가 쓰여진 상태인 것으로 판단하는 경우, 상기 데이터를 상기 제1 페이지와 다른 제2 페이지에 쓰는 데이터 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 오버라이트를 유발했음을 의미하는 상기 오버라이트 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치의 동작 방법.
  18. 제16항에 있어서,
    상기 불휘발성 메모리 장치는 상기 데이터가 저장된 상기 제2 페이지의 어드레스에 대한 정보를 더 포함하는 상기 상태 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치의 동작 방법.
  19. 제11항에 있어서,
    상기 불휘발성 메모리 장치는 상기 쓰기 동작이 패스되었는지 또는 페일되었는지를 의미하는 패스/페일 정보를 더 포함하는 상기 상태 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치의 동작 방법.
  20. 제11항에 있어서,
    상기 불휘발성 메모리 장치는 상기 제1 페이지가 쓰여진 상태인지 소거된 상태인지를 관리하기 위한 소거 상태 테이블을 참조하여 상기 제1 페이지가 쓰여졌는지를 더 판단하는 데이터 저장 장치의 동작 방법.
KR1020160033347A 2016-03-21 2016-03-21 데이터 저장 장치 및 그것의 동작 방법 KR102474937B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160033347A KR102474937B1 (ko) 2016-03-21 2016-03-21 데이터 저장 장치 및 그것의 동작 방법
US15/186,216 US9837166B2 (en) 2016-03-21 2016-06-17 Data storage device and operating method thereof
CN201610644153.9A CN107219998B (zh) 2016-03-21 2016-08-08 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160033347A KR102474937B1 (ko) 2016-03-21 2016-03-21 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170109344A true KR20170109344A (ko) 2017-09-29
KR102474937B1 KR102474937B1 (ko) 2022-12-07

Family

ID=59855937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160033347A KR102474937B1 (ko) 2016-03-21 2016-03-21 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US9837166B2 (ko)
KR (1) KR102474937B1 (ko)
CN (1) CN107219998B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190125922A (ko) * 2018-04-30 2019-11-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190085644A (ko) * 2018-01-11 2019-07-19 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그것의 동작 방법
CN109683815B (zh) * 2018-12-13 2021-03-23 北京计算机技术及应用研究所 一种双控磁盘阵列分层存储方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6851015B2 (en) * 2001-05-22 2005-02-01 Sankyo Seiki Mfg. Co., Ltd. Method of overwriting data in nonvolatile memory and a control apparatus used for the method
KR20100037789A (ko) * 2008-10-02 2010-04-12 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20100046757A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 메모리 장치 및 그 프로그램 방법
KR101115843B1 (ko) * 2004-05-06 2012-03-09 파나소닉 주식회사 반도체 메모리장치
US20130265830A1 (en) * 2012-04-04 2013-10-10 Sandisk Technologies Inc. Multiple write operations without intervening erase
KR20140029709A (ko) * 2012-08-29 2014-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9043672B2 (en) * 2013-02-27 2015-05-26 Kabushiki Kaisha Toshiba Memory controller, storage device, and memory control method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389867B1 (ko) 2001-06-04 2003-07-04 삼성전자주식회사 플래시 메모리 관리방법
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
KR100739681B1 (ko) 2003-03-24 2007-07-13 삼성전자주식회사 한번 기록 정보 저장 매체에 있어서 오버라이트 방법
CN102662852B (zh) * 2012-03-20 2015-05-27 山东省科学院自动化研究所 一种利用MCU内部数据Flash存储非易失性数据的方法
KR20140100330A (ko) * 2013-02-06 2014-08-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR20150095360A (ko) * 2014-02-13 2015-08-21 에스케이하이닉스 주식회사 저항성 메모리 장치 및 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6851015B2 (en) * 2001-05-22 2005-02-01 Sankyo Seiki Mfg. Co., Ltd. Method of overwriting data in nonvolatile memory and a control apparatus used for the method
KR101115843B1 (ko) * 2004-05-06 2012-03-09 파나소닉 주식회사 반도체 메모리장치
KR20100037789A (ko) * 2008-10-02 2010-04-12 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20100046757A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 메모리 장치 및 그 프로그램 방법
US20130265830A1 (en) * 2012-04-04 2013-10-10 Sandisk Technologies Inc. Multiple write operations without intervening erase
KR20140029709A (ko) * 2012-08-29 2014-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9043672B2 (en) * 2013-02-27 2015-05-26 Kabushiki Kaisha Toshiba Memory controller, storage device, and memory control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190125922A (ko) * 2018-04-30 2019-11-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20170271024A1 (en) 2017-09-21
US9837166B2 (en) 2017-12-05
CN107219998B (zh) 2020-05-05
CN107219998A (zh) 2017-09-29
KR102474937B1 (ko) 2022-12-07

Similar Documents

Publication Publication Date Title
KR102456118B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102465321B1 (ko) 데이터 저장 장치
CN107168886B (zh) 数据存储装置及其操作方法
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR20180051272A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170099618A (ko) 데이터 저장 장치
KR20170111386A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107066201B (zh) 数据存储装置及其方法
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102620727B1 (ko) 전자 장치
KR20180089742A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102474937B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102434840B1 (ko) 데이터 저장 장치
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11586379B2 (en) Memory system and method of operating the same
KR102372828B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)