KR20150095360A - 저항성 메모리 장치 및 동작 방법 - Google Patents

저항성 메모리 장치 및 동작 방법 Download PDF

Info

Publication number
KR20150095360A
KR20150095360A KR1020140016576A KR20140016576A KR20150095360A KR 20150095360 A KR20150095360 A KR 20150095360A KR 1020140016576 A KR1020140016576 A KR 1020140016576A KR 20140016576 A KR20140016576 A KR 20140016576A KR 20150095360 A KR20150095360 A KR 20150095360A
Authority
KR
South Korea
Prior art keywords
memory cell
cell
detected
controller
write
Prior art date
Application number
KR1020140016576A
Other languages
English (en)
Inventor
김가영
박해찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140016576A priority Critical patent/KR20150095360A/ko
Priority to US14/316,365 priority patent/US9299428B2/en
Priority to TW103146364A priority patent/TWI646541B/zh
Priority to CN201510073121.3A priority patent/CN104851455B/zh
Publication of KR20150095360A publication Critical patent/KR20150095360A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술의 일 실시예에 의한 저항성 메모리 장치는 복수의 저항성 메모리 셀을 포함하는 메모리 영역 및 저항성 메모리 셀을 구성하는 데이터 저장물질의 종류에 따라 라이트 임계 횟수를 저장하며, 메모리 영역에 라이트 동작이 수행됨에 따라 저항성 메모리 셀 별 라이트 횟수를 카운트하여 라이트 횟수가 임계 횟수에 도달한 메모리 셀이 검출되면 인터럽트 제어를 수행하는 컨트롤러를 포함할 수 있다.

Description

저항성 메모리 장치 및 동작 방법{Resistibility Memory Apparatus and Operation Method Thereof}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 저항성 메모리 장치 및 동작 방법에 관한 것이다.
저항성 메모리 장치는 저비용, 랜덤 액세스, 고속 동작, 낮은 소비 전력, 비휘발성 특성 등의 장점들만을 융합한 차세대 메모리 장치로 주목받고 있다.
저항성 메모리 장치는 한 쌍의 전극 사이에 데이터 저장물질층을 배치하고, 전류 또는 전압을 인가하여 데이터 저장물질층의 저항 상태를 변화시켜 데이터를 기록하는 메모리 장치이다.
저항성 메모리 장치의 하나인 상변화 메모리 장치는 액세스 소자, 액세스 소자 상에 형성되는 하부전극, 하부전극과 상부전극 사이에 형성되는 데이터 저장물질층을 기본 구성으로 한다. 상변화 메모리 장치에 데이터를 라이트하기 위해 워드라인을 통해 액세스 소자를 구동시키면 비트라인으로부터 저항 소자로 라이트 전류가 인가되어 저항 소자의 저항 상태를 결정 상태(저저항 상태) 또는 비정질 상태(고저항 상태)로 변화시킬 수 있다.
상변화 메모리 장치 내 임의의 셀을 라이트하는 경우, 라이트 동작에 의해 발생하는 셀은 인접 셀로 전파될 수 있다. 인접 셀이 고저항 상태로 라이트되어 있는 경우 라이트 대상 셀로부터 인접 셀로 전파되는 열에 의해 데이터 저장물질의 온도가 결정화 온도에 도달하게 되면 인접 셀의 저항 상태가 저저항 상태로 바뀌는 이른바 디스터번스(Disturbance) 현상이 발생할 수 있다.
또한, 상변화 메모리 장치 내 각 셀은 일정 온도에서 일정 시간 동안 열이 인가되면 고저항 상태의 데이터 저장물질이 결정화되어 데이터 보유(Retention) 시간이 한계에 다다라 데이터가 지워지게 된다.
도 1은 저항성 메모리 장치의 디스터번스 현상을 설명하기 위한 도면이다.
도 1의 (a)에 도시한 것과 같이, 선택 셀을 라이트하는 경우 비정질 상태의 인접 셀로 열이 전파되는 것을 알 수 있다.
선택 셀에 대한 라이트 동작이 일정 횟수 이상 반복되는 경우, 도 1의 (b)에 도시한 것과 같이 인접 셀이 결정화됨을 알 수 있다.
즉, 선택 셀에 대한 라이트 동작이 반복됨에 따라 인접 셀의 데이터가 지워지는 현상이 발생한다.
도 1에서 BE는 하부전극, TE는 상부전극 PCM은 데이터 저장물질로서의 상변화 물질을 나타낸다.
이와 같이 비정질 상태로 라이트된 인접 셀의 저항 상태는, 선택 셀로부터 전파되는 열에 의해 인접 셀의 데이터 저장물질이 결정화되는 데 소요되는 시간에 영향을 받는다. 또한, 인접 셀의 저항 상태는, 선택 셀에 대한 라이트 펄스 인가 시간과 선택 셀로부터 인접 셀까지의 거리에 의해서도 영향을 받는다.
본 발명의 실시예는 디스터번스 현상을 억제할 수 있는 저항성 메모리 장치 및 동작 방법을 제공한다.
본 기술의 일 실시예에 의한 저항성 메모리 장치는 복수의 저항성 메모리 셀을 포함하는 메모리 영역; 및 상기 저항성 메모리 셀을 구성하는 데이터 저장물질의 종류에 따라 라이트 임계 횟수를 저장하며, 상기 메모리 영역에 라이트 동작이 수행됨에 따라 저항성 메모리 셀 별 라이트 횟수를 카운트하여 라이트 횟수가 상기 임계 횟수에 도달한 메모리 셀이 검출되면 인터럽트 제어를 수행하는 컨트롤러;를 포함할 수 있다.
본 기술의 일 실시예에 의한 저항성 메모리 동작 방법은 복수의 저항성 메모리 셀을 포함하는 메모리 영역에 대한 라이트 동작을 제어하는 컨트롤러를 포함하는 저항성 메모리 장치의 동작 방법으로서, 상기 컨트롤러는 상기 저항성 메모리 셀을 구성하는 데이터 저장물질의 종류에 따라 라이트 임계 횟수를 저장하며, 상기 메모리 영역에 라이트 동작이 수행됨에 따라 상기 컨트롤러가 저항성 메모리 셀 별 라이트 횟수를 카운트하는 단계; 및 라이트 횟수가 상기 임계 횟수에 도달한 메모리 셀이 검출되면 상기 컨트롤러가 인터럽트 제어를 수행하는 단계;를 포함할 수 있다.
본 기술에 의하면 메모리 셀에 저장된 데이터가 변경되지 않도록 하여 저항성 메모리 장치 및 이를 포함하는 시스템의 신뢰성을 향상시키고 수명을 증가시킬 수 있다.
도 1은 저항성 메모리 장치의 디스터번스 현상을 설명하기 위한 도면,
도 2는 본 발명의 일 실시예에 의한 저항성 메모리 장치의 구성도,
도 3은 도 2에 도시한 메모리 영역, 로우 디코더 회로부 및 컬럼 디코더 회로부의 일 예시도,
도 4는 저항성 메모리 장치의 온도와 데이터 보유 한계 시간과의 관계를 설명하기 위한 도면,
도 5는 저항성 메모리 장치의 라이트 동작시 라이트 펄스 인가 시간과 인접 셀 간의 거리에 따른 결정화 온도 변화를 설명하기 위한 도면,
도 6은 저항성 메모리 장치를 구성하는 데이터 저장물질의 종류별로 데이터 유지 한계 시간을 온도의 함수로 나타낸 도면,
도 7은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 동작 방법을 설명하기 위한 흐름도,
도 8은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 동작 방법을 설명하기 위한 개념도,
도 9는 본 발명의 다른 실시예에 의한 저항성 메모리 장치의 동작 방법을 설명하기 위한 개념도,
도 10은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 디스터번스 억제 현상을 설명하기 위한 도면,
도 11은 본 발명의 일 실시예에 따른 프로세서의 구성도이다.
도 12 및 13은 본 발명의 일 실시예에 따른 데이터 처리 시스템의 구성도이다.
도 14 및 도 15는 본 발명의 실시예에 따른 전자 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 의한 저항성 메모리 장치의 구성도이다.
본 발명의 일 실시예에 의한 저항성 메모리 장치(10)는 메모리 영역(110), 로우 디코더 회로부(120), 컬럼 디코더 회로부(130), 읽기/쓰기 제어 회로부(140), 컨트롤러(150) 및 전압 생성부(160)를 포함할 수 있다.
메모리 영역(110)은 워드라인 및 비트라인 간에 접속된 저항성 메모리 셀을 어레이로 배열하여 구성할 수 있다. 저항성 메모리 셀은 예를 들어, 칼코겐 화합물을 이용한 상변화 메모리 셀, 자기 터널링 효과를 이용한 자성 메모리 셀, 전이 금속 산화물을 이용한 저항 메모리 셀, 폴리머 메모리 셀, 페로브스카이트를 이용한 메모리 셀, 강유전 캐패시터를 이용한 강유전 메모리 셀 등이 될 수 있으나 이에 한정되는 것은 아니다. 나아가, 저항성 메모리 셀은 적어도 2 이상의 데이터를 저장하는 멀티 레벨 셀일 수 있다.
도 3에 도 2에 도시한 메모리 영역(110), 로우 디코더 회로부(120) 및 컬럼 디코더 회로부(130)의 일 예를 나타내었다.
도 3을 참조하면, 메모리 영역(110)은 적어도 하나의 매트(1101, 1102, 1103, 1104)를 포함할 수 있다. 각각의 매트(1101, 1102, 1103, 1104)는 복수의 단위 메모리 셀 어레이(1000)를 포함하고, 접근하고자 하는 메모리 셀의 어드레스에 따라 디코더(X-DEC, Y-DEC)에 의해 적어도 하나의 메모리 셀이 선택된다.
매트(1101, 1102, 1103, 1104)의 일측, 예를 들어 상위 매트(1101, 1103)과 하위 매트(1102, 1104) 사이에는 주변회로 영역(1105)이 배치된다. 주변회로 영역(1105)에는 어드레스/명령어 처리부, 데이터 입출력 처리부, 전압 공급부 등이 배치된다. 데이터 입출력 패드, 어드레스 패드, 커맨드 패드, 전원 패드(전원전압 패드, 접지전압 패드) 등도 주변회로 영역(1105)에 배치될 수 있다.
다시 도 2를 참조하면, 로우 디코더 회로부(120) 및 컬럼 디코더 회로부(130)는 어드레스 디코더로, 각각 외부 어드레스 신호를 인가받는다. 그리고 컨트롤러(150)의 제어에 의해 메모리 영역(110) 내 접근하고자 하는 메모리 셀의 로우 어드레스 및 컬럼 어드레스 즉, 워드라인 주소 및 비트라인 주소를 디코딩한다.
읽기/쓰기 제어 회로부(140)는 데이터 입출력 회로 블럭(미도시)로부터 데이터를 제공받아, 컨트롤러(150)의 제어에 의해 메모리 영역(110)에 데이터를 라이트하거나, 컨트롤러(150)의 제어에 의해 메모리 영역(110)의 선택된 메모리 셀로부터 독출된 데이터를 데이터 입출력 회로 블록으로 제공한다.
컨트롤러(150)는 외부장치 또는 호스트로부터 입력되는 라이트 명령에 응답하여 로우 디코더 회로부(120), 컬럼 디코더 회로부(130), 읽기/쓰기 제어 회로부(140)를 제어하여 메모리 영역(110)에 데이터를 라이트한다. 또한, 외부장치 또는 호스트로부터 입력되는 리드 명령에 응답하여 로우 디코더 회로부(120), 컬럼 디코더 회로부(130), 읽기/쓰기 제어 회로부(140)를 제어하여 메모리 영역(110)으로부터 데이터를 리드한다.
전압 생성부(160)는 컨트롤러(150)의 제어에 따라 라이트동작용 라이트 전압, 검증용 리드 전압, 리드동작용 리드 전압 등과 같은 동작전압을 생성하여 로우 디코더 회로부(120), 컬럼 디코더 회로부(130) 등으로 제공한다.
본 발명의 실시예에서, 컨트롤러(150)는 저항성 메모리 셀을 구성하는 데이터 저장물질의 종류에 따라 라이트 임계 횟수를 저장하며, 각 메모리 셀에 라이트 동작이 수행됨에 따라 메모리 셀 별 라이트 횟수를 카운트한다. 그리고, 특정 메모리 셀에 대한 라이트 횟수가 기 저장된 임계 횟수에 도달하면 인터럽트 제어를 수행한다.
여기에서, 인터럽트 제어란 라이트 할 메모리 셀을 치환하는 제어방식, 또는 라이트 횟수가 임계 횟수에 도달한 메모리 셀의 인접 셀을 리프레쉬하는 제어방식 등이 될 수 있다.
본 발명의 일 실시예에서, 컨트롤러(150)는 라이트 횟수가 임계 횟수에 도달한 메모리 셀이 검출되는 경우, 검출된 메모리 셀에 대한 다음 라이트 동작시 검출된 메모리 셀과 인접하지 않은 메모리 셀을 치환 선택하도록 로우 디코더 회로부(120) 및 컬럼 디코더 회로부(130)를 제어하여, 읽기 쓰기 제어 회로부(140)에 의해 라이트 동작을 수행하도록 할 수 있다. 이 경우 컨트롤러(150)는 외부장치 또는 호스트로부터 제공된 원시 어드레스에 대응하는 타겟 메모리 셀이 아닌, 타겟 메모리 셀과 인접하지 않은 메모리 셀로 어드레스를 치환하여 라이트 동작을 수행한다. 그리고, 원시 어드레스와 치환된 어드레스를 맵핑시켜 어드레스 테이블을 생성하고 관리한다.
다른 실시예에서, 라이트 횟수가 임계 횟수에 도달한 메모리 셀이 검출되는 경우, 컨트롤러(150)는 검출된 메모리 셀의 인접 메모리 셀에 대한 리프레쉬 즉, 데이터 다시 쓰기 동작을 수행한다. 인접 메모리 셀에 대한 리프레쉬 동작이 수행된 후에는 라이트 횟수가 임계 횟수에 도달한 메모리 셀에 대해 계속해서 라이트 동작을 수행하여도 무방하다.
선택 셀에 대한 라이트 동작에 의해 영향을 받아 결정화되는 인접 메모리 셀은 비정질 상태로 라이트되어 있는 메모리 셀일 수 있다. 따라서, 본 발명의 실시예에서 라이트 임계 횟수를 고려하여 인터럽트 제어를 수행할 때, 라이트 횟수가 임계 횟수에 도달한 메모리 셀과 인접한 메모리 셀의 저항 상태에 따라 인터럽트 제어를 수행할 수 있다. 다시 말해, 라이트 횟수가 임계 횟수에 도달한 메모리 셀이 검출되고, 이와 인접한 메모리 셀이 고저항 상태로 라이트되어 있는 경우 인터럽트 제어를 수행하고, 인접한 메모리 셀이 저저항 상태로 라이트되어 있는 경우에는 인터럽트 제어를 수행하지 않는 것도 가능하다.
라이트 임계 횟수는 저항성 메모리 장치를 구성하는 데이터 저장물질의 활성화 에너지(Ea; Activation energy)에 따라 결정될 수 있다. 데이터 저장물질, 특히 상변화 물질의 활성화 에너지는 상변화 물질이 비정질 상태에서 결정 상태로 변화하는 결정화 온도 및 시간에 의해 결정되며 물질에 따라 서로 다른 값을 갖는다.
보다 구체적으로, 원자나 분자들의 초기 배열상태와 최종 배열상태 사이에는 원자간 힘과 분자간 힘에서 생긴 에너지가 최대가 되는 중간 배열상태가 존재한다. 이 중간 배열상태를 전이 상태라 하며, 전이 상태와 초기 상태 사이의 에너지 차이를 활성화 에너지라 한다. 즉, 활성화 에너지는 반응계에서 변환이 일어날 수 있도록 하는 최소 에너지이다.
다양한 데이터 저항물질에 대하여 인가되는 온도를 승온시키면서 결정화에 요구되는 시간을 측정하면 비정질 상태에서 결정질 상태로 상변화하는 데 필요한 활성화 에너지를 측정할 수 있다.
도 4는 저항성 메모리 장치의 결정화 온도와 시간과의 관계를 설명하기 위한 도면이다.
데이터 저장물질에 각각 사이클당 60㎱, 60㎲, 600㎲의 시간으로 라이트 펄스를 인가하여 결정화에 요구되는 시간을 측정하여 활성화 에너지를 측정할 수 있다. k는 볼츠만 상수이고 T는 절대단위온도이다.
도 5는 저항성 메모리 장치의 라이트 동작시 라이트 펄스 인가 시간 및 인접 셀 간의 거리에 따른 결정화 온도 변화를 설명하기 위한 도면이다.
저항성 메모리 셀에 라이트 전류가 60㎱ 동안 인가된 경우와, 60㎲ 동안 인가된 경우 및 600㎲ 동안 인가된 경우, 선택 셀로부터의 거리가 각각 D1, D2, D3인 셀을 가정한다. 라이트 전류의 인가 시간일 길수록 라이트 대상 셀에 의해 결정화되는 인접 셀과의 거리가 짧아짐을 알 수 있다.
도 4 및 도 5를 참조하면, 메모리 셀에 수행되는 라이트 동작의 반복 횟수가 증가함에 따라, 그리고 메모리 셀 간의 거리가 짧을수록 디스터번스에 의한 영향이 증가함을 알 수 있다.
도 6은 저항성 메모리 장치를 구성하는 데이터 저장물질의 종류별로 데이터 유지 한계 시간(Retention failure time)(로그 스케일)을 온도(1/kT)의 함수로 나타낸 도면이다.
활성화 에너지(Ea)는 다음으로 결정될 수 있다.
[수학식 1]
Figure pat00001
제 1 GST 물질(GST1)로 이루어진 데이터 저장물질의 경우 Ea는 A(eV)이고 200℃에서 10년 동안 데이터를 유지할 수 있다. 제 2 GST 물질(GST2)로 이루어진 데이터 저장물질의 경우 Ea는 B(eV)이며 93℃에서 10년 동안 데이터를 유지할 수 있다. 제 3 GST 물질(GST3)로 이루어진 데이터 저장물질의 경우 Ea는 C(eV)이며, 97℃에서 10년 동안 데이터를 유지할 수 있다.
제 1 GST 물질(GST1)은 예를 들어 Ge-리치(rich) GST 물질일 수 있으며, Ea는 2~6eV일 수 있다. 제 2 GST 물질(GST2)는 일반적인 GST 물질일 수 있으며 Ea는 1~4eV일 수 있다. 제 3 GST 물질(GST3)은 예를 들어 Sb-리치(rich) GST 물질일 수 있으며, Ea는 3~8eV일 수 있다.
따라서, 본 발명에서는 데이터 저장물질이 비정질 상태에서 결정 상태로 결정화되는 시간(데이터 유지 한계 시간) 및 온도에 대한 정보를 내포하고 있는 활성화 에너지와, 메모리 셀의 라이트 사이클당 펄스의 세기 인가 시간에 기초하여 라이트 임계 횟수를 설정해 둘 수 있다. 일 예로, 데이터 유지 한계 시간을 라이트 펄스 인가 시간으로 나누면 인접 셀의 저항 상태를 변화시키지 않을 수 있는 임계 라이트 횟수를 산출할 수 있다.
그러므로, 본 발명의 일 실시예에 의한 컨트롤러(150)는 도 7에 도시한 것과 같이, 메모리 영역(110)을 구성하는 저항성 메모리 셀의 활성화 에너지(Ea) 및 라이트 펄스 인가 시간에 기초하여 라이트 임계 횟수를 결정해 두고(S101), 각 셀별로 라이트 횟수를 카운트한다(S103). 그리고, 임계 횟수만큼 라이트가 수행된 셀이 존재하면(S105) 인터럽트 제어를 수행한다(S107).
예를 들어, 어떠한 데이터 저장물질의 데이터 유지 한계 시간이 6s이고, 이러한 데이터 저장물질로 이루어진 저항성 메모리 장치에 대한 라이트 펄스 인가 시간이 1사이클당 60㎱라 가정한다. 이러한 저항성 메모리 장치는 라이트를 위해 선택된 메모리 셀에 1E8 사이클만큼 라이트가 수행될 동안은 인접 셀에 영향을 주지 않지만, 그 이상이 되면 비정질 상태의 인접 셀이 결정화될 수 있다. 따라서, 이러한 저항성 메모리 장치의 경우 라이트 임계 횟수를 1E8으로 결정해 두고, 특정 메모리 셀의 라이트 횟수가 1E8에 도달하면 인터럽트 제어를 수행하는 것이다.
도 8은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 동작 방법을 설명하기 위한 개념도이다.
특정 매트(MAT1)의 셀2(C2)가 선택되어 데이터 입출력 패드(패드1)을 통해 제공되는 데이터에 의해 라이트가 수행되고, 셀2(C2)에 대한 라이트 횟수가 임계 횟수에 도달한 경우를 가정한다. 컨트롤러(150)는 인터럽트 제어, 즉 셀2(C2)와 인접한 셀(C1, C3)이 아닌 인접하지 않은 셀4(C4)으로 어드레스를 변경하여 라이트를 수행하고, 어드레스 맵핑 테이블을 통해 이를 관리할 수 있다. 셀2(C2)에 대해 임계 횟수를 초과하여 라이트를 수행하면 셀1(C1) 또는 셀3(C3)의 결정상태는 예를 들어 비정질에서 결정질로 변화되지만, 본 발명에서와 같이 임계 횟수까지만 라이트를 수행하면 셀1(C1) 및 셀3(C3)의 결정상태는 원래대로 유지할 수 있다.
만약, 임계 횟수까지 라이트된 셀2(C2)의 인접 셀(C1, C3) 중 셀1(C1)은 비정질 상태로 라이트되어 있고, 셀3(C3)는 결정질 상태로 라이트되어 있는 경우에는 셀3(C3)로 어드레스를 변경하여 라이트를 수행하는 것도 가능하다.
다른 관점에서, 셀2(C2)에 대한 라이트 횟수가 임계 횟수에 도달한 경우, 인접 셀1(C1) 및 셀3(C3)을 리프레쉬한다. 그러면 셀2(C2)에 대한 다음 라이트 동작을 수행하여도 이와 인접하는 셀1(C1) 및 셀3(C3)의 결정 상태는 그대로 유지될 수 있다.
만약, 임계 횟수까지 라이트된 셀2(C2)의 인접 셀(C1, C3) 중 셀1(C1)은 비정질 상태로 라이트되어 있고, 셀3(C3)는 결정질 상태로 라이트되어 있는 경우에는 셀1(C1)에 대해서만 리프레쉬를 수행하는 것도 가능하다.
도 9는 본 발명의 다른 실시예에 의한 저항성 메모리 장치의 동작 방법을 설명하기 위한 개념도이다.
메모리 영역(110)은 도 3에서 설명한 것과 같이 복수의 매트를 포함할 수 있다. 일반적으로 도 9의 (a)에 도시한 것과 같이, 라이트 동작시 복수의 매트(MAT1, MAT2) 내 특정 컬럼에 연결된 셀들이 선택되어 동시에 라이트가 수행된다. 예를 들어, 매트 1(MAT1)의 특정 컬럼에 연결된 셀12(C12) 및 매트 2(MAT2)의 특정 컬럼에 연결된 셀22(C22)가 각각의 데이터 입출력 패드(패드1, 패드2)로부터 제공되는 데이터에 의해 동시에 라이트되도록 구성된다.
복수의 매트(MAT1, MAT2) 내의 특정 컬럼에 접속된 셀(C12, C22)에 동시에 라이트를 수행하고, 이러한 라이트 동작이 반복될 경우 인접 셀(C11, C13, C21, C23)은 라이트 대상 셀(C12, C22)로부터 전파되는 열에 의해, 예를 들어 비정질 상태에서 결정질 상태로 변화되어 데이터가 지워지는 현상이 발생할 수 있다.
이를 해결하기 위해, 본 발명의 컨트롤러(150)는 메모리 영역(110)을 구성하는 메모리 셀의 데이터 유지 한계 시간을 기 저장해 둔다.
그리고 도 9의 (b)와 같이, 매트 별 특정 컬럼에 연결된 셀에 대한 동시 라이트 명령이 제공되는 경우, 동일 매트 내의 모든 셀에 대해 동시에 라이트를 수행할 수 있도록 어드레스를 치환한다. 따라서, 매트 1(MAT1)의 셀12(C12)와 매트 2(MTA2)의 셀 22(C22)에 대한 동시 라이트 명령이 제공되면, 이를 매트 1(MAT1)의 모든 셀(C11, C12, C13, C14)에 대해 패드 1을 통해 라이트를 수행할 수 있도록 어드레스를 변경한다.
또한, 컨트롤러(150)는 복수의 매트(매트 내의 모든 메모리 셀) 중 데이터 유지 한계 시간에 도달한 매트가 검출되면 데이터 유지 한계 시간에 도달하지 않은 다른 매트를 선택하여 검출된 매트의 데이터를 일괄 이동시키고 검출된 매트 내에 포함된 메모리 셀의 데이터를 일괄 소거하는 방식으로 인터럽트 제어를 수행한다.
즉, 복수 매트 내의 특정 컬럼 각각에 대한 동시 라이트 명령이 발생하는 경우, 동일 매트 내 모든 셀이 라이트되도록 어드레스를 1차 치환한다. 만약 데이터 유지 한계 시간에 도달한 매트가 검출되면 다른 매트, 바람직하게는 데이터 유지 한계 시간에 도달하지 않은 어느 하나의 매트를 선택하여 검출된 매트의 데이터를 일괄 이동시키고 어드레스를 2차 치환한 다음 검출된 매트 내 메모리 셀의 데이터를 소거한다.
도 10은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 디스터번스 억제 현상을 설명하기 위한 도면이다.
도 10의 (a)를 참조하면, 선택 셀에 대해 라이트 동작이 수행될 때마다 인접 셀의 데이터 저장물질에 열이 전파됨을 알 수 있다.
본 발명에서는 선택 셀의 라이트 횟수를 카운트하고 카운트 결과가 임계 횟수에 도달하면 해당 셀과 인접하지 않은 다른 셀을 선택하여 라이트하거나, 또는 해당 셀의 인접 셀에 대해 리프레쉬를 수행한다. 따라서, 도 10의 (b)와 같이 선택 셀에 대해 라이트가 반복 수행되어도 인접 셀은 비정질 상태를 그대로 유지할 수 있게 된다.
도 11은 본 발명의 일 실시예에 따른 프로세서의 구성도이다.
도 11을 참조하면, 프로세서(20)는 제어부(210), 연산부(220), 저장부(230) 및 캐시 메모리부(240)를 포함할 수 있다.
제어부(210)는 외부 장치로부터 명령어, 데이터 등과 같은 신호를 수신하여 명령어의 해독, 데이터의 입력이나 출력, 처리 등을 수행하는 등 프로세서(20)의 전반적인 동작을 제어한다.
연산부(220)는 제어부(210)가 명령어를 해독한 결과에 따라 여러가지 연산 동작을 수행한다. 연산부(220)는 적어도 하나의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU)를 포함할 수 있다.
저장부(230)는 레지스터로 기능할 수 있으며 프로세서(20) 내에서 데이터를 저장하는 부분이다. 저장부(230)는 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 및 그 외 다양한 레지스터를 포함할 수 있다. 저장부(230)는 연산부(220)에서 연산을 수행하는 데이터, 수행 결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 기억할 수 있다.
이러한 저장부(230)는 예를 들어 저항성 메모리 소자로 이루어진 메모리 영역과, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 본 발명의 일 실시예에서, 저장부(230)는 도 2에 도시한 저항성 메모리 장치일 수 있다. 따라서, 제어부(210)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 각 메모리 셀에 대한 라이트 횟수를 누적 카운트한다. 그리고 라이트 횟수가 기 설정된 임계 횟수에 도달한 셀이 검출되는 경우 인터럽트 제어를 수행한다. 다른 실시예에서, 저장부(230)는 복수 매트 내의 특정 컬럼 각각에 대한 동시 라이트 명령이 발생하는 경우, 동일 매트 내 모든 셀이 라이트되도록 어드레스를 1차 치환한다. 만약 데이터 유지 한계 시간에 도달한 매트가 검출되면 다른 매트, 바람직하게는 데이터 유지 한계 시간에 도달하지 않은 어느 하나의 매트를 선택하여 검출된 매트의 데이터를 일괄 이동시키고 어드레스를 2차 치환한 다음 검출된 매트 내 메모리 셀의 데이터를 소거한다.
캐시 메모리부(240)는 임시 저장 공간으로 작용한다.
도 11에 도시한 프로세서(20)는 전자장치의 중앙처리장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP)), 어플리케이션 프로세서(Application Processor; AP) 등이 될 수 있다.
도 12 및 13은 본 발명의 일 실시예에 따른 데이터 처리 시스템의 구성도이다.
먼저, 도 12에 도시한 데이터 처리 시스템(30)은 메인 컨트롤러(310), 인터페이스(320), 주기억장치(330) 및 보조기억장치(340)를 포함할 수 있다.
데이터 처리 시스템(30)은 데이터를 처리하는 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있으며, 컴퓨터 서버, 개인 휴대 단말기, 휴대용 컴퓨터, 웹 테이블릿 컴퓨터, 무선 단말기, 이동통신 단말기, 디지털 콘텐츠 플레이어, 카메라, 위성항법장치, 비디오 카메라, 녹음기, 텔레메틱스 장치, AV 시스템, 스마트 TV 등의 전자장치일 수 있다.
다른 실시예에서, 데이터 처리 시스템(30)은 데이터 저장 장치일 수 있으며, 하드디스크, 광학 드라이브, 고상 디스크, DVD 등과 같은 디스크 형태이거나, USB(Universal Serial Bus)메모리, 시큐어 디지털(Secure Digital; SD) 카드, 메모리 스틱, 스마트 미디어 카드, 내외장 멀티미디어 카드, 컴펙트 플래시 카드 등의 카드 형태일 수 있다.
메인 컨트롤러(310)는 주기억장치(330)와 인터페이스(320)를 통해 데이터의 교환을 제어하며, 이를 위해 외부 장치에서 인터페이스(320)를 통해 입력된 명령어들의 해독, 시스템에 저장된 자료의 연산, 비교 등의 동작 전반을 제어한다.
인터페이스(320)는 외부장치와 데이터 처리 시스템(30) 간에 명령 및 데이터가 교환될 수 있는 환경을 제공한다. 인터페이스(320)는 데이터 처리 시스템(30)의 적용 환경에 따라 입력장치(키보드, 키패드, 마우스, 음성 인식장치 등), 출력장치(디스플레이, 스피커)를 포함하는 맨-머신 인터페이스 장치이거나, 또는 카드 인터페이스 장치, 또는 디스크 인터페이스 장치(IDE(Integrated Drive Electronics), SCSI(Small Computer System Interface), SATA(Serial Advanced Technology Attachment), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association 등) 등일 수 있다.
주기억장치(330)는 데이터 처리 시스템(30)이 동작하는 데 필요한 어플리케이션, 제어신호, 데이터 등을 저장하며, 보조기억장치(340)로부터 프로그램이나 자료를 이동시켜 실행시킬 수 있는 기억 장소로 기능한다. 주기억장치(330)는 비휘발성 특성을 갖는 메모리 장치를 이용하여 구현할 수 있으며, 예를 들어 도 2에 도시한 저항성 메모리 장치가 이용될 수 있다.
보조기억장치(340)는 프로그램 코드나 데이터 등을 보관하기 위한 공간이며, 고용량의 기억장치일 수 있다. 보조기억장치(340)는 예를 들어 도 2에 도시한 저항성 메모리 장치가 이용될 수 있다.
즉, 주기억장치(330) 및/또는 보조기억장치(340)는 예를 들어 저항성 메모리 소자로 이루어진 메모리 영역과, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 따라서, 메인 컨트롤러(310)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 각 메모리 셀에 대한 라이트 횟수를 누적 카운트한다. 그리고 라이트 횟수가 기 설정된 임계 횟수에 도달한 셀이 검출되는 경우 인터럽트 제어를 수행한다. 다른 관점에서, 복수 매트 내의 특정 컬럼 각각에 대한 동시 라이트 명령이 발생하는 경우, 동일 매트 내 모든 셀이 라이트되도록 어드레스를 1차 치환한다. 만약 데이터 유지 한계 시간에 도달한 매트가 검출되면 다른 매트, 바람직하게는 데이터 유지 한계 시간에 도달하지 않은 어느 하나의 매트를 선택하여 검출된 매트의 데이터를 일괄 이동시키고 어드레스를 2차 치환한 다음 검출된 매트 내 메모리 셀의 데이터를 소거한다.
도 13에 도시한 데이터 처리 시스템(40)은 메모리 컨트롤러(410) 및 저항성 메모리 장치(420)를 포함할 수 있다.
메모리 컨트롤러(410)는 호스트의 요구에 응답하여 저항성 메모리 장치(420)를 액세스 하도록 구성되며, 이를 위해 프로세서(411), 동작 메모리(413), 호스트 인터페이스(415) 및 메모리 인터페이스(417)를 구비할 수 있다.
프로세서(411)는 메모리 컨트롤러(410)의 전반적인 동작을 제어하고, 동작 메모리(413)는 메모리 컨트롤러(410)가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호 등이 저장될 수 있다.
호스트 인터페이스(415)는 호스트와 메모리 컨트롤러(410) 사이의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행하고, 메모리 인터페이스(417)는 메모리 컨트롤러(410)와 저항성 메모리 장치(420)간의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행한다.
저항성 메모리 장치(420)는 예를 들어, 도 2에 도시한 저항성 메모리 장치를 이용할 수 있으며, 저항성 메모리 소자로 이루어진 메모리 영역과, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 따라서, 메모리 컨트롤러(410)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 각 메모리 셀에 대한 라이트 횟수를 누적 카운트한다. 그리고 라이트 횟수가 기 설정된 임계 횟수에 도달한 셀이 검출되는 경우 인터럽트 제어를 수행한다. 다른 관점에서, 복수 매트 내의 특정 컬럼 각각에 대한 동시 라이트 명령이 발생하는 경우, 동일 매트 내 모든 셀이 라이트되도록 어드레스를 1차 치환한다. 만약 데이터 유지 한계 시간에 도달한 매트가 검출되면 다른 매트, 바람직하게는 데이터 유지 한계 시간에 도달하지 않은 어느 하나의 매트를 선택하여 검출된 매트의 데이터를 일괄 이동시키고 어드레스를 2차 치환한 다음 검출된 매트 내 메모리 셀의 데이터를 소거한다.
한편, 도 13에 도시한 데이터 처리 시스템은 디스크 장치로 활용되거나, 또는 휴대용 전자 기기의 내/외장 메모리 카드로 이용되거나, 이미지 프로세서 및 그 외의 응용 칩셋으로 이용될 수 있다.
또한, 메모리 컨트롤러(410)에 구비되는 동작 메모리 또한 도 2에 도시한 메모리 장치를 이용하여 구현할 수 있다.
도 14 및 도 15는 본 발명의 실시예에 따른 전자 시스템의 구성도이다.
도 14에 도시한 전자 시스템(50)은 프로세서(501), 메모리 컨트롤러(503), 저항성 메모리 장치(505), 입출력 장치(507) 및 기능모듈(500)을 포함할 수 있다.
메모리 컨트롤러(503)는 프로세서(501)의 제어에 따라 저항성 메모리 장치(505)의 데이터 처리 동작, 예를 들어 라이트, 리드 등의 동작을 제어할 수 있다.
저항성 메모리 장치(505)에 라이트된 데이터는 프로세서(501) 및 메모리 컨트롤러(503)의 제어에 따라 입출력 장치(507)를 통해 출력될 수 있다. 이를 위해 입출력 장치(507)는 디스플레이 장치, 스피커 장치 등을 포함할 수 있다.
입출력 장치(507)는 또한 입력 장치를 포함할 수 있으며, 이를 통해 프로세서(501)의 동작을 제어하기 위한 제어 신호, 또는 프로세서(501)에 의해 처리될 데이터를 입력할 수 있다.
본 발명의 다른 실시예에서, 메모리 컨트롤러(503)는 프로세서(501)의 일부로 구현되거나 프로세서(501)와 별도의 칩셋으로 구현될 수 있다.
저항성 메모리 장치(505)는 예를 들어 저항성 메모리 소자로 이루어진 메모리 영역과, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 본 발명의 일 실시예에서, 저항성 메모리 장치(505)는 도 2에 도시한 저항성 메모리 장치일 수 있다. 따라서, 메모리 컨트롤러(503)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 각 메모리 셀에 대한 라이트 횟수를 누적 카운트한다. 그리고 라이트 횟수가 기 설정된 임계 횟수에 도달한 셀이 검출되는 경우 인터럽트 제어를 수행한다. 다른 관점에서, 복수 매트 내의 특정 컬럼 각각에 대한 동시 라이트 명령이 발생하는 경우, 동일 매트 내 모든 셀이 라이트되도록 어드레스를 1차 치환한다. 만약 데이터 유지 한계 시간에 도달한 매트가 검출되면 다른 매트, 바람직하게는 데이터 유지 한계 시간에 도달하지 않은 어느 하나의 매트를 선택하여 검출된 매트의 데이터를 일괄 이동시키고 어드레스를 2차 치환한 다음 검출된 매트 내 메모리 셀의 데이터를 소거한다.
기능모듈(500)은 도 14에 도시한 전자 시스템(50)의 적용 예에 따라 선택된 기능을 수행할 수 있는 모듈이 될 수 있으며, 도 14에는 통신모듈(509)과 이미지 센서(511)를 그 예로 나타내었다.
통신모듈(509)은 전자 시스템(50)이 유선 또는 무선 통신망에 접속하여 데이터 및 제어신호를 교환할 수 있는 통신 환경을 제공한다.
이미지 센서(511)는 광학 이미지를 디지털 이미지 신호들로 변환하여 프로세서(501) 및 메모리 컨트롤러(503)로 전달한다.
통신모듈(509)을 구비한 경우, 도 14의 전자 시스템(50)은 무선통신 단말기와 같은 휴대용 통신기기일 수 있다. 이미지 센서(511)를 구비한 경우 전자 시스템(50)은 디지털 카메라, 디지털 캠코더, 또는 이들 중 어느 하나가 부착된 전자 시스템(PC, 노트북, 이동통신 단말기 등)일 수 있다.
도 15에 도시한 전자 시스템(60)은 카드 인터페이스(601), 메모리 컨트롤러(603) 및 저항성 메모리 장치(605)를 포함할 수 있다.
도 15에 도시한 전자 시스템(60)은 메모리 카드 또는 스마트 카드의 예시도로, PC카드, 멀티미디어 카드, 임베디드 멀티미디어 카드, 시큐어 디지털 카드, USB 드라이브 중 어느 하나가 될 수 있다.
카드 인터페이스(601)는 호스트의 프로토콜에 따라 호스트와 메모리 컨트롤러(603) 사이에서 데이터 교환을 인터페이싱한다. 일 실시예에서, 카드 인터페이스(601)는 호스트가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 또는 호스트가 사용하는 프로토콜을 지원하는 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.
메모리 컨트롤러(603)는 저항성 메모리 장치(605)와 카드 인터페이스(601) 사이에서 데이터 교환을 제어한다.
저항성 메모리 장치(605)는 도 2에 도시한 메모리 장치가 이용될 수 있다. 즉, 저항성 메모리 소자로 이루어진 메모리 영역과, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 그리고 메모리 컨트롤러(603)로부터 제공되는 라이트 명령 및 라이트 데이터에 따라 메모리 영역에 라이트를 수행할 때 각 메모리 셀에 대한 라이트 횟수를 누적 카운트한다. 그리고 라이트 횟수가 기 설정된 임계 횟수에 도달한 셀이 검출되는 경우 인터럽트 제어를 수행한다. 다른 관점에서, 복수 매트 내의 특정 컬럼 각각에 대한 동시 라이트 명령이 발생하는 경우, 동일 매트 내 모든 셀이 라이트되도록 어드레스를 1차 치환한다. 만약 데이터 유지 한계 시간에 도달한 매트가 검출되면 다른 매트, 바람직하게는 데이터 유지 한계 시간에 도달하지 않은 어느 하나의 매트를 선택하여 검출된 매트의 데이터를 일괄 이동시키고 어드레스를 2차 치환한 다음 검출된 매트 내 메모리 셀의 데이터를 소거한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 저항성 메모리 장치
110 : 메모리 영역
120 : 로우 디코더 회로부
130 : 컬럼 디코더 회로부
140 : 읽기 쓰기 제어 회로부
150 : 컨트롤러
160 : 전압 생성부

Claims (18)

  1. 복수의 저항성 메모리 셀을 포함하는 메모리 영역; 및
    상기 저항성 메모리 셀을 구성하는 데이터 저장물질의 종류에 따라 라이트 임계 횟수를 저장하며, 상기 메모리 영역에 라이트 동작이 수행됨에 따라 저항성 메모리 셀 별 라이트 횟수를 카운트하여 라이트 횟수가 상기 임계 횟수에 도달한 메모리 셀이 검출되면 인터럽트 제어를 수행하는 컨트롤러;
    를 포함하는 저항성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤러는 상기 검출된 메모리 셀에 대한 라이트 명령에 응답하여, 라이트 할 메모리 셀을 치환하는 인터럽트 제어를 수행하는 저항성 메모리 장치.
  3. 제 2 항에 있어서,
    상기 컨트롤러는 상기 검출된 메모리 셀에 대한 라이트 명령에 응답하여, 상기 검출된 메모리 셀과 인접하지 않은 치환 메모리 셀을 선택하여 라이트를 수행하고, 상기 검출된 메모리 셀을 지정하는 원시 어드레스와 상기 치환 메모리 셀을 지정하는 치환 어드레스를 맵핑시켜 어드레스 테이블을 생성하고 관리하는 저항성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 컨트롤러는 상기 검출된 메모리 셀의 인접 셀을 리프레쉬하는 인터럽트 제어를 수행하는 저항성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 컨트롤러는 상기 인터럽트 제어 후 상기 검출된 메모리 셀에 대한 라이트 명령에 응답하여, 상기 검출된 메모리 셀에 라이트를 수행하는 저항성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 저항성 메모리 셀은 상변화 메모리 셀이며, 상기 컨트롤러는 상기 검출된 셀과 인접한 셀의 결정 상태에 따라 상기 인터럽트 제어를 수행하는 저항성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 컨트롤러는 상기 검출된 셀과 인접한 셀이 비정질 상태인 경우 상기 인터럽트 제어를 수행하는 저항성 메모리 장치.
  8. 제 1 항에 있어서,
    상기 메모리 영역은 복수의 매트를 구비하고,
    상기 컨트롤러는, 상기 복수의 매트 각각의 특정 컬럼 각각에 대한 동시 라이트 명령에 응답하여, 어느 하나의 매트 내 모든 셀이 동시에 라이트되도록 어드레스를 1차 치환하는 저항성 메모리 장치.
  9. 제 8 항에 있어서,
    상기 컨트롤러는 상기 저항성 메모리 셀의 데이터 유지 한계 시간을 저장하며, 상기 데이터 유지 한계 시간에 도달한 매트가 검출됨에 따라 상기 데이터 유지 한계 시간에 도달하지 않은 어느 하나의 매트를 선택하여 상기 검출된 매트의 데이터를 상기 선택한 매트로 일괄 이동시키고 어드레스를 2차 치환하며, 상기 검출된 매트 내 메모리 셀의 데이터를 소거하는 저항성 메모리 장치.
  10. 복수의 저항성 메모리 셀을 포함하는 메모리 영역에 대한 라이트 동작을 제어하는 컨트롤러를 포함하는 저항성 메모리 장치의 동작 방법으로서,
    상기 컨트롤러는 상기 저항성 메모리 셀을 구성하는 데이터 저장물질의 종류에 따라 라이트 임계 횟수를 저장하며,
    상기 메모리 영역에 라이트 동작이 수행됨에 따라 상기 컨트롤러가 저항성 메모리 셀 별 라이트 횟수를 카운트하는 단계; 및
    라이트 횟수가 상기 임계 횟수에 도달한 메모리 셀이 검출되면 상기 컨트롤러가 인터럽트 제어를 수행하는 단계;
    를 포함하는 저항성 메모리 장치의 동작 방법.
  11. 제 10 항에 있어서,
    상기 인터럽트 제어를 수행하는 단계는 상기 컨트롤러가 상기 검출된 메모리 셀에 대한 라이트 명령에 응답하여, 라이트 할 메모리 셀을 치환하는 단계인 저항성 메모리 장치의 동작 방법.
  12. 제 11 항에 있어서,
    상기 인터럽트 제어를 수행하는 단계는 상기 컨트롤러가 상기 검출된 메모리 셀에 대한 라이트 명령에 응답하여, 상기 검출된 메모리 셀과 인접하지 않은 치환 메모리 셀을 선택하여 라이트를 수행하고, 상기 검출된 메모리 셀을 지정하는 원시 어드레스와 상기 치환 메모리 셀을 지정하는 치환 어드레스를 맵핑시켜 어드레스 테이블을 생성하는 단계인 저항성 메모리 장치의 동작 방법.
  13. 제 10 항에 있어서,
    상기 인터럽트 제어를 수행하는 단계는 상기 컨트롤러가 상기 검출된 메모리 셀의 인접 셀을 리프레쉬하는 단계인 저항성 메모리 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 컨트롤러가 상기 인터럽트 제어 후 상기 검출된 메모리 셀에 대한 라이트 명령에 응답하여, 상기 검출된 메모리 셀에 라이트를 수행하는 저항성 메모리 장치의 동작 방법.
  15. 제 10 항에 있어서,
    상기 저항성 메모리 셀은 상변화 메모리 셀이며, 상기 컨트롤러는 상기 검출된 셀과 인접한 셀의 결정 상태에 따라 상기 인터럽트 제어를 수행하는 저항성 메모리 장치의 동작 방법.
  16. 제 15 항에 있어서,
    상기 컨트롤러는 상기 검출된 셀과 인접한 셀이 비정질 상태인 경우 상기 인터럽트 제어를 수행하는 저항성 메모리 장치의 동작 방법.
  17. 제 10 항에 있어서,
    상기 메모리 영역은 복수의 매트를 구비하고,
    상기 복수의 매트 각각의 특정 컬럼 각각에 대한 동시 라이트 명령에 응답하여, 상기 컨트롤러가 어느 하나의 매트 내 모든 셀이 동시에 라이트되도록 어드레스를 1차 치환하는 단계를 더 포함하는 저항성 메모리 장치의 동작 방법.
  18. 제 17 항에 있어서,
    상기 컨트롤러는 상기 저항성 메모리 셀의 데이터 유지 한계 시간을 저장하며,
    상기 데이터 유지 한계 시간에 도달한 매트가 검출됨에 따라 상기 컨트롤러가 상기 데이터 유지 한계 시간에 도달하지 않은 어느 하나의 매트를 선택하여 상기 검출된 매트의 데이터를 상기 선택한 매트로 일괄 이동시키고 어드레스를 2차 치환하며, 상기 검출된 매트 내 메모리 셀의 데이터를 소거하는 저항성 메모리 장치의 동작 방법.
KR1020140016576A 2014-02-13 2014-02-13 저항성 메모리 장치 및 동작 방법 KR20150095360A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140016576A KR20150095360A (ko) 2014-02-13 2014-02-13 저항성 메모리 장치 및 동작 방법
US14/316,365 US9299428B2 (en) 2014-02-13 2014-06-26 Resistive memory apparatus and operation method thereof
TW103146364A TWI646541B (zh) 2014-02-13 2014-12-30 電阻式記憶體裝置及其操作方法
CN201510073121.3A CN104851455B (zh) 2014-02-13 2015-02-11 电阻式存储器装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140016576A KR20150095360A (ko) 2014-02-13 2014-02-13 저항성 메모리 장치 및 동작 방법

Publications (1)

Publication Number Publication Date
KR20150095360A true KR20150095360A (ko) 2015-08-21

Family

ID=53775484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140016576A KR20150095360A (ko) 2014-02-13 2014-02-13 저항성 메모리 장치 및 동작 방법

Country Status (4)

Country Link
US (1) US9299428B2 (ko)
KR (1) KR20150095360A (ko)
CN (1) CN104851455B (ko)
TW (1) TWI646541B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10198184B2 (en) 2016-09-19 2019-02-05 SK Hynix Inc. Resistance variable memory apparatus, and circuit and method for operating therefor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160146332A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 복수의 저장 영역들을 포함하는 메모리 시스템 및 그것의 동작 방법
JP2017058913A (ja) * 2015-09-16 2017-03-23 ルネサスエレクトロニクス株式会社 記憶装置及び記憶方法
KR102474937B1 (ko) * 2016-03-21 2022-12-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10672486B2 (en) * 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
US11456033B2 (en) 2018-09-12 2022-09-27 Micron Technology, Inc. Dedicated commands for memory operations
US10622065B2 (en) * 2018-09-12 2020-04-14 Micron Technology, Inc. Dedicated commands for memory operations
US11349655B2 (en) * 2018-10-05 2022-05-31 Oracle International Corporation System and method for a distributed keystore
US11244717B2 (en) * 2019-12-02 2022-02-08 Micron Technology, Inc. Write operation techniques for memory systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008335A1 (en) * 2001-05-23 2004-01-15 Mark Hayes Novel method and apparatus for flow monitoring in mirco-fluidic devices
CN100483552C (zh) * 2002-10-28 2009-04-29 桑迪士克股份有限公司 在非易失性存储系统中执行自动磨损平衡的方法
JP4005000B2 (ja) 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
US20070208904A1 (en) * 2006-03-03 2007-09-06 Wu-Han Hsieh Wear leveling method and apparatus for nonvolatile memory
US7467253B2 (en) * 2006-04-13 2008-12-16 Sandisk Corporation Cycle count storage systems
KR101437123B1 (ko) * 2008-04-01 2014-09-02 삼성전자 주식회사 메모리 시스템 및 그것의 마모도 관리 방법
JP5549105B2 (ja) * 2009-04-15 2014-07-16 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
US20120311228A1 (en) * 2011-06-03 2012-12-06 Advanced Micro Devices, Inc. Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10198184B2 (en) 2016-09-19 2019-02-05 SK Hynix Inc. Resistance variable memory apparatus, and circuit and method for operating therefor
US10866734B2 (en) 2016-09-19 2020-12-15 SK Hynix Inc. Resistance variable memory apparatus, and circuit and method for operating therefor

Also Published As

Publication number Publication date
TW201532048A (zh) 2015-08-16
TWI646541B (zh) 2019-01-01
CN104851455A (zh) 2015-08-19
US9299428B2 (en) 2016-03-29
CN104851455B (zh) 2018-10-09
US20150228336A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
KR20150095360A (ko) 저항성 메모리 장치 및 동작 방법
JP5736439B2 (ja) ソリッドステート記憶装置におけるトランスレーションレイヤ
KR101769188B1 (ko) 메모리 장치용 웨어 레벨링 장치 및 방법
US9715341B2 (en) Operating a memory device using a program order stamp to control a read voltage
US9858014B2 (en) Memory system and method of operating same using program order information
US10303617B2 (en) Storage device supporting byte accessible interface and block accessible interface and electronic system including the same
US9286160B2 (en) System and method for phase change memory with erase flag cells
JP2014175040A (ja) メモリコントローラ及びそれを含むメモリシステム
KR20210061174A (ko) 메모리 컨트롤러 및 그 동작 방법
TW201731133A (zh) 電子裝置
KR102559530B1 (ko) 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법
KR20170097811A (ko) 저항성 메모리 장치 및 이를 위한 전압 생성 회로
KR20150044475A (ko) 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템
US9947404B1 (en) Resistive memory apparatus, selective write circuit therefor, and operation method thereof
KR20170138616A (ko) 메모리 시스템
KR20190135746A (ko) 쓰기 버퍼 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
JP2021034116A (ja) メモリシステム及びその動作方法
KR101977684B1 (ko) 저항체를 이용한 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러 동작방법, 상기 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 메모리 시스템 및 비휘발성 메모리 장치
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US9922710B1 (en) Resistance variable memory apparatus and read circuit and method therefor
US9455036B1 (en) System architectures with data transfer paths between different memory types
US9502105B2 (en) Resistive memory device, operating method thereof, and system having the same
KR20140094171A (ko) 비휘발성 메모리 장치 및 그 구동 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210028517A (ko) 메모리 컨트롤러 및 그 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination