KR20150044475A - 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템 - Google Patents

저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템 Download PDF

Info

Publication number
KR20150044475A
KR20150044475A KR20130123217A KR20130123217A KR20150044475A KR 20150044475 A KR20150044475 A KR 20150044475A KR 20130123217 A KR20130123217 A KR 20130123217A KR 20130123217 A KR20130123217 A KR 20130123217A KR 20150044475 A KR20150044475 A KR 20150044475A
Authority
KR
South Korea
Prior art keywords
memory cell
data
read
voltage
level
Prior art date
Application number
KR20130123217A
Other languages
English (en)
Inventor
이세호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130123217A priority Critical patent/KR20150044475A/ko
Priority to US14/173,542 priority patent/US20150103589A1/en
Priority to TW103120932A priority patent/TW201517038A/zh
Priority to CN201410339813.3A priority patent/CN104575593A/zh
Publication of KR20150044475A publication Critical patent/KR20150044475A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술의 일 실시예에 의한 저항성 메모리 장치는 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이, 어드레스 신호를 인가받아 메모리 셀 어레이에 접근하는 어드레스 디코더, 메모리 셀 어레이에 데이터를 프로그램하거나, 메모리 셀 어레이로부터 데이터를 독출하는 읽기/쓰기 제어 회로, 프로그램 동작을 위한 전압 및 리드 동작을 위한 전압을 생성하여 어드레스 디코더에 제공하는 전압 생성부 및 프로그램 명령에 응답하여 전압 생성부가 제 1 레벨의 검증용 리드 전압을 생성하도록 하고, 리드 명령에 응답하여 전압 생성부가 제 1 레벨보다 높은 제 2 레벨의 리드 전압을 생성하도록 하는 컨트롤러를 포함할 수 있다.

Description

저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템 {Resistibility Memory Apparatus and Operation Method Thereof, and System Having the Same}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템에 관한 것이다.
리드/라이트 동작을 반복적으로 수행하면서도 비휘발성 특성을 갖는 메모리 장치에 대한 요구와 이에 대한 연구가 계속되고 있다.
이러한 연구의 결과물 중 하나로 저항성 메모리 장치가 등장하였으며, 저항성 메모리 장치의 예로 칼코겐 화합물을 이용한 상변화 메모리 장치(Phase Change Random Access Memory; PCRAM), 강유전 캐패시터를 이용한 강유전 메모리 장치(Ferroelectric Random Access Memory; FRAM), 자기 터널링 효과를 이용한 자성 메모리 장치(Magnetic Random Access Memory; MRAM), 전이 금속 산화물을 이용한 저항 메모리 장치(Resistive Random Access Memory; ReRAM), 페로브스카이트를 이용한 자기저항 메모리 장치 등을 들 수 있다.
일반적으로, 상변화 메모리 장치는 데이터 저장을 위한 저항 소자 및 액세스 소자를 포함하여 이루어진다. 데이터를 프로그램하기 위해 워드라인을 통해 액세스 소자를 구동시키면 비트라인으로부터 저항 소자로 프로그램 전류가 인가되어 저항 소자의 저항 상태를 결정 상태(저저항 상태) 또는 비정질 상태(고저항 상태)로 변화시킬 수 있다.
저항 소자를 구성하는 상변화 물질의 저항은 다양한 원인들로 인해 증가되고 이를 저항 드리프트(drift) 현상이라 한다. 그리고 상변화 물질의 저항값이 높을수록 저항 드리프트 현상은 더 심화되는 특성이 있다.
도 1은 멀티 레벨 상변화 메모리 장치의 데이터 상태 분포 변화를 설명하기 위한 도면이다.
하나의 메모리 셀에 2비트 이상의 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(Multi-Level Cell; MLC)라 하며, 상변화 메모리 장치에서 멀티 레벨 셀은 비정질(리셋) 상태와 결정(셋) 상태 사이에 중간 상태를 더 갖는다.
도 1에는 4개 레벨(R0, R1, R2, R3)의 데이터를 저장하는 멀티 레벨 셀의 데이터 상태 분포를 나타내었다. 도 1에서 우측으로 갈수록 셀의 저항 상태가 고저항을 갖는다. 각 셀의 저항 상태는 복수의 기준저항(Ref1, Ref2, Ref3)에 의해 판별할 수 있다.
실선으로 나타낸 분포들은 상변화 메모리 셀들을 프로그램한 직후의 분포 곡선이다. 저항 드리프트 현상에 의해 셀의 저항 상태가 변화되며 소정 시간 경과 후 점선과 같이 분포 곡선이 변화된다.
특히, 고저항 상태의 메모리 셀일수록(R2, R3) 드리프트 현상이 심화되며, R2 레벨의 저항을 갖고 있는 메모리 셀의 경우 기준저항(Ref3)을 초과하여 저항 상태가 드리프트됨을 알 수 있다. 따라서 기준저항(Ref3)을 인가하여 리드 동작을 수행할 경우 기준저항(Ref3)을 초과하여 저항치가 변화된 메모리 셀에 대해서는 정상적으로 데이터를 읽어낼 수 없다.
도 2는 상변화 메모리 셀의 프로그램 저항과 저항 드리프트 계수와의 관계를 설명하기 위한 도면이다.
상변화 메모리 장치에서 저항 소자의 저항은 [수학식 1]과 같이 시간에 의존하여 변화된다.
[수학식 1]
Figure pat00001
t0는 프로그램 후 최초 리드 동작이 시작될 때까지의 시간을 나타내고, R0는 초기 저항치, γ는 드리프트 계수를 의미하며, t는 t0 이후 저항 소자의 저항치를 읽는 시점까지의 시간 간격을 의미한다. 즉, [수학식 1]에서 최초 리드 동작 후 시간이 흐를수록 저항이 증가하는 추세를 보이며, 그 증가 추세는 드리프트 계수에 따라 지수적으로 변화된다.
도 2에서 알 수 있는 바와 같이, 저저항 상태를 갖는 경우(R0) 드리프트 계수가 증가하여도 그 저항값이 크게 변하지 않음을 알 수 있다. 하지만, 고저항 상태를 가질수록(R2, R3, R4) 저항 상태가 급격히 변화함을 알 수 있다.
도 3 및 도 4는 저항 드리프트 현상과 데이터 보존 시간(retention time)의 관계를 설명하기 위한 도면이다.
도 3은 메모리 셀의 프로그램 저항별 저항-시간 관계를 나타낸다. R0로 프로그램된 메모리 셀의 경우 제 1 기준저항(Ref1)을 초과하는 저항 상태를 갖는 메모리 셀이 검출되는 시점(F1) 이후에 페일이 발생한다. R1으로 프로그램된 메모리 셀의 경우에는 제 2 기준저항(Ref2)을 초과하는 저항 상태를 갖는 메모리 셀이 검출되는 시점(F2) 이후에, R2로 프로그램된 메모리 셀은 제 3 기준저항(Ref3)을 초과하는 저항 상태를 갖는 메모리 셀이 검출되는 시점(F3) 이후에 페일이 발생한다. 따라서, R0~R3 레벨을 모두 저장하는 MLC의 경우 가장 빨리 페일이 발생하는 시점(F2) 이후에는 메모리 장치의 신뢰성을 담보할 수 없게 된다.
도 4는 메모리 셀의 프로그램 저항별 전류-시간 관계를 나타낸다. 시점 A 에서 최초로 리드 동작시의 페일이 발생할 수 있으며, 이 이후부터는 메모리 장치가 오동작할 수 있다.
도 5는 일반적인 상변화 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
메모리 셀에 원하는 데이터를 기록하기 위해, 최초에 프로그램 및 검증 과정을 위한 라이트(Write) 및 리드(Read) 동작이 이루어진다. 검증을 위한 리드 동작은 제 1 리드 전압(Vc)을 인가하여 수행된다.
이후, 상변화 메모리 장치에 대해 주로 리드 동작만이 반복 수행될 때에도 제 1 리드 전압과 동일한 레벨의 전압(Vc)을 인가하여 메모리 셀에 저장된 데이터를 읽어 낸다.
하지만, 상술한 바와 같이 상변화 메모리 셀의 저항 상태는 시간이 흐름에 따라 변화되고, 고저항 상태로 프로그램된 메모리 셀의 경우에는 드리프트 현상이 더욱 심각하게 진행된다. 따라서, 제 1 리드 전압(Vc)을 인가하여 메모리 셀의 데이터를 리드하고자 할 때 저항 분포가 데이터 리텐션 타임이 초과된 메모리 셀의 데이터는 프로그램된 값과 다른 값으로 읽어지게 된다.
본 발명의 실시예는 저항 드리프트 현상과 무관하게 메모리 셀의 데이터를 정확하게 읽어낼 수 있는 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템을 제공한다.
본 기술의 일 실시예에 의한 저항성 메모리 장치는 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이; 어드레스 신호를 인가받아 디코딩하여 상기 메모리 셀 어레이에 접근하는 어드레스 디코더; 상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 독출하는 읽기/쓰기 제어 회로; 프로그램 동작을 위한 전압 및 리드 동작을 위한 전압을 생성하여 상기 어드레스 디코더에 제공하는 전압 생성부; 및 프로그램 명령에 응답하여 상기 어드레스 디코더, 상기 읽기/쓰기 제어 회로 및 상기 전압 생성부를 제어하여 상기 전압 생성부가 제 1 레벨의 검증용 리드 전압을 생성하도록 하고, 리드 명령에 응답하여 상기 어드레스 디코더, 상기 읽기/쓰기 제어 회로 및 상기 전압 생성부를 제어하여 상기 전압 생성부가 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압을 생성하도록 하는 컨트롤러;를 포함할 수 있다.
본 기술의 일 실시예에 의한 프로세서는 외부로부터 명령어를 포함하는 신호를 수신하는 제어부; 상기 제어부의 명령어 해독 결과에 따라 연산을 수행하는 연산부; 및 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 제어부의 프로그램 명령에 응답하여 제 1 레벨의 검증용 리드 전압으로 프로그램 데이터를 검증하고, 상기 제어부의 리드 명령에 응답하여 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압으로 데이터를 리드하는 컨트롤러를 포함하여, 상기 제어부와 상기 연산부가 동작하는 데 사용되는 데이터 및 주소를 저장하는 저장부;를 포함할 수 있다.
본 기술의 일 실시예에 의한 데이터 처리 시스템은 외부장치로부터 입력되는 명령어의 해독을 수행하는 메인 컨트롤러; 상기 외부장치와 상기 컨트롤러 간에 상기 명령어 및 데이터가 교환될 수 있도록 하는 인터페이스; 어플리케이션, 제어신호, 데이터가 저장되는 주기억장치; 및 프로그램 코드 또는 데이터가 저장되는 보조기억장치;를 포함하고, 상기 주기억장치 및 상기 보조기억장치 중 적어도 어느 하나는, 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메인 컨트롤러의 프로그램 명령에 응답하여 제 1 레벨의 검증용 리드 전압으로 프로그램 데이터를 검증하고, 상기 메인 컨트롤러의 리드 명령에 응답하여 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압으로 데이터를 리드하는 컨트롤러를 포함하는 저항성 메모리 장치일 수 있다.
본 기술의 다른 실시예에 의한 데이터 처리 시스템은 호스트의 요구에 응답하여 저항성 메모리 장치를 액세스하는 메모리 컨트롤러; 및 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메모리 컨트롤러의 프로그램 명령에 응답하여 제 1 레벨의 검증용 리드 전압으로 프로그램 데이터를 검증하고, 상기 메모리 컨트롤러의 리드 명령에 응답하여 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압으로 데이터를 리드하는 컨트롤러를 포함하는 상기 저항성 메모리 장치;를 포함할 수 있다.
본 기술의 일 실시예에 의한 전자 시스템은 외부장치로부터 입력되는 명령어의 해독을 수행하는 프로세서; 상기 프로세서가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호가 저장되는 동작 메모리; 상기 프로세서에 의해 액세스되며 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 프로세서의 프로그램 명령에 응답하여 제 1 레벨의 검증용 리드 전압으로 프로그램 데이터를 검증하고, 상기 프로세서의 리드 명령에 응답하여 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압으로 데이터를 리드하는 컨트롤러를 포함하는 저항성 메모리 장치; 및 상기 프로세서와 사용자 간의 데이터 입출력 환경을 제공하는 사용자 인터페이스;를 포함할 수 있다.
한편, 본 기술의 일 실시예에 의한 저항성 메모리 장치의 동작 방법은 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 대한 쓰기 및 읽기 동작을 제어하는 컨트롤러를 포함하는 저항변화 메모리 장치의 동작 방법으로서, 프로그램 명령에 응답하여 상기 컨트롤러가 상기 저항성 메모리 셀에 데이터를 프로그램하고 제 1 레벨의 전압으로 검증하는 프로그램 단계; 및 리드 명령에 응답하여 상기 컨트롤러가 상기 제 1 레벨보다 높은 제 2 레벨의 전압으로 상기 메모리 셀에 프로그램된 데이터를 독출하는 리드 단계;를 포함할 수 있다.
본 기술에 의하면 최초 프로그램-검증 과정 후 리드 동작시, 검증용 리드 전압보다 높은 전압을 인가하여 리드 동작을 수행함으로써 저항 드리프트 현상에 영향을 받지 않고 메모리 셀로부터 정확한 데이터를 읽어낼 수 있다.
도 1은 멀티 레벨 상변화 메모리 장치의 데이터 상태 분포 변화를 설명하기 위한 도면이다.
도 2는 상변화 메모리 셀의 프로그램 저항과 저항 드리프트 계수와의 관계를 설명하기 위한 도면이다.
도 3 및 도 4는 저항 드리프트 현상과 데이터 리텐션 타임의 관계를 설명하기 위한 도면이다.
도 5는 일반적인 상변화 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 구성도이다.
도 7은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 8은 저항성 메모리 장치의 전류-전압 특성에 기초한 본 발명의 일 실시예에 의한 저항성 메모리 장치의 동작 개념을 설명하기 위한 도면이다.
도 9 및 도 10은 본 발명의 일 실시예에 의한 저항성 메모리 장치에서 데이터 리텐션 타임의 증가를 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 의한 프로세서의 구성도이다.
도 12 및 13은 본 발명의 일 실시예에 의한 데이터 처리 시스템의 구성도이다.
도 14 및 도 15는 본 발명의 실시예들에 따른 전자 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 6은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 구성도이다.
도 6을 참조하면, 본 발명의 일 실시예에 의한 저항성 메모리 장치(10)는 메모리 셀 어레이(110), 로우 디코더(120), 컬럼 디코더(130), 읽기/쓰기 제어 회로(140), 컨트롤러(150) 및 전압 생성부(160)를 포함할 수 있다.
메모리 셀 어레이(110)는 저항성 메모리 셀을 어레이로 배열하여 구성할 수 있다. 저항성 메모리 셀은 예를 들어, 상변화 메모리 셀, 자성 메모리 셀, 전이 금속 산화물을 이용한 저항 메모리 셀, 폴리머 메모리 셀, 페로브스카이트를 이용한 메모리 셀 등이 될 수 있으나 이에 한정되는 것은 아니다.
로우 디코더(120) 및 컬럼 디코더(130)는 어드레스 디코더로서, 각각 외부 어드레스 신호를 인가받으며, 컨트롤러(150)의 제어에 의해 메모리 셀 어레이(110) 내의 접근하고자 하는 로우 어드레스 및 컬럼 어드레스 즉, 워드라인 주소 및 비트라인 주소를 디코딩한다.
읽기/쓰기 제어 회로(140)는 데이터 입출력 회로 블럭(미도시)로부터 데이터를 제공받아, 컨트롤러(150)의 제어에 의해 메모리 셀 어레이(110)에 프로그램하거나, 컨트롤러(150)의 제어에 의해 메모리 셀 어레이(110)의 선택된 메모리 셀로부터 독출된 데이터를 데이터 입출력 회로 블록으로 제공한다.
컨트롤러(150)는 외부 장치로부터 입력되는 프로그램 명령에 응답하여 로우 디코더(120), 컬럼 디코더(130), 읽기/쓰기 제어 회로(140)를 제어하여 메모리 셀 어레이(110)에 데이터를 프로그램한다. 프로그램 동작은 PNV(Program and Verify) 방식에 의해 이루어질 수 있고, 검증용 리드 전압은 제 1 레벨의 전압일 수 있다.
한편, 컨트롤러(150)는 초기 프로그램 동작 이후 외부 장치로부터 리드 명령이 입력됨에 따라 로우 디코더(120), 컬럼 디코더(130), 읽기/쓰기 제어 회로(140)를 제어하여 메모리 셀 어레이(110)로부터 데이터를 독출한다. 리드 동작시의 리드 전압은 제 1 레벨보다 높은 제 2 레벨의 전압일 수 있다.
본 발명의 바람직한 실시예에서, 제 2 베레의 전압은 제 1 레벨보다 높고 문턱전압(상변화가 일어나는 전압)보다 낮은 레벨일 수 있다.
전압 생성부(160)는 컨트롤러(150)의 제어에 따라 프로그램 전압, 검증용 리드 전압, 리드동작용 리드 전압을 생성하여 로우 디코더(120), 컬럼 디코더(130) 등으로 제공한다.
저항성 메모리 장치 중 특히 상변화 메모리 장치는 플래시 메모리를 대체하여 사용하거나 스토리지 클래스 메모리(Storage Class Memory; SCM)로 사용할 수 있다. 이 경우 한 번 셀에 데이터를 프로그램 한 후 주로 리드 동작만이 반복될 수 있다.
이 경우 상기와 같이 검증용 리드 전압의 레벨인 제 1 레벨보다 높은 제 2 전압으로 리드 동작을 수행하여, 저항 드리프트 현상과 무관하게 메모리 셀의 데이터를 정확하게 읽어낼 수 있다.
도 7은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
초기 PNV 동작을 위해 라이트 및 제 1 레벨(Vc)의 검증용 리드 전압을 통한 프로그램 동작이 수행된다. 이후, 리드 동작시 수행될 때, 특히 리드 동작만이 반복 수행될 때 제 1 레벨(Vc) 보다 높은 제 2 레벨(Va)의 리드 전압을 인가하여 리드 동작이 수행될 수 있다.
저항성 메모리 장치의 데이터 보유 시간(Retention time) 저항 드리프트 현상과 직접적인 관련이 있는데, 본 발명의 실시예에서와 같이 리드용 리드 전압을 검증용 리드 전압보다 높은 레벨로 제어하게 되면, 저항 드리프트 현상이 발생한 셀에 대해서도 정확한 데이터를 독출할 수 있다.
도 8은 저항성 메모리 장치의 전류-전압 특성에 기초한 본 발명의 일 실시예에 의한 저항성 메모리 장치의 동작 개념을 설명하기 위한 도면이다.
저항성 메모리 셀, 특히 상변화 메모리 셀은 도 8과 같은 I-V 특성을 갖는다. 즉, 시간이 t0로부터 t5까지 경과함에 따라 메모리 셀을 통해 흐르는 전류가 점차 감소하는 특성을 가지며, 이는 곧 메모리 셀의 저항이 증가하는 방향으로 드리프트됨을 의미한다.
따라서, 초기 프로그램 동작이 이루어지는 t0 시점에는 검증용 리드 전압(Vc)을 이용하여 검증을 수행하여도 무방하나, t1 이후 시점부터는 저항이 증가하는 방향으로 드리프트되기 때문에 검증용 리드 전압(Vc)과 동일한 레벨의 전압을 인가하여 리드 동작을 수행하게 되면 셀에 흐르는 전류량이 점차 작아져 셀의 데이터를 정확히 읽어낼 수 없다.
하지만, 본 발명에서는 초기 프로그램 동작 이후의 리드 동작시 검증용 리드 전압(Vc)의 레벨보다 높은 레벨의 전압(Va)을 인가하여 리드 동작을 수행한다. 따라서 초기 프로그램 동작 후 셀에 흐르는 전류량과 이후 리드 동작시 셀에 흐르는 전류량의 차이를 최소화할 수 있다. 즉, 셀의 저항은 드리프트되었지만 셀을 통해 흐르는 전류량은 드리프트되기 이전과 유사한 수준으로 유지할 수 있으므로 셀의 데이터를 정확히 읽어낼 수 있는 것이다.
도 9 및 도 10은 본 발명의 일 실시예에 의한 저항성 메모리 장치에서 데이터 보유 시간의 증가를 설명하기 위한 도면이다.
도 9는 시간의 흐름에 따른 메모리 셀의 저항 상태별 전류량 변화를 나타내는 그래프이다.
초기 프로그램 동작시(t0)의 검증용 리드 전압과 동일한 레벨의 전압으로 리드 동작을 수행하는 경우, 제 1 저항상태(State0)를 갖는 메모리 셀은 제 1-1 시점(21) 이후 제 1 기준전압(Ref1)에 의해 독출되지 않는 셀이 발생하고, 제 2 저항상태(State1)를 갖는 메모리 셀은 제 2-1 시점(31) 이후 제 2 기준전압(Ref2)에 의해 독출되지 않는 셀이 발생하며, 제 3 저항상태(State2)를 갖는 메모리 셀은 제 3-1 시점(41) 이후 제 3 기준전압(Ref3)에 의해 독출되지 않는 셀이 발생함을 알 수 있다.
제 3 저항상태(State2)를 갖는 메모리 셀의 페일이 가장 빠르게 도래하므로 결국 제 3-1 시점(41) 이후부터는 메모리 셀의 신뢰성이 담보되지 않는다.
본 발명의 일 실시예에서와 같이, 초기 프로그램 동작시의 검증용 리드 전압보다 높은 레벨의 전압으로 리드 동작을 수행하는 경우, 제 1 저항상태(State0)를 갖는 메모리 셀은 제 1-2 시점(23) 이후에, 제 2 저항상태(State1)를 갖는 메모리 셀은 제 2-2 시점(33) 이후에, 제 3 저항상태(State2)를 갖는 메모리 셀은 제 3-2 시점(43) 이후에 각각의 기준전압에 의해 독출되지 않는 셀이 발생한다.
따라서, 제 1 저항상태(State0)를 갖는 메모리 셀의 데이터 보유 시간은 t11로 증가하고, 제 2 저항상태(State1)를 갖는 메모리 셀의 데이터 보유 시간은 t12로 증가하며, 제 3 저항상태(State2)를 갖는 메모리 셀의 데이터 보유 시간은 t13으로 증가한다.
결국, 데이터 보유 시간이 가장 짧은 저항상태(State2)를 갖는 메모리 셀을 기준으로, Δt만큼 데이터 보유 시간을 증가시킬 수 있다.
도 10은 하나의 셀에 2비트의 데이터를 저장하는 MLC에서, 고저항 상태(State2, State3)로 프로그램된 메모리 셀의 저항 드리프트 시간에 따른 센싱 마진을 나타낸 그래프이다.
제 1 고저항 상태(State2)를 갖는 메모리 셀과 제 2 고저항 상태(State3)를 갖는 메모리 셀의 데이터는 기준전압(Ref3)에 의해 구분할 수 있다.
도 10에서 점선으로 나타낸 곡선은 초기 프로그램 동작시의 검증용 리드 전압과 동일한 레벨의 리드 전압을 인가하여 리드 동작을 수행한 경우의 셀 상태 변화에 따른 드리프트 타임을 나타내고, 실선으로 나타낸 곡선은 초기 프로그램 동작시의 검증용 리드 전압보다 높은 레벨의 리드 전압을 인가하여 리드 동작을 수행한 경우의 셀 상태 변화에 따른 드리프트 타임을 나타낸다.
리드 동작시 검증용 리드 전압보다 높은 레벨의 리드 전압을 공급하게 되면 도 10과 같이 Δt만큼 드리프트 타임을 증가시킬 수 있음을 알 수 있다.
도 11은 본 발명의 일 실시예에 의한 시스템의 일 예인 프로세서의 구성도이다.
도 11을 참조하면, 프로세서(20)는 제어부(210), 연산부(220), 저장부(230) 및 캐시 메모리부(240)를 포함할 수 있다.
제어부(210)는 외부 장치로부터 명령어, 데이터 등과 같은 신호를 수신하여 명령어의 해독, 데이터의 입력이나 출력, 처리 등을 수행하는 등 프로세서(20)의 전반적인 동작을 제어한다.
연산부(220)는 제어부(210)가 명령어를 해독한 결과에 따라 여러가지 연산 동작을 수행한다. 연산부(220)는 적어도 하나의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU)를 포함할 수 있다.
저장부(230)는 레지스터로 기능할 수 있으며 프로세서(20) 내에서 데이터를 저장하는 부분이다. 저장부(230)는 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 및 그 외 다양한 레지스터를 포함할 수 있다. 저장부(230)는 연산부(220)에서 연산을 수행하는 데이터, 수행 결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 기억할 수 있다.
이러한 저장부(230)는 예를 들어 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 본 발명의 일 실시예에서, 저장부(230)는 도 6에 도시한 저항성 메모리 장치일 수 있다. 따라서, 제어부(210)로부터 프로그램 명령이 입력됨에 따라 저장부(230)는 PNV 방식에 의해 메모리 셀 어레이에 데이터를 프로그램하고, 제어부(210)로부터 리드 명령이 입력됨에 따라 PNV시의 검증용 리드 전압보다 높은 레벨의 전압에 의해 리드 동작을 수행할 수 있다.
캐시 메모리부(240)는 임시 저장 공간으로 작용한다.
도 11에 도시한 프로세서(20)는 전자장치의 중앙처리장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP)), 어플리케이션 프로세서(Application Processor; AP) 등이 될 수 있다.
도 12 및 13은 본 발명의 일 실시예에 의한 시스템 중 데이터 처리 시스템의 구성도이다.
먼저, 도 12에 도시한 데이터 처리 시스템(30)은 메인 컨트롤러(310), 인터페이스(320), 주기억장치(330) 및 보조기억장치(340)를 포함할 수 있다.
데이터 처리 시스템(30)은 데이터를 처리하는 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있으며, 컴퓨터 서버, 개인 휴대 단말기, 휴대용 컴퓨터, 웹 테이블릿 컴퓨터, 무선 단말기, 이동통신 단말기, 디지털 콘텐츠 플레이어, 카메라, 위성항법장치, 비디오 카메라, 녹음기, 텔레메틱스 장치, AV 시스템, 스마트 TV 등의 전자장치일 수 있다.
다른 실시예에서, 데이터 처리 시스템(30)은 데이터 저장 장치일 수 있으며, 하드디스크, 광학 드라이브, 고상 디스크, DVD 등과 같은 디스크 형태이거나, USB(Universal Serial Bus)메모리, 시큐어 디지털(Secure Digital; SD) 카드, 메모리 스틱, 스마트 미디어 카드, 내외장 멀티미디어 카드, 컴펙트 플래시 카드 등의 카드 형태일 수 있다.
메인 컨트롤러(310)는 주기억장치(330)와 인터페이스(320)를 통해 데이터의 교환을 제어하며, 이를 위해 외부 장치에서 인터페이스(320)를 통해 입력된 명령어들의 해독, 시스템에 저장된 자료의 연산, 비교 등의 동작 전반을 제어한다.
인터페이스(320)는 외부장치와 데이터 처리 시스템(30) 간에 명령 및 데이터가 교환될 수 있는 환경을 제공한다. 인터페이스(320)는 데이터 처리 시스템(30)의 적용 환경에 따라 입력장치(키보드, 키패드, 마우스, 음성 인식장치 등), 출력장치(디스플레이, 스피커)를 포함하는 맨-머신 인터페이스 장치이거나, 또는 카드 인터페이스 장치, 또는 디스크 인터페이스 장치(IDE(Integrated Drive Electronics), SCSI(Small Computer System Interface), SATA(Serial Advanced Technology Attachment), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association 등) 등일 수 있다.
주기억장치(330)는 데이터 처리 시스템(30)이 동작하는 데 필요한 어플리케이션, 제어신호, 데이터 등을 저장하며, 보조기억장치(340)로부터 프로그램이나 자료를 이동시켜 실행시킬 수 있는 기억 장소로 기능한다. 주기억장치(330)는 비휘발성 특성을 갖는 메모리 장치를 이용하여 구현할 수 있으며, 예를 들어 도 6에 도시한 저항성 메모리 장치가 이용될 수 있다.
보조기억장치(340)는 프로그램 코드나 데이터 등을 보관하기 위한 공간이며, 고용량의 기억장치일 수 있다. 보조기억장치(340)는 예를 들어 도 6에 도시한 저항성 메모리 장치가 이용될 수 있다.
즉, 주기억장치(330) 및/또는 보조기억장치(340)는 예를 들어 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 따라서, 메인 컨트롤러(310)로부터 프로그램 명령이 입력됨에 따라 주기억장치(330) 및/또는 보조기억장치(340)는 PNV 방식에 의해 메모리 셀 어레이에 데이터를 프로그램하고, 메인 컨트롤러(310)로부터 리드 명령이 입력됨에 따라 PNV시의 검증용 리드 전압보다 높은 레벨의 전압에 의해 리드 동작을 수행할 수 있다.
도 13에 도시한 데이터 처리 시스템(40)은 메모리 컨트롤러(410) 및 저항성 메모리 장치(420)를 포함할 수 있다.
메모리 컨트롤러(410)는 호스트의 요구에 응답하여 저항성 메모리 장치(420)를 액세스 하도록 구성되며, 이를 위해 프로세서(411), 동작 메모리(413), 호스트 인터페이스(415) 및 메모리 인터페이스(417)를 구비할 수 있다.
프로세서(411)는 메모리 컨트롤러(410)의 전반적인 동작을 제어하고, 동작 메모리(413)는 메모리 컨트롤러(410)가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호 등이 저장될 수 있다.
호스트 인터페이스(415)는 호스트와 메모리 컨트롤러(410) 사이의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행하고, 메모리 인터페이스(417)는 메모리 컨트롤러(410)와 저항성 메모리 장치(420)간의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행한다.
저항성 메모리 장치(420)는 예를 들어, 도 6에 도시한 저항성 메모리 장치를 이용할 수 있으며, 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 따라서, 메모리 컨트롤러(410)로부터 프로그램 명령이 입력됨에 따라 저항성 메모리 장치(420)는 PNV 방식에 의해 메모리 셀 어레이에 데이터를 프로그램하고, 메모리 컨트롤러(410)로부터 리드 명령이 입력됨에 따라 PNV시의 검증용 리드 전압보다 높은 레벨의 전압에 의해 리드 동작을 수행할 수 있다.
한편, 도 13에 도시한 데이터 처리 시스템은 디스크 장치로 활용되거나, 또는 휴대용 전자 기기의 내/외장 메모리 카드로 이용되거나, 이미지 프로세서 및 그 외의 응용 칩셋으로 이용될 수 있다.
또한, 메모리 컨트롤러(410)에 구비되는 동작 메모리 또한 도 6에 도시한 메모리 장치를 이용하여 구현할 수 있다.
도 14 및 도 15는 본 발명의 실시예들에 따른 전자 시스템의 구성도이다.
도 14에 도시한 전자 시스템(50)은 프로세서(501), 메모리 컨트롤러(503), 저항성 메모리 장치(505), 입출력 장치(507) 및 기능모듈(500)을 포함할 수 있다.
메모리 컨트롤러(503)는 프로세서(501)의 제어에 따라 저항성 메모리 장치(505)의 데이터 처리 동작, 예를 들어 프로그램, 리드 등의 동작을 제어할 수 있다.
저항성 메모리 장치(505)에 프로그램된 데이터는 프로세서(501) 및 메모리 컨트롤러(503)의 제어에 따라 입출력 장치(507)를 통해 출력될 수 있다. 이를 위해 입출력 장치(507)는 디스플레이 장치, 스피커 장치 등을 포함할 수 있다.
입출력 장치(507)는 또한 입력 장치를 포함할 수 있으며, 이를 통해 프로세서(501)의 동작을 제어하기 위한 제어 신호, 또는 프로세서(501)에 의해 처리될 데이터를 입력할 수 있다.
본 발명의 다른 실시예에서, 메모리 컨트롤러(503)는 프로세서(501)의 일부로 구현되거나 프로세서(501)와 별도의 칩셋으로 구현될 수 있다.
저항성 메모리 장치(505)는 예를 들어 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 본 발명의 일 실시예에서, 저장부(230)는 도 6에 도시한 저항성 메모리 장치일 수 있다. 따라서, 메모리 컨트롤러(503)로부터 프로그램 명령이 입력됨에 따라 저항성 메모리 장치(505)는 PNV 방식에 의해 메모리 셀 어레이에 데이터를 프로그램하고, 메모리 컨트롤러(503)로부터 리드 명령이 입력됨에 따라 PNV시의 검증용 리드 전압보다 높은 레벨의 전압에 의해 리드 동작을 수행할 수 있다.
기능모듈(500)은 도 14에 도시한 전자 시스템(50)의 적용 예에 따라 선택된 기능을 수행할 수 있는 모듈이 될 수 있으며, 도 14에는 통신모듈(509)와 이미지 센서(511)를 그 예로 나타내었다.
통신모듈(509)은 전자 시스템(50)이 유선 또는 무선 통신망에 접속하여 데이터 및 제어신호를 교환할 수 있는 통신 환경을 제공한다.
이미지 센서(511)는 광학 이미지를 디지털 이미지 신호들로 변환하여 프로세서(501) 및 메모리 컨트롤러(503)로 전달한다.
통신모듈(509)을 구비한 경우, 도 14의 전자 시스템(50)은 무선통신 단말기와 같은 휴대용 통신기기일 수 있다. 이미지 센서(511)를 구비한 경우 전자 시스템(50)은 디지털 카메라, 디지털 캠코더, 또는 이들 중 어느 하나가 부착된 전자 시스템(PC, 노트북, 이동통신 단말기 등)일 수 있다.
도 15에 도시한 전자 시스템(60)은 카드 인터페이스(601), 메모리 컨트롤러(603) 및 저항성 메모리 장치(605)를 포함할 수 있다.
도 15에 도시한 전자 시스템(60)은 메모리 카드 또는 스마트 카드의 예시도로, PC카드, 멀티미디어 카드, 임베디드 멀티미디어 카드, 시큐어 디지털 카드, USB 드라이브 중 어느 하나가 될 수 있다.
카드 인터페이스(601)는 호스트의 프로토콜에 따라 호스트와 메모리 컨트롤러(603) 사이에서 데이터 교환을 인터페이싱한다. 일 실시예에서, 카드 인터페이스(601)는 호스트가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 또는 호스트가 사용하는 프로토콜을 지원하는 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.
메모리 컨트롤러(603)는 저항성 메모리 장치(605)와 카드 인터페이스(601) 사이에서 데이터 교환을 제어한다.
저항성 메모리 장치(605)는 도 6에 도시한 메모리 장치가 이용될 수 있다. 즉, 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 그리고 메모리 컨트롤러(603)로부터 프로그램 명령이 입력됨에 따라 저장성 메모리 장치(605)는 PNV 방식에 의해 메모리 셀 어레이에 데이터를 프로그램하고, 메모리 컨트롤러(603)부터 리드 명령이 입력됨에 따라 PNV시의 검증용 리드 전압보다 높은 레벨의 전압에 의해 리드 동작을 수행할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 저항성 메모리 장치
110 : 메모리 셀 어레이
120 : 로우 디코더
130 : 컬럼 디코더
140 : 읽기/쓰기 제어회로
150 : 컨틀톨러
160 : 전압 생성부

Claims (20)

  1. 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이;
    어드레스 신호를 인가받아 디코딩하여 상기 메모리 셀 어레이에 접근하는 어드레스 디코더;
    상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 독출하는 읽기/쓰기 제어 회로;
    프로그램 동작을 위한 전압 및 리드 동작을 위한 전압을 생성하여 상기 어드레스 디코더에 제공하는 전압 생성부; 및
    프로그램 명령에 응답하여 상기 어드레스 디코더, 상기 읽기/쓰기 제어 회로 및 상기 전압 생성부를 제어하여 상기 전압 생성부가 제 1 레벨의 검증용 리드 전압을 생성하도록 하고, 리드 명령에 응답하여 상기 어드레스 디코더, 상기 읽기/쓰기 제어 회로 및 상기 전압 생성부를 제어하여 상기 전압 생성부가 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압을 생성하도록 하는 컨트롤러;
    를 포함하는 저항성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 프로그램 명령에 응답하여 상기 전압 생성부가 프로그램 전압을 생성하도록 하여 상기 읽기/쓰기 제어 회로에 의해 상기 메모리 셀 어레이에 데이터를 프로그램하도록 하고, 상기 전압 생성부가 상기 검증용 리드 전압을 생성하도록 하여 상기 읽기/쓰기 제어 회로에 의해 상기 메모리 셀 어레이의 데이터를 검증하도록 하는 저항성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 동작 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 저항성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 저항성 메모리 셀은 상변화 메모리 셀인 저항성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 제 2 레벨은 상기 제 1 레벨보다 높고 상기 저항성 메모리 셀의 문턱전압보다 낮은 레벨인 저항성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 저항성 메모리 셀은 하나의 메모리 셀에 적어도 2비트의 데이터를 저장하는 메모리 셀인 저항성 메모리 장치.
  7. 외부로부터 명령어를 포함하는 신호를 수신하는 제어부;
    상기 제어부의 명령어 해독 결과에 따라 연산을 수행하는 연산부; 및
    복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 제어부의 프로그램 명령에 응답하여 제 1 레벨의 검증용 리드 전압으로 프로그램 데이터를 검증하고, 상기 제어부의 리드 명령에 응답하여 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압으로 데이터를 리드하는 컨트롤러를 포함하여, 상기 제어부와 상기 연산부가 동작하는 데 사용되는 데이터 및 주소를 저장하는 저장부;
    를 포함하는 프로세서.
  8. 제 7 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 동작 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 프로세서.
  9. 외부장치로부터 입력되는 명령어의 해독을 수행하는 메인 컨트롤러;
    상기 외부장치와 상기 컨트롤러 간에 상기 명령어 및 데이터가 교환될 수 있도록 하는 인터페이스;
    어플리케이션, 제어신호, 데이터가 저장되는 주기억장치; 및
    프로그램 코드 또는 데이터가 저장되는 보조기억장치;를 포함하고,
    상기 주기억장치 및 상기 보조기억장치 중 적어도 어느 하나는, 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메인 컨트롤러의 프로그램 명령에 응답하여 제 1 레벨의 검증용 리드 전압으로 프로그램 데이터를 검증하고, 상기 메인 컨트롤러의 리드 명령에 응답하여 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압으로 데이터를 리드하는 컨트롤러를 포함하는 저항성 메모리 장치인 데이터 처리 시스템.
  10. 제 9 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 동작 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 데이터 처리 시스템.
  11. 제 9 항에 있어서,
    상기 인터페이스는 맨-머신 인터페이스 장치, 카드 인터페이스 장치, 디스크 인터페이스 장치 중 어느 하나인 데이터 처리 시스템.
  12. 호스트의 요구에 응답하여 저항성 메모리 장치를 액세스하는 메모리 컨트롤러; 및
    복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메모리 컨트롤러의 프로그램 명령에 응답하여 제 1 레벨의 검증용 리드 전압으로 프로그램 데이터를 검증하고, 상기 메모리 컨트롤러의 리드 명령에 응답하여 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압으로 데이터를 리드하는 컨트롤러를 포함하는 상기 저항성 메모리 장치;
    를 포함하는 데이터 처리 시스템.
  13. 제 12 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 동작 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 데이터 처리 시스템.
  14. 제 12 항에 있어서,
    상기 메모리 컨트롤러는, 상기 호스트로부터의 명령어 해독을 수행하는 프로세서;
    상기 메모리 컨트롤러가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호가 저장되는 동작 메모리;
    상기 호스트와 상기 메모리 컨트롤러 사이의 데이터 및 제어신호 교환을 위한 프로토콜 변환을 수행하는 호스트 인터페이스; 및
    상기 메모리 컨트롤러와 상기 저항성 메모리 장치 간의 데이터 및 신호 교환을 위한 프로토콜 변환을 수행하는 메모리 인터페이스;
    를 포함하는 데이터 처리 시스템.
  15. 외부장치로부터 입력되는 명령어의 해독을 수행하는 프로세서;
    상기 프로세서가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호가 저장되는 동작 메모리;
    상기 프로세서에 의해 액세스되며 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 프로세서의 프로그램 명령에 응답하여 제 1 레벨의 검증용 리드 전압으로 프로그램 데이터를 검증하고, 상기 프로세서의 리드 명령에 응답하여 상기 제 1 레벨보다 높은 제 2 레벨의 리드 전압으로 데이터를 리드하는 컨트롤러를 포함하는 저항성 메모리 장치; 및
    상기 프로세서와 사용자 간의 데이터 입출력 환경을 제공하는 사용자 인터페이스;
    를 포함하는 전자 시스템.
  16. 제 15 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 동작 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 전자 시스템.
  17. 제 15 항에 있어서,
    유선 또는 무선 통신망에 접속하도록 하는 통신모듈을 더 포함하는 전자 시스템.
  18. 제 15 항에 있어서,
    광학 이미지를 디지털 이미지 신호로 변환하여 상기 프로세서로 전달하는 이미지 센서를 더 포함하는 전자 시스템.
  19. 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 대한 쓰기 및 읽기 동작을 제어하는 컨트롤러를 포함하는 저항변화 메모리 장치의 동작 방법으로서,
    프로그램 명령에 응답하여 상기 컨트롤러가 상기 저항성 메모리 셀에 데이터를 프로그램하고 제 1 레벨의 전압으로 검증하는 프로그램 단계; 및
    리드 명령에 응답하여 상기 컨트롤러가 상기 제 1 레벨보다 높은 제 2 레벨의 전압으로 상기 메모리 셀에 프로그램된 데이터를 독출하는 리드 단계;
    를 포함하는 저항성 메모리 장치의 동작 방법.
  20. 제 19 항에 있어서,
    상기 제 2 레벨은 상기 제 1 레벨보다 높고 상기 저항성 메모리 셀의 문턱전압보다 낮은 레벨인 저항성 메모리 장치의 동작 방법.
KR20130123217A 2013-10-16 2013-10-16 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템 KR20150044475A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20130123217A KR20150044475A (ko) 2013-10-16 2013-10-16 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템
US14/173,542 US20150103589A1 (en) 2013-10-16 2014-02-05 Resistive memory apparatus, operation method thereof, and system having the same
TW103120932A TW201517038A (zh) 2013-10-16 2014-06-17 電阻式記憶體裝置、其操作方法以及具有該裝置的系統
CN201410339813.3A CN104575593A (zh) 2013-10-16 2014-07-16 阻变存储装置、其操作方法以及具有其的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130123217A KR20150044475A (ko) 2013-10-16 2013-10-16 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템

Publications (1)

Publication Number Publication Date
KR20150044475A true KR20150044475A (ko) 2015-04-27

Family

ID=52809525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130123217A KR20150044475A (ko) 2013-10-16 2013-10-16 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템

Country Status (4)

Country Link
US (1) US20150103589A1 (ko)
KR (1) KR20150044475A (ko)
CN (1) CN104575593A (ko)
TW (1) TW201517038A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443587B1 (en) * 2015-07-21 2016-09-13 Winbond Electronics Corp. Resistive memory apparatus and writing method thereof
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
CN105895152B (zh) * 2016-04-01 2019-05-21 北京大学 一种基于单相导通存储单元的存储阵列读取方法
KR20180046580A (ko) * 2016-10-28 2018-05-09 에스케이하이닉스 주식회사 전자 장치
JP2018085155A (ja) * 2016-11-21 2018-05-31 東芝メモリ株式会社 磁気メモリ
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
KR102452623B1 (ko) * 2018-02-27 2022-10-07 삼성전자주식회사 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법
KR20200117374A (ko) * 2019-04-04 2020-10-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 이용하는 시스템
US11430524B2 (en) * 2020-10-30 2022-08-30 International Business Machines Corporation Method for designing an initialization function for programming a memory element

Also Published As

Publication number Publication date
TW201517038A (zh) 2015-05-01
CN104575593A (zh) 2015-04-29
US20150103589A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
US10521353B2 (en) Data storage device and operating method thereof
KR20150044475A (ko) 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템
US10509602B2 (en) Data storage device and operating method thereof
US9666249B1 (en) Data storage device with temperature compensation and operating method thereof
US9715341B2 (en) Operating a memory device using a program order stamp to control a read voltage
US9921749B2 (en) Memory system and method including determining a read voltage based on program order information and a plurality of mapping tables
KR102005888B1 (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
CN107093454B (zh) 阻变存储装置和用于阻变存储装置的电压发生电路
JP2014175040A (ja) メモリコントローラ及びそれを含むメモリシステム
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
CN111798909B (zh) 非易失性存储装置、其写入方法及使用其的系统
KR20130099496A (ko) 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR102363382B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치
CN107958685B (zh) 阻变存储装置及其选择性写入电路和操作方法
KR20140076127A (ko) 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템
US9728264B2 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
US9502105B2 (en) Resistive memory device, operating method thereof, and system having the same
US10096371B2 (en) Data storage device and operating method thereof
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
KR102571185B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US9966148B1 (en) Data storage device and operating method thereof
KR20230034524A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220139081A (ko) 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법
KR20210054188A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20180008956A (ko) 비휘발성 메모리 시스템 및 리프레쉬 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid