KR20140076127A - 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템 - Google Patents

비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20140076127A
KR20140076127A KR1020120144309A KR20120144309A KR20140076127A KR 20140076127 A KR20140076127 A KR 20140076127A KR 1020120144309 A KR1020120144309 A KR 1020120144309A KR 20120144309 A KR20120144309 A KR 20120144309A KR 20140076127 A KR20140076127 A KR 20140076127A
Authority
KR
South Korea
Prior art keywords
data
coding mode
memory cell
read
cell array
Prior art date
Application number
KR1020120144309A
Other languages
English (en)
Inventor
신민철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120144309A priority Critical patent/KR20140076127A/ko
Priority to US13/846,779 priority patent/US20140164683A1/en
Priority to CN201310217183.8A priority patent/CN103871470A/zh
Publication of KR20140076127A publication Critical patent/KR20140076127A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Abstract

비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템이 제시된다.
본 기술의 일 실시예에 의한 비휘발성 메모리 장치는 메모리 셀 어레이, 메모리 셀 어레이에 데이터를 프로그램하거나, 메모리 셀 어레이로부터 데이터를 리드하는 라이트드라이버/센스앰프 회로 및 라이트드라이버/센스앰프 회로로부터 메모리 셀 어레이로부터의 리드 데이터를 수신하고, 기록할 데이터와 리드 데이터의 비교 데이터에 기초하여 코딩 모드를 결정하여, 기록할 데이터를 코딩 모드로 인코딩하여 라이트드라이버/센스앰프 회로로 제공하는 입출력 제어부를 포함할 수 있다.

Description

비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템{Non-Volatile Memory Apparatus and Operating Method Thereof, and Data Processing System Having the Same}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템에 관한 것이다.
플래시 메모리 장치, 상변화 메모리 장치(PCRAM), 저항 메모리 장치(ReRAM), 자기 메모리 장치(MRAM) 등으로 대표되는 비휘발성 메모리 장치는 단일 레벨의 데이터를 기록하는 SLC(Single Level Cell) 방식으로부터 다중 레벨의 데이터를 기록하는 MLC(Multi- Level Cell) 방식으로 발전해 왔다.
SLC 방식의 비휘발성 메모리 장치는 프로그램 동작시 동작 전류를 감소시키기 위해 기록하고자 하는 데이터와 셀에 기 기록되어 있는 데이터의 비교 결과에 따라 데이터의 기록 여부를 판단하는 방식이 이용된다. 즉, 기록할 데이터와 셀에 기 기록되어 있는 데이터가 동일한 경우에는 프로그램 동작을 수행하지 않도록 하거나, 기록하고자 하는 데이터와 메모리 셀에 기 기록되어 있는 데이터가 대부분 다른 레벨인 경우 데이터를 반전시켜 기록(데이터 반전(data inversion) 방식)하는 등의 방법에 의해 쓰기 전류를 감소시키고 있다.
데이터 반전 방식의 경우 SLC에서는 전류 감소 효과가 크나 MLC의 경우에는 큰 효과를 볼 수 없다. 따라서, MLC 방식에 적합한 데이터 입출력 제어 방식이 요구되는 실정이다.
본 발명의 실시예는 프로그램 전류 및 시간을 감소시킬 수 있는 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템을 제공한다.
본 발명의 일 실시예에 의한 비휘발성 메모리 장치는 메모리 셀 어레이; 상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 리드하는 라이트드라이버/센스앰프 회로; 및 상기 라이트드라이버/센스앰프 회로로부터 상기 메모리 셀 어레이로부터의 리드 데이터를 수신하고, 기록할 데이터와 상기 리드 데이터의 비교 데이터에 기초하여 코딩 모드를 결정하여, 상기 기록할 데이터를 상기 코딩 모드로 인코딩하여 상기 라이트드라이버/센스앰프 회로로 제공하는 입출력 제어부;를 포함할 수 있다.
한편, 본 발명의 일 실시예에 의한 비휘발성 메모리 동작 방법은 호스트로부터 라이트 명령이 입력됨에 따라, 프로그램을 수행할 메모리 셀 어레이로부터 데이터를 리드하는 단계; 기록할 데이터와 상기 메모리 셀 어레이로부터 리드한 데이터를 비교한 비교 데이터에 기초하여 코딩 모드를 결정하는 단계; 상기 기록할 데이터를 상기 코딩 모드로 인코딩하는 단계; 및 상기 인코딩한 데이터를 메모리 셀에 프로그램하는 단계;를 포함할 수 있다.
아울러, 본 발명의 일 실시예에 의한 데이터 처리 시스템은 비휘발성 메모리 장치; 및 호스트의 요구에 응답하여 상기 비휘발성 메모리 장치를 액세스하는 메모리 컨트롤러;를 포함하고, 상기 비휘발성 메모리 장치는, 메모리 셀 어레이; 상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 리드하는 라이트드라이버/센스앰프 회로; 및 상기 라이트드라이버/센스앰프 회로로부터 상기 메모리 셀 어레이로부터의 리드 데이터를 수신하고, 기록할 데이터와 상기 리드 데이터의 비교 데이터에 기초하여 코딩 모드를 결정하여, 상기 기록할 데이터를 상기 코딩 모드로 인코딩하여 상기 라이트드라이버/센스앰프 회로로 제공하는 입출력 제어부;를 포함할 수 있다.
본 발명의 다른 실시예에 의한 데이터 처리 시스템은 동작 전반을 제어하는 프로세서; 상기 프로세서가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호가 저장되는 동작 메모리; 상기 프로세서에 의해 액세스되는 비휘발성 메모리 장치; 및 상기 프로세서와 사용자 간의 데이터 입출력을 수행하는 사용자 인터페이스;를 포함하고, 상기 비휘발성 메모리 장치는, 메모리 셀 어레이; 상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 리드하는 라이트드라이버/센스앰프 회로; 및 상기 라이트드라이버/센스앰프 회로로부터 상기 메모리 셀 어레이로부터의 리드 데이터를 수신하고, 기록할 데이터와 상기 리드 데이터의 비교 데이터에 기초하여 코딩 모드를 결정하여, 상기 기록할 데이터를 상기 코딩 모드로 인코딩하여 상기 라이트드라이버/센스앰프 회로로 제공하는 입출력 제어부;를 포함할 수 있다.
본 기술에 의하면 MLC 방식의 비휘발성 메모리 장치에서 프로그램되는 셀의 개수를 줄여, 프로그램 전류 및 프로그램 소요 시간을 단축시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도,
도 2는 도 1에 도시한 입출력 제어부의 일 예시도,
도 3은 데이터 비교 결과에 따른 코딩 모드의 종류를 설명하기 위한 도면,
도 4는 코딩 모드에 따른 데이터 기록 방법의 일 예를 설명하기 위한 도면,
도 5 및 도 6은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 흐름도,
도 7은 본 발명의 일 실시예에 의한 데이터 처리 시스템의 구성도,
도 8은 본 발명의 다른 실시예에 의한 데이터 처리 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도이다.
도 1에 도시한 것과 같이, 본 발명의 일 실시예에 의한 비휘발성 메모리 장치(10)는 메모리 셀 어레이(110), 로우 디코더(120), 컬럼 디코더(130), 라이트드라이버/센스앰프 회로(WD/SA, 140), 입출력 제어부(150), 입출력 버퍼(160) 및 컨트롤러(170)를 포함한다. 도 1에는 라이트드라이버/센스앰프 회로를 하나의 블럭으로 구성하였으나, 라이트 드라이버 블럭과 센스앰프 블럭은 별개의 블럭으로 구성될 수도 있다.
메모리 셀 어레이(110)에는 워드라인과 비트라인 간에 복수의 단위 메모리 셀, 예를 들어 비휘발성 메모리 셀이 접속될 수 있다. 아울러, 메모리 셀 어레이(110)는 적어도 하나의 블럭으로 이루어질 수 있고, 각 메모리 셀은 MLC로 구현될 수 있다.
로우 디코더(120) 및 컬럼 디코더(130)는 컨트롤러(170)로부터 제공되는 어드레스 신호에 따라 워드라인 및 비트라인을 선택한다.
WD/SA(140)는 프로그램 동작시 컨트롤러(170)로부터 제공되는 데이터를 입출력 버퍼(160) 및 입출력 제어부(150)를 통해 전송받아 메모리 셀 어레이(110)에 기록하고, 리드 동작시 메모리 셀 어레이(110)로부터 데이터를 독출하여 입출력 제어부(150) 및 입출력 버퍼(160)를 통해 컨트롤러(170)로 제공한다.
입출력 제어부(150)는 프로그램 동작시, 입출력 버퍼(160)를 통해 기록할 데이터를 수신하고, 컨트롤러(170)로부터 제공되는 어드레스에 따라 WD/SA(140)에서 리드한 메모리 셀들의 데이터를 비교하고, 비교 결과에 따라 코딩 모드를 결정하며, 결정된 코딩 모드에 따라 기록할 데이터를 인코딩하여 WD/SA(140)로 제공한다. 아울러, 리드 동작시 WD/SA(140)에서 리드한 데이터를 기 결정한 코딩 모드에 따라 디코딩하여 입출력 버퍼(160)로 제공한다.
이를 위해, 일정한 데이터 길이를 하나의 프로그램 단위로 설정하고 프로그램 단위마다 코딩 모드를 결정한다. 결정된 코딩 모드는 테일 비트(tail bit)로서 메모리 셀의 지정된 위치에 함께 기록한다. 따라서, 리드 동작시 메모리 셀의 데이터 및 테일 비트를 함께 읽어 테일 비트가 내포하는 코딩 모드에 따라 리드된 데이터를 디코딩할 수 있게 된다.
본 발명의 일 실시예에서, 입출력 제어부(150)는 기록할 데이터와 리드 데이터의 비교 결과에 따라 어떤 자리의 비트에 반전이 이루어졌는지를 비교 데이터로 생성한다. 그리고, 비교 데이터 중 가장 많은 비중을 차지하는 비교 데이터를 코딩 모드로 선택한다. 그리고, 선택한 코딩 모드와 비교 데이터가 동일한 경우에는 해당 데이터가 기록될 메모리 셀에 데이터가 기록되지 않도록 WD/SA(140)를 제어함으로써 쓰기 전류 및 시간을 단축시킬 수 있다. 이에 대한 구체적인 설명은 도 2 내지 도 4를 참조하여 후술할 것이다.
컨트롤러(170)는 프로그램 모드시 호스트로부터 어드레스 및 데이터를 입력받으며, 이에 따라 메모리 셀 어레이(110)의 주변 회로(120~160)를 제어하여 메모리 셀 어레이(110)에 데이터가 기록되도록 한다. 아울러, 리드 모드시 호스트로부터 어드레스를 입력받아 주변회로(120~160)를 제어하여 메모리 셀 어레이(110)에서 독출된 데이터를 호스트로 전달한다.
도 2는 도 1에 도시한 입출력 제어부의 일 예시도이다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 입출력 제어부(150)는 비교부(151), 판단부(153), 인코더(155) 및 디코더(157)를 포함할 수 있다.
비교부(151)는 입출력 버퍼(160) 및 판단부(153)를 통해 기록할 데이터(WD)를 수신하고, 데이터를 기록할 메모리 셀로부터 리드한 데이터(RD1)를 WD/SA(140)로부터 수신하여 비교하고, 비교 데이터(CD)를 생성하여 판단부(153)로 제공한다. 여기에서, 비교부(151)는 배타적 OR(XOR) 연산에 의해 기록할 데이터(WD)와 리드 데이터(RD1)를 비교할 수 있으나 이에 한정되는 것은 아니다. 아울러, 비교 데이터(CD)는 어떤 자리의 비트에 반전이 이루어졌는지를 나타내는 데이터일 수 있다.
판단부(153)는 비교 데이터(CD) 중 가장 많은 비중을 차지하는 비교 데이터를 코딩 모드(MODE)로 선택한다.
아울러, 인코더(155)는 판단부(153)로부터 기록할 데이터(WD)와 코딩 모드(MODE)를 수신하고, 코딩 모드(MODE)에 따라 기록할 데이터(WD)를 인코딩하여 인코딩된 데이터(WD')를 WD/SA(140)로 제공한다.
디코더(157)는 데이터를 리드할 메모리 셀로부터 리드한 데이터(RD2)를 WD/SA(140)로부터 수신하고, 판단부(153)로부터 코딩 모드(MODE)를 제공받아 디코딩된 데이터(RD)를 입출력 버퍼(160)로 출력한다.
도 3은 데이터 비교 결과에 따른 코딩 모드의 종류를 설명하기 위한 도면으로, 4-레벨 셀의 경우를 예로 들어 도시하였다.
데이터를 기록할 메모리 셀로부터 리드한 데이터(RD1)와 기록할 데이터(WD)의 레벨에 따라, 코딩 모드(MODE)는 비반전 모드(No-inv), LSB 반전 모드(LSB-Inv), MSB 반전 모드(MSB-Inv), 반전 모드(Inv)로 구분될 수 있다.
아울러, 비반전 모드(No-inv)의 경우 테일 비트는 00, LSB 반전 모드(LSB-Inv)의 경우 테일 비트는 01, MSB 반전 모드(MSB-Inv)의 경우 테일 비트는 10, 반전 모드(Inv)의 경우 테일 비트는 11로 결정될 수 있다.
도 4는 코딩 모드에 따른 데이터 기록 방법의 일 예를 설명하기 위한 도면으로, 데이터 길이(n)가 10인 경우 하나의 프로그램 단위로 설정하여 프로그램하는 경우를 가정한다.
먼저, 경우 1(Case 1)을 살펴 보면, 리드 데이터(RD1)와 기록할 데이터(WD)의 비교 데이터(CD) 중 비반전인 경우가 가장 많은 비중을 차지한다(점선 박스 참고). 따라서, 이 경우에는 코딩 모드가 비반전 모드(No-inv)으로 결정된다. 그리고 인코더(155)는 코딩 모드(No-inv)와 동일한 비교 데이터(CD)가 동일한 메모리 셀에는 기록 동작이 이루어지지 않도록 하고, 그 외의 메모리 셀에만 비반전 모드로 데이터를 기록하도록 WD/SA(140)를 제어한다. 결국, 코딩 모드(No-inv)와 비교 데이터(CD)가 동일하지 않은 세번째, 세번째, 일곱번째, 아홉번째 및 열번째 데이터가 비반전 모드로 인코딩(WD')되어 셀에 기록되게 된다. 이때, 테일 비트(00)가 함께 저장됨은 물론이다.
경우 2(Case 2)는 비교 데이터(CD) 중 반전 모드(Inv)가 대부분임을 알 수 있고(점선 박스 참고), 결국 코딩 모드는 반전 모드(Inv)로 결정된다. 아울러, 일곱번째의 기록할 데이터(WD=01)가 반전 모드(Inv)에 따라 10으로 인코딩(WD')되고, 인코딩된 데이터(WD'=10)와 테일 비트(11)가 메모리 셀에 기록된다.
경우 3(Case 3)에서는 코딩 모드가 LSB 반전 모드(LSB-Inv)로 결정된 것을 알 수 있으며(점선 박스 참고), 여섯번째부터 열번째의 기록할 데이터(WD)의 LBS를 반전시킨 인코딩 데이터(WD')와 테일 비트(10)가 메모리 셀에 기록된다.
한편, 리드 동작시에는 메모리 셀의 데이터와 함께 테일 비트를 함께 읽어, 테일 비트에 따라 메모리 셀의 데이터를 디코딩하여 출력한다. 비반전 모드(No-inv)의 경우 셀로부터 리드한 데이터는 그대로 입출력 버퍼(160)로 제공된다. 반전 모드(Inv)의 경우에는 리드한 데이터의 각 비트를 모두 반전시키는 방식으로 디코딩되며, LSB 반전 모드인 경우에는 리드한 데이터의 LBS를 반전시켜 출력한다.
도 4의 경우 1에서는 비록 4개의 셀에 대한 라이트가 이루어지지 않지만, 경우 2에서는 9개의 셀에 대한 라이트 동작을 생략할 수 있고, 경우 3에서는 절반의 메모리 셀에만 라이트 동작을 수행한다. 따라서, 쓰기 전류의 감소 및 시간 단축에 탁월한 효과를 얻을 수 있다.
도 5 및 도 6은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 흐름도로서, 도 5는 프로그램 방법을 나타내고 도 6은 리드 방법을 나타낸다.
먼저, 도 5를 참조하여 프로그램 방법을 설명한다.
호스트로부터 라이트 명령이 입력됨에 따라, 컨트롤러(170)는 호스트로부터 수신한 어드레스에 따라 메모리 셀 어레이(110) 및 주변장치(120~160)를 동작시켜 프로그램 동작이 이루어지도록 한다.
먼저, WS/SA(140)는 프로그램을 수행할 위치의 메모리 셀들로부터 데이터를 리드(RD1)하여(S101) 입출력 제어부(150)로 제공한다. 아울러, 입출력 제어부(150)는 입출력 버퍼(160)로부터 수신한 기록할 데이터(WD)와 리드 데이터(RD1)를 비교하고(S103), 그 결과에 따라 코딩 모드(MODE)를 결정한다(S105).
이때, 기록할 데이터(WD)와 리드 데이터(RD1)는 배타적 OR(XOR) 연산에 의해 비교될 수 있고, 비교 데이터(CD)는 각 자리의 비트에 대한 반전 여부를 나타내는 정보일 수 있다. 아울러, 코딩 모드(MODE)는 비교 데이터(CD) 중 가장 많은 비중을 차지하는 비교 데이터로 선택될 수 있다.
코딩 모드(MODE)가 결정되면, 입출력 제어부(150)는 결정된 코딩 모드(MODE)에 따라 기록할 데이터(WD)를 인코딩(WD')하고(S107), 인코딩된 데이터(WD')와 코딩 모드(MODE)를 나타내는 테일 비트를 WD/SA(140)로 제공하여 메모리 셀에 기록되도록 한다. 이때, 코딩 모드(MODE)와 동일한 비교 데이터(CD)를 갖는 메모리 셀에 대해서는 프로그램이 금지되도록 하고, 코딩 모드와 다른 비교 데이터(CD)를 갖는 메모리 셀에 대해서만 프로그램이 수행되도록 하여 프로그램에 필요한 전류 및 시간을 감소시킬 수 있다.
다음, 도 6을 참조하여 리드 방법을 설명한다.
호스트로부터 리드 명령 및 어드레스가 제공되면, 컨트롤러(170)는 호스트로부터 수신한 어드레스에 따라 메모리 셀 어레이(110) 및 주변장치(120~160)를 동작시켜 리드 동작이 이루어지도록 한다.
먼저, WD/SA(140)에 의해 해당 메모리 셀들로부터 데이터(RD2) 및 테일 비트가 리드된다(S201). 리드된 데이터(RD2)는 입출력 제어부(150)로 제공되며, 입출력 제어부(150)는 테일 비트 즉, 코딩 모드에 따라 리드 데이터(RD2)를 디코딩한다(S203).
그리고, 디코딩된 데이터(RD)는 입출력 버퍼(160)를 통해 컨트롤러(170)로 제공된다.
도 7은 본 발명의 일 실시예에 의한 데이터 처리 시스템의 구성도이다.
도 7에 도시한 데이터 처리 시스템(20)은 호스트 및 비휘발성 메모리 장치(10) 사이에 연결되는 메모리 컨트롤러(210)를 포함할 수 있다.
메모리 컨트롤러(210)는 호스트의 요구에 응답하여 비휘발성 메모리 장치(10)를 액세스 하도록 구성되며, 이를 위해 프로세서(211), 동작 메모리(212), 호스트 인터페이스(213) 및 메모리 인터페이스(214)를 구비할 수 있다.
프로세서(211)는 메모리 컨트롤러(210)의 전반적인 동작을 제어하고, 동작 메모리(212)는 메모리 컨트롤러(210)가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호 등이 저장될 수 있다.
호스트 인터페이스(213)는 호스트와 메모리 컨트롤러(210) 사이의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행하고, 메모리 인터페이스(214)는 메모리 컨트롤러(210)와 비휘발성 메모리 장치(10)간의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행한다.
비휘발성 메모리 장치(10)는 예를 들어 도 1에 도시한 장치를 채용할 수 있다. 따라서, 프로그램 동작시 기록할 데이터와 리드 데이터와의 비교 데이터에 따라 결정된 코딩 모드로 기록할 데이터를 인코딩하여 기록하고, 코딩 모드와 비교 데이터가 동일한 경우에는 프로그램이 금지되도록 하여 프로그램 전류 및 시간을 단축시킬 수 있다.
본 발명의 일 실시예에서, 도 7에 도시한 데이터 처리 시스템은 메모리 카드일 수 있으나 이에 한정되는 것은 아니다.
도 8은 본 발명의 다른 실시예에 의한 데이터 처리 시스템의 구성도이다.
도 8에 도시한 데이터 처리 시스템(30)은 비휘발성 메모리 장치(10), 프로세서(301), 동작 메모리(303), 입출력 장치(305)를 포함하고, 필요에 따라 통신모듈(307)을 더 포함할 수도 있다.
프로세서(301)는 중앙처리장치일 수 있으며, 동작 메모리(303)는 데이터 처리 시스템(30)이 동작하는 데 필요한 응용 프로그램, 데이터, 제어 신호 등이 저장된다. 입출력 장치(305)는 사용자가 데이터 처리 시스템(30)에 접근할 수 있는 환경을 제공하고, 데이터 처리 시스템(30)의 데이터 처리 과정, 결과 등을 사용자에게 제공한다.
비휘발성 메모리 장치(10)는 예를 들어 도 1에 도시한 장치를 채용할 수 있다. 따라서, 프로그램 동작시 기록할 데이터와 리드 데이터와의 비교 데이터에 따라 결정된 코딩 모드로 기록할 데이터를 인코딩하여 기록하고, 코딩 모드와 비교 데이터가 동일한 경우에는 프로그램이 금지되도록 하여 프로그램 전류 및 시간을 단축시킬 수 있다.
한편, 도 7 및 도 8에 도시한 데이터 처리 시스템은 디스크 장치로 활용되거나, 또는 휴대용 전자 기기의 내/외장 메모리 카드로 이용되거나, 이미지 프로세서 및 그 외의 응용 칩셋으로 이용될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 비휘발성 메모리 장치
151 : 비교부
153 : 판단부
155 : 인코더
157 : 디코더

Claims (26)

  1. 메모리 셀 어레이;
    상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 리드하는 라이트드라이버/센스앰프 회로; 및
    상기 라이트드라이버/센스앰프 회로로부터 상기 메모리 셀 어레이로부터의 리드 데이터를 수신하고, 기록할 데이터와 상기 리드 데이터의 비교 데이터에 기초하여 코딩 모드를 결정하여, 상기 기록할 데이터를 상기 코딩 모드로 인코딩하여 상기 라이트드라이버/센스앰프 회로로 제공하는 입출력 제어부;
    를 포함하는 비휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 입출력 제어부는, 상기 기록할 데이터와 상기 리드 데이터를 비교하여 비교 데이터를 생성하는 비교부;
    상기 비교 데이터를 수신하여, 상기 비교 데이터 중 가장 많은 비중을 차지하는 비교 데이터를 상기 코딩 모드로 선택하는 판단부; 및
    상기 기록할 데이터를 상기 코딩 모드로 인코딩하여 상기 라이트드라이버/센스앰프 회로로 제공하는 인코더;
    를 포함하는 비휘발성 메모리 장치.
  3. 제 2 항에 있어서,
    상기 인코더는 상기 코딩 모드를 테일 비트로 포함시켜 상기 라이트드라이버/센스앰프로 제공하는 비휘발성 메모리 장치.
  4. 제 2 항에 있어서,
    상기 인코더는 상기 코딩 모드와 상기 비교 데이터가 동일한 경우에는 해당 기록할 데이터가 프로그램될 메모리 셀을 프로그램 금지 상태로 설정하도록 상기 라이트드라이버/센스앰프 회로를 제어하는 비휘발성 메모리 장치.
  5. 제 2 항에 있어서,
    상기 비교 데이터는 상기 기록할 데이터와 상기 리드 데이터의 반전된 비트 정보를 포함하는 비휘발성 메모리 장치.
  6. 제 2 항에 있어서,
    상기 비교부는 상기 기록할 데이터와 상기 리드 데이터의 배타적 OR 연산에 의해 상기 비교 데이터를 생성하는 비휘발성 메모리 장치.
  7. 제 2 항에 있어서,
    상기 메모리 셀 어레이로부터 리드한 데이터를 상기 코딩 모드로 디코딩하는 디코더를 더 포함하는 비휘발성 메모리 장치.
  8. 비휘발성 메모리 장치; 및
    호스트의 요구에 응답하여 상기 비휘발성 메모리 장치를 액세스하는 메모리 컨트롤러;를 포함하고,
    상기 비휘발성 메모리 장치는, 메모리 셀 어레이;
    상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 리드하는 라이트드라이버/센스앰프 회로; 및
    상기 라이트드라이버/센스앰프 회로로부터 상기 메모리 셀 어레이로부터의 리드 데이터를 수신하고, 기록할 데이터와 상기 리드 데이터의 비교 데이터에 기초하여 코딩 모드를 결정하여, 상기 기록할 데이터를 상기 코딩 모드로 인코딩하여 상기 라이트드라이버/센스앰프 회로로 제공하는 입출력 제어부;
    를 포함하는 데이터 처리 시스템.
  9. 제 8 항에 있어서,
    상기 입출력 제어부는, 상기 기록할 데이터와 상기 리드 데이터를 비교하여 비교 데이터를 생성하는 비교부;
    상기 비교 데이터를 수신하여, 상기 비교 데이터 중 가장 많은 비중을 차지하는 비교 데이터를 상기 코딩 모드로 선택하는 판단부; 및
    상기 기록할 데이터를 상기 코딩 모드로 인코딩하여 상기 라이트드라이버/센스앰프 회로로 제공하는 인코더;
    를 포함하는 데이터 처리 시스템.
  10. 제 9 항에 있어서,
    상기 인코더는 상기 코딩 모드를 테일 비트로 포함시켜 상기 라이트드라이버/센스앰프로 제공하는 데이터 처리 시스템.
  11. 제 9 항에 있어서,
    상기 인코더는 상기 코딩 모드와 상기 비교 데이터가 동일한 경우에는 해당 기록할 데이터가 프로그램될 메모리 셀을 프로그램 금지 상태로 설정하도록 상기 라이트드라이버/센스앰프 회로를 제어하는 데이터 처리 시스템.
  12. 제 9 항에 있어서,
    상기 비교 데이터는 상기 기록할 데이터와 상기 리드 데이터의 반전된 비트 정보를 포함하는 데이터 처리 시스템.
  13. 제 9 항에 있어서,
    상기 메모리 셀 어레이로부터 리드한 데이터를 상기 코딩 모드로 디코딩하는 디코더를 더 포함하는 데이터 처리 시스템.
  14. 동작 전반을 제어하는 프로세서;
    상기 프로세서가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호가 저장되는 동작 메모리;
    상기 프로세서에 의해 액세스되는 비휘발성 메모리 장치; 및
    상기 프로세서와 사용자 간의 데이터 입출력을 수행하는 사용자 인터페이스;를 포함하고,
    상기 비휘발성 메모리 장치는, 메모리 셀 어레이;
    상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 리드하는 라이트드라이버/센스앰프 회로; 및
    상기 라이트드라이버/센스앰프 회로로부터 상기 메모리 셀 어레이로부터의 리드 데이터를 수신하고, 기록할 데이터와 상기 리드 데이터의 비교 데이터에 기초하여 코딩 모드를 결정하여, 상기 기록할 데이터를 상기 코딩 모드로 인코딩하여 상기 라이트드라이버/센스앰프 회로로 제공하는 입출력 제어부;
    를 포함하는 데이터 처리 시스템.
  15. 제 14 항에 있어서,
    상기 입출력 제어부는, 상기 기록할 데이터와 상기 리드 데이터를 비교하여 비교 데이터를 생성하는 비교부;
    상기 비교 데이터를 수신하여, 상기 비교 데이터 중 가장 많은 비중을 차지하는 비교 데이터를 상기 코딩 모드로 선택하는 판단부; 및
    상기 기록할 데이터를 상기 코딩 모드로 인코딩하여 상기 라이트드라이버/센스앰프 회로로 제공하는 인코더;
    를 포함하는 데이터 처리 시스템.
  16. 제 15 항에 있어서,
    상기 인코더는 상기 코딩 모드를 테일 비트로 포함시켜 상기 라이트드라이버/센스앰프로 제공하는 데이터 처리 시스템.
  17. 제 15 항에 있어서,
    상기 인코더는 상기 코딩 모드와 상기 비교 데이터가 동일한 경우에는 해당 기록할 데이터가 프로그램될 메모리 셀을 프로그램 금지 상태로 설정하도록 상기 라이트드라이버/센스앰프 회로를 제어하는 데이터 처리 시스템.
  18. 제 15 항에 있어서,
    상기 비교 데이터는 상기 기록할 데이터와 상기 리드 데이터의 반전된 비트 정보를 포함하는 데이터 처리 시스템.
  19. 제 15 항에 있어서,
    상기 메모리 셀 어레이로부터 리드한 데이터를 상기 코딩 모드로 디코딩하는 디코더를 더 포함하는 데이터 처리 시스템.
  20. 제 14 항에 있어서,
    상기 프로세서에 의해 제어되는 통신 모듈을 더 포함하는 데이터 처리 시스템.
  21. 호스트로부터 라이트 명령이 입력됨에 따라, 프로그램을 수행할 메모리 셀 어레이로부터 데이터를 리드하는 단계;
    기록할 데이터와 상기 메모리 셀 어레이로부터 리드한 데이터를 비교한 비교 데이터에 기초하여 코딩 모드를 결정하는 단계;
    상기 기록할 데이터를 상기 코딩 모드로 인코딩하는 단계; 및
    상기 인코딩한 데이터를 메모리 셀에 프로그램하는 단계;
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  22. 제 21 항에 있어서,
    상기 코딩 모드를 결정하는 단계는, 상기 비교 데이터 중 가장 많은 비중을 차지하는 비교 데이터를 코딩 모드로 결정하는 단계인 비휘발성 메모리 장치의 동작 방법.
  23. 제 21 항에 있어서,
    상기 비교 데이터를 생성하는 단계는, 상기 기록할 데이터와 상기 메모리 셀 어레이로부터 리드한 데이터 간의 반전 비트 정보를 생성하는 단계인 비휘발성 메모리 장치의 동작 방법.
  24. 제 21 항에 있어서,
    상기 프로그램하는 단계는, 상기 비교 데이터와 상기 코딩 모드가 동일한 경우에는 해당 기록할 데이터가 프로그램될 메모리 셀을 프로그램 금지 상태로 설정하는 단계를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
  25. 제 21 항에 있어서,
    상기 프로그램하는 단계는, 상기 코딩 모드를 테일 비트로 포함시켜 프로그램하는 단계를 포함하는 비휘발성 메모리 장치의 동작 방법.
  26. 제 21 항에 있어서,
    호스트로부터 리드 명령이 입력됨에 따라, 리드를 수행할 메모리 셀로부터 데이터를 리드하는 단계; 및
    상기 리드를 수행할 메모리 셀로부터 데이터를 리드한 데이터를 상기 코딩 모드로 디코딩하는 단계;
    를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
KR1020120144309A 2012-12-12 2012-12-12 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템 KR20140076127A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120144309A KR20140076127A (ko) 2012-12-12 2012-12-12 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템
US13/846,779 US20140164683A1 (en) 2012-12-12 2013-03-18 Nonvolatile memory apparatus, operating method thereof, and data processing system having the same
CN201310217183.8A CN103871470A (zh) 2012-12-12 2013-06-03 非易失性存储装置、操作方法和具有其的数据处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120144309A KR20140076127A (ko) 2012-12-12 2012-12-12 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20140076127A true KR20140076127A (ko) 2014-06-20

Family

ID=50882298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120144309A KR20140076127A (ko) 2012-12-12 2012-12-12 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템

Country Status (3)

Country Link
US (1) US20140164683A1 (ko)
KR (1) KR20140076127A (ko)
CN (1) CN103871470A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160089870A (ko) * 2015-01-20 2016-07-28 삼성전자주식회사 메모리 장치의 동작 방법 및 메모리 장치를 동작시키는 메모리 컨트롤러
KR20190093292A (ko) * 2018-02-01 2019-08-09 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
CN112735493A (zh) * 2019-10-28 2021-04-30 敦泰电子股份有限公司 静态随机存取内存系统及其数据读写方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10152276B2 (en) * 2016-07-18 2018-12-11 Winbond Electronics Corporation Memory device including data processor and program method of same
CN107195321B (zh) * 2017-05-15 2020-05-19 华中科技大学 一种交叉开关结构阻变式存储器性能优化方法及系统
US10514980B2 (en) * 2018-03-22 2019-12-24 Winbond Electronics Corp. Encoding method and memory storage apparatus using the same
KR20200071599A (ko) * 2018-12-11 2020-06-19 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270979A (en) * 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
KR100566466B1 (ko) * 1995-01-31 2006-03-31 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
US5673224A (en) * 1996-02-23 1997-09-30 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources with improved word line control circuitry
US5787484A (en) * 1996-08-08 1998-07-28 Micron Technology, Inc. System and method which compares data preread from memory cells to data to be written to the cells
US6292868B1 (en) * 1996-10-15 2001-09-18 Micron Technology, Inc. System and method for encoding data to reduce power and time required to write the encoded data to a flash memory
US6907497B2 (en) * 2001-12-20 2005-06-14 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US20040190322A1 (en) * 2003-03-28 2004-09-30 Baumann Robert C Circuit and method for reducing the effects of memory imprinting
CN101002279B (zh) * 2004-03-26 2010-04-28 斯班逊有限公司 半导体器件及将资料写入该半导体器件的方法
US9058300B2 (en) * 2005-03-30 2015-06-16 Unity Semiconductor Corporation Integrated circuits and methods to control access to multiple layers of memory
KR100827702B1 (ko) * 2006-11-01 2008-05-07 삼성전자주식회사 가변저항 반도체 메모리 장치
KR100872218B1 (ko) * 2007-04-18 2008-12-05 엘지전자 주식회사 건조기의 제어장치
CN100468576C (zh) * 2007-05-30 2009-03-11 忆正存储技术(深圳)有限公司 闪存数据读写处理方法
KR100887138B1 (ko) * 2007-08-10 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
US7697325B2 (en) * 2007-09-24 2010-04-13 Sandisk Corporation Non-volatile memory cell endurance using data encoding
US7990762B2 (en) * 2008-02-06 2011-08-02 Unity Semiconductor Corporation Integrated circuits to control access to multiple layers of memory
KR101411499B1 (ko) * 2008-05-19 2014-07-01 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 관리 방법
US8127204B2 (en) * 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
KR20100124087A (ko) * 2009-05-18 2010-11-26 삼성전자주식회사 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법
US7961520B2 (en) * 2009-08-18 2011-06-14 Seagate Technology Llc Encoding and decoding to reduce switching of flash memory transistors
KR101736251B1 (ko) * 2010-03-04 2017-05-17 삼성전자주식회사 메모리 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160089870A (ko) * 2015-01-20 2016-07-28 삼성전자주식회사 메모리 장치의 동작 방법 및 메모리 장치를 동작시키는 메모리 컨트롤러
KR20190093292A (ko) * 2018-02-01 2019-08-09 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
CN112735493A (zh) * 2019-10-28 2021-04-30 敦泰电子股份有限公司 静态随机存取内存系统及其数据读写方法
CN112735493B (zh) * 2019-10-28 2023-06-13 敦泰电子股份有限公司 静态随机存取内存系统及其数据读写方法

Also Published As

Publication number Publication date
CN103871470A (zh) 2014-06-18
US20140164683A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
TWI479494B (zh) 基於疲乏條件之非揮發性記憶體單元的更新
US10490268B2 (en) Memory access module for performing memory access management
KR20140076127A (ko) 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템
KR101120248B1 (ko) 데이터 값들의 아날로그 통신을 이용하는 고체 상태 메모리
TW200910346A (en) Programming rate identification and control in a solid state memory
KR20190074006A (ko) 반도체장치 및 반도체시스템
KR20180019791A (ko) 반도체장치 및 반도체시스템
CN110047544B (zh) 用于包括qlc单元的存储器装置的编码方法及系统
KR102363382B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치
TWI742145B (zh) 電阻式記憶裝置及其選擇性寫入電路和操作方法
KR20150044475A (ko) 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템
US9105359B2 (en) Nonvolatile memory device and error correction methods thereof
KR20180000594A (ko) 반도체장치 및 반도체시스템
US9728264B2 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
US11422752B2 (en) Controller, memory system, and operating methods thereof
KR20140031551A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20100039446A (ko) 메모리 장치의 기준 셀들에 기초한 아날로그-디지털 및 디지털-아날로그 변환 윈도우 조정
JP2010027163A (ja) 半導体メモリコントローラ、および半導体メモリシステム、および半導体メモリシステムの記録再生方法
US9159429B2 (en) Data storage system and method of operating the same
KR102216006B1 (ko) 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스
KR20180055148A (ko) 반도체장치 및 반도체시스템
KR20090110648A (ko) 플래시 메모리로 데이터를 기록하는 방법과 플래시메모리에 기록된 데이터를 읽는 방법 및 플래시 메모리시스템
KR20180005584A (ko) 비휘발성 메모리 시스템 및 에러 판정 방법
KR20180008956A (ko) 비휘발성 메모리 시스템 및 리프레쉬 방법
KR20150015620A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid