KR100827702B1 - 가변저항 반도체 메모리 장치 - Google Patents

가변저항 반도체 메모리 장치 Download PDF

Info

Publication number
KR100827702B1
KR100827702B1 KR1020060107096A KR20060107096A KR100827702B1 KR 100827702 B1 KR100827702 B1 KR 100827702B1 KR 1020060107096 A KR1020060107096 A KR 1020060107096A KR 20060107096 A KR20060107096 A KR 20060107096A KR 100827702 B1 KR100827702 B1 KR 100827702B1
Authority
KR
South Korea
Prior art keywords
data
memory cell
write
bits
flag
Prior art date
Application number
KR1020060107096A
Other languages
English (en)
Inventor
이광진
강상범
오형록
조백형
조우영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060107096A priority Critical patent/KR100827702B1/ko
Priority to US11/790,146 priority patent/US7542356B2/en
Priority to TW096117082A priority patent/TWI441177B/zh
Application granted granted Critical
Publication of KR100827702B1 publication Critical patent/KR100827702B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5647—Multilevel memory with bit inversion arrangement

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 개선된 라이트 방법을 갖는 가변저항 반도체 메모리 장치를 개시한다. 그러한 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법은, 가변 저항체로 이루어진 단위 메모리 셀이 행과 열의 매트릭스 형태로 배치된 메모리 셀 어레이 내에 입출력 단위로 라이트 상태 비트를 저장하기 위한 플래그 메모리 셀을 준비한 다음, 라이트 동작 모드에서 현재 저장된 데이터와 라이트할 데이터를 비트별로 서로 비교하여 매치되지 않는 비트 개수가 입출력 데이터 비트수의 절반을 초과하면, 상기 라이트할 데이터를 반전시켜 저장하고 상기 플래그 메모리 셀에 반전세팅 상태를 설정하는 것을 특징으로 한다. 상기한 본 발명의 방법적 구성에 따르면, 라이트 동작시에 라이트 전류를 받아 활성화되어지는 메모리 셀들의 수가 최소화 또는 감소되기 때문에 라이트 동작 전류를 최소화 또는 저감하는 효과가 있다. 또한, 매칭되는 데이터 비트수가 특정 범위 이내에 드는 경우에 라이트 동작의 고속화가 달성되는 이점이 있다.
가변저항 반도체 메모리, 상변화 메모리, 라이트 동작, 비트 반전, 플래그 셀

Description

가변저항 반도체 메모리 장치{Resistive semiconductor memory device}
도 1 및 도 2는 종래 기술에 따른 가변저항 반도체 메모리 장치의 라이트 동작을 각기 보여주는 플로우 챠트들
도 3은 본 발명의 실시 예에 따른 가변저항 반도체 메모리 장치의 라이트 동작을 각기 보여주는 플로우 챠트
도 4는 본 발명의 실시예에 따른 라이트 동작 수행 시 결정 모드에 따라 활성화되는 메모리 셀의 개수를 설명하기 위해 제시된 테이블
도 5 내지 도 7은 본 발명의 실시 예에 따른 라이트 동작의 고유한 효과를 종래와 비교하여 보여주는 테이블들 및 그래프
도 8은 본 발명의 실시예에 따른 가변저항 반도체 메모리 장치의 블록도
도 9 및 도 10은 도 8중 일부 회로블록들에 대한 예시적 구체 회로도들
본 발명은 상변화 메모리 등과 같은 가변저항 반도체 메모리 장치에 관한 것 으로, 더욱 상세하게는 라이트 동작 전류를 최소화하는 가변저항 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치의 고용량화 및 저전력화의 요구에 따라 비휘발성(non-volatile)이며 리프레쉬(refresh)가 필요 없는 차세대 메모리 장치들이 연구되고 있다. 현재 각광을 받고 있는 차세대 메모리 장치로서는 상변화 물질을 이용하는 PRAM(Phase change Random Access Memory)과 전이 금속 산화물등의 가변저항 특성를 갖는 물질을 이용한 RRAM(Resistive Random Access Memory)과 강자성체 물질을 이용한 MRAM(Magnetic Random Access Memory)등이 있다. 차세대 메모리 장치를 구성하는 물질들의 공통점은 전류 또는 전압에 따라 그 저항 값이 가변되며, 전류 또는 전압이 사라져도 그 저항 값을 그대로 유지하는 비휘발성 특성으로 리프레쉬가 필요 없다는 것이다.
그러한 가변저항 반도체 메모리 장치에서, 단위 메모리 셀은 하나의 가변저항체와 하나의 스위칭 소자로 이루어지고, 가변저항체는 비트 라인과 상기 스위칭 소자사이에 연결되며, 상기 스위칭 소자는 가변저항 소자와 워드라인에 통상적으로 연결된다.
결국, 메모리 셀을 형성하는 가변저항 소자의 종류에 따라 PRAM, RRAM, MRAM 등의 메모리 장치들이 구성될 수 있다. 예컨대, 가변저항 소자가 상변화 물질(GST,Ge-Sb-Te)로서 온도에 따라 저항이 변하는 경우는 PRAM이 될 수 있다. 가변저항 소자가 상부전극과 하부전극 그리고 그 사이에 전이금속산화물(Complex Metal Oxides)로 형성된 경우에는 RRAM이 될 수 있다. 또한 가변저항 소자가 자성체의 상 하부전극과 그사이의 절연체로 형성된 경우에는 MRAM이 될 수 있다.
설명의 편의를 위해 상기 가변저항 소자가 상 변화 물질인 경우를 설명하나, 본 발명의 기술적 사상은 RRAM 및 MRAM등에도 적용될 수 있음은 당연하다. 한편, 상기 스위칭 소자는 다이오드로 구성되며 상기 다이오드 양단에는 각각 가변저항 소자와 워드라인이 연결된다. 또한 스위칭 소자는 다이오드 대신 NMOS 트랜지스터로 구성 될 수 도 있으며, 이 경우 게이트에는 워드 라인이 연결되고 드레인과 소스에는 각각 가변저항 소자 및 기준전압이 연결된다.
상기 가변저항 반도체 메모리 장치에서 단위 메모리 셀의 라이트(쓰기) 및 리드(읽기) 동작에 관한 것은 미국 특허번호 6,487,113 이나 6,570,784 또는 6,667,900에 개시되어 있다.
가변저항 반도체 메모리 장치 특히, PRAM은 상변화 물질의 상(phase)이 온도에 따라 비정질화(amorphous) 상태 또는 결정화(crystalline) 상태로 바뀌는 것을 메모리 특성으로서 이용한 것으로, 비정질 상태의 저항치는 고 저항 상태가 되고 결정화 상태의 저항치는 저 저항 상태가 된다. 따라서, 상기 상변화 물질이 결정화 상태에서 비정질화 상태로 바뀌는 경우를 '리셋(RESET)'이라고 정의하면, 상기 상 변화 물질이 비정질화 상태에서 결정화 상태로 바뀌는 경우는 '셋(SET)'으로 정의할 수 있게 된다.
상기 상변화 물질의 온도를 변환시키는 방법은 레이저빔을 이용하는 방법과, 전류 히팅에 의해 발생되는 주울(joule)열을 이용하는 방법이 있다. 상기 주울 열을 이용하는 방법은, 히팅을 위해 가해지는 전류 량 및 전류의 인가 시간에 따라 온도 및 가열 시간이 달라지는 원리를 이용하는 방법으로서, 전류 량 및 인가 시간을 달리하여 상 변화물질을 결정화 또는 비정질화시킨다. 이로써, 정보를 저장할 수 있는 메모리 소자로서의 메카니즘(mechanism)을 가지게 되는 것이다.
메모리 셀을 리셋 또는 셋 상태로 변화시켜 고저항 또는 저저항을 갖게 하는 라이트 동작의 경우에, 메모리 셀 블록 내의 서브 워드라인에 연결된 복수의 메모리 셀들에 대하여 동시에 라이트 동작이 수행되므로, 많은 량의 라이트 전류가 서브워드라인에 인가된다. 따라서, 서브 워드라인 전압이 상승하게 되고, 이로 인해 서브 워드라인과 로컬 비트라인의 전압차가 감소되므로 가변저항 소자를 통해 원하는 양의 라이트 전류가 흐르지 못해 라이트 동작에 오류가 발생될 수 있다.
종래 기술의 경우에 데이터 라이트 방법은 2가지로 대별되며, 전자는 라이트할 데이터를 메모리 셀에 무조건적으로 라이트하는 전형적인 라이트 방법이고, 후자는 라이트 동작 이전에 베리파이 리드를 행하여 라이트 데이터와 비교한 다음 기 저장된 데이터가 라이트 데이터와 같은 비트를 갖는 경우에 같은 비트는 제외하고 나머지 비트만을 골라 대응되는 메모리 셀에 데이터를 라이트하는 방법이다. 상기한 2가지의 방법은 도 1 및 도 2의 플로우 챠트를 통해 각기 나타나 있다.
도 1은 종래 기술에 따른 라이트 동작의 플로우 챠트이고, 도 2는 또 다른 종래 기술에 따른 라이트 동작의 플로우 챠트이다. 편의상 도 1에 따른 라이트 방법을 제1 종래 기술(Prior art 1)로 칭하고, 도 2에 따른 라이트 방법을 제2 종래 기술(Prior art2)로서 칭하기로 한다. 상기 제1 종래 기술에서는 입력되는 라이트 데이터를 그대로 메모리 셀에 저장하는 방법이며, 이는 단계 S10으로서 나타나 있 다. 그러므로, 도 1의 경우에는 16비트의 라이트 데이터가 입력되는 경우에 16개의 메모리 셀이 활성화되어 그에 따른 라이트 전류를 각기 받게 된다.
라이트 동작에서 활성화되는 메모리 셀의 개수를 줄이기 위한 종래 기술을 보인 도 2를 참조하면, 라이트 동작 이전에 프리(Pre)리드 동작으로서 베리파이(Verify) 리드를 행하는 단계(S20)가 보여진다. 단계 S21에서 라이트 데이터와 베리파이 리드를 통해 얻은 리드 데이터가 일치하는 경우에 메모리 셀에 라이트 전류를 인가할 필요가 없으므로 그대로 라이트 동작이 종료된다. 단계 S21에서 라이트 데이터와 베리파이 리드를 통해 얻은 리드 데이터가 일치하지 않는 비트들이 발생된 경우에, 단계 S22와 단계S23를 차례로 수행하여 일치하지 않는 라이트 데이터의 비트를 선택하고 그 비트에 대응되는 메모리 셀을 활성화 시켜 라이트 동작을 실행한다. 따라서, 도 2와 같은 종래기술의 경우에 도 1에 비해 라이트 전류를 줄일 수 있지만, 16비트 라이트 데이터가 기 저장된 16비트의 데이터와 완전히 불일치 하는 경우에 결국 16개의 메모리 셀이 활성화 되고 그에 따른 전류를 공급해야 함을 알 수 있다.
상기한 바와 같이 종래에는 라이트 동작 시 라이트 전류 소모량이 많은 문제점과, 한꺼번에 많은 라이트 전류의 인가 시에 라이트 페일이 일어날 수 있는 문제점이 있어왔다.
따라서, 본 발명의 목적은 종래 기술의 문제점을 극복할 수 있는 반도체 메 모리장치를 제공함에 있다.
본 발명의 다른 목적은 라이트 동작 시에 전류량을 최소화 또는 줄일 수 있는 가변저항 반도체 메모리 장치를 제공함에 있다.
본 발명의 또 다른 목적은 상변화 메모리와 같은 저항성 메모리 셀에 데이터를 라이트할 경우에 쓰고자 하는 데이타와 메모리 셀에 저장된 데이타를 감안하여 활성화 되는 메모리 셀의 개수를 최소화 또는 줄일 수 있는 개선된 라이트 방법 및 라이트 장치를 제공함에 있다.
본 발명의 또 다른 목적은 저전력 라이트 동작을 달성할 수 있는 가변저항 반도체 메모리 장치를 제공함에 있다.
본 발명의 또 다른 목적도 라이트 페일이 최소화 또는 저감된 상변화 메모리 장치를 제공함에 있다.
본 발명의 또 다른 목적도 노말 메모리 셀 이외에 라이트 상태 정보를 저장하는 플래그 메모리 셀을 갖는 가변저항 반도체 메모리 장치를 제공함에 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 실시예적 양상(aspect)에 따른 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법은, 가변 저항체로 이루어진 단위 메모리 셀이 행과 열의 매트릭스 형태로 배치된 메모리 셀 어레이 내에 입출력비트 단위로 라이트 상태 비트를 저장하기 위한 플래그 메모리 셀을 준비한 다음, 라이트 동작 모드에서 현재 저장된 데이터와 라이트할 데이터를 비트별로 서로 비교하여 매치되지 않는 비트 개수가 입출력 데이터 비트수의 절반을 초과하면, 상기 라이트할 데이터를 반전시켜 저장하고 상기 플래그 메모리 셀에 반전세팅 상태를 설정하는 것을 특징으로 한다.
바람직하기로, 상기 매치되지 않는 비트 개수가 입출력 데이터 비트수의 절반보다 커질 수록 라이트 되어지는 메모리 셀의 개수는 작아진다. 또한, 바람직하기로 상기 매치되지 않는 비트 개수가 입출력 데이터 비트수의 절반 이하이면, 상기 라이트할 데이터는 그대로 저장된다. 또한, 상기 매치되지 않는 비트 개수가 제로이면, 메모리 셀들에 라이트 전류를 공급할 필요 없이 곧바로 라이트 종료될 수 있다. 바람직하기로, 상기 매치되지 않는 비트 개수가 입출력 데이터 비트수와 같을 경우에는 상기 플래그 메모리 셀에 반전세팅 상태 만을 저장할 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상에 따른 가변저항 반도체 메모리 장치는, 가변 저항체로 이루어진 단위 메모리 셀을 복수로 구비하여 데이터를 불휘발적으로 저장하는 노말 메모리 셀 블록과, 상기 노말 메모리 셀 블록내의 메모리 셀들에 대한 라이트 플래그 상태를 입출력 데이터 단위로 저장하기 위한 플래그 메모리 셀을 복수로 가지는 플래그 메모리 셀 블록을 구비하는 메모리 셀 어레이와;
상기 노말 메모리 셀 블록에 저장된 데이터와 상기 데이터에 대응되는 플래그 메모리 셀의 플래그 상태를 리드하는 베리파이 리드 회로와;
상기 베리파이 리드회로로부터 리드된 데이터를 상기 플래그 상태에 따라 반전 또는 비반전한 리드 데이터를 얻고 이를 상기 노말 메모리 셀 블록에 저장되어지기 위해 입력되는 라이트 데이터 및 반전된 라이트 데이터와 서로 같은 비트끼리 비교하여 제1,2 비교결과 데이터를 생성하는 비교부와;
상기 비교부의 상기 제1,2 비교결과 데이터에 따라 라이트 되어질 메모리 셀의 개수를 최소로 하는 상태를 결정하고 상기 메모리 셀 어레이에 라이트 데이터를 라이트 하는 라이트 동작 및 상기 플래그 상태정보를 셋팅하는 동작을 함께 행하는 라이트 회로를 구비함을 특징으로 한다.
상기한 바와 같은 본 발명의 방법적 장치적 구성에 따르면, 라이트 동작시에 라이트 전류를 받아 활성화되어지는 메모리 셀들의 수가 최소화 또는 감소되기 때문에 라이트 동작 전류가 최소화 또는 저감된다. 또한, 매칭되는 데이터 비트수가 특정 범위 이내에 드는 경우에 라이트 동작의 고속화가 달성된다.
이하에서는 본 발명의 바람직한 실시 예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서, 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 도 3 내지 도 10을 참조로 설명되어질 것이다.
도 3은 본 발명의 실시 예에 따른 가변저항 반도체 메모리 장치의 라이트 동작을 각기 보여주는 플로우 챠트이고, 도 4는 본 발명의 실시예에 따른 라이트 동작 수행 시 결정 모드에 따라 활성화되는 메모리 셀의 개수를 설명하기 위해 제시된 테이블이다. 또한, 도 5 내지 도 7은 본 발명의 실시 예에 따른 라이트 동작의 고유한 효과를 종래와 비교하여 보여주는 테이블들 및 그래프 이며, 도 8은 본 발명의 실시예에 따른 가변저항 반도체 메모리 장치의 블록도이다. 도 9 및 도 10은 도 8중 일부 회로블록들에 대한 예시적 구체 회로도들이다.
본 발명의 실시예에서는 상변화 메모리 등과 같은 저항 형태의 불휘발성 메모리(NVM)셀에 데이터를 라이트할 경우에 라이트할 데이터와 메모리 셀에 기 저장된 데이터를 감안하고, 플래그 메모리 셀을 활용함에 의해, 라이트 시에 활성화되는 메모리 셀의 개수를 최소화 하는 스킴이다. 결국, 활성화 되지 않는 메모리 셀로는 라이트 전류를 인가할 필요가 없으므로 저전력 라이트 동작이 실현된다.
먼저, 도 3을 참조하면, 본 발명의 실시예에 따른 라이트 동작을 설명하기 위해 제시된 플로우 챠트(Flowchart)가 보여진다. 플로우 챠트의 각 단계들에 부여된 참조번호들은 설명의 편의상 라벨링된 것이다.
도 3의 라이트 동작 구현을 위해서는 가변 저항체로 이루어진 단위 메모리 셀이 행과 열의 매트릭스 형태로 배치된 메모리 셀 어레이 내에 입출력 데이터 단위로 라이트 상태 비트를 저장하기 위한 플래그 메모리 셀을 준비할 것이 요구된다.
그리고, 라이트 동작 모드에서 현재 저장된 데이터와 라이트할 데이터를 비트별로 서로 비교하여 매치되지 않는 비트 개수가 입출력 데이터 비트수의 절반을 초과하면, 상기 라이트할 데이터를 반전시켜 저장하고 상기 플래그 메모리 셀에 반전세팅 상태를 설정한다.
보다 구체적으로, 도 3의 단계 S30은 라이트 동작 이전에 베리파이 리드(Verify Read)를 수행하는 단계이다. 베리파이 리드 단계에서 입출력 데이터의 단위에 대응되는 비트수를 갖는 리드 데이터가 얻어지는 것과 함께 대응되는 플래그 메모리 셀에 저장된 상태 데이터도 리드된다. 예를 들어, 라이트 데이터가 16비 트인 경우에 상기 리드 데이터도 16비트 이며, 상기 상태 데이터는 1비트일 수 있다. 단계 S31에서 상기 플래그 메모리 셀에 저장된 상태 비트(Status bit)의 논리레벨이 "하이(high)"이면 상기 리드된 데이터는 단계 S32의 수행에 의해 반전(inversion)된다. 상기 상태 비트의 논리레벨이 로우이면 상기 리드된 데이터는 그대로 출력된다. 이제 단계 S33에서 반전되거나 반전되지 않은 리드 데이터와 라이트 데이터가 서로 비교된다. 여기서, 상기 라이트 데이터는 라이트 버퍼를 통해 입력되는 입력데이터로서 선택된 메모리 셀에 쓰여질 데이터이다. 한편, 상기 리드 데이터는 상기 라이트 데이터가 쓰여질 메모리 셀들로부터 얻어진 센스앰프의 출력 데이터이다.
단계 S33에서, 입력(라이트)데이타와 리드 데이터의 모든 비트가 서로 같게 되면(결정 1의 경우) 실제 라이트 전류의 인가 없이 라이트 동작은 종료하게 된다. 또한, 반전된 입력 데이터와 리드 데이터의 모든 비트가 서로 같게 되면 (Decision 2의 경우) 상태 비트만을 플래그 메모리 셀에 특정한 상태(예컨대 하이)로 쓰게 된다(단계 S35,S38). 한편, 비교시 서로 일치(매치)되는 비트 개수가 N(여기서 N은 입출력 데이터 비트수)/2보다 클 경우에는 (Decision 3 경우) 불일치하는 입력 데이터 비트들을 메모리 셀에 쓰게 된다(단계 S36,S37). 그 외에 비교시 서로 일치되는 비트 개수가 N/2보다 작을 경우에는 (Decision 4 경우) 일치하는 입력 데이터 비트들을 반전하여 메모리 셀에 쓰고 플래그 메모리 셀에 상태 비트를 특정한 상태로 쓰게 된다(단계 S37,S40).
본 발명의 실시예에 따른 라이트 동작 수행 시 결정 모드에 따라 활성화되는 메모리 셀의 개수를 설명하기 위해 제시된 도 4를 참조하면, 셀 데이터의 비트 상태와 라이트 데이터의 비트 상태에 따라 활성화 되어질 메모리 셀의 개수가 표시되어 있다. 도 4는 본 발명의 라이트 동작에 대한 이해를 돕고자 x8 (x는 by를 의미)데이타에 대해서 실제로 적용한 것을 보여주는 테이블이다. 도 4에서 제시된 바와 같은 라이트 방법은 결국 도 3에서 설명된 본 발명에서의 라이트 방법대로 라이트를 행한 결과를 그대로 보여준다. 도 4에서 예를 들면, 베리파이 리드를 통해 리드된 셀 데이터가 모두 제로이고 라이트 데이터가 모두 1이면 도 3의 결정 2에 대응되는 모드가 되는 데, 이 경우에는 8비트의 메모리 셀은 모두 활성화 되지 않고 다만 플래그 메모리 셀만이 상태 하이로서 라이트된다.
도 5를 참조하면, 종래 기술들과 본 발명의 라이트 동작이 비교되어 있다. 제1 종래기술은 Prior art1으로서 표기되며, PRAM의 메모리 셀에 데이터를 라이트할 경우에 라이트할 데이터가 메모리 셀에 무조건 라이트되는 방법을 가리킨다. 한편, 제2 종래기술 즉, Prior art2는 라이트 동작 이전에 베리파이 리드를 행하여 메모리 셀에 저장된 데이터와 다른 데이터를 메모리 셀에 쓰는 방법을 가리킨다. 프로포즈드 기술은 본 발명으로서 플래그 메모리 셀에 상태 비트를 할당하고 라이트 동작 이전에 베리파이 리드를 행하여 비교를 한 후, 메모리 셀에 쓰여질 데이터의 개수 및 반전 여부를 결정하는 방법을 가리킨다. 따라서, 제2 종래 기술에 대비 실제 메모리 셀에 쓰여질 데이터 개수 및 확률이 0.5 이하로 감소하므로, 저전력(Low Power), 하이 데이터 유지력(High Data Endurance)및 고속 라이트 동작을 구현할 수 있게 된다.
도 6에서 보여지는 바와 같이 본 발명의 특유한 효과는 메모리 셀에 저장된 데이타와 쓰고자 하는 라이트 데이터가 절반 이상으로 다를 경우에 나타난다. 이 경우에 활성화 되는 메모리 셀의 수는 제2 종래기술에 대비하여 훨씬 더 감소되는 효과가 있다. 실제적으로 셀에 쓰여지는 유효 데이터 개수는 최대로 N/2 (N은 입출력 데이터 단위의 비트수)가 되며, 최소 0개로 된다. 도 6의 2번째 테이블에서는 제2 종래기술에 비해 3개의 메모리 셀들을 활성화시키지 않아도 됨을 알 수 있고, 3번째 테이블에서는 제1, 2 종래기술에 비해 모든 메모리 셀들을 활성화시키지 않아도 되며 대신에 플래그 메모리 셀만 활성화시키면 됨을 알 수 있다.
도 7은 N=16으로 주어진 경우에, 종래 기술과 본 발명의 셀에 쓰여지는 유효 비트수를 비교한 그림이며, 본 발명의 경우에 셀에 쓰여지는 유효 데이터 개수는 최대 8 (즉, N/2)개를 넘지 않으며, 최소 0개이다. 도 7의 하단 테이블에서 본 발명의 활성화 셀 개수의 감소 효과가 종래기술과 비교하여 알기 쉽게 나타나 있다.
본 발명의 실시예에 따른 가변저항 반도체 메모리 장치 블록을 보여주는 도 8을 참조하면, 메모리 셀 어레이(10), 로우 디코더(11), 프리 디코더(31), 어드레스 버퍼(30), 컬럼 디코더(12), 센스앰프(40), 데이터 멀티플렉서(41), 데이터 출력 드라이버(42), 및 라이트 회로 장치(100)를 포함하는 회로구성이 보여진다.
상기 라이트 회로 장치(100)는, 베리파이 센스앰프(25), 데이터 입력버퍼(20), 프리 라이트 드라이버(21), 라이트 드라이버(27), 비교부(26), 반전 판정부(22), 및 라이트 드라이버 제어부(28)로 구성되어 있다.
상기 메모리 셀 어레이(10)는 하나의 가변 저항체와 스위칭 소자로 이루어진 단위 메모리 셀을 복수로 구비하여 데이터를 불휘발적으로 저장하는 노말 메모리 셀 블록과, 상기 노말 메모리 셀 블록내의 메모리 셀들에 대한 라이트 플래그 상태를 입출력 데이터 단위로 저장하기 위한 플래그 메모리 셀을 복수로 가지는 플래그 메모리 셀 블록을 구비한다. 여기서, 상기 플래그 메모리 셀은 입출력 데이터 단위마다 하나씩 대응적으로 배치된다. 예를 들어 16비트 입출력 비트수를 가진 메모리 장치인 경우에 16비트 당 하나의 플래그 메모리 셀이 할당된다.
베리파이 리드 회로를 구성하는 상기 베리파이 센스앰프(25)는 상기 메모리 셀 어레이(10)내의 상기 노말 메모리 셀 블록에 저장된 데이터를 리드한다. 이 때, 리드 데이터에 대응되는 플래그 메모리 셀의 플래그 상태 데이터도 함께 리드된다. 즉, 플래그 메모리 셀에 저장된 상태 비트를 리드하기 위한 단위 센스앰프가 상기 베리파이 센스앰프(25)내에 포함되어 있다. 따라서, 상기 노말 메모리 셀 블록에 저장된 데이터와 상기 데이터에 대응되는 플래그 메모리 셀의 플래그 상태는 베리파이 리드 회로에 의해 리드된다. 상기 베리파이 리드 동작은 라이트 명령이 인가된 후에 즉시 수행되며, 실제로 메모리 셀에 라이트 데이터를 저장하기 이전에 완료된다.
비교부(26)는 노말 메모리 셀 블록에 저장되어질 라이트 데이터를 상기 베리파이 센스앰프(25)로부터 얻어진 데이터와 서로 비교하는 역할을 한다. 보다 구체적으로 상기 비교부(26)는 상기 베리파이 리드회로(25)로부터 리드된 데이터를 상기 플래그 상태에 따라 반전 또는 비반전한 리드 데이터를 얻고 이를 상기 노말 메모리 셀 블록에 저장되어지기 위해 입력되는 라이트 데이터 및 반전된 라이트 데이 터와 서로 같은 비트끼리 비교하여 제1,2 비교결과 데이터를 생성한다. 상기 제1,2 비교결과 데이터는 도 9의 회로 블록(26)에서 compare result[n:1]과, Inverse compare result[n:1]에 각기 대응된다.
라이트 회로는 상기 비교부(26)의 비교 결과에 따라 라이트 되어질 메모리 셀의 개수를 최소로 하는 상태를 결정하고 상기 라이트 데이터에 대한 라이트 동작을 수행하는 회로로서, 이는 라이트 장치(100)내의 데이터 입력버퍼(20), 프리 라이트 드라이버(21)와, 반전을 결정하는 반전 판정부(22)와, 라이트 드라이버(27)와, 라이트 드라이버 제어부(28)를 포함한다.
상기 프리 라이트 드라이버(21)는 메모리 장치 외부에서 데이터 입력버퍼(20)를 통해 입력되는 라이트 데이터를 반전 결정신호(Comp)의 상태에 따라 비트 반전하여 출력하는 기능을 한다. 즉, 상기 반전 결정신호(Comp)의 상태가 하이이면 라이트 데이터는 비트 반전되고, 로우이면 비트 반전없이 그대로 라이트 드라이버(27)로 인가된다. 상기 반전 판정부(22)는 상기 비교부(26)의 비교 결과에 따라 상기 반전 결정신호(Comp)를 제1 또는 제2 상태로서 출력한다.
상기 라이트 드라이버(27)는 상기 프리 라이트 드라이버(21)로부터 출력된 라이트 데이터와 상기 반전 판정부로부터 출력된 반전 결정신호(Comp)를 라이트 데이터 제어신호(Write data Enable)에 따라 구동하여 라이팅을 행하는 역할을 한다.
상기 라이트 드라이버 제어부(28)는 상기 라이트 데이터와 상기 비교부의 비교 결과를 받아 상기 라이트 데이터 제어신호를 생성한다.
따라서, 상기 라이트 회로는 상기 비교부(26)의 상기 제1,2 비교결과 데이터 에 따라 라이트 되어질 메모리 셀의 개수를 최소로 하는 상태를 결정하고 상기 메모리 셀 어레이에 라이트 데이터를 라이트 하는 라이트 동작 및 상기 플래그 상태정보를 셋팅하는 동작을 함께 행한다.
도 9 및 도 10은 도 8중 일부 회로블록들에 대한 예시적 구체 회로도들이다. 도 9에서는 도 8의 프리 라이트 드라이버(Pre-Write Driver:21)와, 비교부(Data Comparison Unit:26)와, 라이트 드라이버 제어회로(Write Driver Control circuit:28)의 구현 예가 보여진다.
도 9에서 상기 프리 라이트 드라이버(21)는 익스크루시브 오아 게이트(XOR)로 구성된다. 이에 따라, 반전 결정신호(comp bit)가 하이인 경우에 입력되는 라이트 데이터는 반전되어 출력되고, 로우인 경우에 입력되는 라이트 데이터는 반전없이 그대로 출력된다.
도 9에서 상기 비교부(26)는 익스크루시브 오아 게이트들(XOR1, XOR2, XOR3)과, 인버터들(INV1,INV2,INV3)로 구성된다. 상기 베리파이 리드회로(25)로부터 리드된 셀 리드 데이터(Cell Read Data [n:1])는 일측 입력단으로 상기 플래그 데이터(status bit)를 받는 익스크루시브 오아 게이트(XOR1)에 의해 반전 또는 비반전된다. 상기 익스크루시브 오아 게이트(XOR1)의 출력에 나타나는 리드 데이터(Read Data)는 익스크루시브 오아 게이트들(XOR2, XOR3)을 통하여 입력되는 라이트 데이터 및 반전된 라이트 데이터와 서로 같은 비트끼리 비교된다. 비교 결과를 나타내는 제1,2 비교결과 데이터(compare result[n:1]과, Inverse compare result[n:1])는 상기 인버터들(INV2,INV3)을 통해 각기 출력된다.
도 9에서 상기 라이트 드라이버 제어부(28)는 인버터들(I1-I4), 오아 및 노아게이트들, 익스크루시브 오아 게이트들(XOR1, XOR2, XOR), 및 전송게이트들(TG1-TG3)을 포함한다. 상기 라이트 드라이버 제어부(28)는 실제로 메모리 셀에 쓰여질 비트들만 인에이블 되도록 하기 위해 비트 마스킹(masking)을 수행한다. 도 9의 결정 1 내지 결정 4 신호들은 도 10의 회로에서 출력된 신호들이다.
도 10은 반전 판정부(22)의 구현 예시도이다. 도 10내에서 복수의 앤드 게이트들로 구성된 회로 블록(22-1)은 결정 1과 결정 2를 생성한다. 상기한 바와 같이 리드 데이터와 라이트 데이터를 비교한 결과 모두 일치할 경우에는 Decision1 신호가 활성화되고, 모두 일치하지 않을 경우에는 Decision2 신호가 활성화된다.
도 10에서, 시프트 레지스터(22a)와 앤드 게이트(22d), 카운터(22c), 및 인버터들(22d,22e)로 구성된 회로 블록(22-3)은 결정 3과 결정 4를 생성한다. 상기 카운터(22c)는 내부 클럭을 사용하는 5비트 카운터를 사용하였다. 상기 카운터의 카운팅 동작을 통하여 일치하는 비트수가 카운트된다. 같은 비트 개수가 N(N은 입출력 데이터 비트수)/2보다 클 경우에는 불일치하는 입력 데이터 비트들을 셀에 쓰게 하기 위한 decision3 신호가 상기 회로 블록(22-3)에서 생성된다. 또한, 비교결과로서 같은 비트 개수가 N/2보다 작을 경우에는 일치하는 입력 데이터 비트들을 셀에 반전하여 쓰게 하기 위한 decision4 신호가 상기 회로 블록(22-3)에서 생성된다.
도 10에서 다양한 종류의 논리 게이트들과 전송게이트들(TG1,TG2)을 포함하는 회로 블록(22-4)는 상기 반전 결정신호(Comp)를 생성하는 기능을 한다.
다시 도 8로 돌아가서, 반도체 메모리 장치에 라이트 명령이 인가된 후 라이트 어드레스가 어드레스 버퍼(30)에, 16비트의 라이트 데이터가 데이터 입력버퍼(20)에 각기 입력된 경우라고 가정하면, 도 8의 로우 디코더(11)와 컬럼 디코더(12)에 디코딩 동작에 의해 16개의 노말 메모리 셀과 1개의 플래그 메모리 셀이 선택된다.
먼저, 선택된 메모리 셀들에 대한 베리파이 리드동작이 베리파이 센스앰프(25)의 구동에 의해 실시된다. 단위 메모리 셀을 통해 흐르는 관통전류는 가변저항이 셋 상태로 되어 있는 가 리셋상태로 되어 있는 가에 따라 달라진다. 즉, 관통 전류량은 메모리 셀의 상태가 '리셋' 상태일 경우에는 고 저항에 기인하여 적은 양으로서 나타나고, '셋' 상태일 경우에는 저 저항에 기인하여 상대적으로 많은 관통전류가 흐른다. 센스 앰프는 이러한 관통 전류의 량을 기준 전류량과 비교하여 메모리 셀에 저장된 데이터를 리드한다. 도 8의 베리파이 센스앰프(25)의 감지증폭 동작에 의해 라이트 동작 모드내의 베리파이 리드 동작에서 16비트의 리드 데이터와 1비트의 상태 플래그 데이터가 얻어진다. 비교부(26)에서 상기 16비트의 리드 데이터는 상기 상태 플래그 데이터의 논리 상태에 따라 비트 반전 혹은 비반전된다. 예를 들어, 상태 플래그 데이터가 제로인 경우에 16비트의 리드 데이터는 비트 반전없이 라이트 데이터와 비교된다. 16비트를 서로 비교한 비교결과로서 13비트가 불일치(미스매치)하고 3비트가 일치(매치)되었다면, 도 8의 반전 판정부(22)는 반전 결정신호(Comp)를 하이상태로 출력한다. 이에 따라, 도 8의 프리 라이트 드라이버(21)는 라이트 데이터를 비트 반전한 라이트 데이터를 라이트 드라이버(27)에 인 가한다. 이 경우에 반전 결정신호(Comp)도 라이트 드라이버(27)에 인가된다.
상기 라이트 드라이버 제어부(28)는 기 저장 데이터를 굳이 갱신할 필요가 없는 비트의 대응 메모리 셀들을 비활성화 상태로 마스킹 하고 3개의 메모리 셀과 대응되는 플래그 메모리 셀을 활성화 상태로 하는 인에이블 신호를 라이트 드라이버(27)로 인가한다. 이에 따라, 3개의 메모리 셀과 1개의 플래그 메모리 셀이 활성화되어 라이트 전류를 공급받게 된다. 이는 13개의 메모리 셀에 모두 라이트 전류를 공급하던 종래 기술에 비해 라이트 공급전류량이 대폭적으로 감소되는 이점을 제공한다. 결국, 현재 저장된 데이터와 라이트할 데이터를 비트별로 서로 비교하여 매치되지 않는 비트 개수가 입출력 비트수의 절반을 초과하면, 상기 라이트할 데이터를 반전시켜 저장하고 상기 플래그 메모리 셀에 반전세팅 상태를 설정하는 것에 의해, 종래기술 대비 현저한 효과를 갖는다.
도 7의 비교 테이블에서 보여지는 바로서 N=16일 때, 미스매치 비트 개수가 9개 이상인 경우에도 본 발명의 라이트 동작 방법은 저전력 라이트 동작구현을 보다 확실하게 해주고 있음이 확인된다.
본 발명에 따른 라이트 방법은 분할 라이트 (x2,x4,x8,x16)모드에 모두 적용가능하며, 라이트 타임의 감소도 가능하다.
상기한 실시예에서의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. 예컨대, 사안이 다른 경우에 플래그 셀의 상태 비트를 반대 논리로 저장하고 그에 따라 비교의 동작을 반대로 행하는 방법으로 변경하거나, 회로의 내부 구성 소자들을 다른 등가적 소자들로 대치할 수 있음은 명백하다.
상기한 바와 같은 본 발명의 가변저항 반도체 메모리 장치에서의 라이트 방법 및 라이트 회로에 따르면, 라이트 동작시에 라이트 전류를 받아 활성화되어지는 메모리 셀들의 수가 최소화 또는 감소되기 때문에 라이트 동작 전류를 최소화 또는 저감하는 효과가 있다. 또한, 매칭되는 데이터 비트수가 특정 범위 이내에 드는 경우에 라이트 동작의 고속화가 달성되는 이점이 있다.

Claims (14)

  1. 가변 저항체로 이루어진 단위 메모리 셀이 행과 열의 매트릭스 형태로 배치된 메모리 셀 어레이 내에 입출력 데이터 단위로 라이트 상태 비트를 저장하기 위한 플래그 메모리 셀을 준비한 다음, 라이트 동작 모드에서 현재 저장된 데이터와 라이트할 데이터를 비트별로 서로 비교하여 매치되지 않는 비트 개수가 입출력 데이터 비트수의 절반을 초과하면, 상기 라이트할 데이터를 반전시켜 저장하고 상기 플래그 메모리 셀에 반전세팅 상태를 설정하는 것을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  2. 제1항에 있어서, 상기 매치되지 않는 비트 개수가 입출력 데이터 비트수의 절반보다 커질 수록 라이트 되어지는 메모리 셀의 개수는 작아짐을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  3. 제1항에 있어서, 상기 매치되지 않는 비트 개수가 입출력 데이터 비트수의 절반 이하이면, 상기 라이트할 데이터는 그대로 저장됨을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  4. 제1항에 있어서, 상기 매치되지 않는 비트 개수가 제로이면, 메모리 셀들에 라이트 전류를 공급할 필요 없이 곧바로 라이트 종료함을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  5. 제1항에 있어서, 상기 매치되지 않는 비트 개수가 입출력 데이터 비트수와 같을 경우에는 상기 플래그 메모리 셀에 반전세팅 상태 만을 저장함을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  6. 플래그 메모리 셀에 저장된 상태 비트의 논리 상태에 따라 가변저항 메모리 셀에 저장된 데이타를 반전 혹은 비반전적으로 베리파이 리드를 행하는 단계와;
    상기 베리파이 리드 데이터와 입력되는 라이트 데이터를 서로 비교하여 모든 비트가 일치될 경우에 실제적인 라이트 전류의 공급없이 라이트 동작을 곧바로 종료하는 단계와;
    상기 라이트 데이터를 반전한 데이터가 상기 베리파이 리드 데이터와 일치할 경우에 상태 비트를 저장하는 플래그 메모리 셀 만에 상태 정보를 라이트 하는 단계와;
    상기 베리파이 리드 데이터와 상기 라이트 데이터를 서로 비교하여 일치되는 비트 개수가 불일치되는 비트 개수보다 클 경우에는 불일치되는 라이트 데이터 비트에 대응되는 메모리 셀에 라이트 데이터를 라이트 하는 단계와;
    상기 베리파이 리드 데이터와 상기 라이트 데이터를 서로 비교하여 일치되는 비트 개수가 불일치되는 비트 개수보다 작을 경우에는 일치되는 라이트 데이터 비트에 대응되는 메모리 셀에 라이트 데이터를 라이트 하고 대응되는 플래그 메모리 셀에 반전 상태정보를 라이트하는 단계를 구비함을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  7. 제6항에 있어서, 상기 플래그 메모리 셀은 상기 라이트 데이터의 입력 비트수 단위마다 하나씩 대응되어 있는 것을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  8. 제7항에 있어서, 상기 플래그 메모리 셀은 상기 가변저항 메모리 셀과 동일한 타입의 셀임을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  9. 플래그 메모리 셀에 저장된 상태 비트의 논리 상태에 따라 가변저항 메모리 셀에 저장된 데이타를 입출력 데이터 단위로 반전 혹은 비반전적으로 베리파이 리드를 행하는 단계와;
    상기 베리파이 리드 데이터와 입력되는 라이트 데이터를 서로 비교하여 모든 비트가 일치될 경우에 실제적인 라이트 전류의 공급없이 라이트 동작을 곧바로 종료하는 단계와;
    상기 라이트 데이터를 반전한 데이터가 상기 베리파이 리드 데이터와 일치할 경우에 상태 비트를 저장하는 플래그 메모리 셀 만에 반전상태 정보를 라이트 하는 단계와;
    상기 베리파이 리드 데이터와 상기 라이트 데이터를 서로 비교하여 일치되는 비트 개수가 상기 입출력 데이터 비트수의 절반보다 클 경우에는 불일치되는 라이트 데이터 비트들에 대응되는 메모리 셀에 라이트 데이터를 라이트 하는 단계와;
    상기 베리파이 리드 데이터와 상기 라이트 데이터를 서로 비교하여 일치되는 비트 개수가 상기 입출력 데이터 비트수의 절반보다 작을 경우에는 일치되는 라이트 데이터 비트들에 대응되는 메모리 셀에 라이트 데이터를 라이트 하고 대응되는 플래그 메모리 셀에 반전상태 정보를 라이트하는 단계를 구비함을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  10. 제9항에 있어서, 상기 플래그 메모리 셀은 8비트, 16비트, 32비트, 또는 64비트 마다 하나씩 대응되어 있는 것을 특징으로 하는 가변저항 반도체 메모리 장치 에서의 데이터 라이팅 방법.
  11. 제9항에 있어서, 상기 플래그 메모리 셀은 상기 가변저항 메모리 셀과 동일한 타입의 상변화 메모리 셀임을 특징으로 하는 가변저항 반도체 메모리 장치에서의 데이터 라이팅 방법.
  12. 가변 저항체로 이루어진 단위 메모리 셀을 복수로 구비하여 데이터를 불휘발적으로 저장하는 노말 메모리 셀 블록과, 상기 노말 메모리 셀 블록내의 메모리 셀들에 대한 라이트 플래그 상태를 입출력 데이터 비트 단위로 저장하기 위한 플래그 메모리 셀을 복수로 가지는 플래그 메모리 셀 블록을 구비하는 메모리 셀 어레이와;
    상기 노말 메모리 셀 블록에 저장된 데이터를 대응되는 플래그 메모리 셀의 플래그 상태를 참조하여 데이터 리드를 수행하는 베리파이 리드 회로와;
    상기 노말 메모리 셀 블록에 저장되어질 라이트 데이터를 상기 베리파이 리드회로로부터 얻어진 데이터와 서로 비교하는 비교부와;
    상기 비교부의 비교 결과에 따라 라이트 되어질 메모리 셀의 개수를 최소로 하는 상태를 결정하고 상기 라이트 데이터에 대한 라이트 동작을 수행하는 라이트 회로를 구비함을 특징으로 하는 가변저항 반도체 메모리 장치.
  13. 제12항에 있어서, 상기 라이트 회로는,
    입력되는 라이트 데이터를 반전 결정신호의 상태에 따라 비트 반전하여 출력하는 프리 라이트 드라이버와;
    상기 비교부의 비교 결과에 따라 상기 반전 결정신호를 제1 또는 제2 상태로서 출력하는 반전 결정부와;
    상기 프리 라이트 드라이버로부터 출력된 라이트 데이터와 상기 반전 결정신호를 라이트 데이터 제어신호에 따라 구동하여 라이팅을 행하는 라이트 드라이버와;
    상기 라이트 데이터와 상기 비교부의 비교 결과를 받아 상기 라이트 데이터 제어신호를 생성하는 라이트 드라이버 제어부를 포함함을 특징으로 하는 가변저항 반도체 메모리 장치.
  14. 가변 저항체로 이루어진 단위 메모리 셀을 복수로 구비하여 데이터를 불휘발적으로 저장하는 노말 메모리 셀 블록과, 상기 노말 메모리 셀 블록내의 메모리 셀들에 대한 라이트 플래그 상태를 입출력 데이터 단위로 저장하기 위한 플래그 메모리 셀을 복수로 가지는 플래그 메모리 셀 블록을 구비하는 메모리 셀 어레이와;
    상기 노말 메모리 셀 블록에 저장된 데이터와 상기 데이터에 대응되는 플래그 메모리 셀의 플래그 상태를 리드하는 베리파이 리드 회로와;
    상기 베리파이 리드회로로부터 리드된 데이터를 상기 플래그 상태에 따라 반전 또는 비반전한 리드 데이터를 얻고 이를 상기 노말 메모리 셀 블록에 저장되어지기 위해 입력되는 라이트 데이터 및 반전된 라이트 데이터와 서로 같은 비트끼리 비교하여 제1,2 비교결과 데이터를 생성하는 비교부와;
    상기 비교부의 상기 제1,2 비교결과 데이터에 따라 라이트 되어질 메모리 셀의 개수를 최소로 하는 상태를 결정하고 상기 메모리 셀 어레이에 라이트 데이터를 라이트 하는 라이트 동작 및 상기 플래그 상태정보를 셋팅하는 동작을 함께 행하는 라이트 회로를 구비함을 특징으로 하는 가변저항 반도체 메모리 장치.
KR1020060107096A 2006-11-01 2006-11-01 가변저항 반도체 메모리 장치 KR100827702B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060107096A KR100827702B1 (ko) 2006-11-01 2006-11-01 가변저항 반도체 메모리 장치
US11/790,146 US7542356B2 (en) 2006-11-01 2007-04-24 Semiconductor memory device and method for reducing cell activation during write operations
TW096117082A TWI441177B (zh) 2006-11-01 2007-05-14 半導體記憶體裝置以及寫入操作期間用於降低單元啟動之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107096A KR100827702B1 (ko) 2006-11-01 2006-11-01 가변저항 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR100827702B1 true KR100827702B1 (ko) 2008-05-07

Family

ID=39329906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107096A KR100827702B1 (ko) 2006-11-01 2006-11-01 가변저항 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US7542356B2 (ko)
KR (1) KR100827702B1 (ko)
TW (1) TWI441177B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140051687A (ko) * 2012-10-23 2014-05-02 삼성전자주식회사 불휘발성 메모리 및 컨트롤러를 포함하는 메모리 시스템, 그리고 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
KR101731033B1 (ko) * 2010-07-09 2017-04-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR101814476B1 (ko) * 2011-07-15 2018-01-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
US10359950B2 (en) 2017-01-18 2019-07-23 SK Hynix Inc. Nonvolatile memory device and operating method thereof
KR102139887B1 (ko) * 2019-07-17 2020-07-31 윈본드 일렉트로닉스 코포레이션 저항 메모리 장치 및 그 데이터를 기록하는 방법
US10937495B2 (en) 2019-07-02 2021-03-02 Winbond Electronics Corp. Resistive memory apparatus and method for writing data thereof
KR20210043005A (ko) * 2018-09-12 2021-04-20 마이크론 테크놀로지, 인크 메모리 동작을 위한 전용 명령

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2194899A4 (en) * 2007-08-08 2012-11-28 Tria Beauty Inc CAPACITIVE MEASURING METHOD AND DEVICE FOR DETECTING SKIN
KR100887138B1 (ko) * 2007-08-10 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR101281685B1 (ko) * 2007-10-04 2013-07-03 삼성전자주식회사 상변화 메모리의 데이터 기록 방법, 데이터 판독 방법, 및그 장치
US20090091968A1 (en) * 2007-10-08 2009-04-09 Stefan Dietrich Integrated circuit including a memory having a data inversion circuit
TWI347607B (en) * 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
JP2009238256A (ja) * 2008-03-25 2009-10-15 Toshiba Corp 半導体記憶装置
US20090304775A1 (en) * 2008-06-04 2009-12-10 Joshi Ashok V Drug-Exuding Orthopedic Implant
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
JP2010027163A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体メモリコントローラ、および半導体メモリシステム、および半導体メモリシステムの記録再生方法
US7885097B2 (en) * 2008-10-10 2011-02-08 Seagate Technology Llc Non-volatile memory array with resistive sense element block erase and uni-directional write
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US8045412B2 (en) * 2008-10-21 2011-10-25 Seagate Technology Llc Multi-stage parallel data transfer
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) * 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
TWI402845B (zh) 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
TWI412124B (zh) 2008-12-31 2013-10-11 Higgs Opl Capital Llc 相變化記憶體
US8040713B2 (en) 2009-01-13 2011-10-18 Seagate Technology Llc Bit set modes for a resistive sense memory cell array
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8218380B2 (en) 2009-10-30 2012-07-10 Apple Inc. Degradation equalization for a memory
US8432729B2 (en) 2010-04-13 2013-04-30 Mosaid Technologies Incorporated Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance
KR101780422B1 (ko) 2010-11-15 2017-09-22 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
KR20130048394A (ko) * 2011-11-02 2013-05-10 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
TWI508070B (zh) * 2011-12-06 2015-11-11 Winbond Electronics Corp 電阻式記憶體的寫入方法
JP2013222285A (ja) * 2012-04-16 2013-10-28 Fujitsu Semiconductor Ltd バス回路および半導体装置
KR20140032787A (ko) * 2012-09-07 2014-03-17 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법
KR20140076127A (ko) * 2012-12-12 2014-06-20 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템
US10157669B2 (en) * 2013-04-02 2018-12-18 Micron Technology, Inc. Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit
CN105378849B (zh) * 2013-07-17 2018-04-10 松下知识产权经营株式会社 非易失性半导体存储装置及其改写方法
US9384831B2 (en) 2014-05-29 2016-07-05 Intel Corporation Cross-point memory single-selection write technique
US9933954B2 (en) * 2015-10-19 2018-04-03 Nxp Usa, Inc. Partitioned memory having pipeline writes
KR102636091B1 (ko) * 2016-10-14 2024-02-14 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법
KR20190036795A (ko) * 2017-09-28 2019-04-05 에스케이하이닉스 주식회사 전류 소모량을 줄일 수 있는 반도체 메모리 장치 및 이를 포함하는 시스템
KR102432713B1 (ko) * 2017-11-28 2022-08-17 에스케이하이닉스 주식회사 저항성 메모리 장치를 구비한 메모리 시스템 및 그의 동작 방법
KR102452623B1 (ko) * 2018-02-27 2022-10-07 삼성전자주식회사 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법
KR20200071484A (ko) 2018-12-11 2020-06-19 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 메모리 시스템
KR20200091184A (ko) * 2019-01-22 2020-07-30 에스케이하이닉스 주식회사 반도체 메모리 장치
TWI712037B (zh) * 2019-05-09 2020-12-01 華邦電子股份有限公司 電阻式記憶體及其資料寫入方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000090678A (ja) 1998-09-10 2000-03-31 Hitachi Ltd 不揮発性メモリ及びシステム
JP2005216455A (ja) 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ
JP2006172672A (ja) 2004-12-20 2006-06-29 Matsushita Electric Ind Co Ltd Ｆｉｆｏメモリ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582306B1 (ko) * 2003-11-05 2006-05-22 엘지전자 주식회사 카세트 타잎 후드 겸용 전자 레인지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000090678A (ja) 1998-09-10 2000-03-31 Hitachi Ltd 不揮発性メモリ及びシステム
JP2005216455A (ja) 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ
JP2006172672A (ja) 2004-12-20 2006-06-29 Matsushita Electric Ind Co Ltd Ｆｉｆｏメモリ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101731033B1 (ko) * 2010-07-09 2017-04-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR101814476B1 (ko) * 2011-07-15 2018-01-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR20140051687A (ko) * 2012-10-23 2014-05-02 삼성전자주식회사 불휘발성 메모리 및 컨트롤러를 포함하는 메모리 시스템, 그리고 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
KR102049281B1 (ko) * 2012-10-23 2019-11-27 삼성전자주식회사 불휘발성 메모리 및 컨트롤러를 포함하는 메모리 시스템, 그리고 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
US10359950B2 (en) 2017-01-18 2019-07-23 SK Hynix Inc. Nonvolatile memory device and operating method thereof
KR20210043005A (ko) * 2018-09-12 2021-04-20 마이크론 테크놀로지, 인크 메모리 동작을 위한 전용 명령
KR102341698B1 (ko) 2018-09-12 2021-12-21 마이크론 테크놀로지, 인크 메모리 동작을 위한 전용 명령
US10937495B2 (en) 2019-07-02 2021-03-02 Winbond Electronics Corp. Resistive memory apparatus and method for writing data thereof
KR102139887B1 (ko) * 2019-07-17 2020-07-31 윈본드 일렉트로닉스 코포레이션 저항 메모리 장치 및 그 데이터를 기록하는 방법

Also Published As

Publication number Publication date
US20080101131A1 (en) 2008-05-01
TW200822110A (en) 2008-05-16
TWI441177B (zh) 2014-06-11
US7542356B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
KR100827702B1 (ko) 가변저항 반도체 메모리 장치
JP4344011B2 (ja) 不揮発性記憶装置
KR101258983B1 (ko) 가변저항 소자를 이용한 반도체 메모리 장치 및 그 동작방법
US8392770B2 (en) Resistance change memory device having high-speed two-step write mode
US7280391B2 (en) Phase change memory device for use in a burst read operation and a data reading method thereof
JP4148507B2 (ja) フィールドプログラマブルゲートアレイ
KR100827703B1 (ko) 상변화메모리 장치의 테스트 방법
WO2011043012A1 (ja) 不揮発性半導体記憶装置、信号処理システム、及び信号処理システムの制御方法、並びに不揮発性半導体記憶装置の書き換え方法
US20100290278A1 (en) Semiconductor memory device rewriting data after execution of multiple read operations
JP2015064918A (ja) 半導体装置及びその書き込み方法
KR20100042854A (ko) 멀티 비트를 프로그램하는 가변 저항 메모리 장치
KR102112115B1 (ko) 반도체 메모리 장치 및 그것의 데이터 프로그램 방법
JP2006503387A5 (ko)
US6985389B2 (en) Phase change based memory device and method for operating same
US10186317B2 (en) Phase change memory device and method of operation
CN212675920U (zh) 相变存储器设备和电子系统
US8416601B2 (en) Phase change random access memory apparatus for controlling data transmission
JP4551284B2 (ja) 不揮発性半導体記憶装置
EP3509067B1 (en) Management method of real-time access to a differential memory, differential memory, and electronic system including the differential memory
JP2012185870A (ja) 半導体記憶装置
CN112992228A (zh) 相变存储器设备及其操作方法和包括存储器设备的系统
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
US11880571B2 (en) Counter-based methods and systems for accessing memory cells
US10636464B1 (en) Memory device
JP2011014190A (ja) 不揮発性半導体メモリデバイスおよびそのデータ書き込み方法、ならびに、データ記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 12