KR20200091184A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR20200091184A KR20200091184A KR1020190008122A KR20190008122A KR20200091184A KR 20200091184 A KR20200091184 A KR 20200091184A KR 1020190008122 A KR1020190008122 A KR 1020190008122A KR 20190008122 A KR20190008122 A KR 20190008122A KR 20200091184 A KR20200091184 A KR 20200091184A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- write
- control signal
- circuit
- cell array
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims description 13
- 238000012360 testing method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 239000012782 phase change material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명의 실시예에 따른 반도체 메모리 장치는, 메모리 셀 어레이; 패턴 데이터 - 제1 및 제2 데이터 값이 기설정된 순서로 패턴화됨 - 가 저장된 저장 회로; 외부 장치로부터 제공된 노말 라이트 데이터를 입력받기 위한 데이터 입력 회로; 프리 리드(pre-read) 제어신호에 기초하여 상기 패턴 데이터와 상기 노말 라이트 데이터를 비교하고 그 비교결과에 대응하는 비교신호를 생성하기 위한 비교 회로; 및 프리 라이트(pre-write) 제어신호에 기초하여 상기 패턴 데이터를 상기 메모리 셀 어레이에 라이트하고, 노말 라이트 제어신호와 상기 비교신호에 기초하여 상기 노말 라이트 데이터 중 일부의 데이터를 상기 메모리 셀 어레이에 라이트하기 위한 라이트 회로를 포함할 수 있다.
Description
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 라이트 모드에 따라 제어 장치(예: host)로부터 입력된 라이트 데이터를 저장한다. 통상적으로, 상기 라이트 데이터를 저장할 때 반도체 메모리 장치의 특성상 파워(power) 소모가 상당하다. 특히, 상변화 램(phase change RAM)의 파워 소모는 동적 램(dynamic RAM)의 파워 소모의 수배에 달한다.
또한, 상기 라이트 모드시, 상기 반도체 메모리 장치에 포함된 메모리 셀들 중 선택된 메모리 셀들은 액세스(access)될 수 있다. 상기 메모리 셀들은 액세스(access) 횟수에 따라 수명이 결정된다. 즉, 상기 메모리 셀들은 액세스 횟수가 많을수록 수명이 짧아진다.
따라서, 상기 라이트 모드시 파워 소모를 줄일 수 있으면서도 메모리 셀들의 수명을 늘릴 수 있는 방안이 요구된다.
본 발명의 실시예는 라이트 모드시 액세스(즉, 라이트)되는 메모리 셀의 개수를 최소화할 수 있는 반도체 메모리 장치를 제공한다.
본 발명의 일 측면에 따르면, 반도체 메모리 장치는, 메모리 셀 어레이; 패턴 데이터 - 제1 및 제2 데이터 값이 기설정된 순서로 패턴화됨 - 가 저장된 저장 회로; 외부 장치로부터 제공된 노말 라이트 데이터를 입력받기 위한 데이터 입력 회로; 프리 리드(pre-read) 제어신호에 기초하여 상기 패턴 데이터와 상기 노말 라이트 데이터를 비교하고 그 비교결과에 대응하는 비교신호를 생성하기 위한 비교 회로; 및 프리 라이트(pre-write) 제어신호에 기초하여 상기 패턴 데이터를 상기 메모리 셀 어레이에 라이트하고, 노말 라이트 제어신호와 상기 비교신호에 기초하여 상기 노말 라이트 데이터 중 일부의 데이터를 상기 메모리 셀 어레이에 라이트하기 위한 라이트 회로를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 반도체 메모리 장치는, 메모리 셀 어레이; 복수의 패턴 데이터 - 각각의 어플리케이션(application)에 대응하여 제1 및 제2 데이터 값이 서로 다른 순서로 패턴화됨 - 가 저장되며, 선택 제어신호에 기초하여 상기 복수의 패턴 데이터 중 선택된 패턴 데이터를 출력하는 저장 회로; 외부 장치로부터 상기 각각의 어플리케이션에 대응하여 제공된 노말 라이트 데이터를 입력받기 위한 데이터 입력 회로; 프리 라이트(pre-write) 제어신호에 기초하여 상기 선택된 패턴 데이터를 상기 메모리 셀 어레이에 라이트하고, 노말 라이트 제어신호와 비교신호에 기초하여 상기 노말 라이트 데이터 중 일부의 데이터를 상기 메모리 셀 어레이에 라이트하기 위한 라이트 회로; 프리 리드(pre-read) 제어신호에 기초하여 상기 메모리 셀 어레이에 라이트된 패턴 데이터를 리드하기 위한 리드 회로; 및 상기 라이트된 패턴 데이터와 상기 노말 라이트 데이터를 비교하고 그 비교결과에 대응하는 상기 비교신호를 생성하기 위한 비교 회로를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 반도체 메모리 장치의 동작 방법은, 부트업(boot-up) 모드시, 제1 및 제2 데이터 값이 기설정된 순서로 패턴화된 패턴 데이터를 메모리 셀 어레이에 라이트하는 단계; 및 라이트 모드시, 상기 패턴 데이터의 데이터 값들과 라이트 데이터의 데이터 값들을 비교한 결과에 기초하여 상기 라이트 데이터의 데이터 값들 중 일부의 데이터 값을 상기 메모리 셀 어레이에 라이트하는 단계를 포함할 수 있다.
본 발명의 실시예는 라이트 모드시 라이트되는 메모리 셀의 개수를 최소화함으로써 파워 소모를 최소화하면서도 메모리 셀의 수명을 최대화하는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 메모리 장치의 블록 구성도이다.
도 2는 도 1에 도시된 반도체 메모리 장치의 동작을 설명하기 위한 테이블 도면이다.
도 3은 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 블록 구성도이다.
도 4는 도 3에 도시된 반도체 메모리 장치의 동작을 설명하기 위한 테이블 도면이다.
도 2는 도 1에 도시된 반도체 메모리 장치의 동작을 설명하기 위한 테이블 도면이다.
도 3은 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 블록 구성도이다.
도 4는 도 3에 도시된 반도체 메모리 장치의 동작을 설명하기 위한 테이블 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1에는 본 발명의 실시예에 따른 반도체 메모리 장치가 블록 구성도로 도시되어 있다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(101), 저장 회로(103), 데이터 패드(105), 데이터 입력 회로(107), 비교 회로(109), 라이트 회로(111), 커맨드 패드(113), 및 커맨드 디코더(115)를 포함할 수 있다.
메모리 셀 어레이(101)는 복수의 메모리 셀(도면에 미도시)을 포함할 수 있다. 상기 복수의 메모리 셀은 각각 가변 저항 소자를 포함할 수 있다. 상기 가변 저항 소자는 상변화(phase change) 물질을 포함할 수 있다.
저장 회로(103)는 패턴 데이터(PT_DATA)가 저장될 수 있다. 패턴 데이터(PT_DATA)는 대응하는 어플리케이션(application)이 수행될 때 빈번하게 발생하는 데이터 값들의 패턴을 말한다. 상기 어플리케이션은 응용 프로그램과 같은 소프트웨어를 의미한다. 즉, 패턴 데이터(PT_DATA)는 상기 어플리케이션에 따라 제1 데이터 값(즉, '0')과 제2 데이터 값(즉, '1')이 기설정된 순서로 패턴화될수 있다. 예컨대, 패턴 데이터(PT_DATA)는 상기 제1 데이터 값과 상기 제2 데이터 값이 반복적으로 패턴화(즉, '01010101…')될 수도 있고, 또는 상기 제1 데이터 값과 상기 제2 데이터 값이 일정한 개수씩 반복적으로 패턴화(즉, '00001111…')될 수도 있다. 이외에도 패턴 데이터(PT_DATA)는 상기 어플리케이션에 따라 다양하게 패턴화될 수 있다. 패턴 데이터(PT_DATA)는 테스트 모드시 저장 회로(103)에 저장될 수 있다. 저장 회로(103)는, 예를 들어, 퓨즈(fuse) 회로, 레지스터(register) 등을 포함할 수 있다.
또한, 저장 회로(103)는 출력 제어신호(BT_CTRL)에 기초하여 패턴 데이터(PT_DATA)를 라이트 회로(111)로 출력할 수 있고, 프리 리드(pre-read) 제어신호(PRE_CTRL)에 기초하여 패턴 데이터(PT_DATA)를 비교 회로(109)로 출력할 수 있다.
데이터 패드(105)는 외부 장치(도면에 미도시; 즉, 호스트)로부터 입력된 외부 라이트 데이터(EXT_DATA)를 내부 라이트 데이터(INT_DATA)로서 데이터 입력 회로(107)에게 전달할 수 있다.
데이터 입력 회로(107)는 내부 라이트 데이터(INT_DATA)에 기초하여 노말 라이트 데이터(IP_DATA)를 생성할 수 있고, 노말 라이트 데이터(IP_DATA)를 비교 회로(109) 및 라이트 회로(111)로 출력할 수 있다. 예컨대, 데이터 입력 회로(107)는 통상의 입력 버퍼를 포함할 수 있다.
비교 회로(109)는 프리 리드 제어신호(PRE_CTRL)에 기초하여 패턴 데이터(PT_DATA)와 노말 라이트 데이터(IP_DATA)를 비교하고 그 비교결과에 대응하는 비교신호(COMP)를 라이트 회로(111)로 출력할 수 있다. 예컨대, 비교 회로(109)는 노말 라이트 데이터(IP_DATA)의 데이터 값들과 패턴 데이터(PT_DATA)의 데이터 값들을 비교하고 그 비교결과로서 비교신호(COMP)를 생성할 수 있다. 만약 노말 라이트 데이터(IP_DATA)가 16 비트(bits)의 데이터 값들을 가지고 패턴 데이터(PT_DATA)가 16 비트의 데이터 값들을 가진다면, 비교신호(COMP)는 16 비트의 비교 값들을 가질 수 있다. 이때, 상기 비교 값들은 노말 라이트 데이터(IP_DATA)의 데이터 값들과 패턴 데이터(PT_DATA)의 데이터 값들을 1 비트씩 순서대로 비교한 결과 값들을 말할 수 있다. 예컨대, 상기 비교 값들은 각각 노말 라이트 데이터(IP_DATA)의 데이터 값과 패턴 데이터(PT_DATA)의 데이터 값이 같으면 '1'의 논리 값을 가질 수 있고, 노말 라이트 데이터(IP_DATA)의 데이터 값과 패턴 데이터(PT_DATA)의 데이터 값이 다르면 '0'의 논리 값을 가질 수 있다.
라이트 회로(111)는 프리 라이트(pre-write) 제어신호(WT_CTRL1)에 기초하여 패턴 데이터(PT_DATA)를 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(101)에 라이트할 수 있다. 또한, 라이트 회로(111)는 노말 라이트 제어신호(WT_CTRL2)와 비교신호(COMP)에 기초하여 노말 라이트 데이터(IP_DATA) 중 일부의 데이터를 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(101)에 라이트할 수 있다. 예컨대, 라이트 회로(111)는 노말 라이트 데이터(IP_DATA)의 데이터 값들 중 패턴 데이터(PT_DATA)의 데이터 값들과 다른 데이터 값들만을 메모리 셀 어레이(101)에 라이트할 수 있다. 이는 아래에서 더욱 자세하게 설명한다(도 2 참조).
커맨드 패드(113)는 상기 외부 장치로부터 입력된 외부 커맨드 신호(EXT_CMD)를 내부 커맨드 신호(INT_CMD)로서 커맨드 디코더(115)에게 출력할 수 있다.
커맨드 디코더(115)는 내부 커맨드 신호(INT_CMD)에 기초하여 출력 제어신호(BT_CTRL), 프리 리드 제어신호(PRE_CTRL), 프리 라이트 제어신호(WT_CTRL1), 및 노말 라이트 제어신호(WT_CTRL2)를 생성할 수 있다. 예컨대, 커맨드 디코더(115)는 부트업(boot-up) 모드시 출력 제어신호(BT_CTRL)와 프리 라이트 제어신호(WT_CTRL1)를 활성화할 수 있고, 라이트 모드시 프리 리드 제어신호(PRE_CTRL)와 노말 라이트 제어신호(WT_CTRL2)를 활성화할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 제1 실시예에 따른 반도체 메모리 장치(100)의 동작을 도 2를 참조하여 설명한다.
도 2에는 도 1에 도시된 반도체 메모리 장치(100)의 동작을 설명하기 위한 테이블 도면이 도시되어 있다.
도 2를 참조하면, 테스트 모드시, 패턴 데이터(PT_DATA)는 저장 회로(103)에 저장될 수 있다. 예컨대, 패턴 데이터(PT_DATA)는 퓨즈 프로그래밍 동작을 통해 저장 회로(103)에 저장될 수 있다. 패턴 데이터(PT_DATA)는 상기 어플리케이션에 대응하여 상기 제1 데이터 값(즉, '0')과 상기 제2 데이터 값(즉, '1')이 기설정된 순서로 패턴화될 수 있다. 예컨대, 패턴 데이터(PT_DATA)는 16 비트의 데이터 값들(즉, '1010101010101010')을 포함할 수 있다.
부트업(boot-up) 모드시, 외부 커맨드 신호(EXT_CMD)가 입력되면, 커맨드 패드(113)는 외부 커맨드 신호(EXT_CMD)를 내부 커맨드 신호(INT_CMD)로서 커맨드 디코더(115)로 전달할 수 있다. 커맨드 디코더(115)는 내부 커맨드 신호(INT_CMD)에 기초하여 출력 제어신호(BT_CTRL)와 프리 라이트 제어신호(WT_CTRL1)를 활성화할 수 있다. 이에 따라, 저장 회로(103)는 출력 제어신호(BT_CTRL)에 기초하여 패턴 데이터(PT_DATA)를 라이트 회로(111)로 출력할 수 있고, 라이트 회로(111)는 프리 라이트 제어신호(WT_CTRL1)에 기초하여 패턴 데이터(PT_DATA)를 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(101)에 라이트할 수 있다.
라이트 모드시, 외부 커맨드 신호(EXT_CMD)가 입력되면, 커맨드 패드(113)는 외부 커맨드 신호(EXT_CMD)를 내부 커맨드 신호(INT_CMD)로서 커맨드 디코더(115)로 전달할 수 있다. 커맨드 디코더(115)는 내부 커맨드 신호(INT_CMD)에 기초하여 프리 리드 제어신호(PRE_CTRL)와 노말 라이트 제어신호(WT_CTRL2)를 활성화할 수 있다. 한편, 외부 라이트 데이터(EXT_DATA)가 입력되면, 데이터 패드(105)는 외부 라이트 데이터(EXT_DATA)를 내부 라이트 데이터(INT_DATA)로서 데이터 입력 회로(107)로 전달 할 수 있다. 데이터 입력 회로(107)는 내부 라이트 데이터(INT_DATA)에 기초하여 노말 라이트 데이터(IP_DATA)를 생성할 수 있다. 예컨대, 노말 라이트 데이터(IP_DATA)는 16 비트의 데이터 값들(즉, '1010101000000000')을 포함할 수 있다.
계속해서, 라이트 모드시, 저장 회로(103)는 프리 리드 제어신호(PRE_CTRL)에 기초하여 패턴 데이터(PT_DATA)를 비교 회로(109)로 출력할 수 있고, 비교 회로(109)는 패턴 데이터(PT_DATA)와 노말 라이트 데이터(IP_DATA)를 비교하고 그 비교결과에 대응하는 비교 신호(COMP)를 생성할 수 있다. 예컨대, 비교 회로(109)는 패턴 데이터(PT_DATA)의 데이터 값들(즉, '1010101010101010')과 노말 라이트 데이터(IP_DATA)의 데이터 값들(즉, '1010101000000000')을 순서대로 비교하고, 데이터 값 별로 비교한 결과를 비교 신호(COMP)로서 생성할 수 있다. 예컨대, 비교 신호(COMP)는 16 비트의 논리 값들(즉, '1111111101010101')을 포함할 수 있다. 이에 따라, 라이트 회로(111)는 노말 라이트 제어신호(WT_CTRL2)와 비교 신호(COMP)에 기초하여 노말 라이트 데이터(IP_DATA) 중 일부의 데이터 값만을 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(101)에 라이트할 수 있다. 예컨대, 라이트 회로(111)는 노말 라이트 데이터(IP_DATA)의 데이터 값들 중 패턴 데이터(PT_DATA)의 데이터 값들과 다른 4 비트의 데이터 값들만 - 즉, 비교 신호(COMP)의 논리 값이 '0'을 가질 때의 데이터 값들을 말함 - 을 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(101)에 라이트할 수 있다.
도 3에는 본 발명의 제2 실시예에 따른 반도체 메모리 장치가 블록 구성도로 도시되어 있다.
도 3을 참조하면, 반도체 메모리 장치(200)는 메모리 셀 어레이(201), 저장 회로(203), 데이터 패드(205), 데이터 입력 회로(207), 리드 회로(209), 비교 회로(211), 라이트 회로(213), 데이터 출력 회로(215), 커맨드 패드(217), 커맨드 디코더(219), 및 MRS(mode register set) 회로(221)를 포함할 수 있다.
메모리 셀 어레이(201)는 복수의 메모리 셀(도면에 미도시)을 포함할 수 있다. 상기 복수의 메모리 셀은 각각 가변 저항 소자를 포함할 수 있다. 상기 가변 저항 소자는 상변화(phase change) 물질을 포함할 수 있다.
저장 회로(203)는 복수의 패턴 데이터가 저장될 수 있다. 상기 복수의 패턴 데이터는 각각 대응하는 어플리케이션(application)이 수행될 때 빈번하게 발생하는 데이터 값들의 패턴을 말한다. 상기 어플리케이션은 응용 프로그램과 같은 소프트웨어를 의미한다. 즉, 각각의 패턴 데이터는 각각의 어플리케이션에 따라 제1 데이터 값(즉, '0')과 제2 데이터 값(즉, '1')이 기설정된 순서로 패턴화될수 있다. 예컨대, 제1 패턴 데이터는 상기 제1 데이터 값과 상기 제2 데이터 값이 반복적으로 패턴화(즉, '01010101…')될 수 있고, 제2 패턴 데이터는 상기 제1 데이터 값과 상기 제2 데이터 값이 일정한 개수씩 반복적으로 패턴화(즉, '00001111…')될 수 있다. 이외에도 상기 복수의 패턴 데이터는 각각의 어플리케이션에 따라 다양하게 패턴화될 수 있다. 상기 복수의 패턴 데이터는 테스트 모드시 저장 회로(203)에 저장될 수 있다. 저장 회로(203)는, 예를 들어, 퓨즈(fuse) 회로, 레지스터(register) 등을 포함할 수 있다.
또한, 저장 회로(203)는 선택 제어신호(SEL)에 기초하여 상기 복수의 패턴 데이터 중 어느 하나의 패턴 데이터(PT_DATA)를 선택할 수 있고, 출력 제어신호(BT_CTRL)에 기초하여 선택된 패턴 데이터(PT_DATA)를 라이트 회로(213)로 출력할 수 있다.
데이터 패드(205)는 외부 장치(도면에 미도시; 즉, 호스트)로부터 입력된 외부 라이트 데이터(EXT_DATA1)를 내부 라이트 데이터(INT_DATA1)로서 데이터 입력 회로(207)에게 전달할 수 있다. 데이터 패드(205)는 데이터 출력 회로(215)로부터 입력된 내부 리드 데이터(INT_DATA2)를 외부 리드 데이터(EXT_DATA2)로서 상기 외부 장치로 전달할 수 있다.
데이터 입력 회로(207)는 내부 라이트 데이터(INT_DATA1)에 기초하여 노말 라이트 데이터(IP_DATA)를 생성할 수 있고, 노말 라이트 데이터(IP_DATA)를 비교 회로(211) 및 라이트 회로(213)로 출력할 수 있다. 예컨대, 데이터 입력 회로(207)는 통상의 입력 버퍼를 포함할 수 있다.
리드 회로(209)는 프리 리드(pre-read) 제어신호(PRE_CTRL)에 기초하여, 메모리 셀 어레이(201)로부터 리드 데이터(RD_DATA)를 리드할 수 있고 리드 데이터(RD_DATA)에 대응하는 라이트된 패턴 데이터(PRE_DATA)를 비교 회로(211)로 출력할 수 있다. 리드 회로(209)는 노말 리드 제어신호(RD_CTRL)에 기초하여 메모리 셀 어레이(201)로부터 리드 데이터(RD_DATA)를 리드할 수 있고 리드 데이터(RD_DATA)에 대응하는 노말 리드 데이터(OP_DATA)를 데이터 출력 회로(215)로 출력할 수 있다.
비교 회로(211)는 프리 리드 제어신호(PRE_CTRL)에 기초하여 라이트된 패턴 데이터(PRE_DATA)와 노말 라이트 데이터(IP_DATA)를 비교하고 그 비교결과에 대응하는 비교신호(COMP)를 생성할 수 있다. 예컨대, 비교 회로(211)는 라이트된 패턴 데이터(PRE_DATA)의 데이터 값들과 노말 라이트 데이터(IP_DATA)의 데이터 값들을 비교하고 그 비교결과로서 비교신호(COMP)를 생성할 수 있다. 만약 노말 라이트 데이터(IP_DATA)가 16 비트(bits)의 데이터 값들을 가지고 라이트된 패턴 데이터(PRE_DATA)가 16 비트의 데이터 값들을 가진다면, 비교신호(COMP)는 16 비트의 비교 값들을 가질 수 있다. 이때, 상기 비교 값들은 노말 라이트 데이터(IP_DATA)의 데이터 값들과 라이트된 패턴 데이터(PRE_DATA)의 데이터 값들을 1 비트씩 순서대로 비교한 결과 값들을 말할 수 있다. 예컨대, 상기 비교 값들은 각각 노말 라이트 데이터(IP_DATA)의 데이터 값과 라이트된 패턴 데이터(PRE_DATA)의 데이터 값이 같으면 '1'의 논리 값을 가질 수 있고, 노말 라이트 데이터(IP_DATA)의 데이터 값과 라이트된 패턴 데이터(PRE_DATA)의 데이터 값이 다르면 '0'의 논리 값을 가질 수 있다.
라이트 회로(213)는 프리 라이트(pre-write) 제어신호(WT_CTRL1)에 기초하여 선택된 패턴 데이터(PT_DATA)를 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(101)에 라이트할 수 있다. 또한, 라이트 회로(213)는 노말 라이트 제어신호(WT_CTRL2)와 비교신호(COMP)에 기초하여 노말 라이트 데이터(IP_DATA) 중 일부의 데이터를 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(201)에 라이트할 수 있다. 예컨대, 라이트 회로(213)는 노말 라이트 데이터(IP_DATA)의 데이터 값들 중 라이트된 패턴 데이터(PRE_DATA)의 데이터 값들과 다른 데이터 값들만을 메모리 셀 어레이(201)에 라이트할 수 있다. 이는 아래에서 더욱 자세하게 설명한다(도 4 참조).
데이터 출력 회로(215)는 노말 리드 데이터(OP_DATA1)에 기초하여 내부 리드 데이터(INT_DATA2)를 생성할 수 있다. 예컨대, 데이터 출력 회로(215)는 통상의 출력 버퍼를 포함할 수 있다.
커맨드 패드(217)는 상기 외부 장치로부터 입력된 외부 커맨드 신호(EXT_CMD)를 내부 커맨드 신호(INT_CMD)로서 커맨드 디코더(219)에게 전달할 수 있다.
커맨드 디코더(219)는 내부 커맨드 신호(INT_CMD)에 기초하여 MRS 제어신호(MRS_CTRL), 출력 제어신호(BT_CTRL), 프리 리드 제어신호(PRE_CTRL), 프리 라이트 제어신호(WT_CTRL1), 노말 라이트 제어신호(WT_CTRL2), 및 노말 리드 제어신호(RD_CTRL)를 생성할 수 있다. 예컨대, 커맨드 디코더(219)는 부트업(boot-up) 모드시 MRS 제어신호(MRS_CTRL), 출력 제어신호(BT_CTRL), 프리 라이트 제어신호(WT_CTRL1)를 활성화할 수 있고, 라이트 모드시 프리 리드 제어신호(PRE_CTRL)와 노말 라이트 제어신호(WT_CTRL2)를 활성화할 수 있고, 리드 모드시 노말 리드 제어신호(RD_CTRL)를 활성화할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 제2 실시예에 따른 반도체 메모리 장치(200) 동작을 도 4를 참조하여 설명한다.
도 4에는 도 3에 도시된 반도체 메모리 장치(200)의 동작을 설명하기 위한 테이블 도면이 도시되어 있다.
도 4를 참조하면, 테스트 모드시, 상기 복수의 패턴 데이터는 저장 회로(203)에 저장될 수 있다. 예컨대, 상기 복수의 패턴 데이터는 퓨즈 프로그래밍 동작을 통해 저장 회로(203)에 저장될 수 있다. 상기 복수의 패턴 데이터는 각각의 어플리케이션에 대응하여 상기 제1 데이터 값(즉, '0')과 상기 제2 데이터 값(즉, '1')이 기설정된 순서로 패턴화될 수 있다.
부트업(boot-up) 모드시, 외부 커맨드 신호(EXT_CMD)가 입력되면, 커맨드 패드(217)는 외부 커맨드 신호(EXT_CMD)를 내부 커맨드 신호(INT_CMD)로서 커맨드 디코더(219)로 전달할 수 있다. 커맨드 디코더(219)는 내부 커맨드 신호(INT_CMD)에 기초하여 MRS 제어신호(MRS_CTRL), 출력 제어신호(BT_CTRL), 및 프리 라이트 제어신호(WT_CTRL1)를 활성화할 수 있다. 이에 따라, MRS 회로(221)는 MRS 제어신호(MRS_CTRL)에 기초하여 선택 제어신호(SEL)를 생성할 수 있고, 저장 회로(203)는 선택 제어신호(SEL)에 기초하여 상기 복수의 패턴 데이터 중 어느 하나의 패턴 데이터(PT_DATA)를 선택할 수 있다. 예컨대, 선택된 패턴 데이터(PT_DATA)는 16 비트의 데이터 값들(즉, '1010101010101010')을 포함할 수 있다. 저장 회로(203)는 출력 제어신호(BT_CTRL)에 기초하여 선택된 패턴 데이터(PT_DATA)를 라이트 회로(213)로 출력할 수 있고, 라이트 회로(213)는 프리 라이트 제어신호(WT_CTRL1)에 기초하여 선택된 패턴 데이터(PT_DATA)를 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(201)에 라이트할 수 있다.
라이트 모드시, 외부 커맨드 신호(EXT_CMD)가 입력되면, 커맨드 패드(217)는 외부 커맨드 신호(EXT_CMD)를 내부 커맨드 신호(INT_CMD)로서 커맨드 디코더(219)로 전달할 수 있다. 커맨드 디코더(219)는 내부 커맨드 신호(INT_CMD)에 기초하여 프리 리드 제어신호(PRE_CTRL)와 노말 라이트 제어신호(WT_CTRL2)를 활성화할 수 있다. 한편, 외부 라이트 데이터(EXT_DATA1)가 입력되면, 데이터 패드(205)는 외부 라이트 데이터(EXT_DATA1)를 내부 라이트 데이터(INT_DATA1)로서 데이터 입력 회로(207)로 전달 할 수 있다. 데이터 입력 회로(207)는 내부 라이트 데이터(INT_DATA1)에 기초하여 노말 라이트 데이터(IP_DATA)를 생성할 수 있다. 예컨대, 노말 라이트 데이터(IP_DATA)는 16 비트의 데이터 값들(즉, '1010101000000000')을 포함할 수 있다.
계속해서, 라이트 모드시, 리드 회로(209)는 프리 리드 제어신호(PRE_CTRL)에 기초하여, 메모리 셀 어레이(201)로부터 선택된 패턴 데이터(PT_DATA)에 대응하는 리드 데이터(RD_DATA)를 리드할 수 있고 리드 데이터(RD_DATA)를 라이트된 패턴 데이터(PRE_DATA)로서 비교 회로(211)로 출력할 수 있다. 비교 회로(211)는 라이트된 패턴 데이터(PRE_DATA)와 노말 라이트 데이터(IP_DATA)를 비교하고 그 비교결과에 대응하는 비교 신호(COMP)를 생성할 수 있다. 예컨대, 비교 회로(211)는 라이트된 패턴 데이터(PRE_DATA)의 데이터 값들(즉, '1010101010101010')과 노말 라이트 데이터(IP_DATA)의 데이터 값들(즉, '1010101000000000')을 순서대로 비교하고, 데이터 값별로 비교한 결과를 비교 신호(COMP)로서 생성할 수 있다. 예컨대, 비교 신호(COMP)는 16 비트의 논리 값들(즉, '1111111101010101')을 포함할 수 있다. 이에 따라, 라이트 회로(213)는 노말 라이트 제어신호(WT_CTRL2)와 비교 신호(COMP)에 기초하여 노말 라이트 데이터(IP_DATA) 중 일부의 데이터 값만을 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(201)에 라이트할 수 있다. 예컨대, 라이트 회로(213)는 노말 라이트 데이터(IP_DATA)의 데이터 값들 중 패턴 데이터(PT_DATA)의 데이터 값들과 다른 4 비트의 데이터 값들 - 즉, 비교 신호(COMP)의 논리 값이 '0'을 가질 때의 데이터 값들을 말함 - 만을 라이트 데이터(WT_DATA)로서 메모리 셀 어레이(201)에 라이트할 수 있다.
이와 같은 본 발명의 실시예에 따르면, 라이트 모드시 노말 라이트 데이터의 데이터 값들 중 일부만을 라이트할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 반도체 메모리 장치
101 : 메모리 셀 어레이
103 : 저장 회로 105 : 데이터 패드
107 : 데이터 입력 회로 109 : 비교 회로
111 : 라이트 회로 113 : 커맨드 패드
115 : 커맨드 디코더
103 : 저장 회로 105 : 데이터 패드
107 : 데이터 입력 회로 109 : 비교 회로
111 : 라이트 회로 113 : 커맨드 패드
115 : 커맨드 디코더
Claims (17)
- 메모리 셀 어레이;
패턴 데이터 - 제1 및 제2 데이터 값이 기설정된 순서로 패턴화됨 - 가 저장된 저장 회로;
외부 장치로부터 제공된 노말 라이트 데이터를 입력받기 위한 데이터 입력 회로;
프리 리드(pre-read) 제어신호에 기초하여 상기 패턴 데이터와 상기 노말 라이트 데이터를 비교하고 그 비교결과에 대응하는 비교신호를 생성하기 위한 비교 회로; 및
프리 라이트(pre-write) 제어신호에 기초하여 상기 패턴 데이터를 상기 메모리 셀 어레이에 라이트하고, 노말 라이트 제어신호와 상기 비교신호에 기초하여 상기 노말 라이트 데이터 중 일부의 데이터를 상기 메모리 셀 어레이에 라이트하기 위한 라이트 회로
를 포함하는 반도체 메모리 장치.
- 제1항에 있어서,
상기 저장 회로는 레지스터(register)와 퓨즈 회로 중 어느 하나를 포함하는 반도체 메모리 장치.
- 제1항에 있어서,
상기 비교 회로는 상기 노말 라이트 데이터의 데이터 값들과 상기 패턴 데이터의 데이터 값들을 순서대로 비교하는 반도체 메모리 장치.
- 제1항에 있어서,
상기 라이트 회로는 상기 노말 라이트 데이터의 데이터 값들 중 상기 패턴 데이터의 데이터 값들과 다른 데이터 값들을 상기 메모리 셀 어레이에 라이트하는 반도체 메모리 장치.
- 제1항에 있어서,
상기 프리 라이트 제어신호는 부트업(boot-up) 모드시 활성화되고,
상기 프리 리드 제어신호와 상기 노말 라이트 제어신호는 라이트 모드시 활성화되는 반도체 메모리 장치.
- 제5항에 있어서,
상기 프리 리드 제어신호는 상기 노말 라이트 제어신호보다 먼저 활성화되는 반도체 메모리 장치.
- 메모리 셀 어레이;
복수의 패턴 데이터 - 각각의 어플리케이션(application)에 대응하여 제1 및 제2 데이터 값이 서로 다른 순서로 패턴화됨 - 가 저장되며, 선택 제어신호에 기초하여 상기 복수의 패턴 데이터 중 선택된 패턴 데이터를 출력하는 저장 회로;
외부 장치로부터 상기 각각의 어플리케이션에 대응하여 제공된 노말 라이트 데이터를 입력받기 위한 데이터 입력 회로;
프리 라이트(pre-write) 제어신호에 기초하여 상기 선택된 패턴 데이터를 상기 메모리 셀 어레이에 라이트하고, 노말 라이트 제어신호와 비교신호에 기초하여 상기 노말 라이트 데이터 중 일부의 데이터를 상기 메모리 셀 어레이에 라이트하기 위한 라이트 회로;
프리 리드(pre-read) 제어신호에 기초하여 상기 메모리 셀 어레이에 라이트된 패턴 데이터를 리드하기 위한 리드 회로; 및
상기 라이트된 패턴 데이터와 상기 노말 라이트 데이터를 비교하고 그 비교결과에 대응하는 상기 비교신호를 생성하기 위한 비교 회로;
를 포함하는 반도체 메모리 장치.
- 제7항에 있어서,
상기 저장 회로는 레지스터(register)와 퓨즈 회로 중 어느 하나를 포함하는 반도체 메모리 장치.
- 제7항에 있어서,
상기 선택 제어신호를 생성하기 위한 모드 레지스터 셋(mode register set) 회로를 더 포함하는 반도체 메모리 장치.
- 제7항에 있어서,
상기 비교 회로는 상기 노말 라이트 데이터의 데이터 값들과 상기 패턴 데이터의 데이터 값들을 순서대로 비교하는 반도체 메모리 장치.
- 제7항에 있어서,
상기 라이트 회로는 상기 노말 라이트 데이터의 데이터 값들 중 상기 패턴 데이터의 데이터 값들과 다른 데이터 값들을 상기 메모리 셀 어레이에 라이트하는 반도체 메모리 장치.
- 제7항에 있어서,
상기 프리 라이트 제어신호는 부트업(boot-up) 모드시 활성화되고,
상기 프리 리드 제어신호와 상기 노말 라이트 제어신호는 라이트 모드시 활성화되는 반도체 메모리 장치.
- 제12항에 있어서,
상기 프리 리드 제어신호는 상기 노말 라이트 제어신호보다 먼저 활성화되는 반도체 메모리 장치.
- 부트업(boot-up) 모드시, 제1 및 제2 데이터 값이 기설정된 순서로 패턴화된 패턴 데이터를 메모리 셀 어레이에 라이트하는 단계; 및
라이트 모드시, 상기 패턴 데이터의 데이터 값들과 라이트 데이터의 데이터 값들을 비교한 결과에 기초하여 상기 라이트 데이터의 데이터 값들 중 일부의 데이터 값을 상기 메모리 셀 어레이에 라이트하는 단계
를 포함하는 반도체 메모리 장치의 동작 방법.
- 제14항에 있어서,
테스트 모드시, 상기 패턴 데이터를 저장 회로에 저장하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
- 제15항에 있어서,
상기 라이트 모드는,
상기 저장 회로로부터 상기 패턴 데이터를 리드(read)하는 단계;
상기 패턴 데이터의 데이터 값들과 상기 라이트 데이터의 데이터 값들을 순서대로 비교하는 단계; 및
상기 비교하는 단계의 비교 결과에 기초하여 상기 일부의 데이터 값을 상기 메모리 셀 어레이에 라이트하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제14항 또는 제15항에 있어서,
상기 라이트 모드는,
상기 부트업 모드시 상기 메모리 셀 어레이에 라이트된 상기 패턴 데이터를 상기 메모리 셀 어레이로부터 리드(read)하는 단계;
상기 리드하는 단계에서 리드된 상기 패턴 데이터의 데이터 값들과 상기 라이트 데이터의 데이터 값들을 순서대로 비교하는 단계; 및
상기 비교하는 단계의 비교 결과에 기초하여 상기 일부의 데이터 값을 상기 메모리 셀 어레이에 라이트하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190008122A KR20200091184A (ko) | 2019-01-22 | 2019-01-22 | 반도체 메모리 장치 |
| US16/597,512 US11037623B2 (en) | 2019-01-22 | 2019-10-09 | Semiconductor memory device |
| CN201911271840.0A CN111540388B (zh) | 2019-01-22 | 2019-12-12 | 半导体存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190008122A KR20200091184A (ko) | 2019-01-22 | 2019-01-22 | 반도체 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200091184A true KR20200091184A (ko) | 2020-07-30 |
Family
ID=71608609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190008122A KR20200091184A (ko) | 2019-01-22 | 2019-01-22 | 반도체 메모리 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11037623B2 (ko) |
| KR (1) | KR20200091184A (ko) |
| CN (1) | CN111540388B (ko) |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5634045A (en) * | 1995-11-13 | 1997-05-27 | Motorola, Inc. | Integrated circuit input/output processor having improved timer capability |
| JP3795822B2 (ja) * | 2002-04-03 | 2006-07-12 | Ｎｅｃエレクトロニクス株式会社 | 組込み自己テスト回路及び設計検証方法 |
| US6801980B2 (en) | 2002-04-25 | 2004-10-05 | International Business Machines Corporation | Destructive-read random access memory system buffered with destructive-read memory cache |
| KR100827702B1 (ko) * | 2006-11-01 | 2008-05-07 | 삼성전자주식회사 | 가변저항 반도체 메모리 장치 |
| JP2010049780A (ja) * | 2008-07-25 | 2010-03-04 | Panasonic Corp | Ｅｃｃ回路、半導体記憶装置、メモリシステム |
| US7830726B2 (en) * | 2008-09-30 | 2010-11-09 | Seagate Technology Llc | Data storage using read-mask-write operation |
| CN102023917A (zh) * | 2009-09-18 | 2011-04-20 | 华硕电脑股份有限公司 | 电脑系统以及用于电脑系统的监控装置 |
| KR101171773B1 (ko) * | 2010-01-06 | 2012-08-06 | 주식회사 노바칩스 | 반도체 메모리 장치 및 이의 패리티 생성 방법 |
| US9881099B2 (en) * | 2010-05-24 | 2018-01-30 | International Business Machines Corporation | System, method and computer program product for data transfer management |
| US8363484B2 (en) * | 2011-03-09 | 2013-01-29 | Arm Limited | Memory device and method of controlling a write operation within a memory device |
| KR20150140041A (ko) * | 2014-06-05 | 2015-12-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 테스트 방법 |
| KR20160025927A (ko) * | 2014-08-28 | 2016-03-09 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| US10068631B2 (en) * | 2015-07-08 | 2018-09-04 | Texas Instruments Incorporated | Dual mode memory array security apparatus, systems and methods |
| US9805802B2 (en) * | 2015-09-14 | 2017-10-31 | Samsung Electronics Co., Ltd. | Memory device, memory module, and memory system |
| KR20170112630A (ko) * | 2016-04-01 | 2017-10-12 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
| US10394648B2 (en) * | 2016-11-07 | 2019-08-27 | Samsung Electronics Co., Ltd. | Method to deliver in-DRAM ECC information through DDR bus |
| KR20180091989A (ko) * | 2017-02-06 | 2018-08-17 | 에스케이하이닉스 주식회사 | 연장된 제품 수명을 갖는 메모리장치 및 그 동작방법 |
| KR20180094170A (ko) * | 2017-02-13 | 2018-08-23 | 에스케이하이닉스 주식회사 | 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법 |
| KR20190006314A (ko) * | 2017-07-10 | 2019-01-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
| WO2019102656A1 (ja) * | 2017-11-21 | 2019-05-31 | ソニーセミコンダクタソリューションズ株式会社 | メモリコントローラ、メモリ、メモリシステム、情報処理システム、および、それらにおける制御方法 |
| US11157202B2 (en) * | 2018-12-28 | 2021-10-26 | Micron Technology, Inc. | Memory management utilizing buffer reset commands |
-
2019
- 2019-01-22 KR KR1020190008122A patent/KR20200091184A/ko active IP Right Grant
- 2019-10-09 US US16/597,512 patent/US11037623B2/en active Active
- 2019-12-12 CN CN201911271840.0A patent/CN111540388B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20200234764A1 (en) | 2020-07-23 |
| CN111540388A (zh) | 2020-08-14 |
| US11037623B2 (en) | 2021-06-15 |
| CN111540388B (zh) | 2023-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102438991B1 (ko) | 메모리 장치 및 그것의 동작 방법 | |
| KR102067029B1 (ko) | 반도체 메모리 장치 및 메모리 시스템 | |
| CN106415729B (zh) | 用于存储及写入存储器操作参数的多重参数代码的设备及方法 | |
| US11854634B2 (en) | Selectable trim settings on a memory device | |
| US8935467B2 (en) | Memory system, and a method of controlling an operation thereof | |
| US10453549B2 (en) | Memory device including virtual fail generator and memory cell repair method thereof | |
| US11853207B2 (en) | Configurable trim settings on a memory device | |
| US10846220B2 (en) | Memory system and operation method thereof | |
| US11709606B2 (en) | Memory controller and operating method thereof | |
| US11243896B2 (en) | Multiple pin configurations of memory devices | |
| US9711204B1 (en) | Semiconductor device(s) and method of refreshing the semiconductor device | |
| KR102469174B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20200091184A (ko) | 반도체 메모리 장치 | |
| KR20210146656A (ko) | 캘리브레이션 회로 및 그 동작 방법 | |
| US11789650B2 (en) | Storage device and method of operating the same | |
| WO2019044061A1 (ja) | メモリの電源電圧を動的に制御するメモリコントローラ | |
| US11328786B2 (en) | Memory module storing test pattern information, computer system comprising the same, and test method thereof | |
| US11914891B2 (en) | Storage device and operating method thereof | |
| US20240118810A1 (en) | Memory system and operating method thereof | |
| US20240194245A1 (en) | Storage device and operating method thereof | |
| US20240094927A1 (en) | Memory, controller, memory system and operation method of memory system | |
| JP2022130053A (ja) | 電源回路、入出力回路、半導体記憶装置及び電源制御方法 | |
| WO2022185091A1 (en) | Methods and systems for reducing ecc power consumption | |
| KR20210157748A (ko) | 반도체 메모리 모듈 리페어 방법 및 이를 위한 전자 장치 | |
| KR20220133693A (ko) | 스토리지 장치 및 그 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |